JP2009059860A - トレンチゲート型半導体装置 - Google Patents

トレンチゲート型半導体装置 Download PDF

Info

Publication number
JP2009059860A
JP2009059860A JP2007225414A JP2007225414A JP2009059860A JP 2009059860 A JP2009059860 A JP 2009059860A JP 2007225414 A JP2007225414 A JP 2007225414A JP 2007225414 A JP2007225414 A JP 2007225414A JP 2009059860 A JP2009059860 A JP 2009059860A
Authority
JP
Japan
Prior art keywords
type
layer
type semiconductor
region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007225414A
Other languages
English (en)
Other versions
JP4599379B2 (ja
Inventor
Yoshitaka Hokomoto
吉孝 鉾本
Takuma Hara
琢磨 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007225414A priority Critical patent/JP4599379B2/ja
Priority to TW097130837A priority patent/TWI412131B/zh
Priority to US12/199,224 priority patent/US8169021B2/en
Publication of JP2009059860A publication Critical patent/JP2009059860A/ja
Application granted granted Critical
Publication of JP4599379B2 publication Critical patent/JP4599379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ソース・ドレイン間に並列に一体的にショットーダイオードが形成されたトレンチゲート型半導体装置において、破壊耐量を改善すること。
【解決手段】第１導電型半導体層と、第１導電型半導体層内の主面側に選択的に設けられた第２導電型拡散領域と、第２導電型拡散領域内に選択的に設けられた第１導電型拡散領域と、第１導電型拡散領域に接触し、かつ第２導電型拡散領域を貫通して第１導電型半導体層に達する複数の第１のトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、第１導電型半導体層内において第２導電型拡散領域と離間して設けられた第２導電型の第１の半導体領域と、第２導電型拡散領域内において隣り合う第１のトレンチ間に設けられた第２導電型の第２の半導体領域と、第１の半導体領域が設けられた第１導電型半導体層側の第１主面及び第１導電型拡散領域に接続された第１主電極とを具備する。
【選択図】図１

Description

本発明は、半導体領域に形成されたトレンチ内にゲート電極を有するトレンチゲート型半導体装置に係り、特に、ソース・ドレイン間に並列に一体的にショットーダイオードが形成されたトレンチゲート型半導体装置に関する。
降圧するためのＤＣ−ＤＣコンバータでは、スイッチング（チョッピング）素子としてＭＯＳトランジスタが用いられている。スイッチングによる１次側から２次側への電流不通の期間は、負荷側での電流が途切れないようにフライホイールダイオードによる還流構成を用いることができる。しかしながら負荷側の出力電圧として低圧のものが必要とされるに従い、上記ダイオードの順方向電圧降下が損失として無視できなくなる。そこで、ダイオードの代わりにもう一つのＭＯＳトランジスタ（第２のＭＯＳトランジスタ）を設け、そのソース・ドレイン間を用いてダイオードが導通する期間と同じ期間で、これをオンさせるような構成が用いられている。このような用途に用いられるＭＯＳトランジスタとして、トレンチゲート構造を有するいわゆるトレンチゲート型ＭＯＳトランジスタがある。
上記の構成において、ダイオードが導通する期間と全く同じ期間で第２のＭＯＳトランジスタをオンさせるようにゲート電圧を制御するのは難しく、実際には、チョッピングのＭＯＳトランジスタも第２のＭＯＳトランジスタもともにオフとなる期間（デッドタイム）が生じる使い方をする。このデッドタイムでは、第２のＭＯＳトランジスタは、その寄生素子として有するダイオード（ｐｎ接合のダイオード）として機能することになる。その期間は短いとは言えこのときはやはりその順方向電圧降下が損失として問題になる。そこで、デッドタイムでの順方向電圧降下を低減できるように、第２のＭＯＳトランジスタに並列にショットキーダイオードが内蔵、形成されたＭＯＳトランジスタが用いられている。
ショットキーダイオードを内蔵したＭＯＳトランジスタでは、その定格のひとつとして、ショットキーダイオードに逆方向電圧が印加されたとき（かつドレイン・ソース間がオフのとき）の破壊耐量に注意する必要がある。ショットキーダイオードを有する場合、逆方向電圧が印加されると、素子の性質上、一般に、ショットキーダイオードの部位において、ＭＯＳトランジスタの部位より低い電圧で先に降伏が生じる。このとき許容して流すことができる電流が大きいほど破壊耐量が確保されていることになり、好ましい。しかしながら、ショットキーダイオードは付加的に形成されたもので一般的には占有領域が小さく、許容できる降伏電流は、ショットキーダイオードが内蔵されないＭＯＳトランジスタより小さくなる。
なお、ショットキーダイオードが内蔵されたＭＯＳトランジスタの例には下記特開平１１−１５４７４８号公報に開示のものがある（例えば、同文献図６参照）。
特開平１１−１５４７４８号公報
本発明は、ソース・ドレイン間に並列に一体的にショットーダイオードが形成されたトレンチゲート型半導体装置において、破壊耐量を改善することができるトレンチゲート型半導体装置を提供する。
本発明の一態様に係るトレンチゲート型半導体装置は、相互に対向する第１主面及び第２主面を有する第１導電型半導体層と、前記第１導電型半導体層内の前記第１主面側に選択的に設けられた第２導電型拡散領域と、前記第２導電型拡散領域内に選択的に設けられた第１導電型拡散領域と、前記第１導電型拡散領域に接触し、かつ前記第２導電型拡散領域を貫通して前記第１導電型半導体層に達する複数の第１のトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、前記第１導電型半導体層内において前記第２導電型拡散領域と離間して設けられた第２導電型の第１の半導体領域と、前記第２導電型拡散領域内において隣り合う前記第１のトレンチ間に設けられた第２導電型の第２の半導体領域と、前記第１の半導体領域が設けられた前記第１導電型半導体層側の前記第１主面及び前記第１導電型拡散領域に接続された第１主電極とを具備する。
本発明によれば、ソース・ドレイン間に並列に一体的にショットーダイオードが形成されたトレンチゲート型半導体装置において、破壊耐量を改善することができる。
以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係るトレンチゲート型半導体装置（一例として、トレンチゲート型ＭＯＳトランジスタ）の構造を模式的に示す断面図である。また、ここでは、第１導電型としてn型を、第２導電型としてｐ型を各々用いる場合で説明するが、これらを置きかえた場合にも後述の実施形態を実施することができる。図１に示すように、このトレンチゲート型ＭＯＳトランジスタは、ｎ型半導体基板１１、ｎ型半導体層１２（ドリフト層；第１導電型半導体層）、ｐ型ベース層１３（第２導電型拡散領域）、ｎ型拡散層１４（第１導電型拡散領域）、ｐ型コンタクト層１５、層間絶縁膜１６、金属層１７（第１主電極）、金属層１８（第２主電極）、ゲート絶縁膜１９、ゲート電極２０、第１のｐ型ドープ層２１（第２導電型の第１の半導体領域）、第２のｐ型ドープ層２２（第２導電型の第２の半導体領域）を有する。
概略的に、このトレンチゲート型ＭＯＳトランジスタは、チャネルが縦方向に形成される縦型であり、かつ、電流がｎ型半導体基板１８の厚み方向に貫通して流れるタイプのトランジスタである。ｐ型ベース層１３がｎ型半導体層１２に対してプレーナ型に形成され重畳している領域（かつ縦方向にその範囲で延長する領域）がトランジスタとして機能する部分であり、ｐ型ベース層１３が重畳せずｎ型半導体層１２が露われ金属層１７に接触している領域（かつ縦方向にその範囲で延長する領域）がショットキーダイオードとして機能する部分である。
ｎ型半導体基板１１は、例えばシリコンの基板であり、導電性を確保するためある程度不純物濃度が高い（不純物濃度は例えば、１×１０２１ｃｍ−３）。その露出面（裏面）側にはドレイン電極（ショットキーダイオードにとってはカソード電極）として機能する金属層１８が積層、形成されている（金属層１８の厚さは例えば２〜３μｍ）。金属層１８は、ドレイン端子Ｄに電気的導通している。
ｎ型半導体基板１１の図示上（表面）側にはｎ型半導体層１２が積層、形成されており、ｎ型半導体層１２の不純物濃度は、ｎ型半導体基板１１より低い（例えば、１×１０１６ｃｍ−３）。ｎ型半導体層１２は、トランジスタの部分においてドリフト領域として機能し、ショットキーダイオードの部分においてはショットキー接合を構成する半導体側として機能する。ｎ型半導体層１２の厚さ（金属層１７までの全厚）は例えば３μｍであり、ｎ型半導体基板１１上にこの厚さまであらかじめ例えばエピタキシャル成長により形成させたものである。
ｐ型ベース層１３は、ｎ型半導体層１２に対してプレーナ型に形成された半導体層である。すなわち、ｎ型半導体層１２の平面的な広がりのうちのトランジスタとして機能させるべき部分のみに選択的にｐ型不純物をインプラントしさらにこれを熱拡散することでｐ型領域として形成する。深さは例えば１μｍであるが、ｐ型不純物のインプラントさらに熱拡散という工程に起因して、表面に近いところでｐ型不純物濃度が相対的に高く深いほどｐ型不純物濃度が相対的に低い。その濃度の分布（プロフィール）は、例えば１×１０１８ｃｍ−３から１×１０１６ｃｍ−３になる。
ゲート絶縁膜１９は、ｐ型ベース層１３を貫通してｎ型半導体層１２に達してトレンチ（第１のトレンチ）をまず形成し、そのトレンチの側壁および底面を例えば熱酸化することにより形成した絶縁膜（例えばシリコン酸化膜、シリコン酸窒化膜、高誘電率膜、あるいは、これらの膜を組み合わせた膜等）である。図示するように紙面に直行する方向に複数本形成されるが、さらに、これらの複数本のトレンチと直交して、紙面と平行に複数本形成されてもよい（すなわち平面図としてトレンチを格子状に形成）。各トレンチの幅は例えば０．５μｍ、トレンチのピッチは例えば２．０μｍである。ゲート絶縁膜１９の厚さは例えば５０ｎｍである。
ゲート電極２０は、ゲート絶縁膜１９に囲まれてトレンチ内に埋め込み形成された導電体（例えば、不純物濃度の高い多結晶シリコン）である。各トレンチ内のゲート電極２０は、不図示の位置で互いに電気的に導通しさらに単一のゲート端子Ｇに導通している。
ｎ型拡散層１４は、ｐ型ベース層１３の選択的な位置（ゲート絶縁膜１９に隣接する位置）の表面側に形成されたｎ型不純物の拡散層である。例えばｎ型不純物をｐ型ベース層に選択的にインプラントしこれを熱拡散することで形成することができる。その厚さは例えば０．５μｍであり、ｎ型不純物濃度は例えば１×１０２０ｃｍ−３である。ｎ型拡散層１４とｎ型半導体層１２とに挟まれかつゲート絶縁膜１９近傍に位置するｐ型ベース層１３の領域にはチャネルが形成される。すなわち、ｎ型拡散層１４はソース領域として機能する。
ｐ型コンタクト層１５は、金属層１７とｐ型ベース層１３との電気的導通がより確実にオーミックコンタクトに基づいたものになるべく介在させたコンタクト層である。その形成位置は上記のｎ型拡散層１４の位置を避けていればよい。ｐ型コンタクト層１５の厚さは例えば０．２μｍ、ｐ型不純物濃度は例えば１×１０２０ｃｍ−３とすることができる。ｐ型コンタクト層１５は、例えば、ｐ型ベース層１３にｐ型不純物をインプラントしこれを熱拡散することで形成することができる。
層間絶縁膜１６は、金属層１７が接触すべきｎ型拡散層１４の上を避け、同じくｐ型コンタクト層１５の上を避け、さらに、同じくショットキーダイオードの領域におけるｎ型半導体層１２の上を避けて半導体領域上に形成された絶縁膜（例えばシリコン酸化膜、シリコン酸化膜とシリコン窒化膜との積層膜等）である。
金属層１７は、層間絶縁膜１６上を含めて半導体領域上に積層、形成された電極であり（厚さは例えば３．０μｍ）、ｎ型拡散層１４に接触することによりソース電極として機能する。ソース電極たる金属層１７は、ソース端子Ｓに導通している。金属層１７がｐ型コンタクト層１５に接触することで、ｐ型ベース層１３の電位がソース領域たるｎ型拡散層１４と同じ電位に保たれ、これにより、ｐ型ベース層１３とｎ型拡散層１４との電位関係が順方向電圧になるのが防止される。さらに、金属層１７がｎ型半導体層１２と接触することより、その接触部位にショットキーバリアが形成され得る。すなわち、金属層１７は、ショットキーダイオードにとってはアノード電極として機能する。
次に、概略的に動作を説明すると、まず、ゲート電極２０がソース領域たるｎ型拡散層１４の電位よりしきい値電圧分以上高くなった状態では、トランジスタはオン状態になる。すなわち、ゲート絶縁膜１９に対向するｐ型ベース層１３にチャネルが形成され、ドレイン端子Ｄ、金属層１８、ｎ型半導体基板１１、ｎ型半導体層１２、ｐ型ベース層１３（チャネル）、ｎ型拡散層１４、金属層１７、ソース端子Ｓの経路で電流が流れる状態になる。金属層１７とｎ型半導体層１２との接触部位にはわずかな逆方向電圧が生じるが、トランジスタの領域でのオン抵抗が小さいため、動作には何ら関係しない。
なお、同じ状態で逆にソース端子Ｓからドレイン端子Ｄに電流を流すようにすることも可能である。この場合には、金属層１７とｎ型半導体層１２との接触部位には逆にわずかな順方向電圧が生じるがトランジスタの領域でのオン抵抗が小さく、やはり動作には何ら関係しない。
次に、ゲート電極２０がソース領域たるｎ型拡散層１４の電位よりしきい値電圧分以上高くない状態では、トランジスタはオフ状態になる。このオフ状態で、かつソース端子Ｓがドレイン端子Ｄよりも高い電位の場合には、ｐ型ベース層１３とｎ型半導体層１２との界面がｐｎ接合の順方向電圧印加状態となり、金属層１７とｎ型半導体層１２とのショットキー接合部位も順方向電圧印加状態になる。よって、順方向の降下電圧のより小さなショットキー接合部位でのみオン状態が生じ得る。このようにして降下電圧を低下させることで、ダイオードとして動作させている状態での損失低減が可能である。
さらに、上記オフ状態で、かつソース端子Ｓがドレイン端子Ｄよりも低い電位の場合には、ｐ型ベース層１３とｎ型半導体層１２とのｐｎ接合が逆方向電圧印加状態となり、金属層１７とｎ型半導体層１２とのショットキー接合も逆方向電圧印加状態になる。したがって、ソース端子Ｓがドレイン端子Ｄよりもある程度低い電圧では、降伏が生じ降伏電流が流れる。一般には、ｐｎ接合よりショットキー接合のほうが低い電圧で降伏が生じる。なお、通常は降伏が起こらないように素子を使うが、一方、一般には、降伏が生じるような状態での耐性（破壊耐性）を考慮しておかなければならない。
この実施形態では、逆方向電圧が印加されたときに降伏が生じる部位を、金属層１７とｎ型半導体層１２とのショットキー接合部位ではなく、ｐ型ベース層１３とｎ型半導体層１２との界面たるｐｎ接合に限るように工夫がなされている。そのため、ｎ型半導体層１２の中にはｐ型ドープ層２１が形成され、ｐ型ベース層１２の中にはｐ型ドープ層２２が形成されている。
ｐ型ドープ層２１は、ショットキーダイオードとして機能するｎ型半導体層１２中の例えば所定の深さに例えば相互に離間して複数個形成されている。ｐ型ドープ層２１がこのように形成されていることにより、ショットキーダイオードとして機能する領域に逆方向電圧が印加されると、その領域の深さ方向においてｎ型半導体層１２中の空乏層の形成領域を拡大するようにはたらく。したがって、ショットキーダイオードとしての逆方向耐圧は増加する。
なお、ｐ型ドープ層２１は、例えば、ある程度の加速電圧でｐ型不純物をｎ型半導体層２１中に選択的にインプラントしこれを熱拡散することで形成することができる。その個数やピッチ、形成深さなどは必要な逆方向耐圧に基づいて適宜設計、選択することができる。ｐ型ドープ層２１の不純物濃度についても同様であり、例えば、１×１０１８ｃｍ−３程度とすることができる。一般的に、ｐ型ドープ層２１を、所定の水平位置に相互に離間して複数個形成することで、ｎ型半導体層１２中における空乏層の形成をより広範囲に及ぼすことができ、ショットキーダイオードの部位での耐圧を増加する上で好ましい。
一方、ｐ型ドープ層２２は、トランジスタとして機能する領域のｐ型ベース層１３の中に、例えば、ｐ型ドープ層２１とほぼ同じ深さ方向位置になるように形成されている。もっとも典型的には、図示するように、ｐ型コンタクト層１５の下方でｎ型半導体層１２に近い深さに形成することができる。ｐ型ドープ層２２がこのように形成されていることにより、逆方向電圧が印加された場合、ｐ型ベース層１３中の空乏層の領域拡大が阻害される。これは、もともとｐ型ベース層１３のある程度深い部位では、ｐ型不純物濃度が低く形成されているものの、ｐ型ドープ層２２を新たに形成することでこの領域でのｐ型不純物濃度を高くしているからである。したがって、トランジスタとして機能する領域では逆方向耐圧が減少する。
ｐ型ドープ層２２も、例えば、ある程度の加速電圧でｐ型不純物をｐ型ベース層１３中に選択的にインプラントしこれを熱拡散することで形成することができる。その個数やピッチ、形成深さなどは減少させるべき逆方向耐圧に基づいて適宜設計、選択することができる。ｐ型ドープ層２２の不純物濃度についても同様であるが、例えば、１×１０１８ｃｍ−３程度とすることができる。なお、ｐ型ドープ層２２は、ｐ型ドープ層２１の形成と同じ工程によってｐ型不純物をインプラントしこれを拡散して形成することができる。これによれば製造効率の向上になる。
以上説明のような、ｐ型ドープ層２１、２２の形成により、本実施形態のトレンチゲート型ＭＯＳトランジスタでは、ショットキーダイオードの部分よりトランジスタとして機能する部分での耐圧が低くなり、よって降伏が生じた場合には、トランジスタとして機能する部分に逆方向電流が流れる。トランジスタとして機能する部分は、その占有面積がショットキーダイオードの部分より相対的に大きく（次述する）、これにより、許容できる降伏電流を大きくすることができる。よって破壊耐量を改善できる。また、ｐ型ドープ層２２の形成位置を、ゲート電極２０が埋め込み形成されている隣り合うトレンチ（第１のトレンチ）のほぼ中間にしているので、降伏電流の流れる経路に及ぼすトレンチの影響が少なく、より円滑に降伏電流を流すことができ、破壊耐量の向上に貢献する。
図２は、図１に示したトレンチゲート型ＭＯＳトランジスタの半導体領域の表面を示す仮想的な上面図である。便宜的にｎ型半導体層１２およびｐ型ベース層１３以外は図示省略している。図２中の符号は図１中のそれと対応しており、また、図２中のＡ−Ａａ位置における矢視方向断面が図１に示した断面図に相当する。なお、符号３１は、ゲート電極パッドが位置するべき領域を示している。
図２において、ｎ型半導体層１２に対してプレーナ型に形成されたｐ型ベース層１３の領域がトランジスタとして機能する部分である。ｐ型ベース層１３が重畳位置せずｎ型半導体層１２が露われた島状領域がショットキーダイオードとして機能する部分である。ショットキーダイオードは付加的に内蔵されるものであり、一般的に占有面積が小さい。よって、この部分に許容できる降伏電流は、ショットキーダイオードが内蔵されないＭＯＳトランジスタより小さくなる。本実施形態では、相対的に占有面積の大きいトランジスタとして機能する部分に降伏電流を流すので、許容できる降伏電流を大きくできる。よって破壊耐量を改善できる。
図３は、図１に示したトレンチゲート型ＭＯＳトランジスタが使用され得るＤＣ−ＤＣコンバータの構成を示している。図１のトレンチゲート型ＭＯＳトランジスタは、図３における下側のトランジスタＱ２として使用され得る。このようなＤＣ−ＤＣコンバータの構成はよく知られているが、一応以下にその動作を説明する。
この回路は、図左側の入力端子間（１次側）に高電圧の入力電圧を加えて図右側の出力端子間（２次側）に低電圧の出力電圧を得るものである。トランジスタＱ１におけるスイッチング（チョッピング）のデューティ比によってこれらの電圧比を設定することができる。トランジスタＱ１がオンのとき電流は１次側から２次側に流れ、トランジスタＱ１がオフのときは２次側の電流をそのままの向きで還流するためトランジスタＱ２がオンする。インダクタＬおよびコンデンサＣはローパスフィルタである。トランジスタＱ１、Ｑ２のオンオフを制御するため、ゲート入力信号発生回路４０で生成されたほぼ反転位相のゲート入力信号がトランジスタＱ１、Ｑ２の各ゲートに供給される。
トランジスタＱ１がオフのときの還流は、本来、トランジスタＱ２ではなくダイオード（図で下側をアノードとする）を設けるだけで可能である。しかしながら、２次側で必要とする出力電圧が低い場合には、ダイオードの順方向電圧降下が損失として無視できない。そこで、その低電圧化のため、トランジスタＱ１のオンオフとほぼ反対位相でオンオフするトランジスタＱ２を図示するように設ける。
トランジスタＱ１、Ｑ２をオンオフする位相の設定は、厳密には両者ともオフとなる短い期間を設けるように行う（図示するパルスでいうとＱ２への負のパルス幅の方がＱ１への正のパスル幅より多少広い）。これにより１次側が短絡する期間が生じるのを防止する。しかし、トランジスタＱ１、Ｑ２が両者ともオフとなる期間（デッドタイム）があるため、通常のトランジスタＱ２ではその構造的な寄生素子としてのｐｎ接合ダイオードがオンする。このダイオードの順方向電圧降下はやはり損失として無視できない。
そこで、トランジスタＱ２は上記図１で説明のように、構造的に内蔵してソース・ドレイン間に並列にショットキーダイオードを有している。これによりデッドタイムにおけるトランジスタＱ２のソース・ドレイン間電圧を効果的に低下させている。
次に、本発明の別の実施形態に係るトレンチゲート型半導体装置（トレンチゲート型ＭＯＳトランジスタ）を図４を参照して説明する。図４は、本発明の別の実施形態に係るトレンチゲート型半導体装置（トレンチゲート型ＭＯＳトランジスタ）の構造を模式的に示す断面図である。図４においてすでに説明した構成要素と同一または同一相当のものには同一符号を付し、重複する説明は省略する。
この実施形態では、ｎ型半導体層１２に高濃度ｐ型ドープ層２３ｂに達するトレンチ（第２のトレンチ）が掘られ、このトレンチ内には、金属層１７が延在している。また、高濃度ｐ型ドープ層２３ｂは、位置的に、第１のドープ層２１の直上に形成されこれらは接触している。不純物濃度は、高濃度ｐ型ドープ層２３ｂのほうがｐ型ドープ層２１のそれより高く、例えば１×１０２０ｃｍ−３程度である。
このような構造によれば、ｐ型ドープ層２１の電位が金属層１７と同じになり、逆方向電圧印加時には、ｎ型半導体層１２における空乏層の形成をより助長する。よって、ショットキーダイオードの部分での耐圧をさらに増加する。また、比較的不純物濃度が高い高濃度ｐ型ドープ層２３ｂが金属層１７に接触するので、ｐ型ドープ層２１をより確実に金属層１７の電位にすることができる。よって、逆方向電圧印加時に、ｎ型半導体層１２における空乏層の形成をより助長する上でより好ましくなっている。
また、この実施形態では、ｐ型ベース層１３にも高濃度ドープ層２３ａに達するトレンチ（第３のトレンチ）が掘られ、このトレンチ内にも、金属層１７が延在している。このトレンチ（第３のトレンチ）は、前述のトレンチ（第２のトレンチ）と同じ工程で形成できる。しかしこれ以外に、各トレンチの深さ（その底面位置）を設計に応じて変えたい場合には、別々の工程で形成することもできる。また、高濃度ｐ型ドープ層２３ａは、位置的に、第２のドープ層２２の直上に形成されこれらは接触している。不純物濃度は、高濃度ｐ型ドープ層２３ａのほうがｐ型ドープ層２２のそれより高く、例えば１×１０２０ｃｍ−３程度とし得る。なお、高濃度ｐ型ドープ層２３ａは、金属層１７とｐ型ベース層１３とのコンタクト層（図１におけるｐ型コンタクト層１５）としても機能する。
このような構造によれば、ｐ型ドープ層２２の電位がより確実に金属層１７と同じになり、逆方向電圧印加時には、ｐ型ベース層１３に形成される空乏層の領域拡大が阻害される効果がさらに増す。よって、トランジスタの部分での耐圧をさらに容易に減少させる上で好ましい。また、比較的不純物濃度が高い高濃度ｐ型ドープ層２３ａが金属層１７に接触するので、ｐ型ドープ層２２をより確実に金属層１７の電位にすることができる。よって、逆方向電圧印加時に、ｐ型ベース層１３における空乏層の形成をより阻害する上でより好ましくなっている。
この実施形態では、金属層１７とｎ型拡散層１４との接触は、図示するように、ｎ型拡散層１４の上面ではなくトレンチ内のその側面においてなされるようにすることができる。
ｐ型ドープ層２１とｐ型ドープ層２２とは、すでに説明したように同一の工程として形成することが可能である。その形成順序としては、例えば、それぞれ対応するトレンチが形成された後とする。すなわち、トレンチの形成後、トレンチ内に比較的大きな加速電圧でｐ型不純物をインプラントおよびこれを熱拡散することでｐ型ドープ層２１、２２を形成する。そして、そのあとにトレンチ内に比較的小さな加速電圧でｐ型不純物をインプラントおよびこれを熱拡散して高濃度ｐ型ドープ層２３ｂ、２３ａを形成することができる。
以上、本発明の実施形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。
上述した本発明の実施形態を要約して、以下に列記する。
本発明の一態様に係るトレンチゲート型半導体装置は、相互に対向する第１主面及び第２主面を有する第１導電型半導体層と、第１導電型半導体層内の第１主面側に選択的に設けられた第２導電型拡散領域と、第２導電型拡散領域内に選択的に設けられた第１導電型拡散領域と、第１導電型拡散領域に接触し、かつ第２導電型拡散領域を貫通して第１導電型半導体層に達する複数の第１のトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、第１導電型半導体層内において第２導電型拡散領域と離間して設けられた第２導電型の第１の半導体領域と、第２導電型拡散領域内において隣り合う前記第１のトレンチ間に設けられた第２導電型の第２の半導体領域と、第１の半導体領域が設けられた第１導電型半導体層側の第１主面及び第１導電型拡散領域に接続された第１主電極とを具備する。
上記したトレンチゲート型半導体装置において、第１の半導体領域が、第１導電型半導体層内の所定の水平位置に相互に離間して複数個設けられていることを具備する。
上記したトレンチゲート型半導体装置において、第２の半導体領域が、第１導電型半導体層内において第１の半導体領域と実質同じ水平位置に設けられていることを具備する。
上記したトレンチゲート型半導体装置において、第１導電型半導体層内において第１主面から第１の半導体領域に向かって設けられた第２のトレンチ内に、第１主電極が延在していることを具備する。
上記したトレンチゲート型半導体装置において、第１の半導体領域が、第１の不純物濃度を有する第１の部位と、第１の部位上に位置し、かつ第１の不純物濃度よりも高い第２の不純物濃度を有する第２の部位とを有することを具備する。
本発明の一実施形態に係るトレンチゲート型半導体装置の構造を模式的に示す断面図。 図１に示したトレンチゲート型半導体装置の半導体領域の表面を示す仮想的な上面図。 図１に示したトレンチゲート型半導体装置が使用され得るＤＣ−ＤＣコンバータの構成を示す回路図。 本発明の別の実施形態に係るトレンチゲート型半導体装置の構造を模式的に示す断面図。
符号の説明
１１…ｎ型半導体基板、１２…ｎ型半導体層（ドリフト層）、１３…ｐ型ベース層、１４…ｎ型拡散層、１５…ｐ型コンタクト層、１６…層間絶縁膜、１７…金属層（ソース電極層）、１８…金属層（ドレイン電極層）、１９…ゲート絶縁膜、２０…ゲート電極、２１…ｐ型ドープ層、２２…ｐ型ドープ層、２３ａ…高濃度ｐ型ドープ層（ｐ型コンタクト層）、２３ｂ…高濃度ｐ型ドープ層、３１…ゲート電極パッド、４０…ゲート入力信号発生回路。

Claims (5)

  1. 相互に対向する第１主面及び第２主面を有する第１導電型半導体層と、
    前記第１導電型半導体層内の前記第１主面側に選択的に設けられた第２導電型拡散領域と、
    前記第２導電型拡散領域内に選択的に設けられた第１導電型拡散領域と、
    前記第１導電型拡散領域に接触し、かつ前記第２導電型拡散領域を貫通して前記第１導電型半導体層に達する複数の第１のトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、
    前記第１導電型半導体層内において前記第２導電型拡散領域と離間して設けられた第２導電型の第１の半導体領域と、
    前記第２導電型拡散領域内において隣り合う前記第１のトレンチ間に設けられた第２導電型の第２の半導体領域と、
    前記第１の半導体領域が設けられた前記第１導電型半導体層側の前記第１主面及び前記第１導電型拡散領域に接続された第１主電極と
    を具備することを特徴とするトレンチゲート型半導体装置。
  2. 前記第１の半導体領域が、前記第１導電型半導体層内の所定の水平位置に相互に離間して複数個設けられていることを特徴とする請求項１記載のトレンチゲート型半導体装置。
  3. 前記第２の半導体領域が、前記第１導電型半導体層内において前記第１の半導体領域と実質同じ水平位置に設けられていることを特徴とする請求項２記載のトレンチゲート型半導体装置。
  4. 前記第１導電型半導体層内において前記第１主面から前記第１の半導体領域に向かって設けられた第２のトレンチ内に、前記第１主電極が延在していることを特徴とする請求項１記載のトレンチゲート型半導体装置。
  5. 前記第１の半導体領域が、第１の不純物濃度を有する第１の部位と、前記第１の部位上に位置し、かつ前記第１の不純物濃度よりも高い第２の不純物濃度を有する第２の部位とを有することを特徴とする請求項４記載のトレンチゲート型半導体装置。
JP2007225414A 2007-08-31 2007-08-31 トレンチゲート型半導体装置 Active JP4599379B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007225414A JP4599379B2 (ja) 2007-08-31 2007-08-31 トレンチゲート型半導体装置
TW097130837A TWI412131B (zh) 2007-08-31 2008-08-13 Diversion gate type semiconductor device and manufacturing method thereof
US12/199,224 US8169021B2 (en) 2007-08-31 2008-08-27 Trench gate semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225414A JP4599379B2 (ja) 2007-08-31 2007-08-31 トレンチゲート型半導体装置

Publications (2)

Publication Number Publication Date
JP2009059860A true JP2009059860A (ja) 2009-03-19
JP4599379B2 JP4599379B2 (ja) 2010-12-15

Family

ID=40406045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225414A Active JP4599379B2 (ja) 2007-08-31 2007-08-31 トレンチゲート型半導体装置

Country Status (3)

Country Link
US (1) US8169021B2 (ja)
JP (1) JP4599379B2 (ja)
TW (1) TWI412131B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198993A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびｄｃ−ｄｃコンバータ
US8610213B2 (en) 2010-12-10 2013-12-17 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP2014170778A (ja) * 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US8928072B2 (en) 2012-05-09 2015-01-06 Rohm Co., Ltd. Semiconductor device
KR20150033555A (ko) * 2013-09-24 2015-04-01 도요타 지도샤（주） 반도체 장치
US9911803B2 (en) 2013-09-24 2018-03-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
ITTO20080046A1 (it) * 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
ITTO20080045A1 (it) 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
JP5337470B2 (ja) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US8193579B2 (en) 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
IT1392366B1 (it) * 2008-12-17 2012-02-28 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione
IT1393781B1 (it) * 2009-04-23 2012-05-08 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
IT1399690B1 (it) 2010-03-30 2013-04-26 St Microelectronics Srl Fotodiodo a valanga operante in modalita' geiger ad elevato rapporto segnale rumore e relativo procedimento di fabbricazione
US20120126317A1 (en) * 2010-11-18 2012-05-24 Alpha And Omega Semiconductor Incorporated Accufet with integrated clamping circuit
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
JP5720478B2 (ja) 2011-08-05 2015-05-20 住友電気工業株式会社 炭化珪素半導体装置
JP5637093B2 (ja) * 2011-08-05 2014-12-10 住友電気工業株式会社 炭化珪素半導体装置
US8604542B2 (en) * 2011-08-23 2013-12-10 Nan Ya Technology Corporation Circuit structure with conductive and depletion regions to form tunable capacitors and resistors
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9455249B2 (en) * 2014-08-13 2016-09-27 Alpha And Omega Semiconductor Incorporated Planar srfet using no additional masks and layout method
US9590092B2 (en) 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
SE541402C2 (en) * 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
FR3086798B1 (fr) * 2018-09-28 2022-12-09 St Microelectronics Tours Sas Structure de diode
CN112164718A (zh) * 2020-08-28 2021-01-01 电子科技大学 具有控制栅保护层的分离栅器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138754A (ja) * 1987-11-26 1989-05-31 Shindengen Electric Mfg Co Ltd ショットキダイオード
JP2001284604A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 半導体装置
JP2002033479A (ja) * 2000-07-17 2002-01-31 Yokogawa Electric Corp 半導体リレー
JP2004006647A (ja) * 2002-03-26 2004-01-08 Toshiba Corp 半導体装置
JP2005057049A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2007005516A (ja) * 2005-06-23 2007-01-11 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2007059805A (ja) * 2005-08-26 2007-03-08 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6855998B2 (en) * 2002-03-26 2005-02-15 Kabushiki Kaisha Toshiba Semiconductor device
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138754A (ja) * 1987-11-26 1989-05-31 Shindengen Electric Mfg Co Ltd ショットキダイオード
JP2001284604A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 半導体装置
JP2002033479A (ja) * 2000-07-17 2002-01-31 Yokogawa Electric Corp 半導体リレー
JP2004006647A (ja) * 2002-03-26 2004-01-08 Toshiba Corp 半導体装置
JP2005057049A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2007005516A (ja) * 2005-06-23 2007-01-11 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2007059805A (ja) * 2005-08-26 2007-03-08 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198993A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびｄｃ−ｄｃコンバータ
US8610213B2 (en) 2010-12-10 2013-12-17 Rohm Co., Ltd. Semiconductor device and semiconductor package
US9123535B2 (en) 2010-12-10 2015-09-01 Rohm Co., Ltd. Semiconductor device and semiconductor package
US9490242B2 (en) 2010-12-10 2016-11-08 Rohm Co., Ltd. Semiconductor device and semiconductor package
US8928072B2 (en) 2012-05-09 2015-01-06 Rohm Co., Ltd. Semiconductor device
US9076885B2 (en) 2012-05-09 2015-07-07 Rohm Co., Ltd. Manufacturing method of semiconductor device
US9368612B2 (en) 2012-05-09 2016-06-14 Rohm Co., Ltd. Semiconductor device with diode trench and schottky electrode
JP2014170778A (ja) * 2013-03-01 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
KR20150033555A (ko) * 2013-09-24 2015-04-01 도요타 지도샤（주） 반도체 장치
US9219142B2 (en) 2013-09-24 2015-12-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device having element region and termination region surrounding element region
KR101668918B1 (ko) 2013-09-24 2016-10-24 도요타 지도샤（주） 반도체 장치
US9911803B2 (en) 2013-09-24 2018-03-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
TW200915570A (en) 2009-04-01
TWI412131B (zh) 2013-10-11
US8169021B2 (en) 2012-05-01
JP4599379B2 (ja) 2010-12-15
US20090057757A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4599379B2 (ja) トレンチゲート型半導体装置
JP4176734B2 (ja) トレンチｍｏｓｆｅｔ
JP4967236B2 (ja) 半導体素子
US7067876B2 (en) Semiconductor device
JP4568325B2 (ja) 半導体装置及びその製造方法
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
JP4772843B2 (ja) 半導体装置及びその製造方法
US10347724B2 (en) Silicon carbide semiconductor device
US11888057B2 (en) Semiconductor device
JP2004319732A (ja) 半導体装置
US20120074459A1 (en) Semiconductor device
JP2010056510A (ja) 半導体装置
JP2009272397A (ja) 半導体装置
JP6168370B2 (ja) ＳｉＣ電界効果トランジスタ
JP5652409B2 (ja) 半導体素子
JP2009164460A (ja) 半導体装置
JP4966351B2 (ja) 半導体装置
JP2023060183A (ja) 半導体装置
JP2016027675A (ja) 半導体装置
CN111668212A (zh) 半导体装置
US20110227554A1 (en) Semiconductor device and dc-dc converter
JP2008306095A (ja) 半導体装置
JP2024071184A (ja) 炭化ケイ素半導体装置
JP2024028032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009021308A (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R151 Written notification of patent or utility model registration

Ref document number: 4599379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3