JP2014170778A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2014170778A
JP2014170778A JP2013040542A JP2013040542A JP2014170778A JP 2014170778 A JP2014170778 A JP 2014170778A JP 2013040542 A JP2013040542 A JP 2013040542A JP 2013040542 A JP2013040542 A JP 2013040542A JP 2014170778 A JP2014170778 A JP 2014170778A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
semiconductor device
interface
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013040542A
Other languages
English (en)
Other versions
JP6075120B2 (ja
Inventor
Takeyoshi Masuda
健良 増田
Keiji Wada
圭司 和田
Kenji Hiratsuka
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013040542A priority Critical patent/JP6075120B2/ja
Priority to PCT/JP2014/050625 priority patent/WO2014132689A1/ja
Publication of JP2014170778A publication Critical patent/JP2014170778A/ja
Application granted granted Critical
Publication of JP6075120B2 publication Critical patent/JP6075120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

【課題】高い耐圧と小さい大きさとを有する炭化珪素半導体装置を提供する。
【解決手段】炭化珪素膜９０は、第１の主面Ｐ１をなし、第１の導電型を有するドリフト層８１を含む。ドリフト層８１は、第１の主面Ｐ１をなす第１の領域８１Ａと、第１の領域８１Ａ上に界面ＩＦを介して設けられた第２の領域８１Ｂとを有する。界面ＩＦは、中央面ＦＣと、中央面ＦＣを取り囲む外縁面ＦＴとを有する。炭化珪素膜９０は、界面ＩＦに部分的に設けられ第２の導電型を有する埋込領域を含む。埋込領域は、中央面ＦＣに設けられた電界緩和領域７１と、外縁面ＦＴに設けられたガードリング領域７３とを有する。トランジスタ素子およびショットキーバリアダイオード素子が中央面ＦＣおよび外縁面上に配置されている。
【選択図】図１

Description

この発明は、炭化珪素半導体装置に関し、特にトランジスタ素子およびショットキーバリアダイオード素子が設けられた炭化珪素半導体装置に関するものである。
広く用いられている電力用半導体装置であるＳｉ（シリコン）ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に関して、耐圧の主な決定要因は、耐圧保持領域をなすドリフト層が耐え得る電界強度の上限である。Ｓｉから作られたドリフト層は、０．３ＭＶ／ｃｍ程度以上の電界が印加された箇所で破壊し得る。このためＭＯＳＦＥＴのドリフト層全体において電界強度を所定の値未満に抑えることが必要である。最も単純な方法はドリフト層の不純物濃度を低くすることである。しかしながらこの方法ではＭＯＳＦＥＴのオン抵抗が大きくなるという短所がある。すなわちオン抵抗と耐圧との間にトレードオフ関係が存在する。
特開平９−１９１１０９号公報において、典型的なＳｉ ＭＯＳＦＥＴについて、Ｓｉの物性値から得られる理論限界を考慮しつつ、オン抵抗と耐圧との間のトレードオフ関係の説明がなされている。そしてこのトレードオフを解消するために、ドレイン電極上のｎ型基板の上のｎ型ベース層中において、下側のｐ型埋込層と、上側のｐ型埋込層とを付加することが開示されている。下側のｐ型埋込層および上側の埋込層によってｎ型ベース層は、各々等しい厚さを有する下段と中段と上段とに区分される。この公報によれば、３つの段の各々によって等しい電圧が分担され、各段の最大電界が限界電界強度以下に保たれる。
また上記公報は、ガードリング（"Field Limiting Ring"とも称される）を有する終端構造を設けることを開示している。具体的には、終端構造において、上述した３つの段の各々に対応する深さ位置にガードリングが設けられる。より具体的には終端部において、ｎ型ベース層中において２つの互いに異なる深さ位置のそれぞれに埋込みガードリングが設けられ、さらにｎ型ベース層の表面上にもガードリングが設けられる。これら３種類のガードリングによって、終端構造においても、各段の最大電界が限界強度以下に保たれる。
特開平９−１９１１０９号公報
オン抵抗と耐圧との間のトレードオフをより大きく改善するための方法として、近年、Ｓｉに代わりＳｉＣを用いることが活発に検討されている。ＳｉＣはＳｉと異なり０．４ＭＶ／ｃｍ以上の電界強度にも十分に耐え得る材料である。すなわち、そのような電界強度下において、Ｓｉ層は破壊されやすいが、ＳｉＣ層は破壊されない。このように高い電界が印加され得る場合は、ＭＯＳＦＥＴ構造における特定位置での電界集中に起因した破壊が問題となる。たとえばトレンチ型ＭＯＳＦＥＴの場合、ＳｉＣ層中ではなくゲート絶縁膜中での電界集中に起因したゲート絶縁膜の破壊現象が、耐圧の主な決定要因である。このように耐圧の決定要因がＳｉ半導体装置とＳｉＣ半導体装置との間で異なる。このため、Ｓｉの使用を前提としていると考えられる上記公報の技術をＳｉＣ半導体装置の耐圧を向上させるために単純に適用することは最善の策ではない。よって、耐圧を維持するための構造についても、ＳｉＣ半導体装置に最適なものを用いることが好ましい。
上記公報に記載の技術によれば、平面レイアウトにおける終端構造の面積がそのまま半導体装置の面積の増大につながっていた。しかしながら、半導体装置の大きさは、より小さくされることが望ましい。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、高い耐圧と小さな大きさとを有する炭化珪素半導体装置を提供することである。
本発明の炭化珪素半導体装置は、電極層と、炭化珪素膜と、第１の半導体素子と、第２の半導体素子とを有する。炭化珪素膜は、電極層に面する第１の主面と、第１の主面と反対の第２の主面とを有する。炭化珪素膜は、第１の主面をなし第１の導電型を有するドリフト層を含む。ドリフト層は、第１の主面をなす第１の領域と、第１の領域上に界面を介して設けられた第２の領域とを有する。界面は、中央面と、界面上において中央面を取り囲む外縁面とを有する。炭化珪素膜は、界面に部分的に設けられ第２の導電型を有する埋込領域を含む。埋込領域は、中央面に部分的に設けられた電界緩和領域と、界面において中央面を取り囲むように外縁面に設けられたガードリング領域とを有する。第１の半導体素子は界面の中央面上に配置されている。第２の半導体素子は界面の外縁面上に少なくとも部分的に配置されている。第１および第２の半導体素子の一方はトランジスタ素子であり、第１および第２の半導体素子の他方はショットキーバリアダイオード素子である。ショットキーバリアダイオード素子は、第２の主面上に設けられ少なくとも部分的にドリフト層に接するショットキー電極を有する。
この炭化珪素半導体装置によれば、外縁面上に、耐圧を高めるためのガードリング領域と、半導体装置の本来の機能のための半導体素子との両方が配置される。これにより、外縁面上の領域がより有効に利用される。すなわち、炭化珪素半導体装置の耐圧を高めつつ炭化珪素半導体装置の大きさを小さくすることができる。
第１の半導体素子がトランジスタ素子であってもよい。第２の半導体素子がショットキーバリアダイオード素子であってもよい。
これにより、その特性ばらつきを抑制することの難易度が高いトランジスタ素子が、ガードリング領域の設けられていない中央面上に配置される。これにより、トランジスタ素子の特性へのガードリング領域の影響を抑えることができる。よってトランジスタ素子の特性ばらつきを抑制しやすくなる。
第２の主面上においてショットキー電極がドリフト層に接する部分は、第１の主面と平行であってもよい。
これにより、ショットキー電極がドリフト層に接する部分の向きを、第１の主面と平行な向きから傾ける必要がない。よってショットキーバリアダイオード素子の製造方法を簡素化することができる。
第２の主面上においてショットキー電極がドリフト層に接する部分は、第１の主面から傾いている部分を有してもよい。
これにより、ショットキー電極がドリフト層に接する部分の向きを、ショットキー電極とドリフト層との界面の物性が最適化されるように調整し得る。よってショットキーバリアダイオードの特性をより高めることができる。
炭化珪素膜の第２の主面には凹部が設けられていてもよい。凹部は、ドリフト層からなりショットキー電極が接する側壁を有してもよい。側壁の面方位は（０００−１）面から５０度以上８０度以下傾いていてもよい。
これにより、ショットキー電極が接する側壁の面方位が、（０００−１）面、すなわち炭化珪素のカーボン面から、５０度以上傾く。これによりショットキーバリアダイオードの順方向電圧を小さくすることができる。またこの傾きが８０度以下とされることで、平坦性の高い側壁を容易に形成し得る。
界面のうち厚さ方向においてショットキー電極とドリフト層との接触面に対向する部分は、埋込領域からなってもよい。
これにより、ショットキーバリアダイオードの、厚さ方向に沿ったリーク電流経路を、埋込領域によって遮断することができる。よってショットキーバリアダイオードのリーク電流をより小さくすることができる。
炭化珪素膜は第２の主面上に部分的に、第２の導電型を有するジャンクション領域を有してもよい。ジャンクション領域はショットキー電極に接していてもよい。
これにより、ショットキーバリアダイオードを、ジャンクション・バリア・ショットキー（ＪＢＳ）構造を有するものとすることができる。よってショットキーバリアダイオードの耐圧を高めることができる。
界面のうち厚さ方向においてジャンクション領域に対向する部分は、少なくとも部分的に埋込領域からなってもよい。
これにより、ショットキーバリアダイオードのリーク電流経路を、ジャンクション領域から埋込領域に向かって厚さ方向に延びる空乏層によって狭窄することができる。よってショットキーバリアダイオードのリーク電流をより小さくすることができる。
ショットキー電極は、４．３３ｅＶより小さい仕事関数を有する金属から作られていてもよい。
これにより、ショットキー電極として一般的なＴｉ電極が用いられる場合に比して、ショットキーバリアダイオードの順方向電圧をより小さくすることができる。
金属は、Ｈｆ、Ｚｒ、Ｔａ、Ｍｎ、ＮｂおよびＶの少なくともいずれかの原子を含んでもよい。
これにより、ショットキー電極に、炭化珪素の原子ＳｉおよびＣの各々の電気陰性度に比して小さい電気陰性度を有する金属原子が含まれる。よってショットキーバリアダイオードの順方向電圧をより小さくすることができる。
本発明によれば上述したように、炭化珪素半導体装置の耐圧を高めつつ、炭化珪素半導体装置の大きさを小さくすることができる。
本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す、図２の線Ｉ−Ｉに沿う部分断面図である。 図１の炭化珪素半導体装置の概略的な平面図である。 図２の部分ＩＩＩにおける、炭化珪素半導体装置が有する炭化珪素膜の概略的な部分断面斜視図である。 図２の炭化珪素半導体装置におけるショットキーバリアダイオード素子のリーク電流経路を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１０の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１０の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態３における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 炭化珪素半導体装置が有する炭化珪素膜に設けられた側壁の微細構造の例を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図１５の線ＸＶＩ−ＸＶＩに沿う（１１−２０）面の結晶構造を示す図である。 図１４の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図１４の複合面を（０１−１０）面から見た図である。 図１４の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（実施の形態１）
図１に示すように、本実施の形態の半導体装置２０１（炭化珪素半導体装置）は、単結晶基板８０と、ゲート酸化膜９１（ゲート絶縁膜）と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、配線層９７と、ドレイン電極層９８（電極層）と、エピタキシャル膜９０（炭化珪素膜）と、第１の半導体素子としてのトランジスタ素子ＥＴと、第２の半導体素子としてのショットキーバリアダイオード素子ＥＤ１とを有する。ショットキーバリアダイオード素子ＥＤ１は、トランジスタ素子ＥＴに電気的に接続された還流ダイオードとしての機能を有し得る。
単結晶基板８０はｎ型（第１の導電型）の炭化珪素から作られている。単結晶基板８０は、好ましくは六方晶系の結晶構造を有し、より好ましくはポリタイプ４Ｈを有する。
エピタキシャル膜９０（図１および図３）は、単結晶基板８０上にエピタキシャルに形成された炭化珪素膜である。エピタキシャル膜９０は、ドレイン電極層９８に面する下面Ｐ１（第１の主面）と、下面Ｐ１と反対の上面Ｐ２（第２の主面）とを有する。本実施の形態においては、下面Ｐ１は、単結晶基板８０を介してドレイン電極層９８上に配置されている。
エピタキシャル膜９０は、下面Ｐ１をなしｎ型を有するドリフト層８１を含む。ドリフト層８１は、下面Ｐ１をなす下側ドリフト領域８１Ａ（第１の領域）と、下側ドリフト領域８１Ａ上に界面ＩＦを介して設けられた上側ドリフト領域８１Ｂ（第２の領域）とを有する。下側ドリフト領域８１Ａは単結晶基板８０の不純物濃度に比して低い不純物濃度を有することが好ましい。下側ドリフト領域８１Ａの不純物濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば８×１０15ｃｍ-3である。上側ドリフト領域８１Ｂの不純物濃度は、下側ドリフト領域８１Ａの不純物濃度と同じであってもよい。
界面ＩＦは、図２に示すように、中央面ＦＣと、界面ＩＦ上において中央面ＦＣを取り囲む外縁面ＦＴとを有する。図１においては、界面ＩＦのうち、ガードリング７３Ｊ（詳しくは後述する）よりも内側に位置する部分が中央面ＦＣであり、ガードリング７３Ｊ上およびそれよりも外側に位置する部分が外縁面ＦＴである。
エピタキシャル膜９０は、界面ＩＦによって互いに隔てられた下側範囲ＲＡおよび上側範囲ＲＢに区分され得る。上側範囲ＲＢは、上側ドリフト領域８１Ｂと、ベース層８２と、ソース領域８３と、コンタクト領域８４とを有する。ベース層８２は上側ドリフト領域８１Ｂ上に設けられている。ベース層８２はｐ型を有する。ベース層８２の不純物濃度は、たとえば１×１０18ｃｍ-3である。ソース領域８３は、ベース層８２上に設けられており、ベース層８２によって上側ドリフト領域８１Ｂから隔てられている。ソース領域８３はｎ型を有する。コンタクト領域８４はベース層８２につながっている。コンタクト領域８４はｐ型を有する。
中央面ＦＣ上においてエピタキシャル膜９０の上側範囲ＲＢの上面Ｐ２上にトレンチＴＲが設けられている。トレンチＴＲは側壁面ＳＷおよび底面ＢＴを有する。側壁面ＳＷは、ソース領域８３およびベース層８２を貫通して上側ドリフト領域８１Ｂに至っている。よって側壁面ＳＷは、ベース層８２によって構成された部分を含む。
ゲート酸化膜９１はトレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆っている。ゲート酸化膜９１は、ベース層８２上において上側ドリフト領域８１Ｂとソース領域８３とを互いにつなぐ部分を有する。ゲート電極９２はゲート酸化膜９１上に設けられている。ゲート電極９２はゲート酸化膜９１を介して側壁面ＳＷ上に配置されている。このようなゲート構造がドリフト層８１上に設けられることで、ＭＯＳ構造を有するトランジスタ素子ＥＴが形成されている。トランジスタ素子ＥＴは、ゲート電極９２に印加されるゲート電位によって、ソース電極９４からドレイン電極層９８への、キャリアとしての電子の流れを制御することができる。言い換えれば、トランジスタ素子ＥＴは、ゲート電位によって、上面Ｐ２および界面ＩＦの一方から他方への電流を制御することができる。
ソース電極９４はソース領域８３およびコンタクト領域８４の各々に接している。ソース電極９４はオーミック電極であり、たとえばシリサイドから作られている。層間絶縁膜９３はゲート電極９２と配線層９７との間を絶縁している。
またエピタキシャル膜９０は、界面ＩＦに部分的に設けられｐ型（第２の導電型）を有する埋込領域を含む。埋込領域は、中央面ＦＣに部分的に設けられた電界緩和領域７１と、界面ＩＦにおいて中央面ＦＣを取り囲むように外縁面ＦＴに設けられたガードリング領域７３とを有する。界面ＩＦのうち、厚さ方向においてショットキー電極９５とドリフト層８１との接触面に対向する部分は、図１に示すように、埋込領域からなっていることが好ましい。
電界緩和領域７１は、その上方にトランジスタ素子ＥＴが配置されている電界緩和領域７１Ｔと、その上方にショットキーバリアダイオード素子ＥＤ１が配置されている電界緩和領域７１Ｄとを有する。電界緩和領域７１は２．５×１０13ｃｍ-3程度以上の不純物濃度を有することが好ましい。
ガードリング領域７３は、最も内周に位置するガードリング７３Ｊを有する。ガードリング７３Ｊは、電界緩和領域７１に接していることが好ましく、図１においては電界緩和領域７１Ｄに接している。またガードリング領域７３はさらに、界面ＩＦ上においてガードリング７３Ｊを囲むように配置されたガードリング７３Ｉをさらに有してもよい。ガードリング７３Ｊは、電界緩和領域７１の不純物濃度よりも低い不純物濃度を有することが好ましい。
またエピタキシャル膜９０は、界面ＩＦ上においてガードリング領域７３を囲むフィールドストップ領域６９を有してもよい。フィールドストップ領域６９は、ｎ型を有し、かつドリフト層８１の不純物濃度よりも高い不純物濃度を有する。
第１の半導体素子としてのトランジスタ素子ＥＴは、界面ＩＦの中央面ＦＣ上に配置されている。第２の半導体素子としてのショットキーバリアダイオード素子ＥＤ１は、界面ＩＦの外縁面ＦＴ上に少なくとも部分的に配置されている。中央面ＦＣ上には複数の半導体素子が配置されていることが好ましく、この複数の半導体素子にはショットキーバリアダイオード素子ＥＤ１が含まれないことがより好ましい。また外縁面ＦＴには複数の半導体素子が配置されていてもよく、この場合、複数の半導体素子にはトランジスタ素子ＥＴが含まれないことがより好ましい。
ショットキーバリアダイオード素子ＥＤ１は、ショットキー電極９５と、ｐ型を有するジャンクション領域８５とを含む。ショットキー電極９５は、上面Ｐ２上に設けられており、少なくとも部分的にドリフト層８１に接している。
ショットキー電極９５は、Ｔｉの仕事関数である４．３３ｅＶより小さい仕事関数を有する金属から作られていることが好ましい。またショットキー電極９５は、炭化珪素の電気親和力に相当する３．７ｅＶよりも大きな仕事関数を有する金属から作られていることが好ましい。またショットキー電極９５は、高温での安定性の観点で、１０００℃以上の融点を有することが好ましい。またショットキー電極９５に含まれる原子の電気陰性度は、炭化珪素に含まれる原子の電気陰性度、すなわちＳｉおよびＣの各々の電気陰性度よりも小さい電気陰性度を有することが好ましい。上記のような条件を満たす金属としては、たとえば、Ｈｆ、Ｚｒ、Ｔａ、Ｍｎ、ＮｂおよびＶがある。ショットキー電極９５は、これらの金属元素のいずれかの単体から作られていてもよく、あるいはこれらの金属元素のうち２つ以上を含む合金から作られていてもよい。
ジャンクション領域８５は、エピタキシャル膜９０に含まれ、上面Ｐ２上に部分的に設けられている。ジャンクション領域８５はショットキー電極９５に接している。本実施の形態においては、上面Ｐ２上においてショットキー電極９５がドリフト層８１に接する部分は、下面Ｐ１と平行である。界面ＩＦのうち厚さ方向においてジャンクション領域８５に対向する部分は、少なくとも部分的に埋込領域からなっていることが好ましい。
配線層９７は、ソース電極９４およびショットキー電極９５の各々に接するように設けられている。配線層９７は導体から作られている。これによりソース電極９４とショットキー電極９５とが電気的に接続されている。配線層９７は、たとえば、アルミニウム、またはアルミニウム合金から作られている。なおソース電極９４とショットキー電極９５との間の電気的接続が不要の場合は、ソース電極９４に接しかつショットキー電極９５に接しないように配線層９７が形成されてもよい。
なお半導体装置２０１はオフ状態において、ドリフト層８１中の最大電界強度が０．４ＭＶ／ｃｍ以上となるようにソース電極９４とドレイン電極層９８との間に電圧が印加された場合に、上側範囲ＲＢにおける最大電界強度が下側範囲ＲＡにおける最大電界強度の２／３未満となるように構成されていることが好ましく、半分未満となるように構成されていることがより好ましい。このような構成は、電界緩和領域７１およびガードリング領域７３の不純物濃度を十分に高くすれば、得ることができる。
上面Ｐ２のうちトレンチＴＲが設けられていない部分の面方位は、好ましくは｛０００１｝面から８度以内のオフ角を有し、より好ましくは（０００−１）面から８度以内のオフ角を有する。トレンチＴＲの底面ＢＴは上側範囲ＲＢによって下側範囲ＲＡから離れている。底面ＢＴは、本実施の形態においてはエピタキシャル膜９０の上面Ｐ２とほぼ平行な平坦な形状を有する。なお底面ＢＴは平坦面でなくてもよく、図１の断面視においてほぼ点状であってもよく、この場合、トレンチＴＲはＶ字形状を有する。
側壁面ＳＷはエピタキシャル膜９０の上面Ｐ２に対して傾斜しており、これによりトレンチＴＲは開口に向かってテーパ状に拡がっている。側壁面ＳＷの面方位は、｛０００−１｝面に対して５０°以上８０°以下傾斜していることが好ましく、（０００−１）面に対して５０°以上８０°以下傾斜していることがより好ましい。側壁面ＳＷは、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有してもよい。なお面方位｛０−３３−８｝は｛０００−１｝面から５４．７度のオフ角を有する。面方位｛０−１１−１｝は｛０００−１｝面から７５．１度のオフ角を有する。よって面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝は、オフ角５４．７〜７５．１度に対応する。オフ角について５度程度の製造誤差が想定されることを考慮すると、側壁面ＳＷが｛０００−１｝面に対して５０度以上８０度以下程度傾斜するような加工を行うことで、側壁面ＳＷの巨視的な面方位を、｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかとしやすくなる。トランジスタ素子ＥＴのチャネル移動度を高めるためには、側壁面ＳＷが、特にベース層８２上の部分において、所定の結晶面（特殊面とも称する）を有することが好ましい。特殊面の詳細については後述する。
本実施の形態によれば、外縁面ＦＴ上に、耐圧を高めるためのガードリング領域７３と、半導体装置２０１の本来の機能のための半導体素子のひとつであるショットキーバリアダイオード素子ＥＤ１との両方が配置される。これにより、外縁面ＦＴ上の領域がより有効に利用される。すなわち、半導体装置２０１の耐圧を高めつつ半導体装置２０１の大きさを小さくすることができる。
また第１の半導体素子がトランジスタ素子ＥＴであり、第２の半導体素子がショットキーバリアダイオード素子ＥＤ１である。これにより、その特性ばらつきを抑制することの難易度が高いトランジスタ素子ＥＴが、ガードリング領域７３の設けられていない中央面ＦＣ上に配置される。これにより、トランジスタ素子ＥＴの特性へのガードリング領域７３の影響を抑えることができる。よってトランジスタ素子ＥＴの特性ばらつきを抑制しやすくなる。
上面Ｐ２上においてショットキー電極９５がドリフト層８１に接する部分は、下面Ｐ１と平行である。これにより、ショットキー電極９５がドリフト層８１に接する部分の向きを、下面Ｐ１と平行な向きから傾ける必要がない。よってショットキーバリアダイオード素子ＥＤ１の製造方法を簡素化することができる。
界面ＩＦのうち厚さ方向においてショットキー電極９５とドリフト層８１との接触面に対向する部分は、埋込領域（電界緩和領域７１、ガードリング領域７３）からなっていることが好ましい。この場合、ショットキーバリアダイオード素子ＥＤ１の、厚さ方向に沿ったリーク電流経路を、埋込領域によって遮断することができる。よってショットキーバリアダイオード素子ＥＤ１のリーク電流をより小さくすることができる。
またジャンクション領域８５が設けられる場合、ショットキーバリアダイオード素子ＥＤ１を、ジャンクション・バリア・ショットキー（ＪＢＳ）構造を有するものとすることができる。よってショットキーバリアダイオード素子ＥＤ１の耐圧を高めることができる。
またジャンクション領域８５から延びる空乏層（図４において白抜き矢印で示すように延びる破線部）が、ショットキーバリアダイオードのリーク電流経路（図４の実線矢印）を妨げることで、リーク電流を小さくすることができる。この目的では、界面ＩＦのうち厚さ方向においてジャンクション領域８５に対向する部分は、少なくとも部分的に埋込領域（電界緩和領域７１、ガードリング領域７３）からなっていることが好ましい。この場合、ショットキーバリアダイオードのリーク電流経路を、ジャンクション領域８５から埋込領域に向かって厚さ方向に延びる空乏層によって狭窄することができる。よってショットキーバリアダイオードのリーク電流をより小さくすることができる。
ショットキー電極９５は、４．３３ｅＶより小さい仕事関数を有する金属から作られていることが好ましい。これにより、ショットキー電極９５として一般的なＴｉ電極が用いられる場合に比して、ショットキーバリアダイオードの順方向電圧をより小さくすることができる。
金属は、Ｈｆ、Ｚｒ、Ｔａ、Ｍｎ、ＮｂおよびＶの少なくともいずれかの原子を含むことが好ましい。これにより、ショットキー電極９５に、炭化珪素の原子ＳｉおよびＣの各々の電気陰性度に比して小さい電気陰性度を有する金属原子が含まれる。よってショットキーバリアダイオードの順方向電圧をより小さくすることができる。
またエピタキシャル膜９０の材料が炭化珪素であることにより、半導体装置２０１は、ドリフト層８１中に０．４ＭＶ／ｃｍ以上の最大電界が印加されるような高い電圧を扱うことができる。また電界緩和領域７１およびガードリング領域７３が設けられることで、上記のような電圧印加の下で、上側範囲ＲＢにおける最大電界強度が、下側範囲ＲＡにおける最大電界強度の２／３未満、さらには半分未満となるように、半導体装置２０１を構成し得る。これにより、耐圧の決定要因となる、トランジスタ素子ＥＴ近傍での上側範囲ＲＢにおける電界強度が、より低くされる。具体的には、トレンチＴＲの側壁面ＳＷと底面ＢＴとがなす角部においてゲート酸化膜９１に加わる電界強度が、より低くされる。逆に言えば、下側範囲ＲＡにおける最大電界強度が、中央部ＰＣ内の上側範囲ＲＢにおける最大電界強度の１．５倍、より好ましくは２倍を超えることにより、耐圧の決定要因とならない下側範囲ＲＡにおける最大電界強度が、より高くされる。これにより半導体装置２０１に、より高い電圧を印加することができる。すなわち耐圧を高めることができる。
なお上記のように上側範囲ＲＢに比して下側範囲ＲＡによる電圧負担を高める構造を、仮にＳｉＣ半導体装置でなくＳｉ半導体装置に適用したとすると、耐圧に対して悪影響が生じ得る。なぜならば、下側範囲ＲＡにおいてＳｉ層の破壊現象が生じやすくなるためである。
次に半導体装置２０１の製造方法について説明する。
図５を参照して、単結晶基板８０上における炭化珪素のエピタキシャル成長によって下側ドリフト領域８１Ａが形成される。エピタキシャル成長が行われる面は、｛０００−１｝面から８度以内のオフ角を有することが好ましく、（０００−１）面から８度以内のオフ角を有することがより好ましい。エピタキシャル成長はＣＶＤ法により行われ得る。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
次に、この時点では露出されている界面ＩＦ上への不純物イオン注入によって、この時点では露出されている埋込領域が形成される。すなわち電界緩和領域７１およびガードリング領域７３が形成される。またさらにフィールドストップ領域６９が形成されてもよい。各不純物領域の形成の順番は任意である。アクセプタ不純物としては、たとえばアルミニウムを用い得る。ドナー不純物としては、たとえばリンを用い得る。
図６を参照して、下側ドリフト領域８１Ａと同様の方法によって、上側ドリフト領域８１Ｂが形成される。これにより下側範囲ＲＡおよび上側範囲ＲＢを有するエピタキシャル膜９０が得られる。
次に、エピタキシャル膜９０の上面Ｐ２上への不純物イオン注入によって不純物領域が形成される。具体的には上側ドリフト領域８１Ｂ上にベース層８２が形成される。またベース層８２によって上側ドリフト領域８１Ｂから隔てられたソース領域８３が、ベース層８２上に形成される。また上面Ｐ２からベース層８２まで延びるコンタクト領域８４が形成される。またジャンクション領域８５が形成される。各不純物領域の形成の順番は任意である。
次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン雰囲気である。
図７を参照して、エピタキシャル膜９０の上面Ｐ２上に、開口部を有するマスク層６１が形成される。開口部はトレンチＴＲ（図１）の位置に対応して形成される。マスク層６１は、二酸化珪素から作られることが好ましく、熱酸化によって形成されることがより好ましい。次に、マスク層６１を用いた熱エッチングが行われる。熱エッチングの詳細については後述する。この熱エッチングによりエピタキシャル膜９０の上面Ｐ２にトレンチＴＲが形成される。この時に、トレンチＴＲの側壁面ＳＷ上、特にベース層８２上において、特殊面が自己形成される。次にマスク層６１がエッチングなど任意の方法により除去される。
図８を参照して、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの上にゲート酸化膜９１が形成される。ゲート酸化膜９１は、ベース層８２上において上側ドリフト領域８１Ｂとソース領域８３とを互いにつなぐ部分を有する。ゲート酸化膜９１は、熱酸化により形成されることが好ましい。
ゲート酸化膜９１の形成後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート酸化膜９１とベース層８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート酸化膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート酸化膜９１とベース層８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート酸化膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート酸化膜９１を介して埋めるように、ゲート酸化膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Chemical Mechanical Polishing）とによって行い得る。
図９を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート酸化膜９１上に層間絶縁膜９３が形成される。層間絶縁膜９３およびゲート酸化膜９１に開口部が形成されるようにエッチングが行われる。この開口部により上面Ｐ２上においてソース領域８３およびコンタクト領域８４の各々が露出される。次に上面Ｐ２上においてソース領域８３およびｎコンタクト領域８４の各々に接するソース電極９４が形成される。
再び図１を参照して、下側ドリフト領域８１Ａ上に単結晶基板８０を介してドレイン電極層９８が形成される。また、必要に応じて層間絶縁膜９３およびゲート酸化膜９１が部分的に除去された後に、上面Ｐ２上においてドリフト層８１およびジャンクション領域８５の各々に接するように、ショットキー電極９５が形成される。次に、配線層９７が形成される。これにより、半導体装置２０１が得られる。
（実施の形態２）
図１０に示すように、本実施の形態の半導体装置２０２（炭化珪素半導体装置）においては、エピタキシャル膜９０の上面Ｐ２に、ショットキーバリアダイオード素子ＥＤ２が形成されたテラス部ＨＸ（凹部）が設けられている。具体的には、図１０における右上部分に示すように、上面Ｐ２の縁部においてテラス状の形状を有するテラス部ＨＸが設けられている。テラス部ＨＸは側壁ＳＸおよび底面ＢＸを有する。側壁ＳＸの少なくとも一部はドリフト層８１からなり、その部分にショットキー電極９５が接している。このようにショットキーバリアダイオード素子ＥＤ２では、上面Ｐ２上においてショットキー電極９５がドリフト層８１に接する部分は、側壁ＳＸを含む。この結果、上面Ｐ２上においてショットキー電極９５がドリフト層８１に接する部分は、下面Ｐ１から傾いている部分を有する。
側壁ＳＸの面方位は、｛０００−１｝面から５０度以上８０度以下傾いていることが好ましく、（０００−１）面から５０度以上８０度以下傾いていることがより好ましい。側壁ＳＸは、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有してもよい。面方位｛０−３３−８｝は｛０００−１｝面から５４．７度のオフ角を有する。面方位｛０−１１−１｝は｛０００−１｝面から７５．１度のオフ角を有する。よって面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝は、オフ角５４．７〜７５．１度に対応する。オフ角について５度程度の製造誤差が想定されることを考慮すると、側壁ＳＸが｛０００−１｝面に対して５０度以上８０度以下程度傾斜するような加工を行うことで、側壁ＳＸの巨視的な面方位を、｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかとしやすくなる。このような側壁ＳＸは「特殊面」を有するものとしやすい。側壁ＳＸが特殊面を有する場合、側壁ＳＸの平坦性を向上させることができる。特殊面の詳細については後述する。
本実施の形態によれば、ショットキー電極９５がドリフト層８１に接する部分の向き、言い換えれば側壁ＳＸの向きを、ショットキー電極９５とドリフト層８１との界面の物性が最適化されるように調整し得る。よってショットキーバリアダイオードの特性をより高めることができる。側壁ＳＸの面方位が（０００−１）面から５０度以上８０度以下傾いている場合、ショットキー電極９５が接する側壁の面方位が、（０００−１）面、すなわち炭化珪素のカーボン面から、５０度以上傾く。これによりショットキーバリアダイオードの順方向電圧を小さくすることができる。またこの傾きが８０度以下とされることで、平坦性の高い側壁を容易に形成し得る。
次に半導体装置２０２の製造方法について説明する。まず、実施の形態１とほぼ同様の方法によって、図１１に示す構成を得る。実施の形態１においてはエッチングによってトレンチＴＲが形成されるが、本実施の形態においてはさらにテラス部ＨＸが形成される。テラス部ＨＸの形成は、トレンチＴＲの形成と同時に行なわれてもよく、また別個に行なわれてもよい。次に図１２に示すように、ゲート酸化膜９１、ゲート電極９２、層間絶縁膜９３、ソース電極９４およびドレイン電極層９８が、実施の形態１とほぼ同様に形成される。再び図１０を参照して、必要に応じて層間絶縁膜９３およびゲート酸化膜９１が部分的に除去された後に、ショットキー電極９５が形成される。次に、配線層９７が形成される。これにより、半導体装置２０２が得られる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（実施の形態３）
図１３に示すように、本実施の形態の半導体装置２０３（炭化珪素半導体装置）においては、中央面ＦＣ上に、トランジスタ素子ＥＴに加えダイオード素子ＥＤ３が配置されている。ショットキーバリアダイオード素子ＥＤ２（図１０：実施の形態２）は凹部としてのテラス部ＨＸに設けられているが、ダイオード素子ＥＤ３は凹部としてのトレンチ部ＨＹに設けられている。
トレンチ部ＨＹは、互いに対向する側壁ＳＸと、その間をつなぐ底面ＢＹとを有する。底面ＢＹは、本実施の形態においてはエピタキシャル膜９０の上面Ｐ２とほぼ平行な平坦な形状を有する。なお底面ＢＹは平坦面でなくてもよく、図１３の断面視においてほぼ点状であってもよく、この場合、トレンチ部ＨＹはＶ字形状を有する。トレンチ部ＨＹは、トレンチＴＲと同様の形状であってもよく、異なる形状であってもよい。同様の形状が用いられる場合、その製造方法がより簡素化され得る。本実施の形態によれば、中央面ＦＣ上にショットキーダイオード素子を形成することができる。
ダイオード素子ＥＤ３（図１３）の代わりにショットキーバリアダイオード素子ＥＤ１（図１）またはＥＤ２（図１０）が配置されてもよい。また中央面ＦＣ上にショットキーバリアダイオード素子が配置され、外縁面ＦＴ（図１３において図示せず）上にトランジスタ素子が配置されてもよい。
上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
なお上記各実施の形態において、中央面ＦＣ上に配置される第１の半導体素子がショットキーバリアダイオード素子ＥＤ１〜ＥＤ３のいずれかであり、外縁面ＦＴ上に配置される第２の半導体素子がトランジスタ素子ＥＴであってもよい。
（熱エッチング）
熱エッチングとは、エッチングされる対象を高温下で反応性ガスにさらすことによって行われるものであり、物理的エッチング作用を実質的に有しないものである。反応性ガスは、加熱下において炭化珪素と反応し得るものである。反応性ガスが加熱下でエピタキシャル膜９０へ供給されることで、エピタキシャル膜９０がエッチングされる。
反応性ガスはハロゲン元素を含有することが好ましい。ハロゲン元素は塩素またはフッ素を含むことが好ましい。たとえば、反応性ガスとしてＣｌ2、ＢＣｌ3、ＣＦ4、およびＳＦ6の少なくともいずれかを含有するプロセスガスを用いることができる。特に好適な反応性ガスはＣｌ2である。プロセスガスはさらに酸素ガスを含んでもよい。プロセスガスはキャリアガスを含むことが好ましい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスを用いることができる。
熱エッチングのためのエピタキシャル膜９０の加熱温度の下限は、エッチング速度を確保する観点で、７００℃程度が好ましく、８００℃程度がより好ましく、９００℃程度がさらに好ましい。また加熱温度の上限は、エッチングダメージを抑制する観点で、１２００℃程度が好ましく、１１００℃程度がより好ましく、１０００℃程度がさらに好ましい。
熱エッチングにおける炭化珪素のエッチング速度はたとえば約７０μｍ／時になる。これに比して二酸化珪素のエッチング速度は極めて小さいので、マスク層６１（図７）が二酸化珪素から作られていれば、その消耗を顕著に抑制することができる。
（特殊面）
ショットキーバリアダイオード素子ＥＤ２またはＥＤ３が設けられる側壁ＳＸは、特殊面を有することが好ましい。特殊面を有する側壁ＳＸは、図１４に示すように、面方位｛０−３３−８｝を有する面Ｓ１（第１の面）を含む。面Ｓ１は好ましくは面方位（０−３３−８）を有する。より好ましくは、側壁ＳＸは面Ｓ１を微視的に含み、側壁ＳＸはさらに、面方位｛０−１１−１｝を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０−１１−１）を有する。
好ましくは、側壁ＳＸの面Ｓ１および面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２度のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
好ましくは複合面ＳＲは面方位（０−１１−２）を有する。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２度のオフ角を有する。図中、方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。方向ＣＤは、おおよそ、エピタキシャル膜９０の厚さ方向（図１０または図１３における縦方向）を側壁ＳＸへ射影した方向に対応する。
次に、複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図１５に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図１６に示すように、（１１−２０）面（図１５の線ＸＶＩ−ＸＶＩの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図１６においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図１７に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図１６）に対応する。
図１８に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図１８においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図１８においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
図１９に示すように、側壁ＳＸは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、複合面ＳＲ（図１９においては直線で単純化して示されている）および面Ｓ３が周期的に繰り返されることによって構成された複合面ＳＱを側壁ＳＸが含んでもよい。周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。この場合、側壁ＳＸの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２度からずれる。このずれは小さいことが好ましく、±１０度の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。
より好ましくは、側壁ＳＸの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２度からずれる。このずれは小さいことが好ましく、±１０度の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
たとえば、ゲート電極の構造はトレンチ型に限定されず、プレーナ型であってもよい。すなわち、エピタキシャル膜９０の上面Ｐ２上にトレンチＴＲ（図１）が設けられておらず、平坦な上面Ｐ２上にゲート電極が設けられてもよい。またトランジスタ素子はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であってもよい。またドレイン電極の一部の上にｐ型のコレクタ領域が付加されることで、トランジスタ素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とされてもよい。この場合、ソース電極およびドレイン電極のそれぞれはエミッタ電極およびコレクタ電極に対応する。またトランジスタのチャネル型はｎチャネル型に限定されず、ｐチャネル型であってもよい。この場合、上述した実施の形態においてｐ型とｎ型とが入れ替えられた構成を用いることができる。またショットキーバリアダイオードのジャンクション領域は、その効果が必要でない場合、省略されてもよい。また半導体装置の製造中に単結晶基板が除去される場合、エピタキシャル膜とドレイン電極層とが直接接する構成も得られる。
６１ マスク層、６９ フィールドストップ領域、７１，７１Ｄ，７１Ｔ 電界緩和領域、７３ ガードリング領域、７３Ｉ，７３Ｊ ガードリング、８０ 単結晶基板、８１ ドリフト層、８１Ａ 下側ドリフト領域（第１の領域）、８１Ｂ 上側ドリフト領域（第２の領域）、８２ ベース層、８３ ソース領域、８４ コンタクト領域、９０ エピタキシャル膜（炭化珪素膜）、９１ ゲート酸化膜（ゲート絶縁膜）、９２ ゲート電極、９３ 層間絶縁膜、９４ ソース電極、９５ ショットキー電極、９７ 配線層、９８ ドレイン電極層（電極層）、２０１〜２０３ 半導体装置（炭化珪素半導体装置）、ＥＤ１〜ＥＤ３ ショットキーバリアダイオード素子、ＥＴ トランジスタ素子、ＦＣ 中央面、ＦＴ 外縁面、ＨＸ テラス部（凹部）、ＨＹ トレンチ部（凹部）、ＩＦ 界面、Ｐ１ 下面（第１の主面）、Ｐ２ 上面（第２の主面）、ＲＡ 下側範囲、ＲＢ 上側範囲、ＳＷ 側壁面、ＳＸ 側壁、ＴＲ トレンチ。

Claims (10)

  1. 炭化珪素半導体装置であって、
    電極層と、
    前記電極層に面する第１の主面と、前記第１の主面と反対の第２の主面とを有する炭化珪素膜とを備え、前記炭化珪素膜は、前記第１の主面をなし第１の導電型を有するドリフト層を含み、前記ドリフト層は、前記第１の主面をなす第１の領域と、前記第１の領域上に界面を介して設けられた第２の領域とを有し、前記界面は、中央面と、前記界面上において前記中央面を取り囲む外縁面とを有し、前記炭化珪素膜は、前記界面に部分的に設けられ第２の導電型を有する埋込領域を含み、前記埋込領域は、前記中央面に部分的に設けられた電界緩和領域と、前記界面において前記中央面を取り囲むように前記外縁面に設けられたガードリング領域とを有し、前記炭化珪素半導体装置はさらに
    前記界面の前記中央面上に配置された第１の半導体素子と、
    前記界面の前記外縁面上に少なくとも部分的に配置された第２の半導体素子とを備え、前記第１および第２の半導体素子の一方はトランジスタ素子であり、前記第１および第２の半導体素子の他方は、前記第２の主面上に設けられ少なくとも部分的に前記ドリフト層に接するショットキー電極を有するショットキーバリアダイオード素子である、炭化珪素半導体装置。
  2. 前記第１の半導体素子がトランジスタ素子であり、前記第２の半導体素子がショットキーバリアダイオード素子である、請求項１に記載の炭化珪素半導体装置。
  3. 前記第２の主面上において前記ショットキー電極が前記ドリフト層に接する部分は、前記第１の主面と平行である、請求項１または２に記載の炭化珪素半導体装置。
  4. 前記第２の主面上において前記ショットキー電極が前記ドリフト層に接する部分は、前記第１の主面から傾いている部分を有する、請求項１または２に記載の炭化珪素半導体装置。
  5. 前記炭化珪素膜の前記第２の主面には凹部が設けられており、前記凹部は、前記ドリフト層からなり前記ショットキー電極が接する側壁を有し、前記側壁の面方位は（０００−１）面から５０度以上８０度以下傾いている、請求項４に記載の炭化珪素半導体装置。
  6. 前記界面のうち厚さ方向において前記ショットキー電極と前記ドリフト層との接触面に対向する部分は前記埋込領域からなる、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記炭化珪素膜は前記第２の主面上に部分的に、前記第２の導電型を有するジャンクション領域を有し、前記ジャンクション領域は前記ショットキー電極に接している、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記界面のうち厚さ方向において前記ジャンクション領域に対向する部分は、少なくとも部分的に前記埋込領域からなる、請求項７に記載の炭化珪素半導体装置。
  9. 前記ショットキー電極は、４．３３ｅＶより小さい仕事関数を有する金属から作られている、請求項１〜８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記金属は、Ｈｆ、Ｚｒ、Ｔａ、Ｍｎ、ＮｂおよびＶの少なくともいずれかの原子を含む、請求項９に記載の炭化珪素半導体装置。
JP2013040542A 2013-03-01 2013-03-01 炭化珪素半導体装置 Active JP6075120B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013040542A JP6075120B2 (ja) 2013-03-01 2013-03-01 炭化珪素半導体装置
PCT/JP2014/050625 WO2014132689A1 (ja) 2013-03-01 2014-01-16 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013040542A JP6075120B2 (ja) 2013-03-01 2013-03-01 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2014170778A true JP2014170778A (ja) 2014-09-18
JP6075120B2 JP6075120B2 (ja) 2017-02-08

Family

ID=51427963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013040542A Active JP6075120B2 (ja) 2013-03-01 2013-03-01 炭化珪素半導体装置

Country Status (2)

Country Link
JP (1) JP6075120B2 (ja)
WO (1) WO2014132689A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055005A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
WO2019054459A1 (ja) * 2017-09-14 2019-03-21 株式会社デンソー 半導体装置およびその製造方法
CN111164762A (zh) * 2017-09-15 2020-05-15 阿斯卡顿公司 肖特基二极管与mosfet的集成
JP2020077664A (ja) * 2018-11-05 2020-05-21 国立大学法人 筑波大学 炭化珪素半導体装置
JP2020087958A (ja) * 2018-11-15 2020-06-04 ルネサスエレクトロニクス株式会社 半導体装置
WO2022102262A1 (ja) * 2020-11-10 2022-05-19 住友電気工業株式会社 炭化珪素半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255111B2 (ja) * 2014-09-17 2017-12-27 株式会社日立製作所 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525872A (ja) * 1998-09-23 2002-08-13 インフィネオン テクノロジース アクチエンゲゼルシャフト フィールド形成領域を有する半導体構成素子
JP2004006647A (ja) * 2002-03-26 2004-01-08 Toshiba Corp 半導体装置
JP2006024690A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 電力用半導体装置
JP2009059860A (ja) * 2007-08-31 2009-03-19 Toshiba Corp トレンチゲート型半導体装置
JP2010225615A (ja) * 2009-03-19 2010-10-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012049562A (ja) * 2011-11-04 2012-03-08 Renesas Electronics Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
JP4088852B2 (ja) * 1998-09-21 2008-05-21 関西電力株式会社 ＳｉＣショットキーダイオード
JP4044332B2 (ja) * 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
JP2004087555A (ja) * 2002-08-23 2004-03-18 Toko Inc ショットキーバリアダイオード
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525872A (ja) * 1998-09-23 2002-08-13 インフィネオン テクノロジース アクチエンゲゼルシャフト フィールド形成領域を有する半導体構成素子
JP2004006647A (ja) * 2002-03-26 2004-01-08 Toshiba Corp 半導体装置
JP2006024690A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 電力用半導体装置
JP2009059860A (ja) * 2007-08-31 2009-03-19 Toshiba Corp トレンチゲート型半導体装置
JP2010225615A (ja) * 2009-03-19 2010-10-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012049562A (ja) * 2011-11-04 2012-03-08 Renesas Electronics Corp 半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229994B2 (en) 2015-09-11 2019-03-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2017055005A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
CN111344866A (zh) * 2017-09-14 2020-06-26 株式会社电装 半导体装置及其制造方法
WO2019054459A1 (ja) * 2017-09-14 2019-03-21 株式会社デンソー 半導体装置およびその製造方法
JP2019054087A (ja) * 2017-09-14 2019-04-04 株式会社デンソー 半導体装置およびその製造方法
CN111344866B (zh) * 2017-09-14 2023-06-16 株式会社电装 半导体装置及其制造方法
US10964809B2 (en) 2017-09-14 2021-03-30 Denso Corporation Semiconductor device and manufacturing process therefor
JP2020533811A (ja) * 2017-09-15 2020-11-19 アスカトロン アーベー ショットキーダイオードのｍｏｓｆｅｔとの集積化
US11581431B2 (en) 2017-09-15 2023-02-14 Ii-Vi Delaware, Inc. Integration of a Schottky diode with a MOSFET
CN111164762A (zh) * 2017-09-15 2020-05-15 阿斯卡顿公司 肖特基二极管与mosfet的集成
CN111164762B (zh) * 2017-09-15 2023-11-24 阿斯卡顿公司 肖特基二极管与mosfet的集成
JP7389038B2 (ja) 2017-09-15 2023-11-29 アスカトロン アーベー ショットキーダイオードのｍｏｓｆｅｔとの集積化
JP2020077664A (ja) * 2018-11-05 2020-05-21 国立大学法人 筑波大学 炭化珪素半導体装置
JP7333509B2 (ja) 2018-11-05 2023-08-25 国立大学法人 筑波大学 炭化珪素半導体装置
JP2020087958A (ja) * 2018-11-15 2020-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP7101101B2 (ja) 2018-11-15 2022-07-14 ルネサスエレクトロニクス株式会社 半導体装置
JP7399222B2 (ja) 2018-11-15 2023-12-15 ルネサスエレクトロニクス株式会社 半導体装置
WO2022102262A1 (ja) * 2020-11-10 2022-05-19 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
WO2014132689A1 (ja) 2014-09-04
JP6075120B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
JP6075120B2 (ja) 炭化珪素半導体装置
JP5834179B2 (ja) 炭化珪素半導体装置の製造方法
JP6111673B2 (ja) 炭化珪素半導体装置
JP6064614B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012169224A1 (ja) 半導体装置
JP6587265B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2013058037A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5954140B2 (ja) 炭化珪素半導体装置
JP5649152B1 (ja) 半導体装置及びその製造方法
WO2014141754A1 (ja) 炭化珪素半導体装置
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP2013110238A (ja) 炭化珪素半導体装置およびその製造方法
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
JP6135383B2 (ja) 炭化珪素半導体装置
JP5983415B2 (ja) 炭化珪素半導体装置
JP5958352B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6439606B2 (ja) 炭化珪素半導体装置
WO2014041879A1 (ja) 炭化珪素半導体装置
JP5187118B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6075120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250