JP2008199067A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008199067A
JP2008199067A JP2008131097A JP2008131097A JP2008199067A JP 2008199067 A JP2008199067 A JP 2008199067A JP 2008131097 A JP2008131097 A JP 2008131097A JP 2008131097 A JP2008131097 A JP 2008131097A JP 2008199067 A JP2008199067 A JP 2008199067A
Authority
JP
Japan
Prior art keywords
semiconductor element
transistor
semiconductor
support plate
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008131097A
Other languages
English (en)
Other versions
JP4853493B2 (ja
Inventor
Masaki Kanazawa
正喜 金沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008131097A priority Critical patent/JP4853493B2/ja
Publication of JP2008199067A publication Critical patent/JP2008199067A/ja
Application granted granted Critical
Publication of JP4853493B2 publication Critical patent/JP4853493B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】小型化され且つ良好な放熱特性で作動する半導体装置を提供する。
【解決手段】放熱性を有する支持板(5)上に順次積層されて固着された第１の半導体素子(1)及び第２の半導体素子(2)を有する第１の半導体素子積層体(7)と、支持板(5)上に順次積層されて固着された第３の半導体素子(3)及び第４の半導体素子(4)を有する第２の半導体素子積層体(8)と、第１〜第４の半導体素子(1〜4)を制御する制御回路(13)とを備え、第１の半導体素子積層体(7)と第２の半導体素子積層体(8)との間に制御回路(13)を配置する。支持板(5)の占有面積を減少しつつ集積度を向上することができると共に、半導体装置の発生熱量を抑制することができる。
【選択図】図１

Description

本発明は、半導体装置に係り、詳細には単一の支持板上に複数のパワー半導体素子を搭載して小型化に製造できる半導体装置に関する。
図３に示すＨ型ブリッジ回路(10)を単一の半導体装置で構成する場合、Ｈ型ブリッジ回路(10)は、ハイサイド側の第１のトランジスタ(1)及び第３のトランジスタ(3)と、ローサイド側の第２のトランジスタ(2)及び第４のトランジスタ(4)とを備えている。第１のトランジスタ(1)のエミッタ電極と第２のトランジスタ(2)のコレクタ電極との接続点(A1)と、第３のトランジスタ(3)のエミッタ電極と第４のトランジスタ(4)のコレクタ電極との接続点(A2)との間には、交流電流により駆動される例えば冷陰極蛍光放電管である負荷(6)が接続される。
Ｈ型ブリッジ回路(10)を作動する際に、第１のトランジスタ(1)及び第４のトランジスタ(4)と、第２のトランジスタ(2)及び第３のトランジスタ(3)とを交互にオン・オフ動作させて、スイッチング作動させることにより、接続点(A1)と(A2)との間に交互に逆方向の電流を流して、負荷(6)を作動させることができる。このように、第１のトランジスタ(1)から第４のトランジスタ(4)までのスイッチング動作を行ない、直流電圧源を使用し、接続点(A1)と(A2)との間に接続された冷陰極蛍光放電管等を点灯させることができる。
特開昭５５−１１１１５１号公報
図３に示すＨ型ブリッジ回路(10)を単一の半導体装置に構築するとき、４つの第１のトランジスタ(1)から第４のトランジスタ(4)までとその制御用ICを搭載する支持板（図示せず）の平面面積が大きくなるため、半導体装置のサイズが増大する欠点がある。そこで、例えば特許文献１に開示される２つの半導体素子の積層技術を適用して、半導体装置の平面面積を縮小することができる。特許文献１は、非導電性接着剤を介して２つの半導体素子を積層した電子部品を示す。しかしながら、パワー半導体素子を積層するＨ型ブリッジ回路では、単に半導体素子を積層しても、動作時に半導体素子の発熱が集中して、良好な放熱特性が得られず、半導体素子の電気的特性が劣化するおそれがあった。
そこで、本発明の目的は、複数の半導体素子を小さい面積に積層し且つ良好な放熱特性で作動できる半導体装置を提供することにある。
本発明による半導体装置は、放熱性を有する支持板(5)と、支持板(5)上に順次積層されて固着された第１の半導体素子(1)及び第２の半導体素子(2)を有する第１の半導体素子積層体(7)と、支持板(5)上に順次積層されて固着された第３の半導体素子(3)及び第４の半導体素子(4)を有する第２の半導体素子積層体(8)と、第１の半導体素子(1)、第２の半導体素子(2)、第３の半導体素子(3)及び第４の半導体素子(4)を制御する制御回路(13)とを備える。第１の半導体素子積層体(7)と第２の半導体素子積層体(8)との間に制御回路(13)を配置する。第１の半導体素子(1)及び第２の半導体素子(2)を順次支持板(5)上に積層して固着すると、支持板(5)の占有面積を減少しつつ集積度を向上することができる。
本発明の第１の実施の形態による半導体装置は、放熱性を有する支持板(5)と、支持板(5)上に順次積層されて固着され且つ交互にスイッチング動作される第１の半導体素子(1)及び第２の半導体素子(2)とを備えている。第１の半導体素子(1)と第２の半導体素子(2)とを交互にスイッチング動作させるので、一方がオンのとき他方がオフとなり、第１の半導体素子(1)と第２の半導体素子(2)の発生熱量を抑制することができる。
本発明の第２の実施の形態による半導体装置は、放熱性を有する支持板(5)と、支持板(5)上に順次積層されて固着された第１の半導体素子(1)及び第２の半導体素子(2)を有する第１の半導体素子積層体(7)と、支持板(5)上に順次積層されて固着された第３の半導体素子(3)及び第４の半導体素子(4)を有する第２の半導体素子積層体(8)とを備え、第１の半導体素子積層体(7)の第１の半導体素子(1)及び第２の半導体素子(2)と、第２の半導体素子積層体(8)の第３の半導体素子(3)及び第４の半導体素子(4)とは、Ｈ型ブリッジ回路(10)を構成する。第１の半導体素子(1)から第４の半導体素子(4)までの各々は、スイッチング素子を有し、第１の半導体素子(1)及び第４の半導体素子(4)と第２の半導体素子(2)及び第３の半導体素子(3)とは交互にスイッチング動作される。第１の半導体素子(1)及び第４の半導体素子(4)並びに第２の半導体素子(2)及び第３の半導体素子(3)のスイッチング素子を交互にスイッチング動作させることにより、直流電源に接続したＨ型ブリッジ回路(10)の負荷(6)を交流電流で駆動することができる。
本発明の第３の実施の形態による半導体装置は、放熱性を有する支持板(5)と、支持板(5)上に順次積層されて固着されたパワー半導体素子により各々構成された第１の半導体素子(1)及び第２の半導体素子(2)とを備えている。第１の半導体素子(1)及び第２の半導体素子(2)の各々はスイッチング素子を有する。第１の半導体素子(1)と第２の半導体素子(2)との間に放熱層(11)が固着され、第１の半導体素子(1)と第２の半導体素子(2)とは、放熱層(11)を介して電気的に互いに接続される。大電流が流れる第１の半導体素子(1)及び第２の半導体素子(2)から多量の発熱が発生しても、第１の半導体素子(1)と第２の半導体素子(2)との間に固着された放熱層(11)を通じて十分な量の熱を放出できるので、第１の半導体素子(1)と第２の半導体素子(2)の電気的特性は劣化しない。
本発明の第４の実施の形態による半導体装置は、放熱性を有する支持板(5)と、支持板(5)上に順次積層されて固着されたパワー半導体素子により各々構成される第１の半導体素子(1)及び第２の半導体素子(2)を有する第１のパワー半導体素子積層体(7)と、支持板(5)上に順次積層されて固着されたパワー半導体素子により各々構成される第３の半導体素子(3)及び第４の半導体素子(4)を有する第２のパワー半導体素子積層体(8)とを備えている。第１の半導体素子(1)、第２の半導体素子(2)、第３の半導体素子(3)及び第４の半導体装置(4)の各々はスイッチング素子を有する。第１の半導体素子(1)と第２の半導体素子(2)との間に第１の放熱層(11)が固着され、第３の半導体素子(3)と第４の半導体素子(4)との間に第２の放熱層(12)が固着される。第１の半導体素子(1)と第２の半導体素子(2)とは、第１の放熱層(11)を介して電気的に互いに接続され、第３の半導体素子(3)と第４の半導体素子(4)とは、第２の放熱層(12)を介して電気的に互いに接続される。単一の支持板(5)上に第１のパワー半導体素子積層体(7)と第２のパワー半導体素子積層体(8)とを固着しても、第１の半導体素子(1)と第２の半導体素子(2)との間及び第３の半導体素子(3)と第４の半導体素子(4)との間に固着される第１及び第２の放熱層(11,12)を通じて十分な量の熱を放出できるので、第１の半導体素子(1)から第４の半導体素子(4)までの電気的特性は劣化しない。更に、第１の半導体素子(1)と第２の半導体素子(2)及び第３の半導体素子(3)と第４の半導体素子(4)とを第１及び第２の放熱層(11,12)を介して電気的に互いに接続するので、第１のパワー半導体素子積層体(7)と第２のパワー半導体素子積層体(8)とに流れる電流の結線経路を短縮して、電流の結線経路の延長によるノイズ発生及び電力損失を抑制することができる。
本発明による半導体装置では、複数の半導体素子に大きな電流が流れても過度の発熱が発生せずに、電気的特性の劣化を抑制して、寿命を延長し、信頼性のある半導体装置を得ることができる。
以下、図３に示すＨ型ブリッジ回路を構成する本発明による半導体装置の実施の形態を図１及び図２について説明する。図１及び図２では、図３に示す部分と同一の箇所には、同一の符号を付する。
本発明による半導体装置は、放熱性を有する銅又はアルミニウム等の金属製の支持板(5)と、支持板(5)上に固着された第１の半導体素子積層体（第１のパワー半導体素子積層体）(7)と、支持板(5)上に固着された第２の半導体素子積層体（第２のパワー半導体素子積層体）(8)と、第１の半導体素子積層体(7)と第２の半導体素子積層体(8)との間で支持板(5)上に固着された半導体集積回路により構成された制御回路(13)とを備えている。第１の半導体素子積層体(7)は、支持板(5)上に順次積層されて固着された第１のトランジスタ（第１の半導体素子、第１のパワー半導体素子又は第１のスイッチング素子）(1)と第２のトランジスタ（第２の半導体素子、第２のパワー半導体素子又は第２のスイッチング素子）(2)とを有し、第２の半導体素子積層体(8)は、支持板(5)上に順次積層されて固着された第３のトランジスタ（第３の半導体素子、第３のパワー半導体素子又は第３のスイッチング素子）(3)と第４のトランジスタ（第４の半導体素子、第４のパワー半導体素子又は第４のスイッチング素子）(4)とを有する。第１のトランジスタ(1)から第４のトランジスタ(4)までは、図３に示すＨ型ブリッジ回路(10)の４つのパワートランジスタを構成する例えば絶縁ゲート型バイポーラトランジスタ（IGBT）である。
図示しないが、第１のトランジスタ(1)から第４のトランジスタ(4)までは、半導体基板と、半導体基板の上面に電気的に接続されたベース電極及びエミッタ電極と、半導体基板の下面に電気的に接続されたコレクタ電極とを有する。エミッタ電極とベース電極との間に設けられる層間絶縁膜(9)により、エミッタ電極とベース電極とは電気的に分離される。第１のトランジスタ(1)のコレクタ電極は、ろう材（半田）(14)を介して支持板(5)に固着され、第１のトランジスタ(1)のエミッタ電極は、ろう材（半田）(15)を介して第１の放熱層(11)に固着される。第２のトランジスタ(2)のコレクタ電極は、ろう材(16)を介して第１の放熱層(11)に固着され、第２のトランジスタ(2)のエミッタ電極は、最上部に配置される。同様に、第３のトランジスタ(3)のコレクタ電極は、ろう材（半田）(17)を介して支持板(5)に固着され、第３のトランジスタ(3)のエミッタ電極は、ろう材（半田）(18)を介して第２の放熱層(12)に固着される。第４のトランジスタ(4)のコレクタ電極は、ろう材(19)を介して第２の放熱層(12)に固着され、第４のトランジスタ(4)のエミッタ電極は、最上部に配置される。図示の実施の形態では、第１及び第２の放熱層(11,12)は、銅又はアルミニウム等の金属により形成された放熱板が使用され、主に第２のトランジスタ(2)と第４のトランジスタ(4)から発生する熱を外部に放出するヒートスプレッダとも呼ばれる。放熱板により形成する代わりに、比較的肉薄の半田層により放熱層(11,12)を形成してもよい。図２に示すように、第１のトランジスタ(1)から第４のトランジスタ(4)までの各エミッタ電極、コレクタ電極及びベース電極は、図３に示す回路構成に接続されると共に、第１の半導体素子積層体(7)、第２の半導体素子積層体(8)及び制御回路(13)の電極に接続された複数の外部リード(20)が接続され、樹脂封止体(21)により半導体装置全体が被覆されるが、外部リード(20)は樹脂封止体(21)から外部に導出される。
動作の際に、支持板(5)は、図示しない直流電源の正側端子に接続され、第２のトランジスタ(2)と第４のトランジスタ(4)の各エミッタ電極は、直流電源の負側端子に接続される。第１のトランジスタ(1)から第４のトランジスタ(4)までの各ベース電極は、半導体集積回路により構成される制御回路(13)に接続され、制御回路(13)から制御信号を受信する。第１のトランジスタ(1)と第４のトランジスタ(4)がオンのとき、第２のトランジスタ(2)と第３のトランジスタ(3)とはオフとなり、負荷(6)に一方向の電流(I1)が流れ、その後、第１のトランジスタ(1)と第４のトランジスタ(4)がオフに切り換えられ、第２のトランジスタ(2)と第３のトランジスタ(3)とがオンに切り換えられると、負荷(6)に他方向の電流(I2)が流れて、負荷(6)が交流電流により作動される。
本実施の形態での半導体装置は、下記の点で従来の半導体装置と異なる。
<1> ハイサイド側の第１のトランジスタ(1)と第３のトランジスタ(3)との上に、ローサイド側の第２のトランジスタ(2)と第４のトランジスタ(4)が固着されて第１及び第２の半導体素子積層体(7,8)が構成され、第１の半導体素子積層体(7)と第２の半導体素子積層体(8)の間に設けられる制御回路(13)とが単一の支持板(5)上に固着される。
<2> 第１のトランジスタ(1)と第２のトランジスタ(2)との間及び第３のトランジスタ(3)及び第４のトランジスタ(4)との間に金属製の第１及び第２の放熱層(11,12)が固着される。
<3> 第１のトランジスタ(1)及び第４のトランジスタ(4)と、第２のトランジスタ(2)及び第３のトランジスタ(3)とが交互にスイッチング動作される。
<4> 第１のトランジスタ(1)と第２のトランジスタ(2)との間及び第３のトランジスタ(3)と第４のトランジスタ(4)との間は、金属製の第１及び第２の放熱層(11,12)を介して電気的に接続される。
本実施の形態による半導体装置は、下記の作用効果を生ずる。
[1] 第１のトランジスタ(1)の上に第２のトランジスタ(2)を固着し又は第３のトランジスタ(3)の上に第４のトランジスタ(4)を固着することにより、支持板(5)の占有面積を減少しつつ集積度を向上することができると共に、第１のトランジスタ(1)と第２のトランジスタ(2)又は第３のトランジスタ(3)と第４のトランジスタ(4)とを交互にスイッチング動作させるので、第１のトランジスタ(1)から第４のトランジスタ(4)までの各々から発生する熱を十分に放出して、第１の半導体素子積層体(7)又は第２の半導体素子積層体(8)の過度の温度上昇を防止することができる。
[2] 第１のトランジスタ(1)及び第４のトランジスタ(4)並びに第２のトランジスタ(2)及び第３のトランジスタ(3)のスイッチング素子(6)を交互にスイッチング動作させることにより、直流電源に接続されたＨ型ブリッジ回路(10)の負荷(6)を交流電流で駆動することができる。
[3] 大電流が流れる第１のトランジスタ(1)及び第２のトランジスタ(2)から多量の発熱が生じても、第１のトランジスタ(1)と第２のトランジスタ(2)との間に固着された第１の放熱層(11)を通じて十分な量の熱を放出できるので、第１のトランジスタ(1)と第２のトランジスタ(2)の電気的特性は劣化しない。
[4] 単一の支持板(5)上に第１のパワー半導体素子積層体(7)と第２のパワー半導体素子積層体(8)とを固着しても、第１のトランジスタ(1)と第２のトランジスタ(2)との間に固着される第１の放熱層(11)及び第３のトランジスタ(3)と第４のトランジスタ(4)との間に固着される第２の放熱層(12)を通じて十分な量の熱を放出できるので、第１のトランジスタ(1)から第４のトランジスタ(4)までの電気的特性は劣化しない。
[5] 第１のトランジスタ(1)と第２のトランジスタ(2)及び第３のトランジスタ(3)と第４のトランジスタ(4)とを第１及び第２の放熱層(11,12)を介して電気的に互いに接続するので、別途ワイヤボンディング等を行なう必要がなく、第１のパワー半導体素子積層体(7)と第２のパワー半導体素子積層体(8)とに流れる電流の結線経路を短縮して、ワイヤ結線等を簡素化し、電流の結線経路の延長によるノイズ発生及び電力損失を抑制することができる。
本発明の前記実施の形態は、変更が可能である。例えば、絶縁ゲート型バイポーラトランジスタの代わりに、ＭＯＳＦＥＴ又は一般的なバイポーラトランジスタを使用することができる。また、第１の半導体素子(1)から第４の半導体素子(4)までをトランジスタとして示したが、トランジスタ等のスイッチング素子と他の半導体素子を含む複合素子であってもよい。
冷陰極蛍光放電管等の駆動装置に使用される半導体装置に適用することが可能である。
樹脂封止体により被覆する前の状態を示す本発明の半導体装置の側面図 樹脂封止体により被覆した状態を示す本発明の半導体装置の平面図 従来のＨ型ブリッジ回路を示す回路図
符号の説明
(1)・・第１の半導体装置（第１のトランジスタ）、 (2)・・第２の半導体装置（第２のトランジスタ）、 (3)・・第３の半導体装置（第３のトランジスタ）、 (4)・・第４の半導体装置（第４のトランジスタ）、 (5)・・支持板、 (6)・・負荷、 (7)・・第１のパワー半導体素子積層体、 (8)・・第２のパワー半導体素子積層体、 (10)・・Ｈ型ブリッジ回路、 (11,12)・・放熱層、 (13)・・制御回路、 (14,15,16,17,18,19)・・ろう材（半田）、

Claims (4)

  1. 放熱性を有する支持板と、該支持板上に順次積層されて固着された第１の半導体素子及び第２の半導体素子を有する第１の半導体素子積層体と、前記支持板上に順次積層されて固着された第３の半導体素子及び第４の半導体素子を有する第２の半導体素子積層体と、前記第１の半導体素子、第２の半導体素子、第３の半導体素子及び第４の半導体素子を制御する制御回路とを備え、
    前記第１の半導体素子積層体と前記第２の半導体素子積層体との間に前記制御回路を配置したことを特徴とする半導体装置。
  2. 前記第１の半導体素子と前記第３の半導体素子との間は、前記第１の半導体素子の大きさ以上に離間する請求項１に記載の半導体装置。
  3. 前記第１の半導体素子積層体は、前記支持板の一方の側面側に配置され、
    前記第２の半導体素子積層体は、前記支持板の他方の側面側に配置される請求項１又は２に記載の半導体装置。
  4. 前記支持板上に固着した前記制御回路により、前記第１の半導体素子、第２の半導体素子、第３の半導体素子及び第４の半導体素子のスイッチング動作を制御する請求項１〜３の何れか１項に記載の半導体装置。
JP2008131097A 2003-08-18 2008-05-19 半導体装置 Expired - Lifetime JP4853493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008131097A JP4853493B2 (ja) 2003-08-18 2008-05-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003294208 2003-08-18
JP2003294208 2003-08-18
JP2008131097A JP4853493B2 (ja) 2003-08-18 2008-05-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005513139A Division JPWO2005018001A1 (ja) 2003-08-18 2004-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2008199067A true JP2008199067A (ja) 2008-08-28
JP4853493B2 JP4853493B2 (ja) 2012-01-11

Family

ID=34191023

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005513139A Pending JPWO2005018001A1 (ja) 2003-08-18 2004-05-27 半導体装置
JP2008131097A Expired - Lifetime JP4853493B2 (ja) 2003-08-18 2008-05-19 半導体装置
JP2008131096A Expired - Lifetime JP4844591B2 (ja) 2003-08-18 2008-05-19 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005513139A Pending JPWO2005018001A1 (ja) 2003-08-18 2004-05-27 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008131096A Expired - Lifetime JP4844591B2 (ja) 2003-08-18 2008-05-19 半導体装置

Country Status (5)

Country Link
US (1) US7608918B2 (ja)
EP (1) EP1657750B1 (ja)
JP (3) JPWO2005018001A1 (ja)
CN (1) CN100546028C (ja)
WO (1) WO2005018001A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019215A (ja) * 2005-07-07 2007-01-25 Sanken Electric Co Ltd 半導体装置及びその製法
JP2007027432A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 半導体装置
JP5481104B2 (ja) 2009-06-11 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
DE102013008193A1 (de) 2013-05-14 2014-11-20 Audi Ag Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung
CN103824832B (zh) * 2014-03-13 2016-08-24 杭州明果教育咨询有限公司 一种多mosfet集成六桥臂封装模块
WO2016094718A1 (en) * 2014-12-10 2016-06-16 Texas Instruments Incorporated Power field-effect transistor (fet), pre-driver, controller, and sense resistor integration
US10204847B2 (en) 2016-10-06 2019-02-12 Infineon Technologies Americas Corp. Multi-phase common contact package
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213877A (ja) * 1996-02-02 1997-08-15 Toshiba Corp マルチチップモジュール半導体装置
JP2005519578A (ja) * 2002-03-04 2005-06-30 インターナショナル レクティフィアー コーポレイション 単一リードフレームを含むｈブリッジ
JP2005519576A (ja) * 2002-03-04 2005-06-30 インターナショナル レクティフィアー コーポレイション 単一リードフレームのｈブリッジ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6014413A (en) * 1997-05-02 2000-01-11 At&T Corp Time-shifted weighting for signal processing
JP4014652B2 (ja) * 1997-07-19 2007-11-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスアセンブリ及び回路
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
US6259615B1 (en) * 1999-07-22 2001-07-10 O2 Micro International Limited High-efficiency adaptive DC/AC converter
JP2001043985A (ja) * 1999-07-30 2001-02-16 Denso Corp 放電灯装置
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
DE10102750B4 (de) * 2001-01-22 2006-04-20 Siemens Ag Schaltungsanordnung
EP1475836B1 (en) * 2003-05-08 2006-05-03 Infineon Technologies AG Circuit module having interleaved groups of circuit chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213877A (ja) * 1996-02-02 1997-08-15 Toshiba Corp マルチチップモジュール半導体装置
JP2005519578A (ja) * 2002-03-04 2005-06-30 インターナショナル レクティフィアー コーポレイション 単一リードフレームを含むｈブリッジ
JP2005519576A (ja) * 2002-03-04 2005-06-30 インターナショナル レクティフィアー コーポレイション 単一リードフレームのｈブリッジ

Also Published As

Publication number Publication date
CN100546028C (zh) 2009-09-30
JP4853493B2 (ja) 2012-01-11
JPWO2005018001A1 (ja) 2007-10-04
EP1657750A4 (en) 2009-09-02
WO2005018001A1 (ja) 2005-02-24
JP2008199066A (ja) 2008-08-28
US7608918B2 (en) 2009-10-27
EP1657750A1 (en) 2006-05-17
EP1657750B1 (en) 2018-12-05
CN1795557A (zh) 2006-06-28
JP4844591B2 (ja) 2011-12-28
US20060202228A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4853493B2 (ja) 半導体装置
JP4471967B2 (ja) 双方向スイッチモジュール
US8018047B2 (en) Power semiconductor module including a multilayer substrate
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
JP5789264B2 (ja) 回路装置
JP2009044152A (ja) 半導体モジュール、パワー半導体モジュール、パワー半導体構造、多層基板、パワー半導体モジュールの製造方法、および多層基板の製造方法
JP2008182074A (ja) 電力用半導体装置
JP2007019215A (ja) 半導体装置及びその製法
JP2015005681A (ja) 半導体装置及びその製造方法
JP2008270527A (ja) 電力用半導体モジュール
JP4349364B2 (ja) 半導体装置
JP4061551B2 (ja) 半導体装置
JP2007027432A (ja) 半導体装置
JP4140238B2 (ja) 半導体モジュールの接合構造
WO2022059251A1 (ja) 半導体装置
JP2007053371A (ja) ライン要素を備えたパワー半導体モジュール
JP2005236108A (ja) 半導体装置
US6740902B2 (en) Semiconductor package for series-connected diodes
WO2013105456A1 (ja) 回路基板および電子デバイス
JP5171199B2 (ja) パワーモジュール
JP2010225952A (ja) 半導体モジュール
JP2019212809A (ja) 半導体装置
JP2016001644A (ja) 半導体モジュール
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール
JP2005197554A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4853493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250