JP2008091537A - 磁気ランダムアクセスメモリ及びその製造方法 - Google Patents

磁気ランダムアクセスメモリ及びその製造方法 Download PDF

Info

Publication number
JP2008091537A
JP2008091537A JP2006269334A JP2006269334A JP2008091537A JP 2008091537 A JP2008091537 A JP 2008091537A JP 2006269334 A JP2006269334 A JP 2006269334A JP 2006269334 A JP2006269334 A JP 2006269334A JP 2008091537 A JP2008091537 A JP 2008091537A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
contact
layer
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006269334A
Other languages
English (en)
Other versions
JP4560025B2 (ja
Inventor
Keiji Hosoya
啓司 細谷
Yoshiaki Asao
吉昭 浅尾
Akihiro Nitayama
晃寛 仁田山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006269334A priority Critical patent/JP4560025B2/ja
Priority to US11/839,265 priority patent/US7706175B2/en
Publication of JP2008091537A publication Critical patent/JP2008091537A/ja
Priority to US12/605,072 priority patent/US7920412B2/en
Application granted granted Critical
Publication of JP4560025B2 publication Critical patent/JP4560025B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Abstract

【課題】セルサイズの微細化を図る。
【解決手段】磁気ランダムアクセスメモリは、第１の配線ＢＬと、この第１の配線の上方に第１の配線と離間して設けられた第２の配線ＷＷＬと、第１及び第２の配線間に配置され、第１の配線の上面に接して配置され、固定層と記録層と非磁性層とを有する磁気抵抗効果素子ＭＴＪと、この磁気抵抗効果素子上に配置され、磁気抵抗効果素子と積層して一体に形成された金属層ＨＭと、金属層、磁気抵抗効果素子及び第１の配線の側面に設けられたサイド絶縁膜２４と、このサイド絶縁膜の側面と接して形成されたコンタクト２６と、金属層及びコンタクト上に配置され、磁気抵抗効果素子とコンタクトとを電気的に接続する第３の配線ＷＷＬとを具備する。
【選択図】 図１

Description

本発明は、磁気抵抗（Magneto Resistive）効果を利用した磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）及びその製造方法に関する。
近年、新たな原理により情報を記憶するメモリが数多く提案されている。そのうちの一つに、Roy Scheuerlein et. Al.によって提案されたトンネル型磁気抵抗（ＴＭＲ：Tunneling Magneto Resistive）効果を利用した磁気ランダムアクセスメモリがある（例えば、非特許文献１参照）。
磁気ランダムアクセスメモリは、ＭＴＪ（Magnetic Tunnel Junction）素子により、“１”、“０”−情報を記憶する。ＭＴＪ素子は、２つの磁性層（強磁性層）により絶縁層（トンネルバリア）を挟んだ構造を有する。ＭＴＪ素子に記憶される情報は、２つの磁性層のスピンの向きが平行か又は反平行かによって判断される。
ＭＴＪ素子に書き込まれたデータを読み出す場合、このＭＴＪ素子に直列にスイッチ素子を接続し、選択されたリードワード線に接続されるスイッチ素子のみをオン状態として電流経路を作る。その結果、選択されたＭＴＪ素子のみに電流が流れるため、そのＭＴＪ素子のデータを読み出すことができる。
スイッチ素子としてＭＯＳＦＥＴを用いた場合、ＭＴＪ素子の短辺（磁化困難軸方向の幅）をＦ（Feature size）、長辺（磁化容易軸方向の幅）を２Ｆとすると、セルサイズは１２Ｆ２となる。従って、磁気ランダムアクセスメモリのセルサイズは、ＤＲＡＭやフラッシュメモリに対して大きい。そこで、容易軸書き込みのビット線をＭＴＪ素子の下部に配置して、かつＭＴＪ素子の下部電極とこの下部電極のコンタクトのフリンジをセルファラインにすれば、セルサイズは１０Ｆ２となる。しかしながら、セルサイズの微細化がまだ不十分であった。
Roy Scheuerlein et. Al, ISSCC2000 Technical Digest p.128, 「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」 特開2005-175357号公報
本発明は、セルサイズの微細化を図ることが可能な磁気ランダムアクセスメモリ及びその製造方法を提供する。
本発明の第１の視点による磁気ランダムアクセスメモリは、第１の配線と、前記第１の配線の上方に前記第１の配線と離間して設けられた第２の配線と、前記第１及び第２の配線間に配置され、前記第１の配線の上面に接して配置され、固定層と記録層と前記固定層及び前記記録層との間に設けられた非磁性層とを有する磁気抵抗効果素子と、前記磁気抵抗効果素子上に配置され、前記磁気抵抗効果素子と積層して一体に形成された金属層と、前記金属層、前記磁気抵抗効果素子及び前記第１の配線の側面に設けられた第１のサイド絶縁膜と、前記第１のサイド絶縁膜の側面と接して形成された第１のコンタクトと、前記金属層及び前記第１のコンタクト上に配置され、前記磁気抵抗効果素子と前記第１のコンタクトとを電気的に接続する第３の配線とを具備する。
本発明の第２の視点による磁気ランダムアクセスメモリは、第１の配線と、前記第１の配線の上方に前記第１の配線と離間して設けられた第２の配線と、前記第１及び第２の配線間に配置され、前記第２の配線に接続され、固定層と記録層と前記固定層及び前記記録層との間に設けられた非磁性層とを有する磁気抵抗効果素子と、前記第１の配線の側面に設けられた第１のサイド絶縁膜と、前記第１の配線の上面に設けられた第１のトップ絶縁膜と、前記磁気抵抗効果素子の下方に配置され、前記第１のサイド絶縁膜の側面と接する側面を有し、前記磁気抵抗効果素子に電気的に接続された第１のコンタクトとを具備する。
本発明の第３の視点による磁気ランダムアクセスメモリの製造方法は、半導体基板上にスイッチング素子を形成する工程と、前記スイッチング素子の上方に第１の配線を形成する工程と、前記第１の配線上に、固定層と記録層と前記固定層及び前記記録層との間に設けられた非磁性層とを有する磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子上に金属層を形成する工程と、前記第１の配線、前記磁気抵抗効果素子及び前記金属層の側面に第１のサイド絶縁膜を形成する工程と、前記金属層を覆う第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜を平坦化し、前記金属層を露出させる工程と、前記第１のサイド絶縁膜の一部を露出するコンタクトホールを形成する工程と、前記コンタクトホール内に前記スイッチング素子に接続する第１のコンタクトを形成する工程と、前記第１のコンタクト及び前記金属層上に第２の配線を形成し、前記第２の配線で前記金属層と前記スイッチング素子とを電気的に接続する工程と、前記第２の配線上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に第３の配線を形成する工程とを具備する。
本発明によれば、セルサイズの微細化を図ることが可能な磁気ランダムアクセスメモリ及びその製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［１］第１の実施形態
［１−１］磁気ランダムアクセスメモリの基本例
図１は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの基本例の断面図を示す。図２（ａ）は、本発明の第１の実施形態に係るＭＴＪ素子の周辺の平面図を示す。図２（ｂ）は、本発明の第１の実施形態に係るゲート電極の周辺の平面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの基本例について説明する。
図１に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。このゲート電極１３の両側の半導体基板１１内にはソース・ドレイン拡散層１５が形成され、スイッチング素子としてのＭＯＳ（Metal Oxide Semiconductor）トランジスタＴｒが形成されている。ここで、ゲート電極１３の側面にはサイド絶縁膜１６が形成され、ゲート電極１３の上面にはトップ絶縁膜１４が形成されている。ゲート電極１３は、読み出しワード線ＲＷＬとして機能する。
ソース・ドレイン拡散層１５にはコンタクト１８が接続されている。このコンタクト１８は、ゲート電極１３及びサイド絶縁膜１６と自己整合的に形成されている。従って、コンタクト１８は、サイド絶縁膜１６の側面と直接接している。コンタクト１８の一部は、サイド絶縁膜１６上に乗り上げている。
ゲート電極１３の上方にはビット線ＢＬが形成されている。このビット線ＢＬ上にＭＴＪ素子ＭＴＪが形成されている。このＭＴＪ素子ＭＴＪ上に例えば導電性のハードマスクＨＭ（金属層）がＭＴＪ素子ＭＴＪと積層で一体に形成されている。ハードマスクＨＭの平面形状は、例えばＭＴＪ素子ＭＴＪの平面形状と同じである。ＭＴＪ素子ＭＴＪの磁化容易軸方向の側面は、ハードマスクＨＭ及びビット線ＢＬの側面と一致している。ハードマスクＨＭの前記側面、ＭＴＪ素子ＭＴＪの磁化容易軸方向の前記側面及びビット線ＢＬの前記側面には、サイド絶縁膜２４が形成されている。
ハードマスクＨＭ上には配線２７が形成されている。この配線２７の下にはコンタクト２６が形成されている。コンタクト２６は、ハードマスクＨＭ、ＭＴＪ素子ＭＴＪ、ビット線ＢＬ及びサイド絶縁膜２４と自己整合的に形成されている。従って、コンタクト２６は、サイド絶縁膜２４の側面と直接接している。コンタクト２６の一部は、サイド絶縁膜２４上に乗り上げている。配線２７における磁化容易軸方向の一方の側面はコンタクト２６の側面と一致し、他方の側面はサイド絶縁膜２４の側面と一致している。そして、配線２７と離間して、ＭＴＪ素子ＭＴＪの上方には書き込みワード線ＷＷＬが形成されている。
ハードマスクＨＭの材料は、例えば、酸化されても導電性を有する金属（例えば、Ｒｕ）、酸化されても比較的安定した導電性を有する高融点金属（例えば、Ｔａ、Ｔｉ、Ｗ）、耐酸化性に優れた高融点金属化合物（例えば、ＴｉＮ、ＴａＮ、ＷＮ）などが望ましい。
サイド絶縁膜２４の材料は、層間絶縁膜２５の材料と異なることが望ましい。コンタクト２６の形成時における両者のエッチング選択比を高めるためである。例えば、層間絶縁膜２５をＳｉＯ２膜（シリコン酸化膜）で形成した場合、サイド絶縁膜２４はＳｉＮ膜（シリコン窒化膜）又はＡｌｘＯｙ膜（アルミナ膜）で形成するとよい。
サイド絶縁膜１６及びトップ絶縁膜１４の材料は、層間絶縁膜１７の材料と異なることが望ましい。コンタクト１８の形成時におけるエッチング選択比を高めるためである。例えば、層間絶縁膜１７をＳｉＯ２膜で形成した場合、サイド絶縁膜１６及びトップ絶縁膜１４はＳｉＮ膜又はＡｌｘＯｙ膜で形成するとよい。尚、サイド絶縁膜１６とトップ絶縁膜１４とは、材料の密着性等を鑑みると同じ材料が望ましいが、異なる材料でもよい。
トップ絶縁膜１４の膜厚Ｔｔ１は、サイド絶縁膜１６の膜厚Ｔｓ１よりも厚いことが望ましい。これは、コンタクト１８の形成時のエッチングによりゲート電極１３の上端部等が削れることを、トップ絶縁膜１４で十分に防止するためである。
トップ絶縁膜１４の膜厚Ｔｔ１とサイド絶縁膜１６の膜厚Ｔｓ１との関係は、例えば、Ｔｔ１×１／３≦Ｔｓ１≦Ｔｔ１×１／２を満たすことが望ましい。ここで、下限値は、主にコンタクト１８の形成時のエッチング選択比と絶縁耐圧とに基づいて規定される。上限値は、コンタクト１８の形成時のエッチングの際、コンタクトホールの最低限の幅（特にコンタクトホールホールのサイドの幅）が確保できるように規定される。
サイド絶縁膜１６の膜厚は、例えば１０ｎｍから５０ｎｍ程度である。サイド絶縁膜２４の膜厚は、例えば１０ｎｍから５０ｎｍ程度である。このサイド絶縁膜１６、２４の膜厚は、エッチング時のダメージ吸収と絶縁耐圧により調整される。
図３乃至図９は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの基本例の製造工程の断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの基本例の製造方法について説明する。
まず、図３に示すように、半導体基板（例えばシリコン基板）１１内にＳＴＩ（Shallow Trench Isolation）構造の素子分離領域ＳＴＩが形成される。次に、半導体基板１１上にゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に例えばポリシリコンからなるゲート電極１３が形成される。そして、このゲート電極１３上にトップ絶縁膜１４が形成される。このトップ絶縁膜１４は、例えばＳｉＮ膜からなる。その後、ゲート絶縁膜１２、ゲート電極１３及びトップ絶縁膜１４が所望形状にパターニングされる。そして、半導体基板１１内にソース・ドレイン拡散層１５が形成される。ここで、ゲート電極１３は、例えば読み出しワード線ＲＷＬとして機能する。
次に、図４に示すように、半導体基板１１及びトップ絶縁膜１４上にサイド絶縁膜１６が形成され、このサイド絶縁膜１６がゲート絶縁膜１２、ゲート電極１３及びトップ絶縁膜１４の側面に残るようにパターニングされる。サイド絶縁膜１６は、例えばＳｉＮ膜からなる。
次に、図５に示すように、半導体基板１１及びトップ絶縁膜１４上に例えばＳｉＯ２膜からなる層間絶縁膜１７が形成される。次に、例えばＲＩＥ（Reactive Ion Etching）により層間絶縁膜１７内にコンタクトホールが形成され、このコンタクトホール内を例えばＷ（タングステン）で埋め込むことによりコンタクト１８が形成される。ここで、コンタクトホールをサイド絶縁膜１６の側面を露出するように開孔することで、コンタクト１８をサイド絶縁膜１６及びゲート電極１３と自己整合的に形成できる。
次に、図６に示すように、コンタクト１８に接続する配線１９が形成され、この配線１９が層間絶縁膜２０で埋め込まれる。そして、配線１９が露出するまで層間絶縁膜２０が平坦化される。次に、配線１９及び層間絶縁膜２０上に例えばＳｉＯ２膜からなる層間絶縁膜２１が形成され、この層間絶縁膜２１上に例えばＡｌＣｕからなる配線２２が形成される。そして、この配線２２上にＭＴＪ素子膜２３及びハードマスクＨＭが形成される。次に、ハードマスクＨＭがパターニングされた後、配線２２及びＭＴＪ素子膜２３が所望形状にパターニングされる。これにより、ビット線ＢＬ及びＭＴＪ素子ＭＴＪが形成される。
次に、図７に示すように、ビット線ＢＬ、ＭＴＪ素子ＭＴＪ及びハードマスクＨＭの側面にサイド絶縁膜２４が形成される。このサイド絶縁膜２４は、例えばＳｉＮ膜からなる。
次に、図８に示すように、例えばＳｉＯ２膜からなる層間絶縁膜２５が形成され、ハードマスクＨＭが覆われる。そして、ハードマスクＨＭが露出するまで層間絶縁膜２５が平坦化される。その後、例えばＲＩＥにより層間絶縁膜２１、２５内にコンタクトホールが形成され、サイド絶縁膜２４の一部が露出される。この際、コンタクトホールの開口により、ハードマスクＨＭの一部が露出する場合もある。そして、コンタクトホール内を例えばＷで埋め込むことにより、コンタクト２６が形成される。このコンタクト２６は配線１９に接続される。
ここで、サイド絶縁膜２４（例えばＳｉＮ膜）と層間絶縁膜２５（例えばＳｉＯ２膜）とを異なる材料で形成することで、両者のエッチング選択比は高い。そして、コンタクトホールを、サイド絶縁膜２４の側面を露出するように開孔し、ＭＴＪ素子ＭＴＪに隣接して形成する。これにより、コンタクト２６を、サイド絶縁膜２４、ビット線ＢＬ、ＭＴＪ素子ＭＴＪ及びハードマスクＨＭと自己整合的に形成できる。
次に、図９に示すように、ハードマスクＨＭ及びコンタクト２６上に配線２７が形成され、所望形状にパターニングされる。この配線２７により、ハードマスクＨＭとトランジスタＴｒとが電気的に接続される。
最後に、図１に示すように、配線２７が層間絶縁膜２８で埋め込まれ、この層間絶縁膜２８上に所望形状の配線２９が形成される。この配線２９は、書き込みワード線ＷＷＬとして機能する。
［１−２］磁気ランダムアクセスメモリの変形例
図１０は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの変形例の断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの変形例について説明する。
図１０に示すように、ハードマスクＨＭと配線２７は、直接接していることに限定されず、コンタクト３２を介して接続されていてもよい。この場合、ハードマスクＨＭの上面にはトップ絶縁膜３１を設けておくことが望ましい。コンタクト２６の形成時にハードマスクＨＭ及びＭＴＪ素子ＭＴＪの一部が削れることを防止するためである。
ここで、トップ絶縁膜３１とサイド絶縁膜２４は、これらの周囲の層間絶縁膜２１、２５とエッチング選択比の高い材料が望ましい。従って、層間絶縁膜２１、２５が例えばＳｉＯ２膜で形成されている場合、トップ絶縁膜３１とサイド絶縁膜２４は例えばＳｉＮ膜又はＡｌｘＯｙ膜で形成するとよい。尚、トップ絶縁膜３１とサイド絶縁膜２４とは、材料の密着性等を鑑みると同じ材料を用いることが望ましいが、異なる材料の組み合わせでもよい。
トップ絶縁膜３１は、サイド絶縁膜２４よりも厚いことが望ましい。これは、コンタクト２６の形成時のエッチングによりハードマスクＨＭ及びＭＴＪ素子ＭＴＪの上端部等が削れることを、トップ絶縁膜３１で十分に防止するためである。
図１１及び図１２は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの変形例の製造工程の断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの変形例の製造方法について説明する。
まず、上述した図３乃至図５の工程を経た後、図１１に示すように、コンタクト１８に接続する配線１９が形成され、この配線１９が層間絶縁膜２０で埋め込まれる。そして、配線１９が露出するまで層間絶縁膜２０が平坦化される。次に、配線１９及び層間絶縁膜２０上に層間絶縁膜２１が形成され、この層間絶縁膜２１上に例えばＡｌＣｕからなる配線２２が形成される。この配線２２上にＭＴＪ素子膜２３が形成され、このＭＴＪ素子膜２３上にハードマスクＨＭが形成される。そして、ハードマスクＨＭ上にトップ絶縁膜３１が形成される。このトップ絶縁膜３１は、例えばＳｉＮ膜からなる。その後、配線２２、ＭＴＪ素子膜２３、ハードマスクＨＭ及びトップ絶縁膜３１が所望形状にパターニングされる。これにより、ビット線ＢＬ及びＭＴＪ素子ＭＴＪが形成される。そして、ビット線ＢＬ、ＭＴＪ素子ＭＴＪ、ハードマスクＨＭ及びトップ絶縁膜３１の側面にサイド絶縁膜２４が形成される。このサイド絶縁膜２４は、例えばＳｉＮ膜からなる。
次に、図１２に示すように、例えばＳｉＯ２膜からなる層間絶縁膜２５が形成される。そして、層間絶縁膜２５がＲＩＥで選択的に除去され、さらにトップ絶縁膜３１がＲＩＥで選択的に除去される。これにより、ハードマスクＨＭを露出するコンタクトホールが形成される。このコンタクトホールがＷ等で埋め込まれ、ＭＴＪ素子ＭＴＪに接続するコンタクト３２が形成される。その後は、上記同様、コンタクト２６、配線２７、書き込みワード線ＷＷＬが順に形成される。
以上のような変形例によれば、図１の構造と同様の効果が得られるだけでなく、コンタクト３２を形成することで、次のような効果も得ることができる。変形例では、ＭＴＪ素子ＭＴＪ（ハードマスクＨＭ）と配線２７との接触面積を図１の構造よりも小さくできるため、応力の影響が緩和され、磁気的に設計し易くなる。また、配線２７の加工時にＭＴＪ素子ＭＴＪに与えるエッチングダメージを抑制できる。
［１−３］ＭＴＪ素子
（１）構造
図１３は、本発明の第１の実施形態に係るＭＴＪ素子の断面図を示す。以下に、ＭＴＪ素子について説明する。
図１３に示すように、ＭＴＪ素子ＭＴＪは、磁化が一軸方向に固定された固定層ＰＦ、磁化が反転する記録層ＦＦ、固定層ＰＦ及び記録層ＦＦに挟まれた非磁性層ＮＦ、固定層ＰＦの磁化を固定する反強磁性層（図示せず）を有する。
固定層ＰＦ及び記録層ＦＦは、図示するような単層に限定されない。例えば、固定層ＰＦ及び記録層ＦＦは、複数の強磁性層からなる積層膜でもよい。固定層ＰＦ及び記録層ＦＦの少なくとも一方は、第１の強磁性層／非磁性層／第２の強磁性層の３層からなり、第１及び第２の強磁性層の磁化方向が反平行状態となるように磁気結合（層間交換結合）した反強磁性結合構造であってもよいし、第１及び第２の強磁性層の磁化方向が平行状態となるように磁気結合（層間交換結合）した強磁性結合構造であってもよい。
非磁性層ＮＦは、図示するような１層の非磁性層からなるシングルジャンクション構造に限定されない。例えば、ＭＴＪ素子ＭＴＪは、非磁性層を２層有するダブルジャンクション構造であってもよい。このダブルジャンクション構造のＭＴＪ素子ＭＴＪは、第１の固定層と、第２の固定層と、第１及び第２の固定層間に設けられた記録層と、第１の固定層及び記録層間に設けられた第１の非磁性層と、第２の固定層及び記録層間に設けられた第２の非磁性層とを有する。
ＭＴＪ素子ＭＴＪの平面形状は、長方形に限定されない。例えば、ＭＴＪ素子ＭＴＪの平面形状は、楕円、円、六角形、菱型、平行四辺形、十字型、ビーンズ型（凹型）等種々変更可能である。但し、セルサイズの縮小の観点に鑑みれば、ＭＴＪ素子ＭＴＪの平面形状は、Ｆ（短辺）×２Ｆ（長辺）の長方形が望ましい。
ＭＴＪ素子ＭＴＪにおける固定層ＰＦ、非磁性層ＮＦ及び記録層ＦＦは、例えば一括加工されて同じ平面形状となっているが、これに限定されない。例えば、固定層ＰＦ及び非磁性層ＮＦは四角形にし、記録層ＦＦのみ十字形状にしてもよい。
（２）材料
固定層ＰＦ及び記録層ＦＦの材料には、次のような強磁性材料が用いられる。例えば、Ｆｅ，Ｃｏ，Ｎｉ、それらの積層膜、又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２，ＲＸＭｎＯ３−Ｙ（Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）等の酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂ等のホイスラー合金等を用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素が多少含まれていてもよい。
非磁性層ＮＦの材料には、例えば、Ａｌ２Ｏ３，ＳｉＯ２，ＭｇＯ，ＡｌＮ，Ｂｉ２Ｏ３，ＭｇＦ２，ＣａＦ２，ＳｒＴｉＯ２，ＡｌＬａＯ３等の様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもかまわない。
ここで、非磁性層ＮＦとしてＭｇＯ（酸化マグネシウム）、ＡｌＯ（酸化アルミニウム、例えばＡｌ２Ｏ３）等の絶縁体が用いられた場合、ＭＴＪ素子ＭＴＪはＴＭＲ（Tunneling Magneto Resistive）効果を有する。非磁性層ＮＦとしてＣｕ、Ｐｔ等の金属が用いられた場合、ＭＴＪ素子ＭＴＪはＧＭＲ（Giant Magneto Resistive）効果を有する。
（３）磁化配置
図１４（ａ）及び（ｂ）、図１５（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＭＴＪ素子の平行又は反平行の磁化配置の図を示す。
図１４（ａ）及び図１５（ａ）に示すように、ＭＴＪ素子ＭＴＪの固定層ＰＦ及び記録層ＦＦの磁化方向が平行（同じ向き）となった場合、非磁性層ＮＦのトンネル抵抗は最も低くなる。この状態を、例えば“１”状態とする。
一方、図１４（ｂ）及び図１５（ｂ）に示すように、ＭＴＪ素子ＭＴＪの固定層ＰＦ及び記録層ＦＦの磁化方向が反平行（逆向き）となった場合、非磁性層ＮＦのトンネル抵抗は最も高くなる。この状態を、例えば“０”状態とする。
尚、固定層ＰＦ及び記録層ＦＦの磁化の安定方向は、図１４（ａ）及び（ｂ）のように、膜面に対して平行な方向である平行磁化型でもよいし、図１５（ａ）及び（ｂ）に示すように、膜面に対して垂直な方向である垂直磁化型でもよい。
［１−４］書き込み方法
（１）磁場書き込み
書き込み方法として磁場書き込みを採用する場合、ＭＴＪ素子ＭＴＪへのデータ書き込みは次のように行われる。
選択セルのＭＴＪ素子ＭＴＪに対応するビット線ＢＬ及び書き込みワード線ＷＷＬがそれぞれ選択され、この選択されたビット線ＢＬ及び書き込みワード線ＷＷＬに書き込み電流をそれぞれ流す。この書き込み電流により発生した合成磁場をＭＴＪ素子ＭＴＪに印加することで、ＭＴＪ素子ＭＴＪの磁化が平行又は反平行となる。
例えば、書き込みワード線ＷＷＬの書き込み電流は一方向に流れ、ビット線ＢＬの書き込み電流は両方向に流れる。この場合、ビット線ＢＬに流れる書き込み電流の向きを変えることで、ＭＴＪ素子ＭＴＪの記録層の磁化の向きを変える。尚、書き込みワード線ＷＷＬの書き込み電流が両方向に流れてもよい。
（２）スピン注入書き込み
図１４（ａ）及び（ｂ）を用いて、スピン注入書き込みについて説明する。尚、電子ｅ１、ｅ２の流れる方向と電流の流れる方向とは勿論逆である。
まず、図１４（ａ）に示すように、書き込み電流を固定層ＰＦから記録層ＦＦへ流すと、スピン偏極した電子（以下、スピン偏極電子と称す）ｅ１は記録層ＦＦから固定層ＰＦへ流れ、固定層ＰＦと平行なスピンを持つ電子は透過し、反平行のスピンを持つ電子が反射され、結果として、記録層ＦＦの磁化方向と固定層ＰＦの磁化方向が反平行磁化配置となる。
一方、図１４（ｂ）に示すように、書き込み電流を記録層ＦＦから固定層ＰＦへ流すと、スピン偏極電子ｅ２は固定層ＰＦから記録層ＦＦへ注入され、固定層ＰＦの磁化方向と記録層ＦＦの磁化方向２１が平行磁化配置となる。
尚、ＭＴＪ素子ＭＴＪへのデータ書き込みは、（１）磁場書き込みと（２）スピン注入書き込みとを組み合わせることも可能である。
［１−５］読み出し方法
ＭＴＪ素子ＭＴＪのデータ読み出しは、ビット線ＢＬと読み出しワード線ＲＷＬ間に電圧（又は電流）を印加し、電流（又は電圧）をセンスアンプ（図示せず）で検出することによって、ＭＴＪ素子ＭＴＪの“１”、“０”状態を判別する。
ここで、ＭＴＪ素子ＭＴＪの磁化配置が平行状態（例えば“１”状態）の場合は低抵抗となり、反平行状態（例えば“０”状態）の場合は高抵抗となる。従って、この抵抗値の違いを読み取ることで、ＭＴＪ素子の“１”、“０”の判別が可能である。
［１−６］効果
上記第１の実施形態によれば、ＭＴＪ素子ＭＴＪとスイッチング素子とをつなぐコンタクト２６をビット線ＢＬ及びＭＴＪ素子ＭＴＪに対して自己整合的に形成することで、コンタクト２６がビット線ＢＬ及びＭＴＪ素子ＭＴＪのサイド絶縁膜２４と直接接する構造を実現する。つまり、ＭＴＪ素子ＭＴＪとＭＯＳトランジスタＴｒとを接続するコンタクト２６をＭＴＪ素子ＭＴＪと隣接して配置でき、セルサイズを縮小できる。具体的には、図２（ａ）に示すように、ＭＴＪ素子ＭＴＪの短辺（磁化困難軸方向の幅）をＦ（Feature size）、長辺（磁化容易軸方向の幅）を２Ｆとすると、２Ｆ×４Ｆ＝８Ｆ２のセルが実現でき、セルサイズの微細化を図ることができる。
［２］第２の実施形態
第１の実施形態は、ＭＴＪ素子の横にスイッチング素子につながるコンタクトを配置したのに対し、第２の実施形態は、ＭＴＪ素子の下方にスイッチング素子につながるコンタクトを配置することで、セルサイズの更なる微細化を図っている。
［２−１］磁気ランダムアクセスメモリの基本例
図１６は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの基本例の断面図を示す。図１７（ａ）は、本発明の第２の実施形態に係るＭＴＪ素子の周辺の平面図を示す。図１７（ｂ）は、本発明の第２の実施形態に係るゲート電極の周辺の平面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの基本例について説明する。
図１６に示すように、第２の実施形態において、第１の実施形態と異なる点は、以下のようなＭＴＪ素子ＭＴＪの周辺の構造である。
ＭＯＳトランジスタＴｒのソース・ドレイン拡散層１５につながるコンタクト２６上に配線２７が形成され、この配線２７の上面に接してＭＴＪ素子ＭＴＪが形成されている。ＭＴＪ素子ＭＴＪは配線２７と同じ平面形状を有する。ＭＴＪ素子ＭＴＪの磁化容易軸方向の側面は配線２７の磁化容易軸方向の側面と一致し、ＭＴＪ素子ＭＴＪの磁化困難軸方向の側面は配線２７の磁化困難軸方向の側面と一致する。ＭＴＪ素子ＭＴＪ上にはハードマスクＨＭが形成され、このハードマスクＨＭ上にビット線ＢＬが設けられている。
ＭＴＪ素子ＭＴＪの下方には、書き込みワード線ＷＷＬが配線２７と離間して配置されている。この書き込みワード線ＷＷＬの磁化容易軸方向の側面にはサイド絶縁膜４２が設けられ、書き込みワード線ＷＷＬの上面にはトップ絶縁膜４１が設けられている。コンタクト２６は、書き込みワード線ＷＷＬ及びサイド絶縁膜４２と自己整合的に形成されている。従って、コンタクト２６は、サイド絶縁膜４２の側面と直接接している。コンタクト２６の一部は、サイド絶縁膜４２上に乗り上げている。
ＭＯＳトランジスタＴｒのソース・ドレイン拡散層１５に接続されたコンタクト１８のうちソース側のコンタクト１８は、隣り合うＭＯＳトランジスタＴｒで共有している。従って、隣り合うゲート電極１３間の距離は、コンタクト１８の幅とサイド絶縁膜１６の膜厚の合計程度となる。
サイド絶縁膜４２及びトップ絶縁膜４１の材料は、層間絶縁膜２５の材料と異なることが望ましい。コンタクト２６の形成時における両者のエッチング選択比を高めるためである。例えば、層間絶縁膜２５をＳｉＯ２膜で形成した場合、サイド絶縁膜４２及びトップ絶縁膜４１はＳｉＮ膜又はＡｌｘＯｙ膜で形成するとよい。尚、トップ絶縁膜４１とサイド絶縁膜４２とは、材料の密着性等を鑑みると同じ材料を用いることが望ましいが、異なる材料の組み合わせでもよい。
サイド絶縁膜４２の膜厚Ｔｓ２は、例えば１０ｎｍ〜５０ｎｍ程度である。このサイド絶縁膜４２の膜厚Ｔｓ２は、トップ絶縁膜４１の膜厚Ｔｔ２より薄くてもよい。例えば、Ｔｔ２×１／３≦Ｔｓ２≦Ｔｔ２×１／２を満たすことが望ましい。ここで、下限値は、主にコンタクト２６の形成時のエッチング選択比と絶縁耐圧とに基づいて規定される。上限値は、コンタクト２６の形成時のエッチングの際、コンタクトホールの最低限の幅（特にコンタクトホールホールのサイドの幅）が確保できるように規定される。
図１８乃至図２２は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの基本例の製造工程の断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの基本例の製造方法について説明する。
まず、上述した図３乃至図５の工程を経て、コンタクト１８が、サイド絶縁膜１６及びゲート電極１３と自己整合的に形成される。
次に、図１８に示すように、コンタクト１８に接続する配線１９が形成され、この配線１９が層間絶縁膜２０で埋め込まれる。そして、配線１９が露出するまで層間絶縁膜２０が平坦化される。次に、配線１９及び層間絶縁膜２０上に例えばＳｉＯ２膜からなる層間絶縁膜２１が形成され、この層間絶縁膜２１上に例えばＡｌＣｕからなる配線２２が形成される。この配線２２上には、例えばＳｉＮ膜からなるトップ絶縁膜４１が形成される。その後、配線２２及びトップ絶縁膜４１が所望形状にパターニングされる。これにより、ビット線ＢＬが形成される。
次に、図１９に示すように、トップ絶縁膜４１及び層間絶縁膜２１上にサイド絶縁膜４２が形成される。このサイド絶縁膜４２は、例えばＳｉＮ膜からなる。
次に、図２０に示すように、例えばＲＩＥによりサイド絶縁膜４２が選択的に除去され、ビット線ＢＬ及びトップ絶縁膜４１の側面にサイド絶縁膜４２が残される。
次に、図２１に示すように、トップ絶縁膜４１、サイド絶縁膜４２及び層間絶縁膜２１上に層間絶縁膜２５が形成され、この層間絶縁膜２５によりトップ絶縁膜４１が覆われる。この層間絶縁膜２５は、例えばＳｉＯ２膜からなる。次に、例えばＣＭＰにより層間絶縁膜２５を平坦化し、トップ絶縁膜４１を露出させる。この際、トップ絶縁膜４１上に層間絶縁膜２５が部分的に残る場合もある。次に、例えばＲＩＥにより層間絶縁膜２１、２５内にコンタクトホールが形成され、サイド絶縁膜４２の一部が露出される。そして、このコンタクトホール内を例えばＷで埋め込むことによりコンタクト２６が形成される。このコンタクト２６は配線１９に接続される。
ここで、トップ絶縁膜４１及びサイド絶縁膜４２（例えばＳｉＮ膜）と層間絶縁膜２１、２５（例えばＳｉＯ２膜）とを異なる材料で形成することで、両者のエッチング選択比は高い。そして、コンタクトホールを、サイド絶縁膜４２の側面を露出するように開孔し、書き込みワード線ＷＷＬに隣接して形成する。これにより、コンタクト２６を、サイド絶縁膜４２及び書き込みワード線ＷＷＬと自己整合的に形成できる。
次に、図２２に示すように、コンタクト２６及び層間絶縁膜２５上に配線２７が形成され、この配線２７上にＭＴＪ素子膜２３が形成される。このＭＴＪ素子膜２３上にハードマスクＨＭが形成され、このハードマスクＨＭがパターニングされる。そして、配線２７及びＭＴＪ素子膜２３が所望形状にパターニングされる。これにより、同じ平面形状を有する配線２７及びＭＴＪ素子ＭＴＪが形成される。
最後に、図１６に示すように、ＭＴＪ素子ＭＴＪが層間絶縁膜２８で埋め込まれ、ハードマスクＨＭが露出するまで層間絶縁膜２８が平坦化される。次に、層間絶縁膜２８及びＭＴＪ素子ＭＴＪ上に所望形状の配線２９が形成される。この配線２９は、ビット線ＢＬとして機能する。
［２−２］磁気ランダムアクセスメモリの変形例
（１）変形例１
図２３は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの変形例１の断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの変形例１について説明する。
図２３に示すように、変形例１では、書き込みワード線ＷＷＬをいわゆるダマシンプロセスで形成している。このため、図１６の構造ではサイド絶縁膜４２は書き込みワード線ＷＷＬの側面にのみ形成されていたのに対し、図２３の構造では書き込みワード線ＷＷＬの側面に形成された絶縁膜５２は書き込みワード線ＷＷＬの底面にも形成されている。
そして、図２３の構造では、配線の信頼性確保の観点から、書き込みワード線ＷＷＬと絶縁膜５２間にバリアメタル膜５３を設けることが望ましい。但し、このバリアメタル膜５３は必ずしも設ける必要はない。書き込みワード線ＷＷＬ、バリアメタル膜５３及び絶縁膜５２上にはトップ絶縁膜５４が形成されている。トップ絶縁膜５４の上面及びコンタクト２６の上面は、配線２７の底面と直接接している。
コンタクト２６は、絶縁膜５２及びビット線ＢＬと自己整合的に形成されている。このため、コンタクト２６の側面は、絶縁膜５２の側面と直接接している。
トップ絶縁膜５４と絶縁膜５２は、これらの周囲の層間絶縁膜５１とエッチング選択比の高い材料が望ましい。従って、層間絶縁膜５１が例えばＳｉＯ２膜で形成されている場合、トップ絶縁膜５４と絶縁膜５２は例えばＳｉＮ膜、ＡｌｘＯｙ膜、ＳｉＮ／Ｔａ／ＮｉＦｅ／Ｔａの積層膜、ＦｅｘＯｙ膜のいずれかで形成するとよい。
トップ絶縁膜５４は絶縁膜５２よりも厚いことが望ましい。これは、コンタクト２６の形成時のエッチングにより書き込みワード線ＷＷＬの上端部等が削れることを、トップ絶縁膜５４で十分に防止するためである。
図２４及び図２８は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの変形例１の製造工程の断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの変形例１の製造方法について説明する。ここでは、書き込みワード線ＷＷＬのダマシンプロセスについて説明するが、その他の製造工程は上述する第２の実施形態に係る磁気ランダムアクセスメモリの基本例の製造工程と同様である。
まず、図２４に示すように、例えばＳｉＯ２膜からなる層間絶縁膜５１が例えばＲＩＥにより選択的に除去され、層間絶縁膜５１内に溝５０が形成される。この溝５０内及び層間絶縁膜５１上に絶縁膜５２が形成され、この絶縁膜５２上にバリアメタル膜５３が形成される。絶縁膜５２は例えばＳｉＮ膜からなり、バリアメタル膜５３はＴａＮ等のＴａ系の材料からなる。そして、バリアメタル膜５３上に例えばＣｕからなる配線２２が形成される。その後、例えばＣＭＰにより配線２２、バリアメタル膜５３及び絶縁膜５２が平坦化され、層間絶縁膜５１が露出される。
次に、図２５に示すように、配線２２、バリアメタル膜５３及び絶縁膜５２の上部が除去され、溝５０の上部に凹部５５が形成される。
次に、図２６に示すように、凹部５５及び層間絶縁膜５１上にトップ絶縁膜５４が形成される。このトップ絶縁膜５４は、例えばＳｉＮ膜からなる。
次に、図２７に示すように、例えばＣＭＰにより層間絶縁膜５１上のトップ絶縁膜５４が除去され、凹部５５内のみにトップ絶縁膜５４が残される。
次に、図２８に示すように、例えばＲＩＥにより層間絶縁膜５１内にコンタクトホールが形成され、このコンタクトホール内を例えばＷで埋め込むことによりコンタクト２６が形成される。このコンタクト２６は配線１９（図示せず）に接続される。
ここで、トップ絶縁膜５４（例えばＳｉＮ膜）及び絶縁膜５２（例えばＳｉＮ膜）と層間絶縁膜５１（例えばＳｉＯ２膜）とを異なる材料で形成することで、両者のエッチング選択比は高い。そして、コンタクトホールを、絶縁膜５２の側面を露出するように開孔し、書き込みワード線ＷＷＬに隣接して形成する。これにより、コンタクト２６を、絶縁膜５２及び書き込みワード線ＷＷＬと自己整合的に形成できる。
以上のような変形例１によれば、書き込みワード線ＷＷＬをダマシンプロセスで形成している。このため、図１６と比べて、ＭＴＪ素子ＭＴＪと書き込みワード線ＷＷＬとを近づけることができる。従って、書き込みワード線ＷＷＬの書き込み電流を低減することができる。
（２）変形例２
図２９は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの変形例２の断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの変形例２について説明する。
図２９に示すように、ハードマスクＨＭとビット線ＢＬは、直接接していることに限定されず、コンタクト６２を介して接続されていてもよい。このコンタクト６２は、層間絶縁膜６１内にコンタクトホールを形成し、このコンタクトホール内に金属材を埋め込むことにより形成できる。
尚、コンタクト６２及びビット線ＢＬは別々に金属材を埋め込んで形成することに限定されない。例えば、コンタクト６２のコンタクトホールとビット線ＢＬの溝を形成し、これらコンタクトホール及び溝を金属材で同時に埋め込み、コンタクト６２及びビット線ＢＬを形成することも可能である。
以上のような変形例２によれば、図１６の構造と同様の効果が得られるだけでなく、コンタクト６２を形成することで、次のような効果も得ることができる。変形例２では、ＭＴＪ素子ＭＴＪ（ハードマスクＨＭ）とビット線ＢＬとの接触面積を図１６の構造よりも小さくできるため、応力の影響が緩和され、磁気的に設計し易くなる。また、ビット線ＢＬの加工時にＭＴＪ素子ＭＴＪに与えるエッチングダメージを抑制できる。
［２−３］ＭＴＪ素子
第２の実施形態に係るＭＴＪ素子ＭＴＪも、上述する第１の実施形態に係るＭＴＪ素子ＭＴＪと同様であるため、説明は省略する。
［２−４］書き込み方法
第２の実施形態に係る書き込み方法は、上述する第１の実施形態に係る書き込み方法と同様、磁場書き込み及びスピン注入書き込みのうち少なくとも一方の方法が採用される。
ここで、第２の実施形態は、第１の実施形態と比べて、ビット線ＢＬ及び書き込みワード線ＷＷＬの配置が異なる。
第１の実施形態の場合、図２（ａ）に示すように、ビット線ＢＬはＭＴＪ素子ＭＴＪの磁化困難軸方向に延在され、書き込みワード線ＷＷＬはＭＴＪ素子ＭＴＪの磁化容易軸方向に延在される。従って、ＭＴＪ素子ＭＴＪの磁化困難軸方向に延在する書き込み配線はビット線ＢＬであるので、このビット線ＢＬに流す書き込み電流がＭＴＪ素子ＭＴＪの磁化容易軸方向に磁場を与えるため、このビット線ＢＬの書き込み電流は両方向に流れることが望ましい。
一方、第２の実施形態の場合、図１７（ａ）に示すように、書き込みワード線ＷＷＬはＭＴＪ素子ＭＴＪの磁化困難軸方向に延在され、ビット線ＢＬはＭＴＪ素子ＭＴＪの磁化容易軸方向に延在される。従って、ＭＴＪ素子ＭＴＪの磁化困難軸方向に延在する書き込み配線は書き込みワード線ＷＷＬであるので、この書き込みワード線ＷＷＬに流す書き込み電流がＭＴＪ素子ＭＴＪの磁化容易軸方向に磁場を与えるため、この書き込みワード線ＷＷＬの書き込み電流は両方向に流れることが望ましい。
［２−５］読み出し方法
第２の実施形態に係る読み出し方法は、上述する第１の実施形態に係る読み出し方法と同様であるため、説明は省略する。
［２−６］効果
上記第２の実施形態によれば、ＭＴＪ素子ＭＴＪの下方の領域に、ＭＴＪ素子ＭＴＪ及びスイッチング素子をつなぐコンタクト２６と書き込みワード線ＷＷＬとを配置する。そして、コンタクト２６を書き込みワード線ＷＷＬに対して自己整合的に形成することで、コンタクト２６が書き込みワード線ＷＷＬのサイド絶縁膜４２と直接接する構造を実現する。つまり、ＭＴＪ素子ＭＴＪとＭＯＳトランジスタＴｒとを接続するコンタクト２６を書き込みワード線ＷＷＬと隣接して配置でき、セルサイズを縮小できる。具体的には、図１７（ａ）に示すように、ＭＴＪ素子ＭＴＪの短辺（磁化困難軸方向の幅）をＦ、長辺（磁化容易軸方向の幅）を２Ｆとすると、２Ｆ×３Ｆ＝６Ｆ２のセルが実現でき、第１の実施形態よりもセルサイズの微細化を図ることができる。
［３］第３の実施形態
第３の実施形態は、上記第１及び第２の実施形態において、サイド絶縁膜等を磁性絶縁膜にする。例えば、図１及び図１０のサイド絶縁膜２４、図１６及び図２９のサイド絶縁膜４２、図２３の絶縁膜５２の材料として、磁性絶縁材を用いる。
この磁性絶縁材としては、例えば、絶縁性のフェライトや、（Ｆｅ、Ｃｏ）−（Ｂ、Ｓｉ、Ｈｆ、Ｚｒ、Ｓｍ、Ｔａ、Ａｌ）−（Ｆ、Ｏ、Ｎ）系等の金属−非金属ナノグラニュラー膜があげられる。具体的に、絶縁性のフェライトは、例えば、Ｍｎ−Ｚｎ−フェライト、Ｎｉ−Ｚｎ−フェライト、ＭｎＦｅＯ、ＣｕＦｅＯ、ＦｅＯ、ＮｉＦｅＯのうち少なくとも１つ以上の材料からなる。
上記第３の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
さらに、第３の実施形態では、ビット線ＢＬ又は書き込みワード線ＷＷＬの側面を磁性絶縁膜で覆う。このため、この磁性絶縁膜がヨークとしての効果を発揮し、ビット線ＢＬ又は書き込みワード線ＷＷＬの作る電流磁界を選択セルに効率的に印加することができる。従って、書き込み電流が低減できるため、消費電力を低減することが可能となる。
また、ビット線ＢＬ又は書き込みワード線ＷＷＬの側面を磁性絶縁膜で覆うことにより、隣接するＭＴＪ素子ＭＴＪへの漏れ磁界をより効率的に遮断することができる。従って、誤書き込みを抑制することができる。
尚、図３０及び図３１に示すように、ビット線ＢＬの底面に磁性絶縁膜７１を設けたり、図３２及び図３３に示すように、書き込みワード線ＷＷＬの底面に磁性絶縁膜７１を設けたりしてもよい。この場合、書き込み電流をさらに効率的に選択セルに印加することが可能となり、書き込み電流の低減効果を高めることができる。
［４］第４の実施形態
第４の実施形態は、スイッチング素子としてダイオードを用いた例である。
図３４及び図３５は、本発明の第４の実施形態に係わる磁気ランダムアクセスメモリの断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図３４及び図３５に示すように、上記各実施形態と異なる点は、スイッチング素子としてＭＯＳトランジスタの代わりにダイオードＤを用いている。このダイオードＤは、例えばＰＮ接合ダイオードであり、Ｐ型拡散層８１とＮ型拡散層８２からなる。
上記第４の実施形態によれば、上記各実施形態と同様の効果を得ることができる。さらに、スイッチング素子としてダイオードＤを用いることで、ＭＯＳＦＥＴのサイズの影響を受けないため、更なるセルの高密度化を実現できる。
［５］第５の実施形態
第５の実施形態は、上記各実施形態におけるコンタクト２６及び配線２７の形成方法として、いわゆる「ヴィアホールプロセス」や「デュアルダマシンプロセス」を用いた例である。
図３６（ａ）乃至（ｃ）は、本発明の第５の実施形態に係わるヴィアホールプロセスを用いた磁気ランダムアクセスメモリの製造工程の概略的な断面図を示す。以下に、第５の実施形態に係るヴィアホールプロセスについて簡単に説明する。
図３６（ａ）に示すように、層間絶縁膜２５内にホール２６’が開口される。次に、図３６（ｂ）に示すように、スパッタ法により例えばＡｌＣｕ等のメタル材９０が形成され、このメタル材９０でホール２６’が埋め込まれる。次に、図３６（ｃ）に示すように、ＲＩＥにより層間絶縁膜２５上のメタル材９０が加工される。以上の結果、コンタクト２６及び配線２７が形成される。
図３７（ａ）乃至（ｄ）は、本発明の第５の実施形態に係わるデュアルダマシンプロセスを用いた磁気ランダムアクセスメモリの製造工程の概略的な断面図を示す。以下に、第５の実施形態に係るデュアルダマシンプロセスについて簡単に説明する。
図３７（ａ）に示すように、層間絶縁膜２５内に配線溝２７’が開口される。次に、図３７（ｂ）に示すように、配線溝２７’の底面から層間絶縁膜２５を開口し、ホール２６’が形成される。次に、図３７（ｃ）に示すように、スパッタ法により例えばＣｕ等のメタル材９０が形成され、このメタル材９０で配線溝２７’及びホール２６’が埋め込まれる。次に、図３７（ｄ）に示すように、層間絶縁膜２５が露出するまでメタル材９０がＣＭＰで平坦化される。以上の結果、コンタクト２６及び配線２７が形成される。
尚、図３６（ａ）乃至（ｃ）、図３７（ａ）乃至（ｄ）は概略図であり、コンタクト２６及び配線２７の形状は各実施形態に適用できるように種々に変更可能であり、コンタクト２６及び配線２７の周囲に各実施形態に存在する素子（例えば図１のビット線ＢＬ等）を付加することも勿論可能である。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例を示す断面図。 図２（ａ）は、本発明の第１の実施形態に係るＭＴＪ素子の周辺を示す平面図、図２（ｂ）は、本発明の第１の実施形態に係るゲート電極の周辺を示す平面図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図３に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図４に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図５に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図６に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図７に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図８に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの変形例を示す断面図。 図５に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの変形例の製造工程を示す断面図。 図１１に続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの変形例の製造工程を示す断面図。 本発明の第１の実施形態に係るＭＴＪ素子を示す断面図。 図１４（ａ）は、本発明の第１の実施形態に係る平行磁化型のＭＴＪ素子の平行配置の図、図１４（ｂ）は、本発明の第１の実施形態に係る平行磁化型のＭＴＪ素子の反平行配置の図。 図１５（ａ）は、本発明の第１の実施形態に係る垂直磁化型のＭＴＪ素子の平行配置の図、図１５（ｂ）は、本発明の第１の実施形態に係る垂直磁化型のＭＴＪ素子の反平行配置の図。 本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの基本例を示す断面図。 図１７（ａ）は、本発明の第２の実施形態に係るＭＴＪ素子の周辺を示す平面図、図１７（ｂ）は、本発明の第２の実施形態に係るゲート電極の周辺を示す平面図。 本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図１８に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図１９に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図２０に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 図２１に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの基本例の製造工程を示す断面図。 本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例１を示す断面図。 本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例１の製造工程を示す断面図。 図２４に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例１の製造工程を示す断面図。 図２５に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例１の製造工程を示す断面図。 図２６に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例１の製造工程を示す断面図。 図２７に続く、本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例１の製造工程を示す断面図。 本発明の第２の実施形態に係わる磁気ランダムアクセスメモリの変形例２を示す断面図。 本発明の第３の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第３の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第３の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第３の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第４の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第４の実施形態に係わる磁気ランダムアクセスメモリを示す断面図。 本発明の第５の実施形態に係わるヴィアホールプロセスを用いた磁気ランダムアクセスメモリの製造工程を示す概略的な断面図。 本発明の第５の実施形態に係わるデュアルダマシンプロセスを用いた磁気ランダムアクセスメモリの製造工程を示す概略的な断面図。
符号の説明
１１…半導体基板、１２…ゲート絶縁膜、１３…ゲート電極、１４，３１，４１，５４…トップ絶縁膜、１５…ソース・ドレイン拡散層、１６，２４，４２…サイド絶縁膜、１７，２０，２１，２５，２８，５１，６１…層間絶縁膜、１８，２６，３２，６２…コンタクト、１９，２２，２７，２９…配線、２６’…ホール、２７’…配線溝、５０…溝、５２…絶縁膜、５３…バリアメタル膜、５５…凹部、８１…Ｐ型拡散層、８２…Ｎ型拡散層、ＳＴＩ…素子分離領域、ＭＴＪ…ＭＴＪ素子、ＨＭ…ハードマスク、ＢＬ…ビット線、ＷＷＬ…書き込みワード線、読み出しワード線ＲＷＬ、Ｔｒ…ＭＯＳトランジスタ、Ｄ…ダイオード。

Claims (5)

  1. 第１の配線と、
    前記第１の配線の上方に前記第１の配線と離間して設けられた第２の配線と、
    前記第１及び第２の配線間に配置され、前記第１の配線の上面に接して配置され、固定層と記録層と前記固定層及び前記記録層との間に設けられた非磁性層とを有する磁気抵抗効果素子と、
    前記磁気抵抗効果素子上に配置され、前記磁気抵抗効果素子と積層して一体に形成された金属層と、
    前記金属層、前記磁気抵抗効果素子及び前記第１の配線の側面に設けられた第１のサイド絶縁膜と、
    前記第１のサイド絶縁膜の側面と接して形成された第１のコンタクトと、
    前記金属層及び前記第１のコンタクト上に配置され、前記磁気抵抗効果素子と前記第１のコンタクトとを電気的に接続する第３の配線と
    を具備することを特徴とする磁気ランダムアクセスメモリ。
  2. 半導体基板と、
    前記半導体基板上に形成されたゲート電極と、
    前記半導体基板内のゲート電極の両側にそれぞれ設けられた第１及び第２の拡散層と、
    前記ゲート電極の側面に形成された第２のサイド絶縁膜と、
    前記第２のサイド絶縁膜の側面と接する側面を有し、前記第１のコンタクト及び前記第１の拡散層に接続された第２のコンタクトと
    をさらに具備することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
  3. 前記金属層の上面に形成された第１のトップ絶縁膜と、
    前記第１のトップ絶縁膜を貫通し、前記金属層と前記第３の配線とに接続された第２のコンタクトと
    をさらに具備することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
  4. 第１の配線と、
    前記第１の配線の上方に前記第１の配線と離間して設けられた第２の配線と、
    前記第１及び第２の配線間に配置され、前記第２の配線に接続され、固定層と記録層と前記固定層及び前記記録層との間に設けられた非磁性層とを有する磁気抵抗効果素子と、
    前記第１の配線の側面に設けられた第１のサイド絶縁膜と、
    前記第１の配線の上面に設けられた第１のトップ絶縁膜と、
    前記磁気抵抗効果素子の下方に配置され、前記第１のサイド絶縁膜の側面と接する側面を有し、前記磁気抵抗効果素子に電気的に接続された第１のコンタクトと
    を具備することを特徴とする磁気ランダムアクセスメモリ。
  5. 半導体基板上にスイッチング素子を形成する工程と、
    前記スイッチング素子の上方に第１の配線を形成する工程と、
    前記第１の配線上に、固定層と記録層と前記固定層及び前記記録層との間に設けられた非磁性層とを有する磁気抵抗効果素子を形成する工程と、
    前記磁気抵抗効果素子上に金属層を形成する工程と、
    前記第１の配線、前記磁気抵抗効果素子及び前記金属層の側面に第１のサイド絶縁膜を形成する工程と、
    前記金属層を覆う第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜を平坦化し、前記金属層を露出させる工程と、
    前記第１のサイド絶縁膜の一部を露出するコンタクトホールを形成する工程と、
    前記コンタクトホール内に前記スイッチング素子に接続する第１のコンタクトを形成する工程と、
    前記第１のコンタクト及び前記金属層上に第２の配線を形成し、前記第２の配線で前記金属層と前記スイッチング素子とを電気的に接続する工程と、
    前記第２の配線上に第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜上に第３の配線を形成する工程と
    を具備することを特徴とする磁気ランダムアクセスメモリの製造方法。
JP2006269334A 2006-09-29 2006-09-29 磁気ランダムアクセスメモリ及びその製造方法 Expired - Fee Related JP4560025B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006269334A JP4560025B2 (ja) 2006-09-29 2006-09-29 磁気ランダムアクセスメモリ及びその製造方法
US11/839,265 US7706175B2 (en) 2006-09-29 2007-08-15 Magnetic random access memory and method of manufacturing the same
US12/605,072 US7920412B2 (en) 2006-09-29 2009-10-23 Magnetic random access memory and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269334A JP4560025B2 (ja) 2006-09-29 2006-09-29 磁気ランダムアクセスメモリ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008091537A true JP2008091537A (ja) 2008-04-17
JP4560025B2 JP4560025B2 (ja) 2010-10-13

Family

ID=39260966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269334A Expired - Fee Related JP4560025B2 (ja) 2006-09-29 2006-09-29 磁気ランダムアクセスメモリ及びその製造方法

Country Status (2)

Country Link
US (2) US7706175B2 (ja)
JP (1) JP4560025B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP2012501547A (ja) * 2008-08-28 2012-01-19 クゥアルコム・インコーポレイテッド 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2013214766A (ja) * 2009-03-02 2013-10-17 Qualcomm Inc スピントルク移動磁気抵抗ランダムアクセスメモリ（ｓｔｔ‐ｍｒａｍ）のソースローディング効果の低減
US8779410B2 (en) 2011-06-29 2014-07-15 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8141235B1 (en) 2006-06-09 2012-03-27 Western Digital (Fremont), Llc Method for manufacturing a perpendicular magnetic recording transducers
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US8125040B2 (en) * 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
KR20110086089A (ko) 2008-10-20 2011-07-27 더 리젠츠 오브 더 유니버시티 오브 미시건 실리콘계 나노스케일 크로스바 메모리
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US9099118B1 (en) 2009-05-26 2015-08-04 Western Digital (Fremont), Llc Dual damascene process for producing a PMR write pole
US8486285B2 (en) 2009-08-20 2013-07-16 Western Digital (Fremont), Llc Damascene write poles produced via full film plating
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
JP5759541B2 (ja) * 2010-06-30 2015-08-05 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 磁気ランダム・アクセス・メモリ（ｍｒａｍ）装置及びｍｒａｍ装置を製造する方法
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8730719B1 (en) * 2010-12-03 2014-05-20 Iii Holdings 1, Llc MRAM with metal gate write conductors
CN103354952B (zh) 2010-12-17 2016-09-28 艾沃思宾技术公司 具有改善的尺寸的磁随机存取存储器集成
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
EP2735028A4 (en) 2011-07-22 2015-05-06 Crossbar Inc SEALING LAYER FOR SILICON-GERMANIUM P + MATERIAL FOR REMAINING MEMORY DEVICE AND ASSOCIATED METHOD
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
KR20130016827A (ko) * 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 반도체 장치 및 그를 이용한 제조방법
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
KR101713871B1 (ko) 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102101407B1 (ko) 2013-03-14 2020-04-16 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR20150015920A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9190260B1 (en) * 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10109331B2 (en) 2016-03-01 2018-10-23 Toshiba Memory Corporation Magnetic storage device with a wiring having a ferromagnetic layer
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080051A (ja) * 2003-11-04 2004-03-11 Oki Electric Ind Co Ltd 不揮発性半導体メモリ装置
JP2004179187A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2006054458A (ja) * 2004-08-09 2006-02-23 Samsung Electronics Co Ltd 磁気トンネル接合構造体と基板との間にコンタクトプラグを有する磁気ラム素子及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569442B (en) 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
JP3812498B2 (ja) * 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
JP4053825B2 (ja) 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
JP2004071881A (ja) 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法
JP3908685B2 (ja) * 2003-04-04 2007-04-25 株式会社東芝 磁気ランダムアクセスメモリおよびその書き込み方法
JP2005175357A (ja) 2003-12-15 2005-06-30 Nissan Motor Co Ltd 半導体装置とその製造方法
JP2005340300A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁気メモリ装置及びその製造方法
JP2006294191A (ja) * 2005-04-14 2006-10-26 Toshiba Corp 磁気ランダムアクセスメモリのデータ読み出し方法
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179187A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004080051A (ja) * 2003-11-04 2004-03-11 Oki Electric Ind Co Ltd 不揮発性半導体メモリ装置
JP2006054458A (ja) * 2004-08-09 2006-02-23 Samsung Electronics Co Ltd 磁気トンネル接合構造体と基板との間にコンタクトプラグを有する磁気ラム素子及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012501547A (ja) * 2008-08-28 2012-01-19 クゥアルコム・インコーポレイテッド 対称なｓｔｔ−ｍｒａｍビットセルデザイン
JP2013214766A (ja) * 2009-03-02 2013-10-17 Qualcomm Inc スピントルク移動磁気抵抗ランダムアクセスメモリ（ｓｔｔ‐ｍｒａｍ）のソースローディング効果の低減
US8913423B2 (en) 2009-03-02 2014-12-16 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)
US9105340B2 (en) 2009-03-02 2015-08-11 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)
US9368715B2 (en) 2009-03-02 2016-06-14 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresistive random access memory (STT-MRAM)
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
US8779410B2 (en) 2011-06-29 2014-07-15 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same

Also Published As

Publication number Publication date
JP4560025B2 (ja) 2010-10-13
US20100047930A1 (en) 2010-02-25
US7706175B2 (en) 2010-04-27
US7920412B2 (en) 2011-04-05
US20080080233A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4560025B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP4074281B2 (ja) 磁気ランダムアクセスメモリ
JP4149647B2 (ja) 半導体記憶装置及びその製造方法
US10074690B2 (en) Semiconductor device and method of manufacturing the same
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
CN101527166B (zh) 非易失性磁存储装置
JP4373938B2 (ja) 磁気ランダムアクセスメモリ
US8362581B2 (en) Magnetic memory element and magnetic memory device
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US20050270828A1 (en) Magnetic memory device and manufacturing method thereof
JP2008098515A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2008159612A (ja) 半導体記憶装置
JP2008159613A (ja) 磁気ランダムアクセスメモリ及びその書き込み方法
US20080241598A1 (en) Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer
JP4719208B2 (ja) 磁気ランダムアクセスメモリの製造方法
JP2006278645A (ja) 磁気メモリ装置
US20180198062A1 (en) Magnetic memory device
US6958503B2 (en) Nonvolatile magnetic memory device
JP2009081390A (ja) 磁壁移動型ｍｒａｍ及びその製造方法
JP2004071881A (ja) 半導体集積回路装置及びその製造方法
US6894919B2 (en) Magnetic random access memory
JP3875627B2 (ja) 磁気記憶装置及びその製造方法
US20110291209A1 (en) Magnetic memory device
JP2004193579A (ja) 磁気記憶装置及びその製造方法
JP2007123512A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees