JP2008084517A - 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP2008084517A JP2008084517A JP2007206956A JP2007206956A JP2008084517A JP 2008084517 A JP2008084517 A JP 2008084517A JP 2007206956 A JP2007206956 A JP 2007206956A JP 2007206956 A JP2007206956 A JP 2007206956A JP 2008084517 A JP2008084517 A JP 2008084517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- reference element
- recording layer
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 51
- 230000005415 magnetization Effects 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 3
- 230000005684 electric field Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 abstract description 19
- 239000007924 injection Substances 0.000 abstract description 19
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 149
- 229910000314 transition metal oxide Inorganic materials 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 16
- 230000005294 ferromagnetic effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 101100392278 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GDB1 gene Proteins 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009813 interlayer exchange coupling reaction Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】磁気ランダムアクセスメモリは、磁化方向が固定されている固定層pと磁化方向が書き込み電流の向きに応じて変化する記録層fと固定層及び記録層の間に挟まれた非磁性層とを有する記憶素子10−1と、固定層pと記録層fと固定層及び記録層の間に挟まれた非磁性層とを有し、反平行データが書き込まれている第1の参照素子10−2と、固定層pと記録層fと固定層及び記録層の間に挟まれた非磁性層とを有し、平行データが書き込まれている第2の参照素子10−3と、読み出し動作時に第1の参照素子10−2に固定層から記録層に向かって電流を印加し、読み出し動作時に第2の参照素子10−3に記録層から固定層に向かって電流を印加する電流源CC2とを具備する。
【選択図】 図1
Description
2005 SYMPOSIUM ON VLSI TECHNOLOGY, p184
[1−1]回路構成
図1は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの回路図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリの回路構成について説明する。尚、ここでは、主に読み出し動作に必要な回路構成を示している。
本発明の第1の実施形態に係る磁気ランダムアクセスメモリでは、スピン注入技術を用いた書き込み動作が行われる。
IcAP→P=−e(VMs/μB)αγ[Hext−(Hani+Ms)/2]/g(π)
ここで、IcP→AP、IcAP→Pはそれぞれ平行状態から反平行状態へ変化するときと反平行状態から平行状態へ変化するときの臨界電流、Vは強磁性膜F2の体積、Msは強磁性膜F2の飽和磁化、μBはボーア磁子、αはギルバードのダンピング係数、γは強磁性膜F2の磁気ジャイロ係数(γ<0)、Hextは外部印加磁場、Haniは強磁性膜F2の一軸異方性磁界、Msは膜厚方向の反磁界、g(θ)は効率をそれぞれ表す。
本発明の第1の実施形態に係る磁気ランダムアクセスメモリでは、予め“1”、“0”データがそれぞれ書き込まれた参照素子を利用して読み出し時に必要な参照信号を生成し、この“1”、“0”の参照素子の合成抵抗と選択セルの磁気抵抗素子の抵抗とを比較することで、データの判別が行われる。
図5(a)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの参照セルのレイアウト図を示し、図5(b)は、図5(a)のVB−VB線に沿った断面図を示す。図6(a)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの参照セルの他のレイアウト図を示し、図6(b)は、図6(a)のVIB−VIB線に沿った断面図を示す。
磁気抵抗素子は、磁化方向が固定されているピン層(固定層)pと、磁化方向が書き込み電流Iの向きに応じて変化するフリー層(記録層)fと、ピン層p及びフリー層fの間に挟まれた非磁性層nとを含んで構成されている。
従来の磁気ランダムアクセスメモリでは、参照セルの“1”、“0”データが書き込まれた磁気抵抗素子の両方において、ピン層p側がグランドGに接続され、フリー層f側がセンスアンプS/Aに接続されている。
上記第1の実施形態では、一方の参照セル(ここでは、参照セルRC1)においては、読み出し電流Iの流れる順番が磁気抵抗素子10−2よりも選択トランジスタTr2の方が先になっている。この参照セルRC1以外のセルでは、読み出し電流Iが選択トランジスタよりも先に磁気抵抗素子に流れる。このため、参照セルRC1の選択トランジスタTr2のバックゲート効果が他のセルの選択トランジスタと異なるので、電流駆動能力が変わってくる。このことは、参照信号を用いるという観点からは好ましくない。
図7は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリの回路図を示す。以下に、第2の実施形態に係る磁気ランダムアクセスメモリの回路構成について説明する。尚、ここでは、主に読み出し動作に必要な回路構成を示している。
第2の実施形態における読み出し動作時は、上記第1の実施形態と同様、読み出し対象のメモリセルMCと同一ロウのワード線WLのみがHレベル“H”となり、このワード線WLに接続されているトランジスタTr1、Tr2、Tr3がオンになる。電源PS1、PS2及び定電流源回路CC1、CC2により、グローバルデータバスGDB1、GDB2を介して、メモリセルMC、参照セルRC1、RC2に読み出し電流Iが印可される。
図8(a)は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリの参照セルのレイアウト図を示し、図8(b)は、図8(a)のVIIIB−VIIIB線に沿った断面図を示す。
上記第2の実施形態によれば、第1の実施形態の場合と比べて横方向に参照セルのサイズが大きくなっているが、第1の実施形態と同様、参照セルの読み出し電流によるデータ書き換えを回避することができる。
第3の実施形態は、読み出し信号が流れていく電流パスの寄生抵抗の観点から、読み出したい磁気抵抗素子を流れる電流パスと参照信号を流れる電流パスとを同様に設定したものである。尚、第3の実施形態において、第1の実施形態と同様の点については説明を省略する。
図9は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリの回路図を示す。以下に、第3の実施形態に係る磁気ランダムアクセスメモリの回路構成について説明する。尚、ここでは、主に読み出し動作に必要な回路構成を示している。また、本図では、第1の実施形態の回路をもとに接続変更を行ったが、第2の実施形態の回路をもとに同様の接続変更を行うことも勿論可能である。
上記第3の実施形態によれば、第1の実施形態と同様、参照セルの読み出し電流によるデータ書き換えを回避することができるだけでなく、次のような効果も得られる。
第4の実施形態は、上記各実施形態を抵抗ランダムアクセスメモリ(ReRAM:Resistance Random Access Memory)に適用した例である。ReRAMのメモリ素子は、2端子間の電界の向きによって抵抗値が変化する。
ReRAMでは、メモリセルMC及び参照セルRCの記憶素子として遷移金属酸化物素子20−1、20−2、20−3を使用する。遷移金属酸化物素子20−1、20−2、20−3は、遷移金属酸化物層21、下部電極22、上部電極23を有している。遷移金属酸化物層21は、下部電極22と上部電極23との間に設けられ、記憶部として機能する。
遷移金属酸化物素子20−1は、印加電圧の極性を反転させると抵抗値が大きく変化し、高抵抗状態Raと低抵抗状態Rpとを作り出す。
ReRAMも、MRAMと同様、予め“1”、“0”データがそれぞれ書き込まれた遷移金属酸化物素子20−2、20−3を利用して読み出し時に必要な参照信号を生成し、この“1”、“0”の遷移金属酸化物素子20−2、20−3の合成抵抗(Ra+Rp)/2と選択セルの遷移金属酸化物素子20−1の抵抗とを比較することで、データの判別が行われる。
上記第4の実施形態によれば、上記各実施形態と同様、常に上書きする方向に読み出し電流Iが印可されることになるため、参照セルRC1、RC2の読み出し時にデータが書き換えられてしまうことを抑制できる。従って、読み出しディスターブが生じる可能性を小さくできるため、デバイスのデータの信頼性を向上することができる。
Claims (5)
- 磁化方向が固定されている第1の固定層と磁化方向が書き込み電流の向きに応じて変化する第1の記録層と前記第1の固定層及び前記第1の記録層の間に挟まれた第1の非磁性層とを有する記憶素子と、
磁化方向が固定されている第2の固定層と磁化方向が書き込み電流の向きに応じて変化する第2の記録層と前記第2の固定層及び前記第2の記録層の間に挟まれた第2の非磁性層とを有し、反平行データが書き込まれている第1の参照素子と、
前記第1の参照素子と対になり、磁化方向が固定されている第3の固定層と磁化方向が書き込み電流の向きに応じて変化する第3の記録層と前記第3の固定層及び前記第3の記録層の間に挟まれた第3の非磁性層とを有し、平行データが書き込まれている第2の参照素子と、
読み出し動作時に、前記第1の参照素子に前記第2の固定層から前記第2の記録層に向かって電流を印加し、前記第2の参照素子に前記第3の記録層から前記第3の固定層に向かって前記電流を印加する電流源と
を具備することを特徴とする磁気ランダムアクセスメモリ。 - 第1の電流経路の一端が前記第1の固定層に接続された第1のトランジスタと、
第2の電流経路の一端が前記第2の固定層に接続された第2のトランジスタと、
第3の電流経路の一端が前記第3の固定層に接続された第3のトランジスタと、
前記第1乃至第3のトランジスタのゲートに接続されたワード線と、
前記第1の電流経路の他端、前記第2の記録層、及び前記第3の電流経路の他端が接続されたグランド端子と、
第1入力が前記第1の記録層に接続され、第2入力が前記第2の電流経路の他端及び前記第3の記録層に接続されたセンスアンプと
をさらに具備し、
前記読み出し動作時に、前記第2のトランジスタから前記第1の参照素子の順に前記電流が流れ、前記第2の参照素子から前記第3のトランジスタの順に前記電流が流れることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 前記第1乃至第3の記録層にそれぞれ接続され、カラム方向にそれぞれ延在された第1乃至第3のビット線と、
前記第1乃至第3の固定層にそれぞれ接続され、前記カラム方向にそれぞれ延在された第4乃至第6のビット線と、
電流経路の一端が前記第1乃至第6のビット線にそれぞれ接続された第4乃至9のトランジスタと、
前記第5、7、9のトランジスタの前記電流経路の他端が接続され、前記グランド端子に接続された端部を有するグランドラインと、
前記第4のトランジスタの前記電流経路の他端が接続され、前記第1入力に接続された端部を有する第1のグローバルデータバスと、
前記第6、8のトランジスタの前記電流経路の他端が接続され、前記第2入力に接続された端部を有する第2のグローバルデータバスと、
前記第4乃至9のトランジスタのゲートに接続されたカラムセレクタ制御回路と
をさらに具備し、
前記グランドラインと前記第1及び第2のグローバルデータバスとは、前記カラム方向の同じアレイ端に配置されることを特徴とする請求項2に記載の磁気ランダムアクセスメモリ。 - 第1の電流経路の一端が前記第1の固定層に接続された第1のトランジスタと、
第2の電流経路の一端が前記第2の記録層に接続された第2のトランジスタと、
第3の電流経路の一端が前記第3の固定層に接続された第3のトランジスタと、
前記第1乃至第3のトランジスタのゲートに接続されたワード線と、
前記第1乃至第3の電流経路の他端が接続されたグランド端子と、
第1入力が前記第1の記録層に接続され、第2入力が前記第2の固定層及び前記第3の記録層に接続されたセンスアンプと
をさらに具備し、
前記読み出し動作時に、前記第1の参照素子から前記第2のトランジスタの順に前記電流が流れ、前記第2の参照素子から前記第3のトランジスタの順に前記電流が流れることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 2端子間の電界の向きによって抵抗値が変化する記憶素子と、
2端子間の電界の向きによって抵抗値が変化し、高抵抗データが書き込まれている第1の参照素子と、
前記第1の参照素子と対になり、2端子間の電界の向きによって抵抗値が変化し、低抵抗データが書き込まれている第2の参照素子と、
読み出し動作時に、前記第1の参照素子に前記高抵抗データが書き込まれる方向に電流を印加し、前記第2の参照素子に前記低抵抗データが書き込まれる方向に前記電流を印加する電流源と
を具備することを特徴とする抵抗ランダムアクセスメモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007206956A JP4987616B2 (ja) | 2006-08-31 | 2007-08-08 | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ |
US11/846,985 US7835210B2 (en) | 2006-08-31 | 2007-08-29 | Magnetic random access memory and data read method of the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236724 | 2006-08-31 | ||
JP2006236724 | 2006-08-31 | ||
JP2007206956A JP4987616B2 (ja) | 2006-08-31 | 2007-08-08 | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008084517A true JP2008084517A (ja) | 2008-04-10 |
JP4987616B2 JP4987616B2 (ja) | 2012-07-25 |
Family
ID=39355180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007206956A Expired - Fee Related JP4987616B2 (ja) | 2006-08-31 | 2007-08-08 | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7835210B2 (ja) |
JP (1) | JP4987616B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
JP2011003241A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体記憶装置 |
JP2012230725A (ja) * | 2011-04-23 | 2012-11-22 | Tohoku Univ | メモリデータ読み出し回路 |
JP2012243364A (ja) * | 2011-05-20 | 2012-12-10 | Fujitsu Ltd | 磁気メモリデバイスの駆動方法及び磁気メモリデバイス |
JP2013516725A (ja) * | 2010-01-08 | 2013-05-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スピン・トルク・ベースの記憶装置のためのリファレンス・セル |
JP2013532344A (ja) * | 2010-02-04 | 2013-08-15 | マグアイシー テクノロジーズ インコーポレイテッド | リードディスターブフリーのsmt−mramリファレンスセル回路 |
JP2013191873A (ja) * | 2013-05-21 | 2013-09-26 | Nec Corp | 磁気ランダムアクセスメモリ |
JP2013195591A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195593A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195594A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195592A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195589A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195590A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
US8630136B2 (en) | 2011-06-20 | 2014-01-14 | Kabushiki Kaisha Toshiba | Semiconductor memory |
WO2018159225A1 (ja) * | 2017-03-03 | 2018-09-07 | ソニーセミコンダクタソリューションズ株式会社 | センスアンプ、半導体記憶装置、情報処理装置及び読み出し方法 |
KR20190123735A (ko) | 2017-03-03 | 2019-11-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 기억 장치 및 정보 처리 장치 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176383A (ja) * | 2008-01-28 | 2009-08-06 | Toshiba Corp | 磁気型不揮発性半導体記憶装置 |
JP5044432B2 (ja) * | 2008-02-07 | 2012-10-10 | 株式会社東芝 | 抵抗変化メモリ |
US20090201714A1 (en) * | 2008-02-08 | 2009-08-13 | Heinz Hoenigschmid | Resistive memory cell and method for operating same |
US8054673B2 (en) * | 2009-04-16 | 2011-11-08 | Seagate Technology Llc | Three dimensionally stacked non volatile memory units |
US20100302838A1 (en) * | 2009-05-26 | 2010-12-02 | Magic Technologies, Inc. | Read disturb-free SMT reference cell scheme |
JP5380611B2 (ja) * | 2011-02-02 | 2014-01-08 | パナソニック株式会社 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
US8570797B2 (en) * | 2011-02-25 | 2013-10-29 | Qualcomm Incorporated | Magnetic random access memory (MRAM) read with reduced disturb failure |
US8687412B2 (en) * | 2012-04-03 | 2014-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reference cell configuration for sensing resistance states of MRAM bit cells |
WO2014045512A1 (ja) * | 2012-09-18 | 2014-03-27 | 学校法人中央大学 | 不揮発性記憶装置およびその制御方法 |
US9218875B2 (en) * | 2013-03-14 | 2015-12-22 | Globalfoundries Singapore Pte. Ltd. | Resistive non-volatile memory |
US9093148B2 (en) | 2013-03-22 | 2015-07-28 | Kabushiki Kaisha Toshiba | Resistance change type memory |
US9142293B2 (en) * | 2013-09-10 | 2015-09-22 | Kabushiki Kaisha Toshiba | Resistance change type memory |
US9331136B2 (en) * | 2014-05-30 | 2016-05-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method of fabricating the same |
JP6824504B2 (ja) | 2015-03-06 | 2021-02-03 | 株式会社BlueSpin | 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置 |
JP2016194964A (ja) | 2015-04-01 | 2016-11-17 | 株式会社BlueSpin | 磁気メモリ及びその動作方法 |
US9754639B2 (en) | 2015-10-30 | 2017-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and reference circuit thereof |
US10319423B2 (en) * | 2016-11-28 | 2019-06-11 | Taiwan Semiconductor Manufacturing Company Limited | Memory device with a low-current reference circuit |
KR102445560B1 (ko) * | 2018-03-09 | 2022-09-22 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 및 그의 동작 방법 |
US11139012B2 (en) * | 2019-03-28 | 2021-10-05 | Samsung Electronics Co., Ltd. | Resistive memory device having read currents for a memory cell and a reference cell in opposite directions |
KR102666047B1 (ko) * | 2019-03-28 | 2024-05-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
US11120857B2 (en) * | 2019-12-19 | 2021-09-14 | Globalfoundries U.S. Inc. | Low variability reference parameter generation for magnetic random access memory |
US11881241B2 (en) | 2022-03-31 | 2024-01-23 | Globalfoundries U.S. Inc. | Resistive memory array with localized reference cells |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697294B1 (en) * | 2001-02-23 | 2004-02-24 | Western Digital (Fremont), Inc. | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM |
JP2005501370A (ja) * | 2001-08-27 | 2005-01-13 | モトローラ・インコーポレイテッド | 中間値発生器基準を有するmram |
JP2005520271A (ja) * | 2002-01-18 | 2005-07-07 | フリースケール セミコンダクター インコーポレイテッド | 分離素子を不要としたmram |
JP2006073956A (ja) * | 2004-09-06 | 2006-03-16 | Sony Corp | メモリ |
WO2007050679A2 (en) * | 2005-10-27 | 2007-05-03 | Grandis, Inc. | Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells |
JP2007115320A (ja) * | 2005-10-19 | 2007-05-10 | Renesas Technology Corp | 不揮発性記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3873055B2 (ja) | 2002-12-27 | 2007-01-24 | 株式会社東芝 | 半導体記憶装置 |
JP3962048B2 (ja) * | 2004-09-28 | 2007-08-22 | 株式会社東芝 | 半導体メモリ |
US7313043B2 (en) * | 2005-11-29 | 2007-12-25 | Altis Semiconductor Snc | Magnetic Memory Array |
KR100735750B1 (ko) * | 2005-12-15 | 2007-07-06 | 삼성전자주식회사 | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 |
US7286429B1 (en) * | 2006-04-24 | 2007-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High speed sensing amplifier for an MRAM cell |
-
2007
- 2007-08-08 JP JP2007206956A patent/JP4987616B2/ja not_active Expired - Fee Related
- 2007-08-29 US US11/846,985 patent/US7835210B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697294B1 (en) * | 2001-02-23 | 2004-02-24 | Western Digital (Fremont), Inc. | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM |
JP2005501370A (ja) * | 2001-08-27 | 2005-01-13 | モトローラ・インコーポレイテッド | 中間値発生器基準を有するmram |
JP2005520271A (ja) * | 2002-01-18 | 2005-07-07 | フリースケール セミコンダクター インコーポレイテッド | 分離素子を不要としたmram |
JP2006073956A (ja) * | 2004-09-06 | 2006-03-16 | Sony Corp | メモリ |
JP2007115320A (ja) * | 2005-10-19 | 2007-05-10 | Renesas Technology Corp | 不揮発性記憶装置 |
WO2007050679A2 (en) * | 2005-10-27 | 2007-05-03 | Grandis, Inc. | Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells |
JP2009514137A (ja) * | 2005-10-27 | 2009-04-02 | グランディス インコーポレイテッド | 読出および書込マージンを向上した電流駆動切り換え型磁気記憶セル、ならびに同磁気記憶セルを使用する磁気メモリ |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
JP2011003241A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体記憶装置 |
JP2013516725A (ja) * | 2010-01-08 | 2013-05-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | スピン・トルク・ベースの記憶装置のためのリファレンス・セル |
JP2013532344A (ja) * | 2010-02-04 | 2013-08-15 | マグアイシー テクノロジーズ インコーポレイテッド | リードディスターブフリーのsmt−mramリファレンスセル回路 |
JP2012230725A (ja) * | 2011-04-23 | 2012-11-22 | Tohoku Univ | メモリデータ読み出し回路 |
JP2012243364A (ja) * | 2011-05-20 | 2012-12-10 | Fujitsu Ltd | 磁気メモリデバイスの駆動方法及び磁気メモリデバイス |
US8630136B2 (en) | 2011-06-20 | 2014-01-14 | Kabushiki Kaisha Toshiba | Semiconductor memory |
JP2013195593A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195591A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195594A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195592A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195589A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013195590A (ja) * | 2012-03-17 | 2013-09-30 | Nippon Hoso Kyokai <Nhk> | 光変調素子および空間光変調器 |
JP2013191873A (ja) * | 2013-05-21 | 2013-09-26 | Nec Corp | 磁気ランダムアクセスメモリ |
WO2018159225A1 (ja) * | 2017-03-03 | 2018-09-07 | ソニーセミコンダクタソリューションズ株式会社 | センスアンプ、半導体記憶装置、情報処理装置及び読み出し方法 |
CN110366753A (zh) * | 2017-03-03 | 2019-10-22 | 索尼半导体解决方案公司 | 感测放大器、半导体存储装置、信息处理设备和读取方法 |
KR20190123735A (ko) | 2017-03-03 | 2019-11-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 기억 장치 및 정보 처리 장치 |
US10790019B2 (en) | 2017-03-03 | 2020-09-29 | Sony Semiconductor Solutions Corporation | Semiconductor storage device and information processing apparatus |
CN110366753B (zh) * | 2017-03-03 | 2023-09-19 | 索尼半导体解决方案公司 | 感测放大器、半导体存储装置、信息处理设备和读取方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4987616B2 (ja) | 2012-07-25 |
US20090067212A1 (en) | 2009-03-12 |
US7835210B2 (en) | 2010-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP6280195B1 (ja) | 磁気メモリ | |
JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
JP5077732B2 (ja) | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 | |
WO2016159017A1 (ja) | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 | |
JP6495980B2 (ja) | 磁気メモリ | |
US10490736B2 (en) | Magnetic memory | |
WO2016182085A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
WO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP2008192916A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
KR20100138825A (ko) | 불휘발성 메모리의 기록 방법 및 불휘발성 메모리 | |
JPWO2007119446A1 (ja) | Mram、及びmramのデータ読み書き方法 | |
JP4543901B2 (ja) | メモリ | |
JP4747507B2 (ja) | 磁気メモリ及びその記録方法 | |
JP5472832B2 (ja) | 磁気メモリ | |
JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
JP2006332527A (ja) | 磁気記憶素子 | |
US8514614B2 (en) | Magnetic memory | |
JP2007095765A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP2011198416A (ja) | 磁気メモリ | |
JP5050318B2 (ja) | 磁気メモリ | |
JPWO2009044609A1 (ja) | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20121030 |
|
LAPS | Cancellation because of no payment of annual fees |