JP2007311791A - ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 - Google Patents

ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 Download PDF

Info

Publication number
JP2007311791A
JP2007311791A JP2007125944A JP2007125944A JP2007311791A JP 2007311791 A JP2007311791 A JP 2007311791A JP 2007125944 A JP2007125944 A JP 2007125944A JP 2007125944 A JP2007125944 A JP 2007125944A JP 2007311791 A JP2007311791 A JP 2007311791A
Authority
JP
Japan
Prior art keywords
phase change
film
electrode
change memory
gebite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007125944A
Other languages
English (en)
Other versions
JP2007311791A5 (ja
Inventor
Bong-Jin Kuh
奉珍 具
Yong-Ho Ha
龍湖 河
Doo-Hwan Park
斗煥 朴
Jeong-Hee Park
正熙 朴
Han-Bong Ko
漢鳳 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007311791A publication Critical patent/JP2007311791A/ja
Publication of JP2007311791A5 publication Critical patent/JP2007311791A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】相変化記憶セルを提供する。
【解決手段】相変化記憶セルは、半導体基板上に形成された層間絶縁膜及び前記層間絶縁膜内に提供された第１電極及び第２電極を具備する。前記第１及び第２電極間に相変化物質パターンが提供される。前記相変化物質パターンは、アンドープトＧｅＢｉＴｅ膜、不純物を含むドープトＧｅＢｉＴｅ膜または不純物を含むＧｅＴｅ膜に相当する。前記アンドープトＧｅＢｉＴｅ膜はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有する。
【選択図】図４Ａ

Description

本発明は不揮発性記憶素子に関し、特に、ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法に関する。
不揮発性記憶素子は、それらの電源を切ってもその保存されたデータを保持し続ける特徴を有する。これによって、前記不揮発性記憶素子はコンピュータ、移動通信端末機及びメモリカードなどに広く採用されている。
前記不揮発性記憶素子として、フラッシュメモリ素子が広く使用されている。前記フラッシュメモリ素子は、積層ゲート構造を有するメモリセルを主に採用している。前記積層ゲート構造は、チャンネル領域上に順に積層されたトンネル酸化膜、浮遊ゲート、ゲート層間絶縁膜及び制御ゲート電極を含む。前記フラッシュメモリセルの信頼性及びプログラム効率を向上させるためには前記トンネル酸化膜の膜質を改善しなければならなく、セルのカップリングの割合を増加させねばならない。
前記フラッシュメモリ素子の代りに新しい不揮発性記憶素子、例えば、相変化記憶素子が最近提案された事がある。前記相変化記憶素子の単位セルは、スイッチング素子及び前記スイッチング素子に直列に接続されたデータ保存要素を含む。前記データ保存要素は、上／下部電極及びそれらの間の相変化物質膜を具備し、前記下部電極は前記スイッチング素子に電気的に接続される。
一般に、前記下部電極はヒータとして作用する。前記スイッチング素子及び前記下部電極を介して書き込み電流が流れる場合、前記相変化物質膜及び前記下部電極の間の界面でジュール熱が生成される。このようなジュール熱は、前記相変化物質膜を非晶質状態（リセット状態）または結晶質状態（セット状態）に変換させる。前記非晶質状態を有する相変化物質膜は前記結晶質状態を有する相変化物質膜よりも高い抵抗を示す。よって、前記相変化物質膜は相変化記憶素子のデータ保存要素に広く採用される。
前記スイッチング素子は、前記書き込み電流を提供するのに十分な電流駆動能力を持つように設計されるべきである。しかしながら、前記電流駆動能力を向上させるためには前記スイッチング素子によって占められる面積が増加する。前記スイッチング素子の面積が増加されると、前記相変化記憶素子の集積度は改善しにくい。
前記相変化物質膜として、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）の合金膜（以下「ＧｅＳｂＴｅ膜」という）が広く使われている。前記ＧｅＳｂＴｅ膜を結晶化するためには数百ナノ秒の長い時間を有するセットパルス信号が要求される。よって、前記ＧｅＳｂＴｅ膜を採用する相変化記憶素子の書き込み速度（プログラム速度）を改善させるのに限界がある。また、前記ＧｅＳｂＴｅ膜を非晶質状態（リセット状態）に変換させるためには約０．８〜１ｍＡの高い書き込み電流（リセット電流）を有するリセットパルス信号が要求される。よって、前記ＧｅＳｂＴｅ膜を相変化記憶素子の相変化物質膜として採用する場合、前記相変化記憶素子の書き込み（プログラム）モードで電力消耗を低減するのには限界がある。
前記ＧｅＳｂＴｅ膜は、シリコン原子または窒素原子のような不純物でドーピングされる場合もある。この場合、前記ＧｅＳｂＴｅ膜は、前記不純物によって小さくて均一のグレーンを有することができる。これによって、前記ＧｅＳｂＴｅ膜を非晶質状態に変換させるために要求されるエネルギーが低減されて前記ＧＳＴ膜のリセット電流をさらに減少させることができる。しかしながら、前記ＧｅＳｂＴｅ膜内の不純物は前記ＧｅＳｂＴｅ膜の結晶化を邪魔する。結果的に、前記ＧｅＳｂＴｅ膜が不純物でドーピングされたら、前記ドープトＧｅＳｂＴｅ膜のリセット電流は減少する一方で、前記ＧｅＳｂＴｅ膜のセットパルス幅は逆に増加する。
最近、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の合金膜（以下、「ＧｅＢｉＴｅ膜」という）がデジタル映像ディスク(digital video disk；ＤＶＤ)のような光学的情報記録媒体の相変化物質膜が広く使用されている。
前記ＧｅＢｉＴｅ膜を相変化物質膜として採用する光学的情報記録媒体が米国特許公開番号２００５／０２２７０３５Ａ１に「情報記録媒体(information recording medium)」という名称で藤岡ら(Fuchioka et al.)によって開示されている。藤岡らによれば、前記情報記録媒体は順に積層された第１及び第２境界層と共に、これらの間に介在された記録層を含み、前記記録層はＧｅＢｉＴｅ膜のような相変化物質膜からなる。前記情報記録媒体内に所望の情報を書き込むためには前記記録層（すなわち、ＧｅＢｉＴｅ膜）の所定領域上にレーザビームのような光を照射する。その結果、前記レーザビームが照射された領域のＧｅＢｉＴｅ膜は、前記レーザビームの強度にしたがって結晶質状態または非晶質状態に変換する。すなわち、藤岡らは所望のデータを光学的に記録するための情報記録媒体を提供する。藤岡らによる前記情報記録媒体のＧｅＢｉＴｅ膜は、ビスマス（Ｂｉ）、ゲルマニウム（Ｇｅ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上に、次の４点（Ｈ１、Ｈ２、Ｈ３、Ｈ４）で囲まれた範囲内の組成比を有する。
Ｈ１（Ｂｉ３、Ｇｅ４６．２、Ｔｅ５０．８）、
Ｈ２（Ｂｉ５、Ｇｅ４６、Ｔｅ４９）、
Ｈ３（Ｂｉ１３、Ｇｅ３８、Ｔｅ４９）、
Ｈ４（Ｂｉ１０、Ｇｅ３８、Ｔｅ５２）。
前記ＧｅＢｉＴｅ膜を相変化物質膜として採用する、さらに他の情報記録媒体が米国特許番号第６８５８２７７Ｂ１に「情報記録媒体及びその製造方法(information recording medium and method for manufacturing the same)」という名称で山田ら(Yamada et al.)によって開示されている。山田らによれば、所望のデータを電気的または光学的にプログラムするのに好適な情報記録媒体が提供される。前記情報記録媒体は、基板上に形成された第１電極、該第１電極上に形成された絶縁膜、該絶縁膜内に形成されて前記第１電極と接触する記録層及び前記絶縁膜上に提供されて前記記録層と接触する第２電極を含む。前記記録層を構成する特定物質は、多くの格子欠陥を含み、前記格子欠陥を含む結晶相はＧｅＴｅ−Ｍ２Ｔｅ３（ここで、「Ｍ」はＳｂ、ＢｉまたはＡｌである。）で示すことができる物質内の準安定相として見なされる。
米国特許公開２００５／０２２７０３５Ａ１号明細書 米国特許第６８５８２７７Ｂ１号明細書
本発明が解決しようとする技術的課題は、電気的プログラム速度を改善させるのに好適な組成比を有するアンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を相変化物質膜として採用する相変化記憶セルを提供することにある。
本発明が解決しようとする他の技術的課題は、リセット電流を低減するのに好適な組成比を有するアンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を相変化物質膜として採用する相変化記憶セルを提供することにある。
本発明が解決しようとするさらに他の技術的課題は、電気的プログラム速度及びリセット電流の低減に好適なアンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を相変化物質膜として採用する相変化記憶素子を提供することにある。
本発明が解決しようとするさらに他の技術的課題は、電気的プログラム速度及びリセット電流の低減に好適なアンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を具備する相変化記憶セルを採用する電子システムを提供することにある。
本発明が解決しようとするさらに他の技術的課題は、アンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を使用して電気的プログラム速度及びリセット電流を低減することができる相変化記憶セルの製造方法を提供することにある。
本発明の一様態によれば、ＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を相変化物質膜として採用する相変化記憶セルが提供される。前記相変化記憶セルは、半導体基板上に形成された層間絶縁膜及び前記層間絶縁膜内に提供された第１電極及び第２電極を含む。前記第１及び第２電極間に相変化物質パターンが提供される。前記相変化物質パターンは、アンドープトＧｅＢｉＴｅ膜、不純物を含むドープトＧｅＢｉＴｅ膜または不純物を含むＧｅＴｅ膜を具備する。前記アンドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有し、前記ドープトＧｅＢｉＴｅ膜は前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含む。また、前記ドープトＧｅＴｅ膜は、前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含む。前記層間絶縁膜上にビットラインが配置される。前記ビットラインは前記第２電極に電気的に接続される。
本発明のいくつかの実施形態で、前記相変化記憶セルは前記半導体基板上に形成されたセルスイッチング素子をさらに含むことができる。前記セルスイッチング素子は前記第１電極に電気的に接続される。前記セルスイッチング素子は前記半導体基板内に形成されたソース領域及びドレイン領域と共に、前記ソース領域及び前記ドレイン領域の間のチャンネル領域上部に配置されたワードラインを具備するアクセスモストランジスタとすることができる。前記第１電極は前記ソース／ドレイン領域のうちのいずれか１つに電気的に接続される。
これとは逆に、前記セルスイッチング素子はセルダイオードとすることができる。前記セルダイオードは、前記層間絶縁膜内に順に積層されたｎ型半導体及びｐ型半導体を具備する垂直セルダイオードとすることができ、前記ｐ型半導体は前記第１電極に電気的に接続することができる。この場合、前記相変化記憶セルは前記セルダイオードの前記ｎ型半導体に電気的に接続したワードラインをさらに含むことができる。
他の実施形態で、前記第１電極は窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）とすることができる。
さらに他の実施形態で、前記第２電極は窒化チタン膜（ＴｉＮ）とすることができる。
さらに他の実施形態で、前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ｂ１（Ｇｅ３０．７７、Ｂｉ１５．３８、Ｔｅ５３．８５）、Ｂ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｂ３（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）及びＢ４（Ｇｅ３８．７、Ｂｉ１６．１、Ｔｅ４５．２））で囲まれた範囲内の組成比を有することができる。
さらに他の実施形態で、前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される６点（Ｃ１（Ｇｅ３３．３３、Ｂｉ１３．３４、Ｔｅ５３．３３）、Ｃ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｃ３（Ｇｅ５４．４３、Ｂｉ０．４７、Ｔｅ４５．１）、Ｃ４（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）、Ｃ５（Ｇｅ４７．１、Ｂｉ９．８、Ｔｅ４３．１）及びＣ６（Ｇｅ４４、Ｂｉ９、Ｔｅ４７））で囲まれた範囲内の組成比を有することができる。
さらに他の実施形態で、前記不純物は窒素（Ｎ）、炭素（Ｃ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、酸素（Ｏ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、錫（Ｓｎ）、鉛（Ｐｂ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及び硫黄（Ｓ）からなる群の少なくとも１つの元素を含むことができる。前記不純物の含量は０．０１ａｔ％〜２０ａｔ％の範囲内とすることができる。
本発明の他の様態によれば、ＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を相変化物質膜として採用する相変化記憶素子が提供される。前記相変化記憶素子は、セルアレイ領域及び周辺回路領域を有する半導体基板及び前記半導体基板上に形成された層間絶縁膜を含む。前記セルアレイ領域内の前記層間絶縁膜内に第１電極及び第２電極が提供される。前記第１と第２電極との間に相変化物質パターンが提供される。前記相変化物質パターンはアンドープトＧｅＢｉＴｅ膜、不純物を含むドープトＧｅＢｉＴｅ膜または不純物を含むＧｅＴｅ膜を具備する。前記アンドープトＧｅＢｉＴｅ膜はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有し、前記ドープトＧｅＢｉＴｅ膜は、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含む。また、前記ドープトＧｅＴｅ膜は、前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含む。前記層間絶縁膜上にビットラインが配置される。前記ビットラインは前記第２電極に電気的に接続される。
本発明のさらに他の様態によれば、アンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を具備する相変化記憶セルを採用する電子システムが提供される。前記電子システムはプロセッサ、前記プロセッサとデータ通信を行う入／出力装置及び前記プロセッサとデータ通信を行う相変化記憶素子を含む。前記相変化記憶素子は、セルアレイ領域及び周辺回路領域を有する半導体基板及び前記半導体基板上に形成された層間絶縁膜を含む。前記セルアレイ領域内の前記層間絶縁膜内に第１電極及び第２電極が提供される。前記第１電極と第２電極との間に相変化物質パターンが提供される。前記相変化物質パターンはアンドープトＧｅＢｉＴｅ膜、不純物を含むドープトＧｅＢｉＴｅ膜または不純物を含むＧｅＴｅ膜を具備する。前記アンドープトＧｅＢｉＴｅ膜はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有し、前記ドープトＧｅＢｉＴｅ膜は、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含む。また、前記ドープトＧｅＴｅ膜は、前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含む。前記層間絶縁膜上にビットラインが配置される。前記ビットラインは前記第２電極に電気的に接続される。
本発明のさらに他の様態によれば、電気的プログラム速度及びリセット電流を低減することができる相変化記憶セルの製造方法が提供される。前記方法は半導体基板上に下部層間絶縁膜を形成することと、前記下部層間絶縁膜内に第１電極を形成することを含む。前記下部層間絶縁膜上に前記第１電極と接触する相変化物質パターン及び前記相変化物質パターン上に積層された第２電極を形成する。前記相変化物質パターンはゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有するアンドープトＧｅＢｉＴｅ膜、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含むドープトＧｅＢｉＴｅ膜、または前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含むドープトＧｅＴｅ膜で形成する。前記相変化物質パターン及び前記第２電極を有する基板上に上部層間絶縁膜を形成する。前記上部層間絶縁膜をパターニングして前記第２電極を露出するビットラインコンタクトホールを形成する。前記上部層間絶縁膜上に前記ビットラインコンタクトホールを介して前記第２電極に電気的に接続されたビットラインを形成する。
本発明によれば、アンドープトＧｅＢｉＴｅ膜、ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜を相変化記憶セルの相変化物質膜として採用することで、相変化記憶セルのプログラム速度はもちろん、リセット電流を著しく低減させることができる。これによって、高性能相変化記憶素子を具現することができる。また、前記リセット電流の低減は、前記相変化記憶セルのスイッチング素子として使われるアクセスモストランジスタのチャンネル幅の減少につながることができる。その結果、相変化記憶素子の集積度を著しく増加させることができる。
以下、添付した図面を参照して本発明の好適な実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝えるために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張して図示されたものである。明細書全体にわたって同じ参照番号は、同様の構成要素を示す。
図１は、本発明の実施形態による相変化記憶セルを採用する相変化記憶素子を示す概略的なブロックダイヤグラムである。
図１を参照すれば、前記相変化記憶素子は、セルアレイ領域ＣＡ及び周辺回路領域ＰＣＡを具備する。前記セルアレイ領域ＣＡ、すなわちメモリセル領域は複数個のワードラインＷＬ、複数個のビットラインＢＬ及び複数個の相変化記憶セル１００を具備する。前記ビットラインＢＬは、前記ワードラインＷＬと交差するように配置されることができ、前記相変化記憶セル１００は、それぞれ前記ワードラインＷＬ及び前記ビットラインＢＬの交差点に配置される。また、前記周辺回路領域ＰＣＡは、前記相変化記憶セル１００を駆動させる第１及び第２集積回路ＰＣＡ１、ＰＣＡ２を具備する。前記第１集積回路ＰＣＡ１は、前記ワードラインＷＬのうちのいずれか１つを選択するロウデコーダーを含むことができ、前記第２集積回路ＰＣＡ２は、前記ビットラインＢＬのうちのいずれか１つを選択するコラムデコーダーを含むことができる。
前記相変化記憶セル１００のそれぞれは、前記ビットラインＢＬのうちのいずれか１つに電気的に接続された相変化抵抗体ＲＰ及び前記相変化抵抗体ＲＰに電気的に接続されたスイッチング素子を含む。前記相変化抵抗体ＲＰは第１及び第２端子と共に、前記第１端子と第２端子との間に介在された相変化物質膜を含むことができ、前記スイッチング素子はゲート電極、ソース領域及びドレイン領域を有するアクセスモストランジスタＴＡとすることができる。この場合、前記相変化抵抗体ＲＰの前記第１端子は、前記アクセスモストランジスタＴＡのドレイン領域に電気的に接続され、前記相変化抵抗体ＲＰの前記第２端子は前記ビットラインＢＬに電気的に接続される。また、前記アクセスモストランジスタＴＡの前記ゲート電極は前記ワードラインＷＬのうちのいずれか１つに電気的に接続され、前記アクセスモストランジスタＴＡの前記ソース領域は共通ソースラインＣＳＬに電気的に接続される。
前記相変化記憶セル１００のうちのいずれか１つのセルＣＬ内に選択的にデータを保存させるためには前記選択されたセルＣＬのアクセスモストランジスタＴＡをターンオンさせて前記選択されたセルＣＬに接続されたビットラインＢＬを介して書き込み電流Ｉｗを加える。この場合、前記相変化抵抗体ＲＰの電気的抵抗は前記書き込み電流Ｉｗの量にしたがって変化することができる。例えば、前記相変化物質が前記書き込み電流Ｉｗによってそれの結晶化温度及び溶融点間の温度によって加熱され、前記加熱された相変化物質が冷却した場合、前記相変化物質は結晶質状態に変わる。反面、前記相変化物質が前記書き込み電流Ｉｗによって前記溶融点よりも高い温度に加熱され、前記溶融された相変化物質が急冷される場合、前記相変化物質は非晶質状態に変わる。前記結晶質状態を有する相変化物質の比抵抗は前記非晶質状態を有する相変化物質の比抵抗よりも低い。これによって、読み出しモードにおいて前記相変化物質を介して流れる電流を感知することで前記相変化抵抗体ＲＰ内に保存された情報が論理「１」なのか、または論理「０」なのかを判別することができる。
図２は、図１のセルアレイ領域ＣＡの一部を示す平面図であり、図３は図２のＩ−Ｉ’線に沿う断面図である。
図２及び図３を参照すれば、半導体基板１１の所定領域に素子分離膜１３が提供されてセル活性領域１３ａを画定する。前記セル活性領域１３ａに一対のスイッチング素子が提供される。前記一対のスイッチング素子は、一対のアクセスモストランジスタまたは一対のバイポーラトランジスタとすることができる。前記一対のアクセスモストランジスタは、前記セル活性領域１３ａの両端にそれぞれ形成された第１及び第２ドレイン領域１９ｄ’、１９ｄ”、前記セル活性領域１３ａの中心部に形成された共通ソース領域１９ｓ及び前記セル活性領域１３ａの上部を横切る一対のワードライン１７（図１のＷＬ）を含む。前記一対のワードライン１７のうち１つは前記第１ドレイン領域１９ｄ’と前記共通ソース領域１９ｓとの間のチャンネル領域の上部に配置され、前記一対のワードライン１７のうち他の１つは前記第２ドレイン領域１９ｄ”と前記共通ソース領域１９ｓとの間のチャンネル領域の上部に配置される。前記ワードライン１７はゲート絶縁膜１５によって前記チャンネル領域から電気的に絶縁される。
前記一対のアクセスモストランジスタを有する基板上に第１下部層間絶縁膜２１が提供される。前記第１下部層間絶縁膜２１上に共通ソースライン２５ｓ（図１のＣＳＬ）、第１ドレインパッド２５ｄ’及び第２ドレインパッド２５ｄ”が配置される。前記共通ソースライン２５ｓは前記ワードライン１７に並行するように配置することができる。前記共通ソースライン２５ｓは前記第１下部層間絶縁膜２１を貫通する共通ソースラインコンタクトホール２１ｓを介して前記共通ソース領域１９ｓに電気的に接続することができ、前記第１及び第２ドレインパッド２５ｄ’、２５ｄ”はそれぞれ前記第１下部層間絶縁膜２１を貫通する第１及び第２ドレインコンタクトホール２１ｄ’、２１ｄ”を介して前記第１及び第２ドレイン領域１９ｄ’、１９ｄ”に電気的に接続することができる。
他の実施形態で、前記共通ソースラインコンタクトホール２１ｓ、前記第１ドレインコンタクトホール２１ｄ’及び前記第２ドレインコンタクトホール２１ｄ”は、それぞれ共通ソースラインコンタクトプラグ２３ｓ、第１ドレインコンタクトプラグ２３ｄ’及び第２ドレインコンタクトプラグ２３ｄ”で埋め込まれる。この場合、前記共通ソースライン２５ｓ、前記第１ドレインパッド２５ｄ’及び前記第２ドレインパッド２５ｄ”は、それぞれ前記共通ソースラインコンタクトプラグ２３ｓ、前記第１ドレインコンタクトプラグ２３ｄ’及び第２ドレインコンタクトプラグ２３ｄ”を介して前記共通ソース領域１９ｓ、前記第１ドレイン領域１９ｄ’及び前記第２ドレイン領域１９ｄ”に電気的に接続することができる。
前記共通ソースライン２５ｓ、前記第１ドレインパッド２５ｄ’及び前記第２ドレインパッド２５ｄ”を有する基板上に第２下部層間絶縁膜２７が提供される。前記第１ドレインパッド２５ｄ’及び第２ドレインパッド２５ｄ”は、それぞれ前記第２下部層間絶縁膜２７を貫通する第１及び第２相変化抵抗体コンタクトホール２７ｄ’、２７ｄ”によって露出することができる。前記第１及び第２相変化抵抗体コンタクトホール２７ｄ’、２７ｄ”内にそれぞれ第１及び第２下部電極２９ｄ’、２９ｄ”が提供される。前記第１及び第２下部電極２９ｄ’、２９ｄ”は窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）とすることができる。前記第１下部層間絶縁膜２１及び前記第２下部層間絶縁膜２７は下部層間絶縁膜２８を構成する。
前記第２下部層間絶縁膜２７上に第１及び第２相変化物質パターン３１’、３１”が提供される。前記第１及び第２相変化物質パターン３１’、３１”は、それぞれ前記第１及び第２下部電極２９ｄ’、２９ｄ”に接触するように配置される。また、前記第１及び第２相変化物質パターン３１’、３１”上に、それぞれ第１及び第２上部電極３３’、３３”が提供されることができる。前記第１及び第２上部電極３３’、３３”は窒化チタン膜（ＴｉＮ）とすることができる。前記第１下部電極２９ｄ’、前記第１相変化物質パターン３１’及び前記第１上部電極３３’は１つの相変化抵抗体ＲＰを構成し、前記第２下部電極２９ｄ”、前記第２相変化物質パターン３１”及び前記第２上部電極３３”はさらに他の１つの相変化抵抗体ＲＰを構成する。前記第１及び第２下部電極２９ｄ’、２９ｄ”は前記相変化抵抗体ＲＰの第１電極に相当し、前記第１及び第２上部電極３３’、３３”は前記相変化抵抗体ＲＰの第２電極に相当する。
前記第１電極２９ｄ’、２９ｄ”の上部面は実質的に前記第２下部層間絶縁膜２７の上部面と同一レベルを有することができる。この場合、前記相変化抵抗体ＲＰは、図３に示すように「Ｔ」型の相変化抵抗体に相当することができる。これとは逆に、第１電極２９ｄ’、２９ｄ”の上部面は前記第２下部層間絶縁膜２７の上部面よりも低い場合がある。この場合、前記相変化抵抗体ＲＰは限られた相変化抵抗体に相当する。
前記相変化物質パターン３１’、３１”はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の合金膜（すなわち、ＧｅＢｉＴｅ膜）とすることができる。さらに詳しくは、前記相変化物質パターン３１’、３１”は図４Ａに示すようにゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上において特定範囲内の組成比を有するＧｅＢｉＴｅ膜とすることができる。
図４Ａを参照すれば、本発明による前記相変化物質パターン３１’、３１”はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される次の４点（Ａ１、Ａ２、Ａ３及びＡ４）で囲まれた範囲内の組成比を有するＧｅＢｉＴｅ膜とすることができる。
Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、
Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、
Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）、
Ａ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６）。
上述の組成比を有するＧｅＢｉＴｅ膜からなる前記相変化物質パターン３１’または３１”は、前記相変化物質パターン３１’または３１”の結晶構造を変化させるのに要求される電気的信号の特性側面で従来のＧｅＳｂＴｅ膜と比べた場合いくつかの長所を有する。例えば、上述の組成比を有するＧｅＢｉＴｅ膜からなる前記相変化物質パターン３１’または３１”を結晶状態に変換させるために要求されるセットパルスの幅は従来のＧｅＳｂＴｅ膜を結晶状態に変換させるために要求されるセットパルスの幅よりも小さい。一般に、ＧｅＳｂＴｅ膜またはＧｅＢｉＴｅ膜のような相変化物質膜を結晶状態に変換させるために要求される時間（すなわち、セットパルス幅）は、前記相変化物質を非晶質状態に変換させるために要求される時間（すなわち、リセットパルス幅）よりも大きい。よって、本発明は従来のＧｅＳｂＴｅ膜を相変化物質膜として採用する相変化記憶セルよりも早いプログラム時間を示す改善された相変化記憶セルを提供することができる。
さらに、上述の組成比を有するＧｅＢｉＴｅ膜からなる前記相変化物質パターン３１’または３１”を非晶質状態に変換させるために要求されるリセットパルスの大きさ、すなわちリセット電流は従来のＧｅＳｂＴｅ膜を非晶質状態に変換させるために要求されるリセット電流よりも小さい。一般に、ＧｅＳｂＴｅ膜またはＧｅＢｉＴｅ膜のような相変化物質膜を非晶質状態に変換させるために要求される電流（すなわち、リセット電流）は前記相変化物質膜を結晶状態に変換させるために要求される電流（すなわち、セット電流）よりも大きい。よって、本発明は書き込みモード（すなわち、プログラムモード）において従来のＧｅＳｂＴｅ膜を相変化物質膜として採用する相変化記憶セルと比べて小さい電力消耗を示す、改善された相変化記憶セルを提供することができる。
好ましくは、前記相変化物質パターン３１’、３１”は、図４Ａのダイヤグラムに示すように次の４点（Ｂ１、Ｂ２、Ｂ３及びＢ４）で囲まれた範囲内の組成比を有するＧｅＢｉＴｅ膜とすることができる。
Ｂ１（Ｇｅ３０．７７、Ｂｉ１５．３８、Ｔｅ５３．８５）、
Ｂ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、
Ｂ３（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）、
Ｂ４（Ｇｅ３８．７、Ｂｉ１６．１、Ｔｅ４５．２）。
さらに好ましくは、前記相変化物質パターン３１’、３１”は図４Ａのダイヤグラムに示すように次の６点（Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５及びＣ６）で囲まれた範囲内の組成比を有するＧｅＢｉＴｅ膜とすることができる。
Ｃ１（Ｇｅ３３．３３、Ｂｉ１３．３４、Ｔｅ５３．３３）、
Ｃ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、
Ｃ３（Ｇｅ５４．４３、Ｂｉ０．４７、Ｔｅ４５．１）、
Ｃ４（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）、
Ｃ５（Ｇｅ４７．１、Ｂｉ９．８、Ｔｅ４３．１）、
Ｃ６（Ｇｅ４４、Ｂｉ９、Ｔｅ４７）。
本発明の他の実施形態で、前記相変化物質パターン３１’または３１”は、不純物を含むドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜とすることができる。前記不純物は窒素（Ｎ）、炭素（Ｃ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、酸素（Ｏ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、錫（Ｓｎ）、鉛（Ｐｂ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及び硫黄（Ｓ）からなる群の少なくとも１つの元素とすることができる。この場合、前記不純物の含量は、０．０１ａｔ％〜２０ａｔ％の範囲内とすることができる。前記ドープトＧｅＢｉＴｅ膜またはドープトＧｅＴｅ膜は図４Ｂに示すように図４Ａに示すアンドープトＧｅＢｉＴｅ膜よりも広い範囲の組成比を有することができる。
図４Ｂを参照すれば、前記ドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＴｅ膜はゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される次の４点（Ｄ１、Ｄ２、Ｄ３及びＤ４）で囲まれた範囲内の組成比を有することができる。
Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、
Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、
Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）、
Ｄ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０）。
ここで、前記点（Ｄ２、Ｄ３）間の直線上の座標によって示される組成比を有する相変化物質膜は前記ドープトＧｅＴｅ膜を意味する。すなわち、前記ドープトＧｅＴｅ膜はビスマス（Ｂｉ）を含まない。
前記ドープトＧｅＢｉＴｅ膜は、アンドープトＧｅＢｉＴｅ膜に比べて小さく均一なグレーンを有する。その結果、前記ドープトＧｅＢｉＴｅ膜は、リセット電流及びセットパルス幅の両方でアンドープトＧｅＢｉＴｅ膜より改善された特性を示すことができる。反面、従来のＧｅＳｂＴｅ膜が窒素またはシリコンのような不純物でドーピングされた場合、前記ドープトＧｅＳｂＴｅ膜のリセット電流は減少しても前記ドープトＧｅＳｂＴｅ膜のセットパルス幅はさらに増加する傾向を示す。
図２及び図３をさらに参照すれば、前記相変化抵抗体ＲＰを有する基板上に上部層間絶縁膜３５が提供される。前記上部層間絶縁膜３５上にビットライン３７（図１のＢＬ）が配置され、前記ビットライン３７は前記上部層間絶縁膜３５を貫通するビットラインコンタクトホールを介して前記第１及び第２上部電極３３’、３３”に電気的に接続される。前記ビットライン３７は前記ワードライン１７の上部を横切るように配置することができる。
次に、図２及び図３に示した相変化記憶セルを形成する方法を説明する。
図２及び図３をさらに参照すれば、半導体基板１１の所定領域に素子分離膜１３を形成してセル活性領域１３ａを画定する。前記セル活性領域１３ａ上にゲート絶縁膜１５を形成し、前記ゲート絶縁膜１５を有する基板上にゲート導電膜を形成する。前記ゲート導電膜をパターニングして前記セル活性領域１３ａを横切る一対のゲート電極、すなわち、一対のワードライン１７を形成する。前記ワードライン１７をイオン注入マスクとして用いて前記セル活性領域１３ａ内に不純物イオンを注入して第１及び第２ドレイン領域１９ｄ’、１９ｄ”と共に共通ソース領域１９ｓを形成する。前記共通ソース領域１９ｓは前記ワードラインＷＬ間のセル活性領域１３ａ内に形成され、前記第１及び第２ドレイン領域１９ｄ’、１９ｄ”はそれぞれ前記セル活性領域１３ａの両端に形成される。結果的に、前記セル活性領域１３ａに一対のアクセスモストランジスタ（図１のＴＡ）が形成される。
前記アクセスモストランジスタを有する基板上に第１下部層間絶縁膜２１を形成する。前記第１下部層間絶縁膜２１をパターニングして前記第１ドレイン領域１９ｄ’、前記第２ドレイン領域１９ｄ”及び前記共通ソース領域１９ｓをそれぞれ露出する第１ドレインコンタクトホール２１ｄ’、第２ドレインコンタクトホール２１ｄ”及び共通ソースラインコンタクトホール２１ｓを形成する。前記第１ドレインコンタクトホール２１ｄ’、第２ドレインコンタクトホール２１ｄ”及び共通ソースラインコンタクトホール２１ｓ内に、それぞれ第１ドレインコンタクトプラグ２３ｄ’、第２ドレインコンタクトプラグ２３ｄ”及び共通ソースラインコンタクトプラグ２３ｓを形成することができる。前記コンタクトプラグ２３ｄ’、２３ｄ”、２３ｓはタングステン膜またはドープトポリシリコン膜のような導電膜で形成することができる。
前記コンタクトプラグ２３ｄ’、２３ｄ”、２３ｓを有する基板上に導電膜を形成し、前記導電膜をパターニングして共通ソースライン２５ｓ、第１ドレインパッド２５ｄ’及び第２ドレインパッド２５ｄ”を形成する。前記共通ソースライン２５ｓ、第１ドレインパッド２５ｄ’及び第２ドレインパッド２５ｄ”を有する基板上に第２下部層間絶縁膜２７を形成する。前記第１及び第２下部層間絶縁膜２１、２７は下部層間絶縁膜２８を構成する。
前記第２下部層間絶縁膜２７をパターニングして前記第１及び第２ドレインパッド２５ｄ’、２５ｄ”をそれぞれ露出する第１及び第２相変化抵抗体コンタクトホール２７ｄ’、２７ｄ”を形成する。前記第１及び第２相変化抵抗体コンタクトホール２７ｄ’、２７ｄ”内にそれぞれ第１及び第２下部電極２９ｄ’、２９ｄ”を形成する。前記第１及び第２下部電極２９ｄ’、２９ｄ”は窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）で形成することができる。前記第１及び第２下部電極２９ｄ’、２９ｄ”は、前記第２下部層間絶縁膜２７の上部面と同じであるか低い上部面を有するように形成することができる。
前記第１及び第２下部電極２９ｄ’、２９ｄ”及び前記第２下部層間絶縁膜２７上に相変化物質膜及び上部電極膜を順に形成する。前記上部電極膜は窒化チタン膜（ＴｉＮ）で形成することができ、前記相変化物質膜は図４Ａに示す組成比を有するアンドープトＧｅＢｉＴｅ膜または図４Ｂに示す組成比を有するドープトＧｅＢｉＴｅ膜で形成することができる。前記アンドープトＧｅＢｉＴｅ膜またはドープトＧｅＢｉＴｅ膜は、物理的気相蒸着（physical vapor deposition；ＰＶＤ）技術、化学的気相蒸着（chemical vapor deposition；ＣＶＤ）技術または原子層蒸着（atomic layer deposition；ＡＬＤ）技術を利用して形成することができる。
前記ドープトＧｅＢｉＴｅ膜の不純物が窒素である場合、前記ドープトＧｅＢｉＴｅ膜は窒素を用いた反応性スパッタリング技術を利用して形成することができる。同様に、前記ドープトＧｅＢｉＴｅ膜の不純物が酸素である場合、前記ドープトＧｅＢｉＴｅ膜は酸素を用いた反応性スパッタリング技術を利用して形成することができる。
前記上部電極膜及び前記相変化物質膜をパターニングして前記第１及び第２下部電極２９ｄ’、２９ｄ”をそれぞれ覆う第１及び第２相変化物質パターン３１’、３１”と共に、前記第１及び第２相変化物質パターン３１’、３１”上にそれぞれ積層された第１及び第２上部電極３３’、３３”を形成する。
続いて、前記第１及び第２上部電極３３’、３３”を有する基板上に上部層間絶縁膜３５を形成し、前記上部層間絶縁膜３５をパターニングして前記第１及び第２上部電極３３’、３３”を露出するビットラインコンタクトホール３５ｈを形成する。続いて、前記ビットラインコンタクトホール３５ｈを有する基板上に金属膜のような導電膜を形成し、前記導電膜をパターニングして前記ビットラインコンタクトホール３５ｈを覆うビットライン３７を形成する。
図４Ａ及び図４Ｂを参照して説明したアンドープトＧｅＢｉＴｅ膜またはドープトＧｅＢｉＴｅ膜は、多様な構造を有する相変化記憶セルに適用することができる。例えば、前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は図５に示したセルダイオードを具備する相変化記憶セルに採用することができる。
図５は、図１のアクセスモストランジスタＴＡの代りに、セルダイオードＤを具備する相変化記憶セルで構成されたセルアレイ領域ＣＡ’を示す等価回路図である。
図５を参照すれば、前記セルアレイ領域ＣＡ’は複数個のビットラインＢＬ及び前記複数個のビットラインＢＬを横切る複数個のワードラインＷＬを含む。前記ビットラインＢＬ及びワードラインＷＬの交差点にそれぞれ複数個の相変化記憶セル１００’が配置される。
前記相変化記憶セル１００のそれぞれは、前記ビットラインＢＬのうちのいずれか１つに電気的に接続された相変化抵抗体ＲＰ’及び前記相変化抵抗体ＲＰ’に電気的に接続されたセルダイオードＤを含む。前記相変化抵抗体ＲＰ’は第１及び第２端子と共に、前記第１端子と第２端子との間に介在された相変化物質膜を具備し、前記セルダイオードＤはｐ型半導体及びｎ型半導体を具備する。この場合、前記相変化抵抗体ＲＰ’の前記第１端子は前記セルダイオードＤのｐ型半導体に電気的に接続され、前記相変化抵抗体ＲＰ’の前記第２端子は前記ビットラインＢＬに電気的に接続される。また、前記セルダイオードＤのｎ型半導体は前記ワードラインＷＬのうちのいずれか１つに電気的に接続される。
図６は図５の単位セルを示す平面図であり、図７は図６のＩＩ−ＩＩ’線に沿う断面図である。
図６及び図７を参照すれば、第１導電型の半導体基板５１の所定領域に素子分離膜５３が提供されてライン型の活性領域を画定する。前記活性領域は前記第１導電型と異なる第２導電型の不純物でドーピングされてワードラインＷＬの役割をすることができる。これとは逆に、前記ワードラインＷＬは前記半導体基板５１上に積層された導電性配線とすることができる。前記導電性配線は金属配線またはエピタキシャル半導体パターンとすることができる。
前記ワードラインＷＬ及び前記素子分離膜５３上に下部層間絶縁膜５５が提供される。前記ワードラインＷＬの所定領域は前記下部層間絶縁膜５５を貫通するセルダイオードホール５５ｈによって露出することができる。前記セルダイオードホール５５ｈ内にセルダイオードＤが提供される。前記セルダイオードＤは順に積層されたｎ型半導体５７ｎ及びｐ型半導体５７ｐを具備する。すなわち、前記セルダイオードＤは垂直セルダイオードに相当する。前記セルダイオードＤの上部面は前記下部層間絶縁膜５５の上部面よりも低い場合がある。この場合、前記セルダイオードＤ上の前記セルダイオードホール５５ｈ内に下部電極６３が提供される。前記下部電極６３は窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）とすることができる。前記下部電極６３と前記ｐ型半導体５７ｐとの間にセルダイオード電極５９が提供されることができる。前記セルダイオード電極５９はコバルトシリサイド膜のような金属シリサイド膜とすることができる。前記下部電極６３の側壁は前記セルダイオードホール５５ｈの側壁上に形成された絶縁性スペーサ６１によって囲むことができる。
前記下部電極６３上に順に積層された相変化物質パターン６５及び上部電極６７が提供される。前記相変化物質パターン６５は図３、図４Ａ及び図４Ｂを参照して説明した相変化物質パターン３１’、３１”と同一物質膜とすることができ、前記上部電極６７も図３の上部電極３３’、３３”と同一物質膜とすることができる。前記下部電極６３、前記相変化物質パターン６５及び前記上部電極６７は相変化抵抗体ＲＰ’を構成する。前記下部電極６３の上部面は図７に示すように前記下部層間絶縁膜５５の上部面よりも低い場合がある。この場合、前記相変化抵抗体ＲＰ’は限られた相変化抵抗体に相当することができる。これとは逆に、前記下部電極６３の上部面は前記下部層間絶縁膜５５の上部面と同一レベルを有することができる。この場合、前記相変化抵抗体ＲＰ’は「Ｔ」型の相変化抵抗体に相当することができる。
前記相変化抵抗体ＲＰ’を有する基板上に上部層間絶縁膜６９が提供される。前記上部層間絶縁膜６９上にビットライン７１が配置され、前記ビットライン７１は前記上部層間絶縁膜６９を貫通するビットラインコンタクトホール６９ｈを介して前記上部電極６７に電気的に接続する。前記ビットライン７１は前記ワードラインＷＬの上部を横切るように配置することができる。
次に、図６及び図７に示した相変化記憶セルを形成する方法を説明する。
図６及び図７をさらに参照すれば、第１導電型の半導体基板５１の所定領域に素子分離膜５３を形成してライン型の活性領域を画定する。前記半導体基板５１はシリコン基板とすることができる。前記活性領域内に前記第１導電型と異なる第２導電型の不純物イオンを注入して前記第２導電型のワードラインＷＬを形成する。前記第１及び第２導電型はそれぞれｐ型及びｎ型とすることができる。本発明の他の実施形態で、前記ワードラインＷＬは前記半導体基板５１上に積層されたエピタキシャル層または導電膜で形成することもできる。
前記ワードラインＷＬを有する基板上に下部層間絶縁膜５５を形成する。前記下部層間絶縁膜５５をパターニングして前記ワードラインＷＬの所定領域を露出するセルダイオードホール５５ｈを形成する。前記セルダイオードホール５５ｈ内に順に積層されたｎ型半導体５７ｎ及びｐ型半導体５７ｐを形成する。前記ｎ型半導体５７ｎ及びｐ型半導体５７ｐは、前記ワードラインＷＬをシード層として採用する選択的エピタキシャル成長（selective epitaxial growth；ＳＥＧ）技術を利用して形成することができる。前記ｎ型半導体５７ｎ及びｐ型半導体５７ｐはセルダイオードＤ、すなわち、垂直セルダイオードを構成する。続いて、前記ｐ型半導体５７ｐ表面に選択的にセルダイオード電極５９を形成することができる。前記セルダイオード電極５９は、よく知られているサリサイド(self-aligned silicide；salicide)技術を利用してコバルトシリサイド膜のような金属シリサイド膜で形成することができる。前記セルダイオード電極５９の表面は前記下部層間絶縁膜５５の上部面よりも低い場合がある。
前記セルダイオード電極５９上の前記セルダイオードホール５５ｈの側壁上に絶縁性スペーサ６１を形成することができる。続いて、前記絶縁性スペーサ６１で囲まれたセルダイオードホール５５ｈ内に下部電極６３を形成する。前記下部電極６３は窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）で形成することができる。また前記下部電極６３は、図７に示すようにリセスされて前記下部層間絶縁膜５５の上部面よりも低い表面を有するように形成することができる。これとは逆に、前記下部電極６３は前記下部層間絶縁膜５５の上部面と同一レベルに位置する表面を有するように形成することができる。
前記下部電極６３を有する基板上に相変化物質膜及び上部電極膜を順に形成する。前記上部電極膜は窒化チタン膜（ＴｉＮ）で形成することができ、前記相変化物質膜は図３、図４Ａ及び図４Ｂを参照して説明したものと同一方法を利用して形成することができる。前記上部電極膜及び相変化物質膜をパターニングして前記下部電極６３上に順に積層された相変化物質パターン６５及び上部電極６７を形成する。前記下部電極６３、相変化物質パターン６５及び上部電極６７は相変化抵抗体ＲＰ’を構成する。
前記相変化抵抗体ＲＰ’を有する基板上に図２及び図３を参照して説明したものと同一方法を利用して上部層間絶縁膜６９、ビットラインコンタクトホール６９ｈ及びビットライン７１を形成する。
図８は、本発明の実施形態による相変化記憶セルを採用する電子システム６００の概略的なブロックダイヤグラムである。
図８を参照すれば、前記電子システム６００は、データ保存媒体(data storage media)の役割をする少なくても１つの相変化記憶素子６０２及び前記相変化記憶素子６０２に接続されたプロセッサ６０４を含む。ここで、前記相変化記憶素子６０２は図１ないし図７を参照して説明した相変化記憶セルを含むことができる。前記電子システム６００は、ポータブルノート型パーソナルコンコンピュータ、デジタルビデオカメラまたは携帯電話に相当する。この場合、前記プロセッサ６０４及び前記相変化記憶素子６０２は、ボード上に設けられ、前記プロセッサ６０４実行のためのコード及びデータを保存するためのプログラムメモリとして用いられる。
前記電子システム６００は、入／出力装置６０６を介して個人用コンピュータまたはコンピュータのネットワークのような他の電子システムとデータを交換することができる。前記入／出力装置６０６はコンピュータの周辺バスライン、高速デジタル送信ライン、または無線送／受信用アンテナによってデータを提供することができる。前記プロセッサ６０４と前記相変化記憶素子６０２との間のデータ通信と共に前記プロセッサ６０４と前記入／出力装置６０６との間のデータ通信は、通常のコンピュータバス構造体を利用して行うことができる。
＜実施例＞
図９は、従来技術及び本発明の実施形態によって製造された相変化記憶セルのリセット電流を示すグラフである。図９において、横軸は従来技術及び本発明を区別するためのスプリットグループ（ＮＧＳＴ、ＮＧＢＴ）を示し、縦軸はリセット電流Ｉｒｅｓｅｔを示す。ここで、スプリットグループ（ＮＧＳＴ）は窒素でドーピングされたＧｅＳｂＴｅ膜（Ｎ２−ｄｏｐｅｄ ＧｅＳｂＴｅ ｌａｙｅｒ）を相変化物質膜として採用する従来の相変化記憶セルを現わし、スプリットグループ（ＮＧＢＴ）は本発明の実施形態に従って製造された窒素でドーピングされたＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セルを示す。
図９の測定結果で示すすべての相変化記憶セルは、「Ｔ」型相変化抵抗体の構造を有するように製造された。また、従来の相変化記憶セルに印加されるリセットパルス及びセットパルスの幅は５００ｎｓであり、本発明による相変化記憶セルに印加されるリセットパルス及びセットパルスの幅は１０ｎｓであった。
図９の測定結果が示す相変化記憶セルは、次の表１に記載された工程条件を利用して製造された。
Figure 2007311791
図９を参照すれば、従来の相変化記憶セルをリセットするためには、約１．１ｍＡ〜１．２ｍＡの高いリセット電流Ｉｒｅｓｅｔが要求されており、本発明による相変化記憶セルをリセットさせるためには約０．３８ｍＡの低いリセット電流Ｉｒｅｓｅｔが要求された。これによって、本発明による相変化記憶セルをプログラムさせるのに要求される電力消耗は従来の相変化記憶セルをプログラムさせるのに要求される電力消耗と比べて極めて低いことが理解できる。
図１０は、従来技術及び本発明によって製造された相変化記憶セルのリセット電流とリセットパルス幅との間の関連性を示すグラフである。図１０において、横軸はリセットパルスの幅Ｗを示し、縦軸はリセット電流Ｉｒｅｓｅｔを示す。図１０の測定結果を示す相変化記憶セルは、表１に記載されたものと同一工程条件で製造された。また、図１０のリセット電流のうちいずれか１つのリセット電流を測定するためには互いに同一幅を有するセットパルス及びリセットパルスが連続的に印加された。
図１０を参照すれば、従来の相変化記憶セルのリセット電流Ｉｒｅｓｅｔは、リセットパルスの幅Ｗが５００ｎｓから１０ｎｓまで減少した場合、約１．１ｍＡから約１．７５ｍＡまで増加した。反面、本発明による相変化記憶セルは、リセットパルスの幅Ｗが１００ｎｓから１ｎｓまで減少したにもかかわらず、約０．３ｍＡ〜０．４ｍＡの均一なリセット電流Ｉｒｅｓｅｔを示した。よって、本発明は、相変化記憶セルの電力消耗はもちろん、書き込み速度（プログラム速度）を著しく改善させることができる。
図１１は、本発明によって製造された相変化記憶セルの耐久性テスト結果を示すグラフである。図１１において、横軸は前記相変化記憶セルのプログラムサイクルの回数Ｎ、すなわち、書き込みサイクルの回数を現わし、縦軸は単位セル当りの相変化抵抗体の抵抗Ｒを現わす。ここで、前記相変化記憶セルは表１の本発明に該当する工程条件によって製造された。
前記各プログラムサイクルは、前記相変化記憶セルの相変化抵抗体に１回のリセットパルス及び１回のセットパルスを順次に印加することによって行った。前記リセットパルス及び前記セットパルスのそれぞれは、１０ｎｓ間に印加された。また、前記リセットパルスは、前記相変化抵抗体の相変化物質パターン（すなわち、Ｎ−ｄｏｐｅｄ ＧｅＢｉＴｅ膜）を非晶質状態に変化させるために、約０．３８ｍＡのリセット電流を有するように生成し、前記セットパルスは前記相変化抵抗体の前記相変化物質パターンを結晶状態に変化させるために約０．２ｍＡのセット電流を有するように生成した。
図１１で分かるように、本発明による相変化記憶セルは、１０９サイクルの書き込み動作（プログラム動作）が実行されたにもかかわらず、約３×１０３Ω〜８×１０３Ωの均一なセット抵抗Ｒｓｅｔ及び約３×１０５Ω〜８×１０５Ωの均一なリセット抵抗Ｒｒｅｓｅｔを示した。特に、本発明によれば、前記プログラムサイクルの回数Ｎが増加したにもかかわらず、前記セット抵抗Ｒｓｅｔの増加及び前記リセット抵抗Ｒｒｅｓｅｔの減少が観察されなかった。すなわち、本発明による相変化記憶セルの耐久性はプログラムサイクルの回数Ｎの増加に従って低下されなかった。
さらに、本発明による相変化記憶セルは、図１１に示したように第１プログラムサイクルから安定したセット抵抗Ｒｓｅｔ及び安定したリセット抵抗Ｒｒｅｓｅｔを示した。すなわち、ＧｅＳｂＴｅ膜を相変化物質膜として採用する従来の相変化記憶セルの大部分は電気的なメインプログラム動作の前にファイアリングテストを必ず要求している一方、本発明による相変化記憶セルはいかなるファイアリングテストなしでも成功的なプログラム動作を示す。これは従来の相変化記憶セルに採用されるＧｅＳｂＴｅ膜が準安定相を有する一方、本発明による相変化記憶セルに採用されるＧｅＢｉＴｅ膜は前記準安定相を有しないので、そのようになるものと理解される。
以下では、図４Ａの４点（Ａ１、Ａ２、Ａ３、Ａ４）及びこれらによって囲まれた領域内のあらゆる組成比を有するアンドープトＧｅＢｉＴｅ膜に対する相変化特性の評価結果を説明する。ここで、前記アンドープトＧｅＢｉＴｅ膜は基板上にスパッタリング技術を利用して形成した。前記アンドープトＧｅＢｉＴｅ膜の相変化は、電気的信号なしに、前記アンドープトＧｅＢｉＴｅ膜をその結晶化温度と溶融点との間の温度または前記溶融点よりも高い温度で加熱することで形成される。この場合、前記アンドープトＧｅＢｉＴｅ膜のすべてが結晶状態または非晶質状態に完全に変化された。
前記点（Ａ１、Ａ２、Ａ３、Ａ４）の組成比を有するアンドープトＧｅＢｉＴｅ膜は、表２のような相変化特性を示した。
Figure 2007311791
表２において、抵抗比Rratioは、結晶状態を有するアンドープトＧｅＢｉＴｅ膜の抵抗に対し非晶質状態を有するアンドープトＧｅＢｉＴｅ膜の抵抗の割合を示す。この場合、前記アンドープトＧｅＢｉＴｅ膜の全体が結晶状態または非晶質状態を有するので、前記抵抗比Rratioは相変化物質パターンの一部だけが結晶状態または非晶質状態に変わる実際の相変化記憶セルの抵抗比よりも大きくなれる。また、表２の相変化セル適用可能性は、アンドープトＧｅＢｉＴｅ膜を相変化物質膜として用いて製造された実際の相変化記憶セルが、図１０及び図１１を参照して説明したように０．５ｍＡよりも低く、リセット電流Ｉｒｅｓｅｔ及び１０ｎｓ以下のリセットパルス幅Ｗ（または、セットパルス幅）を現すのかどうかの判断結果を意味する。
表２で分かるように、図４Ａの点（Ａ１、Ａ２、Ａ３、Ａ４）に相応する組成比を有するアンドープトＧｅＢｉＴｅ膜は、すべて１０４よりも高い抵抗比を示し、相変化記憶セルの相変化物質膜として適用可能性を示した。
さらに、前記点（Ａ１、Ａ２、Ａ３、Ａ４）で囲まれた領域内のあらゆる組成比を有するアンドープトＧｅＢｉＴｅ膜の相変化特性もさらに評価された。
図４Ａの点（Ｂ１、Ｂ２）間の直線上の座標によって示される組成比を有する相変化物質膜は表３のような相変化特性を示した。
Figure 2007311791
表３で分かるように、図４Ａの点（Ｂ１、Ｂ２）間の直線上の座標に相応する組成比を有するすべてのアンドープトＧｅＢｉＴｅ膜は１０５よりも高い抵抗比（Ｒｒａｔｉｏ）を示しており、相変化記憶セルの相変化物質膜として適用可能であった。反面、表３の試料番号２０に相当するアンドープトＧｅＢｉＴｅ膜は、図４Ａの点（Ａ１、Ａ２、Ａ３、Ａ４）で囲まれた範囲を脱する組成比を有する物質膜として相変化記憶セルの相変化物質膜として不適合な相変化特性を示した。
また、図４Ａの点（Ｂ３、Ｂ４）間の直線上の座標によって示す組成比を有する相変化物質膜は表４のような相変化特性を示した。
Figure 2007311791
表４で分かるように、図４Ａの点（Ｂ３、Ｂ４）間の直線上の座標に相応する組成比を有するすべてのアンドープトＧｅＢｉＴｅ膜は１０５よりも高い抵抗比を示していて、相変化記憶セルの相変化物質膜として適用可能であった。
さらに、図４Ａの点（Ｃ３、Ｃ６）間の直線上の座標に相応する組成比を有する相変化物質膜は表５のような相変化特性を示した。
Figure 2007311791
表５で分かるように、図４Ａの点（Ｃ３、Ｃ６）間の直線上の座標に相応する組成比を有するすべてのアンドープトＧｅＢｉＴｅ膜（試料２〜１７）は１０４よりも高い抵抗比を示していて、相変化記憶セルの相変化物質膜として適用可能であった。反面、表５の試料１に相当するアンドープトＧｅＢｉＴｅ膜は図４Ａの点（Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６）で囲まれた範囲を脱する組成比を有する物質膜として相変化記憶セルの相変化物質膜として使用するには、少々低い１０の抵抗比を示した。
本発明の実施形態による相変化記憶セルを採用する相変化記憶素子の概略的なブロックダイヤグラムである。 図１のセルアレイ領域の一部を示す平面図である。 図２のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態による相変化記憶セルに採用される相変化物質膜の組成範囲を示す三角形の組成図である。 本発明の他の実施形態による相変化記憶セルに採用される相変化物質膜の組成範囲を示す三角形の組成図である。 図１のセルアレイ領域の他例を示す等価回路図である。 図５のセルアレイ領域の単位セルを示す平面図である。 図６のＩＩ−ＩＩ’線に沿う断面図である。 本発明の実施形態による相変化記憶素子を具備する電子システムの概略的なブロックダイヤグラムである。 従来技術及び本発明によって製造された相変化記憶セルのリセット電流特性を示すグラフである。 従来技術及び本発明によって製造された相変化記憶セルのリセット電流とリセットパルス幅との関連性を示すグラフである。 本発明によって製造された相変化記憶セルの耐久性テスト結果を示すグラフである。
符号の説明
１１ 半導体基板
１３ 素子分離膜
１３ａ セル活性領域
１７ ワードライン
１９ｄ’、１９ｄ” 第１及び第２ドレイン領域
１９ｓ 共通ソース領域
２１ 第１下部層間絶縁膜
２１ｄ’、２１ｄ” 第２ドレインコンタクトホール
２１ｓ 共通ソースラインコンタクトホール
２３ｓ 共通ソースラインコンタクトプラグ、
２３ｄ’、２３ｄ” 第１及び第２ドレインコンタクトプラグ
２５ｄ’、２５ｄ” 第１及び第２ドレインパッド
２５ｓ 共通ソースライン
２９ｄ’、２９ｄ” 第１及び第２下部電極
３１’、３１” 第１及び第２相変化物質パターン
３３’、３３” 第１及び第２上部電極

Claims (43)

  1. 半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜内に提供された第１電極及び第２電極と、
    前記第１電極と第２電極との間に提供され、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有するアンドープトＧｅＢｉＴｅ膜、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含むドープトＧｅＢｉＴｅ膜、または前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含むドープトＧｅＴｅ膜である相変化物質パターンと、
    前記層間絶縁膜上に配置され、前記第２電極に電気的に接続されたビットラインと、
    を含むことを特徴とする相変化記憶セル。
  2. 前記半導体基板上に形成されて前記第１電極に電気的に接続されたセルスイッチング素子をさらに含むことを特徴とする請求項１に記載の相変化記憶セル。
  3. 前記セルスイッチング素子は、前記半導体基板内に形成されたソース領域及びドレイン領域と共に前記ソース領域と前記ドレイン領域との間のチャンネル領域上部に配置されたワードラインを具備するアクセスモストランジスタであって、前記第１電極は前記ソース／ドレイン領域のうちのいずれか１つに電気的に接続されたことを特徴とする請求項２に記載の相変化記憶セル。
  4. 前記セルスイッチング素子は、セルダイオードであることを特徴とする請求項２に記載の相変化記憶セル。
  5. 前記セルダイオードは、前記層間絶縁膜内に順に積層されたｎ型半導体及びｐ型半導体を具備する垂直セルダイオードであり、前記ｐ型半導体は前記第１電極に電気的に接続されたことを特徴とする請求項４に記載の相変化記憶セル。
  6. 前記セルダイオードの前記ｎ型半導体に電気的に接続されたワードラインをさらに含むことを特徴とする請求項５に記載の相変化記憶セル。
  7. 前記第１電極は、窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）であることを特徴とする請求項１に記載の相変化記憶セル。
  8. 前記第２電極は、窒化チタン膜（ＴｉＮ）であることを特徴とする請求項１に記載の相変化記憶セル。
  9. 前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ｂ１（Ｇｅ３０．７７、Ｂｉ１５．３８、Ｔｅ５３．８５）、Ｂ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｂ３（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）及びＢ４（Ｇｅ３８．７、Ｂｉ１６．１、Ｔｅ４５．２））で囲まれた範囲内の組成比を有することを特徴とする請求項１に記載の相変化記憶セル。
  10. 前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される６点（Ｃ１（Ｇｅ３３．３３、Ｂｉ１３．３４、Ｔｅ５３．３３）、Ｃ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｃ３（Ｇｅ５４．４３、Ｂｉ０．４７、Ｔｅ４５．１）、Ｃ４（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）、Ｃ５（Ｇｅ４７．１、Ｂｉ９．８、Ｔｅ４３．１）及びＣ６（Ｇｅ４４、Ｂｉ９、Ｔｅ４７））で囲まれた範囲内の組成比を有することを特徴とする請求項１に記載の相変化記憶セル。
  11. 前記不純物は、窒素（Ｎ）、炭素（Ｃ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、酸素（Ｏ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、錫（Ｓｎ）、鉛（Ｐｂ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及び硫黄（Ｓ）からなる群の少なくとも１つの元素を含むことを特徴とする請求項１に記載の相変化記憶セル。
  12. 前記不純物の含量は、０．０１ａｔ％〜２０ａｔ％の範囲内であることを特徴とする請求項１１に記載の相変化記憶セル。
  13. セルアレイ領域及び周辺回路領域を有する半導体基板と、
    前記半導体基板上に形成された層間絶縁膜と、
    前記セルアレイ領域内の前記層間絶縁膜内に提供された第１電極及び第２電極と、
    前記第１電極と第２電極との間に提供され、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有するアンドープトＧｅＢｉＴｅ膜、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含むドープトＧｅＢｉＴｅ膜、または前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含むドープトＧｅＴｅ膜である相変化物質パターンと、
    前記層間絶縁膜上に配置されて前記第２電極に電気的に接続されたビットラインと、
    を含むことを特徴とする相変化記憶素子。
  14. 前記セルアレイ領域内の前記半導体基板上に形成されて前記第１電極に電気的に接続されたセルスイッチング素子をさらに含むことを特徴とする請求項１３に記載の相変化記憶素子。
  15. 前記セルスイッチング素子は、前記半導体基板内に形成されたソース領域及びドレイン領域と共に前記ソース領域と前記ドレイン領域との間のチャンネル領域上部に配置されたワードラインを具備するアクセスモストランジスタであって、前記第１電極は前記ソース／ドレイン領域のうちのいずれか１つに電気的に接続されたことを特徴とする請求項１４に記載の相変化記憶素子。
  16. 前記セルスイッチング素子は、セルダイオードであることを特徴とする請求項１４に記載の相変化記憶素子。
  17. 前記セルダイオードは、前記層間絶縁膜内に順に積層されたｎ型半導体及びｐ型半導体を具備する垂直セルダイオードであり、前記ｐ型半導体は前記第１電極に電気的に接続されたことを特徴とする請求項１６に記載の相変化記憶素子。
  18. 前記セルダイオードの前記ｎ型半導体に電気的に接続されたワードラインをさらに含むことを特徴とする請求項１７に記載の相変化記憶素子。
  19. 前記第１電極は、窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）であることを特徴とする請求項１３に記載の相変化記憶素子。
  20. 前記第２電極は、窒化チタン膜（ＴｉＮ）であることを特徴とする請求項１３に記載の相変化記憶素子。
  21. 前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ｂ１（Ｇｅ３０．７７、Ｂｉ１５．３８、Ｔｅ５３．８５）、Ｂ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｂ３（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）及びＢ４（Ｇｅ３８．７、Ｂｉ１６．１、Ｔｅ４５．２））で囲まれた範囲内の組成比を有することを特徴とする請求項１３に記載の相変化記憶素子。
  22. 前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される６点（Ｃ１（Ｇｅ３３．３３、Ｂｉ１３．３４、Ｔｅ５３．３３）、Ｃ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｃ３（Ｇｅ５４．４３、Ｂｉ０．４７、Ｔｅ４５．１）、Ｃ４（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）、Ｃ５（Ｇｅ４７．１、Ｂｉ９．８、Ｔｅ４３．１）及びＣ６（Ｇｅ４４、Ｂｉ９、Ｔｅ４７））で囲まれた範囲内の組成比を有することを特徴とする請求項１３に記載の相変化記憶素子。
  23. 前記不純物は窒素（Ｎ）、炭素（Ｃ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、酸素（Ｏ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、錫（Ｓｎ）、鉛（Ｐｂ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及び硫黄（Ｓ）からなる群の少なくとも１つの元素を含むことを特徴とする請求項１３に記載の相変化記憶素子。
  24. 前記不純物の含量は０．０１ａｔ％〜２０ａｔ％の範囲内であることを特徴とする請求項２３に記載の相変化記憶素子。
  25. プロセッサ、前記プロセッサとデータ通信を行う入／出力装置及び前記プロセッサとデータ通信を行う相変化記憶素子を有する電子システムにおいて、
    前記相変化記憶素子は、
    セルアレイ領域及び周辺回路領域を有する半導体基板と、
    前記半導体基板上に形成された層間絶縁膜と、
    前記セルアレイ領域内の前記層間絶縁膜内に提供された第１電極及び第２電極と、
    前記第１電極と第２電極との間に提供され、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有するアンドープトＧｅＢｉＴｅ膜、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含むドープトＧｅＢｉＴｅ膜、または前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含むドープトＧｅＴｅ膜である相変化物質パターンと、
    前記層間絶縁膜上に配置されて前記第２電極に電気的に接続されたビットラインと、
    を含むことを特徴とする電子システム。
  26. 前記セルアレイ領域内の前記半導体基板上に形成されて前記第１電極に電気的に接続されたセルスイッチング素子をさらに含むことを特徴とする請求項２５に記載の電子システム。
  27. 前記セルスイッチング素子は、前記半導体基板内に形成されたソース領域及びドレイン領域と共に、前記ソース領域と前記ドレイン領域との間のチャンネル領域上部に配置されたワードラインを具備するアクセスモストランジスタであって、前記第１電極は前記ソース／ドレイン領域のうちのいずれか１つに電気的に接続されたことを特徴とする請求項２６に記載の電子システム。
  28. 前記セルスイッチング素子は、セルダイオードであることを特徴とする請求項２６に記載の電子システム。
  29. 前記セルダイオードは、前記層間絶縁膜内に順に積層されたｎ型半導体及びｐ型半導体を具備する垂直セルダイオードであり、前記ｐ型半導体は前記第１電極に電気的に接続されたことを特徴とする請求項２８に記載の電子システム。
  30. 前記セルダイオードの前記ｎ型半導体に電気的に接続されたワードラインをさらに含むことを特徴とする請求項２９に記載の電子システム。
  31. 前記第１電極は、窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）であることを特徴とする請求項２５に記載の電子システム。
  32. 前記第２電極は、窒化チタン膜（ＴｉＮ）であることを特徴とする請求項２５に記載の電子システム。
  33. 前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ｂ１（Ｇｅ３０．７７、Ｂｉ１５．３８、Ｔｅ５３．８５）、Ｂ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｂ３（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）及びＢ４（Ｇｅ３８．７、Ｂｉ１６．１、Ｔｅ４５．２））で囲まれた範囲内の組成比を有することを特徴とする請求項２５に記載の電子システム。
  34. 前記アンドープトＧｅＢｉＴｅ膜または前記ドープトＧｅＢｉＴｅ膜は、ゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される６点（Ｃ１（Ｇｅ３３．３３、Ｂｉ１３．３４、Ｔｅ５３．３３）、Ｃ２（Ｇｅ４８．７、Ｂｉ１．０、Ｔｅ５０．３）、Ｃ３（Ｇｅ５４．４３、Ｂｉ０．４７、Ｔｅ４５．１）、Ｃ４（Ｇｅ５９．３、Ｂｉ０．５、Ｔｅ４０．２）、Ｃ５（Ｇｅ４７．１、Ｂｉ９．８、Ｔｅ４３．１）及びＣ６（Ｇｅ４４、Ｂｉ９、Ｔｅ４７））で囲まれた範囲内の組成比を有することを特徴とする請求項２５に記載の電子システム。
  35. 前記不純物は窒素（Ｎ）、炭素（Ｃ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、酸素（Ｏ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、錫（Ｓｎ）、鉛（Ｐｂ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及び硫黄（Ｓ）からなる群の少なくとも１つの元素を含むことを特徴とする請求項２５に記載の電子システム。
  36. 前記不純物の含量は、０．０１ａｔ％〜２０ａｔ％の範囲内であることを特徴とする請求項３５に記載の電子システム。
  37. 半導体基板上に下部層間絶縁膜を形成する段階と、
    前記下部層間絶縁膜内に第１電極を形成する段階と、
    前記下部層間絶縁膜上に前記第１電極と接触する相変化物質パターン及び前記相変化物質パターン上に積層された第２電極を形成する段階であって、前記相変化物質パターンはゲルマニウム（Ｇｅ）、ビスマス（Ｂｉ）及びテルル（Ｔｅ）の頂点を具備する三角形の組成図上の座標によって示される４点（Ａ１（Ｇｅ２１．４３、Ｂｉ１６．６７、Ｔｅ６１．９）、Ａ２（Ｇｅ４４．５１、Ｂｉ０．３５、Ｔｅ５５．１４）、Ａ３（Ｇｅ５９．３３、Ｂｉ０．５、Ｔｅ４０．１７）及びＡ４（Ｇｅ３８．７１、Ｂｉ１６．１３、Ｔｅ４５．１６））で囲まれた範囲内の組成比を有するアンドープトＧｅＢｉＴｅ膜、前記三角形の組成図上の座標によって示される４点（Ｄ１（Ｇｅ１０、Ｂｉ２０、Ｔｅ７０）、Ｄ２（Ｇｅ３０、Ｂｉ０、Ｔｅ７０）、Ｄ３（Ｇｅ７０、Ｂｉ０、Ｔｅ３０）及びＤ４（Ｇｅ５０、Ｂｉ２０、Ｔｅ３０））で囲まれた範囲内の組成比を有しながら不純物を含むドープトＧｅＢｉＴｅ膜、または前記点（Ｄ２、Ｄ３）間の直線上の座標に相応する組成比を有しながら不純物を含むドープトＧｅＴｅ膜で形成される段階と、
    前記相変化物質パターン及び前記第２電極を有する基板上に上部層間絶縁膜を形成する段階と、
    前記上部層間絶縁膜をパターニングして前記第２電極を露出させるビットラインコンタクトホールを形成する段階と、
    前記上部層間絶縁膜上に前記ビットラインコンタクトホールを介して前記第２電極に電気的に接続されたビットラインを形成する段階と、
    を含むことを特徴とする相変化記憶セルの製造方法。
  38. 前記下部層間絶縁膜を形成する前に前記半導体基板上にアクセスモストランジスタを形成する段階をさらに含み、前記第１電極は前記アクセスモストランジスタのソース領域及びドレイン領域のうちのいずれか１つに電気的に接続されたことを特徴とする請求項３７に記載の相変化記憶セルの製造方法。
  39. 前記下部層間絶縁膜を形成する前に前記半導体基板内に、または前記半導体基板上にワードラインを形成する段階と、
    前記第１電極を形成する前に前記下部層間絶縁膜内に順に積層されたｎ型半導体及びｐ型半導体を具備するセルダイオードを形成する段階と、をさらに含み、
    前記セルダイオードの前記ｎ型半導体は前記ワードラインに電気的に接続されて前記第１電極は前記セルダイオードの前記ｐ型半導体上に形成されることを特徴とする請求項３７に記載の相変化記憶セルの製造方法。
  40. 前記第１電極は窒化チタン膜（ＴｉＮ）または窒化チタンアルミニウム膜（ＴｉＡｌＮ）で形成することを特徴とする請求項３７に記載の相変化記憶セルの製造方法。
  41. 前記相変化物質パターンは物理的気相蒸着（ＰＶＤ）技術、化学的気相蒸着（ＣＶＤ）技術または原子層蒸着（ＡＬＤ）技術を利用して形成することを特徴とする請求項３７に記載の相変化記憶セルの製造方法。
  42. 前記不純物は、窒素（Ｎ）、炭素（Ｃ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、酸素（Ｏ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、錫（Ｓｎ）、鉛（Ｐｂ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及び硫黄（Ｓ）からなる群の少なくとも１つの元素を含み、前記不純物の含量は、０．０１ａｔ％〜２０ａｔ％の範囲内であることを特徴とする請求項３７に記載の相変化記憶セルの製造方法。
  43. 前記第２電極は、窒化チタン膜（ＴｉＮ）で形成することを特徴とする請求項３７に記載の相変化記憶セルの製造方法。
JP2007125944A 2006-05-19 2007-05-10 ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 Pending JP2007311791A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045298A KR100782482B1 (ko) 2006-05-19 2006-05-19 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007311791A true JP2007311791A (ja) 2007-11-29
JP2007311791A5 JP2007311791A5 (ja) 2010-06-24

Family

ID=38711253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007125944A Pending JP2007311791A (ja) 2006-05-19 2007-05-10 ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法

Country Status (5)

Country Link
US (1) US7817464B2 (ja)
JP (1) JP2007311791A (ja)
KR (1) KR100782482B1 (ja)
CN (1) CN101075632A (ja)
TW (1) TWI338391B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311666A (ja) * 2007-06-18 2008-12-25 Samsung Electronics Co Ltd 可変抵抗不揮発性メモリセル及びそれの製造方法
JP2010157708A (ja) * 2008-12-29 2010-07-15 Marcello Mariani 相変化メモリのｆｅｏｌプロセスフローにおける回路及びメモリアレイの相対的高さの制御

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100637235B1 (ko) * 2005-08-26 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US8003971B2 (en) * 2008-03-19 2011-08-23 Qimonda Ag Integrated circuit including memory element doped with dielectric material
JP5718808B2 (ja) 2008-04-25 2015-05-13 エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ． テルルおよびセレン薄膜のａｌｄのための前駆体の合成および使用
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) * 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
KR101535462B1 (ko) * 2009-08-27 2015-07-09 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101829380B1 (ko) 2009-10-26 2018-02-19 에이에스엠 인터내셔널 엔.브이. ５ａ족 원소 함유 박막의 원자 층 증착용 전구체의 합성 및 용도
KR20110103160A (ko) * 2010-03-12 2011-09-20 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US8456888B2 (en) * 2010-10-07 2013-06-04 Hynix Semiconductor Inc. Semiconductor memory device including variable resistance elements and manufacturing method thereof
CN102569645A (zh) * 2010-12-17 2012-07-11 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US8598562B2 (en) 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
KR20130123904A (ko) * 2012-05-04 2013-11-13 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5905858B2 (ja) 2012-08-13 2016-04-20 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ Ａｌｄ／ｃｖｄプロセスにおけるｇｓｔ膜のための前駆体
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
CN104485417A (zh) * 2014-12-16 2015-04-01 曲阜师范大学 一种提高GeSbTe相变性能的技术及其薄膜制备方法
CN104795494B (zh) * 2015-04-27 2018-04-13 江苏理工学院 用于高速相变存储器的GeTe/Sb类超晶格相变薄膜材料及其制备方法
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US11314109B1 (en) * 2016-05-20 2022-04-26 URL Laboratories, LLC Electrically switchable infrared mirrors using phase-change chalcogenides materials
US10050196B1 (en) * 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
WO2020012916A1 (ja) * 2018-07-10 2020-01-16 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス
KR102118734B1 (ko) * 2018-09-07 2020-06-09 한국과학기술연구원 4성분계 이상의 캘코제나이드 상변화 물질 및 이를 포함하는 메모리 소자

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000054982A1 (en) * 1999-03-15 2000-09-21 Matsushita Electric Industrial Co., Ltd. Information recording medium and method for manufacturing the same
JP2003188349A (ja) * 2001-10-31 2003-07-04 Hewlett Packard Co <Hp> メモリ・セル構造
WO2004025640A1 (ja) * 2002-09-13 2004-03-25 Matsushita Electric Industrial Co., Ltd. 情報記録媒体とその製造方法
JP2004155177A (ja) * 2002-09-10 2004-06-03 Hitachi Maxell Ltd 情報記録媒体
WO2005031752A1 (ja) * 2003-09-26 2005-04-07 Kanazawa University Technology Licensing Organization Ltd. 多値メモリおよびそのための相変化型記録媒体への記録方法
JP2005209252A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 相変化メモリ及び相変化記録媒体
WO2005076355A1 (ja) * 2004-02-06 2005-08-18 Renesas Technology Corp. 記憶装置
US20050227035A1 (en) * 2004-04-07 2005-10-13 Hitachi Maxell, Ltd. Information recording medium
JP2005317955A (ja) * 2004-04-02 2005-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2005340837A (ja) * 2004-05-27 2005-12-08 Samsung Electronics Co Ltd 酸素障壁膜で覆われた相変化記憶素子を有する半導体素子、これを用いる電子システム及びこれを製造する方法
JP2006514440A (ja) * 2003-04-03 2006-04-27 株式会社東芝 相変化メモリ装置
JP2007157776A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体記録素子

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4820394A (en) * 1984-11-21 1989-04-11 Energy Conversion Devices, Inc. Phase changeable material
US4653024A (en) * 1984-11-21 1987-03-24 Energy Conversion Devices, Inc. Data storage device including a phase changeable material
CN1010519B (zh) * 1985-09-25 1990-11-21 松下电器产业株式会社 可逆的光学情报记录介质
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4924436A (en) * 1987-06-22 1990-05-08 Energy Conversion Devices, Inc. Data storage device having a phase change memory medium reversible by direct overwrite and method of direct overwrite
JPH01220236A (ja) * 1988-02-29 1989-09-01 Hoya Corp 書き替え可能な相変化型光メモリ媒体
JPH03297689A (ja) * 1990-04-17 1991-12-27 Toray Ind Inc 情報記録媒体
US5194363A (en) * 1990-04-27 1993-03-16 Matsushita Electric Industrial Co., Ltd. Optical recording medium and production process for the medium
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5552608A (en) * 1995-06-26 1996-09-03 Philips Electronics North America Corporation Closed cycle gas cryogenically cooled radiation detector
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
WO1998047142A1 (fr) * 1997-04-16 1998-10-22 Asahi Kasei Kogyo Kabushiki Kaisha Procede de production d'un support optique d'enregistrement d'informations et support optique d'enregistrement d'informations produit avec ce procede
JPH10340489A (ja) 1997-06-04 1998-12-22 Victor Co Of Japan Ltd 相変化型光ディスク及び相変化型光ディスクの製造方法
DE69835065T2 (de) * 1997-11-17 2007-02-01 Mitsubishi Kagaku Media Co., Ltd. Optisches Aufzeichnungsmedium
WO1999066271A1 (en) * 1998-06-17 1999-12-23 Craig H Randall Cryogenic freezing of liquids
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6258062B1 (en) * 1999-02-25 2001-07-10 Joseph M. Thielen Enclosed container power supply for a needleless injector
JP2000260073A (ja) * 1999-03-10 2000-09-22 Nec Corp 誘電体膜の製造方法及びその誘電体膜を用いた相変化型光ディスク媒体とその製造方法
US6496946B2 (en) * 1999-05-10 2002-12-17 Motorola, Inc. Electronic control apparatus with memory validation and method
DE19946073A1 (de) * 1999-09-25 2001-05-10 Volkswagen Ag System zur Steuerung von Fahrzeugkomponenten nach dem "Drive By Wire"-Prinzip
US6365256B1 (en) * 2000-02-29 2002-04-02 Eastman Kodak Company Erasable phase change optical recording elements
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) * 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
DE50113829D1 (de) 2000-10-27 2008-05-21 Vdo Automotive Ag Verfahren und Einrichtung zur Bestimmung eines Lenkwinkels eines Kraftfahrzeuges
US6437383B1 (en) * 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
KR100453540B1 (ko) * 2001-01-03 2004-10-22 내셔널 사이언스 카운실 재기록가능한 상변화형 광기록 조성물 및 재기록가능한상변화형 광디스크
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6588540B2 (en) * 2001-07-26 2003-07-08 Delphi Technologies, Inc. Steer-by-wire redundant handwheel control
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
EP1428212A4 (en) * 2001-09-01 2008-01-09 Energy Conversion Devices Inc STORING DATA INCREASED IN OPTICAL MEMORY AND RECOVERY SYSTEMS USING BLUE LASERS AND / OR PLASMON LENSES
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
JP2003168222A (ja) * 2001-09-20 2003-06-13 Victor Co Of Japan Ltd 情報記録担体及び情報記録担体の再生方法及び情報記録担体の再生装置
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6690026B2 (en) * 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
JPWO2003036632A1 (ja) * 2001-10-19 2005-02-17 松下電器産業株式会社 光学的情報記録媒体及びその製造方法
US6885021B2 (en) * 2001-12-31 2005-04-26 Ovonyx, Inc. Adhesion layer for a polymer memory device and method therefor
US6648098B2 (en) * 2002-02-08 2003-11-18 Bose Corporation Spiral acoustic waveguide electroacoustical transducing system
US6972430B2 (en) * 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6899938B2 (en) * 2002-02-22 2005-05-31 Energy Conversion Devices, Inc. Phase change data storage device for multi-level recording
JPWO2003071531A1 (ja) * 2002-02-25 2005-06-16 株式会社日鉱マテリアルズ 相変化型メモリー用スパッタリングターゲット及び該ターゲットを用いて形成された相変化メモリー用膜並びに前記ターゲットの製造方法
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100476893B1 (ko) * 2002-05-10 2005-03-17 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
US6759267B2 (en) * 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
JP3786665B2 (ja) 2002-09-10 2006-06-14 日立マクセル株式会社 情報記録媒体
US6884991B2 (en) * 2002-09-10 2005-04-26 Trw Inc. Steering wheel angle sensor
KR20040078646A (ko) * 2002-10-11 2004-09-10 미쓰비시덴키 가부시키가이샤 표시장치
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US7049623B2 (en) * 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
US6869883B2 (en) * 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
US7205562B2 (en) * 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
US20040115945A1 (en) * 2002-12-13 2004-06-17 Lowrey Tyler A. Using an electron beam to write phase change memory devices
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
KR100543445B1 (ko) 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
JP4181490B2 (ja) 2003-03-25 2008-11-12 松下電器産業株式会社 情報記録媒体とその製造方法
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
JP4006410B2 (ja) 2003-09-22 2007-11-14 日立マクセル株式会社 情報記録媒体
JP4145773B2 (ja) 2003-11-06 2008-09-03 パイオニア株式会社 情報記録再生装置および記録媒体
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858277B1 (en) * 1999-03-15 2005-02-22 Matsushita Electric Industrial Co., Ltd. Information recording medium and method for manufacturing the same
WO2000054982A1 (en) * 1999-03-15 2000-09-21 Matsushita Electric Industrial Co., Ltd. Information recording medium and method for manufacturing the same
JP2003188349A (ja) * 2001-10-31 2003-07-04 Hewlett Packard Co <Hp> メモリ・セル構造
JP2004155177A (ja) * 2002-09-10 2004-06-03 Hitachi Maxell Ltd 情報記録媒体
WO2004025640A1 (ja) * 2002-09-13 2004-03-25 Matsushita Electric Industrial Co., Ltd. 情報記録媒体とその製造方法
JP2006514440A (ja) * 2003-04-03 2006-04-27 株式会社東芝 相変化メモリ装置
WO2005031752A1 (ja) * 2003-09-26 2005-04-07 Kanazawa University Technology Licensing Organization Ltd. 多値メモリおよびそのための相変化型記録媒体への記録方法
JP2005209252A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 相変化メモリ及び相変化記録媒体
WO2005076355A1 (ja) * 2004-02-06 2005-08-18 Renesas Technology Corp. 記憶装置
JP2005317955A (ja) * 2004-04-02 2005-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US20050227035A1 (en) * 2004-04-07 2005-10-13 Hitachi Maxell, Ltd. Information recording medium
JP2005340837A (ja) * 2004-05-27 2005-12-08 Samsung Electronics Co Ltd 酸素障壁膜で覆われた相変化記憶素子を有する半導体素子、これを用いる電子システム及びこれを製造する方法
JP2007157776A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体記録素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311666A (ja) * 2007-06-18 2008-12-25 Samsung Electronics Co Ltd 可変抵抗不揮発性メモリセル及びそれの製造方法
JP2010157708A (ja) * 2008-12-29 2010-07-15 Marcello Mariani 相変化メモリのｆｅｏｌプロセスフローにおける回路及びメモリアレイの相対的高さの制御

Also Published As

Publication number Publication date
KR100782482B1 (ko) 2007-12-05
TWI338391B (en) 2011-03-01
KR20070111896A (ko) 2007-11-22
CN101075632A (zh) 2007-11-21
US7817464B2 (en) 2010-10-19
US20070267721A1 (en) 2007-11-22
TW200805722A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
JP5544104B2 (ja) 抵抗メモリ素子及びその形成方法
US8605495B2 (en) Isolation device free memory
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
KR100810615B1 (ko) 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
CN100550408C (zh) 非易失存储元件及其制造方法
JP5420436B2 (ja) 不揮発性記憶装置およびその製造方法
CN100595930C (zh) 电可重写非易失存储元件
CN102820299A (zh) 存储器件
US11716911B2 (en) Electronic device
US8039299B2 (en) Method for fabricating an integrated circuit including resistivity changing material having a planarized surface
WO2010140210A1 (ja) 半導体記憶装置およびその製造方法
US10818730B2 (en) Semiconductor memory device
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
US8791448B2 (en) Semiconductor memory devices having strapping contacts
US10741491B1 (en) Electronic device and method of fabricating the same
US20230403955A1 (en) Semiconductor memory device
TWI407549B (zh) 相變記憶體
US20100163836A1 (en) Low-volume phase-change material memory cell

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131106

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131220