JP2010157708A - 相変化メモリのｆｅｏｌプロセスフローにおける回路及びメモリアレイの相対的高さの制御 - Google Patents
相変化メモリのｆｅｏｌプロセスフローにおける回路及びメモリアレイの相対的高さの制御 Download PDFInfo
- Publication number
- JP2010157708A JP2010157708A JP2009273924A JP2009273924A JP2010157708A JP 2010157708 A JP2010157708 A JP 2010157708A JP 2009273924 A JP2009273924 A JP 2009273924A JP 2009273924 A JP2009273924 A JP 2009273924A JP 2010157708 A JP2010157708 A JP 2010157708A
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- cmos
- phase change
- cmos logic
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000008569 process Effects 0.000 title claims abstract description 21
- 230000008859 change Effects 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 32
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000012782 phase change material Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000005055 memory storage Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 4
- 238000003860 storage Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- -1 STI nitride Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化メモリのＦＥＯＬプロセスフローにおいて回路及びメモリアレイの相対的高さを制御する。
【解決手段】ＰＣＭ部分が埋設されたＣＭＯＳ論理部分は、ゲート酸化物及びポリシリコンゲートの厚みで測定されたゲート構造体の高さだけリセス加工されて、ＣＭＯＳ論理部分とＰＣＭ部分との平坦性を与える。
【選択図】図１
【解決手段】ＰＣＭ部分が埋設されたＣＭＯＳ論理部分は、ゲート酸化物及びポリシリコンゲートの厚みで測定されたゲート構造体の高さだけリセス加工されて、ＣＭＯＳ論理部分とＰＣＭ部分との平坦性を与える。
【選択図】図１
Description
本発明の実施形態は、メモリに係り、より詳細には、相変化メモリ（ＰＣＭ）に係る。
ＰＣＭは、好都合な書き込み速度、小さなセルサイズ及び簡単な回路のために次世代の有望な不揮発性メモリ技術である。ＰＣＭは、メモリセルを高抵抗状態及び低抵抗状態へ移行させる電流パルスでの抵抗加熱によりプログラムできるカルコゲナイド材料の相移行に基づくものである。ＰＣＭプロセスと、記憶装置を組み合わせ論理装置と共に埋設する相補的金属酸化物半導体（ＣＭＯＳ）プロセスとの製造適合性を改善するためにプロセスの改善が必要とされる。
本発明の要旨は、明細書の結論部分に詳細に指摘され、個別に請求される。しかしながら、本発明は、その編成及び動作方法、並びにその目的、特徴及び効果と共に、添付図面を参照した以下の詳細な説明から最も良く理解できよう。
図示簡単化及び明瞭化のために、図示された要素は、必ずしも正しいスケールで描かれていないことが明らかである。例えば、幾つかの要素の大きさは、明瞭化のために、他の要素に対して誇張されている。更に、適切と考えられるところでは、対応する要素又は同様の要素を指示するために幾つかの図面において参照番号が繰り返されている。
以下の詳細な説明において、本発明を完全に理解するために多数の特定の細部が述べられている。しかしながら、当業者であれば、これらの特定の細部を伴わずに本発明を実施できることが理解されよう。他の点について、良く知られた方法、手順、コンポーネント及び回路は、本発明を不明瞭にしないために、詳細に説明しない。
図１に示す実施形態は、ＣＭＯＳ回路及びメモリアレイの相対的な高さを制御するために本発明による製造ステップを利用する埋設相変化メモリ（ＰＣＭ）をもつ通信装置１０を示す。この通信装置１０は、他のオーバー・ジ・エア(over-the-air)通信装置と無線通信できるようにするための１つ以上のアンテナ構造体１４を含むことができる。従って、通信装置１０は、例えば、ワイヤレス・フィデリティ（Ｗｉ−Ｆｉ）、ＷｉＭａｘ及びモバイルＷｉＭａｘ、ワイドバンドコード分割多重アクセス（ＷＣＤＭＡ）、及びグローバルシステム・フォー・モバイルコミュニケーション（ＧＳＭ）ネットワークのようなワイヤレスネットワークにおいて動作するセルラー装置又はデバイスとして動作できるが、本発明は、これらのネットワークのみで動作するように限定されない。通信装置１０の同じプラットホームに一緒に配置される無線サブシステムは、ネットワーク内の他の装置とのＲＦ／位置スペースにおいて異なる周波数帯域で通信する能力を備えている。
この実施形態は、変調／復調を受け容れるためにトランシーバ１２へのアンテナ構造体１４の結合を示している。一般的に、アナログフロントエンドトランシーバ１２は、スタンドアローン高周波（ＲＦ）個別又は一体的アナログ回路でもよいし、又は１つ以上のプロセッサコア１６及び１８を有するプロセッサが埋め込まれてもよい。複数のコアは、それらのコアにわたって処理ワークロードを分担できるようにすると共に、基本帯域ファンクション及びアプリケーションファンクションを取り扱うことができるようにする。データ及びインストラクションは、プロセッサと、システムメモリ２０のメモリ記憶装置との間のインターフェイスを経て転送することができる。
ワイヤレスアーキテクチャーが図示されているが、本発明は、オーバー・ジ・エア通信を含まない実施形態に使用されてもよいことに注意されたい。例えば、システムメモリ２０は、揮発性メモリ及び相変化材料を有する不揮発性メモリ２２の両方を有してもよい。又、不揮発性メモリ２２は、メモリアレイのオペレーションモード及びメモリにより与えられる他のファンクションを制御するためにＣＭＯＳ回路も含む。従って、不揮発性メモリ２２は、ＣＭＯＳ回路部分、及び相変化材料をもつメモリアレイ部分の相対的な高さを制御するために本発明による製造ステップを利用することができる。
図２は、回路部分２１０におけるＣＭＯＳトランジスタを伴う相変化メモリと、メモリアレイ部分２１２に配置されたバイポーラ接合トランジスタ（ＢＪＴ）セレクタとを示す。従来の処理では、ＣＭＯＳ部分におけるＣＭＯＳデバイスのゲート構造が基板の上面に形成され、一方、一体化されたＢＪＴセレクタは、基板のその面の下にエミッタ、ベース及びコレクタ領域が形成される。従って、従来の製造プロセスでは、ＣＭＯＳゲートの高さがアレイゲートより高くなる。この高さの相違は、特に、メモリ素子、コンタクト及び相互接続部を構築するに必要なディープサブミクロン技術において、平坦性に著しい制約を課することがある。
ＰＣＭセルは、周期律表のＶＩ族の元素の合金を含み、例えば、Ｔｅ又はＳｅのような元素は、カルコゲナイド又はカルコゲニック材料と称される。カルコゲナイドは、データ保持をなすと共に、不揮発性メモリから電力を取り去った後も安定のままであるように、相変化メモリセルに好都合に使用することができる。例えば、相変化材料としてＧｅ2Ｓｂ2Ｔｅ5を取り上げると、メモリ記憶に有用な個別の電気的特性を有する２つの相が表され、即ち高抵抗を示すアモルファス相（リセット状態）と、低抵抗を示す結晶相（セット状態）である。
図３は、ＣＭＯＳトランジスタを形成するための回路部分２１０と、相変化材料と組み合わせてＢＪＴセレクタを形成するためのアレイ部分２１２とを有するシリコンウェハの断面図である。図示されたように、アレイ部分２１２は、保護層２１４、例えば、窒化物で覆われ、次いで、回路部分２１０がリセス加工される。窒化物マスクは、酸化物を成長させてはならないメモリアレイの選択された部分を覆うもので、酸化体を通さない保護層である。しかしながら、回路部分２１０では、制御された酸化で、シリコン表面の選択された部分に酸化物が成長する。例えば、回路部分２１０に適当な量の酸化シリコン２１６が成長され、次いで、エッチング除去されるような選択的酸化により、リセスを得ることができる。リセス加工された酸化分離構造は、リセス加工された酸化分離構造の下に拡散領域を導入することに係る。
回路部分２１０をリセス加工するのとは別に、非等方性湿式エッチングプロセス、例えば、テトラメチルアンモニウムヒドロオキシド（ＴＭＡＨ）を非等方性エッチング剤として使用して、回路部分２１０のシリコンをリセス加工してもよい。更に別の仕方は、保護層２１４を使用するのではなく、ホトレジストプロセスを使用して、アレイ部分２１２をマスクする乾式エッチングである。
本発明の特徴によれば、プロセスフローに対してなされる特定の変更は、ＣＭＯＳトランジスタ及びＢＪＴセレクタを製造するときに生じる高さの相違を排除する上で助けとなる。図４は、回路部分２１０におけるリセス加工に続いて意図的に存在する高さ“ｈ”を有する段４１０を示す。酸化シリコンがエッチング除去されたときに、段４１０によって測定される回路部分２１０とアレイ部分２１２との間の残りの高さの相違は、本発明の設計による所定値である。より詳細には、段４１０の高さ“ｈ”は、ＣＭＯＳゲート酸化物の厚みとポリシリコンＣＭＯＳゲートの厚みとの和に等しくセットされる。従って、酸化シリコンは、ゲートポリシリコンと結合されるゲート酸化物より成るＣＭＯＳゲート構造の高さに実質的に一致する所定の既知の厚みだけエッチングされる。
図５は、パッド酸化物上に堆積された窒化物層５１０と、回路部分２１０及びアレイ部分２１２の両方に堆積されたバッファ酸化物であって、厚み“ｈ”を有する堆積された窒化物層５２０から窒化物層５１０を分離するのに使用されるバッファ酸化物とを示している。
図６は、第２の窒化物層、即ち窒化物層５２０が、アレイ部分２１２のみから除去されたところを示す。アレイ部分２１２上の窒化物層５１０は、ＣＭＰプロセスに対する停止層として働く。次いで、溝掘り、側壁酸化、ギャップ充填、及びフィールド酸化物ＣＭＰを含む標準的ＳＴＩプロセスフローが回路部分２１０上で行われる。
図７は、アレイ部分２１２上の窒化物層５１０がＣＭＰプロセスのための停止層として働くことを示している。
図８は、ＳＴＩ窒化物の硬いマスク、即ち回路部分２１０における窒化物層５１０及び５２０と、アレイ部分２１２における窒化物層５１０とが除去されたところを示す。図９は、ＣＭＯＳウェル９０２、ＣＭＯＳゲート酸化物９０４、及びＣＭＯＳゲートポリシリコン層９０６が回路部分２１０に堆積されて形成される標準的な仕方で進行するプロセスフローを示す。ＣＭＯＳゲート酸化物９０４及びＣＭＯＳゲートポリシリコン層９０６は、アレイ部分２１２にも堆積される。
図１０は、ＣＭＯＳゲートポリシリコン９０６がアレイ部分２１２から除去され、そしてバッファ酸化物１００２及びＳＴＩ窒化物の硬いマスク１００４が回路部分２１０及びアレイ部分２１２の両方に堆積されたところを示す。
図１１は、バイポーラ接合トランジスタ（ＢＪＴ）セレクタのためのバイポーラ接合のエミッタ１１０２、ベース１１０４及びコレクタ１１０６を形成するメモリアレイ部分２１２のＳＴＩプロセスを示す。回路部分２１０において、ＣＭＯＳポリパターン化、軽くドープされたドレイン（ＬＤＤ）接合の形成、スペーサ及びソース／ドレイン接合の形成で、論理的機能を与えるためのゲートが形成される。
これで、本発明によるプロセスフローを適用することで、ＢＪＴアレイの頂部及びＣＭＯＳ回路の頂部は、フロントエンドプロセスフローの終わりにほぼ同じレベルで製造することができ、従って、メモリセル及びバックエンドオブライン（ＢＥＯＬ）一体化に必要な平坦性を保証できることが明らかであろう。ＣＭＯＳデバイスを回路部分に形成できると共に、接合デバイスをアレイ部分に充分な平坦性で形成することができる。ここに述べるリセス加工は、メモリセルにおけるヒータの形成及びカルコゲナイドの画成を許すと共に、更に高価な平坦化層及び／又は付加的な緊密ピッチコンタクトを追加せずにウェハ上に形成されたアクティブなコンポーネントを相互接続するための金属層及びコンタクトも許す。リセス加工は更に、メモリセルを、更に別のコンタクトレベルによってエミッタ領域に接続することなくエミッタ領域上に直接構築することも許す。
本発明の幾つかの特徴を図示して説明したが、多数の修正や、置き換え、変更及び等効物が当業者に明らかであろう。それ故、特許請求の範囲は、本発明の真の精神に含まれるこのような全ての変更や修正を包含することを意図すると理解されたい。
以上の説明では、本発明を、その特定の実施形態を参照して述べた。しかしながら、特許請求の範囲に規定される本発明の広い精神及び範囲から逸脱せずに、種々の変更や修正がなされ得ることが明らかであろう。従って、本明細書及び図面は、本発明を単に例示するもので、それに限定するものではない。
１０：通信装置
１２：アナログフロントエンドトランシーバ
１４：アンテナ構造体
１６、１８：プロセッサコア
２０：システムメモリ
２２：不揮発性メモリ
２１０：回路部分
２１２：メモリアレイ部分
２１４：保護層
２１６：酸化シリコン
４１０：段
５１０、５２０：窒化物層
９０２：ＣＭＯＳウェル
９０４：ＣＭＯＳゲート酸化物
９０６：ＣＭＯＳゲートポリシリコン層
１２：アナログフロントエンドトランシーバ
１４：アンテナ構造体
１６、１８：プロセッサコア
２０：システムメモリ
２２：不揮発性メモリ
２１０：回路部分
２１２：メモリアレイ部分
２１４：保護層
２１６：酸化シリコン
４１０：段
５１０、５２０：窒化物層
９０２：ＣＭＯＳウェル
９０４：ＣＭＯＳゲート酸化物
９０６：ＣＭＯＳゲートポリシリコン層
Claims (18)
- 接合装置を含むメモリ記憶のためのアレイ部分と、
前記アレイ部分との実質的な平坦性を与えるために製造中にリセス加工されるＣＭＯＳ組み合わせ論理装置のための回路部分と、
を備えた相変化メモリ（ＰＣＭ）装置。 - 前記回路部分は、前記回路部分が製造中にリセス加工される量に実質的に一致する厚みをもつゲート酸化物及びポリシリコンゲートを含む、請求項１に記載のＰＣＭ装置。
- 前記アレイ部分をリセス加工から保護するために製造中に堆積されるが、リセス加工を許すために前記回路部分は覆わない保護層を更に備えた、請求項１に記載のＰＣＭ装置。
- 前記アレイ部分を覆う前記保護層は、窒化物層である、請求項３に記載のＰＣＭ装置。
- 前記回路部分が前記アレイ部分の表面より下にリセス加工される高さは、金属層及びコンタクトがアクティブなコンポーネントを相互接続するのを更に許すに充分な平坦性を与える、請求項１に記載のＰＣＭ装置。
- 前記接合装置は、フロントエンドプロセスフローの終わりにＣＭＯＳ回路の頂部とほぼ同じレベルに頂部を有するバイポーラ接合トランジスタ（ＢＪＴ）アレイである、請求項１に記載のＰＣＭ装置。
- 相変化メモリ（ＰＣＭ）の相変化材料に結合されたセレクタ接合装置と、
ゲート酸化物及びポリシリコンゲートの高さに実質的に一致する高さで前記ＰＣＭがリセス加工されて埋設されるＣＭＯＳ区分であって、このＣＭＯＳ区分と前記ＰＣＭとの平坦性を与えるようにしたＣＭＯＳ区分と、
を備えた装置。 - 前記ＣＭＯＳ区分がリセス加工されるときにアレイ部分を保護するために窒化物層が前記ＰＣＭを覆う、請求項７に記載の装置。
- 前記ＰＣＭは、エッチング除去される前記ＣＭＯＳ区分の酸化シリコンの量だけ成長する選択的酸化によりリセス加工される、請求項７に記載の装置。
- 前記ＣＭＯＳ区分は、前記ＣＭＯＳ区分と前記ＰＣＭとの間の金属層に対して平坦性を与えるために、前記装置の製造中にゲート酸化物及びポリシリコンゲートの厚みだけ前記ＰＣＭの表面より下にリセス加工されるマルチコアプロセッサ区分を含む、請求項７に記載の装置。
- 前記セレクタ接合装置は、前記相変化材料にエミッタが結合されたバイポーラ接合トランジスタ（ＢＪＴ）である、請求項７に記載の装置。
- 前記ＢＪＴ及び相変化材料を含む記憶アレイの頂部、及び前記ＣＭＯＳ区分の頂部は、フロントエンドプロセスフローの終わりにほぼ同じレベルに製造されて、バックエンドオブライン（ＢＥＯＬ）一体化のための平坦性を与える、請求項１１に記載の装置。
- 相変化メモリ（ＰＣＭ）部分にＣＭＯＳ論理部分を埋設する方法において、
前記ＣＭＯＳ論理部分においてコアプロセッサ区分をリセス加工し、
前記ＰＣＭ部分を窒化物層で酸化から保護し、
ゲート酸化物及びポリシリコンゲートの合成厚みだけ前記ＰＣＭ部分の表面より下でリセス加工酸化を除去する、
ことを含む方法。 - 前記ＣＭＯＳ論理部分及びＰＣＭ部分においてパッド酸化物上に第１の窒化物層を堆積し、
前記ＣＭＯＳ論理部分及びＰＣＭ部分の両方においてバッファ酸化物を堆積し、
ゲート酸化物及びポリシリコンゲートの合成厚みに実質的に一致するように前記バッファ酸化物上に第２の窒化物層を堆積する、
ことを更に含む請求項１３に記載の方法。 - 前記ＰＣＭ部分から前記第２の窒化物層を除去し、そして前記ＰＣＭ部分上の前記第１の窒化物層を、化学的機械的平坦化（ＣＭＰ）プロセスに対する停止層として使用することを更に含む、請求項１４に記載の方法。
- 前記ＣＭＯＳ論理部分にフィールド酸化物を堆積し、
前記ＣＭＯＳ論理部分において前記第１及び第２の窒化物層を、そして前記ＰＣＭ部分において前記第１の窒化物層を除去し、前記ＣＭＯＳ論理部分の表面は、ゲート酸化物及びポリシリコンゲートの計画厚みだけ前記ＰＣＭ部分の表面より下である、請求項１５に記載の方法。 - 変調された信号を受信するためのトランシーバと、
セレクタバイポーラ接合トランジスタ（ＢＪＴ）装置が相変化材料に結合されたメモリセルを有する相変化メモリ（ＰＣＭ）部分と、
前記ＰＣＭ部分が埋設された複数のプロセッサコアを有し、前記変調された信号を受信するように前記トランシーバに結合されたＣＭＯＳ論理部分と、
を備え、前記ＣＭＯＳ論理部分は、ゲート酸化物及びポリシリコンゲートの厚みで測定されたゲート構造物の高さだけリセス処理されて、前記ＣＭＯＳ論理部分の低下した表面と前記ＰＣＭ部分の表面との平坦性を与える、ワイヤレス通信装置。 - ゲート酸化物及びポリシリコンゲートの厚みに実質的に一致する高さだけ前記ＣＭＯＳ論理部分をリセス加工することで、前記ＣＭＯＳ論理部分と前記ＰＣＭ部分との平坦性を与える、請求項１７に記載のワイヤレス通信装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/345,102 US8154006B2 (en) | 2008-12-29 | 2008-12-29 | Controlling the circuitry and memory array relative height in a phase change memory feol process flow |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157708A true JP2010157708A (ja) | 2010-07-15 |
| JP2010157708A5 JP2010157708A5 (ja) | 2012-12-27 |
Family
ID=42221050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273924A Pending JP2010157708A (ja) | 2008-12-29 | 2009-11-10 | 相変化メモリのｆｅｏｌプロセスフローにおける回路及びメモリアレイの相対的高さの制御 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8154006B2 (ja) |
| JP (1) | JP2010157708A (ja) |
| KR (1) | KR101239791B1 (ja) |
| CN (1) | CN101924118B (ja) |
| DE (1) | DE102009051341B8 (ja) |
| TW (1) | TWI426599B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622558B2 (en) | 2018-03-30 | 2020-04-14 | Intel Corporation | Non-volatile memory cell structures including a chalcogenide material having a narrowed end and a three-dimensional memory device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259407A (ja) * | 1991-11-21 | 1993-10-08 | Micron Technol Inc | 数メガビット級ダイナミック・ランダム・アクセス・メモリー製造のための積層コンデンサセルを含むマスク数減少・多結晶シリコン分割ｃｍｏｓ工程 |
| JPH11261037A (ja) * | 1998-03-10 | 1999-09-24 | Nippon Steel Corp | 半導体装置及びその製造方法並びに記憶媒体 |
| JP2005268802A (ja) * | 2004-03-18 | 2005-09-29 | Internatl Business Mach Corp <Ibm> | 相変化材料を含むメモリ装置、半導体装置、及びその形成方法 |
| JP2006196594A (ja) * | 2005-01-12 | 2006-07-27 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| US20070254446A1 (en) * | 2006-04-26 | 2007-11-01 | Fabio Pellizzer | Self-aligned biopolar junction transistors |
| JP2007311791A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Electronics Co Ltd | ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163843A (ja) * | 1992-11-18 | 1994-06-10 | Hitachi Ltd | 半導体装置の製造方法 |
| US6281562B1 (en) * | 1995-07-27 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device which reduces the minimum distance requirements between active areas |
| US6795338B2 (en) * | 2002-12-13 | 2004-09-21 | Intel Corporation | Memory having access devices using phase change material such as chalcogenide |
| WO2004105253A1 (ja) * | 2003-05-21 | 2004-12-02 | Sony Corporation | データ処理装置、符号化装置および符号化方法、復号装置および復号方法、並びにプログラム |
| US20050018526A1 (en) * | 2003-07-21 | 2005-01-27 | Heon Lee | Phase-change memory device and manufacturing method thereof |
| EP1675183A1 (en) | 2004-12-21 | 2006-06-28 | STMicroelectronics S.r.l. | Phase change memory cell with diode junction selection and manufacturing method thereof |
| DE102007052097B4 (de) * | 2007-10-31 | 2010-10-28 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode |
-
2008
- 2008-12-29 US US12/345,102 patent/US8154006B2/en not_active Expired - Fee Related
-
2009
- 2009-10-30 DE DE102009051341.8A patent/DE102009051341B8/de not_active Expired - Fee Related
- 2009-11-10 JP JP2009273924A patent/JP2010157708A/ja active Pending
- 2009-11-11 CN CN2009102216404A patent/CN101924118B/zh active Active
- 2009-11-13 KR KR1020090109651A patent/KR101239791B1/ko active IP Right Grant
- 2009-11-26 TW TW098140396A patent/TWI426599B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259407A (ja) * | 1991-11-21 | 1993-10-08 | Micron Technol Inc | 数メガビット級ダイナミック・ランダム・アクセス・メモリー製造のための積層コンデンサセルを含むマスク数減少・多結晶シリコン分割ｃｍｏｓ工程 |
| JPH11261037A (ja) * | 1998-03-10 | 1999-09-24 | Nippon Steel Corp | 半導体装置及びその製造方法並びに記憶媒体 |
| JP2005268802A (ja) * | 2004-03-18 | 2005-09-29 | Internatl Business Mach Corp <Ibm> | 相変化材料を含むメモリ装置、半導体装置、及びその形成方法 |
| JP2006196594A (ja) * | 2005-01-12 | 2006-07-27 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| US20070254446A1 (en) * | 2006-04-26 | 2007-11-01 | Fabio Pellizzer | Self-aligned biopolar junction transistors |
| JP2007311791A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Electronics Co Ltd | ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8154006B2 (en) | 2012-04-10 |
| DE102009051341B8 (de) | 2021-06-17 |
| KR101239791B1 (ko) | 2013-03-06 |
| TWI426599B (zh) | 2014-02-11 |
| DE102009051341A1 (de) | 2010-07-01 |
| DE102009051341B4 (de) | 2021-04-29 |
| CN101924118B (zh) | 2013-03-06 |
| US20100163835A1 (en) | 2010-07-01 |
| CN101924118A (zh) | 2010-12-22 |
| KR20100080351A (ko) | 2010-07-08 |
| TW201027721A (en) | 2010-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI632643B (zh) | 利用非平面佈局的抗熔絲元件（二） | |
| US9761593B2 (en) | Semiconductor device | |
| KR100520926B1 (ko) | 위상 변화 메모리 및 그 제조 방법 | |
| KR100749740B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| TWI532185B (zh) | 有頂阻擋層的具有自對準鰭部的非平面半導體裝置 | |
| US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
| WO2011071966A2 (en) | Cross-point diode arrays and methods of manufacturing cross-point diode arrays | |
| JP2006040981A (ja) | 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法 | |
| US7872326B2 (en) | Array of vertical bipolar junction transistors, in particular selectors in a phase change memory device | |
| US8455298B2 (en) | Method for forming self-aligned phase-change semiconductor diode memory | |
| US7700445B2 (en) | Method for fabricating multiple FETs of different types | |
| US8293598B2 (en) | Process for manufacturing a memory device including a vertical bipolar junction transistor and a CMOS transistor with spacers | |
| JP2010157708A (ja) | 相変化メモリのｆｅｏｌプロセスフローにおける回路及びメモリアレイの相対的高さの制御 | |
| KR20080078972A (ko) | 상변화 메모리 장치의 제조 방법 | |
| US9812503B2 (en) | Embedded non-volatile memory | |
| US10504913B2 (en) | Method for manufacturing embedded non-volatile memory | |
| CN109003978A (zh) | 存储器的制备方法及存储器 | |
| TW201731024A (zh) | 用於可撓性電路設計的金屬氧化物多晶矽可調電阻器及其製造方法 | |
| CN118039568A (zh) | 半导体结构的制备方法、半导体结构及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20121112 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121210 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130311 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130722 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130726 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130726 |