DE102009051341B4 - Phasenwechselspeicher und Vorrichtungen umfassend eine solche - Google Patents

Phasenwechselspeicher und Vorrichtungen umfassend eine solche Download PDF

Info

Publication number
DE102009051341B4
DE102009051341B4 DE102009051341.8A DE102009051341A DE102009051341B4 DE 102009051341 B4 DE102009051341 B4 DE 102009051341B4 DE 102009051341 A DE102009051341 A DE 102009051341A DE 102009051341 B4 DE102009051341 B4 DE 102009051341B4
Authority
DE
Germany
Prior art keywords
section
phase change
memory
cmos
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009051341.8A
Other languages
English (en)
Other versions
DE102009051341A1 (de
DE102009051341B8 (de
Inventor
Lorenzo Fratin
Michele Magistretti
Marcello Mariane
Anna Odorizzi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE102009051341A1 publication Critical patent/DE102009051341A1/de
Application granted granted Critical
Publication of DE102009051341B4 publication Critical patent/DE102009051341B4/de
Publication of DE102009051341B8 publication Critical patent/DE102009051341B8/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Phasenwechselspeichervorrichtung, umfassend:ein Silizium-Substrat;einen Speichermatrixabschnitt (212), der einen Datenspeicher mit einem Chalcogenidmaterial und Sperrschicht-Selektoreinheiten aufweist, wobei der Speichermatrixabschnitt (212) auf dem Substrat ausgebildet ist; undeinen Schaltkreisabschnitt (210) mit CMOS-Schaltlogikeinheiten, wobei der Schaltkreisabschnitt (210) zumindest teilweise derart abgesenkt im Substrat angeordnet ist, dass die Oberfläche des Speichermatrixabschnitts (212) näherungsweise auf gleicher Höhe wie die Oberfläche des Schaltkreisabschnitts (210) gebildet werden kann, um eine weitgehende Ebenheit zwischen beiden Oberflächen vor einer Bildung von Zwischenverbindungen in einem BEOL-Integrationsprozess bereitzustellen,wobei der Schaltkreisabschnitt (210) ein Gateoxid (904) und ein Polysilizium-Gate (906) mit einer Gesamtdicke beinhaltet, die im Wesentlichen mit einem Betrag übereinstimmt, um den der Schaltkreisabschnitt (210) im Substrat abgesenkt angeordnet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf Speicher, insbesondere auf Phasenwechselspeicher (Phase Change Memory, PCM), und auf Vorrichtungen mit Phasenwechselspeicher.
  • HINTERGRUND DER ERFINDUNG
  • Phasenwechselspeicher (PCM) sind aufgrund von günstigen Schreibgeschwindigkeiten, geringen Zellgrößen, und einfacheren Schaltungen eine vielversprechende nicht-flüchtige Speichertechnologie für die nächste Generation. Ein Phasenwechselspeicher basiert auf einem Phasenübergang eines Chalcogenidmaterials, das durch ohmsches Heizen mit Strompulsen, welche die Speicherzelle in hoch- und niederohmige Zustände überführen, programmiert werden kann. Prozessverbesserungen werden jedoch benötigt, um bei der Herstellung eine Kompatibilität des PCM-Prozesses mit dem CMOS (Complementary Metal-Oxide-Semiconductor) Herstellungsprozess zu gewährleisten, durch welchen Datenspeicher mit Schaltlogikeinheiten einbettet werden.
  • US 2006 / 0 151 771 A1 offenbart ein phasenwechselartiges Halbleiterspeicher-Bauteil und setzt sich als Ziel, die Integrationsdichte der Phasenspeicherzellen dieses Bauteils zu erhöhen.
  • DE 696 34 764 T2 befasst sich mit Halbleitervorrichtungen, bei denen eine Vielzahl von MOSFETs auf einem Substrat angeordnet und diese miteinander verbunden sind.
  • JP H11- 261 037 A betrifft eine Halbleitervorrichtung, die einen Bereich zum Ausbilden eines peripheren Schaltkreises und einen Bereich zum Ausbilden von Speicherzellen aufweist.
  • JP 2005-268 802 A betrifft ein Herstellungsverfahren für Speichervorrichtungen aus einem Phasenwechselmaterial und eine dazugehörige Vorrichtung.
  • KURZFASSUNG DER ERFINDUNG
  • Nach einem ersten Aspekt stellt die vorliegende Erfindung eine Phasenwechselspeichervorrichtung in Übereinstimmung mit dem unabhängigen Anspruch 1 bereit. Nach einem zweiten Aspekt stellt die vorliegende Erfindung eine Vorrichtung nach dem Gegenstand des unabhängigen Anspruches 6 bereit. Ein dritter Aspekt der vorliegenden Erfindung ist auf eine drahtlose Kommunikationsvorrichtung nach dem Gegenstand des unabhängigen Anspruches 11 gerichtet. Weitere Aspekte und Merkmale der vorliegenden Erfindung ergeben sich aus den abhängigen Ansprüchen, der beigefügten Zeichnung und der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele.
  • Figurenliste
  • Ausführungsbeispiele der Erfindung werden nun beispielhaft und unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei:
    • 1 eine erfindungsgemäße drahtlose Architektur mit Schritten des Prozessablaufs zum Herstellen von Phasenwechselspeicher (PCM) mit näherungsweise dem gleichen Höhenniveau als die CMOS-Logik veranschaulicht;
    • 2 eine mit CMOS-Logik-Schaltkreisen integrierte PCM-Speichermatrix, welche die Prozessschritte zum Eliminieren einer bei der Herstellung der CMOS-Transistoren und der bipolaren Sperrschichttransistor-Selektoren (bipolar junction transistor (BJT) selectors) bestehenden Höhendifferenz verwendet, veranschaulicht;
    • 3 einen Silizium-Wafer mit einem Schaltkreisabschnitt zur Bildung von CMOS-Transistoren und einem Speichermatrixabschnitt zur Bildung von BJT-Selektoren, welcher mit einer Schutzschicht überdeckt ist, um eine Vertiefung des Schaltkreisabschnitts zu erlauben, veranschaulicht;
    • 4 den Schaltkreisabschnitt zeigt, der mit einer Höhe h vertieft worden ist;
    • 5 eine Nitrid-Hartmaske zeigt, die benutzt werden kann, um aktive Logik-Bereiche im Schaltkreisabschnitt oder Speicherzellen im Speichermatrixabschnitt zu isolieren;
    • 6 die zweite Nitridschicht zeigt, die von dem Speichermatrixabschnitt entfernt worden ist;
    • 7 ein auf dem Schaltkreisabschnitt abgeschiedenes Feld-Oxid zeigt;
    • 8 den Schaltkreisabschnitt und den Speichermatrixabschnitt zeigt, nachdem die Schichten der Nitrid-Hartmaske darauf entfernt wurden;
    • 9 die Bildung einer CMOS-Wanne, eines CMOS-Gateoxids und einer Polysilizium-Schicht für CMOS-Gates zeigt;
    • 10 Polysilizium für CMOS-Gates nach dem Entfernen vom Speichermatrixabschnitt, ein Pufferoxid und eine Nitrid-Hartmaske zeigt, die sowohl über dem Schaltkreisabschnitt als auch über den Speichermatrixabschnitt abgeschieden ist; und
    • 11 den Prozess im Speichermatrixabschnitt zeigt, um die bipolaren Sperrschichten der bipolaren Sperrschichttransistor-Selektoren (BJT-Selektoren) zu bilden.
  • Zur Vereinfachung und Klarheit ist die Darstellung in den Figuren nicht notwendigerweise maßstabsgetreu. Beispielsweise können aus Gründen der klaren Darstellung die Abmessungen einiger Elemente übertrieben im Vergleich zu anderen Elementen dargestellt sein. Weiterhin wurden, wo es angemessen erscheint, in unterschiedlichen Figuren die Bezugszeichen wiederholt, um anzuzeigen, dass es sich um korrespondierende oder analoge Elemente handelt.
  • Detaillierte Beschreibung
  • Um ein gründliches Verständnis der Erfindung zu gewährleisten, wird im Folgenden eine detaillierte Beschreibung mit vielen Details der Erfindung dargelegt. Jedoch kann die Erfindung durch den Fachmann auch ohne diese spezifischen Details ausgeführt werden. Um nicht den Blick auf das Wesentliche der Erfindung zu verstellen, wurden an anderen Stellen bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail dargelegt.
  • Die in 1 gezeigte Ausführungsform zeigt eine Kommunikationseinrichtung (10) mit einem eingebetteten Phasenwechselspeicher (Phase Change Memory PCM), welche die erfindungsgemäßen Herstellungsschritte verwendet, um die relative Höhe des CMOS-Schaltkreises und der Speichermatrix zu kontrollieren. Kommunikationseinrichtung (10) kann eine oder mehrere Antennenstrukturen (14) beinhalten, um über Funk mit anderen Funk-Kommunikationseinrichtungen zu kommunizieren. Kommunikationseinrichtung (10) kann als zellulare Einheit oder als eine in drahtlosen Netzwerken wie beispielsweise Wireless Fidelity-(Wi-Fi), WiMax-, Mobile WiMax-, Wideband Code Division Multiple Access- (WCDMA), oder Global System for Mobile Communications- (GSM)-Netzwerken betriebene Einrichtung angesehen werden, auch wenn die Erfindung nicht darauf beschränkt ist, nur in diesen Netzwerken zu operieren. Funk-Subsysteme, die gemeinsam auf derselben Plattform der Kommunikationseinrichtung (10) bereitgestellt werden, bieten die Möglichkeit der Kommunikation in unterschiedlichen Frequenzbändern in einem Frequenz/Orts-Raum mit anderen Einrichtungen in einem Netzwerk.
  • Die Ausführungsform veranschaulicht den Anschluss der Antennenstruktur (14) an einem Transceiver (12), um Modulation und Demodulation zu bewerkstelligen. Im Allgemeinen kann der analoge Front-End-Transceiver (12) ein alleinstehendes Hochfrequenzteil (HF-Teil), eine diskrete oder integrierte analoge Schaltung sein, oder Transceiver (12) kann auch mit einem Prozessor eingebettet sein, der einen oder mehrere Prozessorkerne (16) und (18) aufweist. Aufgrund der mehreren Prozessorkerne können Prozessorarbeitslasten zwischen den Prozessorkernen aufgeteilt werden, um Basisband-Funktionen und Anwendungs-Funktionen abzuarbeiten. Daten und Befehle können über eine Schnittstelle zwischen dem Prozessor und dem Datenspeicher in einen Systemspeicher (20) übertragen werden.
  • Auch wenn die Figur eine drahtlose Architektur zeigt, bedeutet dies dennoch, dass die vorliegende Erfindung auch in Ausführungsformen verwendet werden kann, die keine Funkkommunikation verwenden. Beispielsweise kann Systemspeicher (20) sowohl flüchtigen als auch nicht-flüchtigen Speicher (22) aus Phasenwechselmaterial beinhalten. Der nicht-flüchtige Speicher (22) beinhaltet außerdem einen CMOS-Schaltkreis, um die Operationsmodi der Speichermatrix und jedwede im Zusammenhang mit dem Speicher stehende andere Funktionalität zu kontrollieren. Der nicht-flüchtige Speicher (22) kann auch die erfindungsgemäßen Fertigungsschritte verwenden, um die relative Höhe des CMOS-Schaltkreisabschnitts und des Datenspeichermatrixabschnitts mit dem Phasenwechselmaterial zu kontrollieren.
  • 2 veranschaulicht einen Phasenwechselspeicher mit CMOS-Transistoren in einem Schaltkreisabschnitt (210) und einem bipolaren Sperrschichttransistor-Selektor (Bipolar Junction Transistor (BJT) selector), der sich in einem Speichermatrixabschnitt (212) befindet. Konventionelle Prozesse resultieren in Gatestrukturen der CMOS-Einheiten auf dem CMOS-Abschnitt, die oberhalb der Oberkante des Substrats gebildet werden, wohingegen die integrierten BJT-Selektoren Emitter-, Basis- und Kollektorbereiche aufweisen, die unterhalb der Oberfläche des Substrats gebildet werden. Somit resultieren konventionelle Prozesse in CMOS-Gates, die höher gelegen sind als die Speichermatrix-Selektoren. Diese Höhenungleichheit kann zu erheblichen Einschränkungen in der Ebenheit führen, insbesondere bei tiefen Sub-Mikron-Technologien, die benötigt werden, um Speicherelemente, Kontakte, und Zwischenverbindungen zu bilden.
  • Die PCM-Zellen beinhalten die Legierungen der Elemente der Gruppe IV der periodischen Tabelle; Elemente wie beispielsweise Te oder Se, werden als Chalcogenide oder als Chalcogenidmaterialien bezeichnet. Chalcogenide können vorteilhaft in Phasenwechselspeicher-Zellen eingesetzt werden, um Daten zu speichern und bleiben sogar stabil, nachdem die Stromversorgung von dem nicht-flüchtigen Speicher abgeschaltet worden ist. Beispielsweise zeigt das Phasenwechselmaterial Ge2Sb2Te5 zwei Phasen, die unterschiedliche elektrische Charakteristiken haben, die zur Datenspeicherung ausgenutzt werden können, d.h., eine hochohmige amorphe Phase (Reset State) und eine niederohmige kristalline Phase (Set State).
  • 3 zeigt eine Querschnittsansicht durch einen Silizium-Wafer mit einem Schaltkreisabschnitt (210), in dem CMOS-Transistoren gebildet werden und einem Speichermatrixabschnitt (212), in dem BJT-Selektoren in Kombination mit Phasenwechselmaterialien gebildet werden. Wie gezeigt, ist der Speichermatrixabschnitt (212) durch eine Schutzschicht (214), z.B. mit Nitrid, überdeckt, woraufhin der Schaltkreisabschnitt (210) vertieft wird. Die Nitridmaske überdeckt die selektierten Teile der Speichermatrix an den Stellen, an denen kein Oxid abgeschieden werden soll und stellt eine Schutzschicht dar, die undurchlässig für das Oxidant ist. Hingegen wächst das Oxid in dem Schaltkreisabschnitt (210) auf den selektierten Teilen der Siliziumoberfläche. Beispielsweise kann die Vertiefung durch eine selektive Oxidation erreicht werden, wobei ein bestimmter Teil des Siliziumoxids (216) in dem Schaltkreisabschnitt (210) abgeschieden und dann weggeätzt wird. Die vertieften Oxidations-Isolierstrukturen entsprechen diffundierten Schichten unter den vertieften Oxid-Isolierstrukturen.
  • Zur Vertiefung des Schaltkreisabschnitts (210) kann alternativ auch ein anisotroper Nassätzprozess, beispielsweise mit Tetramethyl-Ammonium-Hydroxid (TMAH) als anisotropem Ätzmittel, verwendet werden, wodurch das Silizium auf dem Schaltkreisabschnitt (210) vertieft wird. Eine weitere Alternative ist Trockenätzen unter Benutzung eines Photo-Resist-Prozesses, um den Speichermatrixabschnitt (212) anstelle der Verwendung der Schutzschicht (214) zu maskieren.
  • Entsprechend den Merkmalen der vorliegenden Erfindung helfen spezifische Änderungen im Prozessablauf bei der Eliminierung der Höhendifferenz, die andernfalls bei der Herstellung der CMOS-Transistoren und BJT-Selektoren bestehen würde. 4 zeigt einen Absatz (410), der absichtlich nach der Vertiefung mit einer Höhe h in dem Schaltkreisabschnitt (210) existiert. Nach dem wegätzen des Siliziumoxids ist die verbleibende Höhendifferenz, die durch den Absatz (410) zwischen Schaltkreisabschnitt (210) und Speichermatrixabschnitt (212) gemessen wird, ein erfindungsgemäß durch Design vorbestimmter Wert. Insbesondere wird die Höhe h des Absatzes (410) gleich der Summe der Dicke des CMOS-Gateoxids und der Dicke des Polysilizium-CMOS-Gates gewählt. Somit wird das Siliziumoxid um eine vorbestimmte, bekannte Dicke weggeätzt, die im wesentlichen mit der Höhe der CMOS-Gatestruktur, welche das Gateoxid zusammen mit dem Polysilizium des Gates umfasst, übereinstimmt.
  • 5 zeigt eine Nitridschicht, die über einem Pad-Oxid und einem Puffer-Oxid sowohl in dem Schaltkreisabschnitt (210) als auch in dem Speichermatrixabschnitt (212) abgeschieden ist, und benutzt wird, um eine Nitridschicht (510) von einer abgeschiedenen Nitridschicht (520) mit einer Dicke h zu separieren.
  • 6 zeigt die zweite Nitridschicht, d.h. die Nitridschicht (520), die lediglich von dem Speichermatrixabschnitt (212) entfernt wurde. Die Nitridschicht (510) über dem Speichermatrixabschnitt (212) dient als eine Stopp-Schicht für den CMP-Prozess. Ein Standard STI-Prozessablauf, der Grabenbildung, Seitenwand-Oxidation, Lücken-Füllung und Feld-Oxid-CMP beinhaltet, schließt sich dann auf dem Schaltkreisabschnitt (210) an.
  • 7 zeigt die Nitridschicht (510) über dem Speichermatrixabschnitt (212), welche als Stopp-Schicht für den CMP-Prozess agiert.
  • 8 zeigt die STI-Nitrid-Hartmaske, d.h. nach dem Entfernen der Nitridschichten (510) und (520) auf dem Schaltkreisabschnitt (210) und Nitridschicht (510) auf dem Speichermatrixabschnitt (212). 9 zeigt den Prozessablauf gemäß eines Standard-Vorgehens mit der Bildung von CMOS-Wannen (902), CMOS-Gateoxid (904) und CMOS-Polysiliziumschicht (906), die auf dem Schaltkreisabschnitt (210) abgeschieden wurden. Das CMOS-Gateoxid (904) und die CMOS-Gate PolySiliziumschicht (906) ist auch auf dem Speichermatrixabschnitt (212) abgeschieden.
  • 10 zeigt das Polysilizium (906) des CMOS-Gates, welches von dem Speichermatrixabschnitt (212) entfernt wurde, und ein Puffer-Oxid (1002) und eine STI-Nitrid-Hartmaske (1004), die sowohl über dem Schaltkreisabschnitt (210) als auch den Speichermatrixabschnitt (212) abgeschieden sind.
  • 11 zeigt den STI-Prozess auf dem Speichermatrixabschnitt (212), bei dem der Emitter (1102), die Basis (1104) und der Kollektor (1106) der bipolaren Sperrschichten des bipolaren Sperrschichttransistor-Selektors (BJT) gebildet werden. Um die logische Funktionalität zur Verfügung zu stellen, werden auf dem Schaltkreisabschnitt (210) die Gates durch CMOS Poly-Patterning, Lightly-Doped-Drain (LDD)-Sperrschicht-Formation, Spacer- und Source/Drain-Sperrschicht-Formation gebildet.
  • Wie dargestellt, kann durch Anwendung des erfindungsgemäßen Prozessablaufs beim Ende des Frontend-Prozessablaufs die Oberkante der BJT-Matrix und die Oberkante der CMOS-Schaltung näherungsweise auf derselben Höhe gefertigt werden, was die notwendige Ebenheit für die Speicherzelle und die Back-End-of-Line (BEOL)-Integration gewährleistet. CMOS-Einheiten können in einem Schaltkreisabschnitt und Sperrschicht-Einheiten können in dem Speichermatrixabschnitt mit hinreichender Ebenheit gebildet werden. Die hier beschriebene Vertiefung erlaubt sowohl die Bildung der Heizelemente und die Definition der Chalcogenide in der Speicherzelle, als auch auf dem Wafer hergestellte Metallschichten und Kontakte zum Verbinden der aktiven Komponenten ohne Zusatz von weiteren teuren Planarisations-Schichten und/oder zusätzlichen Kontakten mit engem Abstand. Die Vertiefung erlaubt weiterhin den Aufbau der Speicherzelle direkt auf der Emitter-Region, ohne mit ihr durch eine weitere Kontakt-Schicht verbunden zu sein.

Claims (12)

  1. Phasenwechselspeichervorrichtung, umfassend: ein Silizium-Substrat; einen Speichermatrixabschnitt (212), der einen Datenspeicher mit einem Chalcogenidmaterial und Sperrschicht-Selektoreinheiten aufweist, wobei der Speichermatrixabschnitt (212) auf dem Substrat ausgebildet ist; und einen Schaltkreisabschnitt (210) mit CMOS-Schaltlogikeinheiten, wobei der Schaltkreisabschnitt (210) zumindest teilweise derart abgesenkt im Substrat angeordnet ist, dass die Oberfläche des Speichermatrixabschnitts (212) näherungsweise auf gleicher Höhe wie die Oberfläche des Schaltkreisabschnitts (210) gebildet werden kann, um eine weitgehende Ebenheit zwischen beiden Oberflächen vor einer Bildung von Zwischenverbindungen in einem BEOL-Integrationsprozess bereitzustellen, wobei der Schaltkreisabschnitt (210) ein Gateoxid (904) und ein Polysilizium-Gate (906) mit einer Gesamtdicke beinhaltet, die im Wesentlichen mit einem Betrag übereinstimmt, um den der Schaltkreisabschnitt (210) im Substrat abgesenkt angeordnet ist.
  2. Phasenwechselspeichervorrichtung gemäß Anspruch 1, wobei eine Höhe (410), um die der Schaltkreisabschnitt (210) unter die Oberfläche des Speichermatrixabschnitts (212) abgesenkt angeordnet ist, eine hinreichende Ebenheit bereitstellt, so dass Metallschichten und Kontakte aktive Komponenten verbinden können, wobei die Höhe (410) einem Abstand von der Oberfläche des Schaltkreisabschnitts (210) zur Oberfläche des Speichermatrixabschnitts (212) entspricht.
  3. Phasenwechselspeichervorrichtung gemäß Anspruch 1, wobei die Sperrschicht-Selektoreinheiten eine Matrix aus bipolaren Sperrschichttransistoren mit einer Oberfläche bilden, die am Ende eines Front-End-Prozessablaufs näherungsweise auf der gleichen Höhe liegt wie die Oberfläche des CMOS-Schaltkreises.
  4. Phasenwechselspeichervorrichtung gemäß Anspruch 1, wobei die Sperrschicht-Selektoreinheiten konfiguriert sind, um eine oder mehrere Speicherzellen innerhalb des Speichermatrixabschnittes (212) auszuwählen.
  5. Phasenwechselspeichervorrichtung gemäß Anspruch 1, wobei das Substrat Silizium beinhaltet.
  6. Vorrichtung, umfassend: eine Sperrschicht-Selektoreinheit, die auf einem Silizium-Substrat gebildet ist, wobei die Sperrschicht-Selektoreinheit mit einem auf dem Substrat gebildeten Phasenwechselmaterial einer Phasenwechselspeichervorrichtung verbunden ist; und eine in die Phasenwechselspeichervorrichtung eingebettete CMOS-Sektion, die in dem Substrat um eine Höhe (410) abgesenkt angeordnet ist, die im Wesentlichen mit einer Gesamtdicke eines Gateoxids (904) und eines Polysilizium-Gates (906) übereinstimmt, um eine weitgehende Ebenheit der Oberfläche der CMOS-Sektion mit der Oberfläche der Sperrschicht-Selektoreinheit und des Phasenwechselmaterials bereitzustellen.
  7. Vorrichtung gemäß Anspruch 6, wobei die CMOS-Sektion eine Mehrkernprozessor-Sektion beinhaltet.
  8. Vorrichtung gemäß Anspruch 6, wobei die Sperrschicht-Selektoreinheit ein bipolarer Sperrschichttransistor mit einem Emitter ist, der mit dem Phasenwechselmaterial verbunden ist.
  9. Vorrichtung gemäß Anspruch 8, wobei die Oberfläche einer Speichermatrix, welche den bipolaren Sperrschichttransistor und das Phasenwechselmaterial beinhaltet, und die Oberfläche der CMOS-Sektion näherungsweise auf einer gleichen Höhe am Ende eines Front-End-Prozessablaufs herstellbar sind, um eine weitgehende Ebenheit vor einer Bildung von Zwischenverbindungen während einer BEOL-Integration zu gewährleisten.
  10. Vorrichtung gemäß Anspruch 6, wobei eine Höhe (410), um welche die CMOS-Sektion unterhalb einer Oberfläche des Substrats abgesenkt angeordnet ist, im Wesentlichen gleich der Gesamtdicke eines Gate-Oxids (904) und eines Polysilizium-Gates (906) ist, um eine weitgehende Ebenheit für Metallschichten zu gewährleisten, welche die CMOS-Sektion und die Phasenwechselspeichervorrichtung miteinander verbinden.
  11. Drahtlose Kommunikationseinrichtung (10), umfassend: einen Transceiver (12) zum Empfangen eines modulierten Signals; einen Phasenwechselspeicherabschnitt mit einer Mehrzahl von Speicherzellen, wobei jede der Mehrzahl von Speicherzellen eine bipolare Selektortransistor-Einheit aufweist, die mit einem Phasenwechselmaterial verbunden ist, wobei der Phasenwechselspeicherabschnitt auf einer Oberfläche eines Silizium-Substrats ausgebildet ist; und einen CMOS-Logikabschnitt mit mehreren Prozessor-Kernen (16, 18), die mit dem Phasenwechselspeicherabschnitt eingebettet sind, der mit dem Transceiver zum Empfangen des modulierten Signals verbunden ist, wobei der CMOS-Logikabschnitt um eine GateStruktur-Höhe (410), die der Gesamtdicke eines Gate-Oxids (904) und eines Polysilizium-Gates (906) entspricht, unterhalb der Oberfläche des Substrats abgesenkt angeordnet ist.
  12. Drahtlose Kommunikationseinrichtung (10) gemäß Anspruch 11, wobei der CMOS-Logikabschnitt abgesenkt angeordnet ist, um eine weitgehende Ebenheit der Oberfläche des CMOS-Logikabschnittes mit der Oberfläche des Phasenwechselspeicherabschnittes bereitzustellen, bevor Metallschichten während eines BEOL-Prozesses gebildet werden.
DE102009051341.8A 2008-12-29 2009-10-30 Phasenwechselspeicher und Vorrichtungen umfassend eine solche Expired - Fee Related DE102009051341B8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,102 2008-12-29
US12/345,102 US8154006B2 (en) 2008-12-29 2008-12-29 Controlling the circuitry and memory array relative height in a phase change memory feol process flow

Publications (3)

Publication Number Publication Date
DE102009051341A1 DE102009051341A1 (de) 2010-07-01
DE102009051341B4 true DE102009051341B4 (de) 2021-04-29
DE102009051341B8 DE102009051341B8 (de) 2021-06-17

Family

ID=42221050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009051341.8A Expired - Fee Related DE102009051341B8 (de) 2008-12-29 2009-10-30 Phasenwechselspeicher und Vorrichtungen umfassend eine solche

Country Status (6)

Country Link
US (1) US8154006B2 (de)
JP (1) JP2010157708A (de)
KR (1) KR101239791B1 (de)
CN (1) CN101924118B (de)
DE (1) DE102009051341B8 (de)
TW (1) TWI426599B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622558B2 (en) 2018-03-30 2020-04-14 Intel Corporation Non-volatile memory cell structures including a chalcogenide material having a narrowed end and a three-dimensional memory device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163843A (ja) * 1992-11-18 1994-06-10 Hitachi Ltd 半導体装置の製造方法
JPH11261037A (ja) * 1998-03-10 1999-09-24 Nippon Steel Corp 半導体装置及びその製造方法並びに記憶媒体
JP2005268802A (ja) * 2004-03-18 2005-09-29 Internatl Business Mach Corp <Ibm> 相変化材料を含むメモリ装置、半導体装置、及びその形成方法
DE69634764T2 (de) * 1995-07-27 2005-11-17 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiteranordnung und Verfahren zu ihrer Herstellung
US20060151771A1 (en) * 2005-01-12 2006-07-13 Elpida Memory, Inc. Phase-change-type semiconductor memory device
US20070254446A1 (en) * 2006-04-26 2007-11-01 Fabio Pellizzer Self-aligned biopolar junction transistors
DE102007052097A1 (de) * 2007-10-31 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale SOI-Bauelement mit einer Substratdiode, die durch reduzierte Implantationsenergie gebildet ist

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
WO2004105253A1 (ja) * 2003-05-21 2004-12-02 Sony Corporation データ処理装置、符号化装置および符号化方法、復号装置および復号方法、並びにプログラム
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
EP1675183A1 (de) 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phasenübergangsspeicherzelle mit Diodenübergangsauswahl und Methode zu ihrer Herstellung
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163843A (ja) * 1992-11-18 1994-06-10 Hitachi Ltd 半導体装置の製造方法
DE69634764T2 (de) * 1995-07-27 2005-11-17 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiteranordnung und Verfahren zu ihrer Herstellung
JPH11261037A (ja) * 1998-03-10 1999-09-24 Nippon Steel Corp 半導体装置及びその製造方法並びに記憶媒体
JP2005268802A (ja) * 2004-03-18 2005-09-29 Internatl Business Mach Corp <Ibm> 相変化材料を含むメモリ装置、半導体装置、及びその形成方法
US20060151771A1 (en) * 2005-01-12 2006-07-13 Elpida Memory, Inc. Phase-change-type semiconductor memory device
JP2006196594A (ja) * 2005-01-12 2006-07-27 Elpida Memory Inc 半導体記憶装置及びその製造方法
US20070254446A1 (en) * 2006-04-26 2007-11-01 Fabio Pellizzer Self-aligned biopolar junction transistors
DE102007052097A1 (de) * 2007-10-31 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale SOI-Bauelement mit einer Substratdiode, die durch reduzierte Implantationsenergie gebildet ist

Also Published As

Publication number Publication date
KR101239791B1 (ko) 2013-03-06
KR20100080351A (ko) 2010-07-08
CN101924118B (zh) 2013-03-06
US20100163835A1 (en) 2010-07-01
TW201027721A (en) 2010-07-16
TWI426599B (zh) 2014-02-11
US8154006B2 (en) 2012-04-10
JP2010157708A (ja) 2010-07-15
DE102009051341A1 (de) 2010-07-01
DE102009051341B8 (de) 2021-06-17
CN101924118A (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
DE112013005530B4 (de) Strukturierung von Kanal und Gate eines vertikalen Nanodraht-Transistors mit gerichteter Selbstanordnung
DE102019116730B4 (de) Teilweise barrierefreie Durchkontaktierungen für kobaltbasierte Verbindungen und Verfahren zu deren Herstellung
DE112012004824B4 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und -Back-Gate-Kontakten
DE10324491B4 (de) Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE112004001234T5 (de) Polymer-Speichervorrichtung
DE102010023957A1 (de) Phasenwechselspeicherzelle und Verfahren zum Herstellen einer Phasenwechselspeicherzelle
DE102009035409B4 (de) Leckstromsteuerung in Feldeffekttransistoren auf der Grundlage einer Implantationssorte, die lokal an der STI-Kante eingeführt wird
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102005049195A1 (de) Nichtflüchtiges Speicherbauelement und Herstellungsverfahren
AT505175A2 (de) Leitungsvorrichtung unter nutzung der chemisch-mechanischen planarisierung
DE102008035707A1 (de) Bipolartransistor-Finfet-Technologie
DE112013005974B4 (de) Verfahren zur Herstellung einer Splitgatevorrichtung sowie Verfahren zur Herstellung einer Splitgatevorrichtung und einer Peripherievorrichtung
DE3686490T2 (de) Halbleiterstruktur.
DE102014107295A1 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE69028245T2 (de) Dynamische RAM-Zelle mit hoher Dichte
DE102017124009A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser
DE102019206113A1 (de) Feldeffekttransistoren mit multiplen Gatelängen
DE102015206391A1 (de) Thyristor-Direktzugriffsspeicher
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
DE10317098A1 (de) Verfahren zur Herstellung eines Bipolartransistors
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102009051341B4 (de) Phasenwechselspeicher und Vorrichtungen umfassend eine solche
DE10162074B4 (de) BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: NUMONYX B.V., ROLLE, CH

8181 Inventor (new situation)

Inventor name: FRATIN, LORENZO, BUCCINASCO, MILANO, IT

Inventor name: MARIANE, MARCELLO, MILANO, IT

Inventor name: MAGISTRETTI, MICHELE, GESSATE, MILANO, IT

Inventor name: ODORIZZI, ANNA, LECCO, IT

R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN,

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: SAMSON & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120521

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120521

R012 Request for examination validly filed

Effective date: 20130528

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee