JP2007228388A - オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 - Google Patents
オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 Download PDFInfo
- Publication number
- JP2007228388A JP2007228388A JP2006048649A JP2006048649A JP2007228388A JP 2007228388 A JP2007228388 A JP 2007228388A JP 2006048649 A JP2006048649 A JP 2006048649A JP 2006048649 A JP2006048649 A JP 2006048649A JP 2007228388 A JP2007228388 A JP 2007228388A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pair
- voltage
- differential
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45757—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedforward circuit
- H03F3/45762—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Abstract
【解決手段】差動対102と、101と、2つの差動対の共通の負荷回路M1、M2と、増幅段103と、容量C1及びC2とを備え、C1は102のトランジスタM5のゲートに接続され、データ出力期間の第1の期間には、102のゲートには出力電圧Vout及び参照電圧Vrefが入力され、C2はトランジスタM6のゲートと遮断された状態で、C1及びC2にVoutが蓄積され、101のゲートには入力電圧Vinが共通に入力され、第2の期間には、C2は、C1と遮断され、102のトランジスタM6のゲートと接続され、C1とC2にVoutとVrefが蓄積され、第3の期間には、102のゲートは、VoutとVrefの供給が遮断され、C1とC2の蓄積電圧が入力され、101のゲートにはVoutとVinが入力される。
【選択図】図1
Description
Vout−Vin=(Vin+Voff)−Vin
=Voff
となり、容量Coffにオフセット電圧Voffに相当する電荷が充電される(オフセット検出期間)。
Vout=(Vin+Voff)―Voff
=Vin
となるため、オフセット電圧が補正され、高精度な電圧を出力することができる(オフセット補正出力期間)。
)の実効的な入力容量が増加する、という課題がある。入力容量は、消費電力とトレードオフであり、できる限り小さくする必要がある。
以下、本発明の第1の実施の形態について回路構成を説明する。図1は、本発明の第1の実施形態の差動増幅器の構成を示す図である。図1を参照すると、本実施形態に係る差動増幅器は、ソースが共通接続され差動対をなすNMOSトランジスタM5、M6と、ソースが共通接続され差動対をなすNMOSトランジスタM3、M4と、ソースが電源VSSに接続されドレインが差動対(M5、M6)の共通ソースに接続され、ゲートにバイアス電圧供給端子VBIASからのバイアス電圧を受け電流源をなすNMOSトランジスタM8と、ソースが電源VSSに接続されドレインが差動対(M3、M4)の共通ソースに接続され、ゲートにバイアス電圧供給端子VBIASからのバイアス電圧を受け電流源をなすNMOSトランジスタM9と、ソースが電源VDDに接続されドレインとゲートが接続されたPMOSトランジスタM1とソースが電源VDDに接続されゲートがPMOSトランジスタM1のゲートに接続されたPMOSトランジスタM2よりなり、差動対(M3、M4)と差動対(M5、M6)の共通の能動負荷をなすカレントミラー回路と、PMOSトランジスタM2とNMOSトランジスタM4のドレインの接続点PAの信号を受け、出力端子VOUTに増幅された信号を出力する増幅段103と、一端が電源VSSに接続された容量C1、C2と、NMOSトランジスタM3のゲートと入力端子VIN及び出力端子VOUTとの間にそれぞれ接続されたスイッチS1及びスイッチS2と、NMOSトランジスタM5のゲートと出力端子VOUTとの間に接続されたスイッチS3と、参照電圧供給端子VREFとNMOSトランジスタM6のゲートとの間に接続されたスイッチS4と、容量C2の他端と出力端子VOUT及びNMOSトランジスタM6のゲートとの間にそれぞれ接続されたスイッチS5及びスイッチS6と、容量C1の他端とNMOSトランジスタM5のゲートとの間に接続されたスイッチS7とを備えている。なお、図1において、差動対(M3、M4)、電流源(M9)、カレントミラー回路(M1、M2)、スイッチ(S1、S2)は差動回路101を構成し、差動対(M5、M6)、電流源(M8)、容量(C1、C2)、スイッチ(S13〜S7)はオフセットキャンセル回路102を構成している。
Vout=Vref+Vof
となる(Vofはオフセット電圧)。
Vref、(Vref+Vof)
がそれぞれ保持される。
Vout=Vin
となり、オフセットがキャンセルされる。
以下、本発明の第2の実施の形態について回路構成を説明する。図4は、本発明の第2の実施形態の差動増幅器の構成を示す図である。図4は、第1の実施形態の図1の構成において、参照電圧供給端子VREFを入力端子VINと同一にしている。すなわち、図1に示した第1の実施形態との相違点は、スイッチS4の接続である。第1の実施形態ではスイッチS4は、参照電圧供給端子VREFと、MOSトランジスタM6のゲートとスイッチS6の接続点との間に設けられているのに対して、図4の構成の場合、スイッチS4は、入力端子VINと、MOSトランジスタM6のゲートとスイッチS6の接続点との間に設けられ、参照電圧Vrefを入力電圧Vinとしている。その他の構成は、図1と同様である。1データ出力期間におけるのオフセットキャンセルアンプの各スイッチのオン・オフの制御を示すタイムチャートは、図2と同様の制御である。
Vout=Vin+Vof
となる(Vofはオフセット電圧)。
VREF+Vof
に予備駆動する。
Vin、(Vin+Vof)
がそれぞれ保持される。差動対(M5、M6)の入力対には、容量C1、C2で保持された電圧が入力されるので、期間TDと同様の電圧が入力される。また、差動対(M3、M4)は、非反転入力端子(M4のゲート)に入力電圧Vinが入力され、反転入力端子(M3のゲート)に出力電圧Voutが入力される。
Vout=Vin
となり、オフセットがキャンセルされる。
以下、本発明の第3の実施の形態について回路構成を説明する。図5は、本発明の第3の実施形態の差動増幅器の構成を示す図である。なお、図5の構成は、図4の構成と同一であるが、スイッチ制御が相違している。本実施形態の構成は、入力容量の増加を抑制するとともに、スルーレートを向上させてオフセット検出期間の短縮を図ることができる構成である。
Vout=Vin+Vof
となる。
Vin+Vof
に予備駆動する期間である。
Vin、Vin+Vof
がそれぞれ保持される。差動対(M5、M6)の入力には、容量で保持された電圧が入力されるので、期間TDと同様の電圧が入力される。また、差動対(M3、M4)は、非反転入力端子(M4のゲート)にVinが入力され、反転入力端子(M3のゲート)に出力電圧Voutが入力される。
Vout=Vin
となり、オフセットがキャンセルされる。
以下、本発明の第4の実施の形態について回路構成を説明する。図9は、本発明の第4の実施形態の差動増幅器の構成を示す図である。図9に示した構成は、入力容量の増加を抑制するとともに、スイッチノイズキャンセル回路を備えて、更なる高精度出力化を図っている。
以下、本発明の第5の実施の形態について回路構成を説明する。図11は、本発明の第5の実施形態の差動増幅器の構成を示す図である。図11の構成は、第1の実施形態(図1)の増幅段103を増幅段104に変更した構成である。図11において、増幅段104は、第1の差動対(M5、M6)及び第2の差動対(M3、M4)の出力対の一方の共通接続点と、他方の共通接続点とに入力対が接続され、その出力端子にVOUTが接続された、差動増幅段である。増幅段104の作用は、増幅段103の作用と同様である。
以下、本発明の第6の実施の形態について回路構成を説明する。図12は、本発明の第6の実施形態の差動増幅器の構成を示す図である。図12は、本発明の第1の実施形態の図1のオペアンプと、その逆極性で構成されたオペアンプを組み合わせた構成である。各スイッチの制御については、図2と同様である。
102 オフセットキャンセル回路
103、104、203 出力段増幅回路
801、802、803 スイッチ
810 オペアンプ
811、902 オフセットキャンセル回路
901 差動回路
903 出力段増幅回路
904 ダミースイッチ回路
CH サンプリング容量
C1、C2 容量
Coff オフセット検出用容量
M1〜M9、M21〜M29、M31、M32、M41、M42 トランジスタ
PA 差動段出力
PB 出力段増幅回路出力
PC 容量端ノード
S1〜S7 スイッチ
T01 オフセット検出期間
T02 オフセット補正出力期間
T03 容量の充電・放電期間
TA オフセット検出期間
TB オフセットキャンセル期間
TC 入力容量低減期間
TD オフセット充放電期間
TDATA データ出力期間
VBIAS、VBIAS2 バイアス電圧供給端子
VCLK スイッチ制御クロック
VDD 電源供給端子
VIN 入力端子
VOUT 出力端子
VREF 参照電圧供給端子
VSS グランド端子
φa、φb スイッチ制御クロック
Claims (24)
- 第1及び第2の差動対と、前記第1及び第2の差動対の出力対に共通接続された負荷回路と、を含む差動段と、
前記第1及び前記第2の差動対の共通の出力信号を受け、出力端子に増幅された信号を出力する増幅段と、
第1及び第2の容量と、
制御信号を入力し、前記第1の差動対の入力対及び前記第2の差動対の入力対への信号入力の接続を切替制御するスイッチ回路と、
を備え、
データ出力期間が第1乃至第3の期間をこの順に含み、前記第1の容量は、前記データ出力期間において前記第1の差動対の入力対の一方に常時接続され、
前記第1の期間には、
前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には参照電圧が入力され、前記第2の差動対の入力対には入力端子の電圧が共通に入力され、前記第2の容量が前記第1の差動対の入力対の他方と遮断された状態で、前記第1及び第2の容量には共通に前記出力端子の電圧が蓄積され、
前記第2の期間には、
前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記参照電圧が入力され、前記第2の差動対の入力対には前記入力端子の電圧が共通に入力され、前記第1の容量には前記出力端子の電圧が蓄積され、前記第2の容量は前記第1の容量とは遮断され前記第1の差動対の入力対の他方に接続されて前記参照電圧が蓄積され、
前記第3の期間には、
前記第1の差動対の入力対は前記出力端子の電圧及び前記参照電圧から遮断され、前記第1の差動対の入力対の一方には前記第1の容量の蓄積電圧が入力され、他方には前記第2の容量の蓄積電圧が入力され、前記第2の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力される、ことを特徴とするオフセットキャンセルアンプ。 - 前記スイッチ回路は、
前記第2の差動対の入力対の一方と前記入力端子との間の接続を制御する第1のスイッチと、
前記第2の差動対の入力対の一方と前記出力端子との間の接続を制御する第2のスイッチと、
前記第1の差動対の入力対の一方と前記出力端子との間の接続を制御する第3のスイッチと、
前記参照電圧の供給端子と前記第1の差動対の入力対の他方との間の接続を制御する第4のスイッチと、
前記第2の容量と前記出力端子との間の接続を制御する第5のスイッチと、
前記第2の容量と前記第1の差動対の入力対の他方との間の接続を制御する第6のスイッチと、
を備え、前記第1乃至第6のスイッチは、それぞれの制御端子に入力される前記制御信号によりオン・オフ制御される、ことを特徴とする請求項1記載のオフセットキャンセルアンプ。 - 前記第1の期間には、
前記第1、第3、第4、第5のスイッチはオン状態とされ、前記第2及び第6のスイッチはオフ状態とされ、
前記第2の期間には、
前記第1、第3、第4、第6のスイッチはオン状態とされ、前記第2及び第5のスイッチはオフ状態とされ、
前記第3の期間には、
前記第1、第3、第4、第5のスイッチはオフ状態とされ、前記第2及び第6のスイッチはオフ状態とされる、ことを特徴とする請求項2記載のオフセットキャンセルアンプ。 - 前記スイッチ回路は、
前記第2の差動対の入力対の一方と前記入力端子との間の接続を制御する第1のスイッチと、
前記第2の差動対の入力対の一方と前記出力端子との間の接続を制御する第2のスイッチと、
前記第1の差動対の入力対の一方と前記出力端子との間の接続を制御する第3のスイッチと、
前記参照電圧の供給端子と前記第1の差動対の入力対の他方との間の接続を制御する第4のスイッチと、
前記第1の容量と前記第1の差動対の入力対の一方との接続点と、前記第2の容量との間の接続を制御する第5のスイッチと、
前記第2の容量と前記第1の差動対の入力対の他方との間の接続を制御する第6のスイッチと、
を備え、前記第1乃至第6のスイッチはそれぞれの制御端子に入力される前記制御信号によりオン・オフ制御される、ことを特徴とする請求項1記載のオフセットキャンセルアンプ。 - 前記第1の期間には、
前記第1、第3、第4、第5のスイッチはオン状態とされ、前記第2及び第6のスイッチはオフ状態とされ、
前記第2の期間には、
前記第1、第3、第4、第6のスイッチはオン状態とされ、前記第2及び第5のスイッチはオフ状態とされ、
前記第3の期間には、
前記第1、第3、第4、第5のスイッチはオフ状態とされ、前記第2及び第6のスイッチはオフ状態とされる、ことを特徴とする請求項4記載のオフセットキャンセルアンプ。 - 前記参照電圧が、1つの前記データ出力期間内では一定であり、前記データ出力期間毎に変化し、
前記第2の容量に蓄積される電圧が、前記データ出力期間毎に変化する、ことを特徴とする請求項1乃至5のいずれか一に記載のオフセットキャンセルアンプ。 - 前記参照電圧を、前記入力端子の電圧と同一としてなる、ことを特徴とする請求項1乃至6のいずれか一に記載のオフセットキャンセルアンプ。
- 第1及び第2の差動対と、前記第1及び第2の差動対の出力対に共通接続された負荷回路と、を含む差動段と、
前記第1及び前記第2の差動対の共通の出力信号を受け、出力端子に増幅された信号を出力する増幅段と、
第1及び第2の容量と、
制御信号を入力し、前記第1の差動対の入力対及び前記第2の差動対の入力対への信号入力の接続を切替制御するスイッチ回路と、
を備え、
データ出力期間が第1乃至第3の期間をこの順に含み、前記第1の容量は、前記データ出力期間において前記第1の差動対の入力対の一方に常時接続され、
前記第1の期間には、
前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には入力端子の電圧が入力され、前記第2の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力され、前記第2の容量が前記第1の差動対の入力対の他方と遮断された状態で、前記第1及び第2の容量に共通に前記出力端子の電圧が蓄積され、
前記第2の期間には、
前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力され、前記第2の差動対の入力対には前記入力端子の電圧が共通に入力され、前記第1の容量には前記出力端子の電圧が蓄積され、前記第2の容量は前記第1の容量と遮断され前記第1の差動対の入力対の他方と接続され前記入力端子の電圧が蓄積され、
前記第3の期間には、
前記第1の差動対の入力対は前記出力端子の電圧及び前記入力端子の電圧から遮断され、前記第1の差動対の入力対の一方には前記第1の容量の蓄積電圧が入力され、他方には前記第2の容量の蓄積電圧が入力され、前記第2の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力される、ことを特徴とするオフセットキャンセルアンプ。 - 前記スイッチ回路は、
前記第2の差動対の入力対の一方と前記入力端子との間の接続を制御する第1のスイッチと、
前記第2の差動対の入力対の一方と前記出力端子との間の接続を制御する第2のスイッチと、
前記第1の差動対の入力対の一方と前記出力端子との間の接続を制御する第3のスイッチと、
前記入力端子と前記第1の差動対の入力対の他方との間の接続を制御する第4のスイッチと、
前記第2の容量と前記出力端子との間の接続を制御する第5のスイッチと、
前記第2の容量と前記第1の差動対の入力対の他方との間の接続を制御する第6のスイッチと、
を備え、前記第1乃至第6のスイッチはそれぞれの制御端子に入力される前記制御信号によりオン・オフ制御される、ことを特徴とする請求項8記載のオフセットキャンセルアンプ。 - 前記第1の期間には、
前記第2、第3、第4、第5のスイッチはオン状態とされ、前記第1及び第6のスイッチはオフ状態とされ、
前記第2の期間には、
前記第1、第3、第4、第6のスイッチはオン状態とされ、前記第2及び第5のスイッチはオフ状態とされ、
前記第3の期間には、
前記第1、第3、第4、第5のスイッチはオフ状態とされ、前記第2及び第6のスイッチはオフ状態とされる、ことを特徴とする請求項9記載のオフセットキャンセルアンプ。 - 前記スイッチ回路は、
前記第2の差動対の入力対の一方と前記入力端子との間の接続を制御する第1のスイッチと、
前記第2の差動対の入力対の一方と前記出力端子との間の接続を制御する第2のスイッチと、
前記第1の差動対の入力対の一方と前記出力端子との間の接続を制御する第3のスイッチと、
前記入力端子と前記第1の差動対の入力対の他方との間の接続を制御する第4のスイッチと、
前記第1の容量と前記第1の差動対の入力対の一方との接続点と、前記第2の容量との間の接続を制御する第5のスイッチと、
前記第2の容量と前記第1の差動対の入力対の他方との間の接続を制御する第6のスイッチと、
を備え、前記第1乃至第6のスイッチはそれぞれの制御端子に入力される前記制御信号によりオン・オフ制御される、ことを特徴とする請求項8記載のオフセットキャンセルアンプ。 - 前記第1の期間には、
前記第2、第3、第4、第5のスイッチはオン状態とされ、前記第1及び第6のスイッチはオフ状態とされ、
前記第2の期間には、
前記第1、第3、第4、第6のスイッチはオン状態とされ、前記第2及び第5のスイッチはオフ状態とされ、
前記第3の期間には、
前記第1、第3、第4、第5のスイッチはオフ状態とされ、前記第2及び第6のスイッチはオフ状態とされる、ことを特徴とする請求項11記載のオフセットキャンセルアンプ。 - 前記スイッチ回路は、
前記第2の差動対の入力対の一方と前記入力端子との間の接続を制御する第1のスイッチと、
前記第2の差動対の入力対の一方と前記出力端子との間の接続を制御する第2のスイッチと、
前記第1の差動対の入力対の一方と前記出力端子との間の接続を制御する第3のスイッチと、
前記入力端子と、前記第1の差動対の入力対の他方との間の接続を制御する第4のスイッチと、
前記第2の差動対の入力対の一方と前記第2の容量との間の接続を制御する第5のスイッチと、
前記第2の容量と、前記第1の差動対の入力対の他方との間の接続を制御する第6のスイッチと、
を備え、前記第1乃至第6のスイッチはそれぞれの制御端子に入力される前記制御信号によりオン・オフ制御される、ことを特徴とする請求項8記載のオフセットキャンセルアンプ。 - 前記第1の期間には、
前記第2、第3、第4、第5のスイッチはオン状態とされ、前記第1及び第6のスイッチはオフ状態とされ、
前記第2の期間には、
前記第1、第3、第4、第6のスイッチはオン状態とされ、前記第2及び第5のスイッチはオフ状態とされ、
前記第3の期間には、
前記第1、第3、第4、第5のスイッチはオフ状態とされ、前記第2及び第6のスイッチはオフ状態とされる、ことを特徴とする請求項13記載のオフセットキャンセルアンプ。 - 前記第1の差動対の入力対の一方と前記第3のスイッチとの接続点と、前記第1の容量との間の接続を制御する、常時オン状態の第7のスイッチを更に備えている、ことを特徴とする請求項2、4、9、11、13のいずれか一に記載のオフセットキャンセルアンプ。
- 前記第1の容量と前記第2の容量は、同一の製造プロセスで形成されたものであり、互いの容量値が同一である、ことを特徴とする請求項1乃至15のいずれか一に記載のオフセットキャンセルアンプ。
- 前記第3及び第4のスイッチをそれぞれ構成するトランジスタの素子サイズが同一である、ことを特徴とする請求項2、4、9、11、13のいずれか一に記載のオフセットキャンセルアンプ。
- 前記第3のスイッチのオン・オフ状態を制御する制御信号と、前記第4のスイッチのオン・オフ状態を制御する制御信号とが同一信号である、ことを特徴とする請求項2、4、9、11、13のいずれか一に記載のオフセットキャンセルアンプ。
- 前記第3のスイッチが、第1制御信号をゲートに受ける第1のトランジスタを備え、
前記第4のスイッチが、第2制御信号をゲートに受ける第2のトランジスタを備え、
前記第1の差動対の入力対の一方と前記第3のスイッチとの間に接続される前記第1のトランジスタと同一導電型の第3のトランジスタと、
前記第1の差動対の入力対の他方と前記第4のスイッチとの間に接続される、前記第2のトランジスタと同一導電型の第4のトランジスタと、
を備え、
前記第3のトランジスタのドレインとソースが短絡され、ゲートには、前記第1制御信号の反転信号が入力される、
前記第4のトランジスタのドレインとソースが短絡され、ゲートには、前記第2制御信号の反転信号が入力される、ことを特徴とする請求項2、4、9、11、13のいずれか一に記載のオフセットキャンセルアンプ。 - 前記増幅段が、前記第1の差動対の出力対と前記第2の差動対の出力対との接続点対に入力対が接続され、前記出力端子に、出力端子が接続された差動増幅回路よりなる、ことを特徴とする請求項1乃至19のいずれか一に記載のオフセットキャンセルアンプ。
- 前記第1及び第2の差動対と異なる極性の第3及び第4の差動対と、前記第3及び第4の差動対に共通接続された別の負荷回路と、前記第3及び第4の差動対にそれぞれ電流を供給する第3及び第4の電流源と、
前記第3及び第4の差動対の共通の出力信号を受け、出力端子に増幅された信号を出力する別の増幅段と、
をさらに備え、
前記第1の差動対の入力対の一方と前記第3の差動対の入力対の一方が接続され、前記第1の差動対の入力対の他方と前記第3の差動対の入力対の他方が接続され、
前記第2の差動対の入力対の一方と前記第4の差動対の入力対の一方が接続され、前記第2の差動対の入力対の他方と前記第4の差動対の入力対の他方が接続されている、ことを特徴とする請求項1乃至19のいずれか一に記載のオフセットキャンセルアンプ。 - 第1及び第2の差動対と、前記第1及び第2の差動対の出力対に共通接続された負荷回路と、を含む差動段と、
前記第1及び前記第2の差動対の共通の出力信号を受け、出力端子に増幅された信号を出力する増幅段と、
第1及び第2の容量と、
前記第1及び第2の差動対の入力対への信号入力の接続を切替制御する制御信号が入力され、
前記第1の容量は、データ出力期間に前記第1の差動対の入力対の一方に常時接続される、オフセットキャンセルアンプの制御方法であって、
前記データ出力期間が第1乃至第3の期間をこの順に含み、
前記第1の期間に、前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には参照電圧が入力され、前記第2の差動対の入力対には入力端子の電圧が共通に入力され、前記第2の容量が前記第1の差動対の入力対の他方と遮断された状態で、前記第1及び第2の容量には共通に前記出力端子の電圧が蓄積される、ように制御する工程と、
前記第2の期間に、前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記参照電圧が入力され、前記第2の差動対の入力対には前記入力端子の電圧が共通に入力され、前記第1の容量には前記出力端子の電圧が蓄積され、前記第2の容量は前記第1の容量とは遮断され前記第1の差動対の入力対の他方に接続されて前記参照電圧が蓄積される、ように制御する工程と、
前記第3の期間に、前記第1の差動対の入力対は前記出力端子の電圧及び前記参照電圧から遮断され、前記第1の差動対の入力対の一方には前記第1の容量の蓄積電圧が入力され、他方には前記第2の容量の蓄積電圧が入力され、前記第2の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力される、ように制御する工程と、
を含む、ことを特徴とするオフセットキャンセルアンプの制御方法。 - 第1及び第2の差動対と、前記第1及び第2の差動対の出力対に共通接続された負荷回路と、を含む差動段と、
前記第1及び前記第2の差動対の共通の出力信号を受け、出力端子に増幅された信号を出力する増幅段と、
第1及び第2の容量と、
前記第1及び第2の差動対の入力対への信号入力の接続を切替制御する制御信号が入力され、
前記第1の容量は、データ出力期間に前記第1の差動対の入力対の一方に常時接続される、オフセットキャンセルアンプの制御方法であって、
前記データ出力期間が第1乃至第3の期間をこの順に含み、
前記第1の期間に、前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には入力端子の電圧が入力され、前記第2の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力され、前記第2の容量が前記第1の差動対の入力対の他方と遮断された状態で、前記第1及び第2の容量に共通に前記出力端子の電圧が蓄積される、ように制御する工程と、
前記第2の期間に、前記第1の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力され、前記第2の差動対の入力対には前記入力端子の電圧が共通に入力され、前記第1の容量には前記出力端子の電圧が蓄積され、前記第2の容量は前記第1の容量と遮断され前記第1の差動対の入力対の他方と接続され前記入力端子の電圧が蓄積される、ように制御する工程と、
前記第3の期間に、前記第1の差動対の入力対は前記出力端子の電圧及び前記入力端子の電圧から遮断され、前記第1の差動対の入力対の一方には前記第1の容量の蓄積電圧が入力され、他方には前記第2の容量の蓄積電圧が入力され、前記第2の差動対の入力対の一方には前記出力端子の電圧が入力され、他方には前記入力端子の電圧が入力される、ように制御する工程と、
を含む、ことを特徴とするオフセットキャンセルアンプの制御方法。 - 階調電圧を入力し、表示素子に接続されるデータ線を駆動する増幅回路を備えた表示装置において、
前記増幅回路が、請求項1乃至21のいずれか一記載の前記オフセットキャンセルアンプを有する、ことを特徴とする表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048649A JP4821364B2 (ja) | 2006-02-24 | 2006-02-24 | オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 |
US11/709,409 US7535294B2 (en) | 2006-02-24 | 2007-02-22 | Offset cancellation amplifier, display employing the offset cancellation amplifier and method for controlling the offset cancellation amplifier |
CN2007100031885A CN101026358B (zh) | 2006-02-24 | 2007-02-25 | 偏移消除放大器和其控制方法、以及使用其的显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048649A JP4821364B2 (ja) | 2006-02-24 | 2006-02-24 | オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228388A true JP2007228388A (ja) | 2007-09-06 |
JP4821364B2 JP4821364B2 (ja) | 2011-11-24 |
Family
ID=38549728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006048649A Expired - Fee Related JP4821364B2 (ja) | 2006-02-24 | 2006-02-24 | オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7535294B2 (ja) |
JP (1) | JP4821364B2 (ja) |
CN (1) | CN101026358B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011092769A1 (ja) * | 2010-02-01 | 2011-08-04 | パナソニック株式会社 | 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法 |
JP2018087960A (ja) * | 2016-08-17 | 2018-06-07 | 株式会社半導体エネルギー研究所 | 表示方法、表示装置、表示モジュールおよび電子機器 |
CN111682853A (zh) * | 2020-06-15 | 2020-09-18 | 电子科技大学 | 一种电容耦合斩波放大器的交替电容网络 |
JP7460459B2 (ja) | 2020-06-17 | 2024-04-02 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310959A (ja) * | 2005-04-26 | 2006-11-09 | Nec Corp | 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法 |
WO2007091121A2 (en) * | 2006-02-10 | 2007-08-16 | Marisa Di Varalli Marisa & C.S.A.S. | Method of establishing interpersonal relations, and suitable device to implement such a method |
EP2124333B1 (en) * | 2008-05-23 | 2013-01-02 | Zoran Corporation | Comparator circuit |
JP2010171490A (ja) * | 2009-01-20 | 2010-08-05 | Renesas Electronics Corp | 演算増幅器、半導体装置、及び表示装置 |
JP2010283713A (ja) * | 2009-06-08 | 2010-12-16 | Sanyo Electric Co Ltd | オフセットキャンセル回路 |
EP2772821B1 (en) * | 2013-02-27 | 2016-04-13 | ams AG | Low dropout regulator |
CN104579206B (zh) * | 2014-07-30 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 差分放大电路及运算放大器 |
US10491167B1 (en) * | 2016-03-07 | 2019-11-26 | Ali Tasdighi Far | Low noise amplifier running fast at ultra low currents |
US10177713B1 (en) * | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
CN108156565B (zh) * | 2016-12-02 | 2020-10-30 | 矽统科技股份有限公司 | 传感装置 |
JP6981774B2 (ja) * | 2017-05-09 | 2021-12-17 | ラピスセミコンダクタ株式会社 | スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 |
CN107634758A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | 一种锁相环低噪声源端开关电荷泵 |
KR20200131550A (ko) * | 2019-05-14 | 2020-11-24 | 에스케이하이닉스 주식회사 | 반도체 장치의 데이터 감지 회로 |
CN112274158B (zh) * | 2020-09-30 | 2022-07-05 | 清华大学 | 一种生物电位记录器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0497608A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 演算増幅回路 |
JPH0541616A (ja) * | 1991-08-06 | 1993-02-19 | Seiko Epson Corp | 演算増幅回路 |
JPH05129848A (ja) * | 1991-11-01 | 1993-05-25 | Nippondenso Co Ltd | 差動増幅器のオフセツト電圧補償回路 |
JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
JP2003060453A (ja) * | 2001-08-17 | 2003-02-28 | Fujitsu Ltd | オフセットキャンセル機能を有するオペアンプ |
JP2003168936A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ |
JP2005117547A (ja) * | 2003-10-10 | 2005-04-28 | Fujitsu Ltd | オペアンプ、ラインドライバおよび液晶表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
US4322687A (en) * | 1980-05-19 | 1982-03-30 | Bell Telephone Laboratories, Incorporated | Operational amplifier with improved offset correction |
US4365204A (en) * | 1980-09-08 | 1982-12-21 | American Microsystems, Inc. | Offset compensation for switched capacitor integrators |
TW427053B (en) * | 1999-03-10 | 2001-03-21 | Nat Science Council | Low voltage switched capacitor integrator having offset voltage compensation and the filter using the same |
US6087897A (en) * | 1999-05-06 | 2000-07-11 | Burr-Brown Corporation | Offset and non-linearity compensated amplifier and method |
JP3625194B2 (ja) * | 2001-06-22 | 2005-03-02 | 松下電器産業株式会社 | オフセット補償機能付きコンパレータおよびオフセット補償機能付きd/a変換装置 |
JP4614704B2 (ja) * | 2003-07-23 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びデータドライバと表示装置 |
JP4412027B2 (ja) * | 2004-03-29 | 2010-02-10 | 日本電気株式会社 | 増幅回路及び表示装置 |
JP4241466B2 (ja) * | 2004-03-29 | 2009-03-18 | 日本電気株式会社 | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
JP4188931B2 (ja) * | 2005-03-09 | 2008-12-03 | 富士通マイクロエレクトロニクス株式会社 | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 |
JP4887657B2 (ja) * | 2005-04-27 | 2012-02-29 | 日本電気株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
-
2006
- 2006-02-24 JP JP2006048649A patent/JP4821364B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-22 US US11/709,409 patent/US7535294B2/en not_active Expired - Fee Related
- 2007-02-25 CN CN2007100031885A patent/CN101026358B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0497608A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 演算増幅回路 |
JPH0541616A (ja) * | 1991-08-06 | 1993-02-19 | Seiko Epson Corp | 演算増幅回路 |
JPH05129848A (ja) * | 1991-11-01 | 1993-05-25 | Nippondenso Co Ltd | 差動増幅器のオフセツト電圧補償回路 |
JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
JP2003060453A (ja) * | 2001-08-17 | 2003-02-28 | Fujitsu Ltd | オフセットキャンセル機能を有するオペアンプ |
JP2003168936A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ |
JP2005117547A (ja) * | 2003-10-10 | 2005-04-28 | Fujitsu Ltd | オペアンプ、ラインドライバおよび液晶表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011092769A1 (ja) * | 2010-02-01 | 2011-08-04 | パナソニック株式会社 | 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法 |
JP2018087960A (ja) * | 2016-08-17 | 2018-06-07 | 株式会社半導体エネルギー研究所 | 表示方法、表示装置、表示モジュールおよび電子機器 |
JP6993137B2 (ja) | 2016-08-17 | 2022-02-04 | 株式会社半導体エネルギー研究所 | 表示方法、表示装置、表示モジュールおよび電子機器 |
JP2022037073A (ja) * | 2016-08-17 | 2022-03-08 | 株式会社半導体エネルギー研究所 | 表示方法 |
CN111682853A (zh) * | 2020-06-15 | 2020-09-18 | 电子科技大学 | 一种电容耦合斩波放大器的交替电容网络 |
JP7460459B2 (ja) | 2020-06-17 | 2024-04-02 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4821364B2 (ja) | 2011-11-24 |
CN101026358B (zh) | 2011-08-24 |
CN101026358A (zh) | 2007-08-29 |
US20070200620A1 (en) | 2007-08-30 |
US7535294B2 (en) | 2009-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4821364B2 (ja) | オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法 | |
JP4556824B2 (ja) | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 | |
US7443234B2 (en) | Differential amplifier, digital-to-analog converter and display device | |
CN1992512B (zh) | 差动放大器及采用了它的显示装置 | |
KR101410696B1 (ko) | 높은 슬루율과 안정성을 갖는 연산 증폭기와 이의 동작 방법 | |
JP4789136B2 (ja) | 演算増幅器 | |
JP4291100B2 (ja) | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 | |
JP4564285B2 (ja) | 半導体集積回路 | |
JP5143431B2 (ja) | 出力偏差の改善された出力バッファ及びこれを備えた平板表示装置用のソースドライバ | |
JP5486259B2 (ja) | 差動増幅器 | |
JP2006311350A (ja) | オフセット補正回路 | |
JP2008015875A (ja) | 電源回路 | |
JP2011172066A (ja) | 演算増幅器、並びに、それを用いた表示パネルドライバ及び表示装置 | |
US20090079499A1 (en) | Differential Low Noise Amplifier (LNA) With Common Mode Feedback And Gain Control | |
JP2007251507A (ja) | 差動増幅回路 | |
US7538585B2 (en) | Transconductor | |
JP2005303664A (ja) | 差動増幅回路 | |
JP2013005149A (ja) | 完全差動型オペアンプ | |
JP2005223627A (ja) | 演算増幅回路 | |
JP4862694B2 (ja) | Fetアンプおよびそのバイアス回路 | |
KR100945723B1 (ko) | 폴디드 캐스코드 전류원 | |
JP4335078B2 (ja) | ソースフォロワ回路 | |
JP4453605B2 (ja) | バッファ回路 | |
EP1901425B1 (en) | Amplifier with increased bandwidth and method thereof | |
JP2013207697A (ja) | サンプル・ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |