JP6993137B2 - 表示方法、表示装置、表示モジュールおよび電子機器 - Google Patents

Description

本発明の一態様は、表示方法、表示装置、表示モジュールおよび電子機器に関する。

高分解能のＤ／Ａ（デジタル／アナログ）変換回路が提案されている（非特許文献１、２を参照）。これにより、高ビットの階調、例えば画素１個当たり１０ビット以上の階調を表現することができ、高品質の画像を表示することができる。

Ｋｉ－Ｄｕｋ Ｋｉｍ ｅｔ ａｌ．． "Ａ １０－ｂｉｔ Ｌｉｎｅａｒ Ｒ－ｓｔｒｉｎｇ ＤＡＣ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ Ｍｏｂｉｌｅ Ｆｕｌｌ－ＨＤ ＡＭＯＬＥＤ Ｄｒｉｖｅｒ ＩＣｓ" ＳＩＤ ２０１３ Ｄｉｇｅｓｔ，ｐｐ．４６９－４７２，Ｍａｙ ２０１３． Ｓｅｏｎｇ－Ｙｏｕｎｇ Ｒｙｕ ｅｔ ａｌ．． "Ａ １３－ｂｉｔ ｕｎｉｖｅｒｓａｌ ｃｏｌｕｍｎ ｄｒｉｖｅｒ ｆｏｒ ｖａｒｉｏｕｓ ｄｉｓｐｌａｙｓ ｏｆ ＯＬＥＤ ａｎｄ ＬＣＤ" Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ ＳＩＤ，２０１６．

Ｄ／Ａ変換回路は、表示される画像に対応するアナログ信号のバッファリングを行うためのバッファアンプを有する。１つの画素で表現する階調数が高い場合、例えば１０ビット以上の階調を表現する場合、バッファアンプのオフセット電圧が大きいと階調を正確に表現することが困難となる。このため、オフセット電圧を補正する必要があるが、高解像度の画像を表示する場合、表示装置が高速に動作することが求められる。また、フレーム周波数が高い場合も、表示装置が高速に動作することが求められる。以上により、バッファアンプのオフセット電圧の補正にかけられる時間が短くなる。

そこで、本発明の一態様は、高速に動作する表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、高階調の画像を表示できる表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、高解像度の画像を表示できる表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、フレーム周波数が高い表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、小型の表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、低価格の表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、視認性の高い表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、低消費電力の表示装置およびその表示方法を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置およびその表示方法を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第１のトランスコンダクタンスアンプと、第２のトランスコンダクタンスアンプと、バッファと、を有するバッファアンプと、ｘ行ｙ列（ｘ、ｙは２以上の整数）のマトリクス状に配列され、階調を表示する機能を有する画素と、を有する表示装置において、第２のトランスコンダクタンスアンプを用いて、バッファアンプのオフセット電圧を補正する第１のステップを有し、第１のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方に、画素により表示される階調に対応する電圧の第１のアナログ信号を入力し、バッファの出力端子から第１のアナログ信号の電圧と対応する電圧の第２のアナログ信号を出力する第２のステップを有し、第１のステップの終了後、第２のステップにより２行分以上ｘ行分以下の画素により表示される階調に対応する分の第１のアナログ信号を入力し、バッファの出力端子から第１のアナログ信号と対応する分だけ第２のアナログ信号を出力し、第１のステップと、第２のステップと、を交互に繰り返す表示方法である。

また、上記態様において、表示装置は、第１の容量素子と、第２の容量素子と、を有し、第１の容量素子の一方の端子は、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と電気的に接続され、第２の容量素子の一方の端子は、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方と電気的に接続され、第２のステップにおいて、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方の電圧は、第１の容量素子に保持された電荷に対応し、第２のステップにおいて、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方の電圧は、第２の容量素子に保持された電荷に対応してもよい。

また、本発明の一態様は、第１のトランスコンダクタンスアンプと、第２のトランスコンダクタンスアンプと、バッファと、を有するバッファアンプと、ｘ行ｙ列（ｘ、ｙは２以上の整数）のマトリクス状に配列され、階調表示を行う機能を有する画素と、第１の容量素子と、第２の容量素子と、検出器と、を有する表示装置において、第１の容量素子の一方の端子は、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と電気的に接続され、第２の容量素子の一方の端子は、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方と電気的に接続され、検出器は、第１の容量素子の一方の端子と電気的に接続され、検出器は、第２の容量素子の一方の端子と電気的に接続され、第２のトランスコンダクタンスアンプを用いて、バッファアンプのオフセット電圧を補正する第１のステップを有し、第１のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方に、画素により表示される階調に対応する電圧の第１のアナログ信号を入力し、バッファの出力端子から第１のアナログ信号の電圧と対応する電圧の第２のアナログ信号を出力する第２のステップを有し、第１のステップの終了後、第２のステップを実行し、第２のステップにおいて、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方の電圧は、第１の容量素子に保持された電荷に対応し、第２のステップにおいて、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方の電圧は、第２の容量素子に保持された電荷に対応し、第２のステップにより、バッファの出力端子からｒ行分（ｒは１以上ｘ以下の整数）の画素により表示される階調に対応する分の第２のアナログ信号が出力された後、検出器により、第１の容量素子に保持された電荷量および第２の容量素子に保持された電荷量を検出し、第１の容量素子に保持された電荷量または第２の容量素子に保持された電荷量の少なくとも一方が、規定値を下回った場合、第１のステップを実行し、第１の容量素子に保持された電荷量および第２の容量素子に保持された電荷量の両方が、規定値以上となった場合、引き続き第２のステップを実行する表示方法である。

また、上記態様において、表示装置は、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方と電気的に接続され、第１のステップにおいて、第１のトランジスタおよび第２のトランジスタを導通状態とし、第２のステップにおいて、第１のトランジスタおよび第２のトランジスタを非導通状態としてもよい。

また、上記態様において、第１のトランジスタのチャネル形成領域および、第２のトランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含んでもよい。

また、上記態様において、第１のステップにおいて、第１のトランスコンダクタンスアンプの非反転入力端子と、第１のトランスコンダクタンスアンプの反転入力端子と、第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と、に同一の電圧を入力してもよい。

また、上記態様において、表示装置は、第１の回路と、第２の回路と、第３の回路と、を有し、第１の回路は、第１のクロック信号および第２のクロック信号を生成する機能を有し、第１の回路は、第１のクロック信号に対応させて、画素により表示される階調に対応するデジタル信号を、第２の回路に出力する機能を有し、第１の回路は、第２のクロック信号を第３の回路に出力する機能を有し、第２の回路は、デジタル信号を保持する機能を有し、第１のステップにおいて、第２のクロック信号の電圧は一定とし、第２のステップにおいて、第２のクロック信号に同期して第２のアナログ信号を出力し、第３の回路は、第２のステップにおいて、第２の回路からデジタル信号を読み出す機能を有してもよい。

また、上記態様において、第３の回路は、バッファアンプを有し、第３の回路は、デジタル信号を第２のアナログ信号に変換する機能を有してもよい。

また、上記態様において、画素は、発光素子と、非発光素子と、を有してもよい。

また、本発明の一態様の表示方法により表示を行う機能を有する表示装置も本発明の一態様である。

また、本発明の一態様の表示装置と、タッチパネルと、を有する表示モジュールも本発明の一態様である。

また、本発明の一態様の表示装置、または本発明の一態様の表示モジュールと、操作キーまたはバッテリと、を有する電子機器も本発明の一態様である。

本発明の一態様は、高速に動作する表示装置およびその表示方法を提供することができる。または、本発明の一態様は、高階調の画像を表示できる表示装置およびその表示方法を提供することができる。または、本発明の一態様は、高解像度の画像を表示できる表示装置およびその表示方法を提供することができる。または、本発明の一態様は、フレーム周波数が高い表示装置およびその表示方法を提供することができる。または、本発明の一態様は、小型の表示装置およびその表示方法を提供することができる。または、本発明の一態様は、低価格の表示装置およびその表示方法を提供することができる。または、本発明の一態様は、視認性の高い表示装置およびその表示方法を提供することができる。または、本発明の一態様は、低消費電力の表示装置およびその表示方法を提供することができる。または、本発明の一態様は、新規な表示装置およびその表示方法を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の効果を抽出することが可能である。

表示装置の構成例を説明するブロック図。 表示装置の構成例を説明する回路図。 表示装置の構成例を説明する回路図。 表示装置の構成例を説明する回路図。 表示装置の構成例を説明する回路図。 表示方法の一例を説明するタイミングチャート。 表示方法の一例を説明する回路図。 表示方法の一例を説明する回路図。 表示装置の構成例を説明する回路図。 表示装置の構成例を説明する回路図。 表示装置の構成例を説明するブロック図。 表示装置の構成例を説明するブロック図。 表示装置の構成例を説明するブロック図。 表示装置の構成例を説明するブロック図。 表示装置の構成例を説明するブロック図。 表示装置の構成例を説明するブロック図。 表示装置の構成例を説明する回路図。 表示方法の一例を説明するタイミングチャート。 表示方法の一例を説明するタイミングチャート。 表示装置の構成例を説明する回路図およびレイアウト図。 表示装置の構成例を説明する断面図および斜視図。 表示装置の構成例を説明する断面模式図。 表示装置の構成例を説明する断面模式図。 表示モジュールを説明する図。 電子機器を説明する図。 トランジスタのＶｇ－Ｉｄ特性。 トランジスタのＶｇ－Ｉｄ特性。 評価に用いる回路を説明する図。 トランジスタのＶｇ－Ｉｄ特性。 トランジスタのＶｇ－Ｉｄ特性。 電圧の時間応答を示す図。 充電時間を示す図。

以下、実施の形態について、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。

本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（または第１電極、または第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチまたは機械的なスイッチ等を用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置の構成例および表示方法の一例について、図１乃至図１６を用いて説明する。

本発明の一態様は、表示装置が有するバッファアンプの、オフセット電圧の補正に関する。特に、ソースドライバ回路が有するＤ／Ａ変換回路に設けられたバッファアンプのオフセット電圧の補正に関する。バッファアンプのオフセット電圧を補正することにより、１つの画素で表現する階調数が高い場合であっても、当該階調を正確に表現することができる。本発明の一態様の表示装置では、バッファアンプのオフセット電圧の補正後、２行分以上の画素に階調電圧を書き込んだ後、再びバッファアンプのオフセット電圧の補正を行う。以上により、１行分の画素に階調電圧を書き込むごとにバッファアンプのオフセット電圧を補正する場合と比較して、１回のオフセット電圧の補正にかける時間を長くしても、本発明の一態様の表示装置を高速に動作させることができる。したがって、高解像度の画像を表示することができる。また、本発明の一態様の表示装置のフレーム周波数を高めることができる。

図１は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０は、表示部１１と、ゲートドライバ回路１２と、ゲートドライバ回路１３と、ソースドライバ回路１４と、を有する。

表示部１１には、複数の画素３０がマトリクス状に配列されている。例えば、ｘ行ｙ列（ｘ、ｙは共に２以上の整数）の画素３０がマトリクス状に配列されている。図１では、任意の行、列にある画素３０として、ｊ行ｋ列（ｊは１以上ｘ以下の整数、ｋは１以上ｙ以下の整数）の画素を画素３０として図示している。

表示部１１は、画素３０を用いて画像を表示する機能を有する。なお、本明細書等では、表示部に配列された画素を用いて表示部が画像を表示することを、画素が画像を表示すると呼ぶ場合がある。

画素３０の構成について説明する。図１では、画素３０の模式図を図示している。画素３０は、画素回路３１、画素回路３２、液晶素子ＬＣおよび発光素子ＥＬを有する。画素回路３１は、液晶素子ＬＣの階調表示を制御するための回路である。画素回路３２は、発光素子ＥＬの階調表示を制御するための回路である。つまり、画素３０は、液晶素子ＬＣおよび発光素子ＥＬにより階調表示を行うことができる。

液晶素子ＬＣは反射電極を有する。液晶素子ＬＣは、反射電極の反射光の強度を液晶層で調節して階調表示を行う、いわゆる反射型の表示素子である。発光素子ＥＬは、電極間に流れる電流量を調節することで発光を制御し、階調表示を行う、いわゆる自発光型の表示素子である。なお画素の断面の構造等の詳細については後述する。

なお、液晶素子ＬＣとして、反射型の液晶素子の他、例えば透過型の液晶素子または半透過型の液晶素子等を用いてもよい。または、液晶素子ＬＣとして、例えば液晶素子以外の非発光素子を用いてもよい。または、液晶素子ＬＣとして、例えば液晶素子以外の反射型の表示素子を用いてもよい。

また、発光素子ＥＬとして、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等のＥＬ素子の他、発光ダイオード等を用いることができる。または、量子ドットを用いることができる。または、発光素子ＥＬとして、透過型の表示素子、例えば透過型の液晶素子と、バックライトと、を組み合わせた構成としてもよい。

図１に示す画素３０の模式図では、画素回路３１、画素回路３２、液晶素子ＬＣおよび発光素子ＥＬの配置を示している。図１に示す液晶素子ＬＣは開口３３を有する。この開口３３は、反射電極に設けられる開口を表している。図１に示す発光素子ＥＬは、液晶素子ＬＣが有する開口３３に重ねて設けられる。

図１に示す画素回路３１および画素回路３２は、液晶素子ＬＣが設けられる層と発光素子ＥＬが設けられる層の間に設けられる。液晶素子ＬＣを駆動するための画素回路３１と発光素子ＥＬを駆動するための画素回路３２とのトランジスタを有する素子層を同じ工程で設けることで、画素回路３１と画素回路３２とを同層に配置する構成とする。当該構成とすることで、液晶素子ＬＣに階調電圧を与える駆動回路と、発光素子ＥＬに階調電圧を与える駆動回路とを一体化した駆動回路とすることができる。なお図１では、液晶素子ＬＣが設けられる層と発光素子ＥＬが設けられる層の間に画素回路３１および画素回路３２を設ける構成を図示したが、画素回路は液晶素子ＬＣおよび発光素子ＥＬの上層または下層に設ける構成としてもよい。

図１に示す構成とすることで画素３０は、液晶素子ＬＣによる反射光３４の強度の制御と、開口３３を透過する発光素子ＥＬの発する光３５の強度の制御と、によって階調表示を行うことができる。なお反射光３４が射出される方向および発光素子ＥＬが発する光３５が射出される方向は、表示装置１０の表示面となる。

図１に示す画素３０の構成では、液晶素子ＬＣが有する反射電極の下に画素回路３１および画素回路３２といった画素を駆動するための回路を配置することができる。そのため、発光素子ＥＬを駆動するための画素回路３２が増える分の開口率の低下を抑制することができる。

また図１に示す画素３０の構成では、液晶素子ＬＣが有する反射電極によって外光を利用した反射光の強度を液晶層で調節して階調表示を行う。そのため図１の画素３０を有する表示装置は、屋外での視認性を向上することができる。

また図１に示す画素３０の構成では、発光素子ＥＬの発する光３５の強度を調節して階調表示を行う。そのため図１の画素３０を有する表示装置１０は、外光の強度が小さい屋内での視認性を向上することができる。

また図１に示す構成では、画素ごとに液晶素子ＬＣを制御することができる画素回路３１、および発光素子ＥＬを制御することができる画素回路３２を有する。つまり、画素３０ごとに液晶素子ＬＣおよび発光素子ＥＬの階調表示を別々に制御することができる。このような構成では、複数の画素で一様に点灯するバックライトの制御とは異なり、表示する画像に応じた発光素子ＥＬの発光を画素レベルといった最小単位で制御することができるため、余分な発光を抑えることができる。そのため図１の画素３０を有する表示装置１０は、低消費電力化を図ることができる。

画素３０は、モノクロ表示の表示装置の画素を駆動するのに適用するだけでなく、カラーフィルターを設けることでカラー表示の表示装置の画素に適用することができる。カラー表示する際には、画素３０は、色要素をＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色とするときのサブ画素に相当する。一つの画素を構成するサブ画素の数は、３色に限らない。例えば、Ｒのサブ画素とＧのサブ画素とＢのサブ画素とＷ（白）のサブ画素の４つのサブ画素から１つの画素が構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。

なお、画素３０は、液晶素子ＬＣまたは発光素子ＥＬの一方を有しない構成としてもよい。この場合、例えば表示装置１０の作製工程を簡易なものとすることができる。以上が画素３０の構成についての説明である。

ゲートドライバ回路１２は、ゲート線ＧＬ_ＬＣ［ｊ］に選択信号を出力する機能を有する。ゲート線ＧＬ_ＬＣ［ｊ］は、ゲートドライバ回路１２が出力する選択信号を画素３０に伝える。ゲート線ＧＬ_ＬＣ［ｊ］に出力する選択信号は、後述するソースドライバ回路１４から信号線ＳＬ_ＬＣ［ｋ］に出力された階調電圧を画素３０に書き込むための信号である。なおゲートドライバ回路１２はシフトレジスタ等で構成され、駆動するのに必要な各種信号（クロック信号ＧＣＬＫ２、ゲートスタートパルス信号ＧＳＰ、リセット信号ＲＥＳＥＴ等）が入力される。

ゲートドライバ回路１３は、ゲート線ＧＬ_ＥＬ［ｊ］に選択信号を出力する機能を有する。ゲート線ＧＬ_ＥＬ［ｊ］は、ゲートドライバ回路１３が出力する選択信号を画素３０に伝える。ゲート線ＧＬ_ＥＬ［ｊ］に出力する選択信号は、後述するソースドライバ回路１４から信号線ＳＬ_ＥＬ［ｋ］に出力された階調電圧を画素３０に書き込むための信号である。なおゲートドライバ回路１３はシフトレジスタ等で構成され、駆動するのに必要な各種信号（クロック信号ＧＣＬＫ２、ゲートスタートパルス信号ＧＳＰ、リセット信号ＲＥＳＥＴ等）が入力される。

ソースドライバ回路１４は、信号線ＳＬ_ＬＣ［ｋ］に画素３０が有する液晶素子ＬＣを駆動するための階調電圧を出力する機能を有する。またソースドライバ回路１４は、信号線ＳＬ_ＥＬ［ｋ］に画素３０が有する発光素子ＥＬを駆動するための階調電圧を出力する機能を有する。信号線ＳＬ_ＬＣ［ｋ］に出力する階調電圧は、画素３０が有する液晶素子ＬＣを駆動するための電圧である。信号線ＳＬ_ＥＬ［ｋ］に出力する階調電圧は、画素３０が有する発光素子ＥＬを駆動するための電圧である。なおソースドライバ回路１４には、クロック信号ＣＬＫ等、駆動するのに必要な各種信号が入力される。

図１に示すソースドライバ回路１４は、Ｄ／Ａ変換回路２４と、制御回路２７と、メモリ回路２８と、を有する。他にも、ソースドライバ回路１４は、シフトレジスタ２１、ラッチ回路２２、レベルシフタ回路２３、インターフェース回路２６等を有することができる。

Ｄ／Ａ変換回路２４は、デジタル信号であるデジタルデータＤＡＴＡをアナログデータである階調電圧に変換する機能を有する。デジタルデータＤＡＴＡは、１個の画素３０により表示される階調に対応する表示データとすることができる。例えば、デジタルデータＤＡＴＡは、ｎビット（ｎは２以上の整数）の表示データとすることができる。例えば、デジタルデータＤＡＴＡは、１０ビットの表示データとすることができる。例えば、デジタルデータＤＡＴＡは、１２ビットの表示データとすることができる。例えば、デジタルデータＤＡＴＡは、１３ビット以上の表示データとすることができる。Ｄ／Ａ変換回路２４は、デジタルデータＤＡＴＡをｎビットの表示データとする場合、デジタルデータＤＡＴＡを２^ｎ通りの階調電圧に変換する機能を有する。

本明細書等において、データと信号は、適宜言い換えることができる場合がある。例えば、デジタルデータは、デジタル信号と言い換えることができる場合がある。

制御回路２７は、カウンタ等を有し、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の、ソースドライバ回路１４以外の回路により生成されたクロック信号であるクロック信号ＣＬＫをもとに、クロック信号ＧＣＬＫ１およびクロック信号ＧＣＬＫ２を生成する機能を有する。例えば、クロック信号ＣＬＫの周波数が５００ＭＨｚである場合は、クロック信号ＣＬＫの周期は０．０２μｓとなるため、クロック信号ＧＣＬＫ１のクロック周期を例えば３．８４μｓとし、クロック信号ＧＣＬＫ２のクロック周期を例えば３．８０μｓとすることができる。つまり、クロック信号ＧＣＬＫ１の半周期を例えば１．９２μｓとし、クロック信号ＧＣＬＫ２の半周期を例えば１．９０μｓとすることができる。

生成されたクロック信号ＧＣＬＫ１は、例えばメモリ回路２８に出力することができる。また、生成されたクロック信号ＧＣＬＫ２は、例えばゲートドライバ回路１２、ゲートドライバ回路１３、ラッチ回路２２およびメモリ回路２８に出力することができる。なお、クロック信号ＧＣＬＫ２をレベルシフタ回路２３、Ｄ／Ａ変換回路２４等に出力してもよい。

なお、本明細書等において、ラッチ回路２２、またはレベルシフタ回路２３等にデジタルデータＤＡＴＡ、クロック信号ＧＣＬＫ２等が入力された場合であっても、Ｄ／Ａ変換回路２４にデジタルデータＤＡＴＡ、クロック信号ＧＣＬＫ２等が入力されたと呼ぶ場合がある。

クロック信号ＧＣＬＫ１およびクロック信号ＧＣＬＫ２の両方をソースドライバ回路１４が有する制御回路２７により生成するため、ＣＰＵ等、ソースドライバ回路１４以外の回路はクロック信号を１種類のみ生成すればよい。これにより、表示装置１０を低価格化することができる。

また、制御回路２７は、ソーススタートパルス信号ＳＳＰ等を生成し、シフトレジスタ２１に出力する機能を有する。

また、制御回路２７はソースドライバ回路１４以外の回路により生成されたデジタルデータＤＡＴＡの形式を変換する機能を有する。例えば、デジタルデータＤＡＴＡがシリアル形式で制御回路２７に入力された場合、当該デジタルデータＤＡＴＡをパラレル形式に変換し、メモリ回路２８に出力する機能を有する。

メモリ回路２８は、デジタルデータＤＡＴＡを保持する機能を有する。また、メモリ回路２８は、保持されたデジタルデータＤＡＴＡを、例えばラッチ回路２２に出力する機能を有する。

メモリ回路２８には、クロック信号ＧＣＬＫ１に同期してデジタルデータＤＡＴＡを書き込むことができる。また、メモリ回路２８からは、クロック信号ＧＣＬＫ２に同期してデジタルデータＤＡＴＡを読み出すことができる。

シフトレジスタ２１は、ソーススタートパルス信号ＳＳＰ等の入力によりパルス信号を生成する機能を有する。ラッチ回路２２は、シフトレジスタ２１から出力されたパルス信号の入力にしたがってデジタルデータＤＡＴＡをメモリ回路２８から読み出した後、当該デジタルデータＤＡＴＡを出力する機能を有する。

レベルシフタ回路２３は、デジタルデータＤＡＴＡの電圧を増幅する機能を有する。例えば、ラッチ回路２２から出力されたデジタルデータＤＡＴＡの電圧を増幅した後、当該デジタルデータＤＡＴＡをＤ／Ａ変換回路２４に出力することができる。

インターフェース回路２６は、ソースドライバ回路１４以外の回路により生成されたデジタルデータＤＡＴＡおよびクロック信号ＣＬＫを受け取り、当該デジタルデータＤＡＴＡおよび当該クロック信号ＣＬＫを制御回路２７に出力する機能を有する。インターフェース回路２６の規格は、ｍｉｎｉ－ＬＶＤＳ（ｍｉｎｉ－Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）等の高速伝送インターフェース規格とすることが好ましい。

図２に、Ｄ／Ａ変換回路２４の具体的な回路構成の一例を示す。Ｄ／Ａ変換回路２４は、Ｄ／Ａ変換回路２４ａと、Ｄ／Ａ変換回路２４ｂと、を有する。Ｄ／Ａ変換回路２４ａは、液晶素子ＬＣの階調表示に対応するデジタルデータＤＡＴＡ_ＬＣをアナログデータに変換し、当該アナログデータを配線ＳＬ_ＬＣ［ｋ］から出力する機能を有する。Ｄ／Ａ変換回路２４ｂは、発光素子ＥＬの階調表示に対応するデジタルデータＤＡＴＡ_ＥＬをアナログデータに変換し、当該アナログデータを配線ＳＬ_ＥＬ［ｋ］から出力する機能を有する。

本明細書等において、デジタルデータＤＡＴＡ_ＬＣおよびデジタルデータＤＡＴＡ_ＥＬを合わせて、デジタルデータＤＡＴＡと呼ぶ場合がある。また、デジタルデータＤＡＴＡ_ＬＣまたはデジタルデータＤＡＴＡ_ＥＬの一方を指して、デジタルデータＤＡＴＡと呼ぶ場合がある。

Ｄ／Ａ変換回路２４ａおよびＤ／Ａ変換回路２４ｂは、例えば表示部１１に配列された画素３０の列数に対応するように設けることができる。例えば、表示部１１にｙ列の画素３０が設けられている場合、Ｄ／Ａ変換回路２４ａおよびＤ／Ａ変換回路２４ｂをそれぞれｙ個ずつ設けることができる。

Ｄ／Ａ変換回路２４ａは、バッファアンプ４０ａと、バッファアンプ４０ｂと、バッファアンプ４０ｃと、抵抗ストリング４１と、パストランジスタロジック回路４２と、抵抗ストリング４３と、パストランジスタロジック回路４４と、を有する。デジタルデータＤＡＴＡ_ＬＣがｎビットのデジタルデータである場合、パストランジスタロジック回路４４には下位ビットから数えて１ビット目からｐビット目（ｐは２以上ｎ未満の整数）までのデジタルデータＤＡＴＡ_ＬＣ＜ｐ－１：０＞が入力される。また、パストランジスタロジック回路４２には下位ビットから数えてｐ＋１ビット目からｎビット目までのデジタルデータＤＡＴＡ_ＬＣ＜ｎ－１：ｐ＞が入力される。

抵抗ストリング４１には、複数の抵抗素子４５が設けられる。抵抗素子４５は、ｐおよびｎに対応する個数だけ設けられる。例えば、２^ｎ－ｐ個の抵抗素子４５が設けられる。つまり、例えばｎ＝１０、ｐ＝２である場合、２５６個の抵抗素子４５が設けられる。

抵抗ストリング４３には、複数の抵抗素子４７が設けられる。抵抗素子４７は、ｐに対応する個数だけ設けられる。例えば、２^ｐ個の抵抗素子４７が設けられる。つまり、例えばｐ＝２である場合、４個の抵抗素子４７が設けられる。

抵抗ストリング４１に設けられた抵抗素子４５は直列に接続されている。他の抵抗素子４５の端子と接続されていない二の抵抗素子４５の端子のうち、一方の抵抗素子４５の端子には電圧Ｖ_ＲＥＦＨが入力され、他方の抵抗素子４５の端子には電圧Ｖ_ＲＥＦＬが入力される。ここで、電圧Ｖ_ＲＥＦＨは電圧Ｖ_ＲＥＦＬより高い。なお、各抵抗素子４５の電気抵抗はすべて等しいことが好ましい。

抵抗ストリング４１、バッファアンプ４０ａの非反転入力端子または反転入力端子の一方、およびバッファアンプ４０ｂの非反転入力端子または反転入力端子の一方は、パストランジスタロジック回路４２と電気的に接続されている。バッファアンプ４０ａの出力端子は、バッファアンプ４０ａの非反転入力端子または反転入力端子の他方、および抵抗ストリング４３と電気的に接続されている。また、バッファアンプ４０ｂの出力端子は、バッファアンプ４０ｂの非反転入力端子または反転入力端子の他方、および抵抗ストリング４３と電気的に接続されている。図２では、バッファアンプ４０ａの非反転入力端子、およびバッファアンプ４０ｂの非反転入力端子が、パストランジスタロジック回路４２と電気的に接続されている場合を示している。また、図２では、バッファアンプ４０ａの出力端子が、バッファアンプ４０ａの反転入力端子と電気的に接続され、バッファアンプ４０ｂの出力端子が、バッファアンプ４０ｂの反転入力端子と電気的に接続されている場合を示している。

パストランジスタロジック回路４２からは、デジタルデータＤＡＴＡ_ＬＣ＜ｎ－１：ｐ＞に基づいた電圧Ｖ_Ｈおよび電圧Ｖ_Ｌが出力される。バッファアンプ４０ａの非反転入力端子または反転入力端子の一方には電圧Ｖ_Ｈが入力され、バッファアンプ４０ｂの非反転入力端子または反転入力端子の一方には電圧Ｖ_Ｌが入力される。なお、電圧Ｖ_Ｈは電圧Ｖ_Ｌより高い。

バッファアンプ４０ａの非反転入力端子または反転入力端子の一方に入力される電圧Ｖ_Ｈは、安定化されてバッファアンプ４０ａの出力端子から出力される。また、バッファアンプ４０ｂの非反転入力端子または反転入力端子の一方に入力される電圧Ｖ_Ｌは、安定化されてバッファアンプ４０ｂの出力端子から出力される。

抵抗ストリング４３に設けられた抵抗素子４７は直列に接続されている。他の抵抗素子４７の端子と接続されていない二の抵抗素子４７の端子のうち、一方の抵抗素子４７の端子にはバッファアンプ４０ａの出力端子が電気的に接続され、他方の抵抗素子４７の端子にはバッファアンプ４０ｂの出力端子が電気的に接続されている。なお、各抵抗素子４７の電気抵抗はすべて等しいことが好ましい。

抵抗ストリング４３、およびバッファアンプ４０ｃの非反転入力端子または反転入力端子の一方は、パストランジスタロジック回路４４と電気的に接続されている。バッファアンプ４０ｃの出力端子には、配線ＳＬ_ＬＣ［ｋ］が電気的に接続されており、配線ＳＬ_ＬＣ［ｋ］を介してバッファアンプ４０ｃの非反転入力端子または反転入力端子の他方と電気的に接続されている。図２では、バッファアンプ４０ｃの非反転入力端子が、パストランジスタロジック回路４４と電気的に接続されている場合を示している。また、図２では、バッファアンプ４０ｃの出力端子が、バッファアンプ４０ｃの反転入力端子と電気的に接続されている場合を示している。

パストランジスタロジック回路４４からは、デジタルデータＤＡＴＡ_ＬＣ＜ｐ－１：０＞に対応する、電圧_ＶＬ以上電圧_ＶＨ以下の電圧が出力され、当該電圧はバッファアンプ４０ｃの非反転入力端子または反転入力端子の一方に入力される。

バッファアンプ４０ｃの非反転入力端子または反転入力端子の一方に入力された電圧は、安定化されてアナログデータとしてバッファアンプ４０ｃの出力端子から配線ＳＬ_ＬＣ［ｋ］に出力される。以上により、デジタルデータＤＡＴＡ_ＬＣ＜ｎ－１：０＞をアナログデータに変換することができる。

Ｄ／Ａ変換回路２４ｂは、Ｄ／Ａ変換回路２４ａと同一の構成とすることができる。例えば、デジタルデータＤＡＴＡ_ＥＬがｎビットのデジタルデータである場合、パストランジスタロジック回路４４には下位ビットから数えて１ビット目からｐビット目（ｐは２以上ｎ未満の整数）までのデジタルデータＤＡＴＡ_ＥＬ＜ｐ－１：０＞が入力される。また、パストランジスタロジック回路４２には下位ビットから数えてｐ＋１ビット目からｎビット目までのデジタルデータＤＡＴＡ_ＥＬ＜ｎ－１：ｐ＞が入力される。これにより、デジタルデータＤＡＴＡ_ＥＬ＜ｎ－１：０＞をアナログデータに変換し、当該アナログデータをバッファアンプ４０ｃの出力端子に電気的に接続された配線ＳＬ_ＥＬ［ｋ］から出力することができる。

次に、パストランジスタロジック回路４２およびパストランジスタロジック回路４４の構成例について、図３および図４を用いて説明する。

図３は、抵抗ストリング４１およびパストランジスタロジック回路４２の詳細な構成例を示す回路図である。パストランジスタロジック回路４２は、パストランジスタロジック回路４２ａおよびパストランジスタロジック回路４２ｂを有する。

パストランジスタロジック回路４２ａは、複数のｐチャネル型のトランジスタ４６ａと、複数のｎチャネル型のトランジスタ４６ｂとを有する。パストランジスタロジック回路４２ｂは、複数のｐチャネル型のトランジスタ４６ｃと、複数のｎチャネル型のトランジスタ４６ｄとを有する。

抵抗ストリング４１は、電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ］を生成する機能を有する。電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ］のうち、トランジスタ４６ａには電圧Ｖ［２^ｎ－ｐ／２］乃至電圧Ｖ［２^ｎ－ｐ－１］が入力され、トランジスタ４６ｂには電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ／２－１］が入力され、トランジスタ４６ｃには電圧Ｖ［２^ｎ－ｐ／２＋１］乃至電圧Ｖ［２^ｎ－ｐ］が入力され、トランジスタ４６ｄには電圧Ｖ［１］乃至電圧Ｖ［２^ｎ－ｐ／２］が入力される。なお、電圧Ｖ［０］は電圧Ｖ_ＲＥＦＬとすることができ、電圧Ｖ［２^ｎ－ｐ］は電圧Ｖ_ＲＥＦＨとすることができる。

トランジスタ４６ａ乃至トランジスタ４６ｄはパストランジスタであり、スイッチとしての機能を有する。これらのトランジスタは、デジタルデータＤＡＴＡ＜ｎ－１：ｐ＞および、デジタルデータＤＡＴＡ＜ｎ－１：ｐ＞の相補データ（各ビットの論理を入れ替えたデータ）であるデジタルデータＤＡＴＡＢ＜ｎ－１：ｐ＞に応じてオン状態またはオフ状態となる。パストランジスタロジック回路４２ａは、トランジスタ４６ａおよびトランジスタ４６ｂのオン・オフ状態によって電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ－１］の中から所望の電圧を選択して電圧Ｖ_Ｌとして出力する機能を有する。パストランジスタロジック回路４２ｂは、トランジスタ４６ｃおよびトランジスタ４６ｄのオン・オフ状態によって電圧Ｖ［１］乃至電圧Ｖ［２^ｎ－ｐ］の中から所望の電圧を選択して電圧Ｖ_Ｈとして出力する機能を有する。

図４は、抵抗ストリング４３およびパストランジスタロジック回路４４の詳細な構成例を示す回路図である。

パストランジスタロジック回路４４は、複数のｐチャネル型のトランジスタ４８ａと、複数のｎチャネル型のトランジスタ４８ｂとを有する。

抵抗ストリング４３は、電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ－１］を生成する機能を有する。電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ－１］のうち、トランジスタ４８ａには電圧Ｖ［２^ｎ－ｐ／２］乃至電圧Ｖ［２^ｎ－ｐ－１］が入力され、トランジスタ４８ｂには電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ／２－１］が入力される。なお、電圧Ｖ［０］は電圧Ｖ_ＲＥＦＬとすることができる。

トランジスタ４８ａおよびトランジスタ４８ｂはパストランジスタであり、スイッチとしての機能を有する。これらのトランジスタは、デジタルデータＤＡＴＡ＜ｐ－１：０＞および、デジタルデータＤＡＴＡ＜ｐ－１：０＞の相補データであるデジタルデータＤＡＴＡＢ＜ｐ－１：０＞に応じてオン状態またはオフ状態となる。パストランジスタロジック回路４４は、トランジスタ４８ａおよびトランジスタ４８ｂのオン・オフ状態によって電圧Ｖ［０］乃至電圧Ｖ［２^ｎ－ｐ－１］の中から所望の電圧を選択して出力する機能を有する。

なお、抵抗ストリング４３は、電圧Ｖ［１］乃至電圧Ｖ［２^ｎ－ｐ］を生成する機能を有してもよい。この場合、電圧Ｖ［１］乃至電圧Ｖ［２^ｎ－ｐ］のうち、トランジスタ４８ａには電圧Ｖ［２^ｎ－ｐ／２＋１］乃至電圧Ｖ［２^ｎ－ｐ］が入力され、トランジスタ４８ｂには電圧Ｖ［１］乃至電圧Ｖ［２^ｎ－ｐ／２］が入力される。なお、電圧Ｖ［２^ｎ－ｐ］は電圧Ｖ_ＲＥＦＨとすることができる。また、パストランジスタロジック回路４４は、トランジスタ４８ａおよびトランジスタ４８ｂのオン・オフ状態によって電圧Ｖ［１］乃至電圧Ｖ［２^ｎ－ｐ］の中から所望の電圧を選択して出力する機能を有する。

図３および図４において、パストランジスタロジック回路４２およびパストランジスタロジック回路４４に入力されるデジタルデータをデジタルデータＤＡＴＡ＜ｎ－１：０＞と記載した。当該デジタルデータＤＡＴＡ＜ｎ－１：０＞は、Ｄ／Ａ変換回路２４ａに設けられたパストランジスタロジック回路４２およびパストランジスタロジック回路４４ではデジタルデータＤＡＴＡ_ＬＣ＜ｎ－１：０＞とすることができる。また、Ｄ／Ａ変換回路２４ｂに設けられたパストランジスタロジック回路４２およびパストランジスタロジック回路４４ではデジタルデータＤＡＴＡ_ＥＬ＜ｎ－１：０＞とすることができる。

以上に示した手順により、デジタルデータＤＡＴＡをアナログデータに変換することができる。

図２に示すようにＤ／Ａ変換回路２４を２個の抵抗ストリング型Ｄ／Ａ変換回路とすることにより、１個の抵抗ストリング型Ｄ／Ａ変換回路とする場合よりＤ／Ａ変換回路２４が有する抵抗素子の数を減らすことができる。これにより、Ｄ／Ａ変換回路２４が有するパストランジスタの数を減らすことができる。例えば、Ｄ／Ａ変換回路２４を２個の抵抗ストリング型Ｄ／Ａ変換回路とする場合、例えばｎ＝１０、ｐ＝２とすると、抵抗ストリング４１は２５６個の抵抗素子４５を有し、抵抗ストリング４３は４個の抵抗素子４７を有する。つまり、Ｄ／Ａ変換回路２４は抵抗素子を２６０個有する。一方、Ｄ／Ａ変換回路２４を１個の抵抗ストリング型Ｄ／Ａ変換回路とする場合、例えばｎ＝１０とすると、Ｄ／Ａ変換回路２４は抵抗素子を１０２４個有することになる。以上により、Ｄ／Ａ変換回路２４を２個の抵抗ストリング型Ｄ／Ａ変換回路とすることにより、特にＤ／Ａ変換回路がビット数の大きいデジタルデータをアナログデータに変換する機能を有する場合において、当該Ｄ／Ａ変換回路の占有面積を小さくすることができる。

図５は、バッファアンプ４０ａ、バッファアンプ４０ｂおよびバッファアンプ４０ｃ等、表示装置１０が有するバッファアンプであるバッファアンプ４０の構成の一例を示す回路図である。なお、図５に示す構成のバッファアンプ４０は、例えば１個の抵抗ストリング型Ｄ／Ａ変換回路にも適用できる。

バッファアンプ４０は、トランスコンダクタンスアンプ５１、トランスコンダクタンスアンプ５２、バッファ５３、トランジスタ５４、トランジスタ５５、トランジスタ５６、トランジスタ５７、容量素子５８および容量素子５９を有する。なお、トランスコンダクタンスアンプとは、電圧を電流に変換するアンプのことである。

トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の一方は、トランジスタ５４のソースまたはドレインの一方およびトランジスタ５５のソースまたはドレインの一方と電気的に接続されている。トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方は、トランジスタ５４のソースまたはドレインの他方およびトランジスタ５７のソースまたはドレインの一方と電気的に接続されている。トランスコンダクタンスアンプ５１の出力端子は、トランスコンダクタンスアンプ５２の出力端子およびバッファ５３の入力端子と電気的に接続されている。トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方は、トランジスタ５５のソースまたはドレインの他方および容量素子５８の一方の端子と電気的に接続されている。トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方は、トランジスタ５６のソースまたはドレインの一方および容量素子５９の一方の端子と電気的に接続されている。バッファ５３の出力端子は、トランジスタ５６のソースまたはドレインの他方およびトランジスタ５７のソースまたはドレインの他方と電気的に接続されている。図５では、トランスコンダクタンスアンプ５１の非反転入力端子が、トランジスタ５４のソースまたはドレインの一方およびトランジスタ５５のソースまたはドレインの一方と電気的に接続されている場合を示している。また、トランスコンダクタンスアンプ５１の反転入力端子が、トランジスタ５４のソースまたはドレインの他方およびトランジスタ５７のソースまたはドレインの一方と電気的に接続されている場合を示している。また、トランスコンダクタンスアンプ５２の非反転入力端子が、トランジスタ５５のソースまたはドレインの他方および容量素子５８の一方の端子と電気的に接続されている場合を示している。また、トランスコンダクタンスアンプ５２の反転入力端子が、トランジスタ５６のソースまたはドレインの一方および容量素子５９の一方の端子と電気的に接続されている場合を示している。

容量素子５８の他方の端子および容量素子５９の他方の端子には、配線ＧＮＤが電気的に接続されている。配線ＧＮＤには、例えば低電圧、例えば接地電圧を入力することができる。なお、本明細書等において、接地電圧を低電圧と呼ぶ場合がある。

トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の一方には、アナログ信号ＩＮを入力することができる。トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方には、トランジスタ５４を介してアナログ信号ＩＮを入力することができる。トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方には、トランジスタ５５を介してアナログ信号ＩＮを入力することができる。図５では、トランスコンダクタンスアンプ５１の非反転入力端子に、アナログ信号ＩＮを入力する場合を示している。また、トランスコンダクタンスアンプ５１の反転入力端子に、トランジスタ５４を介してアナログ信号ＩＮを入力する場合を示している。また、トランスコンダクタンスアンプ５２の非反転入力端子に、トランジスタ５５を介してアナログ信号ＩＮを入力する場合を示している。

バッファ５３の出力端子からは、アナログ信号ＯＵＴを出力することができる。また、トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方には、トランジスタ５７を介してアナログ信号ＯＵＴを入力することができる。また、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方には、トランジスタ５６を介してアナログ信号ＯＵＴを入力することができる。図５では、トランスコンダクタンスアンプ５１の反転入力端子に、トランジスタ５７を介してアナログ信号ＯＵＴを入力する場合を示している。また、トランスコンダクタンスアンプ５２の反転入力端子に、トランジスタ５６を介してアナログ信号ＯＵＴを入力する場合を示している。

アナログ信号ＩＮとして、例えば画素３０により表示される階調に対応する電圧の信号とすることができる。また、アナログ信号ＯＵＴとして、例えばアナログ信号ＩＮの電圧と対応する電圧の信号とすることができる。例えば、アナログ信号ＯＵＴの電圧は、アナログ信号ＩＮの電圧と等しくすることができる。なお、バッファアンプ４０の機能により、アナログ信号ＯＵＴはアナログ信号ＩＮより安定化されている。

トランジスタ５４乃至トランジスタ５６のゲートには、信号ＣＡＮを入力することができる。トランジスタ５７のゲートには、信号ＣＡＮＢを入力することができる。信号ＣＡＮは高電圧または低電圧とすることができ、信号ＣＡＮＢは信号ＣＡＮの逆の論理とすることができる。つまり、信号ＣＡＮが高電圧である場合は信号ＣＡＮＢを低電圧とし、信号ＣＡＮが低電圧である場合は信号ＣＡＮＢを高電圧とすることができる。つまり、トランジスタ５４乃至トランジスタ５７がすべてｎチャネル型トランジスタまたはｐチャネル型トランジスタである場合、トランジスタ５４乃至トランジスタ５６が導通状態である場合は、トランジスタ５７を非導通状態とすることができ、トランジスタ５４乃至トランジスタ５６が非導通状態である場合は、トランジスタ５７を導通状態とすることができる。

トランスコンダクタンスアンプ５１は、アナログ信号ＩＮの電圧に応じた電流を出力する機能を有する。トランスコンダクタンスアンプ５２は、バッファアンプ４０のオフセット電圧を補正する機能を有する。バッファ５３は、トランスコンダクタンスアンプ５１から出力された電流に応じた電圧のアナログ信号ＯＵＴ、またはトランスコンダクタンスアンプ５２から出力された電流に応じた電圧のアナログ信号ＯＵＴを出力する機能を有する。

トランジスタ５４およびトランジスタ５７は、トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方に入力される信号を選択する機能を有する。例えば、トランジスタ５４が導通状態で、トランジスタ５７が非導通状態である場合は、トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方にはアナログ信号ＩＮが入力される。また、トランジスタ５４が非導通状態で、トランジスタ５７が導通状態である場合は、トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方にはアナログ信号ＯＵＴが入力される。

トランジスタ５５は、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方に入力される電圧を制御する機能を有する。例えば、トランジスタ５５が導通状態である場合は、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方には、アナログ信号ＩＮが入力される。例えば、トランジスタ５５が非導通状態である場合は、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方には、容量素子５８に蓄積された電荷に対応する電圧が入力される。

トランジスタ５６は、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方に入力される電圧を制御する機能を有する。例えば、トランジスタ５６が導通状態である場合は、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方には、アナログ信号ＯＵＴが入力される。例えば、トランジスタ５６が非導通状態である場合は、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方には、容量素子５９に蓄積された電荷に対応する電圧が入力される。

トランジスタ５５およびトランジスタ５６として、半導体層に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタと呼ぶ）を用いる構成が好ましい。ＯＳトランジスタは、非導通状態時のリーク電流（オフ電流）が極めて低いため、ＯＳトランジスタを非導通状態とすることで容量素子５８に蓄積された電荷および容量素子５９に蓄積された電荷がリークすることを抑制することができる。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。

また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

表示装置１０が有するバッファアンプ、特にＤ／Ａ変換回路２４が有するバッファアンプとしてバッファアンプ４０を用いることで、バッファアンプ４０のオフセット電圧を補正することができる。ここで、オフセット電圧とは、バッファアンプ４０が有する各トランジスタの特性ばらつき等に起因して発生する電圧を意味し、オフセット電圧が発生するとバッファアンプ４０が正確な電圧のアナログ信号を出力することが困難となる。これにより、特に１つの画素３０で表現する階調数が高い場合、例えば１０ビット以上の階調を表現する場合、画素３０は階調を正確に表現することが困難となる。バッファアンプ４０のオフセット電圧を補正することで、バッファアンプ４０から出力されるアナログ信号の電圧が、オフセット電圧により変動することを抑制することができる。したがって、１つの画素で表現する階調数が高い場合であっても、当該階調を正確に表現することができる。

次に、表示装置１０の表示方法の一例について図６乃至図８を用いて説明する。なお、図６、図７（Ａ）、（Ｂ）および図８において、トランジスタ５４乃至トランジスタ５７をｎチャネル型トランジスタとして表示装置１０の動作手順の一例を説明するが、トランジスタ５４乃至トランジスタ５７をｐチャネル型トランジスタとしてもよいし、ＣＭＯＳトランジスタとしてもよい。以上の場合においても、必要に応じて電圧の大小関係を逆にすること等により、表示装置１０の動作手順は図６、図７（Ａ）、（Ｂ）および図８を参照することができる。例えば、トランジスタ５４乃至トランジスタ５７のゲートに入力する信号（信号ＣＡＮまたは信号ＣＡＮＢ）を入れ替えることにより、表示装置１０の動作手順は図６、図７（Ａ）、（Ｂ）および図８を参照することができる。

図６には、信号ＧＣＬＫ１、信号ＧＣＬＫ２、ゲート線ＧＬ、アナログ信号ＩＮ、信号ＣＡＮ、信号ＣＡＮＢおよびアナログ信号ＯＵＴの電圧を示す。なお、図６において、Ｈは高電圧を示し、Ｌは低電圧を示す。また、アナログ信号ＩＮの電圧は、例えばバッファアンプ４０ｃの非反転入力端子または反転入力端子の一方に入力される信号の電圧とする。また、アナログ信号ＯＵＴの電圧は、例えばバッファアンプ４０ｃの出力端子から出力される信号の電圧とする。

本明細書等において、ゲート線ＧＬ_ＬＣおよびゲート線ＧＬ_ＥＬを合わせてゲート線ＧＬと呼ぶ場合がある。例えば、ゲート線ＧＬの電圧を高電圧とするとは、ゲート線ＧＬ_ＬＣおよびゲート線ＧＬ_ＥＬの電圧を高電圧とすることを示す。

ここで、ゲート線ＧＬの電圧を示すタイミングチャートに記載された数字は、電圧が制御されているゲート線ＧＬの行を示す。例えば、“１”と記載されている期間では、ゲート線ＧＬ［１］の電圧を制御し、その他の行のゲート線ＧＬの電圧を例えば低電圧とする。これにより、１行目の画素３０に階調電圧、つまりそれぞれの画素３０により表示される階調に対応する電圧を書き込むことができる。

また、アナログ信号ＩＮの電圧を示すタイミングチャートに記載された数字は、当該数字が記載された期間においてアナログ信号ＩＮの電圧が、記載された数字の行の画素３０により表示される階調に対応する電圧となっていることを示す。例えば、“１”と記載されている期間では、アナログ信号ＩＮの電圧は、１行目の画素３０により表示される階調に対応する電圧となっていることを示す。

また、アナログ信号ＯＵＴの電圧を示すタイミングチャートに記載された数字は、当該数字が記載された期間においてアナログ信号ＯＵＴの電圧が、記載された数字の行の画素３０により表示される階調に対応する電圧となっていることを示す。例えば、“１”と記載されている期間では、アナログ信号ＯＵＴの電圧は、１行目の画素３０により表示される階調に対応する電圧となっていることを示す。

時刻Ｔ１乃至時刻Ｔ２では、バッファアンプ４０のオフセット電圧の補正を行う。本明細書等において、バッファアンプ４０のオフセット電圧の補正を行う期間を補正期間と呼ぶ。また、本明細書等において、バッファアンプ４０のオフセット電圧の補正動作を第１のステップと呼ぶ場合がある。図７（Ａ）は時刻Ｔ１等、補正期間の開始直後におけるバッファアンプ４０が有する各素子の接続関係、アナログ信号ＩＮおよびアナログ信号ＯＵＴの電圧、およびバッファアンプ４０を流れる電流を示す回路図である。図７（Ｂ）は時刻Ｔ２等、補正期間の終了時点におけるバッファアンプ４０が有する各素子の接続関係、アナログ信号ＩＮおよびアナログ信号ＯＵＴの電圧、およびバッファアンプ４０を流れる電流を示す回路図である。なお、補正期間において、クロック信号ＧＣＬＫ２は一定の電圧、例えば低電圧とすることができる。

時刻Ｔ１において、信号ＣＡＮの電圧を高電圧とし、信号ＣＡＮＢの電圧を低電圧とする。これにより、アナログ信号ＩＮがトランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の一方の他、トランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方およびトランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方に入力される。また、アナログ信号ＯＵＴが、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方に入力される。

ここで、アナログ信号ＩＮの電圧を、例えば“（Ｖ_ＤＤＡ＋Ｖ_ＳＳＡ）／２”とする。なお、電圧Ｖ_ＤＤＡおよび電圧Ｖ_ＳＳＡは、トランスコンダクタンスアンプ５１の電源電圧である。なお、電圧Ｖ_ＤＤＡは、電圧Ｖ_ＳＳＡより高いとする。例えば、電圧Ｖ_ＤＤＡを高電圧とし、電圧Ｖ_ＳＳＡを低電圧とすることができる。電圧Ｖ_ＳＳＡとして、例えば接地電圧とすることができる。

トランスコンダクタンスアンプ５１の非反転入力端子および反転入力端子に同一の電圧を入力すると、理想的にはトランスコンダクタンスアンプ５１の出力端子に電流は流れない。しかし、実際にはトランスコンダクタンスアンプ５１が有する各トランジスタの特性ばらつき等に起因して電流“ｇ_ｍ×Ｖ_ｏｆｆ”が発生する。ここで、ｇ_ｍはトランスコンダクタンスアンプ５１のトランスコンダクタンスであり、Ｖ_ｏｆｆはバッファアンプ４０のオフセット電圧である。

トランスコンダクタンスアンプ５１の出力端子から出力された電流“ｇ_ｍ×Ｖ_ｏｆｆ”は、バッファ５３によって電圧に変換される。ここで、オフセット電圧Ｖ_ｏｆｆはバッファアンプ４０の内部で増幅されるため、補正期間の開始直後ではアナログ信号ＯＵＴの電圧は例えば出力可能電圧の最大値である電圧Ｖ_ＤＤＡまたは出力可能電圧の最小値である電圧Ｖ_ＳＳＡとなる。

一方、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方にはアナログ信号ＩＮが入力され、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方にはアナログ信号ＯＵＴが入力される。これにより、フィードバック制御され、図６に示すようにアナログ信号ＯＵＴの電圧は電圧“（Ｖ_ＤＤＡ＋Ｖ_ＳＳＡ）／２＋Ｖ_ｏｆｆ”に近づいていく。なお、アナログ信号ＯＵＴの電圧が電圧“（Ｖ_ＤＤＡ＋Ｖ_ＳＳＡ）／２＋Ｖ_ｏｆｆ”となった場合、バッファ５３の入力端子に流れる電流は０となる。

その後、時刻Ｔ２において信号ＣＡＮの電圧を低電圧とし、信号ＣＡＮＢの電圧を高電圧とする。これにより、容量素子５８および容量素子５９にバッファアンプ４０のオフセット電圧の補正のためのデータが保持される。以上が補正期間における表示装置１０の動作の一例である。

時刻Ｔ２乃至時刻Ｔ３では、クロック信号ＧＣＬＫ２に同期して、１行目からｑ行目（ｑは２以上ｘ以下の整数）までの画素３０にアナログ信号ＯＵＴ、具体的には階調電圧を書き込む。本明細書等において、画素３０に階調電圧を書き込む期間を階調電圧書き込み期間と呼ぶ。また、本明細書等において、画素３０への階調電圧の書き込み動作を第２のステップと呼ぶ場合がある。図８は、時刻Ｔ２乃至時刻Ｔ３等、階調電圧書き込み期間におけるバッファアンプ４０が有する各素子の接続関係、アナログ信号ＩＮの電圧、およびバッファアンプ４０を流れる電流を示す回路図である。

前述のように、時刻Ｔ２において信号ＣＡＮの電圧を低電圧とし、信号ＣＡＮＢの電圧を高電圧とする。これにより、アナログ信号ＩＮがトランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方、トランスコンダクタンスアンプ５２の非反転入力端子およびトランスコンダクタンスアンプ５２の反転入力端子に入力されなくなる。これにより、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の一方には、バッファアンプ４０のオフセット電圧の補正のためのデータである、容量素子５８により保持されたデータに対応する電圧が入力される。また、トランスコンダクタンスアンプ５２の非反転入力端子または反転入力端子の他方には、バッファアンプ４０のオフセット電圧の補正のためのデータである、容量素子５９により保持されたデータに対応する電圧が入力される。一方、アナログ信号ＯＵＴがトランスコンダクタンスアンプ５１の非反転入力端子または反転入力端子の他方に入力される。

ここで、アナログ信号ＩＮの電圧を電圧Ｖ_ＩＮ、アナログ信号ＯＵＴの電圧をＶ_ＯＵＴとすると、トランスコンダクタンスアンプ５１の出力端子から電流“ｇ_ｍ×（Ｖ_ＩＮ－Ｖ_ＯＵＴ＋Ｖ_ｏｆｆ）”が発生する。しかしながら、トランスコンダクタンスアンプ５２によりバッファアンプ４０のオフセット電圧が補正され、バッファ５３の入力端子に流れる電流は“ｇ_ｍ×（Ｖ_ＩＮ－Ｖ_ＯＵＴ）”となる。これにより、アナログ信号ＯＵＴの電圧は、オフセット電圧Ｖ_ｏｆｆを含まないものとすることができる。なお、電圧Ｖ_ＯＵＴは、例えば電圧Ｖ_ＩＮと等しいとすることができる。または、電圧Ｖ_ＯＵＴは、例えば電圧Ｖ_ＩＮと概略等しいとすることができる。

以上により、１行目からｑ行目までの画素３０にアナログ信号ＯＵＴ、具体的には階調電圧を書き込むことができる。以上が階調電圧書き込み期間における表示装置１０の動作手順の一例である。

時刻Ｔ３乃至時刻Ｔ４は補正期間であり、表示装置１０の動作は時刻Ｔ１乃至時刻Ｔ２と同様とすることができる。また、時刻Ｔ４以降は階調電圧書き込み期間であり、ｑ＋１行目から２ｑ行目までの画素３０にアナログ信号ＯＵＴ、具体的には階調電圧を書き込むことができる。つまり、表示装置１０は、補正期間と階調電圧書き込み期間を繰り返すことにより動作させることができる。

以上に示したように、バッファアンプ４０のオフセット電圧の補正後に２行分以上の画素３０に階調電圧を書き込むことにより、１行分の画素３０に階調電圧を書き込むごとにバッファアンプ４０のオフセット電圧を補正する場合と比較して、１回のオフセット電圧の補正にかける時間を長くしても、表示装置１０を高速に動作させることができる。これにより、画素３０を高密度に配置し、高解像度の画像を表示することができる。また、表示装置１０のフレーム周波数を高めることができる。

また、前述のように、クロック信号ＧＣＬＫ１に同期してデジタルデータＤＡＴＡがメモリ回路２８に書き込まれる。また、階調電圧書き込み期間において、クロック信号ＧＣＬＫ２に同期してメモリ回路２８からデジタルデータＤＡＴＡを読み出し、Ｄ／Ａ変換回路２４によりアナログデータに変換することにより画素３０に階調電圧が書き込まれる。図６に示すように、クロック信号ＧＣＬＫ１の周波数は、補正期間および階調電圧書き込み期間のどちらにおいても一定である。一方、クロック信号ＧＣＬＫ２の周波数は、補正期間では０であり、階調電圧書き込み期間ではクロック信号ＧＣＬＫ１の周波数より高い。以上により、一定の間隔でソースドライバ回路１４に入力されるデジタルデータＤＡＴＡを、階調電圧書き込み期間でのみアナログデータに変換して画素３０に階調電圧を書き込むことができる。なお、“クロック信号ＧＣＬＫ１の半周期×ｑ”は、“補正期間＋クロック信号ＧＣＬＫ２の半周期×ｑ”と等しいことが好ましい。例えば、ｑを１２０とし、補正期間を２．４μｓとすると、クロック信号ＧＣＬＫ１の半周期を１．９２μｓとすることができ、クロック信号ＧＣＬＫ２の半周期を１．９０μｓとすることができる。

１行分の画素３０に階調電圧を書き込むごとにバッファアンプ４０のオフセット電圧を補正する場合（ｑが１の場合）、クロック信号ＧＣＬＫ１の半周期内で、バッファアンプ４０のオフセット電圧の補正および１行分の画素３０への階調電圧の書き込みを行わなければならない。例えば、クロック信号ＧＣＬＫ１の半周期が１．９２μｓである場合、１．９２μｓの間にバッファアンプ４０のオフセット電圧の補正と１行分の画素３０への階調電圧の書き込みを両方行わなければならない。このため、バッファアンプ４０のオフセット電圧の補正に十分な時間をかけられない場合がある。例えば、１行分の画素３０への階調電圧の書き込みにかける時間を１．９０μｓとすると、０．０２μｓでバッファアンプ４０のオフセット電圧の補正を行わなければならない。一方、２行分以上、例えば１２０行分の画素３０に階調電圧を書き込むごとにバッファアンプ４０のオフセット電圧を補正する場合（ｑが１２０の場合）、階調電圧書き込み期間を１．９０μｓ確保したとしても、前述のように補正期間を２．４μｓ確保することができる。したがって、補正期間を十分長く確保しつつ、表示装置１０を高速に動作させることができる。これにより、画素３０を高密度に配置し、高解像度の画像を表示することができる。また、表示装置１０のフレーム周波数を高めることができる。

なお、ｑの値は、容量素子５８の容量の大きさおよび容量素子５９の容量の大きさにより決定することができる。例えば、ｑの値が小さい場合、容量素子５８の容量の大きさおよび容量素子５９の容量の大きさが小さくてもよいため、画素３０の１個当たりの占有面積を減らすことができる。これにより、表示装置１０を小型化することができ、また低価格化することができる。また、容量素子５８の容量の大きさおよび容量素子５９の容量の大きさが大きい場合、ｑの値を大きくすることができる。これにより、バッファアンプ４０のオフセット電圧の補正頻度を低下させることができ、１回のオフセット電圧の補正にかける時間を長くしても、表示装置１０を高速に動作させることができる。したがって、画素３０を高密度に配置し、高解像度の画像を表示することができる。また、表示装置１０のフレーム周波数（クロック信号ＧＣＬＫ１の周波数等）を高めることができる。

なお、トランジスタ５５およびトランジスタ５６にＯＳトランジスタ等のオフ電流が極めて低いトランジスタを用いることで、容量素子５８の容量の大きさおよび容量素子５９の容量の大きさが小さくてもｑの値を大きくすることができる。これにより、表示装置１０を小型化しつつ高速に動作させることができる。

なお、トランジスタ５５を導通状態から非導通状態に切り替えた場合、チャージインジェクションにより容量素子５８に蓄積された電荷量が変化する。また、トランジスタ５６を導通状態から非導通状態に切り替えた場合、チャージインジェクションにより容量素子５９に蓄積された電荷量が変化する。以上により、たとえ１行分の画素３０に階調電圧を書き込むごとにバッファアンプ４０のオフセット電圧を補正する場合であっても、容量素子５８および容量素子５９の容量は一定値以上にしなければならない。したがって、例えばｑ行分の画素３０に階調電圧を書き込むごとにバッファアンプ４０のオフセット電圧を補正する場合の容量素子５８の容量の大きさおよび容量素子５９の容量の大きさは、１行分の画素３０に階調電圧を書き込むごとにバッファアンプ４０のオフセット電圧を補正する場合の容量素子５８の容量の大きさおよび容量素子５９の容量の大きさのｑ倍より小さくなる。

表示装置１０の動作において、ｑの値は固定させてもよいが、変動させてもよい。例えば、ｒ行分（ｒは１以上ｘ以下の整数）の画素３０に階調電圧を書き込んだ後、容量素子５８に保持された電荷量および容量素子５９に保持された電荷量を検出する。図９は、バッファアンプ４０に、容量素子５８に保持された電荷量および容量素子５９に保持された電荷量を検出する機能を有する検出器２９を設けた場合の、バッファアンプ４０の構成例を示す回路図である。検出器２９は、例えば容量素子５８の一方の端子および容量素子５９の一方の端子と電気的に接続することができる。

検出器２９により、容量素子５８に保持された電荷量または容量素子５９に保持された電荷量の少なくとも一方が規定値を下回っていることが検出された場合、バッファアンプ４０のオフセット電圧の補正を行う。これは、例えば補正期間直後の容量素子５８に保持された電荷量と画素３０に階調電圧を書き込んだ後の容量素子５８に保持された電荷量の差、または補正期間直後の容量素子５９に保持された電荷量と画素３０に階調電圧を書き込んだ後の容量素子５９に保持された電荷量の差の少なくとも一方が規定値を上回った場合に、バッファアンプ４０のオフセット電圧の補正を行うことを示す。また、例えば画素３０に階調電圧を書き込んだ後の容量素子５８に保持された電荷量と補正期間直後の容量素子５８に保持された電荷量との比、または例えば画素３０に階調電圧を書き込んだ後の容量素子５９に保持された電荷量と補正期間直後の容量素子５９に保持された電荷量との比の少なくとも一方が規定値を下回った場合に、バッファアンプ４０のオフセット電圧の補正を行うことを示す。

一方、上記以外の場合は、引き続き画素３０への階調電圧の書き込みを行う。以上、バッファアンプ４０に検出器２９を設け、ｑの値を変動させることにより、画素３０に書き込まれる階調電圧の正確性を保ちつつ、バッファアンプ４０のオフセット電圧の補正頻度を可能な限り減らすことができる。

なお、検出器２９は、例えば容量素子５８の一方の端子の電位を測定することにより、容量素子５８に保持された電荷量を検出することができる。また、検出器２９は、例えば容量素子５９の一方の端子の電位を測定することにより、容量素子５９に保持された電荷量を検出することができる。

なお、バッファアンプ４０が検出器２９を有する構成の場合において、階調電圧書き込み期間から補正期間に切り替わる際には、クロック信号ＧＣＬＫ１をリセットする等してクロック信号ＧＣＬＫ１およびクロック信号ＧＣＬＫ２の同期をとることが好ましい。

次に、バッファアンプ４０の詳細な回路構成の一例について、図１０に示す回路図を用いて説明する。

前述のように、バッファアンプ４０は、トランスコンダクタンスアンプ５１と、トランスコンダクタンスアンプ５２と、バッファ５３と、トランジスタ５４乃至トランジスタ５７と、容量素子５８と、容量素子５９と、を有する。

トランスコンダクタンスアンプ５１は、トランジスタ６１乃至トランジスタ６６を有する。トランスコンダクタンスアンプ５２は、トランジスタ６７乃至トランジスタ６９を有する。バッファ５３は、トランジスタ７０乃至トランジスタ８３を有する。

トランジスタ５４、トランジスタ５７およびトランジスタ６１乃至トランジスタ８３は、電界効果移動度が大きいトランジスタ、例えば単結晶シリコンを半導体層に有するトランジスタを用いることが好ましい。一方、前述のように、トランジスタ５５およびトランジスタ５６はオフ電流が極めて小さいトランジスタ、例えばＯＳトランジスタを用いることが好ましい。

トランジスタ６２のゲートおよびトランジスタ６４のゲートには、アナログ信号ＩＮを入力することができる。トランジスタ６１のゲートおよびトランジスタ６７のゲートには、バイアス信号Ｂ１を入力することができる。トランジスタ６６のゲートには、バイアス信号Ｂ２を入力することができる。トランジスタ７２のゲートおよびトランジスタ７３のゲートには、バイアス信号Ｂ３を入力することができる。トランジスタ７４のゲートおよびトランジスタ７５のゲートには、バイアス信号Ｂ４を入力することができる。トランジスタ７７のゲートおよびトランジスタ７８のゲートには、バイアス信号Ｂ５を入力することができる。トランジスタ８０のゲートおよびトランジスタ８１のゲートには、バイアス信号Ｂ６を入力することができる。トランジスタ７６のソースまたはドレインの一方およびトランジスタ７９のソースまたはドレインの一方からは、アナログ信号ＯＵＴを出力することができる。また、前述のように、トランジスタ５４乃至トランジスタ５６のゲートには、信号ＣＡＮを入力することができ、トランジスタ５７のゲートには、信号ＣＡＮＢを入力することができる。

図１に示す構成の表示装置１０は、例えばテレビジョン装置に適用することができる。図１１は、表示装置１０をテレビジョン装置に適用した場合の、当該テレビジョン装置の構成例を示すブロック図である。

図１１に示す構成のテレビジョン装置において、プリント基板９０にタイミングコントローラ９１が形成されている。また、タイミングコントローラ９１と、ゲートドライバ回路１２と、はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）９２を介して接続されており、タイミングコントローラ９１と、ゲートドライバ回路１３と、はＦＰＣ９３を介して接続されている。また、ソースドライバ回路１４はＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により実装することができる。なお、ソースドライバ回路１４は複数設けることができる。

タイミングコントローラ９１は、ゲートスタートパルス信号ＧＳＰおよびリセット信号ＲＥＳＥＴ等を生成し、ゲートドライバ回路１２およびゲートドライバ回路１３に出力する機能を有する。また、タイミングコントローラ９１は、ゲートドライバ回路１２、ゲートドライバ回路１３およびソースドライバ回路１４の動作を制御する機能を有する。

図１２は、図１に示す構成の表示装置１０の変形例を示すブロック図である。図１２に示す構成の表示装置１０は、デマルチプレクサ９５を有し、さらにソースドライバ回路１４にレベルシフタ回路２５が設けられている点を除き、図１に示す構成の表示装置１０と同一である。図１２に示す構成の表示装置１０は、ソースドライバ回路１４と、画素３０と、がデマルチプレクサ９５を介して信号線ＳＬにより接続されている。

本明細書等において、信号線ＳＬ_ＬＣおよび信号線ＳＬ_ＥＬを合わせて信号線ＳＬと呼ぶ場合がある。例えば、信号線ＳＬにより接続されているとは、信号線ＳＬ_ＬＣおよび信号線ＳＬ_ＥＬにより接続されていることを示す。

図１２に示す構成の表示装置１０は、制御回路２７がクロック信号ＧＣＬＫ１およびクロック信号ＧＣＬＫ２の他、ゲートスタートパルス信号ＧＳＰ、リセット信号ＲＥＳＥＴ、デマルチプレクサ制御信号Ｄ＿ＳＰ等を生成する機能を有する。制御回路２７により生成されたゲートスタートパルス信号ＧＳＰ、リセット信号ＲＥＳＥＴ、クロック信号ＧＣＬＫ２、デマルチプレクサ制御信号Ｄ＿ＳＰ等は、レベルシフタ回路２５に出力され、各信号の電圧が増幅される。その後、ゲートスタートパルス信号ＧＳＰ、リセット信号ＲＥＳＥＴおよびクロック信号ＧＣＬＫ２等はゲートドライバ回路１２およびゲートドライバ回路１３に出力され、デマルチプレクサ制御信号Ｄ＿ＳＰ等はデマルチプレクサ９５に出力される。

図１２に示す構成の表示装置１０は、例えば携帯情報端末に適用することができる。携帯情報端末として、例えばスマートフォンとすることができる。図１３は、表示装置１０を携帯情報端末に適用した場合の、当該携帯情報端末の構成例を示すブロック図である。図１３に示す構成の携帯情報端末において、表示装置１０にはＦＰＣ９６が設けられる。

図１３に示す構成の携帯情報端末において、ソースドライバ回路１４が有する制御回路２７がゲートスタートパルス信号ＧＳＰ、リセット信号ＲＥＳＥＴ、デマルチプレクサ制御信号Ｄ＿ＳＰ等を生成するため、タイミングコントローラ９１が不要である。また、前述のようにソースドライバ回路１４と、画素３０と、がデマルチプレクサ９５を介して信号線ＳＬ（図示せず）により接続されている。デマルチプレクサ９５を設けることにより、信号線ＳＬの本数を減らすことができるため、ソースドライバ回路１４と、表示部１１と、の距離を縮めることができる。以上により、表示装置１０を小型化し、携帯情報端末を狭額縁化することができる。

図１４は、図１２に示す構成の表示装置１０の変形例を示すブロック図である。図１４に示す構成の表示装置１０は、デマルチプレクサ９５を有さない点を除き、図１２に示す構成の表示装置１０と同一である。

図１５は、図１３に示す携帯情報端末の変形例を示すブロック図である。ソースドライバ回路１４と、画素３０と、を直接信号線ＳＬ（図示せず）により接続することができる。これにより、携帯情報端末を高速に動作させることができる。

図１６は、図１５に示す構成の携帯情報端末の変形例を示すブロック図である。図１６に示す構成の表示装置１０は、ＦＰＣ９６を有さず、ＣＯＦ方式等によりソースドライバ回路１４が実装されている点を除き、図１５に示す構成の携帯情報端末と同一である。

携帯情報端末を図１６に示す構成とすることにより、携帯情報端末を狭額縁化することができる。また、図１３に示す構成の携帯情報端末に、図１６に示す構成を適用してもよい。この場合においても、携帯情報端末を狭額縁化することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、本発明の一態様の表示装置が有する画素の詳細な構成について図１７乃至図２３を用いて説明する。

図１７は、画素３０の回路図の一例である。画素３０は、図１で説明したように画素回路３１、画素回路３２、液晶素子ＬＣおよび発光素子ＥＬを有する。

図１７において、画素回路３１は、トランジスタＭ１および容量素子Ｃｓ_ＬＣを有する。画素回路３２は、トランジスタＭ２、Ｍ３および容量素子Ｃｓ_ＥＬを有する。画素３０が有する各素子は、図１７に示すように、ゲート線ＧＬ_ＬＣ［ｊ］、ゲート線ＧＬ_ＥＬ［ｊ］、信号線ＳＬ_ＬＣ［ｋ］、信号線ＳＬ_ＥＬ［ｋ］、容量線Ｌ_ＣＳ、電流供給線Ｌ_ａｎｏ、および共通電圧線Ｌ_ｃａｓに接続される。

容量素子Ｃｓ_ＥＬは、発光素子ＥＬを駆動するための階調電圧をトランジスタＭ３のゲートに保持するために設けている。このような構成とすることで、発光素子ＥＬを駆動するための階調電圧の保持をより確実に行うことができる。

なお、容量素子Ｃｓ_ＬＣの一方の端子と、容量素子Ｃｓ_ＥＬの一方の端子との間で寄生容量Ｃｓ＿Ｓが発生する。

トランジスタＭ３は、バックゲートを有するトランジスタとしている。このような構成とすることで、トランジスタを流れる電流量を大きくすることができる。なおバックゲートに与える電圧は、別の配線から与える構成としてもよい。このような構成とすることで、トランジスタの閾値電圧のコントロールすることができる。

トランジスタＭ１は、導通状態を制御することで、液晶素子ＬＣを駆動するための階調電圧を容量素子Ｃｓ_ＬＣに与える。トランジスタＭ２は、導通状態を制御することで、発光素子ＥＬを駆動するための階調電圧をトランジスタＭ３のゲートに与える。トランジスタＭ３は、ゲートの電圧に応じて電流供給線Ｌ_ａｎｏと共通電圧線Ｌ_ｃａｓとの間に電流を流して発光素子ＥＬを駆動する。

トランジスタＭ１乃至Ｍ３は、ｎチャネル型トランジスタを用いることができる。ｎチャネル型トランジスタは、各配線の電圧の大小関係を変えることで、ｐチャネル型トランジスタに置き換えることもできる。トランジスタＭ１乃至Ｍ３の半導体材料は、シリコンを用いることができる。シリコンは、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコン等を適宜選択して用いることができる。

あるいはトランジスタＭ１乃至Ｍ３の半導体材料は、金属酸化物を用いることができる。特に、トランジスタＭ１の半導体材料として金属酸化物を用いると、トランジスタＭ１のオフ電流を極めて小さくすることができる。これにより、容量素子Ｃｓ_ＬＣに蓄積された電荷がリークすることを抑制することができる。以上により、表示された画像を書き換える必要が無い場合、すなわち静止画を表示する場合、一時的に駆動回路を停止することができる。これにより、表示装置１０の消費電力を低減することができる。

また画素３０が有するトランジスタＭ１乃至Ｍ３は、ボトムゲート型のトランジスタや、トップゲート型トランジスタ等の様々な形態のトランジスタを用いて作製することができる。

また画素３０が有するトランジスタＭ１乃至Ｍ３を、バックゲートを有するトランジスタとしてもよい。バックゲートに与える電圧は、ゲート線ＧＬ_ＬＣ［ｊ］やゲート線ＧＬ_ＥＬ［ｊ］とは異なる、別の配線から与える構成としてもよい。また、バックゲートを有するトランジスタは、トランジスタＭ３だけというように限定してもよい。このような構成とすることで、トランジスタの閾値電圧のコントロール、あるいはトランジスタを流れる電流量を大きくすることができる。

液晶素子は、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の駆動方法を用いて駆動することができる。または、垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ－Ｖｉｅｗ）モード等の駆動方法を用いて駆動することができる。

液晶素子が有する液晶材料には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。

なお発光素子としては、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等のＥＬ素子の他、または発光ダイオード等を用いることができる。または、量子ドットを用いることができる。

ＥＬ素子は、白色の光を射出するように積層された積層体を用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、用いることができる。

なお、量子ドットは、数ｎｍサイズの半導体ナノ結晶であり、１×１０^３個から１×１０^６個程度の原子から構成されている。量子ドットはサイズに依存してエネルギーシフトするため、同じ物質から構成される量子ドットであっても、サイズによって発光波長が異なり、用いる量子ドットのサイズを変更することによって容易に発光波長を調整することができる。

また、量子ドットは、発光スペクトルのピーク幅が狭いため、色純度のよい発光を得ることができる。さらに、量子ドットの理論的な外部量子効率はほぼ１００％であると言われており、蛍光発光を呈する有機化合物の２５％を大きく上回り、燐光発光を呈する有機化合物と同等となっている。このことから、量子ドットを発光材料として用いることによって発光効率の高い発光素子を得ることができる。その上、無機化合物である量子ドットはその本質的な安定性にも優れているため、寿命の観点からも好ましい発光素子を得ることができる。

量子ドットを構成する材料としては、周期表第１４族元素、周期表第１５族元素、周期表第１６族元素、複数の周期表第１４族元素からなる化合物、周期表第４族から周期表第１４族に属する元素と周期表第１６族元素との化合物、周期表第２族元素と周期表第１６族元素との化合物、周期表第１３族元素と周期表第１５族元素との化合物、周期表第１３族元素と周期表第１７族元素との化合物、周期表第１４族元素と周期表第１５族元素との化合物、周期表第１１族元素と周期表第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスター等を挙げることができる。

具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、四酸化三鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物およびこれらの組合せ等を挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。例えば、カドミウムとセレンと硫黄の合金型量子ドットは、元素の含有比率を変化させることで発光波長を変えることができるため、青色発光を得るには有効な手段の一つである。

量子ドットの構造としては、コア型、コア－シェル型、コア－マルチシェル型等があり、そのいずれを用いても良いが、コアを覆ってより広いバンドギャップを持つ別の無機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するためコア－シェル型やコア－マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。

また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着しているまたは保護基が設けられていることが好ましい。当該保護剤が付着しているまたは保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。保護剤（または保護基）としては、例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエチレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホスフィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等のトリアルキルホスフィン類、ポリオキシエチレンｎ－オクチルフェニルエーテル、ポリオキシエチレンｎ－ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエーテル類、トリ（ｎ－ヘキシル）アミン、トリ（ｎ－オクチル）アミン、トリ（ｎ－デシル）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィンオキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデシルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポリエチレングリコールジステアレート等のポリエチレングリコールジエステル類、また、ピリジン、ルチジン、コリジン、キノリン類等の含窒素芳香族化合物等の有機窒素化合物、ヘキシルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジアルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルスルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等が挙げられる。

量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるようにそのサイズを適宜調節する。結晶サイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へとシフトするため、量子ドットのサイズを変化させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調節することができる。量子ドットのサイズ（直径）は０．５ｎｍ乃至２０ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲のものが通常良く用いられる。なお、量子ドットはそのサイズ分布が狭いほど、より発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドはｃ軸方向に偏光した指向性を有する光を呈するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。

また、ＥＬ素子では多くの場合、発光材料をホスト材料に分散することによって発光効率を高めるが、ホスト材料は発光材料以上の一重項励起エネルギーまたは三重項励起エネルギーを有する物質であることが必要である。特に青色の燐光材料を用いる場合においては、それ以上の三重項励起エネルギーを有する材料であり、且つ、寿命の観点で優れたホスト材料の開発は困難を極めている。一方で、量子ドットはホスト材料を用いずに量子ドットのみで発光層を構成しても発光効率を保つことができるため、この点でも寿命という観点から好ましい発光素子を得ることができる。量子ドットのみで発光層を形成する場合には、量子ドットはコア－シェル構造（コア－マルチシェル構造を含む）であることが好ましい。

次に、画素３０の駆動方法の一例について、図１８および図１９に示すタイミングチャートを用いて説明する。

図１８は、画素３０の駆動方法を示すタイミングチャートである。図１８では、ゲートスタートパルス信号ＧＳＰの電圧、配線ＧＬ_ＬＣ［１］の電圧、配線ＧＬ_ＬＣ［２］の電圧、配線ＧＬ_ＬＣ［３］の電圧、配線ＧＬ_ＬＣ［４］の電圧、配線ＧＬ_ＥＬ［１］の電圧、配線ＧＬ_ＥＬ［２］の電圧、配線ＳＬ_ＬＣの電圧および配線ＳＬ_ＥＬの電圧を示す。また、例えば本発明の一態様の表示装置がｙ列分（ｙは２以上の整数）の画素３０を有する場合、配線ＳＬ_ＬＣは例えば配線ＳＬ_ＬＣ［１］乃至配線ＳＬ_ＬＣ［ｙ］を示し、配線ＳＬ_ＥＬは例えば配線ＳＬ_ＥＬ［１］乃至配線ＳＬ_ＥＬ［ｙ］を示す。

配線ＳＬ_ＬＣおよび配線ＳＬ_ＥＬにおいて、Ｂは帰線期間を示し、数字はどの行の画素３０に書き込むデータに対応する電圧となっているかを示す。例えば、配線ＳＬ_ＬＣにおいて１と記載されている期間は、配線ＳＬ_ＬＣの電圧が１行目の画素３０に書き込むデータに対応する電圧となっていることを示す。また、例えば配線ＳＬ_ＥＬにおいて１と記載されている期間は、配線ＳＬ_ＥＬの電圧が１行目の画素３０に書き込むデータに対応する電圧となっていることを示す。

なお、図１８等に示すタイミングチャートにおいて、トランジスタＭ１およびトランジスタＭ２をｎチャネル型トランジスタとした場合の駆動方法を説明する。つまり、配線ＧＬ_ＬＣに高電圧を入力することによりトランジスタＭ１がオン状態となり、配線ＧＬ_ＬＣに低電圧を入力することによりトランジスタＭ１がオフ状態となる。また、配線ＧＬ_ＥＬに高電圧を入力することによりトランジスタＭ２がオン状態となり、配線ＧＬ_ＥＬに低電圧を入力することによりトランジスタＭ２がオフ状態となる。なお、低電圧とは、例えば接地電圧とすることができる。

トランジスタＭ１およびトランジスタＭ２は、ｐチャネル型トランジスタとしてもよい。この場合、つまり、配線ＧＬ_ＬＣに低電圧を入力することによりトランジスタＭ１がオン状態となり、配線ＧＬ_ＬＣに高電圧を入力することによりトランジスタＭ１がオフ状態となる。また、配線ＧＬ_ＥＬに低電圧を入力することによりトランジスタＭ２がオン状態となり、配線ＧＬ_ＥＬに高電圧を入力することによりトランジスタＭ２がオフ状態となる。また、トランジスタＭ３についても、ｎチャネル型トランジスタおよびｐチャネル型トランジスタのいずれを用いてもよい。

図１８に示すように、各行の画素３０と電気的に接続されている配線ＧＬ_ＬＣに順次高電圧を入力することにより各行の画素３０を順次選択し、各行の画素３０に設けられたトランジスタＭ１を順次オン状態にする。これにより、配線ＳＬ_ＬＣを介して各行の画素３０に順次データを書き込む。データが書き込まれた画素３０は、トランジスタＭ１がオフ状態となることで保持状態となる。以上により、液晶素子ＬＣにより画像を表示できる。

また、図１８に示すように、各行の画素３０と電気的に接続されている配線ＧＬ_ＥＬに順次高電圧を入力することにより各行の画素３０を順次選択し、各行の画素３０に設けられたトランジスタＭ２を順次オン状態にする。これにより、配線ＳＬ_ＥＬを介して各行の画素３０に順次データを書き込む。データが書き込まれた画素３０は、トランジスタＭ２がオフ状態となることで保持状態となる。さらに、書き込まれたデータ（配線ＳＬ_ＥＬから供給されたデータ信号の電圧）に応じてトランジスタＭ３のソースとドレインの間に流れる電流量が制御され、発光素子ＥＬは、流れる電流量に応じた輝度で発光する。以上により、発光素子ＥＬにより画像を表示できる。

図１８では、配線ＧＬ_ＬＣが高電圧となる期間と、配線ＧＬ_ＥＬが高電圧となる期間とを等しくしたが、等しくしなくてもよい。例えば、図１９に示すように、配線ＧＬ_ＬＣが高電圧となる期間を、配線ＧＬ_ＥＬが高電圧となる期間より短くしてもよい。図１９では、配線ＳＬ_ＬＣを介してｊ行目の画素３０にデータが書き込まれた後、配線ＳＬ_ＥＬを介してｊ行目の画素３０にデータが書き込まれる。これにより、容量素子Ｃｓ_ＥＬに保持されたデータが寄生容量Ｃｓ＿Ｓにより変動することを抑制することができる。したがって、発光素子ＥＬにより表示される画像に黒浮きが発生することを抑制することができ、当該画像のコントラスト比を高めることができる。

次いで画素３０に適用可能な画素のレイアウト図について説明する。図２０（Ａ）の回路図は、図１７で示す回路図と等価である。

図２０（Ｂ）のレイアウト図は、図２０（Ａ）の回路図における各素子の配置に対応している。図２０（Ｂ）では、発光素子ＥＬが有する電極ＰＥ_ＥＬ、発光素子ＥＬ、トランジスタＭ１乃至Ｍ３の配置、ゲート線ＧＬ_ＬＣ［ｊ］、ゲート線ＧＬ_ＥＬ［ｊ］、信号線ＳＬ_ＬＣ［ｋ］、信号線ＳＬ_ＥＬ［ｋ］、容量線Ｌ_ＣＳ、および電流供給線Ｌ_ａｎｏを図示している。

図２０（Ｃ）のレイアウト図は、図２０（Ａ）の回路図における各素子の配置に対応している。図２０（Ｃ）では、液晶素子ＬＣが有する反射電極ＰＥ_ＬＣ、発光素子ＥＬに重畳する位置に配置された開口３３、トランジスタＭ１乃至Ｍ３の配置、ゲート線ＧＬ_ＬＣ［ｊ］、ゲート線ＧＬ_ＥＬ［ｊ］、信号線ＳＬ_ＬＣ［ｋ］、信号線ＳＬ_ＥＬ［ｋ］、容量線Ｌ_ＣＳ、および電流供給線Ｌ_ａｎｏを図示している。

なお図２０（Ｂ）、（Ｃ）では別々にレイアウト図を示したが、液晶素子ＬＣおよび発光素子ＥＬは重ねて設ける。

図２１（Ａ）は、液晶素子ＬＣおよび発光素子ＥＬの積層構造の概略を説明するための断面概略図である。図２１（Ａ）では、発光素子ＥＬを有する層６２１、トランジスタを有する層６２２、および液晶素子ＬＣを有する層６２３を図示している。層６２１乃至６２３は、基板６３１と基板６３２との間に設けられる。なお図示していないが、その他に偏光板、円偏光板、反射防止膜等の光学部材を有していてもよい。

層６２１は発光素子ＥＬを有する。発光素子ＥＬは、図２０（Ｂ）で図示した電極ＰＥ_ＥＬ、発光層６３３、および電極６３４を有する。電極ＰＥ_ＥＬと電極６３４との間に挟まれた発光層６３３に電流が流れることで光３５（点線矢印で図示）を射出する。光３５の強度は、層６２２にあるトランジスタＭ３によって制御される。

層６２２は、トランジスタＭ１、トランジスタＭ３およびカラーフィルター６３６を有する。また層６２２は、トランジスタＭ１と反射電極ＰＥ_ＬＣとを接続するための導電層６３７、トランジスタＭ３と電極ＰＥ_ＥＬとを接続するための導電層６３５を有する。カラーフィルター６３６は、発光素子ＥＬが射出する光が白色の場合に設けられ、特定の波長の光３５を視認側に射出することができる。カラーフィルター６３６は、開口３３に重なる位置に設ける。トランジスタＭ１乃至Ｍ３（トランジスタＭ２は図示せず）は、反射電極ＰＥ_ＬＣに重なる位置に設ける。

層６２３は開口３３、反射電極ＰＥ_ＬＣおよび導電層６３８、液晶６３９、導電層６４０、およびカラーフィルター６４１を有する。導電層６３８は、対となる導電層６４０との間に設けられる液晶６３９の配向状態を制御する。反射電極ＰＥ_ＬＣは、外光を反射して反射光３４（点線矢印で図示）を射出する。反射光３４の強度は、トランジスタＭ１による液晶６３９の配向状態の調整によって制御される。開口３３は、層６２１の発光素子ＥＬが射出する光３５が透過する位置に設ける。

反射電極ＰＥ_ＬＣは、例えば、可視光を反射する材料を用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。

導電層６３８および導電層６４０は、例えば、可視光を透過する材料を用いることができる。具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛等の導電性酸化物またはグラフェンを用いることができる。

基板６３１および６３２には、例えば、ガラス、セラミックス等の透光性を有する無機材料を用いることができる。あるいは基板６３１、６３２には、可撓性を有する材料、例えば樹脂フィルムまたはプラスチック等の有機材料を用いることができる。なお基板６３１および６３２には、偏光板、位相差板、プリズムシート等の部材を適宜積層して用いることもできる。

表示装置が有する絶縁層は、例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を用いることができる。例えば絶縁層には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料、あるいはポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料、を含む膜を用いることができる。

表示装置が有する導電層６３５，６３７は、導電性を備える材料を用いることができ、それらを配線等に用いることができる。例えば導電層は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素等を用いることができる。または、上述した金属元素を含む合金等を、配線等に用いることができる。

表示装置が有する発光層６３３は、ＥＬ層、電荷輸送層または電荷注入層を自由に組み合わせて形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。

表示装置が有する電極ＰＥ_ＥＬは、発光素子ＥＬの陽極として機能する。陽極を形成する材料としては、陰極を形成する材料よりも仕事関数の大きい材料を用い、ＩＴＯ（酸化インジウム酸化スズ）、酸化インジウム酸化亜鉛（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等、さらにＩＴＯよりもシート抵抗の低い材料、具体的には白金（Ｐｔ）、クロム（Ｃｒ）、タングステン（Ｗ）、もしくはニッケル（Ｎｉ）といった材料を用いることができる。

表示装置が有する電極６３４は、仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることができる。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。

図２１（Ｂ）は、液晶素子ＬＣおよび発光素子ＥＬの積層構造を説明するために、図２０（Ｂ）、（Ｃ）で示したレイアウト図を重ねて示した斜視図である。図２１（Ｂ）に示すように、液晶素子ＬＣおよび発光素子ＥＬを重ねて設ける。そして、開口３３は、発光素子ＥＬが射出する光３５が透過する位置に設ける。このような構成とすることで、周辺環境に応じた表示素子の切り替えを画素が占める面積を大きくすることなく実現できる。その結果、視認性が向上した表示装置とすることができる。

画素の断面およびその他の箇所の断面の構成例について、図２２から図２３までを参照して説明する。

図２２には、図２１（Ａ）で示した画素の断面概略図の詳細な断面模式図を示す。図２２において、図２１（Ａ）で示す構成と重複する構成は同じ符号を付し、繰り返しの説明を省略する。

図２２に示す表示装置の画素の断面模式図では、基板６３１と基板６３２の間に、図２１（Ａ）で示した各構成の他、接着層６５１、絶縁層６５２、絶縁層６５３、絶縁層６５４、絶縁層６５５、絶縁層６５６、絶縁層６５７、絶縁層６５８、絶縁層６５９、配向膜６６０、配向膜６６１、遮光膜６６２、導電層６６３、導電層６６４および絶縁層６６５を有する。

絶縁層６５２、絶縁層６５３、絶縁層６５４、絶縁層６５５、絶縁層６５６、絶縁層６５７、絶縁層６５８、絶縁層６５９および絶縁層６６５は、例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を用いることができる。例えば絶縁層には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料、あるいはポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料、を含む膜を用いることができる。

導電層６６３および導電層６６４は、導電性を備える材料を用いることができ、それらを配線等に用いることができる。例えば導電層は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素等を用いることができる。または、上述した金属元素を含む合金等を、配線等に用いることができる。

接着層６５１は、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

配向膜６６０および配向膜６６１は、ポリイミド等の有機樹脂を用いることができる。なお液晶６３９が所定の方向に配向するように光配向技術を用いる場合には、配向膜６６０および配向膜６６１を省略してもよい。また、配向処理が不要な液晶を用いる場合も、配向膜６６０および配向膜６６１を省略してもよい。

遮光膜６６２は、クロムや酸化クロム、あるいは黒色樹脂等の光を吸収する遮光材料を用いて形成することができる。

また図２３（Ａ）乃至（Ｃ）では、図２２に示す表示装置の画素の断面模式図に対応する、端子部、駆動回路部およびコモンコンタクト部における断面模式図である。図２３（Ａ）乃至（Ｃ）において、図２１（Ａ）、図２２で示す構成と重複する構成は同じ符号を付し、繰り返しの説明を省略する。

また図２３（Ａ）では、表示装置の端子部の断面模式図である。端子部における外部の回路との接続部６７０には、導電層６３７、導電層６６４、反射電極ＰＥ_ＬＣ、導電層６３８が積層して設けられる。接続部６７０は、接続層６７１を介してＦＰＣ６７２（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）と接続されている。また基板６３２の端部では、接着層６７３が設けられ、基板６３２と基板６３１とを貼りあわせている。

また図２３（Ｂ）では、表示装置の駆動回路部の断面模式図である。駆動回路部におけるトランジスタ６８０は、トランジスタＭ３と同じ構成とすることができる。

また図２３（Ｃ）では、表示装置のコモンコンタクト部の断面模式図である。コモンコンタクト部における接続部６９０では、基板６３２側の導電層６４０と、基板６３１側の導電層６３８および反射電極ＰＥ_ＬＣとが、接着層６７３に設けられた接続体６９１を介して接続される。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は１以上の整数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、スズ、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュールおよび本発明の一態様の表示装置を有する電子機器について、図２４および図２５を用いて説明する。

図２４は、本発明の一態様の表示装置を有する表示モジュールの模式図である。表示モジュールは、本発明の一態様の表示装置を有するため、高速に動作し、また高階調の画像を表示できる。

図２４に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。

本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。そのため、屋外または屋内において、優れた視認性を維持することができる。

上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサーを設け、光学式のタッチパネルとすることも可能である。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００は、偏光板、位相差板、プリズムシート等の部材を追加して設けてもよい。

図２５（Ａ）乃至図２５（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサー９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。

図２５（Ａ）乃至図２５（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２５（Ａ）乃至図２５（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２５（Ａ）乃至図２５（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。

図２５（Ａ）乃至図２５（Ｇ）に示す電子機器の詳細について、以下説明を行う。

図２５（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。表示部９００１は、本発明の一態様の表示モジュールを有するため、高速に動作し、また高階調の画像を表示できる。

図２５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサー等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話等の着信を知らせる表示、電子メールやＳＮＳ等の題名、電子メールやＳＮＳ等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０等を表示してもよい。表示部９００１は、本発明の一態様の表示モジュールを有するため、高速に動作し、また高階調の画像を表示できる。

図２５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。表示部９００１は、本発明の一態様の表示モジュールを有するため、高速に動作し、また高階調の画像を表示できる。

図２５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。表示部９００１は、本発明の一態様の表示モジュールを有するため、高速に動作し、また高階調の画像を表示できる。

図２５（Ｅ）、（Ｆ）、（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２５（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２５（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。表示部９００１は、本発明の一態様の表示モジュールを有するため、高速に動作し、また高階調の画像を表示できる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

本実施例では、本発明の一態様の金属酸化物を有するトランジスタとしてＴｒａｎｓｉｔｏｒ Ａ、Ｔｒａｎｓｉｔｏｒ Ｎ、Ｔｒａｎｓｉｔｏｒ ＳおよびＴｒａｎｓｉｔｏｒ Ｔの４種類のトランジスタを作製し、その特性を評価した。

＜トランジスタの作製＞
トランジスタの作製工程について説明する。トランジスタとして、ボトムゲート、トップコンタクト、チャネルエッチ型のトランジスタを作製した。以下に作製方法を説明する。なおいずれのトランジスタについても、ボトムゲートに対して、活性層を挟んで反対側に第２のゲートを設けた。またボトムゲートと第２のゲートは電気的に接続されている。

まず、ガラス基板上にボトムゲートを形成した。ボトムゲートとして厚さ１００ｎｍのタングステンを用いた。

次に、ゲート絶縁膜となる絶縁体を成膜した。絶縁体として、シリコン窒化膜を４００ｎｍ成膜し、その後シリコン酸化窒化膜を５０ｎｍ成膜した。シリコン窒化膜はプラズマＣＶＤ法により成膜し、シランガス、窒素ガスおよびアンモニアガスを用いた。シリコン酸化窒化膜はプラズマＣＶＤ法により成膜し、シランガスおよび亜酸化窒素ガスを用いた。

次に、活性層となる金属酸化物をスパッタリング法により形成した。

Ｔｒａｎｓｉｔｏｒ Ａは、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して５０％とし、圧力を０．２Ｐａとし、基板温度を１７０℃とし、０．５ｋＷの交流電力を印加した。厚さは４０ｎｍとした。

Ｔｒａｎｓｉｔｏｒ Ｎは、以下の２層の金属酸化物を積層して用いた。下層は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して３０％とし、圧力を０．２Ｐａとし、基板温度を１７０℃とし、１．５ｋＷの交流電力を印加し、厚さ１０ｎｍの金属酸化物を成膜した。上層は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して５０％とし、圧力を０．２Ｐａとし、基板温度を１７０℃とし、０．５ｋＷの交流電力を印加した。厚さは１５ｎｍとした。

Ｔｒａｎｓｉｔｏｒ Ｓは、以下の２層の金属酸化物を積層して用いた。下層は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して１０％とし、圧力を０．６Ｐａとし、基板温度を１３０℃とし、２．５ｋＷの交流電力を印加し、厚さ１０ｎｍの金属酸化物を成膜した。上層は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して５０％とし、圧力を０．６Ｐａとし、基板温度を１７０℃とし、２．５ｋＷの交流電力を印加し、厚さ１５ｎｍの金属酸化物を成膜した。

Ｔｒａｎｓｉｔｏｒ Ｔは、以下の２層の金属酸化物を積層して用いた。下層は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して１０％とし、圧力を０．６Ｐａとし、基板温度を室温とし、２．５ｋＷの交流電力を印加し、厚さ１０ｎｍの金属酸化物を成膜した。上層は、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸素ガスおよびアルゴンガスを用い、酸素ガス流量を酸素およびアルゴンのガス流量の和に対して５０％とし、圧力を０．６Ｐａとし、基板温度を１７０℃とし、２．５ｋＷの交流電力を印加し、厚さ１５ｎｍの金属酸化物を成膜した。

次に、４５０℃、窒素雰囲気にて熱処理を１時間行い、続けて、４５０℃、窒素と酸素の混合ガスの雰囲気にて熱処理を１時間行った。

次に、導電体を形成した。スパッタリング法によりタングステンを５０ｎｍ、その上にアルミニウムを４００ｎｍ、その上にチタンを１００ｎｍ成膜した。その後、エッチングにより加工を行った。その後、リン酸の希釈液を用いて洗浄を行った。

次に、絶縁体を成膜した。絶縁体として、シリコン酸化窒化膜を４４０ｎｍ成膜した。その後、３５０℃、窒素雰囲気にて、熱処理を１時間行った。

次に、該絶縁体の所望の領域に開口部を形成した。

次に、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）を５ｎｍ成膜した。その後、酸素ガスを用いたプラズマ処理を行った。プラズマ処理として、酸素ガスの流量を３００ｓｃｃｍとし、圧力を２５Ｐａとし、基板側にバイアスが印加されるようにし、４７５０ＷのＲＦ電力を用い、６０秒間の処理を行った。

次に、ＩＴＳＯ膜をウェットエッチングにより除去した。

次に、絶縁体としてシリコン窒化膜を１００ｎｍ形成した。

次に、該絶縁体の所望の領域に開口部を形成した。

次に、導電体として厚さ１００ｎｍのＩＴＳＯを形成した。その後、アクリル樹脂を用いて絶縁体を形成した。絶縁体には開口部を設けた。その後、導電体として厚さ１０ｎｍのチタンと、チタン上に厚さ３００ｎｍのアルミニウムとを積層した。

以上の工程により、Ｔｒａｎｓｉｔｏｒ Ａ、Ｔｒａｎｓｉｔｏｒ Ｎ、Ｔｒａｎｓｉｔｏｒ ＳおよびＴｒａｎｓｉｔｏｒ Ｔを形成した。

本実施例では、実施例１で作製したトランジスタを用いて回路を構成し、トランジスタの充電特性を評価した。

まず、それぞれのトランジスタのＶｇ（ゲート－ソース間電圧）－Ｉｄ（ドレイン－ソース間電圧）特性を評価した。測定において、チャネル長が２μｍ、チャネル幅が５０μｍのトランジスタを用いた。Ｖｄ（ドレイン－ソース間の電圧）を０．１Ｖおよび１０Ｖとした。結果を図２６および図２７に示す。図２６（Ａ）はＴｒａｎｓｉｔｏｒ Ａの、図２６（Ｂ）はＴｒａｎｓｉｔｏｒ Ｎの、図２７（Ａ）はＴｒａｎｓｉｔｏｒ Ｓの、図２７（Ｂ）はＴｒａｎｓｉｔｏｒ ＴのＶｇ－Ｉｄ特性を示す。

図２８に示す回路において、トランジスタＴＲはＩＣパッケージＩＰに実装され、トランジスタのゲートはワイヤーボンディングによりＧａｔｅ端子に電気的に接続され、ソースおよびドレインの一方はワイヤーボンディングによりＩＮ端子に電気的に接続される。Ｇａｔｅ端子およびＩＮ端子はそれぞれ、電圧源に電気的に接続されている。また、トランジスタのソースおよびドレインの他方はワイヤーボンディングによりＯＵＴ端子に接続されている。ＯＵＴ端子は外部の容量ＣＡに接続されている。

外部の容量の容量値を大きくすることにより、寄生容量の影響を小さくすることができる。本実施例では、外部の容量の容量値を１ｎＦ程度とした。

図２８に示す回路を用いて、トランジスタのＶｇ－Ｉｄ特性を評価した。評価において、チャネル長が２μｍ、チャネル幅が２００μｍのトランジスタを用いた。Ｖｄを１Ｖおよび５Ｖとした。結果を図２９および図３０に示す。図２９（Ａ）はＴｒａｎｓｉｔｏｒ Ａの、図２９（Ｂ）はＴｒａｎｓｉｔｏｒ Ｎの、図３０（Ａ）はＴｒａｎｓｉｔｏｒ Ｓの、図３０（Ｂ）はＴｒａｎｓｉｔｏｒ ＴのＶｇ－Ｉｄ特性を示す。なお図３０（Ｂ）において、１０^－３［Ａ］以上の電流は測定機においてリミッタが作動するため、流れない設定となっている。Ｔｒａｎｓｉｔｏｒ Ｔ、Ｔｒａｎｓｉｔｏｒ Ｓ、Ｔｒａｎｓｉｔｏｒ ＮおよびＴｒａｎｓｉｔｏｒ Ａの順に電流値が高い結果となった。

＜充放電特性＞
次に、図２８に示す回路を用いてトランジスタの充電特性を評価した。評価において、チャネル長が２μｍ、チャネル幅が２００μｍのトランジスタを用いた。測定開始前にリセットスイッチＲＳをオンとし、ＯＵＴ電圧を接地電位とし、Ｇａｔｅ端子に０Ｖを与える。その後、リセットスイッチをオフとし、Ｇａｔｅ端子に１０Ｖの電位を与え、ＩＮ端子に５Ｖの電位を与え、ＯＵＴ端子の電圧を測定した。

図３１に各トランジスタを用いた場合の充電特性を示す。横軸は時間、縦軸はＯＵＴ端子の電圧を示す。またＯＵＴ端子の電圧が、ＩＮ端子へ与えた電圧の９０％に達するのに要する時間を図３２に示す。

本発明の一態様のトランジスタを用いることにより優れた充電特性を実現することができる。よって、デマルチプレクサ等の回路に好適に用いることができる。またオン電流の高い順である、Ｔｒａｎｓｉｔｏｒ Ｔ、Ｔｒａｎｓｉｔｏｒ Ｓ、Ｔｒａｎｓｉｔｏｒ ＮおよびＴｒａｎｓｉｔｏｒ Ａの順に充電が速い結果となった。

１０ 表示装置
１１ 表示部
１２ ゲートドライバ回路
１３ ゲートドライバ回路
１４ ソースドライバ回路
２１ シフトレジスタ
２２ ラッチ回路
２３ レベルシフタ回路
２４ Ｄ／Ａ変換回路
２４ａ Ｄ／Ａ変換回路
２４ｂ Ｄ／Ａ変換回路
２５ レベルシフタ回路
２６ インターフェース回路
２７ 制御回路
２８ メモリ回路
２９ 検出器
３０ 画素
３１ 画素回路
３２ 画素回路
３３ 開口
３４ 反射光
３５ 光
４０ バッファアンプ
４０ａ バッファアンプ
４０ｂ バッファアンプ
４０ｃ バッファアンプ
４１ 抵抗ストリング
４２ パストランジスタロジック回路
４２ａ パストランジスタロジック回路
４２ｂ パストランジスタロジック回路
４３ 抵抗ストリング
４４ パストランジスタロジック回路
４５ 抵抗素子
４６ａ トランジスタ
４６ｂ トランジスタ
４６ｃ トランジスタ
４６ｄ トランジスタ
４７ 抵抗素子
４８ａ トランジスタ
４８ｂ トランジスタ
５１ トランスコンダクタンスアンプ
５２ トランスコンダクタンスアンプ
５３ バッファ
５４ トランジスタ
５５ トランジスタ
５６ トランジスタ
５７ トランジスタ
５８ 容量素子
５９ 容量素子
６１ トランジスタ
６２ トランジスタ
６４ トランジスタ
６６ トランジスタ
６７ トランジスタ
６９ トランジスタ
７０ トランジスタ
７２ トランジスタ
７３ トランジスタ
７４ トランジスタ
７５ トランジスタ
７６ トランジスタ
７７ トランジスタ
７８ トランジスタ
７９ トランジスタ
８０ トランジスタ
８１ トランジスタ
８３ トランジスタ
９０ プリント基板
９１ タイミングコントローラ
９３ ＦＰＣ
９５ デマルチプレクサ
９６ ＦＰＣ
６２１ 層
６２２ 層
６２３ 層
６３１ 基板
６３２ 基板
６３３ 発光層
６３４ 電極
６３５ 導電層
６３６ カラーフィルター
６３７ 導電層
６３８ 導電層
６３９ 液晶
６４０ 導電層
６４１ カラーフィルター
６５１ 接着層
６５２ 絶縁層
６５３ 絶縁層
６５４ 絶縁層
６５５ 絶縁層
６５６ 絶縁層
６５７ 絶縁層
６５８ 絶縁層
６５９ 絶縁層
６６０ 配向膜
６６１ 配向膜
６６２ 遮光膜
６６３ 導電層
６６４ 導電層
６６５ 絶縁層
６７０ 接続部
６７１ 接続層
６７２ ＦＰＣ
６７３ 接着層
６８０ トランジスタ
６９０ 接続部
６９１ 接続体
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサー
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (10)

1. 第１のトランスコンダクタンスアンプと、第２のトランスコンダクタンスアンプと、バッファと、を有するバッファアンプと、ｘ行ｙ列（ｘ、ｙは２以上の整数）のマトリクス状に配列され、階調表示を行う機能を有する画素と、第１の容量素子と、第２の容量素子と、検出器と、を有する表示装置において、
   前記第１の容量素子の一方の端子は、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と電気的に接続され、
   前記第２の容量素子の一方の端子は、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方と電気的に接続され、
   前記検出器は、前記第１の容量素子の一方の端子と電気的に接続され、
   前記検出器は、前記第２の容量素子の一方の端子と電気的に接続され、
   前記第２のトランスコンダクタンスアンプを用いて、前記バッファアンプのオフセット電圧を補正する第１のステップを有し、
   前記第１のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方に、前記画素により表示される階調に対応する電圧の第１のアナログ信号を入力し、前記バッファの出力端子から前記第１のアナログ信号の電圧と対応する電圧の第２のアナログ信号を出力する第２のステップを有し、
   前記第１のステップの終了後、前記第２のステップを実行し、
   前記第２のステップにおいて、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方の電圧は、前記第１の容量素子に保持された電荷に対応し、
   前記第２のステップにおいて、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方の電圧は、前記第２の容量素子に保持された電荷に対応し、
   前記第２のステップにより、前記バッファの出力端子からｒ行分（ｒは１以上ｘ以下の整数）の前記画素により表示される階調に対応する分の前記第２のアナログ信号が出力された後、前記検出器により、前記第１の容量素子に保持された電荷量および前記第２の容量素子に保持された電荷量を検出し、
   前記第１の容量素子に保持された電荷量または前記第２の容量素子に保持された電荷量の少なくとも一方が、規定値を下回った場合、前記第１のステップを実行し、
   前記第１の容量素子に保持された電荷量および前記第２の容量素子に保持された電荷量の両方が、前記規定値以上となった場合、引き続き前記第２のステップを実行することを特徴とする表示方法。
2. 請求項１において、
   前記表示装置は、第１のトランジスタと、第２のトランジスタと、を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の他方と電気的に接続され、
   前記第１のステップにおいて、前記第１のトランジスタおよび前記第２のトランジスタを導通状態とし、
   前記第２のステップにおいて、前記第１のトランジスタおよび前記第２のトランジスタを非導通状態とすることを特徴とする表示方法。
3. 請求項２において、
   前記第１のトランジスタのチャネル形成領域および、前記第２のトランジスタのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物を有することを特徴とする表示方法。
4. 請求項１乃至３のいずれか一項において、
   前記第１のステップにおいて、前記第１のトランスコンダクタンスアンプの非反転入力端子と、前記第１のトランスコンダクタンスアンプの反転入力端子と、前記第２のトランスコンダクタンスアンプの非反転入力端子または反転入力端子の一方と、に同一の電圧を入力することを特徴とする表示方法。
5. 請求項１乃至４のいずれか一項において、
   前記表示装置は、第１の回路と、第２の回路と、第３の回路と、を有し、
   前記第１の回路は、第１のクロック信号および第２のクロック信号を生成する機能を有し、
   前記第１の回路は、前記第１のクロック信号に対応させて、前記画素により表示される階調に対応するデジタル信号を、前記第２の回路に出力する機能を有し、
   前記第１の回路は、前記第２のクロック信号を前記第３の回路に出力する機能を有し、
   前記第２の回路は、前記デジタル信号を保持する機能を有し、
   前記第１のステップにおいて、前記第２のクロック信号の電圧は一定とし、
   前記第２のステップにおいて、前記第２のクロック信号に同期して前記第２のアナログ信号を出力し、
   前記第３の回路は、前記第２のステップにおいて、前記第２の回路から前記デジタル信号を読み出す機能を有することを特徴とする表示方法。
6. 請求項５において、
   前記第３の回路は、前記バッファアンプを有し、
   前記第３の回路は、前記デジタル信号を前記第２のアナログ信号に変換する機能を有することを特徴とする表示方法。
7. 請求項１乃至６のいずれか一項において、
   前記画素は、発光素子と、非発光素子と、を有することを特徴とする表示方法。
8. 請求項１乃至７のいずれか一に記載の表示方法により表示を行う機能を有する表示装置。
9. 請求項８に記載の表示装置と、
   タッチパネルと、
   を有することを特徴とする表示モジュール。
10. 請求項８に記載の表示装置、または請求項９に記載の表示モジュールと、
    操作キーまたはバッテリと、
    を有することを特徴とする電子機器。
    

Images