JP7017352B2 - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP7017352B2
JP7017352B2 JP2017183280A JP2017183280A JP7017352B2 JP 7017352 B2 JP7017352 B2 JP 7017352B2 JP 2017183280 A JP2017183280 A JP 2017183280A JP 2017183280 A JP2017183280 A JP 2017183280A JP 7017352 B2 JP7017352 B2 JP 7017352B2
Authority
JP
Japan
Prior art keywords
circuit
signal
data
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017183280A
Other languages
English (en)
Other versions
JP2018060182A5 (ja
JP2018060182A (ja
Inventor
宗広 上妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018060182A publication Critical patent/JP2018060182A/ja
Publication of JP2018060182A5 publication Critical patent/JP2018060182A5/ja
Application granted granted Critical
Publication of JP7017352B2 publication Critical patent/JP7017352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Description

本発明の一形態は、半導体装置およびその動作方法、ならびに電子機器に関する。
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの動作方法、または、それらの製造方法を一例としてあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。
レジスタ内のデータを不揮発性の記憶装置にバックアップする機能を有する半導体装置が提案されている（特許文献１）。特許文献１では、不揮発性の記憶装置にバックアップしたデータを、揮発性の記憶装置にリカバリーする。
金属酸化物トランジスタ（ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイ等の表示装置に用いる技術が提案されている。ＯＳトランジスタはオフ電流が非常に小さいため、静止画を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献２および特許文献３）。なお、本明細書等において、上述の表示装置の消費電力を減らす技術を、「アイドリングストップ」または「ＩＤＳ駆動（登録商標）」と呼称する。
また、ＯＳトランジスタのオフ電流が小さいことを利用して、ＯＳトランジスタを不揮発性の記憶装置に用いた例が開示されている（特許文献４）。
また、反射型素子と発光型素子を組み合わせた、表示装置が開示されている（特許文献５）。明るい環境では反射型素子を用い、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質を有し、かつ消費電力が少ない表示装置が提案されている。
特開２０１６－１０５５９５号公報 特開２０１１－１５１３８３号公報 特開２００３－１５７０２６号公報 特開２０１１‐１４１５２２号公報 特開２０１１‐１４１５２４号公報
設定レジスタとレジスタチェーンを有する半導体装置において、従来の構成ではレジスタチェーンにおいて、半導体装置の動作等に必要とされるパラメータに対応するデータの数と同数以上のレジスタが直列に接続されている。したがって、パラメータに対応するデータの数が増大すると、レジスタの数が増大し、半導体装置が大型化する。
そこで、本発明の一態様は、レジスタの数がパラメータに対応するデータの数より少ない半導体装置を提供することを課題の一とする。または、本発明の一態様は、小型の半導体装置を提供することを課題の一とする。または、本発明の一態様は、低消費電力の半導体装置を提供することを課題の一とする。または、本発明の一態様は、簡易な手順で動作する半導体装置を提供することを課題の一とする。または、本発明の一態様は、高速に動作する半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置の動作方法を提供することを課題の一とする。または、本発明の一態様は、新規な電子機器を提供することを課題の一とする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面等の記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面等の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、レジスタと、スイッチと、記憶回路と、コントローラと、ディスプレイと、を有し、一のレジスタの出力端子は、二以上のスイッチと電気的に接続され、スイッチは、記憶回路と電気的に接続され、レジスタは、コントローラが動作する際に用いられるパラメータに対応するデータを保持する機能を有し、スイッチは、レジスタに保持されたデータを出力する記憶回路を選択する機能を有し、記憶回路は、レジスタから出力されたデータを保持する機能を有し、コントローラは、記憶回路に保持されたデータを読み出し、ディスプレイの動作を制御する機能を有する半導体装置である。
また、上記態様において、第１の回路を有し、第１の回路は、オン状態とするスイッチを選択する機能を有してもよい。
また、上記態様において、レジスタは、オン状態となるスイッチに関する情報を有するデータを保持する機能を有してもよい。
また、上記態様において、記憶回路は、バックアップ回路を有し、バックアップ回路は、記憶回路への電源供給が停止した場合において、レジスタから出力されたデータを保持する機能を有してもよい。
また、上記態様において、バックアップ回路は、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を含んでもよい。
また、本発明の一態様の半導体装置と、操作ボタンと、を有する電子機器も本発明の一態様である。
本発明の一態様は、レジスタの数がパラメータに対応するデータの数より少ない半導体装置を提供することができる。または、本発明の一態様は、小型の半導体装置を提供することができる。または、本発明の一態様は、低消費電力の半導体装置を提供することができる。または、本発明の一態様は、簡易な手順で動作する半導体装置を提供することができる。または、本発明の一態様は、高速に動作する半導体装置を提供することができる。または、本発明の一態様は、新規な半導体装置を提供することができる。または、本発明の一態様は、新規な半導体装置の動作方法を提供することができる。または、本発明の一態様は、新規な電子機器を提供することができる。
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。
表示装置の構成例を示すブロック図。 設定レジスタ制御システムの構成例を説明するブロック図。 設定レジスタ制御システムの構成例を説明するブロック図。 記憶回路の構成例を示す回路図。 設定レジスタ制御システムの構成例を説明するブロック図。 表示装置の動作方法の一例を示す状態遷移図。 表示装置の動作方法の一例を示すタイミングチャート。 設定レジスタの状態を示すブロック図。 表示装置の動作方法の一例を示すタイミングチャート。 記憶回路の構成例を示すブロック図及び回路図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 演算回路の構成例を示すブロック図。 タッチセンサの構成例を示す図。 表示装置の構成例を示すブロック図。 画素の構成例を示す回路図。 表示装置および画素の構成例を示す上面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 反射膜の形状を説明する模式図。 表示装置の画素の一部を説明する下面図。 表示装置の構成例を示すブロック図。 表示装置を説明する上面図、および表示装置の入力部の一部を説明する模式図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 液晶層を有する表示装置の白黒表示後の階調変化を説明する図。 液晶層の比抵抗と液晶層の分子の双極子モーメントとの関係を示すグラフ。 表示モジュールの構成例を示す斜視図。 電子機器の例を示す斜視図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値等に限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」等の配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第１」、「第２」、「第３」等の序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ等のスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子等が含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流をいう場合がある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物をＯＳと表記する場合がある。そのため、チャネル形成領域に金属酸化物を有するトランジスタを、金属酸化物トランジスタ、ＯＳトランジスタ、またはＯＳＦＥＴという場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳということができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の一例として、表示装置およびその動作方法、ならびに表示システムについて、図１乃至図１４を用いて説明する。
本発明の一態様は、レジスタチェーンおよび設定レジスタを有する表示装置および当該表示装置の動作方法に関する。レジスタチェーンは、複数のレジスタを有する。設定レジスタは、スイッチおよび記憶回路を有する。一のレジスタの出力端子は、二以上のスイッチと電気的に接続される。一のスイッチは、例えば一の記憶回路と電気的に接続される。レジスタチェーンおよび設定レジスタを以上に示す構成とすることにより、レジスタチェーンが有するレジスタの数を、例えば表示装置の動作等に必要とされるパラメータに対応するデータの数より少なくすることができる。したがって、本発明の一態様の表示装置を小型化することができる。
設定レジスタが有する記憶回路は、例えば揮発性のラッチ回路と、不揮発性のバックアップ回路と、を有する構成とすることができる。バックアップ回路に保持されたパラメータに対応するデータは、設定レジスタへの電源供給が停止された状態でも消失しない。以上により、設定レジスタへの電源供給の停止後、設定レジスタへの電源供給が再開された場合においても、電源供給の停止前に設定されたパラメータに対応するデータをバックアップ回路から即時に読み出すことができる。したがって、電源供給再開後の復帰動作を高速に行うことができる。また、バックアップ回路と、ラッチ回路等と、を１つの記憶回路に設ける構成とすることで、設定レジスタへの電源供給の再開時におけるデータ復帰動作を簡易な手順で行うことができる。
なお、上述のバックアップ回路は、半導体層にシリコンを用いたトランジスタ（以下、Ｓｉトランジスタという）よりオフ電流が低いトランジスタ、例えばＯＳトランジスタを用いた構成とすることが好ましい。これにより、電源供給停止時においても、バックアップ回路に書き込まれたパラメータに対応するデータを長期間保持することができる。
図１は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。つまり、図１は、本発明の一態様の表示システムの一例を示すブロック図である。表示装置１０は、コントローラ１００、ディスプレイ１１０、演算回路１２０、記憶回路１３０、およびクロック信号生成回路１６０を有する。なお、クロック信号生成回路１６０は、コントローラ１００に設けてもよい。
コントローラ１００は、ディスプレイ１１０の動作を制御する機能を有する回路である。ディスプレイ１１０は、画像を表示する機能を有する。演算回路１２０は、コントローラ１００の動作を制御する機能を有する。また、演算回路１２０は、ディスプレイ１１０に表示される画像に対応する画像データを生成する機能を有する。
また、演算回路１２０は、例えばコントローラ１００が有する回路の状態を規定するために用いられるパラメータ等に対応するデータ信号ＳＤＡ、およびデータ信号ＳＤＡの出力に同期するクロック信号ＳＣＬを生成する機能を有する。なお、データ信号ＳＤＡは、例えばＩ２Ｃを用いて、後述するレジスタチェーン１０７に伝送することができる。
また、演算回路１２０は、ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎを生成する機能を有する。詳細は後述するが、ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎをアクティブとすることにより、表示装置１０についてノーマリーオフ動作を行うことができる。ここで、ノーマリーオフ動作とは、例えば表示装置１０が有する回路等への電源供給を停止することを示す。なお、ノーマリーオフ動作中であっても、例えば表示装置１０が有する回路等への電源供給を制御する回路、例えば後述するマスタコントローラ１０２の一部には電源を供給することができる。
本明細書等において、例えば信号を高電位とすることにより当該信号をアクティブとすることができ、信号を低電位とすることにより当該信号を非アクティブとすることができるものとする。また、本明細書等において、例えば反転信号を低電位とすることにより当該信号をアクティブとすることができ、反転信号を高電位とすることにより当該信号を非アクティブとすることができるものとする。なお、本明細書等において、低電位とは例えば接地電位とすることができる。また、信号および反転信号の論理は、適宜逆にすることができる。
ノーマリーオフ動作は、例えばディスプレイ１１０に画像を表示しない場合に行うことが好ましい。例えばスリープモードとした場合に行うことが好ましい。これにより、表示装置１０の消費電力を低減することができる。
また、演算回路１２０は、リセット反転信号ｒｅｓｅｔｂを生成する機能を有する。リセット反転信号ｒｅｓｅｔｂがアクティブである場合は、表示装置１０が有する回路をリセットすることができる。ここで、回路をリセットするとは、例えば表示装置１０の電源投入後の、表示装置１０が有する回路の回路内電位が不定であるときに、当該回路のフリップフロップ等が保持する電位をリセット電位とすることを示す。
演算回路１２０として、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等を用いることができる。またこれらをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
記憶回路１３０は、演算回路１２０により生成された画像データを保持し、フレーム周期等をもとにした所定のタイミングで当該画像データを画像データｄａｔａとしてコントローラ１００に出力する機能を有する。また、記憶回路１３０は、フレーム開始信号ｓｙｎｃを生成する機能を有する。ここで、フレーム開始信号ｓｙｎｃは、フレームの開始時に立ち上がる。つまり、フレーム開始信号ｓｙｎｃは、フレームの開始時に例えば高電位となる。なお、記憶回路１３０は、２フレーム分以上の画像データを保持することにより、フレーム間で画像データを比較する機能を有してもよい。また、図示しないが、記憶回路１３０はコントローラを有することができ、例えばフレーム開始信号ｓｙｎｃは当該コントローラにより生成することができる。
クロック信号生成回路１６０は、クロック信号ｃｌｋを生成する機能を有する。例えばクロック信号ｃｌｋに基づいて記憶回路１３０が画像データｄａｔａを読み出すことで、記憶回路１３０からの出力信号である画像データｄａｔａはクロック信号ｃｌｋに同期した信号となる。コントローラ１００は、クロック信号ｃｌｋに基づいて動作することができる。
コントローラ１００は、マスタコントローラ１０２、データ処理回路１０３、レジスタチェーン１０７および設定レジスタ１０８を有する。
マスタコントローラ１０２は、演算回路１２０からノーマリーオフ制御信号ｎｏｆｆ＿ｏｎを、記憶回路１３０からフレーム開始信号ｓｙｎｃを、クロック信号生成回路１６０からクロック信号ｃｌｋをそれぞれ受信し、また後述する出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄを受信することにより、コントローラ１００が有する各回路の動作を制御する機能を有する回路である。また、マスタコントローラ１０２は、後述するゲートドライバ１１２の動作を制御する信号ＧＳを生成する機能を有する回路である。
また、マスタコントローラ１０２は、詳細は後述するが、レジスタチェーン１０７から設定完了信号ｓｅｔ＿ｅｎｄを受信することによりレジスタチェーン１０７へのデータ設定が完了したか否かを判別する機能を有する回路である。また、マスタコントローラ１０２は、詳細は後述するが、レジスタチェーン１０７へのデータ設定の完了後、信号ｓｒ＿ｌｏａｄをアクティブとして信号ｓｒ＿ｌｏａｄを設定レジスタ１０８に出力することで、設定レジスタ１０８がレジスタチェーン１０７に設定されたデータを読み出すことができるようにする機能を有する回路である。
また、マスタコントローラ１０２は、表示装置１０が有する回路等への電源供給を停止するか否かを制御する電源停止信号ｐｏｗｅｒ＿ｏｆｆを生成する機能を有する回路である。電源停止信号ｐｏｗｅｒ＿ｏｆｆがアクティブである場合は、表示装置１０が有する回路等への電源の供給を停止することができる。なお、電源停止信号ｐｏｗｅｒ＿ｏｆｆがアクティブであっても、マスタコントローラ１０２のうち、電源停止信号ｐｏｗｅｒ＿ｏｆｆを生成するために必要な部分には電源を供給し続けることができる。
データ処理回路１０３は、記憶回路１３０から画像データｄａｔａを受信し、画像データｄａｔａに対して画像処理および補正処理等を行う機能を有する。また、例えば画像データｄａｔａが圧縮された画像データである場合、画像データｄａｔａをデコードすることにより伸張する機能を有する。なお、データ処理回路１０３から出力された画像データを、画像データｓｄａｔａとする。
レジスタチェーン１０７は、演算回路１２０から伝送されたデータ信号ＳＤＡに対応するパラメータを、演算回路１２０により生成されたクロック信号ＳＣＬに同期して設定レジスタ１０８に伝送する機能を有する回路である。また、レジスタチェーン１０７は、設定完了信号ｓｅｔ＿ｅｎｄを生成する機能を有する。パラメータの設定レジスタ１０８への伝送が完了した際に、例えば設定完了信号ｓｅｔ＿ｅｎｄとしてパルス信号、例えば高電位のパルス信号を出力することにより、パラメータの設定レジスタ１０８への伝送が完了したことをマスタコントローラ１０２が認識することができる。なお、レジスタチェーン１０７は、パラメータを例えばシリアルに設定レジスタ１０８に伝送することができる。
設定レジスタ１０８は、レジスタチェーン１０７から伝送されたパラメータに対応するデータを保持し、当該データを例えばコントローラ１００が有する各回路に出力する機能を有する回路である。また、設定レジスタ１０８は、例えばマスタコントローラ１０２から信号ｓｒ＿ｌｏａｄを受信する機能を有する回路である。前述のように、信号ｓｒ＿ｌｏａｄがアクティブとなった場合、設定レジスタ１０８はレジスタチェーン１０７からパラメータを読み出し、設定レジスタ１０８は当該パラメータに対応するデータを保持した後例えばコントローラ１００が有する回路に出力することができる。
設定レジスタ１０８には、詳細は後述するが、設定レジスタ１０８への電源供給が停止された場合でもパラメータに対応するデータを保持する機能を有するバックアップ回路が設けられる。これにより、例えばノーマリーオフ動作により設定レジスタ１０８への電源供給が停止された後、ノーマリーオフ動作の終了により設定レジスタ１０８への電源供給が再開された場合においても、コントローラ１００が有する回路等を即時に電源供給停止前の状態に復元することができる。なお、バックアップ回路として、オフ電流がＳｉトランジスタより低いトランジスタ、例えばＯＳトランジスタを用いた構成とすることができる。
金属酸化物のバンドギャップは２．５ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。チャネル形成領域に適用される金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む金属酸化物であることが好ましい。このような金属酸化物としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えばガリウム、アルミニウム、シリコン、チタン、ゲルマニウム、ホウ素、イットリウム、銅、バナジウム、ベリリウム、鉄、ニッケル、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等の金属）が代表的である。電子供与体（ドナー）となる水分または水素等の不純物を低減し、かつ酸素欠損も低減することで、金属酸化物をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることができる。ここでは、このような金属酸化物は高純度化された金属酸化物と呼ぶことができる。高純度化された金属酸化物を適用することで、チャネル幅で規格化されたＯＳトランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができる。
なお、バックアップ回路に用いられるトランジスタとして、オフ電流が低ければ金属酸化物を適用しないトランジスタとしてもよい。例えば、バンドギャップが大きい半導体を適用したトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンド等が挙げられる。
ディスプレイ１１０は、ソースドライバ１１１およびゲートドライバ１１２を有する。また、ディスプレイ１１０には、画素２０がマトリクス状に配列されて画素アレイ１１３を形成している。画素２０はトランジスタを用いて駆動されるアクティブマトリクス型の素子であり、反射素子２１ａおよび発光素子２１ｂを有する。なお、画素２０は、反射素子２１ａを有しない構成としてもよい。また、画素２０は、発光素子２１ｂを有しない構成としてもよい。画素２０のより具体的な構成例については、実施の形態２にて説明する。
反射素子２１ａは、例えば外光を反射して画像を表示する機能を有する。発光素子２１ｂは、例えば自発光することにより画像を表示する機能を有する。
ソースドライバ１１１は、データ処理回路１０３から画像データｓｄａｔａを受信し、受信した画像データｓｄａｔａに対して例えばＤ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換処理を行い、画素２０に画像データを書き込む機能を有する回路である。ゲートドライバ１１２は、信号ＧＳをもとに、画素２０を選択する機能を有する回路である。
なお、画像データｄａｔａは、ｎビット（ｎは１以上の整数）のデータ信号とすることができる。この場合、画素２０に書き込む画像データは、２ｎ通りとすることができる。したがって、画素２０は、それぞれ２ｎ通りの階調を表現することができる。例えば、ｎ＝８である場合、画素２０は、それぞれ２５６通りの階調を表現することができる。つまり、反射素子２１ａにより反射される光の輝度および発光素子２１ｂが射出する光の輝度を、それぞれ２５６段階とすることができる。
なお、詳細は後述するが、画素２０は、オフ電流がＳｉトランジスタより低いトランジスタ、例えばＯＳトランジスタを用いた構成とすることが好ましい。これにより、画素２０に画像データを長期間保持することができる。したがって、一定期間内における画素２０への画像データの書き込み回数を少なくしても、画素２０に保持された画像データに基づいてディスプレイ１１０に画像を表示し続けることができる。例えば、１フレームごとに画素２０に画像データを書き込まなくても、つまり１フレームごとにリフレッシュ動作を行わなくても、画素２０に保持された画像データに基づいてディスプレイ１１０に画像を表示し続けることができる。これにより、表示装置１０の消費電力を低減することができる。
図１に示した表示装置１０の構成はあくまで一例であり、必要に応じて、または適宜回路を追加または省略することができる。例えば、データ処理回路１０３等は省略することができる。データ処理回路１０３を省略した場合、ソースドライバ１１１は例えば記憶回路１３０から出力された画像データｄａｔａを受信することができる。
図２は、レジスタチェーン１０７および設定レジスタ１０８の具体的な回路構成例を示した図である。また、図２にはレジスタチェーン１０７および設定レジスタ１０８の他、レジスタチェーン１０７および設定レジスタ１０８の動作を制御する機能を有するマスタコントローラ１０２、および出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄを出力する機能を有するＡＮＤ回路２０５を示している。本明細書等において、図２に示すレジスタチェーン１０７、設定レジスタ１０８、マスタコントローラ１０２、およびＡＮＤ回路２０５を有するシステムを設定レジスタ制御システムという場合がある。
レジスタチェーン１０７は、コントローラ２０１およびレジスタ部２０２を有する。レジスタ部２０２は、複数のレジスタ２０４を有する。レジスタ２０４として、例えばフリップフロップ回路とすることができる。レジスタ２０４は、直列に接続されている。
コントローラ２０１は、クロック信号ＳＣＬを受信し、これを基にクロック信号ｓｒ＿ｃｌｋを生成してレジスタ２０４に出力することにより、レジスタ２０４の動作を制御する機能を有する。また、コントローラ２０１は、データ信号ＳＤＡを受信し、これを基にデータ信号ｓｒ＿ｄａｔａを生成してレジスタ２０４に出力する機能を有する。データ信号ｓｒ＿ｄａｔａには、例えば後述するｍビット（ｍは１以上の整数）の選択信号Ｌｓｅｌに対応するデータ、およびｎビット（ｎは１以上の整数）のパラメータ信号ｓｒ＿ｆｆに対応するデータが含まれる。なお、パラメータ信号ｓｒ＿ｆｆは、コントローラ１００等が有する回路等の状態を規定するために用いられるパラメータに対応する信号である。
本明細書等において、例えばｍビットの選択信号Ｌｓｅｌにおける各ビットを、選択信号Ｌｓｅｌ（０）乃至選択信号Ｌｓｅｌ（ｍ－１）と表記して表現する。また、本明細書等において、例えばｎビットのパラメータ信号ｓｒ＿ｆｆにおける各ビットを、パラメータ信号ｓｒ＿ｆｆ［０］乃至パラメータ信号ｓｒ＿ｆｆ［ｎ－１］と表記して表現する。
また、コントローラ２０１は、設定完了信号ｓｅｔ＿ｅｎｄを生成し、マスタコントローラ１０２に出力することにより、パラメータの設定レジスタ１０８への伝送が完了したことをマスタコントローラ１０２に伝える機能を有する。
レジスタ部２０２は、選択信号Ｌｓｅｌに対応するデータおよびパラメータ信号ｓｒ＿ｆｆに対応するデータを保持する機能を有する。例えば、１個のレジスタ２０４により、１ビットのデータを保持することができる。つまり、レジスタ部２０２はｍ＋ｎ個またはそれ以上のレジスタ２０４を有する。
設定レジスタ１０８は、選択回路２０３、複数のスイッチ群２１１および複数の記憶回路群２２１を有する。１個のスイッチ群２１１は、ｎ個のスイッチ２１０を有する。１個の記憶回路群２２１は、ｎ個の記憶回路２２０を有する。なお、スイッチ２１０として、例えばＣＭＯＳトランジスタとすることができる。
選択回路２０３は、レジスタ２０４から出力された選択信号Ｌｓｅｌ（０）乃至選択信号Ｌｓｅｌ（ｍ－１）の論理に基づいて、例えば１個のスイッチ群２１１を選択する機能を有する。スイッチ群２１１を選択すると、例えば当該スイッチ群２１１が有するスイッチ２１０がオン状態となる。選択信号Ｌｓｅｌ（０）乃至選択信号Ｌｓｅｌ（ｍ－１）により、合計２ｍ通りの数字を表現することができるので、設定レジスタ１０８は２ｍ個のスイッチ群２１１を有する構成とすることができる。これにより、設定レジスタ１０８は２ｍ個の記憶回路群２２１を有する構成とすることができる。
本明細書等において、例えば２ｍ個のスイッチ群２１１を、スイッチ群２１１（０）乃至スイッチ群２１１（２ｍ－１）と表記して区別する場合がある。また、本明細書等において、例えば２ｍ個の記憶回路群２２１を、記憶回路群２２１（０）乃至記憶回路群２２１（２ｍ－１）と表記して区別する場合がある。
なお、選択回路２０３は、スイッチ選択信号ｓｒ＿ｓｗ（０）乃至スイッチ選択信号ｓｒ＿ｓｗ（２ｍ－１）およびスイッチ選択反転信号ｓｒ＿ｓｗｂ（０）乃至スイッチ選択反転信号ｓｒ＿ｓｗｂ（２ｍ－１）を生成し、スイッチ群２１１に出力する機能を有する。例えば、スイッチ選択信号ｓｒ＿ｓｗ（ａ）（ａは０以上２ｍ－１以下の整数）およびスイッチ選択反転信号ｓｒ＿ｓｗｂ（ａ）は、スイッチ群２１１（ａ）に出力することができる。ここで、スイッチ選択信号ｓｒ＿ｓｗ（ａ）を高電位としてアクティブとし、スイッチ選択反転信号ｓｒ＿ｓｗｂ（ａ）を低電位としてアクティブとすることにより、スイッチ群２１１（ａ）を選択することができる。つまり、例えば選択信号Ｌｓｅｌ（０）をＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）、選択信号Ｌｓｅｌ（ｍ－１）をＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）として、選択信号Ｌｓｅｌ（０）乃至選択信号Ｌｓｅｌ（ｍ－１）により表現される値が、１０進数表記でａとなる場合、スイッチ選択信号ｓｒ＿ｓｗ（ａ）およびスイッチ選択反転信号ｓｒ＿ｓｗｂ（ａ）をアクティブとすることができる。これにより、スイッチ群２１１（ａ）を選択することができる。
なお、選択しないスイッチ群２１１に対しては、対応するスイッチ選択信号ｓｒ＿ｓｗを低電位として非アクティブとし、対応するスイッチ選択反転信号ｓｒ＿ｓｗｂを高電位として非アクティブとすることができる。
選択回路２０３の動作は、信号ｓｒ＿ｌｏａｄに応じて制御することができる。例えば、信号ｓｒ＿ｌｏａｄをアクティブとすることにより、選択回路２０３はスイッチ群２１１を選択することができる。
パラメータ信号ｓｒ＿ｆｆを保持する機能を有するレジスタ２０４について、１個のレジスタ２０４の出力端子には、各スイッチ群が有するスイッチ２１０が１個ずつ電気的に接続されている。つまり、１個のレジスタ２０４の出力端子には、２ｍ個のスイッチ２１０と電気的に接続されている。また、１個のスイッチ２１０は、１個の記憶回路２２０と電気的に接続されている。例えば、スイッチ群２１１（ａ）が有するスイッチ２１０は、記憶回路群２２１（ａ）が有する記憶回路２２０と電気的に接続されている。
スイッチ２１０は、パラメータ信号ｓｒ＿ｆｆが出力される記憶回路２２０を選択する機能を有する。スイッチ２１０がオン状態となると、当該スイッチ２１０と電気的に接続されている記憶回路２２０に、パラメータ信号ｓｒ＿ｆｆに対応するデータが保持される。
記憶回路２２０は、レジスタ部２０２から出力されたパラメータ信号ｓｒ＿ｆｆ［０］乃至パラメータ信号ｓｒ＿ｆｆ［ｎ－１］に対応するデータを保持し、当該データをコントローラ１００が有する各回路等、設定レジスタ１０８の外部へ出力する機能を有する。１個の記憶回路２２０は例えば１ビットのデータを保持することができる。１個の記憶回路群２２１はｎ個の記憶回路２２０を有するため、１個の記憶回路群２２１はパラメータ信号ｓｒ＿ｆｆ［０］乃至パラメータ信号ｓｒ＿ｆｆ［ｎ－１］に対応するデータをすべて保持することができる。
本明細書等において、記憶回路群２２１（ａ）が有する記憶回路２２０に保持された、パラメータ信号ｓｒ＿ｆｆ［ｂ］（ｂは０以上２ｍ－１以下の整数）に対応するデータをデータＱ（ａ）［ｂ］と表記する場合がある。
詳細は後述するが、記憶回路２２０は例えばラッチ回路を有する。また、記憶回路２２０はバックアップ回路を有する。バックアップ回路は、ノーマリーオフ状態となった場合等、設定レジスタ１０８への電源供給が停止された場合でもデータを保持することができる。記憶回路２２０がバックアップ回路を有する構成とすることにより、設定レジスタ１０８への電源供給が停止された後、設定レジスタ１０８への電源供給が再開された場合において、記憶回路２２０が有するラッチ回路がバックアップ回路に保持されたデータを読み出すことができる。これにより、電源供給再開後の復帰動作を高速に行うことができる。また、バックアップ回路を記憶回路２２０に設ける構成とすることにより、設定レジスタ１０８への電源供給の再開時におけるデータ復帰動作を簡易な手順で行うことができる。
ＡＮＤ回路２０５の入力端子には、フラグ信号ｓｒ＿ｆｌａｇ（０）乃至フラグ信号ｓｒ＿ｆｌａｇ（２ｍ－１）が入力される。ＡＮＤ回路２０５の出力端子からは、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄが出力される。
記憶回路群２２１（ａ）にデータが保持されると、フラグ信号ｓｒ＿ｆｌａｇ（ａ）がアクティブとなる。すべての記憶回路群２２１にデータが保持される、つまりフラグ信号ｓｒ＿ｆｌａｇ（０）乃至ｓｒ＿ｆｌａｇ（２ｍ－１）がアクティブとなると、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄがアクティブとなる。
図２に示すように、１個のレジスタ２０４の出力端子を複数のスイッチ２１０と電気的に接続する構成とすることにより、１個のレジスタ２０４の出力端子を１個のスイッチ２１０と電気的に接続する構成とする場合よりレジスタ２０４の数を減少させることができる。例えば、設定レジスタ１０８から出力されるパラメータを２ｍ×ｎビットで表現する場合、１個のレジスタ２０４の出力端子を１個のスイッチ２１０と電気的に接続する構成とするとレジスタ２０４は２ｍ×ｎ個必要となる。一方、１個のレジスタ２０４の出力端子を例えば２ｍ個のスイッチ２１０と電気的に接続する構成とするとレジスタ２０４をｍ＋ｎ個設ければよい。以上により、本発明の一態様の表示装置を小型化することができる。
図２では、スイッチ２１０としてＣＭＯＳトランジスタを用いたが、例えば図３に示すように、スイッチ２１０としてｎチャネル型トランジスタを用いてもよい。この場合、選択回路２０３はスイッチ選択反転信号ｓｒ＿ｓｗｂ（０）乃至スイッチ選択反転信号ｓｒ＿ｓｗｂ（２ｍ－１）を生成しなくてもよい。また、スイッチ２１０としてｐチャネル型トランジスタを用いてもよい。この場合、選択回路２０３はスイッチ選択信号ｓｒ＿ｓｗ（０）乃至スイッチ選択信号ｓｒ＿ｓｗ（２ｍ－１）を生成しなくてもよい。
図４は、記憶回路２２０の具体的な回路構成例を示した図である。記憶回路２２０は、ラッチ回路４００、インバータ４０１およびバックアップ回路４０２を有する。
ラッチ回路４００は、インバータ４０３およびインバータ４０４を有する。バックアップ回路４０２は、トランジスタ４１０、トランジスタ４１１、トランジスタ４１２、トランジスタ４１３、トランジスタ４２０、トランジスタ４２１、容量素子４３０および容量素子４３１を有する。なお、トランジスタ４２０のソースまたはドレインの一方、トランジスタ４２１のソースまたはドレインの一方、容量素子４３０の一方の端子および容量素子４３１の一方の端子には配線４４０が電気的に接続されている。
また、スイッチ２１０、インバータ４０３の入力端子およびインバータ４０４の出力端子が電気的に接続されているノードをノードＤとする。また、インバータ４０１の入力端子、インバータ４０３の出力端子およびインバータ４０４の入力端子が電気的に接続されているノードをノードＤＢとする。
ラッチ回路４００は、レジスタチェーン１０７から記憶回路２２０へ出力されたパラメータ信号ｓｒ＿ｆｆに対応するデータを保持する機能を有する。インバータ４０１は、レジスタチェーン１０７から記憶回路２２０へ出力されたパラメータ信号ｓｒ＿ｆｆに対応するデータの論理と、記憶回路２２０から出力されるデータＱの論理と、を同一にする機能を有する。
なお、ラッチ回路４００は、データを保持する機能を有していれば、ラッチ回路以外の回路としてもよい。例えば、ラッチ回路４００は、フリップフロップ回路としてもよい。また、インバータ４０１は、必要に応じて、または適宜省略してもよい。
バックアップ回路４０２は、ノーマリーオフ状態となった場合等、設定レジスタ１０８への電源供給が停止された場合でも記憶回路２２０に供給されたデータを保持し続ける機能を有する。設定レジスタ１０８への電源供給が停止された場合、ラッチ回路４００に保持されたデータは消失する。一方、バックアップ回路４０２にはデータが保持され続けるので、設定レジスタ１０８への電源供給が再開された場合において、ラッチ回路４００はバックアップ回路４０２に保持されたデータを読み出すことができる。これにより、記憶回路２２０がバックアップ回路４０２を有さない場合より、電源供給再開後の復帰動作を高速に行うことができる。また、記憶回路２２０にバックアップ回路４０２を設けることにより、設定レジスタ１０８への電源供給の再開時におけるデータ復帰動作を簡易な手順で行うことができる。
なお、バックアップ回路４０２において、配線４４０は例えば低電位を供給することができる。
トランジスタ４１０は、容量素子４３０への電荷の供給を制御する機能を有する。トランジスタ４１１は、容量素子４３０が保持する電荷に応じて読み出し信号Ｌｏａｄをトランジスタ４２０のゲートに供給する機能を有する。トランジスタ４１２は、容量素子４３１に保持する電荷の供給を制御する機能を有する。トランジスタ４１３は、容量素子４３１が保持する電荷に応じて読み出し信号Ｌｏａｄをトランジスタ４２１のゲートに供給する機能を有する。
トランジスタ４２０は、ゲート電位に応じてノードＤに配線４４０の電位を供給する機能を有する。トランジスタ４２１は、ゲート電位に応じてノードＤＢに配線４４０の電位を供給する機能を有する。
容量素子４３０は、書き込み信号Ｓａｖｅがアクティブである場合においてノードＤＢの電位が供給され、書き込み信号Ｓａｖｅが非アクティブである場合に供給された電位に対応する電荷を保持する機能を有する。容量素子４３１は、書き込み信号Ｓａｖｅがアクティブである場合においてノードＤの電位が供給され、書き込み信号Ｓａｖｅが非アクティブである場合に供給された電位に対応する電荷を保持する機能を有する。つまり、バックアップ回路４０２は、容量素子４３０および容量素子４３１により、記憶回路２２０に供給されたデータを保持することができる。
トランジスタ４１０およびトランジスタ４１２は、ＯＳトランジスタとすることが好ましい。前述のように、ＯＳトランジスタはオフ電流が極めて小さいため、トランジスタ４１０およびトランジスタ４１２をＯＳトランジスタとすることにより、容量素子４３０および容量素子４３１に保持された電荷がリークすることを抑制することができる。これにより、バックアップ回路４０２は、長期間データを保持することができる。
なお、トランジスタ４１１およびトランジスタ４１３をＯＳトランジスタとしてもよい。これにより、トランジスタ４１１のゲート絶縁膜およびトランジスタ４１３のゲート絶縁膜を厚くしても短チャネル効果の発生を抑制することができる。したがって、トランジスタ４１１のゲートからの電荷のリークおよびトランジスタ４１３のゲートからの電荷のリークを抑制することができる。
また、トランジスタ４２０およびトランジスタ４２１をＯＳトランジスタとしてもよい。トランジスタ４１０乃至トランジスタ４１３、トランジスタ４２０、およびトランジスタ４２１をすべてＯＳトランジスタとすることにより、バックアップ回路４０２を簡易な工程で作製することができる。
トランジスタ４１０およびトランジスタ４１２は、バックゲートを有する構成とすることが好ましい。トランジスタ４１０が有するバックゲートおよびトランジスタ４１２が有するバックゲートは、電位ＶＢＧを供給することができる。電位ＶＢＧを制御することにより、トランジスタ４１０およびトランジスタ４１２の、しきい値電圧等の電気特性を制御することができる。これにより、例えばトランジスタ４１０およびトランジスタ４１２のオン電流を増加させることができる。なお、トランジスタ４１１、トランジスタ４１３、トランジスタ４２０およびトランジスタ４２１も、バックゲートを有する構成としてもよい。特に、これらのトランジスタがＯＳトランジスタである場合は、バックゲートを有する構成とすることが好ましい。
図５は、ｍ＝１、ｎ＝２とした場合の、図２に示す設定レジスタ制御システムを示した図である。レジスタ部２０２はレジスタ２０４を３個有し、それぞれ選択信号Ｌｓｅｌ（０）に対応するデータ、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータまたはパラメータ信号ｓｒ＿ｆｆ［１］に対応するデータを保持することができる。選択信号Ｌｓｅｌ（０）がレジスタチェーン１０７から選択回路２０３に出力されるため、選択回路２０３はスイッチ選択信号ｓｒ＿ｓｗ（０）、スイッチ選択反転信号ｓｒ＿ｓｗｂ（０）、スイッチ選択信号ｓｒ＿ｓｗ（１）およびスイッチ選択反転信号ｓｒ＿ｓｗｂ（１）を生成することができる。
以上により、図５に示す構成の設定レジスタ制御システムにおいて、設定レジスタ１０８は、スイッチ２１０を２個有するスイッチ群２１１（０）、およびスイッチ２１０を２個有するスイッチ群２１１（１）を有する。また、設定レジスタ１０８は、記憶回路２２０を２個有する記憶回路群２２１（０）、および記憶回路２２０を２個有する記憶回路群２２１（１）を有する。設定レジスタ１０８を以上に示す構成とすることにより、設定レジスタ１０８はデータＱ（０）［０］、データＱ（１）［０］、データＱ（０）［１］およびデータＱ（１）［１］を出力することができる。
図５に示す構成の設定レジスタ制御システムを有する表示装置１０の動作方法の一例を、図６乃至図９を用いて説明する。なお、データＱ（０）［０］として低電位のデータを、データＱ（１）［０］として高電位のデータを、データＱ（０）［１］として高電位のデータを、データＱ（１）［１］として低電位のデータを出力するものとする。
図６は、表示装置１０の状態遷移図である。表示装置１０は、状態ＲＳＴ、状態ＩＮＩＴ、状態ＳＬＯＡＤ、状態ＷＡＩＴ、状態ＰＲＯＣ、状態ＮＯＦＦ、または状態ＯＬＯＡＤで動作することができる。図６において、Ｈは高電位を示し、Ｌは低電位を示す。
状態ＲＳＴは、表示装置１０が有する回路をリセットする状態である。状態ＩＮＩＴは、レジスタチェーン１０７にパラメータを設定する状態である。状態ＳＬＯＡＤは、レジスタチェーン１０７から設定レジスタ１０８にパラメータを読み込ませた後保持し、当該パラメータを例えばコントローラ１００が有する回路に出力する状態である。状態ＷＡＩＴは、後述する状態ＰＲＯＣへの状態遷移をフレーム開始時まで待機する状態である。状態ＰＲＯＣは、画像データｄａｔａに対応する画像データを画素２０に書き込み、当該画像データに対応した画像をディスプレイ１１０に表示する状態である。状態ＮＯＦＦは、表示装置１０がノーマリーオフ動作を行う状態である。状態ＯＬＯＡＤは、設定レジスタ１０８に設けられた記憶回路２２０が有するバックアップ回路に保持されたパラメータに対応するデータを読み出し、当該データを設定レジスタ１０８の外部に出力する状態である。
図７および図９は、表示装置１０の状態（ｓｔａｔｅ）、および図１、図５に示した信号およびデータの電位を示すタイミングチャートである。図７は、表示装置１０の電源投入時から状態ＰＲＯＣまでの遷移に対応する。図９は、状態ＰＲＯＣから状態ＮＯＦＦへの遷移および状態ＮＯＦＦから状態ＰＲＯＣへの遷移に対応する。なお、画像データｄａｔａはｎビットのデータ信号とする。
なお、図７および図９では、表示装置１０の状態および各信号の電位は、クロック信号ｃｌｋの立ち上がりに伴い変化しているが、表示装置１０の状態および各信号の電位をクロック信号ｃｌｋの立ち下がりに伴い変化させてもよい。
また、各動作間におけるクロック信号ｃｌｋの立上がりおよび立下りの回数は、任意の数とすることができる。例えば、フレーム開始信号ｓｙｎｃが立ち上がってから次にフレーム開始信号ｓｙｎｃが立ち上がるまでの期間に、ディスプレイ１１０に設けられたすべての画素２０を駆動するために必要となる回数以上のクロック信号ｃｌｋの立上りおよび立下りを行うことができる。
また、フレーム開始信号ｓｙｎｃにおいて、高電位である期間の長さと、低電位である期間の長さとの比率は、任意とすることができる。
また、パラメータは、Ｉ２Ｃを用いてコントローラ１００が有するレジスタチェーン１０７に伝送するものとする。この場合、レジスタチェーン１０７にパラメータを設定する動作を行っていない場合は、クロック信号ＳＣＬおよびデータ信号ＳＤＡは高電位となる。
図８（Ａ）、（Ｂ）は、表示装置１０が状態ＳＬＯＡＤで動作している場合における、設定レジスタ１０８に入力される信号の電位、オン状態となっているスイッチ２１０、データの書き込み動作が行われている記憶回路２２０および当該データＱの電位を示す。図８（Ａ）、（Ｂ）において、スイッチ２１０がオン状態となっている場合、当該スイッチ２１０および当該スイッチ２１０に接続されている線を実線で示す。また、スイッチ２１０がオフ状態となっている場合、当該スイッチ２１０および当該スイッチ２１０に接続されている線を破線で示す。また、データの書き込み動作が行われている記憶回路２２０を実線で示し、データの書き込み動作が行われていない記憶回路２２０を破線で示す。また、記憶回路２２０に保持されたデータＱが設定レジスタ１０８の外部に出力されている場合は、当該データＱを表す矢印を実線で示し、記憶回路２２０に保持されたデータＱが設定レジスタ１０８の外部に出力されていない場合は、当該データＱを表す矢印を破線で示す。なお、図８（Ａ）は、後述する状態ＳＬＯＡＤ［０］の場合を示し、図８（Ｂ）は、後述する状態ＳＬＯＡＤ［１］の場合を示す。
表示装置１０の電源を投入すると、表示装置１０が有する回路の回路内電位が不定となる。したがって、図７に示すように、表示装置１０が有する回路から出力される信号の電位も不定となる。その後、リセット反転信号ｒｅｓｅｔｂを低電位としてアクティブとすることにより、図６および図７に示すように表示装置１０は状態ＲＳＴで動作する。
状態ＲＳＴでは、表示装置１０が有する回路をリセットする。これにより、図７に示すように、例えばクロック信号ｓｒ＿ｃｌｋ、データ信号ｓｒ＿ｄａｔａ、選択信号Ｌｓｅｌ（０）、パラメータ信号ｓｒ＿ｆｆ［０］、パラメータ信号ｓｒ＿ｆｆ［１］、設定完了信号ｓｅｔ＿ｅｎｄ、信号ｓｒ＿ｌｏａｄ、スイッチ選択信号ｓｒ＿ｓｗ（０）、スイッチ選択信号ｓｒ＿ｓｗ（１）、フラグ信号ｓｒ＿ｆｌａｇ（０）、フラグ信号ｓｒ＿ｆｌａｇ（１）、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄ、フレーム開始信号ｓｙｎｃおよび電源停止信号ｐｏｗｅｒ＿ｏｆｆが低電位、つまり非アクティブとなる。また、スイッチ選択反転信号ｓｒ＿ｓｗｂ（０）およびスイッチ選択反転信号ｓｒ＿ｓｗｂ（１）が高電位、つまり非アクティブとなる。また、クロック信号ＳＣＬおよびデータ信号ＳＤＡの電位は高電位となる。さらに、データＱ（０）［０］、データＱ（１）［０］、データＱ（０）［１］、データＱ（１）［１］、および画像データｄａｔａが低電位となる。なお、ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎは、低電位、つまり非アクティブとすることができる。
なお、フレーム開始信号ｓｙｎｃは、状態ＲＳＴの場合において低電位としているが、必要に応じて高電位としてもよい。また、状態ＲＳＴ以外の場合においても、図７および図９でフレーム開始信号ｓｙｎｃを低電位としている期間に、フレーム開始信号ｓｙｎｃを必要に応じて高電位としてもよい。
表示装置１０が状態ＲＳＴで動作している場合において、リセット反転信号ｒｅｓｅｔｂを高電位として非アクティブとすることにより、図６および図７に示すように表示装置１０は状態ＩＮＩＴで動作する。なお、図７に示すように、状態ＲＳＴから状態ＩＮＩＴに遷移した場合における遷移後の状態を状態ＩＮＩＴ［０］と表記する。
状態ＩＮＩＴは、レジスタチェーン１０７にパラメータを設定する状態である。図７に示すように、データ信号ＳＤＡの電位が、選択回路２０３により選択されるスイッチ群２１１に対応する電位、または設定レジスタ１０８から外部に出力されるデータＱに対応する電位となる。データ信号ＳＤＡは、クロック信号ＳＣＬに同期して図１に示す演算回路１２０からコントローラ２０１に出力される。
コントローラ２０１は、受信したクロック信号ＳＣＬの電位に対応する電位のクロック信号ｓｒ＿ｃｌｋ、および受信したデータ信号ＳＤＡの電位に対応する電位のデータ信号ｓｒ＿ｄａｔａを生成し、レジスタ２０４に出力する。データ信号ｓｒ＿ｄａｔａに対応するデータは、クロック信号ｓｒ＿ｃｌｋに同期してレジスタ２０４によりシフトされ、選択信号Ｌｓｅｌ（０）に対応するデータ、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータおよびパラメータ信号ｓｒ＿ｆｆ［１］に対応するデータがレジスタ部２０２にセットされ、当該データが保持される。なお、状態ＩＮＩＴ［０］において、選択信号Ｌｓｅｌ（０）に対応するデータとして低電位のデータが、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータとして低電位のデータが、パラメータ信号ｓｒ＿ｆｆ［１］に対応するデータとして高電位のデータがそれぞれセットされるものとする。
レジスタチェーン１０７へのパラメータの設定完了後、コントローラ２０１からマスタコントローラ１０２へ、設定完了信号ｓｅｔ＿ｅｎｄとして高電位のパルス信号が出力される。これにより、図６および図７に示すように、表示装置１０は状態ＩＮＩＴから状態ＳＬＯＡＤに遷移する。なお、図７に示すように、状態ＩＮＩＴ［０］から状態ＳＬＯＡＤに遷移した場合における遷移後の状態を状態ＳＬＯＡＤ［０］と表記する。
状態ＳＬＯＡＤは、レジスタ部２０２に保持されたデータを設定レジスタ１０８が有する記憶回路２２０に出力し、当該データに対応するデータＱの記憶回路２２０への保持および記憶回路２２０からの出力を行う状態である。状態ＳＬＯＡＤの期間において信号ｓｒ＿ｌｏａｄが高電位、つまりアクティブとなると、選択回路２０３は選択信号Ｌｓｅｌ（０）の電位に応じてスイッチ群２１１を選択することができる。スイッチ群２１１が選択されると、当該スイッチ群２１１が有するスイッチ２１０と電気的に接続されている記憶回路２２０に、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータＱおよびパラメータ信号ｓｒ＿ｆｆ［１］に対応するデータＱが保持される。その後、記憶回路２２０に保持されたデータＱが設定レジスタ１０８の外部に出力される。
なお、記憶回路２２０に保持されたデータＱは、後述するノーマリーオフ動作を行うまでに、当該データＱが保持された記憶回路２２０に設けられたバックアップ回路に書き込むことが好ましい。つまり、記憶回路２２０がラッチ回路等の揮発性の記憶回路と、ＯＳトランジスタ等を有する不揮発性のバックアップ回路と、を有する場合、揮発性の記憶回路に保持されたデータＱを、ノーマリーオフ動作を行うまでに不揮発性のバックアップ回路に書き込むことが好ましい。
前述のように、状態ＳＬＯＡＤ［０］では、選択信号Ｌｓｅｌ（０）に対応するデータとして低電位のデータがレジスタチェーン１０７に保持されている。これにより、図７および図８（Ａ）に示すように、スイッチ選択信号ｓｒ＿ｓｗ（０）が高電位となりアクティブとなり、スイッチ選択反転信号ｓｒ＿ｓｗｂ（０）が低電位となりアクティブとなる。以上により、スイッチ群２１１（０）が選択され、スイッチ群２１１（０）が有するスイッチ２１０がオン状態となる。
スイッチ群２１１（０）が選択されることにより、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータＱおよびパラメータ信号ｓｒ＿ｆｆ［１］に対応するデータＱが、記憶回路群２２１（０）が有する記憶回路２２０に保持され、当該データＱが設定レジスタ１０８の外部に出力される。前述のように、状態ＳＬＯＡＤ［０］では、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータとして低電位のデータが、パラメータ信号ｓｒ＿ｆｆ［１］に対応するデータとして高電位のデータがそれぞれレジスタチェーン１０７に保持されている。したがって、データＱ（０）［０］は低電位のままであり、データＱ（０）［１］は高電位となる。
なお、状態ＳＬＯＡＤ［０］において、フラグ信号ｓｒ＿ｆｌａｇ（０）が高電位となりアクティブとなる。これにより、データＱ（０）［０］およびデータＱ（０）［１］の設定レジスタ１０８の外部への出力が行われたことを、設定レジスタ制御システムが認識することができる。
設定レジスタ１０８が、データＱ（０）［０］およびデータＱ（０）［１］を外部へ出力すると、スイッチ選択信号ｓｒ＿ｓｗ（０）が低電位となり非アクティブとなり、スイッチ選択反転信号ｓｒ＿ｓｗｂ（０）が高電位となり非アクティブとなる。これにより、選択回路２０３によるスイッチ群２１１（０）の選択が解除される。
また、設定レジスタ１０８が、データＱ（０）［０］およびデータＱ（０）［１］を外部へ出力すると、信号ｓｒ＿ｌｏａｄが低電位、つまり非アクティブとなる。一方、図７に示すように、フラグ信号ｓｒ＿ｆｌａｇ（０）は高電位であるが、フラグ信号ｓｒ＿ｆｌａｇ（１）は低電位であるので、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄは低電位、つまり非アクティブのままである。図６に示すように、信号ｓｒ＿ｌｏａｄが高電位から低電位となった際、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄが低電位である場合、表示装置１０は状態ＳＬＯＡＤから状態ＩＮＩＴへ遷移する。なお、図７に示すように、状態ＳＬＯＡＤ［０］から状態ＩＮＩＴに遷移した場合における遷移後の状態を状態ＩＮＩＴ［１］と表記する。
状態ＩＮＩＴ［１］において、選択信号Ｌｓｅｌ（０）に対応するデータとして高電位のデータが、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータとして高電位のデータが、パラメータ信号ｓｒ＿ｆｆ［１］に対応するデータとして低電位のデータがそれぞれセットされるものとする。
状態ＩＮＩＴ［０］の場合と同様に、レジスタチェーン１０７へのパラメータの設定完了後、コントローラ２０１からマスタコントローラ１０２へ、設定完了信号ｓｅｔ＿ｅｎｄとして高電位のパルス信号が出力される。これにより、図６および図７に示すように、表示装置１０は状態ＩＮＩＴから状態ＳＬＯＡＤに遷移する。なお、図７に示すように、状態ＩＮＩＴ［１］から状態ＳＬＯＡＤに遷移した場合における遷移後の状態を状態ＳＬＯＡＤ［１］と表記する。
前述のように、状態ＳＬＯＡＤ［１］では、選択信号Ｌｓｅｌ（０）に対応するデータとして高電位のデータがレジスタチェーン１０７に保持されている。これにより、図７および図８（Ｂ）に示すように、スイッチ選択信号ｓｒ＿ｓｗ（１）が高電位となりアクティブとなり、スイッチ選択反転信号ｓｒ＿ｓｗｂ（１）が低電位となりアクティブとなる。以上により、スイッチ群２１１（１）が選択され、スイッチ群２１１（１）が有するスイッチ２１０がオン状態となる。
スイッチ群２１１（１）が選択されることにより、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータＱおよびパラメータ信号ｓｒ＿ｆｆ［１］に対応するデータＱが、記憶回路群２２１（１）が有する記憶回路２２０に保持され、当該データＱが設定レジスタ１０８の外部に出力される。前述のように、状態ＳＬＯＡＤ［１］では、パラメータ信号ｓｒ＿ｆｆ［０］に対応するデータとして高電位のデータが、パラメータ信号ｓｒ＿ｆｆ［１］に対応するデータとして低電位のデータがそれぞれレジスタチェーン１０７に保持されている。したがって、データＱ（１）［０］は高電位となり、データＱ（１）［１］は低電位のままである。
なお、状態ＳＬＯＡＤ［１］において、フラグ信号ｓｒ＿ｆｌａｇ（１）が高電位となりアクティブとなる。これにより、データＱ（１）［０］およびデータＱ（１）［１］の設定レジスタ１０８の外部への出力が行われたことを、設定レジスタ制御システムが認識することができる。
設定レジスタ１０８が、データＱ（１）［０］およびデータＱ（１）［１］を外部へ出力すると、スイッチ選択信号ｓｒ＿ｓｗ（１）が低電位となり非アクティブとなり、スイッチ選択反転信号ｓｒ＿ｓｗｂ（１）が高電位となり非アクティブとなる。これにより、選択回路２０３によるスイッチ群２１１（１）の選択が解除される。
また、設定レジスタ１０８が、データＱ（１）［０］およびデータＱ（１）［１］を外部へ出力すると、信号ｓｒ＿ｌｏａｄが低電位、つまり非アクティブとなる。また、図７に示すように、状態ＳＬＯＡＤ［０］でフラグ信号ｓｒ＿ｆｌａｇ（０）が高電位となり、状態ＳＬＯＡＤ［１］でフラグ信号ｓｒ＿ｆｌａｇ（１）が高電位となることにより、フラグ信号ｓｒ＿ｆｌａｇ（０）およびフラグ信号ｓｒ＿ｆｌａｇ（１）の両方が高電位、つまりアクティブとなった。これにより、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄは高電位、つまりアクティブとなる。図６に示すように、信号ｓｒ＿ｌｏａｄが高電位から低電位となった際、出力完了信号ｉｎｉｔｉａｌ＿ｅｎｄが高電位である場合、表示装置１０は状態ＳＬＯＡＤから状態ＷＡＩＴへ遷移する。つまり、図７に示すように、表示装置１０は状態ＳＬＯＡＤ［１］から状態ＷＡＩＴへ遷移する。
状態ＷＡＩＴは、フレーム開始時まで待機する状態である。これにより、フレームの途中に表示装置１０が状態ＰＲＯＣに遷移して表示装置１０が異常動作することを抑制することができる。
フレームが開始されるタイミングでフレーム開始信号ｓｙｎｃが高電位となり、図６および図７に示すように状態ＷＡＩＴから状態ＰＲＯＣに遷移する。状態ＰＲＯＣでは、図７に示すように、画像データｄａｔａの電位が演算回路１２０により生成された画像データに対応する電位となる。
前述のように、画像データｄａｔａはデータ処理回路１０３に出力され、画像処理および補正処理等が行われる。その後、データ処理回路１０３から画像データｓｄａｔａがソースドライバ１１１に出力される。
以上により、状態ＰＲＯＣでは、画像データｄａｔａに対応する画像データを画素２０に書き込み、当該画像データに対応した画像をディスプレイ１１０に表示することができる。これにより、ディスプレイ１１０に動画を表示することができる。
表示装置１０が状態ＰＲＯＣで動作している場合において、ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎの電位が高電位、つまりアクティブとなると、図６および図９に示すようにフレーム開始信号ｓｙｎｃの電位が高電位となった後に状態ＮＯＦＦに遷移する。フレーム開始信号ｓｙｎｃの電位が高電位となった後に状態ＮＯＦＦに遷移することにより、フレームの途中に表示装置１０の状態が遷移して表示装置１０が異常動作することを抑制することができる。
状態ＮＯＦＦに遷移すると、図９に示すように、電源停止信号ｐｏｗｅｒ＿ｏｆｆが高電位、つまりアクティブとなる。これにより、表示装置１０が有する回路等への電源の供給が停止される。つまり、表示装置１０はノーマリーオフ動作を行う。なお、マスタコントローラ１０２のうち、電源停止信号ｐｏｗｅｒ＿ｏｆｆを生成するために必要な部分には電源を供給し続ける。クロック信号ｃｌｋおよびフレーム開始信号ｓｙｎｃ等の電位は不定となる。
表示装置１０が状態ＮＯＦＦで動作している場合において、電源停止信号ｐｏｗｅｒ＿ｏｆｆを低電位、つまり非アクティブとすると、表示装置１０が有する回路等への電源の供給が再開される。また、ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎを低電位、つまり非アクティブとすると、図６および図９に示すように、状態ＯＬＯＡＤに遷移する。
状態ＯＬＯＡＤに遷移後、信号ｓｒ＿ｌｏａｄが高電位、つまりアクティブとなると、記憶回路２２０が有するバックアップ回路に保持されたデータＱが読み出され、読み出されたデータＱが設定レジスタ１０８から外部に出力される。バックアップ回路には、低電位のデータＱ（０）［０］、高電位のデータＱ（１）［０］、高電位のデータＱ（０）［１］および低電位データＱ（１）［１］が保持されている。したがって、図９に示すように、状態ＯＬＯＡＤでは低電位のデータＱ（０）［０］、高電位のデータＱ（１）［０］、高電位のデータＱ（０）［１］および低電位データＱ（１）［１］が設定レジスタ１０８から外部に出力される。
設定レジスタ１０８から外部へデータＱが出力されると、信号ｓｒ＿ｌｏａｄが低電位、つまり非アクティブとなる。これにより、図６および図９に示すように、表示装置１０は状態ＯＬＯＡＤから状態ＷＡＩＴへ遷移する。その後、フレームが開始されるタイミングでフレーム開始信号ｓｙｎｃが高電位となり、図６および図９に示すように状態ＷＡＩＴから状態ＰＲＯＣに遷移する。以上が表示装置１０の動作方法の一例である。
図１０（Ａ）は、記憶回路１３０の構成例を示すブロック図である。記憶回路１３０は、制御部２１２、セルアレイ２１３および周辺回路２１８を有する。周辺回路２１８は、センスアンプ回路２１４、ドライバ２１５、メインアンプ２１６および入出力回路２１７を有する。
制御部２１２は、記憶回路１３０を制御する機能を有する。例えば、制御部２１２は、ドライバ２１５、メインアンプ２１６、および入出力回路２１７を制御する。
ドライバ２１５には、複数の配線ＷＬ、ＣＳＥＬが電気的に接続されている。ドライバ２１５は、複数の配線ＷＬ、ＣＳＥＬに出力する信号を生成する。
セルアレイ２１３は、複数のメモリセル２１９を有する。メモリセル２１９は、配線ＷＬ、ＬＢＬ（またはＬＢＬＢ）、ＢＧＬに、電気的に接続されている。配線ＷＬはワード線であり、配線ＬＢＬ、ＬＢＬＢは、ローカルビット線である。図１０（Ａ）の例では、セルアレイ２１３の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。
図１０（Ｂ）に、メモリセル２１９の構成例を示す。メモリセル２１９は、トランジスタＭＷ１、容量素子ＣＳ１を有する。ここでは、トランジスタＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲートは、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電位Ｖｂｇ＿ｗ１が入力される。
容量素子ＣＳ１は、画像データに対応する電荷を保持する機能を有する。トランジスタＭＷ１は、記憶回路１３０に書き込まれた画像データの書き込みおよび読み出しを制御する機能を有する。つまり、トランジスタＭＷ１は、容量素子ＣＳ１に保持された電荷の充放電を制御する機能を有する。
トランジスタＭＷ１は、ＯＳトランジスタとすることが好ましい。ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル２１９を構成することで、容量素子ＣＳ１から電荷がリークすることを抑えられるため、記憶回路１３０への電源供給を停止した場合でも長期間画像データを保持することが可能である。また、電位Ｖｂｇ＿ｗ１を負電位にすることで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル２１９の保持時間を長くすることができる。
セルアレイ２１３が有する複数のメモリセル２１９の、トランジスタＭＷ１はＯＳトランジスタであるため、その他の回路のトランジスタは、例えば、シリコンウエハに作製されるＳｉトランジスタとすることができる。これにより、セルアレイ２１３をセンスアンプ回路２１４に積層して設けることができる。よって、記憶回路１３０の回路面積を縮小することができる。
セルアレイ２１３は、センスアンプ回路２１４に積層して設けられている。センスアンプ回路２１４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ、ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。
センスアンプ回路２１４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路２１４の構成は、図１０（Ａ）の構成例に限定されない。
メインアンプ２１６は、センスアンプ回路２１４および入出力回路２１７に接続されている。メインアンプ２１６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する。メインアンプ２１６は省略することができる。
入出力回路２１７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、またはメインアンプ２１６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメインアンプ２１６の出力電位を読み出し、データとして外部に出力する機能を有する。配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセンスアンプＳＡを選択することができる。よって、入出力回路２１７は、マルチプレクサ等の選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。
なお、記憶回路１３０は、ＯＳトランジスタを有しない構成としてもよい。この場合、記憶回路１３０として、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を用いることができる。
図１１は、表示装置１０の構成の変形例を示すブロック図である。図１１に示す表示装置１０は、コントローラ１００がクロックゲーティング用回路１０１を有する点が、図１に示す構成の表示装置１０と異なる。図１１に示す構成の表示装置１０において、記憶回路１３０から出力される画像データを画像データｄａｔａ＿ｅｘとし、記憶回路１３０から出力されるフレーム開始信号をフレーム開始信号ｓｙｎｃ＿ｅｘとし、クロック信号生成回路１６０から出力されるクロック信号をクロック信号ｃｌｋ＿ｅｘとする。
クロック信号ｃｌｋ＿ｅｘ、フレーム開始信号ｓｙｎｃ＿ｅｘおよび画像データｄａｔａ＿ｅｘは、クロックゲーティング用回路１０１に供給される。クロックゲーティング用回路１０１は、クロック信号ｃｌｋ＿ｅｘに対応するクロック信号ｃｌｋ、およびフレーム開始信号ｓｙｎｃ＿ｅｘに対応するフレーム開始信号ｓｙｎｃを必要に応じてマスタコントローラ１０２に出力する機能を有する。また、クロックゲーティング用回路１０１は、画像データｄａｔａ＿ｅｘに対応する画像データｄａｔａを必要に応じてデータ処理回路１０３に出力する機能を有する。
表示装置１０がクロックゲーティング用回路１０１を有することにより、例えば表示装置１０が状態ＲＳＴ、状態ＩＮＩＴ、状態ＳＬＯＡＤ、状態ＷＡＩＴまたは状態ＯＬＯＡＤで動作している場合等、マスタコントローラ１０２にクロック信号ｃｌｋおよびフレーム開始信号ｓｙｎｃを供給する必要がない場合に、当該信号の供給を停止することができる。また、画像データｄａｔａをデータ処理回路１０３に供給する必要が無い場合に、画像データｄａｔａの供給を停止することができる。以上により、表示装置１０の消費電力を低減することができる。
図１２は、表示装置１０の構成の別の変形例を示すブロック図である。図１２に示す表示装置１０は、コントローラ１００がタッチセンサコントローラ１０９を有し、ディスプレイ１１０がタッチセンサ１４０および光センサ１５０を有する点を除き、図１に示す表示装置１０と同様の構成を有する。図１２に示すように、タッチセンサ１４０は、ディスプレイ１１０の画素アレイ１１３と重なる領域を有する。
なお、図１２では、光センサ１５０はディスプレイ１１０の内部に設けた構成としているが、光センサ１５０をディスプレイ１１０の外部に設けた構成としてもよい。また、タッチセンサ１４０および光センサ１５０の一方を省略した構成としてもよい。なお、タッチセンサ１４０を省略する場合は、タッチセンサコントローラ１０９を省略した構成とすることができる。
タッチセンサコントローラ１０９は、タッチセンサ１４０に制御信号を出力する機能を有する。当該制御信号に基づいて、タッチセンサ１４０はタッチ動作を認識する。
タッチセンサ１４０は、ディスプレイ１１０へのタッチ動作に対応した信号ＴＳを、演算回路１２０に出力する機能を有する。演算回路１２０は、信号ＴＳに基づき、演算回路１２０が生成する画像データへの表示データの追加、およびアプリケーションを操作するユーザーインターフェース処理等を行うことができる。
光センサ１５０は、外光の照度を測定し、当該照度に対応した信号ＩＳを演算回路１２０に出力する機能を有する。これにより、例えば演算回路１２０はデータ信号ＳＤＡの一部を外光の照度に対応させることができ、設定レジスタ１０８から出力されるパラメータの一部を外光の照度に応じて変化させることができる。以上により、例えばディスプレイ１１０により表示される画像の色相、明度および彩度等を、例えばデータ処理回路１０３等により調整することができる。例えば、外光が明るい場合は、ディスプレイ１１０により表示される画像の明度を高くして、外光が暗い場合は、ディスプレイ１１０により表示される画像の明度を低くすることができる。これにより、例えば外光の照度によらずディスプレイ１１０により表示される画像の視認性を高めることができる。
図１３は、演算回路１２０の具体的な構成を示したブロック図である。演算回路１２０は、データ処理回路１２１、レジスタ値生成回路１２２およびコントローラ１２３を有する。信号ＴＳは例えばデータ処理回路１２１に入力することができ、信号ＩＳは例えばレジスタ値生成回路１２２に入力することができる。
データ処理回路１２１は、ディスプレイ１１０に表示される画像に対応する画像データを生成する機能を有する。データ処理回路１２１により生成された画像データは、例えば記憶回路１３０に出力することができる。
レジスタ値生成回路１２２は、データ信号ＳＤＡおよびクロック信号ＳＣＬを生成する機能を有する。
コントローラ１２３は、ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎの論理を切り替える機能を有する。ノーマリーオフ制御信号ｎｏｆｆ＿ｏｎの論理は、例えばデータ処理回路１２１により生成される画像データをもとにして決定することができる。
図１４は、タッチセンサ１４０およびその周辺回路の構成例を示したブロック図である。なお、図１４に示すように、タッチセンサ１４０およびその周辺回路を合わせてタッチセンサユニット１４９とする。図１４では、タッチセンサ１４０が相互容量タッチセンサである例を示す。
タッチセンサユニット１４９は、タッチセンサ１４０および周辺回路１４５を有する。周辺回路１４５は、タッチセンサドライバ１４６およびセンス回路１４７を有する。周辺回路１４５は専用ＩＣで構成することができる。
タッチセンサ１４０は、ｒ本（ｒは１以上の整数）の配線ＤＲＬ、ｓ本（ｓは１以上の整数）の配線ＳＮＬを有する。配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、α番目の配線ＤＲＬを配線ＤＲＬ［α］と記載し、β番目の配線ＳＮＬを配線ＳＮＬ［β］と記載する。容量ＣＴαβは、配線ＤＲＬ［α］と配線ＳＮＬ［β］との間に形成される容量である。
ｒ本の配線ＤＲＬはタッチセンサドライバ１４６に電気的に接続されている。タッチセンサドライバ１４６は配線ＤＲＬを駆動する機能を有する。ｓ本の配線ＳＮＬはセンス回路１４７に電気的に接続されている。センス回路１４７は、配線ＳＮＬの信号を検出する機能を有する。タッチセンサドライバ１４６によって配線ＤＲＬ［α］が駆動されているときの配線ＳＮＬ［β］の信号は、容量ＣＴαβの容量値の変化量の情報をもつ。ｓ本の配線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置等の情報を得ることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、実施の形態１に記載のディスプレイ１１０の詳細について説明を行う。
図１５は、ディスプレイ１１０の構成例を説明するブロック図である。
ディスプレイ１１０は、画素アレイ１１３を有する。また、ディスプレイ１１０は、ゲートドライバ１１２、およびソースドライバ１１１を備えることができる。
画素アレイ１１３は、一群の複数の画素２０（ｉ，１）乃至画素２０（ｉ，ｓ）と、他の一群の複数の画素２０（１，ｊ）乃至画素２０（ｒ，ｊ）と、走査線Ｇ１（ｉ）と、を有する。また、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、信号線Ｓ１（ｊ）と、信号線Ｓ２（ｊ）と、を有する。なお、ｉは１以上ｒ以下の整数であり、ｊは１以上ｓ以下の整数であり、ｒおよびｓは１以上の整数である。
一群の複数の画素２０（ｉ，１）乃至画素２０（ｉ，ｓ）は画素２０（ｉ，ｊ）を含み、一群の複数の画素２０（ｉ，１）乃至画素２０（ｉ，ｓ）は行方向（図中に矢印Ｒ１で示す方向）に配設される。
他の一群の複数の画素２０（１，ｊ）乃至画素２０（ｒ，ｊ）は、画素２０（ｉ，ｊ）を含み、他の一群の複数の画素２０（１，ｊ）乃至画素２０（ｒ，ｊ）は行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。
走査線Ｇ１（ｉ）および走査線Ｇ２（ｉ）は、行方向に配設される一群の複数の画素２０（ｉ，１）乃至画素２０（ｉ，ｓ）と電気的に接続される。
列方向に配設される他の一群の複数の画素２０（１，ｊ）乃至画素２０（ｒ，ｊ）は、信号線Ｓ１（ｊ）および信号線Ｓ２（ｊ）と電気的に接続される。
ゲートドライバ１１２は、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満、より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。
ソースドライバ１１１は、ソースドライバ１１１ａと、ソースドライバ１１１ｂと、を有する。ソースドライバ１１１ａおよびソースドライバ１１１ｂは、コントローラ１００からの信号に基づいて、データ信号を供給する機能を有する。
ソースドライバ１１１ａは、一の表示素子と電気的に接続される画素回路に供給するデータ信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、液晶表示素子を駆動することができる。
ソースドライバ１１１ｂは、一の表示素子とは異なる方法を用いて表示をする他の表示素子と電気的に接続される画素回路に供給するデータ信号を生成する機能を備える。例えば、有機ＥＬ素子を駆動することができる。
例えば、シフトレジスタ等のさまざまな順序回路等をソースドライバ１１１に用いることができる。
例えば、ソースドライバ１１１ａおよびソースドライバ１１１ｂが集積された集積回路を、ソースドライバ１１１に用いることができる。具体的には、シリコン基板上に形成された集積回路をソースドライバ１１１に用いることができる。
ソースドライバ１１１を、コントローラ１００と同じ集積回路に含めてもよい。具体的には、シリコン基板上に形成された集積回路を、コントローラ１００およびソースドライバ１１１に用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）法を用いて、上記集積回路を端子に実装することができる。具体的には、異方性導電膜を用いて、集積回路を端子に実装することができる。
図１６は、画素２０の構成例を示す回路図である。画素２０（ｉ，ｊ）は、反射素子２１ａ（ｉ，ｊ）および発光素子２１ｂ（ｉ，ｊ）を駆動する機能を備える。これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、反射素子２１ａと、反射素子２１ａとは異なる方法を用いて表示をする発光素子２１ｂと、を駆動することができる。反射型の表示素子である反射素子２１ａを用いて表示を行うことで、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。光を射出する表示素子である発光素子２１ｂを用いて表示を行うことで、暗い環境下で画像を良好に表示することができる。
なお、反射素子２１ａおよび発光素子２１ｂの両方を用いて表示を行うこともできる。なお、反射素子２１ａおよび発光素子２１ｂの両方を用いて行う表示をハイブリッド表示と呼ぶことができる。また、ハイブリッド表示を行う機能を有するディスプレイをハイブリッドディスプレイと呼ぶことができる。
ハイブリッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強度を互いに補完して、文字および／または画像を表示する方法である。または、ハイブリッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光を用いて、文字および／または画像を表示する方法である。ただし、ハイブリッド表示を行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を用いて表示される画素または副画素と、複数の表示素子の二以上を用いて表示される画素または副画素と、を有する場合がある。
なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、ハイブリッド表示という。
また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、および自発光のいずれか一方または双方を用いて、文字および／または画像を表示する機能を有する。
画素２０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。
画素２０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１１、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ１２を含む。
走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。
容量素子Ｃ１１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。
走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、トランジスタＭは、第１のゲート電極と第２のゲート電極を有していてもよい。第１のゲート電極と第２のゲート電極は、電気的に接続されていてもよい。第１のゲート電極と第２のゲート電極は、半導体膜を間に介して互いに重なる領域を有することが好ましい。
容量素子Ｃ１２は、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を有する。
反射素子２１ａ（ｉ，ｊ）の第１の電極を、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続する。また、反射素子２１ａ（ｉ，ｊ）の第２の電極を、配線ＶＣＯＭ１と電気的に接続する。これにより、反射素子２１ａ（ｉ，ｊ）を駆動することができる。
発光素子２１ｂ（ｉ，ｊ）の第１の電極をトランジスタＭの第２の電極と電気的に接続し、発光素子２１ｂ（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これにより、発光素子２１ｂ（ｉ，ｊ）を駆動することができる。
容量素子Ｃ１１は、反射素子２１ａを用いて表示される画像に対応する画像データ、つまり反射素子２１ａにより反射される光の輝度に対応する電荷を保持する機能を有する。容量素子Ｃ１２は、発光素子２１ｂを用いて表示される画像に対応する画像データ、つまり発光素子２１ｂの発光強度に対応する電荷を保持する機能を有する。
スイッチＳＷ１は、容量素子Ｃ１１への画像データの書き込みおよび保持を制御する機能を有する。スイッチＳＷ１がオン状態である場合は、画像データが信号線Ｓ１を介して容量素子Ｃ１１に書き込まれ、スイッチＳＷ１がオフ状態である場合は、画像データが容量素子Ｃ１１に保持される。
スイッチＳＷ２は、容量素子Ｃ１２への画像データの書き込みおよび保持を制御する機能を有する。スイッチＳＷ２がオン状態である場合は、画像データが信号線Ｓ２を介して容量素子Ｃ１２に書き込まれ、スイッチＳＷ２がオフ状態である場合は、画像データが容量素子Ｃ１２に保持される。
スイッチＳＷ１およびスイッチＳＷ２は、ＯＳトランジスタとすることが好ましい。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子Ｃ１１および容量素子Ｃ１２に画像データを長期間保持することができる。つまり、画素２０に画像データを長期間保持することができる。したがって、一定期間内における画素２０への画像データの書き込み回数を少なくしても、画素２０に保持された画像データに基づいてディスプレイ１１０に画像を表示し続けることができる。例えば、１フレームごとに画素２０に画像データを書き込まなくても、つまり１フレームごとにリフレッシュ動作を行わなくても、画素２０に保持された画像データに基づいてディスプレイ１１０に画像を表示し続けることができる。これにより、表示装置１０の消費電力を低減することができる。
図１７は、ディスプレイ１１０の構成を説明する図である。図１７（Ａ）は、ディスプレイ１１０の上面図であり、図１７（Ｂ）は、図１７（Ａ）に示すディスプレイ１１０の画素の一部を説明する上面図である。図１７（Ｃ）は、図１７（Ｂ）に示す画素の構成を説明する模式図である。
図１７（Ａ）は、フレキシブルプリント基板ＦＰＣ１上に、ソースドライバ１１１と端子５１９Ｂが配置されている。
図１７（Ｃ）において、画素２０（ｉ，ｊ）は、反射素子２１ａ（ｉ，ｊ）および発光素子２１ｂ（ｉ，ｊ）を備える。
図１８および図１９は、ディスプレイ１１０の構成を説明する断面図である。図１８（Ａ）は、図１７（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ５－Ｘ６における断面図であり、図１８（Ｂ）は、図１８（Ａ）の一部を説明する図である。
図１９（Ａ）は、図１７（Ｂ）の切断線Ｘ７－Ｘ８、切断線Ｘ９－Ｘ１０における断面図であり、図１９（Ｂ）は、図１９（Ａ）の一部を説明する図である。
以下、図１８および図１９用いて、ディスプレイ１１０の各構成要素について説明を行う。
基板５７０等として、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができる。これにより、半導体素子を基板５７０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル樹脂等を基板５７０等に用いることができる。または、シクロオレフィンポリマー（ＣＯＰ）、シクロオレフィンコポリマー（ＣＯＣ）等を用いることができる。
また、紙または木材等を基板５７０等に用いることができる。
例えば、可撓性を有する基板を基板５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
基板７７０として、透光性を備える材料を用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７７０に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜７７０Ｄを反射素子２１ａ（ｉ，ｊ）に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。
構造体ＫＢ１として、例えば有機材料、無機材料または有機材料と無機材料の複合材料を用いることができる。これにより、所定の間隔を、構造体ＫＢ１等を挟む構成の間に設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料等を構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形成してもよい。
封止材７０５として、無機材料、有機材料または無機材料と有機材料の複合材料等を用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を、封止材７０５等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を、封止材７０５等に用いることができる。
接合層５０５として、封止材７０５に用いることができる材料を用いることができる。
絶縁膜５２１および絶縁膜５１８等として、例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１、５１８等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等、またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１、５１８等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等、またはこれらから選択された複数の樹脂の積層材料もしくは複合材料等を、絶縁膜５２１、５１８等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜５２１、５１８と重なるさまざまな構造に由来する段差を平坦化することができる。
絶縁膜５２８として、例えば、絶縁膜５２１に用いることができる材料を用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
絶縁膜５０１Ａとして、例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５０１Ａに用いることができる。また、例えば、水素を供給する機能を備える材料を、絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、絶縁膜５０１Ａに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シリコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を絶縁膜５０１Ａに用いることができる。
絶縁膜５０１Ｃとして、例えば、絶縁膜５２１に用いることができる材料を用いることができる。具体的には、シリコンおよび酸素を含む材料を、絶縁膜５０１Ｃに用いることができる。これにより、画素回路または発光素子等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を絶縁膜５０１Ｃに用いることができる。
中間膜７５４Ａ、中間膜７５４Ｂおよび中間膜７５４Ｃとして、例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを有する膜を用いることができる。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを中間膜という。
例えば、水素を透過または供給する機能を備える材料を、中間膜に用いることができる。例えば、導電性を備える材料を中間膜に用いることができる。例えば、透光性を備える材料を中間膜に用いることができる。
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料、またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ１００ｎｍの膜を中間膜に用いることができる。
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料を中間膜に用いることができる。
配線等として、例えば導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックス等を配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウム、またはマンガンから選ばれた金属元素等を、配線等に用いることができる。または、上述した金属元素を含む合金等を、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛等の導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板ＦＰＣ１を電気的に接続することができる。
反射素子２１ａ（ｉ，ｊ）は、光の反射を制御する機能を備えた表示素子であり、例えば、液晶素子、電気泳動素子、またはＭＥＭＳ表示素子等を用いることができる。具体的には、反射型の液晶表示素子を反射素子２１ａ（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。
例えば、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ－Ｖｉｅｗ）モード等の駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、反射素子２１（ｉ，ｊ）が液晶素子である場合、当該液晶素子に用いられる液晶材料の固有抵抗率は１．０×１０１３Ω・ｃｍ以上、好ましくは１．０×１０１４Ω・ｃｍ以上、さらに好ましくは１．０×１０１５Ω・ｃｍ以上である。また、当該液晶にはネガ型の液晶材料を用いることが好ましい。このような構成とすることで、一定期間内における画像データの書き込み回数を少なくしても、液晶の透過率の変動を抑制することができる。例えば、１フレームごとに画素２０に画像データを書き込まなくても、つまり１フレームごとにリフレッシュ動作を行わなくても、液晶の透過率の変動を抑制することができる。液晶の透過率の変動を抑制することにより、ディスプレイ１１０に表示される画像の画質低下を抑制することができる。
なお、反射素子２１ａとして、透過型の表示素子を用いてもよい。例えば、反射素子２１ａとして、透過型または半透過型の表示素子を用いてもよい。
反射素子２１ａ（ｉ，ｊ）は、電極７５１（ｉ，ｊ）と、電極７５２と、液晶材料を含む層７５３と、を有する。層７５３は、電極７５１（ｉ，ｊ）および電極７５２の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、層７５３の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、層７５３に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
例えば、配線等に用いる材料を電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を備える導電膜と、開口部を備える反射膜と、を積層した材料を電極７５１（ｉ，ｊ）に用いることができる。
例えば、導電性を備える材料を、電極７５２に用いることができる。可視光について透光性を備える材料を、電極７５２に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを、電極７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を電極７５２に用いることができる。また、銀を含む金属ナノワイヤーを電極７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛等を、電極７５２に用いることができる。
反射膜として、例えば、可視光を反射する材料を用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、層７５３を透過してくる光を反射する。これにより、反射素子２１ａ（ｉ，ｊ）を反射型の表示素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
例えば、電極７５１（ｉ，ｊ）等を反射膜に用いることができる。
例えば、層７５３と電極７５１（ｉ，ｊ）の間に挟まれる領域を備える膜を、反射膜に用いることができる。または、電極７５１（ｉ，ｊ）が透光性を有する場合、電極７５１（ｉ，ｊ）を間に介して、層７５３と重なる領域を有する膜を、反射膜に用いることができる。
反射膜は、例えば、発光素子２１ｂ（ｉ，ｊ）が射出する光を遮らない領域を有することが好ましい。例えば、単数または複数の開口部７５１Ｈを備える形状を反射膜に用いることが好ましい。
多角形、四角形、楕円形、円形または十字等の形状を開口部に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈに用いることができる。
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、反射素子２１ａ（ｉ，ｊ）を用いた表示が暗くなってしまう。
また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、発光素子２１ｂ（ｉ，ｊ）を用いた表示が暗くなってしまう。
図２０は、ディスプレイ１１０の画素に用いることができる反射膜の形状を説明する模式図である。
例えば、画素２０（ｉ，ｊ）に隣接する画素２０（ｉ，ｊ＋１）の開口部７５１Ｈは、画素２０（ｉ，ｊ）の開口部７５１Ｈを通る行方向（図中に矢印Ｒ１で示す方向）に延びる直線上に配設されない（図２０（Ａ）参照）。または、例えば、画素２０（ｉ，ｊ）に隣接する画素２０（ｉ＋１，ｊ）の開口部７５１Ｈは、画素２０（ｉ，ｊ）の開口部７５１Ｈを通る、列方向（図中に矢印Ｃ１で示す方向）に延びる直線上に配設されない（図２０（Ｂ）参照）。
例えば、画素２０（ｉ，ｊ＋２）の開口部７５１Ｈは、画素２０（ｉ，ｊ）の開口部７５１Ｈを通る、行方向に延びる直線上に配設される（図２０（Ａ）参照）。また、画素２０（ｉ，ｊ＋１）の開口部７５１Ｈは、画素２０（ｉ，ｊ）の開口部７５１Ｈおよび画素２０（ｉ，ｊ＋２）の開口部７５１Ｈの間において当該直線と直交する直線上に配設される。
または、例えば、画素２０（ｉ＋２，ｊ）の開口部７５１Ｈは、画素２０（ｉ，ｊ）の開口部７５１Ｈを通る、列方向に延びる直線上に配設される（図２０（Ｂ）参照）。また、例えば、画素２０（ｉ＋１，ｊ）の開口部７５１Ｈは、画素２０（ｉ，ｊ）の開口部７５１Ｈおよび画素２０（ｉ＋２，ｊ）の開口部７５１Ｈの間において、当該直線と直交する直線上に配設される。
これにより、一の画素に隣接する他の画素の開口部に重なる領域を備える発光素子を、一の画素の開口部に重なる領域を備える発光素子から遠ざけることができる。または、一の画素に隣接する他の画素の発光素子に、一の画素の発光素子が表示する色とは異なる色を表示する表示素子を配設することができる。または、異なる色を表示する複数の表示素子を、隣接して配設する難易度を軽減することができる。
なお、例えば、発光素子２１ｂ（ｉ，ｊ）が射出する光を遮らない領域７５１Ｅが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる（図２０（Ｃ）参照）。具体的には、列方向（図中に矢印Ｃ１で示す方向）が短くなるように端部が切除された電極７５１（ｉ，ｊ）を、反射膜に用いることができる。
配向膜ＡＦ１および配向膜ＡＦ２として、例えば、ポリイミド等を含む材料を用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。これにより、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に必要とされる温度を低くすることができる。その結果、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に他の構成に与える損傷を軽減することができる。
着色膜ＣＦ１および着色膜ＣＦ２として、所定の色の光を透過する材料を用いることができる。これにより、着色膜ＣＦ１または着色膜ＣＦ２を、例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を、着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。
なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２に用いることができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。これにより、色純度の高い表示をすることができる。
遮光膜ＢＭとして、光の透過を妨げる材料を用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
絶縁膜７７１として、例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を用いることができる。
機能膜７７０Ｐおよび機能膜７７０Ｄとして、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を用いることができる。
具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を、機能膜７７０Ｐに用いることができる。
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィルムを機能膜７７０Ｄに用いることができる。
発光素子２１ｂ（ｉ，ｊ）として、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等のＥＬ素子の他、発光ダイオード等を用いることができる。または、量子ドットを用いることができる。または、発光素子２１ｂ（ｉ，ｊ）として、透過型の表示素子、例えば透過型の液晶素子と、バックライトと、を組み合わせた構成としてもよい。
発光素子２１ｂ（ｉ，ｊ）は、電極５５１（ｉ，ｊ）と、電極５５２と、発光性の材料を含む層５５３（ｊ）と、を備える。
例えば、発光性の有機化合物を層５５３（ｊ）に用いることができる。
例えば、量子ドットを層５５３（ｊ）に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。
なお、量子ドットは、数ｎｍサイズの半導体ナノ結晶であり、１×１０３個から１×１０６個程度の原子から構成されている。量子ドットはサイズに依存してエネルギーシフトするため、同じ物質から構成される量子ドットであっても、サイズによって発光波長が異なり、用いる量子ドットのサイズを変更することによって容易に発光波長を調整することができる。
また、量子ドットは、発光スペクトルのピーク幅が狭いため、色純度のよい発光を得ることができる。さらに、量子ドットの理論的な内部量子効率はほぼ１００％であると言われており、蛍光発光を呈する有機化合物の２５％を大きく上回り、燐光発光を呈する有機化合物と同等となっている。このことから、量子ドットを発光材料として用いることによって発光効率の高い発光素子を得ることができる。その上、無機化合物である量子ドットはその本質的な安定性にも優れているため、寿命の観点からも好ましい発光素子を得ることができる。
量子ドットを構成する材料としては、周期表第１４族元素、周期表第１５族元素、周期表第１６族元素、複数の周期表第１４族元素からなる化合物、周期表第４族から周期表第１４族に属する元素と周期表第１６族元素との化合物、周期表第２族元素と周期表第１６族元素との化合物、周期表第１３族元素と周期表第１５族元素との化合物、周期表第１３族元素と周期表第１７族元素との化合物、周期表第１４族元素と周期表第１５族元素との化合物、周期表第１１族元素と周期表第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスター等を挙げることができる。
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、四酸化三鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物およびこれらの組合せ等を挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。例えば、カドミウムとセレンと硫黄の合金型量子ドットは、元素の含有比率を変化させることで発光波長を変えることができるため、青色発光を得るには有効な手段の一つである。
量子ドットの構造としては、コア型、コア－シェル型、コア－マルチシェル型等があり、そのいずれを用いても良いが、コアを覆ってより広いバンドギャップを持つ別の無機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するためコア－シェル型やコア－マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。
また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着しているまたは保護基が設けられていることが好ましい。当該保護剤が付着しているまたは保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。保護剤（または保護基）としては、例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエチレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホスフィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等のトリアルキルホスフィン類、ポリオキシエチレンｎ－オクチルフェニルエーテル、ポリオキシエチレンｎ－ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエーテル類、トリ（ｎ－ヘキシル）アミン、トリ（ｎ－オクチル）アミン、トリ（ｎ－デシル）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィンオキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデシルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポリエチレングリコールジステアレート等のポリエチレングリコールジエステル類、また、ピリジン、ルチジン、コリジン、キノリン類等の含窒素芳香族化合物等の有機窒素化合物、ヘキシルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジアルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルスルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等が挙げられる。
量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるようにそのサイズを適宜調節する。結晶サイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へとシフトするため、量子ドットのサイズを変化させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調節することができる。量子ドットのサイズ（直径）は０．５ｎｍ乃至２０ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲のものが通常良く用いられる。なお、量子ドットはそのサイズ分布が狭いほど、より発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドはｃ軸方向に偏光した指向性を有する光を呈するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。
また、ＥＬ素子では多くの場合、発光材料をホスト材料に分散することによって発光効率を高めるが、ホスト材料は発光材料以上の一重項励起エネルギーまたは三重項励起エネルギーを有する物質であることが必要である。特に青色の燐光材料を用いる場合においては、それ以上の三重項励起エネルギーを有する材料であり、且つ、寿命の観点で優れたホスト材料の開発は困難を極めている。一方で、量子ドットはホスト材料を用いずに量子ドットのみで発光層を構成しても発光効率を保つことができるため、この点でも寿命という観点から好ましい発光素子を得ることができる。量子ドットのみで発光層を形成する場合には、量子ドットはコア－シェル構造（コア－マルチシェル構造を含む）であることが好ましい。
他にも、層５５３（ｊ）として、例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層された積層材料、または赤色の光を射出するように積層された積層材料等を用いることができる。
また、例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、層５５３（ｊ）に用いることができる。
また、例えば、白色の光を射出するように積層された積層材料を、層５５３（ｊ）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、層５５３（ｊ）に用いることができる。
電極５５１（ｉ，ｊ）として、例えば、配線等に用いることができる材料を用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、電極５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛等を、電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を電極５５１（ｉ，ｊ）に用いることができる。または、光の一部を透過し、光の他の一部を反射する金属膜を電極５５１（ｉ，ｊ）に用いることができる。これにより、微小共振器構造を発光素子２１ｂ（ｉ，ｊ）に設けることができる。その結果、所定の波長の光を他の波長の光より効率よく取り出すことができる。
例えば、配線等に用いることができる材料を電極５５２に用いることができる。具体的には、可視光について反射性を有する材料を、電極５５２に用いることができる。
ゲートドライバ１１２には、シフトレジスタ等のさまざまな順序回路等を用いることができる。例えば、トランジスタＭＤ、容量素子等をゲートドライバ１１２に用いることができる。具体的には、スイッチＳＷ１に用いることができるトランジスタ、またはトランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジスタＭＤに用いることができる。
なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。
ゲートドライバ、ソースドライバおよび画素回路のトランジスタとして、例えば、同一の工程で形成することができる半導体膜を用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタ等を、ゲートドライバ、ソースドライバのトランジスタ、または画素回路のトランジスタに用いることができる。
例えば、実施の形態１で説明したＯＳトランジスタを利用することができる。例えば、金属酸化物膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備えるトランジスタをスイッチＳＷ１に用いることができる（図１９（Ｂ）参照）。なお、絶縁膜５０６は、金属酸化物膜５０８および導電膜５０４の間に挟まれる領域を備える。
導電膜５０４は、金属酸化物膜５０８と重なる領域を備える。導電膜５０４はゲート電極の機能を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。
導電膜５１２Ａおよび導電膜５１２Ｂは、金属酸化物膜５０８と電気的に接続される。導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜５２４を有するトランジスタを、ゲートドライバ、ソースドライバ、または画素回路のトランジスタに用いることができる。導電膜５２４は、導電膜５０４との間に金属酸化物膜５０８を挟む領域を備える。なお、絶縁膜５１６は、導電膜５２４および金属酸化物膜５０８の間に挟まれる領域を備える。また、例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続する。
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、を積層した導電膜を導電膜５０４に用いることができる。なお、銅を含む膜は、絶縁膜５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備える。
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。なお、シリコンおよび窒素を含む膜は、金属酸化物膜５０８との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、金属酸化物膜５０８に用いることができる。
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。なお、タングステンを含む膜は、金属酸化物膜５０８と接する領域を備える。
図２１（Ａ）は、図１７（Ｂ）に示す表示パネルの画素の一部を説明する下面図であり、図２１（Ｂ）は、図２１（Ａ）に示す構成の一部を省略して説明する下面図である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、タッチセンサを有する表示装置について説明を行う。
図２２は、タッチセンサユニット１４９およびディスプレイ１１０を有する、表示装置１０の構成を説明するブロック図である。なお、タッチセンサユニット１４９およびディスプレイ１１０を合わせて、表示ユニット２４０とする。図２３（Ａ）は、表示ユニット２４０の上面図である。図２３（Ｂ）は、表示ユニット２４０の入力部の一部を説明する模式図である。
タッチセンサユニット１４９は、タッチセンサ１４０、タッチセンサドライバ１４６およびセンス回路１４７を備える（図２２参照）。
タッチセンサ１４０は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。
行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、配線ＤＲＬ（ｇ）と電気的に接続される電極ＳＥ（ｇ）を含む（図２３（Ｂ）参照）。
列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、配線ＳＮＬ（ｈ）と電気的に接続される電極ＭＥ（ｈ）を含む（図２３（Ｂ）参照）。
電極ＳＥ（ｇ）および電極ＭＥ（ｈ）は、透光性を備えることが好ましい。
配線ＤＲＬ（ｇ）は、制御信号を供給する機能を備える。配線ＳＮＬ（ｈ）は、検知信号を供給される機能を備える。
電極ＭＥ（ｈ）は、電極ＳＥ（ｇ）との間に電界を形成するように配置される。タッチセンサ１４０に、指等の物体が近接すると上記電界が遮蔽され、検知素子７７５（ｇ，ｈ）は、検知信号を供給する。
タッチセンサドライバ１４６は、配線ＤＲＬ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
センス回路１４７は、配線ＳＮＬ（ｈ）と電気的に接続され、配線ＳＮＬ（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。なお、検知信号は、例えば、位置情報を含む。
検知信号は、コントローラ１００に供給される。コントローラ１００は、検知信号に対応じた情報をホスト２３０に供給し、画素アレイ１１３に表示される画像が更新される。
図２４および図２５は、表示ユニット２４０の構成を説明する図である。図２４（Ａ）は、図２３（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ５－Ｘ６における断面図であり、図２４（Ｂ）は、図２４（Ａ）の一部の構成を説明する断面図である。
図２５は、図２３（Ａ）の切断線Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における断面図である。
表示ユニット２４０は、機能層７２０を備える点およびトップゲート型のトランジスタを有する点が、例えば、実施の形態２のディスプレイ１１０とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分については、上記の説明を援用する。
機能層７２０は、例えば、基板７７０、絶縁膜５０１Ｃおよび封止材７０５に囲まれる領域を備える（図２４参照）。
機能層７２０は、例えば、配線ＤＲＬ（ｇ）と、配線ＳＮＬ（ｈ）と、検知素子７７５（ｇ，ｈ）と、を備える。
なお、配線ＤＲＬ（ｇ）および電極７５２の間、または、配線ＳＮＬ（ｈ）および電極７５２の間に、０．２μｍ以上１６μｍ以下、好ましくは１μｍ以上８μｍ以下、より好ましくは２．５μｍ以上４μｍ以下の間隔を備える。
また、表示ユニット２４０は、導電膜５１１Ｄを有する（図２５参照）。
なお、配線ＤＲＬ（ｇ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、配線ＤＲＬ（ｇ）と導電膜５１１Ｄを電気的に接続することができる。または、配線ＳＮＬ（ｈ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、配線ＳＮＬ（ｈ）と導電膜５１１Ｄを、電気的に接続することができる。例えば、配線等に用いることができる材料を導電膜５１１Ｄに用いることができる。
また、表示ユニット２４０は、端子５１９Ｄを有する（図２５参照）。
端子５１９Ｄは、導電膜５１１Ｄと、中間膜７５４Ｄと、を備え、中間膜７５４Ｄは、導電膜５１１Ｄと接する領域を備える。
例えば、配線等に用いることができる材料を端子５１９Ｄに用いることができる。具体的には、端子５１９Ｂまたは端子５１９Ｃと同じ構成を端子５１９Ｄに用いることができる。
なお、例えば、導電材料ＡＣＦ２を用いて、端子５１９Ｄとフレキシブルプリント基板ＦＰＣ２を電気的に接続することができる。これにより、例えば、端子５１９Ｄを用いて制御信号を配線ＤＲＬ（ｇ）に供給することができる。または、端子５１９Ｄを用いて検知信号を、配線ＳＮＬ（ｈ）から供給されることができる。
スイッチＳＷ１に用いることができるトランジスタ、トランジスタＭおよびトランジスタＭＤは、絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、絶縁膜５０１Ｃおよび導電膜５０４の間に挟まれる領域を備える金属酸化物膜５０８と、を備える。なお、導電膜５０４はゲート電極の機能を備える（図２４（Ｂ）参照）。
金属酸化物膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５０８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第３の領域５０８Ｃと、を備える。
トランジスタＭＤは、第３の領域５０８Ｃおよび導電膜５０４の間に絶縁膜５０６を備える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。
第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。
例えば、金属酸化物膜に希ガスを含むガスを用いるプラズマ処理を施して、第１の領域５０８Ａおよび第２の領域５０８Ｂを金属酸化物膜５０８に形成することができる。
また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。
トランジスタＭＤは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソース電極またはドレイン電極の機能を備える。
例えば、トランジスタＭＤと同一の工程で形成することができるトランジスタを、トランジスタＭに用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、液晶層を有する表示装置に好適に用いることのできる、液晶層の物性等について説明を行う。なお、本実施の形態では、液晶層の焼き付き、液晶層の双極子モーメント等について、詳細に説明する。
まず、液晶層の誘電率の異方性について、図２６を用いて説明を行う。
本実施の形態においては、液晶層に用いる材料として、誘電率の異方性が異なる２つの材料を用いる場合の表示装置の焼き付きについて説明する。
１つ目の表示装置としては、液晶層に誘電率の異方性が３．８５である液晶材料（Ｍａｔｅｒｉａｌ １）を用い、２つ目の表示装置としては、液晶層に誘電率の異方性が２．２である液晶材料（Ｍａｔｅｒｉａｌ ２）を用いる。
なお、表示装置の焼き付きの評価方法としては、連続して中間調を表示（Ｈａｌｆ Ｔｏｎｅ→Ｈａｌｆ Ｔｏｎｅ）した際の階調に対する、白表示後の中間調表示（Ｗｈｉｔｅ→Ｈａｌｆ Ｔｏｎｅ）と、連続して中間調を表示した際の階調に対する、黒表示後の中間調表示（Ｂｌａｃｋ→Ｈａｌｆ Ｔｏｎｅ）と、の階調のずれを測定する。図２６に、白黒表示後の階調変化の結果を示す。なお、図２６において、縦軸が中間階調（グレイレベル）変化を、横軸が中間調の書き込みからの時間を、それぞれ表す。
図２６に示す結果より、誘電率の異方性が３．８５である液晶材料（Ｍａｔｅｒｉａｌ １）ではＷｈｉｔｅ→Ｈａｌｆ Ｔｏｎｅと、Ｂｌａｃｋ→Ｈａｌｆ Ｔｏｎｅとで、７．２階調のずれがあることがわかる。一方で、誘電率の異方性が２．２である液晶材料（Ｍａｔｅｒｉａｌ ２）ではＷｈｉｔｅ→Ｈａｌｆ Ｔｏｎｅと、Ｂｌａｃｋ→Ｈａｌｆ Ｔｏｎｅとで、１．４階調のずれであることがわかる。なお、図２６において、誘電率の異方性が２．２である液晶材料（Ｍａｔｅｒｉａｌ ２）の連続して中間調を表示（Ｈａｌｆ Ｔｏｎｅ→Ｈａｌｆ Ｔｏｎｅ）した際のデータは、白表示後の中間調表示（Ｗｈｉｔｅ→Ｈａｌｆ Ｔｏｎｅ）のデータと概ね重なって表示されている。
図２６に示す結果より、液晶層に誘電率の異方性が低い材料を用いることで階調のずれを抑制できることがわかる。
なお、同一静止画像における階調値のずれとして許容できる範囲とは、例えば、２５６段階の透過率を制御して画像を表示する場合、０階調以上３階調以下のずれをいう。同一静止画像における階調値のずれとして０階調以上３階調以下の階調値のずれであれば、視認者がフリッカーを知覚しづらいものとなる。また、別の例としては、１０２４段階と透過率を制御して画像を表示する場合、０階調以上１２階調以下のずれをいう。すなわち、同一静止画像における階調値のずれとして許容できる範囲は、表示する最大階調数の１％以上１．２％以下が好適である。
次に、液晶層の双極子モーメントについて、図２７を用いて説明を行う。図２７に示すグラフは、分子の双極子モーメントと比抵抗の関係を示している。
図２７に示すグラフの縦軸は、分子の双極子モーメント（Ｄｉｐｏｌｅ ｍｏｍｅｎｔ）を示すものである。図２７の値の測定にあたり、液晶層は母体液晶と、それに添加する添加材料を混合して構成する。双極子モーメントは添加材料の分子の双極子モーメントである。図２７に示す横軸は液晶層、すなわち母体液晶と、添加材料との、混合物の比抵抗（Ｒｅｓｉｓｔｉｖｉｔｙ）を示すものである。母体液晶と、添加材料との混合比は、混合材料全体に対して添加材料が２０重量％となるように混合する。以下、母体液晶と、添加材料の混合物を「混合液晶」と表す。図２７の各点は、母体液晶に添加する添加材料の種類を変え、添加材料の種類ごとに添加材料の分子の双極子モーメントと、添加材料を添加した各混合液晶の比抵抗の関係を示したものである。
図２７では、添加材料の分子の双極子モーメントの値の減少に伴い、混合液晶の比抵抗が増加する。別言すると、添加材料の双極子モーメントが大きいと比抵抗が減少する。
図２７より、添加材料の分子の双極子モーメントが３デバイ以下の混合液晶は比抵抗が１．０×１０１４Ω・ｃｍ以上である。添加材料の分子の双極子モーメントが小さければ比抵抗が大きくなる。例えば、分子構造が、分子の中心に対して対称である場合は電荷分布に偏りがないので双極子モーメントが０になる。このため、本発明の一態様の表示装置として、添加材料の分子の永久双極子モーメントは０デバイ以上、３デバイ以下であることが好ましく、さらに比抵抗が１．０×１０１４Ω・ｃｍ以上とすると好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は１以上の整数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム等から選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３等が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３等が主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３等が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３等が主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３等に起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて図２８を用いて説明する。
図２８に示す表示モジュール１７００は、上部カバー１７０１と下部カバー１７０２との間に、ＦＰＣ１７０３に接続されたタッチパネル１７０４、ＦＰＣ１７０５に接続された表示パネル１７０６、フレーム１７０９、プリント基板１７１０、およびバッテリ１７１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル１７０６に用いることができる。これにより、表示モジュール１７００を小型化することができる。
上部カバー１７０１および下部カバー１７０２は、タッチパネル１７０４および表示パネル１７０６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル１７０４としては、抵抗膜方式または静電容量方式のタッチパネルを表示パネル１７０６に重畳して用いることができる。また、タッチパネル１７０４を設けず、表示パネル１７０６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム１７０９は、表示パネル１７０６の保護機能の他、プリント基板１７１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１７０９は、放熱板としての機能を有していてもよい。
プリント基板１７１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１７１１による電源であってもよい。バッテリ１７１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール１７００は、偏光板、位相差板、プリズムシート等の部材を追加して設けてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示装置を有する電子機器について、図２９（Ａ）乃至（Ｄ）を用いて説明を行う。
図２９（Ａ）乃至（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻等を表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２９（Ａ）乃至（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図２９（Ａ）、（Ｂ）に、情報端末１９００の一例を示す。情報端末１９００は、筐体１９０１、筐体１９０２、表示部１９０３、表示部１９０４、およびヒンジ部１９０５等を有する。
筐体１９０１と筐体１９０２は、ヒンジ部１９０５で連結されている。情報端末１９００は、図２９（Ａ）に示すように折り畳んだ状態から、図２９（Ｂ）に示すように筐体１９０１と筐体１９０２を開くことができる。
例えば表示部１９０３および表示部１９０４に、文書情報を表示することが可能であり、電子書籍端末としても用いることができる。例えば、教科書として用いることができる。また、表示部１９０３および表示部１９０４に静止画像や動画像を表示することもできる。
このように、情報端末１９００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
なお、筐体１９０１および筐体１９０２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
情報端末１９００に本発明の一態様の表示装置を適用することにより、情報端末１９００を小型化することができる。
図２９（Ｃ）に情報端末の一例を示す。図２９（Ｃ）に示す情報端末１９１０は、筐体１９１１、表示部１９１２、操作ボタン１９１３、外部接続ポート１９１４、スピーカ１９１５、マイク１９１６、カメラ１９１７等を有する。
情報端末１９１０は、表示部１９１２にタッチセンサを備える。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指やスタイラス等で表示部１９１２に触れることで行うことができる。
また、操作ボタン１９１３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部１９１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、情報端末１９１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、情報端末１９１０の向き（縦か横か）を判断して、表示部１９１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部１９１２を触れること、操作ボタン１９１３の操作、またはマイク１９１６を用いた音声入力等により行うこともできる。
情報端末１９１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。情報端末１９１０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生、動画再生、インターネット通信、ゲーム等の種々のアプリケーションを実行することができる。
情報端末１９１０に本発明の一態様の表示装置を適用することにより、情報端末１９１０を小型化することができる。
図２９（Ｄ）に、カメラの一例を示す。カメラ１９２０は、筐体１９２１、表示部１９２２、操作ボタン１９２３、シャッターボタン１９２４等を有する。またカメラ１９２０には、着脱可能なレンズ１９２６が取り付けられている。
ここではカメラ１９２０として、レンズ１９２６を筐体１９２１から取り外して交換することが可能な構成としたが、レンズ１９２６と筐体が一体となっていてもよい。
カメラ１９２０は、シャッターボタン１９２４を押すことにより、静止画、または動画を撮像することができる。また、表示部１９２２はタッチパネルとしての機能を有し、表示部１９２２をタッチすることにより撮像することも可能である。
なお、カメラ１９２０は、ストロボ装置や、ビューファインダー等を別途装着することができる。または、これらが筐体１９２１に組み込まれていてもよい。
カメラ１９２０に本発明の一態様の表示装置を適用することにより、カメラ１９２０を小型化することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０ 表示装置
２０ 画素
２１ 反射素子
２１ａ 反射素子
２１ｂ 発光素子
１００ コントローラ
１０１ クロックゲーティング用回路
１０２ マスタコントローラ
１０３ データ処理回路
１０７ レジスタチェーン
１０８ 設定レジスタ
１０９ タッチセンサコントローラ
１１０ ディスプレイ
１１１ ソースドライバ
１１１ａ ソースドライバ
１１１ｂ ソースドライバ
１１２ ゲートドライバ
１１３ 画素アレイ
１２０ 演算回路
１２１ データ処理回路
１２２ レジスタ値生成回路
１２３ コントローラ
１３０ 記憶回路
１４０ タッチセンサ
１４５ 周辺回路
１４６ タッチセンサドライバ
１４７ センス回路
１４９ タッチセンサユニット
１５０ 光センサ
１６０ クロック信号生成回路
２０１ コントローラ
２０２ レジスタ部
２０３ 選択回路
２０４ レジスタ
２０５ ＡＮＤ回路
２１０ スイッチ
２１１ スイッチ群
２１２ 制御部
２１３ セルアレイ
２１４ センスアンプ回路
２１５ ドライバ
２１６ メインアンプ
２１７ 入出力回路
２１８ 周辺回路
２１９ メモリセル
２２０ 記憶回路
２２１ 記憶回路群
２３０ ホスト
２４０ 表示ユニット
４００ ラッチ回路
４０１ インバータ
４０２ バックアップ回路
４０３ インバータ
４０４ インバータ
４１０ トランジスタ
４１１ トランジスタ
４１２ トランジスタ
４１３ トランジスタ
４２０ トランジスタ
４２１ トランジスタ
４３０ 容量素子
４３１ 容量素子
４４０ 配線
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 金属酸化物膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１１Ｄ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５１９Ｄ 端子
５２１ 絶縁膜
５２４ 導電膜
５２８ 絶縁膜
５５１ 電極
５５２ 電極
５５３ 層
５７０ 基板
７０５ 封止材
７２０ 機能層
７５１ 電極
７５１Ｅ 領域
７５１Ｈ 開口部
７５２ 電極
７５３ 層
７５４Ａ 中間膜
７５４Ｂ 中間膜
７５４Ｃ 中間膜
７５４Ｄ 中間膜
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子
１７００ 表示モジュール
１７０１ 上部カバー
１７０２ 下部カバー
１７０３ ＦＰＣ
１７０４ タッチパネル
１７０５ ＦＰＣ
１７０６ 表示パネル
１７０９ フレーム
１７１０ プリント基板
１７１１ バッテリ
１９００ 情報端末
１９０１ 筐体
１９０２ 筐体
１９０３ 表示部
１９０４ 表示部
１９０５ ヒンジ部
１９１０ 情報端末
１９１１ 筐体
１９１２ 表示部
１９１３ 操作ボタン
１９１４ 外部接続ポート
１９１５ スピーカ
１９１６ マイク
１９１７ カメラ
１９２０ カメラ
１９２１ 筐体
１９２２ 表示部
１９２３ 操作ボタン
１９２４ シャッターボタン
１９２６ レンズ

Claims (4)

  1. ｍ個（ｍは１以上の整数）のレジスタとｎ個（ｎは１以上の整数）のレジスタが直列接続されたレジスタチェーンと、２ｍ×ｎ個のスイッチと、２ｍ×ｎ個の記憶回路と、選択回路と、コントローラと、ディスプレイと、を有し、
    前記ｍ個の直列接続されたレジスタのそれぞれの出力端子は、前記選択回路と電気的に接続され、
    前記ｎ個の直列接続されたレジスタのそれぞれの出力端子は、２ｍ個の前記スイッチと電気的に接続され、
    前記スイッチのそれぞれは、前記記憶回路のうち１つと電気的に接続され、
    前記ｎ個の直列接続されたレジスタは、前記コントローラが動作する際に用いられるパラメータに対応するデータを保持する機能を有し、
    前記スイッチは、前記ｎ個の直列接続されたレジスタに保持された前記データを出力する前記記憶回路を選択する機能を有し、
    前記記憶回路は、前記ｎ個の直列接続されたレジスタから出力された前記データを保持する機能を有し、
    前記選択回路は、オン状態とする前記スイッチを選択する機能を有し、
    前記ｍ個の直列接続されたレジスタは、前記選択回路から前記スイッチに出力される選択信号に対応するデータを保持する機能を有し、
    前記コントローラは、前記記憶回路に保持された前記データを読み出し、前記ディスプレイの動作を制御する機能を有する半導体装置。
  2. 請求項１において、
    前記記憶回路は、バックアップ回路を有し、
    前記バックアップ回路は、前記記憶回路への電源供給が停止した場合において、前記レジスタから出力された前記データを保持する機能を有する半導体装置。
  3. 請求項２において、
    前記バックアップ回路は、トランジスタを有し、
    前記トランジスタは、チャネル形成領域に金属酸化物を含む半導体装置。
  4. 請求項１乃至３のいずれか一項に記載の半導体装置と、
    操作ボタンと、を有する電子機器。
JP2017183280A 2016-09-29 2017-09-25 半導体装置及び電子機器 Active JP7017352B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016191171 2016-09-29
JP2016191171 2016-09-29

Publications (3)

Publication Number Publication Date
JP2018060182A JP2018060182A (ja) 2018-04-12
JP2018060182A5 JP2018060182A5 (ja) 2020-10-15
JP7017352B2 true JP7017352B2 (ja) 2022-02-08

Family

ID=61685595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017183280A Active JP7017352B2 (ja) 2016-09-29 2017-09-25 半導体装置及び電子機器

Country Status (3)

Country Link
US (1) US10540944B2 (ja)
JP (1) JP7017352B2 (ja)
KR (1) KR102474313B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
TWI735184B (zh) 2020-03-17 2021-08-01 友達光電股份有限公司 顯示驅動電路與相關的顯示裝置
WO2022118141A1 (ja) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 表示装置、および表示補正システム
CN114816101A (zh) * 2021-01-29 2022-07-29 宸美（厦门）光电有限公司 触控感应器以及触控显示模块
KR102524842B1 (ko) * 2021-03-12 2023-04-24 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177595A (ja) 2002-11-26 2004-06-24 Seiko Epson Corp 表示ドライバ、電気光学装置及び表示ドライバの制御方法
JP2005266336A (ja) 2004-03-18 2005-09-29 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の駆動回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP2010178262A (ja) * 2009-02-02 2010-08-12 Fujitsu Semiconductor Ltd ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR101582636B1 (ko) 2009-10-21 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130070513A1 (en) * 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Method and apparatus for direct backup of memory circuits
KR102433736B1 (ko) * 2012-01-23 2022-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6000863B2 (ja) * 2013-01-24 2016-10-05 株式会社半導体エネルギー研究所 半導体装置、及びその駆動方法
US9786350B2 (en) * 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP6368155B2 (ja) 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177595A (ja) 2002-11-26 2004-06-24 Seiko Epson Corp 表示ドライバ、電気光学装置及び表示ドライバの制御方法
JP2005266336A (ja) 2004-03-18 2005-09-29 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の駆動回路

Also Published As

Publication number Publication date
JP2018060182A (ja) 2018-04-12
US20180090111A1 (en) 2018-03-29
KR102474313B1 (ko) 2022-12-07
US10540944B2 (en) 2020-01-21
KR20180035709A (ko) 2018-04-06

Similar Documents

Publication Publication Date Title
TWI753908B (zh) 半導體裝置、顯示裝置及電子裝置
JP7017352B2 (ja) 半導体装置及び電子機器
CN105957813B (zh) 用于制造半导体装置的方法
JP2022142796A (ja) 表示装置
TW201702712A (zh) 顯示面板、資料處理裝置及顯示面板的製造方法
JP6907048B2 (ja) 半導体装置、記憶装置及び表示システム
JP6895794B2 (ja) 表示装置、表示モジュールおよび電子機器
US20170365209A1 (en) Semiconductor device, display device, and electronic device
TWI755370B (zh) 氧化物半導體膜，半導體裝置，及顯示裝置
TW201710754A (zh) 顯示面板、資訊處理裝置以及顯示面板的驅動方法
JP6904769B2 (ja) 表示装置
JP2022037073A (ja) 表示方法
JP6799956B2 (ja) 表示装置、表示モジュール及び電子機器
JP6738681B2 (ja) 半導体装置、電子部品、及び電子機器
JP7010628B2 (ja) 表示装置および電子機器
JP6975569B2 (ja) 半導体装置
JP6744190B2 (ja) 半導体装置、及び表示システム
JP7044495B2 (ja) 半導体装置
JP6921624B2 (ja) 表示装置
JP2018013622A (ja) 表示装置、および電子機器
WO2018042286A1 (ja) 表示装置およびその動作方法、ならびに電子機器
KR20180013728A (ko) 반도체 장치, 표시 시스템, 및 전자 기기
JP2018022145A (ja) 半導体装置、表示システム及び電子機器
JP6744774B2 (ja) 表示装置およびその作製方法、表示モジュールならびに電子機器
JP2020202005A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127

R150 Certificate of patent or registration of utility model

Ref document number: 7017352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150