KR20180035709A - 반도체 장치와 그 동작 방법 및 전자 기기 - Google Patents

반도체 장치와 그 동작 방법 및 전자 기기 Download PDF

Info

Publication number
KR20180035709A
KR20180035709A KR1020170125956A KR20170125956A KR20180035709A KR 20180035709 A KR20180035709 A KR 20180035709A KR 1020170125956 A KR1020170125956 A KR 1020170125956A KR 20170125956 A KR20170125956 A KR 20170125956A KR 20180035709 A KR20180035709 A KR 20180035709A
Authority
KR
South Korea
Prior art keywords
circuit
switch
data
signal
display
Prior art date
Application number
KR1020170125956A
Other languages
English (en)
Other versions
KR102474313B1 (ko
Inventor
무네히로 고즈마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180035709A publication Critical patent/KR20180035709A/ko
Application granted granted Critical
Publication of KR102474313B1 publication Critical patent/KR102474313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 소형의 반도체 장치를 제공한다.
반도체 장치는 레지스터, 스위치, 기억 회로, 컨트롤러, 및 디스플레이를 가지고, 1개의 레지스터의 출력 단자는 2개 이상의 스위치에 전기적으로 접속되고, 스위치는 기억 회로에 전기적으로 접속된다. 레지스터는 컨트롤러가 동작할 때 사용되는 파라미터에 대응되는 데이터를 유지하는 기능을 가지고, 스위치는 레지스터에 유지된 데이터를 출력하는 기억 회로를 선택하는 기능을 가지고, 기억 회로는 레지스터로부터 출력된 데이터를 유지하는 기능을 가지고, 컨트롤러는 기억 회로에 유지된 데이터를 판독하여 디스플레이의 동작을 제어하는 기능을 가진다.

Description

반도체 장치와 그 동작 방법 및 전자 기기{SEMICONDUCTOR DEVICE, METHOD FOR OPERATING THE SAME, AND ELECTRONIC DEVICE}
본 발명의 일 형태는 반도체 장치와 그 동작 방법 및 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
그러므로 보다 구체적으로 본 명세서 등에서 개시하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 전자 기기, 그들의 동작 방법, 또는 그들의 제작 방법을 일례로 들 수 있다. 또한 본 명세서 등에서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
레지스터 내 데이터를 비휘발성 기억 장치에 백업하는 기능을 가지는 반도체 장치가 제안되어 있다(특허문헌 1 참조). 특허문헌 1에서는 비휘발성 기억 장치에 백업한 데이터를 휘발성 기억 장치에 리커버리한다.
금속 산화물 트랜지스터(metal Oxide Semiconductor 트랜지스터, 이후 OS 트랜지스터라고 부름)를 액정 디스플레이나 유기 EL(일렉트로루미네선스) 디스플레이 등의 표시 장치에 사용하는 기술이 제안되어 있다. OS 트랜지스터는 오프 전류가 매우 작기 때문에, 정지 화상을 표시할 때 리프레시 빈도가 적게 되어 액정 디스플레이나 유기 EL 디스플레이의 소비전력이 저감되는 기술이 개시되어 있다(특허문헌 2 및 특허문헌 3 참조). 또한 본 명세서 등에서, 상술한 표시 장치의 소비전력을 저감하는 기술을 "아이들링(idling) 스톱" 또는 "IDS 구동(등록 상표)"이라고 부른다.
또한 OS 트랜지스터의 오프 전류가 작은 것을 이용하여 OS 트랜지스터를 비휘발성 기억 장치에 사용한 예가 개시되어 있다(특허문헌 4 참조).
또한 반사형 소자와 발광형 소자를 조합한 표시 장치가 개시되어 있다(특허문헌 5 참조). 밝은 환경에서는 반사형 소자를 사용하고 어두운 환경에서는 발광형 소자를 사용함으로써 외광 환경에 의존하지 않는 양호한 표시 품질을 가지고, 또한 소비전력이 적은 표시 장치가 제안되어 있다.
일본 공개특허공보 특개2016-105595호 일본 공개특허공보 특개2011-151383호 일본 공개특허공보 특개2003-157026호 일본 공개특허공보 특개2011-141522호 일본 공개특허공보 특개2011-141524호
설정 레지스터와 레지스터 체인을 가지는 반도체 장치에서, 종래 구성으로는 레지스터 체인에서 반도체 장치의 동작 등에 필요한 파라미터에 대응되는 데이터 수와 같거나 그 이상의 개수의 레지스터가 직렬로 접속되어 있다. 따라서 파라미터에 대응되는 데이터 수가 증대되면 레지스터 수가 증대되고 반도체 장치가 대형화된다.
그러므로 본 발명의 일 형태는 레지스터 수가 파라미터에 대응되는 데이터 수보다 적은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소형 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 저소비전력의 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 간단한 절차로 동작하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 고속으로 동작하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 반도체 장치 동작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 전자 기기를 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태는 상기 과제 모두를 반드시 해결할 필요는 없으며 적어도 1개의 과제를 해결할 수 있으면 된다. 또한 상기 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 이들 이외의 과제는 명세서, 청구범위, 도면 등의 기재로부터 저절로 명백해지는 것이며 명세서, 청구범위, 도면 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 레지스터, 스위치, 기억 회로, 컨트롤러, 및 디스플레이를 가지고, 1개의 레지스터의 출력 단자는 2개 이상의 스위치에 전기적으로 접속되고, 스위치는 기억 회로에 전기적으로 접속되고, 레지스터는 컨트롤러가 동작할 때 사용되는 파라미터에 대응되는 데이터를 유지하는 기능을 가지고, 스위치는 레지스터에 유지된 데이터를 출력하는 기억 회로를 선택하는 기능을 가지고, 기억 회로는 레지스터로부터 출력된 데이터를 유지하는 기능을 가지고, 컨트롤러는 기억 회로에 유지된 데이터를 판독하여 디스플레이 동작을 제어하는 기능을 가지는 반도체 장치이다.
또한 상기 형태는 제 1 회로를 가지고 제 1 회로는 온 상태로 하는 스위치를 선택하는 기능을 가져도 좋다.
또한 상기 형태에서 레지스터는 온 상태가 되는 스위치에 관한 정보를 가지는 데이터를 유지하는 기능을 가져도 좋다.
또한 상기 형태에서 기억 회로는 백업 회로를 가지고, 백업 회로는 기억 회로로의 전원 공급이 정지된 경우에, 레지스터로부터 출력된 데이터를 유지하는 기능을 가져도 좋다.
또한 상기 형태에서 백업 회로는 트랜지스터를 가지고, 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하여도 좋다.
또한 본 발명의 일 형태에 따른 반도체 장치와, 조작 버튼을 가지는 전자 기기도 본 발명의 일 형태이다.
본 발명의 일 형태는 레지스터 수가 파라미터에 대응되는 데이터 수보다 적은 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 소형 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 저소비전력 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 간단한 절차로 동작하는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 고속으로 동작하는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 신규 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 신규 반도체 장치의 동작 방법을 제공할 수 있다. 또는 본 발명의 일 형태는 신규 전자 기기를 제공할 수 있다.
또한 본 발명의 일 형태에 따른 효과는 상술한 효과에 한정되지 않는다. 상술한 효과는 다른 효과의 존재를 방해하는 것은 아니다. 또한 다른 효과는 이 항목에서 언급되지 않고 아래에서 기재하는 효과이다. 이 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있으며, 이들 기재로부터 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 상술한 효과 및 다른 효과 중 적어도 1개의 효과를 가지는 것이다. 따라서 본 발명의 일 형태는 경우에 따라 상술한 효과를 가지지 않는 경우도 있다.
도 1은 표시 장치의 구성예를 도시한 블록도.
도 2는 설정 레지스터 제어 시스템의 구성예를 설명하는 블록도.
도 3은 설정 레지스터 제어 시스템의 구성예를 설명하는 블록도.
도 4는 기억 회로의 구성예를 도시한 회로도.
도 5는 설정 레지스터 제어 시스템의 구성예를 설명하는 블록도.
도 6은 표시 장치의 동작 방법의 일례를 도시한 상태 천이도.
도 7은 표시 장치의 동작 방법의 일례를 도시한 타이밍 차트.
도 8은 설정 레지스터의 상태를 도시한 블록도.
도 9는 표시 장치의 동작 방법의 일례를 도시한 타이밍 차트.
도 10은 기억 회로의 구성예를 도시한 블록도 및 회로도.
도 11은 표시 장치의 구성예를 도시한 블록도.
도 12는 표시 장치의 구성예를 도시한 블록도.
도 13은 연산 회로의 구성예를 도시한 블록도.
도 14는 터치 센서의 구성예를 도시한 도면.
도 15는 표시 장치의 구성예를 도시한 블록도.
도 16은 화소의 구성예를 도시한 회로도.
도 17은 표시 장치 및 화소의 구성예를 도시한 상면도.
도 18은 표시 장치의 구성예를 도시한 단면도.
도 19는 표시 장치의 구성예를 도시한 단면도.
도 20은 반사막 형상을 설명하는 모식도.
도 21은 표시 장치의 화소의 일부를 설명하는 하면도.
도 22는 표시 장치의 구성예를 도시한 블록도.
도 23은 표시 장치를 설명하는 상면도 및 표시 장치의 입력부의 일부를 설명하는 모식도.
도 24는 표시 장치의 구성예를 도시한 단면도.
도 25는 표시 장치의 구성예를 도시한 단면도.
도 26은 액정층을 가지는 표시 장치의 흑백 표시 후의 계조 변화를 설명하는 도면.
도 27은 액정층의 비저항과 액정층의 분자의 쌍극자 모멘트의 관계를 도시한 그래프.
도 28은 표시 모듈의 구성예를 도시한 사시도.
도 29는 전자 기기의 예를 도시한 사시도.
아래에서 실시형태에 대하여 도면을 참조하며 설명한다. 단 실시형태는 다른 다양한 형태로 실시할 수 있으며 취지 및 그 범위에서 벗어나지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 쉽게 이해할 수 있다. 따라서 본 발명은 아래의 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다. 또한 아래에 나타내어진 복수의 실시형태는 적절히 조합할 수 있다.
또한 도면 등에서 크기, 층의 두께, 영역 등은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되는 것은 아니다. 도면은 이상적인 예를 모식적으로 도시한 것이며, 도면에 도시된 형상 또는 값 등에 한정되는 것은 아니다.
또한 도면 등에서 동일한 요소 또는 같은 기능을 가지는 요소, 동일한 재질의 요소, 또는 동시에 형성되는 요소 등에는 동일한 부호를 붙이는 경우가 있고, 이에 대한 반복적인 설명은 생략하는 경우가 있다.
또한 본 명세서 등에서 "막"이라는 용어와 "층"이라는 용어는 서로 바뀔 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 "위"나 "아래" 등 배치를 나타내는 용어는 구성 요소의 위치 관계가 "바로 위" 또는 "바로 아래"인 것으로 한정하는 것은 아니다. 예를 들어 "게이트 절연층 위의 게이트 전극"이라는 표현은 게이트 절연층과 게이트 전극 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며 수적으로 한정하는 것은 아니다.
또한 본 명세서 등에서 "전기적으로 접속"이란 "어떤 전기적 작용을 가지는 것"을 통하여 접속되는 경우가 포함된다. 여기서 "어떤 전기적 작용을 가지는 것"은 접속 대상 사이에서의 전기 신호의 수수(授受)가 가능한 것이라면 특히 제한되지 않는다. 예를 들어 "어떤 전기적 작용을 가지는 것"에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 용량 소자, 기타 각종 기능을 가지는 소자 등이 포함된다.
또한 본 명세서 등에서 "전압"이란 어떤 전위와 기준 전위(예를 들어 그라운드 전위)의 전위차를 가리키는 경우가 많다. 따라서 전압, 전위, 전위차를 각각 전위, 전압, 전압차로 바꿔 말할 수 있다.
또한 본 명세서 등에서 트랜지스터란 게이트, 드레인, 및 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 가지며, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한 본 명세서 등에서 채널 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 극성이 다른 트랜지스터를 채용하는 경우나 회로 동작에서 전류 방향이 변화되는 경우 등에서는 서로 바뀔 수 있다. 그러므로 본 명세서 등에서는 소스나 드레인의 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서 특별히 언급이 없는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 특별히 언급이 없는 경우, 오프 상태란 n채널형 트랜지스터에서는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태를 말하고, p채널형 트랜지스터에서는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다. 즉 n채널형 트랜지스터의 오프 전류란, 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮을 때의 드레인 전류를 말하는 경우가 있다.
상술한 오프 전류에 대한 설명에서 드레인을 소스로 바꿔 읽어도 좋다. 즉 오프 전류란 트랜지스터가 오프 상태일 때 소스를 흐르는 전류를 말하는 경우가 있다.
또한 본 명세서 등에서는 오프 전류와 같은 뜻으로 누설 전류라고 기재하는 경우가 있다. 또한 본 명세서 등에서 오프 전류란, 트랜지스터가 오프 상태일 때 소스와 드레인 사이를 흐르는 전류를 말하는 경우가 있다.
또한 본 명세서 등에서 금속 산화물을 OS라고 표기하는 경우가 있다. 그러므로 채널 형성 영역에 금속 산화물을 가지는 트랜지스터를 금속 산화물 트랜지스터, OS트랜지스터, 또는 OSFET라고 하는 경우가 있다.
본 명세서 등에서 금속 산화물(metal oxide)이란 넓은 의미로의 금속 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 이 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 경우, 이 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor), 줄여서 OS라고 부를 수 있다. 또한 OS FET라고 기재된 경우에는 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
또한 본 명세서 등에서 CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
또한, 본 명세서 등에서 CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성 기능을 가지고 재료의 일부에서는 절연성 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한, CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전성 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성 기능과 절연성 기능을 각각 상보적으로 작용시킴으로써 CAC-OS 또는 CAC-metal oxide는 스위칭 기능(온/오프시키는 기능)을 가질 수 있다. CAC-OS 또는 CAC-metal oxide에서 각 기능을 분리시킴으로써 양쪽의 기능을 최대한 높일 수 있다.
또한 본 명세서 등에서 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 또한, 재료 중에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 중에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿하게 되어 클라우드상으로 연결되는 모양이 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 사이즈로 재료 중에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과, 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 이 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 캐리어가 주로 흐른다. 또한, 내로 갭을 가지는 성분과 와이드 갭을 가지는 성분이 상보적으로 작용하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에서도 캐리어가 흐른다. 이로써 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉 CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 반도체 장치의 일례로서 표시 장치와 그 동작 방법 및 표시 시스템에 대하여 도 1 내지 도 14를 사용하여 설명한다.
본 발명의 일 형태는 레지스터 체인 및 설정 레지스터를 가지는 표시 장치, 및 이 표시 장치의 동작 방법에 관한 것이다. 레지스터 체인은 복수의 레지스터를 가진다. 설정 레지스터는 스위치 및 기억 회로를 가진다. 1개의 레지스터의 출력 단자는 2개 이상의 스위치에 전기적으로 접속된다. 1개의 스위치는 예를 들어 1개의 기억 회로에 전기적으로 접속된다. 레지스터 체인 및 설정 레지스터를 이상에 나타낸 구성으로 함으로써 레지스터 체인이 가지는 레지스터의 개수를, 예를 들어 표시 장치의 동작 등에 필요한 파라미터에 대응되는 데이터 수보다 적게 할 수 있다. 따라서 본 발명의 일 형태에 따른 표시 장치를 소형화할 수 있다.
설정 레지스터가 가지는 기억 회로는 예를 들어 휘발성의 래치 회로와 비휘발성의 백업 회로를 가지는 구성으로 할 수 있다. 백업 회로에 유지된 파라미터에 대응되는 데이터는 설정 레지스터로의 전원 공급이 정지된 상태에서도 소실되지 않는다. 이로써 설정 레지스터로의 전원 공급이 정지된 후에, 설정 레지스터로의 전원 공급이 다시 시작된 경우에도 전원 공급이 정지되기 전에 설정된 파라미터에 대응되는 데이터를 백업 회로로부터 즉시 판독할 수 있다. 따라서 전원 공급이 다시 시작된 후의 복귀 동작을 고속으로 행할 수 있다. 또한 백업 회로와 래치 회로 등을 1개의 기억 회로에 제공하는 구성으로 함으로써, 설정 레지스터로의 전원 공급이 다시 시작될 때의 데이터 복귀 동작을 간단한 절차로 행할 수 있다.
또한 상술한 백업 회로는 반도체층에 실리콘을 사용한 트랜지스터(이후 Si 트랜지스터라고 함)보다 오프 전류가 작은 트랜지스터, 예를 들어 OS 트랜지스터를 사용한 구성으로 하는 것이 바람직하다. 이로써 전원 공급이 정지되었을 때도 백업 회로에 기록된 파라미터에 대응되는 데이터를 오랫동안 유지할 수 있다.
도 1은 본 발명의 일 형태에 따른 표시 장치인 표시 장치(10)의 구성예를 도시한 블록도이다. 즉 도 1은 본 발명의 일 형태에 따른 표시 시스템의 일례를 도시한 블록도이다. 표시 장치(10)는 컨트롤러(100), 디스플레이(110), 연산 회로(120), 기억 회로(130), 및 클록 신호 생성 회로(160)를 가진다. 또한 클록 신호 생성 회로(160)는 컨트롤러(100)에 제공하여도 좋다.
컨트롤러(100)는 디스플레이(110)의 동작을 제어하는 기능을 가지는 회로이다. 디스플레이(110)는 화상을 표시하는 기능을 가진다. 연산 회로(120)는 컨트롤러(100)의 동작을 제어하는 기능을 가진다. 또한 연산 회로(120)는 디스플레이(110)에 표시되는 화상에 대응되는 화상 데이터를 생성하는 기능을 가진다.
또한 연산 회로(120)는 예를 들어 컨트롤러(100)가 가지는 회로 상태를 규정하기 위하여 사용되는 파라미터 등에 대응되는 데이터 신호(SDA) 및 데이터 신호(SDA)의 출력에 동기하는 클록 신호(SCL)를 생성하는 기능을 가진다. 또한 데이터 신호(SDA)는 예를 들어 I2C를 사용하여 후술하는 레지스터 체인(107)으로 전송(傳送)할 수 있다.
또한 연산 회로(120)는 노멀리 오프 제어 신호(noff_on)를 생성하는 기능을 가진다. 자세한 내용은 후술하지만 노멀리 오프 제어 신호(noff_on)를 액티브로 함으로써 표시 장치(10)에서 노멀리 오프 동작을 할 수 있다. 여기서 노멀리 오프 동작이란 예를 들어 표시 장치(10)가 가지는 회로 등으로의 전원 공급을 정지하는 것을 가리킨다. 또한 노멀리 오프 동작 중에서도, 예를 들어 표시 장치(10)가 가지는 회로 등으로의 전원 공급을 제어하는 회로, 예를 들어 후술하는 마스터 컨트롤러(102)의 일부에는 전원을 공급할 수 있다.
본 명세서 등에서 예를 들어 신호의 전위를 고전위로 함으로써 이 신호를 액티브로 할 수 있고, 신호를 저전위로 함으로써 이 신호를 비액티브로 할 수 있는 것으로 한다. 또한 본 명세서 등에서 예를 들어 반전 신호의 전위를 저전위로 함으로써 이 신호를 액티브로 할 수 있고, 반전 신호의 전위를 고전위로 함으로써 이 신호를 비액티브로 할 수 있는 것으로 한다. 또한 본 명세서 등에서 저전위란 예를 들어 접지 전위로 할 수 있다. 또한 신호 및 반전 신호의 논리는 경우에 따라 반대로 할 수 있다.
노멀리 오프 동작은 예를 들어 디스플레이(110)에 화상을 표시하지 않는 경우에 하는 것이 바람직하다. 예를 들어 슬리프 모드로 하였을 때 하는 것이 바람직하다. 이로써 표시 장치(10)의 소비전력을 저감할 수 있다.
또한 연산 회로(120)는 리셋 반전 신호(resetb)를 생성하는 기능을 가진다. 리셋 반전 신호(resetb)가 액티브인 경우에는 표시 장치(10)가 가지는 회로를 리셋할 수 있다. 여기서 회로를 리셋한다는 것은 예를 들어 표시 장치(10)의 전원 투입 후의, 표시 장치(10)가 가지는 회로의 회로 내 전위가 부정(不定)인 경우에, 이 회로의 플립플롭 등이 유지하는 전위를 리셋 전위로 하는 것을 가리킨다.
연산 회로(120)로서 예를 들어 CPU(Central Processing Unit), DSP(Digital Signal Processor), GPU(Graphics Processing Unit) 등을 사용할 수 있다. 또한 이들을 FPGA(Field Programmable Gate Array)나 FPAA(Field Programmable Analog Array)와 같은 PLD(Programmable Logic Device)로 실현한 구성으로 하여도 좋다.
기억 회로(130)는 연산 회로(120)에 의하여 생성된 화상 데이터를 유지하고 프레임 주기 등을 바탕으로 한 소정의 타이밍으로 이 화상 데이터를 화상 데이터(data)로서 컨트롤러(100)로 출력하는 기능을 가진다. 또한 기억 회로(130)는 프레임 시작 신호(sync)를 생성하는 기능을 가진다. 여기서 프레임 시작 신호(sync)는 프레임 시작 시에 상승된다. 즉 프레임 시작 신호(sync)의 전위는 프레임 시작 시에 예를 들어 고전위가 된다. 또한 기억 회로(130)는 2프레임 이상의 화상 데이터를 유지함으로써 프레임 사이에서 화상 데이터를 비교하는 기능을 가져도 좋다. 또한 도시하지 않았지만 기억 회로(130)는 컨트롤러를 가질 수 있고, 예를 들어 프레임 시작 신호(sync)는 이 컨트롤러에 의하여 생성할 수 있다.
클록 신호 생성 회로(160)는 클록 신호(clk)를 생성하는 기능을 가진다. 예를 들어 클록 신호(clk)를 바탕으로 기억 회로(130)가 화상 데이터(data)를 판독함으로써, 기억 회로(130)로부터의 출력 신호인 화상 데이터(data)는 클록 신호(clk)에 동기한 신호가 된다. 컨트롤러(100)는 클록 신호(clk)를 바탕으로 동작할 수 있다.
컨트롤러(100)는 마스터 컨트롤러(102), 데이터 처리 회로(103), 레지스터 체인(107), 및 설정 레지스터(108)를 가진다.
마스터 컨트롤러(102)는 연산 회로(120)로부터 노멀리 오프 제어 신호(noff_on)를, 기억 회로(130)로부터 프레임 시작 신호(sync)를, 클록 신호 생성 회로(160)로부터 클록 신호(clk)를 각각 수신하고, 또한 후술하는 출력 완료 신호(initial_end)를 수신함으로써 컨트롤러(100)가 가지는 각 회로의 동작을 제어하는 기능을 가지는 회로이다. 또한 마스터 컨트롤러(102)는 후술하는 게이트 드라이버(112)의 동작을 제어하는 신호(GS)를 생성하는 기능을 가지는 회로이다.
또한 마스터 컨트롤러(102)는, 자세한 내용은 후술하지만 레지스터 체인(107)으로부터 설정 완료 신호(set_end)를 수신함으로써, 레지스터 체인(107)으로의 데이터 설정이 완료되었는지 여부를 판별하는 기능을 가지는 회로이다. 또한 마스터 컨트롤러(102)는 자세한 내용은 후술하지만 레지스터 체인(107)으로의 데이터 설정 완료 여부의 판별이 완료된 후, 신호(sr_load)를 액티브로 하여, 신호(sr_load)를 설정 레지스터(108)로 출력함으로써 설정 레지스터(108)가 레지스터 체인(107)에 설정된 데이터를 판독할 수 있도록 하는 기능을 가지는 회로이다.
또한 마스터 컨트롤러(102)는 표시 장치(10)가 가지는 회로 등으로의 전원 공급을 정지하는지 여부를 제어하는 전원 정지 신호(power_off)를 생성하는 기능을 가지는 회로이다. 전원 정지 신호(power_off)가 액티브인 경우에는 표시 장치(10)가 가지는 회로 등으로의 전원 공급을 정지할 수 있다. 또한 전원 정지 신호(power_off)가 액티브인 경우에도 마스터 컨트롤러(102) 중에서 전원 정지 신호(power_off)를 생성하기 위하여 필요한 부분에는 전원을 계속 공급할 수 있다.
데이터 처리 회로(103)는 기억 회로(130)로부터 화상 데이터(data)를 수신하여 화상 데이터(data)에 대하여 화상 처리 및 보정 처리 등을 하는 기능을 가진다. 또한 예를 들어 화상 데이터(data)가 압축된 화상 데이터인 경우에는, 화상 데이터(data)를 디코딩함으로써 신장하는 기능을 가진다. 또한 데이터 처리 회로(103)로부터 출력된 화상 데이터를 화상 데이터(sdata)로 한다.
레지스터 체인(107)은 연산 회로(120)로부터 전송된 데이터 신호(SDA)에 대응되는 파라미터를, 연산 회로(120)에 의하여 생성된 클록 신호(SCL)에 동기하여 설정 레지스터(108)로 전송하는 기능을 가지는 회로이다. 또한 레지스터 체인(107)은 설정 완료 신호(set_end)를 생성하는 기능을 가진다. 설정 레지스터(108)로의 파라미터의 전송이 완료되었을 때, 예를 들어 설정 완료 신호(set_end)로서 펄스 신호, 예를 들어 고전위의 펄스 신호를 출력함으로써 설정 레지스터(108)로의 파라미터의 전송이 완료된 것을 마스터 컨트롤러(102)가 인식할 수 있다. 또한 레지스터 체인(107)은 파라미터를 예를 들어 직렬 방식으로 설정 레지스터(108)로 전송할 수 있다.
설정 레지스터(108)는 레지스터 체인(107)으로부터 전송된 파라미터에 대응되는 데이터를 유지하고, 이 데이터를 예를 들어 컨트롤러(100)가 가지는 각 회로로 출력하는 기능을 가지는 회로이다. 또한 설정 레지스터(108)는 예를 들어 마스터 컨트롤러(102)로부터 신호(sr_load)를 수신하는 기능을 가지는 회로이다. 상술한 바와 같이 신호(sr_load)가 액티브가 된 경우, 설정 레지스터(108)는 레지스터 체인(107)으로부터 파라미터를 판독하여, 이 파라미터에 대응되는 데이터를 유지한 후, 예를 들어 컨트롤러(100)가 가지는 회로로 출력할 수 있다.
설정 레지스터(108)에는 자세한 내용은 후술하지만 설정 레지스터(108)로의 전원 공급이 정지된 경우에도 파라미터에 대응되는 데이터를 유지하는 기능을 가지는 백업 회로가 제공된다. 이로써 예를 들어 노멀리 오프 동작으로 설정 레지스터(108)로의 전원 공급이 정지된 후, 노멀리 오프 동작의 종료로 인하여 설정 레지스터(108)로의 전원 공급이 다시 시작된 경우에도, 컨트롤러(100)가 가지는 회로 등을 즉시 전원 공급이 정지되기 전 상태로 복원할 수 있다. 또한 백업 회로는 오프 전류가 Si 트랜지스터보다 작은 트랜지스터, 예를 들어 OS 트랜지스터를 사용한 구성으로 할 수 있다.
금속 산화물의 밴드갭은 2.5eV 이상이기 때문에, OS 트랜지스터는 열여기로 인한 누설 전류가 작고 또한 상술한 바와 같이 오프 전류가 매우 작다. 채널 형성 영역에 적용되는 금속 산화물은 인듐(In) 및 아연(Zn)의 적어도 한쪽을 포함하는 금속 산화물인 것이 바람직하다. 이러한 금속 산화물로서는 In-M-Zn 산화물(원소 M은 예를 들어 갈륨, 알루미늄, 실리콘, 타이타늄, 저마늄, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 철, 니켈, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등의 금속)이 대표적이다. 전자 공여체(도너)가 되는 수분 또는 수소 등의 불순물을 저감하고, 또한 산소 결손도 저감함으로써 금속 산화물을 i형(진성 반도체)으로 하거나, 또는 i형에 가능한 한 가깝게 할 수 있다. 여기서는 이러한 금속 산화물은 고순도화된 금속 산화물이라고 부를 수 있다. 고순도화된 금속 산화물을 적용함으로써 채널 폭으로 정규화된 OS 트랜지스터의 오프 전류를 수yA/μm 이상 수zA/μm 이하 정도로 작게 할 수 있다.
또한 백업 회로에 사용되는 트랜지스터는 오프 전류가 작으면 금속 산화물을 적용하지 않는 트랜지스터로 하여도 좋다. 예를 들어 밴드갭이 큰 반도체를 적용한 트랜지스터를 적용하여도 좋다. 밴드갭이 큰 반도체란 밴드갭이 2.2eV 이상인 반도체이다. 예를 들어 탄소화 실리콘, 질화 갈륨, 다이아몬드 등이 있다.
디스플레이(110)는 소스 드라이버(111) 및 게이트 드라이버(112)를 가진다. 또한 디스플레이(110)에는 화소(20)가 매트릭스 형상으로 배열되어 화소 어레이(113)가 형성되어 있다. 화소(20)는 트랜지스터를 사용하여 구동되는 액티브 매트릭스형 소자이며, 반사 소자(21a) 및 발광 소자(21b)를 가진다. 또한 화소(20)는 반사 소자(21a)를 가지지 않는 구성으로 하여도 좋다. 또한 화소(20)는 발광 소자(21b)를 가지지 않는 구성으로 하여도 좋다. 화소(20)의 보다 구체적인 구성예에 대해서는 실시형태 2에서 설명한다.
반사 소자(21a)는 예를 들어 외광을 반사하여 화상을 표시하는 기능을 가진다. 발광 소자(21b)는 예를 들어 자발광함으로써 화상을 표시하는 기능을 가진다.
소스 드라이버(111)는 데이터 처리 회로(103)로부터 화상 데이터(sdata)를 수신하고, 수신한 화상 데이터(sdata)에 대하여 예를 들어 D/A(Digital to Analog) 변환 처리를 하고 화소(20)에 화상 데이터를 기록하는 기능을 가지는 회로이다. 게이트 드라이버(112)는 신호(GS)를 바탕으로 화소(20)를 선택하는 기능을 가지는 회로이다.
또한 화상 데이터(data)는 n비트(n은 1 이상인 정수(整數))의 데이터 신호로 할 수 있다. 이 경우에 화소(20)에 기록하는 화상 데이터는 2n가지로 할 수 있다. 따라서 화소(20)는 각각 2n가지의 계조를 표현할 수 있다. 예를 들어 n=8인 경우, 화소(20)는 각각 256가지의 계조를 표현할 수 있다. 즉 반사 소자(21a)에 의하여 반사되는 빛의 휘도 및 발광 소자(21b)가 사출하는 빛의 휘도를 각각 256단계로 할 수 있다.
또한 자세한 내용은 후술하지만 화소(20)는 오프 전류가 Si 트랜지스터보다 작은 트랜지스터, 예를 들어 OS 트랜지스터를 사용한 구성으로 하는 것이 바람직하다. 이로써 화소(20)에 화상 데이터를 오랫동안 유지할 수 있다. 따라서 일정 기간 내에서 화소(20)로의 화상 데이터 기록 횟수를 적게 하여도 화소(20)에 유지된 화상 데이터를 바탕으로 디스플레이(110)에 화상을 계속 표시할 수 있다. 예를 들어 1프레임마다 화소(20)에 화상 데이터를 기록하지 않아도, 즉 1프레임마다 리프레시 동작을 하지 않아도, 화소(20)에 유지된 화상 데이터를 바탕으로 디스플레이(110)에 화상을 계속 표시할 수 있다. 이로써 표시 장치(10)의 소비전력을 저감할 수 있다.
도 1에 도시된 표시 장치(10)의 구성은 일례에 불과하며, 필요에 따라 또는 경우에 따라 회로를 추가 또는 생략할 수 있다. 예를 들어 데이터 처리 회로(103) 등은 생략할 수 있다. 데이터 처리 회로(103)를 생략한 경우 소스 드라이버(111)는 예를 들어 기억 회로(130)로부터 출력된 화상 데이터(data)를 수신할 수 있다.
도 2는 레지스터 체인(107) 및 설정 레지스터(108)의 구체적인 회로 구성예를 도시한 도면이다. 또한 도 2에는 레지스터 체인(107) 및 설정 레지스터(108) 이외에, 레지스터 체인(107) 및 설정 레지스터(108)의 동작을 제어하는 기능을 가지는 마스터 컨트롤러(102), 및 출력 완료 신호(initial_end)를 출력하는 기능을 가지는 AND 회로(205)를 나타내었다. 본 명세서 등에서, 도 2에 도시된 레지스터 체인(107), 설정 레지스터(108), 마스터 컨트롤러(102), 및 AND 회로(205)를 가지는 시스템을 설정 레지스터 제어 시스템이라고 하는 경우가 있다.
레지스터 체인(107)은 컨트롤러(201) 및 레지스터부(202)를 가진다. 레지스터부(202)는 복수의 레지스터(204)를 가진다. 레지스터(204)는 예를 들어 플립플롭 회로로 할 수 있다. 레지스터(204)는 직렬로 접속되어 있다.
컨트롤러(201)는 클록 신호(SCL)를 수신하고, 이를 바탕으로 클록 신호(sr_clk)를 생성하여 레지스터(204)로 출력함으로써 레지스터(204)의 동작을 제어하는 기능을 가진다. 또한 컨트롤러(201)는 데이터 신호(SDA)를 수신하고, 이를 바탕으로 데이터 신호(sr_data)를 생성하여 레지스터(204)로 출력하는 기능을 가진다. 데이터 신호(sr_data)에는 예를 들어 후술하는 m비트(m은 1 이상인 정수)의 선택 신호(Lsel)에 대응되는 데이터 및 n비트(n은 1 이상인 정수)의 파라미터 신호(sr_ff)에 대응되는 데이터가 포함된다. 또한 파라미터 신호(sr_ff)는 컨트롤러(100) 등이 가지는 회로 등의 상태를 규정하기 위하여 사용되는 파라미터에 대응되는 신호이다.
본 명세서 등에서 예를 들어 m비트의 선택 신호(Lsel)에서의 각 비트를 선택 신호(Lsel)(0) 내지 선택 신호(Lsel)(m-1)로 표기하여 표현한다. 또한 본 명세서 등에서 예를 들어 n비트의 파라미터 신호(sr_ff)에서의 각 비트를 파라미터 신호(sr_ff)[0] 내지 파라미터 신호(sr_ff)[n-1]로 표기하여 표현한다.
또한 컨트롤러(201)는 설정 완료 신호(set_end)를 생성하여 마스터 컨트롤러(102)로 출력함으로써, 설정 레지스터(108)로의 파라미터의 전송이 완료된 것을 마스터 컨트롤러(102)로 알리는 기능을 가진다.
레지스터부(202)는 선택 신호(Lsel)에 대응되는 데이터 및 파라미터 신호(sr_ff)에 대응되는 데이터를 유지하는 기능을 가진다. 예를 들어 1개의 레지스터(204)에 의하여 1비트의 데이터를 유지할 수 있다. 즉 레지스터부(202)는 m+n개 또는 그 이상의 레지스터(204)를 가진다.
설정 레지스터(108)는 선택 회로(203), 복수의 스위치군(211), 및 복수의 기억 회로군(221)을 가진다. 1개의 스위치군(211)은 n개의 스위치(210)를 가진다. 1개의 기억 회로군(221)은 n개의 기억 회로(220)를 가진다. 또한 스위치(210)는 예를 들어 CMOS 트랜지스터로 할 수 있다.
선택 회로(203)는 레지스터(204)로부터 출력된 선택 신호(Lsel)(0) 내지 선택 신호(Lsel)(m-1)의 논리를 바탕으로, 예를 들어 1개의 스위치군(211)을 선택하는 기능을 가진다. 스위치군(211)을 선택하면 예를 들어 이 스위치군(211)이 가지는 스위치(210)가 온 상태가 된다. 선택 신호(Lsel)(0) 내지 선택 신호(Lsel)(m-1)에 의하여 총 2m가지의 수를 표현할 수 있기 때문에 설정 레지스터(108)는 2m개의 스위치군(211)을 가지는 구성으로 할 수 있다. 이로써 설정 레지스터(108)는 2m개의 기억 회로군(221)을 가지는 구성으로 할 수 있다.
본 명세서 등에서 예를 들어 2m개의 스위치군(211)을 스위치군(211)(0) 내지 스위치군(211)(2m-1)으로 표기하여 구별하는 경우가 있다. 또한 본 명세서 등에서 예를 들어 2m개의 기억 회로군(221)을 기억 회로군(221)(0) 내지 기억 회로군(221)(2m-1)으로 표기하여 구별하는 경우가 있다.
또한 선택 회로(203)는 스위치 선택 신호(sr_sw)(0) 내지 스위치 선택 신호(sr_sw)(2m-1) 및 스위치 선택 반전 신호(sr_swb)(0) 내지 스위치 선택 반전 신호(sr_swb)(2m-1)를 생성하여 스위치군(211)으로 출력하는 기능을 가진다. 예를 들어 스위치 선택 신호(sr_sw)(a)(a는 0 이상 2m-1 이하인 정수) 및 스위치 선택 반전 신호(sr_swb)(a)는 스위치군(211)(a)으로 출력할 수 있다. 여기서 스위치 선택 신호(sr_sw)(a)의 전위를 고전위로 하여 액티브로 하고, 스위치 선택 반전 신호(sr_swb)(a)의 전위를 저전위로 하여 액티브로 함으로써 스위치군(211)(a)을 선택할 수 있다. 즉 예를 들어 선택 신호(Lsel)(0)를 LSB(Least Significant Bit)로 하고, 선택 신호(Lsel)(m-1)를 MSB(Most Significant Bit)로 하고, 선택 신호(Lsel)(0) 내지 선택 신호(Lsel)(m-1)에 의하여 표현되는 값을, 십진수 표기로 a로 하는 경우, 스위치 선택 신호(sr_sw)(a) 및 스위치 선택 반전 신호(sr_swb)(a)를 액티브로 할 수 있다. 이로써 스위치군(211)(a)을 선택할 수 있다.
또한 선택하지 않는 스위치군(211)에 대해서는, 대응되는 스위치 선택 신호(sr_sw)의 전위를 저전위로 하여 비액티브로 할 수 있고, 대응되는 스위치 선택 반전 신호(sr_swb)의 전위를 고전위로 하여 비액티브로 할 수 있다.
선택 회로(203)의 동작은 신호(sr_load)에 따라 제어할 수 있다. 예를 들어 신호(sr_load)를 액티브로 함으로써 선택 회로(203)는 스위치군(211)을 선택할 수 있다.
파라미터 신호(sr_ff)를 유지하는 기능을 가지는 레지스터(204)에서 1개의 레지스터(204)의 출력 단자에는 각 스위치군이 가지는 스위치(210)가 1개씩 전기적으로 접속되어 있다. 즉 1개의 레지스터(204)의 출력 단자에는 2m개의 스위치(210)가 전기적으로 접속되어 있다. 또한 1개의 스위치(210)는 1개의 기억 회로(220)에 전기적으로 접속되어 있다. 예를 들어 스위치군(211)(a)이 가지는 스위치(210)는 기억 회로군(221)(a)이 가지는 기억 회로(220)에 전기적으로 접속되어 있다.
스위치(210)는 파라미터 신호(sr_ff)가 출력되는 기억 회로(220)를 선택하는 기능을 가진다. 스위치(210)가 온 상태가 되면 이 스위치(210)에 전기적으로 접속되어 있는 기억 회로(220)에, 파라미터 신호(sr_ff)에 대응되는 데이터가 유지된다.
기억 회로(220)는 레지스터부(202)로부터 출력된 파라미터 신호(sr_ff)[0] 내지 파라미터 신호(sr_ff)[n-1]에 대응되는 데이터를 유지하고, 이 데이터를 컨트롤러(100)가 가지는 각 회로 등, 설정 레지스터(108)의 외부로 출력하는 기능을 가진다. 1개의 기억 회로(220)는 예를 들어 1비트의 데이터를 유지할 수 있다. 1개의 기억 회로군(221)은 n개의 기억 회로(220)를 가지기 때문에, 1개의 기억 회로군(221)은 파라미터 신호(sr_ff)[0] 내지 파라미터 신호(sr_ff)[n-1]에 대응되는 데이터를 모두 유지할 수 있다.
본 명세서 등에서 기억 회로군(221)(a)이 가지는 기억 회로(220)에 유지된, 파라미터 신호(sr_ff)[b](b는 0 이상 2m-1 이하인 정수)에 대응되는 데이터를 데이터(Q)(a)[b]로 표기하는 경우가 있다.
자세한 내용은 후술하지만 기억 회로(220)는 예를 들어 래치 회로를 가진다. 또한 기억 회로(220)는 백업 회로를 가진다. 백업 회로는 노멀리 오프 상태가 된 경우 등, 설정 레지스터(108)로의 전원 공급이 정지된 경우에도 데이터를 유지할 수 있다. 기억 회로(220)가 백업 회로를 가지는 구성으로 함으로써 설정 레지스터(108)로의 전원 공급이 정지된 후, 설정 레지스터(108)로의 전원 공급이 다시 시작된 경우에, 기억 회로(220)가 가지는 래치 회로가 백업 회로에 유지된 데이터를 판독할 수 있다. 이로써 전원 공급이 다시 시작된 후의 복귀 동작을 고속으로 행할 수 있다. 또한 백업 회로를 기억 회로(220)에 제공하는 구성으로 함으로써 설정 레지스터(108)로의 전원 공급이 다시 시작될 때의 데이터 복귀 동작을 간단한 절차로 행할 수 있다.
AND 회로(205)의 입력 단자로는 플래그 신호(sr_flag)(0) 내지 플래그 신호(sr_flag)(2m-1)가 입력된다. AND 회로(205)의 출력 단자로부터는 출력 완료 신호(initial_end)가 출력된다.
기억 회로군(221)(a)에 데이터가 유지되면 플래그 신호(sr_flag)(a)가 액티브가 된다. 모든 기억 회로군(221)에 데이터가 유지되면, 즉 플래그 신호(sr_flag)(0) 내지 플래그 신호(sr_flag)(2m-1)가 액티브가 되면, 출력 완료 신호(initial_end)가 액티브가 된다.
도 2에 도시된 바와 같이 1개의 레지스터(204)의 출력 단자를 복수의 스위치(210)에 전기적으로 접속하는 구성으로 함으로써, 1개의 레지스터(204)의 출력 단자를 1개의 스위치(210)에 전기적으로 접속하는 구성으로 하는 경우보다 레지스터(204)의 개수를 적게 할 수 있다. 예를 들어 설정 레지스터(108)로부터 출력되는 파라미터를 2m×n비트로 표현하는 경우, 1개의 레지스터(204)의 출력 단자를 1개의 스위치(210)에 전기적으로 접속하는 구성으로 하면 레지스터(204)는 2m×n개 필요하게 된다. 한편 1개의 레지스터(204)의 출력 단자를 예를 들어 2m개의 스위치(210)에 전기적으로 접속하는 구성으로 하면 레지스터(204)를 m+n개 제공하면 된다. 이상으로 본 발명의 일 형태에 따른 표시 장치를 소형화할 수 있다.
도 2에서는 스위치(210)로서 CMOS 트랜지스터를 사용하였으나 예를 들어 도 3에 도시된 바와 같이 스위치(210)로서 n채널형 트랜지스터를 사용하여도 좋다. 이 경우 선택 회로(203)는 스위치 선택 반전 신호(sr_swb)(0) 내지 스위치 선택 반전 신호(sr_swb)(2m-1)를 생성하지 않아도 된다. 또한 스위치(210)로서 p채널형 트랜지스터를 사용하여도 좋다. 이 경우 선택 회로(203)는 스위치 선택 신호(sr_sw)(0) 내지 스위치 선택 신호(sr_sw)(2m-1)를 생성하지 않아도 된다.
도 4는 기억 회로(220)의 구체적인 회로 구성예를 도시한 도면이다. 기억 회로(220)는 래치 회로(400), 인버터(401), 및 백업 회로(402)를 가진다.
래치 회로(400)는 인버터(403) 및 인버터(404)를 가진다. 백업 회로(402)는 트랜지스터(410), 트랜지스터(411), 트랜지스터(412), 트랜지스터(413), 트랜지스터(420), 트랜지스터(421), 용량 소자(430), 및 용량 소자(431)를 가진다. 또한 트랜지스터(420)의 소스 및 드레인 중 한쪽, 트랜지스터(421)의 소스 및 드레인 중 한쪽, 용량 소자(430)의 한쪽의 단자, 및 용량 소자(431)의 한쪽의 단자에는 배선(440)이 전기적으로 접속되어 있다
또한 스위치(210), 인버터(403)의 입력 단자, 및 인버터(404)의 출력 단자가 전기적으로 접속되어 있는 노드를 노드(D)로 한다. 또한 인버터(401)의 입력 단자, 인버터(403)의 출력 단자, 및 인버터(404)의 입력 단자가 전기적으로 접속되어 있는 노드를 노드(DB)로 한다.
래치 회로(400)는 레지스터 체인(107)으로부터 기억 회로(220)로 출력된 파라미터 신호(sr_ff)에 대응되는 데이터를 유지하는 기능을 가진다. 인버터(401)는 레지스터 체인(107)으로부터 기억 회로(220)로 출력된 파라미터 신호(sr_ff)에 대응되는 데이터의 논리와, 기억 회로(220)로부터 출력되는 데이터(Q)의 논리를 동일하게 하는 기능을 가진다.
또한 래치 회로(400)는 데이터를 유지하는 기능을 가지면 래치 회로 이외의 회로로 하여도 좋다. 예를 들어 래치 회로(400)는 플립플롭 회로로 하여도 좋다. 또한 인버터(401)는 필요에 따라 또는 경우에 따라 생략하여도 좋다.
백업 회로(402)는 노멀리 오프 상태가 된 경우 등 설정 레지스터(108)로의 전원 공급이 정지된 경우에도 기억 회로(220)에 공급된 데이터를 계속 유지하는 기능을 가진다. 설정 레지스터(108)로의 전원 공급이 정지된 경우, 래치 회로(400)에 유지된 데이터는 소실된다. 한편 백업 회로(402)에는 데이터가 계속 유지되기 때문에 설정 레지스터(108)로의 전원 공급이 다시 시작된 경우에 래치 회로(400)는 백업 회로(402)에 유지된 데이터를 판독할 수 있다. 이로써 기억 회로(220)가 백업 회로(402)를 가지지 않는 경우보다, 전원 공급이 다시 시작된 후의 복귀 동작을 고속으로 행할 수 있다. 또한 기억 회로(220)에 백업 회로(402)를 제공함으로써 설정 레지스터(108)로의 전원 공급이 다시 시작될 때의 데이터 복귀 동작을 간단한 절차로 행할 수 있다.
또한 백업 회로(402)에서 배선(440)은 예를 들어 저전위를 공급할 수 있다.
트랜지스터(410)는 용량 소자(430)로의 전하 공급을 제어하는 기능을 가진다. 트랜지스터(411)는 용량 소자(430)에 유지되는 전하에 따라 판독 신호(Load)를 트랜지스터(420)의 게이트로 공급하는 기능을 가진다. 트랜지스터(412)는 용량 소자(431)에 유지되는 전하의 공급을 제어하는 기능을 가진다. 트랜지스터(413)는 용량 소자(431)에 유지되는 전하에 따라 판독 신호(Load)를 트랜지스터(421)의 게이트로 공급하는 기능을 가진다.
트랜지스터(420)는 게이트 전위에 따라 노드(D)로 배선(440)의 전위를 공급하는 기능을 가진다. 트랜지스터(421)는 게이트 전위에 따라 노드(DB)로 배선(440)의 전위를 공급하는 기능을 가진다.
용량 소자(430)는 기록 신호(Save)가 액티브인 경우에는 노드(DB)의 전위가 공급되고, 기록 신호(Save)가 비액티브인 경우에는 공급된 전위에 대응되는 전하를 유지하는 기능을 가진다. 용량 소자(431)는 기록 신호(Save)가 액티브인 경우에는 노드(D)의 전위가 공급되고, 기록 신호(Save)가 비액티브인 경우에는 공급된 전위에 대응되는 전하를 유지하는 기능을 가진다. 즉 백업 회로(402)는 용량 소자(430) 및 용량 소자(431)에 의하여, 기억 회로(220)에 공급된 데이터를 유지할 수 있다.
트랜지스터(410) 및 트랜지스터(412)는 OS 트랜지스터로 하는 것이 바람직하다. 상술한 바와 같이 OS 트랜지스터는 오프 전류가 매우 작기 때문에 트랜지스터(410) 및 트랜지스터(412)를 OS 트랜지스터로 함으로써, 용량 소자(430) 및 용량 소자(431)에 유지된 전하가 누설되는 것을 억제할 수 있다. 이로써 백업 회로(402)는 오랫동안 데이터를 유지할 수 있다.
또한 트랜지스터(411) 및 트랜지스터(413)를 OS 트랜지스터로 하여도 좋다. 이로써 트랜지스터(411)의 게이트 절연막 및 트랜지스터(413)의 게이트 절연막을 두껍게 하여도 단채널 효과의 발생을 억제할 수 있다. 따라서 트랜지스터(411)의 게이트로부터의 전하 누설 및 트랜지스터(413)의 게이트로부터의 전하 누설을 억제할 수 있다.
또한 트랜지스터(420) 및 트랜지스터(421)를 OS 트랜지스터로 하여도 좋다. 트랜지스터(410) 내지 트랜지스터(413), 트랜지스터(420), 및 트랜지스터(421)를 모두 OS 트랜지스터로 함으로써 백업 회로(402)를 간단한 공정으로 제작할 수 있다.
트랜지스터(410) 및 트랜지스터(412)는 백 게이트를 가지는 구성으로 하는 것이 바람직하다. 트랜지스터(410)가 가지는 백 게이트 및 트랜지스터(412)가 가지는 백 게이트는 전위(VBG)를 공급할 수 있다. 전위(VBG)를 제어함으로써 트랜지스터(410) 및 트랜지스터(412)의 문턱 전압 등의 전기 특성을 제어할 수 있다. 이로써 예를 들어 트랜지스터(410) 및 트랜지스터(412)의 온 전류를 증가시킬 수 있다. 또한 트랜지스터(411), 트랜지스터(413), 트랜지스터(420), 및 트랜지스터(421)도 백 게이트를 가지는 구성으로 하여도 좋다. 특히 이들 트랜지스터가 OS 트랜지스터인 경우에는 백 게이트를 가지는 구성으로 하는 것이 바람직하다.
도 5는 m=1, n=2로 한 경우의, 도 2에 도시된 설정 레지스터 제어 시스템을 도시한 도면이다. 레지스터부(202)는 레지스터(204)를 3개 가지며, 각각 선택 신호(Lsel)(0)에 대응되는 데이터, 파라미터 신호(sr_ff)[0]에 대응되는 데이터, 또는 파라미터 신호(sr_ff)[1]에 대응되는 데이터를 유지할 수 있다. 선택 신호(Lsel)(0)가 레지스터 체인(107)으로부터 선택 회로(203)로 출력되기 때문에 선택 회로(203)는 스위치 선택 신호(sr_sw)(0), 스위치 선택 반전 신호(sr_swb)(0), 스위치 선택 신호(sr_sw)(1), 및 스위치 선택 반전 신호(sr_swb)(1)를 생성할 수 있다.
이로써, 도 5에 도시된 구성의 설정 레지스터 제어 시스템에서, 설정 레지스터(108)는 스위치(210)를 2개 가지는 스위치군(211)(0), 및 스위치(210)를 2개 가지는 스위치군(211)(1)을 가진다. 또한 설정 레지스터(108)는 기억 회로(220)를 2개 가지는 기억 회로군(221)(0), 및 기억 회로(220)를 2개 가지는 기억 회로군(221)(1)을 가진다. 설정 레지스터(108)를 상술한 바와 같은 구성으로 함으로써 설정 레지스터(108)는 데이터(Q)(0)[0], 데이터(Q)(1)[0], 데이터(Q)(0)[1], 및 데이터(Q)(1)[1]를 출력할 수 있다.
도 5에 도시된 구성의 설정 레지스터 제어 시스템을 가지는 표시 장치(10)의 동작 방법의 일례를 도 6 내지 도 9를 사용하여 설명한다. 또한 데이터(Q)(0)[0]로서 저전위의 데이터를, 데이터(Q)(1)[0]로서 고전위의 데이터를, 데이터(Q)(0)[1]로서 고전위의 데이터를, 데이터(Q)(1)[1]로서 저전위의 데이터를 출력하는 것으로 한다.
도 6은 표시 장치(10)의 상태 천이도이다. 표시 장치(10)는 상태(RST), 상태(INIT), 상태(SLOAD), 상태(WAIT), 상태(PROC), 상태(NOFF), 또는 상태(OLOAD)로 동작할 수 있다. 도 6에서 H는 고전위를 나타내고 L은 저전위를 나타낸다.
상태(RST)는 표시 장치(10)가 가지는 회로를 리셋하는 상태이다. 상태(INIT)는 레지스터 체인(107)에 파라미터를 설정하는 상태이다. 상태(SLOAD)는 레지스터 체인(107)으로부터 설정 레지스터(108)로 파라미터를 판독시킨 후에 유지하고, 이 파라미터를 예를 들어 컨트롤러(100)가 가지는 회로로 출력하는 상태이다. 상태(WAIT)는 후술하는 상태(PROC)로의 상태 천이를 프레임 시작 시까지 대기하는 상태이다. 상태(PROC)는 화상 데이터(data)에 대응되는 화상 데이터를 화소(20)에 기록하고, 이 화상 데이터에 대응되는 화상을 디스플레이(110)에 표시하는 상태이다. 상태(NOFF)는 표시 장치(10)가 노멀리 오프 동작을 하는 상태이다. 상태(OLOAD)는 설정 레지스터(108)에 제공된 기억 회로(220)가 가지는 백업 회로에 유지된, 파라미터에 대응되는 데이터를 판독하고, 이 데이터를 설정 레지스터(108)의 외부로 출력하는 상태이다.
도 7 및 도 9는 표시 장치(10)의 상태(state) 및 도 1과 도 5에 도시된 신호 및 데이터의 전위를 나타낸 타이밍 차트이다. 도 7은 표시 장치(10)의 전원 투입 시로부터 상태(PROC)로의 천이에 대응된다. 도 9는 상태(PROC)로부터 상태(NOFF)로의 천이 및 상태(NOFF)로부터 상태(PROC)로의 천이에 대응된다. 또한 화상 데이터(data)는 n비트의 데이터 신호로 한다.
또한 도 7 및 도 9에서, 표시 장치(10)의 상태 및 각 신호의 전위는 클록 신호(clk)의 상승에 따라 변화하고 있으나 표시 장치(10)의 상태 및 각 신호의 전위를 클록 신호(clk)의 하강에 따라 변화시켜도 좋다.
또한 각 동작 사이에서의 클록 신호(clk)의 상승 및 하강의 횟수는 임의의 수로 할 수 있다. 예를 들어 프레임 시작 신호(sync)가 상승되고 나서, 다음에 프레임 시작 신호(sync)가 상승될 때까지의 기간에서 디스플레이(110)에 제공된 모든 화소(20)를 구동시키기 위하여 필요한 횟수 이상의 클록 신호(clk)의 상승 및 하강을 할 수 있다.
또한 프레임 시작 신호(sync)에서, 고전위인 기간의 길이와 저전위인 기간의 길이의 비율은 임의로 할 수 있다.
또한 파라미터는 I2C를 사용하여 컨트롤러(100)가 가지는 레지스터 체인(107)으로 전송되는 것으로 한다. 여기서 레지스터 체인(107)에 파라미터를 설정하는 동작을 하지 않은 경우에는 클록 신호(SCL) 및 데이터 신호(SDA)는 고전위가 된다.
도 8의 (A), 도 8의 (B)에는 표시 장치(10)가 상태(SLOAD)로 동작하는 경우에서의, 설정 레지스터(108)로 입력되는 신호의 전위, 온 상태가 되어 있는 스위치(210), 데이터의 기록 동작이 행해지고 있는 기억 회로(220), 및 이 데이터(Q)의 전위를 도시하였다. 도 8의 (A), 도 8의 (B)에서 스위치(210)가 온 상태가 되어 있는 경우, 이 스위치(210) 및 이 스위치(210)에 접속되어 있는 선을 실선으로 나타내었다. 또한 스위치(210)가 오프 상태가 되어 있는 경우, 이 스위치(210) 및 이 스위치(210)에 접속되어 있는 선을 파선으로 나타내었다. 또한 데이터의 기록 동작이 행해지고 있는 기억 회로(220)를 실선으로 도시하였고, 데이터의 기록 동작이 행해지고 있지 않는 기억 회로(220)를 파선으로 나타내었다. 또한 기억 회로(220)에 유지된 데이터(Q)가 설정 레지스터(108)의 외부로 출력되어 있는 경우에는 이 데이터(Q)를 나타내는 화살표를 실선으로 나타내었고, 기억 회로(220)에 유지된 데이터(Q)가 설정 레지스터(108)의 외부로 출력되어 있지 않은 경우에는 이 데이터(Q)를 나타내는 화살표를 파선으로 나타내었다. 또한 도 8의 (A)는 후술하는 상태(SLOAD)[0]의 경우를 도시한 것이며 도 8의 (B)는 후술하는 상태(SLOAD)[1]의 경우를 도시한 것이다.
표시 장치(10)의 전원을 투입하면 표시 장치(10)가 가지는 회로의 회로 내 전위가 부정이 된다. 따라서 도 7에 도시된 바와 같이 표시 장치(10)가 가지는 회로로부터 출력되는 신호의 전위도 부정이 된다. 그 후에 리셋 반전 신호(resetb)의 전위를 저전위로 하여 액티브로 함으로써 도 6 및 도 7에 도시된 바와 같이 표시 장치(10)는 상태(RST)로 동작한다.
상태(RST)에서는 표시 장치(10)가 가지는 회로를 리셋한다. 이로써 도 7에 도시된 바와 같이 예를 들어 클록 신호(sr_clk), 데이터 신호(sr_data), 선택 신호(Lsel)(0), 파라미터 신호(sr_ff)[0], 파라미터 신호(sr_ff)[1], 설정 완료 신호(set_end), 신호(sr_load), 스위치 선택 신호(sr_sw)(0), 스위치 선택 신호(sr_sw)(1), 플래그 신호(sr_flag)(0), 플래그 신호(sr_flag)(1), 출력 완료 신호(initial_end), 프레임 시작 신호(sync), 및 전원 정지 신호(power_off)가 저전위 즉 비액티브가 된다. 또한 스위치 선택 반전 신호(sr_swb)(0) 및 스위치 선택 반전 신호(sr_swb)(1)의 전위가 고전위 즉 비액티브가 된다. 또한 클록 신호(SCL) 및 데이터 신호(SDA)의 전위는 고전위가 된다. 또한 데이터(Q)(0)[0], 데이터(Q)(1)[0], 데이터(Q)(0)[1], 데이터(Q)(1)[1], 및 화상 데이터(data)의 전위는 저전위가 된다. 또한 노멀리 오프 제어 신호(noff_on)는 저전위 즉 비액티브로 할 수 있다.
또한 프레임 시작 신호(sync)의 전위는 상태(RST)의 경우에 저전위로 하고 있으나 필요에 따라 고전위로 하여도 좋다. 또한 상태(RST) 이외의 경우에도 도 7 및 도 9에서 프레임 시작 신호(sync)의 전위를 저전위로 하고 있는 기간에 프레임 시작 신호(sync)의 전위를 필요에 따라 고전위로 하여도 좋다.
표시 장치(10)가 상태(RST)로 동작하고 있는 경우에서, 리셋 반전 신호(resetb)의 전위를 고전위로 하여 비액티브로 함으로써 도 6 및 도 7에 도시된 바와 같이 표시 장치(10)는 상태(INIT)로 동작한다. 또한 도 7에 도시된 바와 같이 상태(RST)로부터 상태(INIT)로 천이된 경우에서의 천이 후 상태를 상태(INIT)[0]로 표기한다.
상태(INIT)는 레지스터 체인(107)에 파라미터를 설정하는 상태이다. 도 7에 도시된 바와 같이 데이터 신호(SDA)의 전위가 선택 회로(203)에 의하여 선택되는 스위치군(211)에 대응되는 전위, 또는 설정 레지스터(108)로부터 외부로 출력되는 데이터(Q)에 대응되는 전위가 된다. 데이터 신호(SDA)는 클록 신호(SCL)에 동기하여 도 1에 도시된 연산 회로(120)로부터 컨트롤러(201)로 출력된다.
컨트롤러(201)는 수신한 클록 신호(SCL)의 전위에 대응되는 전위의 클록 신호(sr_clk), 및 수신한 데이터 신호(SDA)의 전위에 대응되는 전위의 데이터 신호(sr_data)를 생성하여 레지스터(204)로 출력한다. 데이터 신호(sr_data)에 대응되는 데이터는 클록 신호(sr_clk)에 동기하여 레지스터(204)에 의하여 시프트되고, 선택 신호(Lsel)(0)에 대응되는 데이터, 파라미터 신호(sr_ff)[0]에 대응되는 데이터, 및 파라미터 신호(sr_ff)[1]에 대응되는 데이터가 레지스터부(202)에 설정되고, 이 데이터가 유지된다. 또한 상태(INIT)[0]에서, 선택 신호(Lsel)(0)에 대응되는 데이터로서 저전위의 데이터가, 파라미터 신호(sr_ff)[0]에 대응되는 데이터로서 저전위의 데이터가, 파라미터 신호(sr_ff)[1]에 대응되는 데이터로서 고전위의 데이터가 각각 설정되는 것으로 한다.
레지스터 체인(107)에 파라미터 설정을 완료한 후, 컨트롤러(201)로부터 마스터 컨트롤러(102)로 설정 완료 신호(set_end)로서 고전위의 펄스 신호가 출력된다. 이로써 도 6 및 도 7에 도시된 바와 같이 표시 장치(10)는 상태(INIT)로부터 상태(SLOAD)로 천이된다. 또한 도 7에 도시된 바와 같이 상태(INIT)[0]로부터 상태(SLOAD)로 천이된 경우에서의 천이 후 상태를 상태(SLOAD)[0]로 표기한다.
상태(SLOAD)는 레지스터부(202)에 유지된 데이터를 설정 레지스터(108)가 가지는 기억 회로(220)로 출력하고, 이 데이터에 대응되는 데이터(Q)의 기억 회로(220)로의 유지 및 기억 회로(220)로부터의 출력을 하는 상태이다. 상태(SLOAD)의 기간에서, 신호(sr_load)의 전위가 고전위 즉 액티브가 되면 선택 회로(203)는 선택 신호(Lsel)(0)의 전위에 따라 스위치군(211)을 선택할 수 있다. 스위치군(211)이 선택되면 이 스위치군(211)이 가지는 스위치(210)에 전기적으로 접속되어 있는 기억 회로(220)에, 파라미터 신호(sr_ff)[0]에 대응되는 데이터(Q) 및 파라미터 신호(sr_ff)[1]에 대응되는 데이터(Q)가 유지된다. 그 후, 기억 회로(220)에 유지된 데이터(Q)가 설정 레지스터(108)의 외부로 출력된다.
또한 기억 회로(220)에 유지된 데이터(Q)는 후술하는 노멀리 오프 동작을 하기 전에, 이 데이터(Q)가 유지된 기억 회로(220)에 제공된 백업 회로에 기록하는 것이 바람직하다. 즉 기억 회로(220)가 래치 회로 등의 휘발성 기억 회로와 OS 트랜지스터 등을 가지는 비휘발성 백업 회로를 가지는 경우, 휘발성 기억 회로에 유지된 데이터(Q)를 노멀리 오프 동작을 하기 전에 비휘발성 백업 회로에 기록하는 것이 바람직하다.
상술한 바와 같이 상태(SLOAD)[0]에서는 선택 신호(Lsel)(0)에 대응되는 데이터로서 저전위의 데이터가 레지스터 체인(107)에 유지되어 있다. 이로써 도 7 및 도 8의 (A)에 도시된 바와 같이 스위치 선택 신호(sr_sw)(0)의 전위가 고전위 즉 액티브가 되고 스위치 선택 반전 신호(sr_swb)의 전위가 저전위 즉 액티브가 된다. 이상으로 스위치군(211)(0)이 선택되어 스위치군(211)(0)이 가지는 스위치(210)가 온 상태가 된다.
스위치군(211)(0)이 선택됨으로써 파라미터 신호(sr_ff)[0]에 대응되는 데이터(Q) 및 파라미터 신호(sr_ff)[1]에 대응되는 데이터(Q)가 기억 회로군(221)(0)이 가지는 기억 회로(220)에 유지되고, 이 데이터(Q)가 설정 레지스터(108)의 외부로 출력된다. 상술한 바와 같이 상태(SLOAD)[0]에서는 파라미터 신호(sr_ff)[0]에 대응되는 데이터로서 저전위의 데이터가, 파라미터 신호(sr_ff)[1]에 대응되는 데이터로서 고전위의 데이터가, 각각 레지스터 체인(107)에 유지되어 있다. 따라서 데이터(Q)(0)[0]는 그대로 저전위이며, 데이터(Q)(0)[1]는 고전위가 된다.
또한 상태(SLOAD)[0]에서 플래그 신호(sr_flag)(0)의 전위가 고전위 즉 액티브가 된다. 이로써 데이터(Q)(0)[0] 및 데이터(Q)(0)[1]가 설정 레지스터(108)의 외부로 출력된 것을 설정 레지스터 제어 시스템이 인식할 수 있다.
설정 레지스터(108)가 데이터(Q)(0)[0] 및 데이터(Q)(0)[1]를 외부로 출력하면 스위치 선택 신호(sr_sw)(0)의 전위가 저전위 즉 비액티브가 되고, 스위치 선택 반전 신호(sr_swb)(0)의 전위가 고전위 즉 비액티브가 된다. 이로써 선택 회로(203)에 의한 스위치군(211)(0)의 선택이 해제된다.
또한 설정 레지스터(108)가 데이터(Q)(0)[0] 및 데이터(Q)(0)[1]를 외부로 출력하면 신호(sr_load)의 전위가 저전위 즉 비액티브가 된다. 한편 도 7에 도시된 바와 같이 플래그 신호(sr_flag)(0)의 전위는 고전위이지만 플래그 신호(sr_flag)(1)의 전위는 저전위이기 때문에 출력 완료 신호(initial_end)의 전위는 저전위 즉 그대로 비액티브이다. 도 6에 도시된 바와 같이 신호(sr_load)의 전위가 고전위에서 저전위가 되었을 때 출력 완료 신호(initial_end)가 저전위인 경우 표시 장치(10)는 상태(SLOAD)로부터 상태(INIT)로 천이된다. 또한 도 7에 도시된 바와 같이 상태(SLOAD)[0]로부터 상태(INIT)로 천이된 경우에서의 천이 후 상태를 상태(INIT)[1]로 표기한다.
상태(INIT)[1]에서, 선택 신호(Lsel)(0)에 대응되는 데이터로서 고전위의 데이터가, 파라미터 신호(sr_ff)[0]에 대응되는 데이터로서 고전위의 데이터가, 파라미터 신호(sr_ff)[1]에 대응되는 데이터로서 저전위의 데이터가, 각각 설정되는 것으로 한다.
상태(INIT)[0]의 경우와 마찬가지로, 레지스터 체인(107)에 파라미터 설정을 완료한 후, 컨트롤러(201)로부터 마스터 컨트롤러(102)로 설정 완료 신호(set_end)로서 고전위의 펄스 신호가 출력된다. 이로써, 도 6 및 도 7에 도시된 바와 같이 표시 장치(10)는 상태(INIT)로부터 상태(SLOAD)로 천이된다. 또한 도 7에 도시된 바와 같이 상태(INIT)[1]로부터 상태(SLOAD)로 천이된 경우의 천이 후 상태를 상태(SLOAD)[1]로 표기한다.
상술한 바와 같이 상태(SLOAD)[1]에서는, 선택 신호(Lsel)(0)에 대응되는 데이터로서 고전위의 데이터가 레지스터 체인(107)에 유지되어 있다. 이로써 도 7 및 도 8의 (B)에 도시된 바와 같이 스위치 선택 신호(sr_sw)(1)의 전위가 고전위 즉 액티브가 되고, 스위치 선택 반전 신호(sr_swb)(1)의 전위가 저전위 즉 액티브가 된다. 이상으로 스위치군(211)(1)이 선택되어 스위치군(211)(1)이 가지는 스위치(210)가 온 상태가 된다.
스위치군(211)(1)이 선택됨으로써 파라미터 신호(sr_ff)[0]에 대응되는 데이터(Q) 및 파라미터 신호(sr_ff)[1]에 대응되는 데이터(Q)가 기억 회로군(221)(1)이 가지는 기억 회로(220)에 유지되고, 이 데이터(Q)가 설정 레지스터(108)의 외부로 출력된다. 상술한 바와 같이 상태(SLOAD)[1]에서는 파라미터 신호(sr_ff)[0]에 대응되는 데이터로서 고전위의 데이터가, 파라미터 신호(sr_ff)[1]에 대응되는 데이터로서 저전위의 데이터가, 각각 레지스터 체인(107)에 유지되어 있다. 따라서 데이터(Q)(1)[0]는 고전위가 되고, 데이터(Q)(1)[1]는 그대로 저전위이다.
또한 상태(SLOAD)[1]에서 플래그 신호(sr_flag)(1)의 전위가 고전위 즉 액티브가 된다. 이로써 데이터(Q)(1)[0] 및 데이터(Q)(1)[1]가 설정 레지스터(108)의 외부로 출력된 것을 설정 레지스터 제어 시스템이 인식할 수 있다.
설정 레지스터(108)가 데이터(Q)(1)[0] 및 데이터(Q)(1)[1]를 외부로 출력하면 스위치 선택 신호(sr_sw)(1)가 저전위 즉 비액티브가 되고, 스위치 선택 반전 신호(sr_swb)(1)가 고전위 즉 비액티브가 된다. 이로써 선택 회로(203)에 의한 스위치군(211)(1)의 선택이 해제된다.
또한 설정 레지스터(108)가 데이터(Q)(1)[0] 및 데이터(Q)(1)[1]를 외부로 출력하면 신호(sr_load)의 전위가 저전위 즉 비액티브가 된다. 또한 도 7에 도시된 바와 같이 상태(SLOAD)[0]에서 플래그 신호(sr_flag)(0)의 전위가 고전위가 되고 상태(SLOAD)[1]에서 플래그 신호(sr_flag)(1)의 전위가 고전위가 됨으로써 플래그 신호(sr_flag)(0) 및 플래그 신호(sr_flag)(1)의 전위의 양쪽이 고전위 즉 액티브가 된다. 이로써 출력 완료 신호(initial_end)의 전위는 고전위 즉 액티브가 된다. 도 6에 도시된 바와 같이 신호(sr_load)의 전위가 고전위에서 저전위가 되었을 때 출력 완료 신호(initial_end)의 전위가 고전위인 경우, 표시 장치(10)는 상태(SLOAD)로부터 상태(WAIT)로 천이된다. 즉 도 7에 도시된 바와 같이 표시 장치(10)는 상태(SLOAD)[1]로부터 상태(WAIT)로 천이된다.
상태(WAIT)는 프레임 시작 시까지 대기하는 상태이다. 이로써 프레임 중간에 표시 장치(10)가 상태(PROC)로 천이되어 표시 장치(10)가 이상 동작(異常 動作)을 하는 것을 억제할 수 있다.
프레임이 시작되는 타이밍에서 프레임 시작 신호(sync)의 전위가 고전위가 되고 도 6 및 도 7에 도시된 바와 같이 상태(WAIT)로부터 상태(PROC)로 천이된다. 상태(PROC)에서는 도 7에 도시된 바와 같이 화상 데이터(data)의 전위가 연산 회로(120)에 의하여 생성된 화상 데이터에 대응되는 전위가 된다.
상술한 바와 같이 화상 데이터(data)는 데이터 처리 회로(103)로 출력되고 화상 처리 및 보정 처리 등이 행해진다. 그 후 데이터 처리 회로(103)로부터 화상 데이터(sdata)가 소스 드라이버(111)로 출력된다.
이상으로 상태(PROC)에서는 화상 데이터(data)에 대응되는 화상 데이터를 화소(20)에 기록하고, 이 화상 데이터에 대응되는 화상을 디스플레이(110)에 표시할 수 있다. 이로써 디스플레이(110)에 동영상을 표시할 수 있다.
표시 장치(10)가 상태(PROC)로 동작하고 있는 경우에서, 노멀리 오프 제어 신호(noff_on)의 전위가 고전위 즉 액티브가 되면, 도 6 및 도 9에 도시된 바와 같이 프레임 시작 신호(sync)의 전위가 고전위가 된 후에 상태(NOFF)로 천이된다. 프레임 시작 신호(sync)의 전위가 고전위가 된 후에 상태(NOFF)로 천이함으로써 프레임 중간에 표시 장치(10)의 상태가 천이되어 표시 장치(10)가 이상 동작을 하는 것을 억제할 수 있다.
상태(NOFF)로 천이되면 도 9에 도시된 바와 같이 전원 정지 신호(power_off)의 전위가 고전위 즉 액티브가 된다. 이로써 표시 장치(10)가 가지는 회로 등으로의 전원 공급이 정지된다. 즉 표시 장치(10)는 노멀리 오프 동작을 한다. 또한 마스터 컨트롤러(102) 중 전원 정지 신호(power_off)를 생성하기 위하여 필요한 부분에는 전원을 계속 공급한다. 클록 신호(clk) 및 프레임 시작 신호(sync) 등의 전위는 부정이 된다.
표시 장치(10)가 상태(NOFF)로 동작하고 있는 경우에서, 전원 정지 신호(power_off)의 전위를 저전위 즉 비액티브로 하면 표시 장치(10)가 가지는 회로 등으로의 전원 공급이 다시 시작된다. 또한 노멀리 오프 제어 신호(noff_on)의 전위를 저전위 즉 비액티브로 하면 도 6 및 도 9에 도시된 바와 같이 상태(OLOAD)로 천이된다.
상태(OLOAD)로 천이된 후, 신호(sr_load)의 전위가 고전위 즉 액티브가 되면 기억 회로(220)가 가지는 백업 회로에 유지된 데이터(Q)가 판독되고, 판독된 데이터(Q)가 설정 레지스터(108)로부터 외부로 출력된다. 백업 회로에는 저전위의 데이터(Q)(0)[0], 고전위의 데이터(Q)(1)[0], 고전위의 데이터(Q)(0)[1], 및 저전위의 데이터(Q)(1)[1]가 유지되어 있다. 따라서 도 9에 도시된 바와 같이 상태(OLOAD)에서는 저전위의 데이터(Q)(0)[0], 고전위의 데이터(Q)(1)[0], 고전위의 데이터(Q)(0)[1], 및 저전위의 데이터(Q)(1)[1]가 설정 레지스터(108)로부터 외부로 출력된다.
설정 레지스터(108)로부터 외부로 데이터(Q)가 출력되면 신호(sr_load)의 전위가 저전위 즉 비액티브가 된다. 이로써 도 6 및 도 9에 도시된 바와 같이 표시 장치(10)는 상태(OLOAD)로부터 상태(WAIT)로 천이된다. 그 후 프레임이 시작되는 타이밍에서 프레임 시작 신호(sync)의 전위가 고전위가 되고 도 6 및 도 9에 도시된 바와 같이 상태(WAIT)로부터 상태(PROC)로 천이된다. 이상이 표시 장치(10)의 동작 방법의 일례이다.
도 10의 (A)는 기억 회로(130)의 구성예를 도시한 블록도이다. 기억 회로(130)는 제어부(212), 셀 어레이(213), 및 주변 회로(218)를 가진다. 주변 회로(218)는 감지 증폭 회로(214), 드라이버(215), 메인 증폭기(216), 및 입출력 회로(217)를 가진다.
제어부(212)는 기억 회로(130)를 제어하는 기능을 가진다. 예를 들어 제어부(212)는 드라이버(215), 메인 증폭기(216), 및 입출력 회로(217)를 제어한다.
드라이버(215)에는 복수의 배선(WL) 및 배선(CSEL)이 전기적으로 접속되어 있다. 드라이버(215)는 복수의 배선(WL) 및 배선(CSEL)으로 출력하는 신호를 생성한다.
셀 어레이(213)는 복수의 메모리 셀(219)을 가진다. 메모리 셀(219)은 배선(WL), 배선(LBL)(또는 배선(LBLB)), 및 배선(BGL)에 전기적으로 접속되어 있다. 배선(WL)은 워드선이고, 배선(LBL), 배선(LBLB)은 로컬 비트선이다. 도 10의 (A)의 예에서, 셀 어레이(213)의 구성은 접힘형 비트선 방식(folded-bit-line method)이지만 개방형 비트선 방식(open-bit-line method)으로 할 수도 있다.
도 10의 (B)에 메모리 셀(219)의 구성예를 도시하였다. 메모리 셀(219)은 트랜지스터(MW1)와 용량 소자(CS1)를 가진다. 여기서는, 트랜지스터(MW1)는 백 게이트를 가지는 트랜지스터이다. 트랜지스터(MW1)의 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 배선(BGL)으로는 전위(Vbg_w1)가 입력된다.
용량 소자(CS1)는 화상 데이터에 대응되는 전하를 유지하는 기능을 가진다. 트랜지스터(MW1)는 기억 회로(130)에 기록된 화상 데이터의 기록 및 판독을 제어하는 기능을 가진다. 즉 트랜지스터(MW1)는 용량 소자(CS1)에 유지된 전하의 충방전을 제어하는 기능을 가진다.
트랜지스터(MW1)는 OS 트랜지스터로 하는 것이 바람직하다. OS 트랜지스터는 오프 전류가 매우 작기 때문에 OS 트랜지스터로 메모리 셀(219)을 구성함으로써 용량 소자(CS1)로부터 전하가 누설되는 것을 억제할 수 있어 기억 회로(130)로의 전원 공급을 정지한 경우에도 오랫동안 화상 데이터를 유지할 수 있다. 또한 전위(Vbg_w1)를 음전위로 함으로써 트랜지스터(MW1)의 문턱 전압을 양전위 측으로 시프트할 수 있어 메모리 셀(219)의 유지 시간을 길게 할 수 있다.
셀 어레이(213)가 가지는 복수의 메모리 셀(219)에서, 트랜지스터(MW1)는 OS 트랜지스터이기 때문에 그 외의 회로의 트랜지스터는 예를 들어 실리콘 웨이퍼에 제작된 Si 트랜지스터로 할 수 있다. 이로써 셀 어레이(213)를 감지 증폭 회로(214)에 적층하여 제공할 수 있다. 따라서 기억 회로(130)의 회로 면적을 축소시킬 수 있다.
셀 어레이(213)는 감지 증폭 회로(214)에 적층하여 제공되어 있다. 감지 증폭 회로(214)는 복수의 감지 증폭기(SA)를 가진다. 감지 증폭기(SA)는 인접되는 배선(LBL), 배선(LBLB)(한 쌍의 로컬 비트선), 배선(GBL), 배선(GBLB)(한 쌍의 글러벌 비트선), 및 복수의 배선(CSEL)에 전기적으로 접속되어 있다. 감지 증폭기(SA)는 배선(LBL)과 배선(LBLB)의 전위차를 증폭시키는 기능을 가진다.
감지 증폭 회로(214)에는 4개의 배선(LBL)에 대하여 1개의 배선(GBL)이 제공되어 있고, 4개의 배선(LBLB)에 대하여 1개의 배선(GBLB)이 제공되어 있으나 감지 증폭 회로(214)의 구성은 도 10의 (A)의 구성예에 한정되지 않는다.
메인 증폭기(216)는 감지 증폭 회로(214) 및 입출력 회로(217)에 접속되어 있다. 메인 증폭기(216)는 배선(GBL)과 배선(GBLB)의 전위차를 증폭시키는 기능을 가진다. 메인 증폭기(216)는 생략할 수 있다.
입출력 회로(217)는 기록 데이터에 대응되는 전위를 배선(GBL)과 배선(GBLB) 또는 메인 증폭기(216)로 출력하는 기능과, 배선(GBL)과 배선(GBLB)의 전위 또는 메인 증폭기(216)의 출력 전위를 판독하여 데이터로서 외부로 출력하는 기능을 가진다. 배선(CSEL)의 신호에 의하여, 데이터를 판독하는 감지 증폭기(SA), 및 데이터를 기록하는 감지 증폭기(SA)를 선택할 수 있다. 따라서 입출력 회로(217)는 멀티플렉서 등의 선택 회로가 불필요하기 때문에 회로 구성을 간략화할 수 있어 점유 면적을 축소시킬 수 있다.
또한 기억 회로(130)는 OS 트랜지스터를 가지지 않는 구성으로 하여도 좋다. 이 경우 기억 회로(130)로서 예를 들어 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등을 사용할 수 있다.
도 11은 표시 장치(10)의 구성의 변형예를 도시한 블록도이다. 도 11에 도시된 표시 장치(10)는 컨트롤러(100)가 클록 게이팅용 회로(101)를 가지는 점이 도 1에 도시된 구성의 표시 장치(10)와 다르다. 도 11에 도시된 구성의 표시 장치(10)에서, 기억 회로(130)로부터 출력되는 화상 데이터를 화상 데이터(data_ex)로 하고, 기억 회로(130)로부터 출력되는 프레임 시작 신호를 프레임 시작 신호(sync_ex)로 하고, 클록 신호 생성 회로(160)로부터 출력되는 클록 신호를 클록 신호(clk_ex)로 한다.
클록 신호(clk_ex), 프레임 시작 신호(sync_ex), 및 화상 데이터(data_ex)는 클록 게이팅용 회로(101)로 공급된다. 클록 게이팅용 회로(101)는 클록 신호(clk_ex)에 대응되는 클록 신호(clk), 및 프레임 시작 신호(sync_ex)에 대응되는 프레임 시작 신호(sync)를 필요에 따라 마스터 컨트롤러(102)로 출력하는 기능을 가진다. 또한 클록 게이팅용 회로(101)는 화상 데이터(data_ex)에 대응되는 화상 데이터(data)를 필요에 따라 데이터 처리 회로(103)로 출력하는 기능을 가진다.
표시 장치(10)가 클록 게이팅용 회로(101)를 가짐으로써 예를 들어 표시 장치(10)가 상태(RST), 상태(INIT), 상태(SLOAD), 상태(WAIT), 또는 상태(OLOAD)로 동작하고 있는 경우 등, 마스터 컨트롤러(102)로 클록 신호(clk) 및 프레임 시작 신호(sync)를 공급할 필요가 없는 경우에, 이 신호 공급을 정지할 수 있다. 또한 화상 데이터(data)를 데이터 처리 회로(103)로 공급할 필요가 없는 경우에 화상 데이터(data)의 공급을 정지할 수 있다. 이상으로 표시 장치(10)의 소비전력을 저감할 수 있다.
도 12는 표시 장치(10)의 구성의 다른 변형예를 도시한 블록도이다. 도 12에 도시된 표시 장치(10)는 컨트롤러(100)가 터치 센서 컨트롤러(109)를 가지고 디스플레이(110)가 터치 센서(140) 및 광 센서(150)를 가지는 점을 제외하여 도 1에 도시된 표시 장치(10)와 같은 구성을 가진다. 도 12에 도시된 바와 같이 터치 센서(140)는 디스플레이(110)의 화소 어레이(113)와 중첩되는 영역을 가진다.
또한 도 12에서는, 광 센서(150)를 디스플레이(110)의 내부에 제공한 구성으로 하였으나 광 센서(150)를 디스플레이(110)의 외부에 제공한 구성으로 하여도 좋다. 또한 터치 센서(140) 및 광 센서(150)의 한쪽을 생략한 구성으로 하여도 좋다. 또한 터치 센서(140)를 생략하는 경우에는 터치 센서 컨트롤러(109)를 생략한 구성으로 할 수 있다.
터치 센서 컨트롤러(109)는 터치 센서(140)로 제어 신호를 출력하는 기능을 가진다. 이 제어 신호를 바탕으로 터치 센서(140)는 터치 동작을 인식한다.
터치 센서(140)는 디스플레이(110)로의 터치 동작에 대응된 신호(TS)를 연산 회로(120)로 출력하는 기능을 가진다. 연산 회로(120)는 신호(TS)를 바탕으로, 연산 회로(120)가 생성하는 화상 데이터로의 표시 데이터의 추가, 및 애플리케이션을 조작하는 사용자 인터페이스 처리 등을 할 수 있다.
광 센서(150)는 외광의 조도를 측정하고, 이 조도에 대응된 신호(IS)를 연산 회로(120)로 출력하는 기능을 가진다. 이로써 예를 들어 연산 회로(120)는 데이터 신호(SDA)의 일부분을 외광의 조도에 대응시킬 수 있어, 설정 레지스터(108)로부터 출력되는 파라미터의 일부를 외광의 조도에 따라 변화시킬 수 있다. 이상으로 예를 들어 디스플레이(110)에 의하여 표시되는 화상의 색상, 명도, 및 채도 등을 예를 들어 데이터 처리 회로(103) 등에 의하여 조정할 수 있다. 예를 들어 외광이 밝은 경우에는 디스플레이(110)에 의하여 표시되는 화상의 명도를 높이고, 외광이 어두운 경우에는 디스플레이(110)에 의하여 표시되는 화상의 명도를 낮출 수 있다. 이로써 예를 들어 외광의 조도와 상관없이 디스플레이(110)에 의하여 표시되는 화상의 시인성을 높일 수 있다.
도 13은 연산 회로(120)의 구체적인 구성을 도시한 블록도이다. 연산 회로(120)는 데이터 처리 회로(121), 레지스터 값 생성 회로(122), 및 컨트롤러(123)를 가진다. 신호(TS)는 예를 들어 데이터 처리 회로(121)로 입력할 수 있고, 신호(IS)는 예를 들어 레지스터 값 생성 회로(122)로 입력할 수 있다.
데이터 처리 회로(121)는 디스플레이(110)에 의하여 표시되는 화상에 대응되는 화상 데이터를 생성하는 기능을 가진다. 데이터 처리 회로(121)에 의하여 생성된 화상 데이터는 예를 들어 기억 회로(130)로 출력할 수 있다.
레지스터 값 생성 회로(122)는 데이터 신호(SDA) 및 클록 신호(SCL)를 생성하는 기능을 가진다.
컨트롤러(123)는 노멀리 오프 제어 신호(noff_on)의 논리를 전환하는 기능을 가진다. 노멀리 오프 제어 신호(noff_on)의 논리는 예를 들어 데이터 처리 회로(121) 등에 의하여 생성되는 화상 데이터를 바탕으로 결정할 수 있다.
도 14는 터치 센서(140) 및 그 주변 회로의 구성예를 도시한 블록도이다. 또한 도 14에 도시된 바와 같이 터치 센서(140) 및 그 주변 회로를 합쳐 터치 센서 유닛(149)으로 한다. 도 14에서는 터치 센서(140)가 상호 용량 터치 센서인 예를 도시하였다.
터치 센서 유닛(149)은 터치 센서(140) 및 주변 회로(145)를 가진다. 주변 회로(145)는 터치 센서 드라이버(146) 및 감지 회로(147)를 가진다. 주변 회로(145)는 전용 IC로 구성할 수 있다.
터치 센서(140)는 r개(r은 1 이상인 정수)의 배선(DRL), s개(s는 1 이상인 정수)의 배선(SNL)을 가진다. 배선(DRL)은 드라이브선이고 배선(SNL)은 감지선이다. 여기서는 제 α번의 배선(DRL)을 배선(DRL)[α]으로 기재하고, 제 β번 배선(SNL)을 배선(SNL)[β]으로 기재한다. 용량(CTαβ)는 배선(DRL)[α]과 배선(SNL)[β] 사이에 형성되는 용량이다.
r개의 배선(DRL)은 터치 센서 드라이버(146)에 전기적으로 접속되어 있다. 터치 센서 드라이버(146)는 배선(DRL)을 구동하는 기능을 가진다. s개의 배선(SNL)은 감지 회로(147)에 전기적으로 접속되어 있다. 감지 회로(147)는 배선(SNL)의 신호를 검출하는 기능을 가진다. 터치 센서 드라이버(146)에 의하여 배선(DRL)[α]이 구동되고 있을 때의 배선(SNL)[β]의 신호는 용량(CTαβ)의 용량값의 변화량의 정보를 가진다. s개의 배선(SNL)의 신호를 해석함으로써 터치의 유무, 터치 위치 등의 정보를 얻을 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 기타 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에 기재된 디스플레이(110)의 자세한 내용에 대하여 설명한다.
도 15는 디스플레이(110)의 구성예를 설명하는 블록도이다.
디스플레이(110)는 화소 어레이(113)를 가진다. 또한 디스플레이(110)는 게이트 드라이버(112) 및 소스 드라이버(111)를 가질 수 있다.
화소 어레이(113)는 일군의 복수의 화소(20)(i, 1) 내지 화소(20)(i, s), 다른 일군의 복수의 화소(20)(1, j) 내지 화소(20)(r, j), 및 주사선(G1)(i)을 가진다. 또한 주사선(G2)(i), 배선(CSCOM), 배선(ANO), 신호선(S1)(j), 및 신호선(S2)(j)을 가진다. 또한 i는 1 이상 r 이하인 정수이고, j는 1 이상 s 이하인 정수이며, r 및 s는 1 이상인 정수이다.
일군의 복수의 화소(20)(i, 1) 내지 화소(20)(i, s)는 화소(20)(i, j)를 포함하고, 일군의 복수의 화소(20)(i, 1) 내지 화소(20)(i, s)는 행 방향(도면 중에 화살표(R1)로 나타낸 방향)으로 배치된다.
다른 일군의 복수의 화소(20)(1, j) 내지 화소(20)(r, j)는 화소(20)(i, j)를 포함하고, 다른 일군의 복수의 화소(20)(1, j) 내지 화소(20)(r, j)는 행 방향과 교차되는 열 방향(도면 중에 화살표(C1)로 나타낸 방향)으로 배치된다.
주사선(G1)(i) 및 주사선(G2)(i)은 행 방향으로 배치되는 일군의 복수의 화소(20)(i, 1) 내지 화소(20)(i, s)에 전기적으로 접속된다.
열 방향으로 배치되는 다른 일군의 복수의 화소(20)(1, j) 내지 화소(20)(r, j)는 신호선(S1)(j) 및 신호선(S2)(j)에 전기적으로 접속된다.
게이트 드라이버(112)는 제어 정보를 바탕으로 선택 신호를 공급하는 기능을 가진다.
일례를 들면 제어 정보를 바탕으로 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 1개의 주사선으로 선택 신호를 공급하는 기능을 가진다. 이로써 동영상을 매끄럽게 표시할 수 있다.
예를 들어 제어 정보를 바탕으로 30Hz 미만, 바람직하게는 1Hz 미만, 보다 바람직하게는 1분에 1회 미만의 빈도로 1개의 주사선으로 선택 신호를 공급하는 기능을 가진다. 이로써 플리커(flicker)가 억제된 상태에서 정지 화상을 표시할 수 있다.
소스 드라이버(111)는 소스 드라이버(111a)와 소스 드라이버(111b)를 가진다. 소스 드라이버(111a) 및 소스 드라이버(111b)는 컨트롤러(100)로부터의 신호를 바탕으로 데이터 신호를 공급하는 기능을 가진다.
소스 드라이버(111a)는 1개의 표시 소자에 전기적으로 접속되는 화소 회로로 공급하는 데이터 신호를 생성하는 기능을 가진다. 구체적으로는 극성이 반전되는 신호를 생성하는 기능을 가진다. 이로써 예를 들어 액정 표시 소자를 구동할 수 있다.
소스 드라이버(111b)는 1개의 상기 표시 소자와는 다른 방법을 사용하여 표시하는 다른 표시 소자에 전기적으로 접속되는 화소 회로로 공급하는 데이터 신호를 생성하는 기능을 가진다. 예를 들어 유기 EL 소자를 구동할 수 있다.
예를 들어 시프트 레지스터 등 다양한 순서 회로 등을 소스 드라이버(111)로 사용할 수 있다.
예를 들어 소스 드라이버(111a) 및 소스 드라이버(111b)가 집적된 집적 회로를 소스 드라이버(111)로 사용할 수 있다. 구체적으로는 실리콘 기판 위에 형성된 집적 회로를 소스 드라이버(111)로 사용할 수 있다.
소스 드라이버(111)를 컨트롤러(100)와 같은 집적 회로에 포함하여도 좋다. 구체적으로는 실리콘 기판 위에 형성된 집적 회로를 컨트롤러(100) 및 소스 드라이버(111)로 사용할 수 있다.
예를 들어 COG(Chip on glass)법 또는 COF(Chip on Film)법을 사용하여 상기 집적 회로를 단자에 실장할 수 있다. 구체적으로는 이방성 도전막을 사용하여 집적 회로를 단자에 실장할 수 있다.
도 16은 화소(20)의 구성예를 도시한 회로도이다. 화소(20)(i, j)는 반사 소자(21a)(i, j) 및 발광 소자(21b)(i, j)를 구동하는 기능을 가진다. 이로써 예를 들어 동일한 공정으로 형성할 수 있는 화소 회로를 사용하여, 반사 소자(21a)와, 반사 소자(21a)와는 다른 방법으로 표시를 하는 발광 소자(21b)를 구동할 수 있다. 반사형의 표시 소자인 반사 소자(21a)를 사용하여 표시함으로써 소비전력을 저감할 수 있다. 또는 외광이 밝은 환경에서 높은 콘트라스트로 화상을 양호하게 표시할 수 있다. 빛을 사출하는 표시 소자인 발광 소자(21b)를 사용하여 표시함으로써 어두운 환경에서도 화상을 양호하게 표시할 수 있다.
또한 반사 소자(21a) 및 발광 소자(21b)의 양쪽을 사용하여 표시할 수도 있다. 또한 반사 소자(21a) 및 발광 소자(21b)의 양쪽을 사용하는 표시를 하이브리드 표시라고 부를 수 있다. 또한 하이브리드 표시를 하는 기능을 가지는 디스플레이를 하이브리드 디스플레이라고 부를 수 있다.
하이브리드 표시란 1개의 패널에서, 반사광과 자발광을 병용하여 색조 또는 빛의 강도를 서로 보완함으로써 문자 및/또는 화상을 표시하는 방법이다. 또는 하이브리드 표시란 동일 화소 또는 동일 부화소에서 복수의 표시 소자로부터 각각의 빛을 사용하여 문자 및/또는 화상을 표시하는 방법이다. 단, 하이브리드 표시를 하는 하이브리드 디스플레이를 국소적으로 보면 복수의 표시 소자 중 어느 1개를 사용하여 표시되는 화소 또는 부화소와, 복수의 표시 소자 중 2개 이상을 사용하여 표시되는 화소 또는 부화소를 가지는 경우가 있다.
또한, 본 명세서 등에서, 상기 구성 중 어느 하나 또는 복수의 표현을 만족시키는 것을 하이브리드 표시라고 한다.
또한 하이브리드 디스플레이는 동일 화소 또는 동일 부화소에 복수의 표시 소자를 가진다. 또한 복수의 표시 소자로서는 예를 들어 빛을 반사하는 반사형 소자와, 빛을 사출하는 자발광 소자를 들 수 있다. 또한 반사형 소자와 자발광 소자는 서로 독립적으로 제어할 수 있다. 하이브리드 디스플레이는 표시부에서 반사광 및 자발광 중 어느 하나 또는 양쪽을 사용하여 문자 및/또는 화상을 표시하는 기능을 가진다.
화소(20)(i, j)는 신호선(S1)(j), 신호선(S2)(j), 주사선(G1)(i), 주사선(G2)(i), 배선(CSCOM), 및 배선(ANO)에 전기적으로 접속된다.
화소(20)(i, j)는 스위치(SW1), 용량 소자(C11), 스위치(SW2), 트랜지스터(M), 및 용량 소자(C12)를 포함한다.
주사선(G1)(i)에 전기적으로 접속되는 게이트 전극과, 신호선(S1)(j)에 전기적으로 접속되는 제 1 전극을 가지는 트랜지스터를 스위치(SW1)로 사용할 수 있다.
용량 소자(C11)는 스위치(SW1)로 사용되는 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극과, 배선(CSCOM)에 전기적으로 접속되는 제 2 전극을 가진다.
주사선(G2)(i)에 전기적으로 접속되는 게이트 전극과, 신호선(S2)(j)에 전기적으로 접속되는 제 1 전극을 가지는 트랜지스터를 스위치(SW2)로 사용할 수 있다.
트랜지스터(M)는 스위치(SW2)로 사용되는 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트 전극과, 배선(ANO)에 전기적으로 접속되는 제 1 전극을 가진다.
또한 트랜지스터(M)는 제 1 게이트 전극과 제 2 게이트 전극을 가져도 좋다. 제 1 게이트 전극과 제 2 게이트 전극은 전기적으로 접속되어 있어도 좋다. 제 1 게이트 전극과 제 2 게이트 전극은 반도체막을 사이에 개재(介在)하여 서로 중첩되는 영역을 가지는 것이 바람직하다.
용량 소자(C12)는 스위치(SW2)로 사용되는 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극과, 트랜지스터(M)의 제 1 전극에 전기적으로 접속되는 제 2 전극을 가진다.
반사 소자(21a)(i, j)의 제 1 전극을 스위치(SW1)로 사용되는 트랜지스터의 제 2 전극에 전기적으로 접속한다. 또한 반사 소자(21a)(i, j)의 제 2 전극을 배선(VCOM1)에 전기적으로 접속한다. 이로써 반사 소자(21a)(i, j)를 구동할 수 있다.
발광 소자(21b)(i, j)의 제 1 전극을 트랜지스터(M)의 제 2 전극에 전기적으로 접속하고, 발광 소자(21b)(i, j)의 제 2 전극을 배선(VCOM2)에 전기적으로 접속한다. 이로써 발광 소자(21b)(i, j)를 구동할 수 있다.
용량 소자(C11)는 반사 소자(21a)를 사용하여 표시되는 화상에 대응되는 화상 데이터, 즉 반사 소자(21a)에 의하여 반사되는 빛의 휘도에 대응되는 전하를 유지하는 기능을 가진다. 용량 소자(C12)는 발광 소자(21b)를 사용하여 표시되는 화상에 대응되는 화상 데이터, 즉 발광 소자(21b)의 발광 강도에 대응되는 전하를 유지하는 기능을 가진다.
스위치(SW1)는 용량 소자(C11)로의 화상 데이터의 기록 및 유지를 제어하는 기능을 가진다. 스위치(SW1)가 온 상태인 경우에는 화상 데이터가 신호선(S1)을 통하여 용량 소자(C11)에 기록되고, 스위치(SW1)가 오프 상태인 경우에는 화상 데이터가 용량 소자(C11)에 유지된다.
스위치(SW2)는 용량 소자(C12)로의 화상 데이터의 기록 및 유지를 제어하는 기능을 가진다. 스위치(SW2)가 온 상태인 경우에는 화상 데이터가 신호선(S2)을 통하여 용량 소자(C12)에 기록되고, 스위치(SW2)가 오프 상태인 경우에는 화상 데이터가 용량 소자(C12)에 유지된다.
스위치(SW1) 및 스위치(SW2)는 OS 트랜지스터로 하는 것이 바람직하다. OS 트랜지스터는 오프 전류가 매우 작기 때문에 용량 소자(C11) 및 용량 소자(C12)에 화상 데이터가 오랫동안 유지될 수 있다. 즉 화소(20)에서 화상 데이터를 오랫동안 유지할 수 있다. 따라서 일정 기간 내의 화소(20)로의 화상 데이터 기록 횟수를 적게 하여도 화소(20)에 유지된 화상 데이터를 바탕으로 디스플레이(110)에 화상을 계속 표시할 수 있다. 예를 들어 1프레임마다 화소(20)에 화상 데이터를 기록하지 않아도, 즉 1프레임마다 리프레시 동작을 하지 않아도 화소(20)에 유지된 화상 데이터를 바탕으로 디스플레이(110)에 화상을 계속 표시할 수 있다. 이로써 표시 장치(10)의 소비전력을 저감할 수 있다.
도 17은 디스플레이(110)의 구성을 설명하는 도면이다. 도 17의 (A)는 디스플레이(110)의 상면도이고, 도 17의 (B)는 도 17의 (A)에 도시된 디스플레이(110)의 화소의 일부를 설명하는 상면도이다. 도 17의 (C)는 도 17의 (B)에 도시된 화소의 구성을 설명하는 모식도이다.
도 17의 (A)에서는 플렉시블 프린트 기판(FPC1) 위에 소스 드라이버(111)와 단자(519B)가 배치되어 있다.
도 17의 (C)에서 화소(20)(i, j)는 반사 소자(21a)(i, j) 및 발광 소자(21b)(i, j)를 가진다.
도 18 및 도 19는 디스플레이(110)의 구성을 설명하기 위한 단면도이다. 도 18의 (A)는 도 17의 (A)의 절단선 X1-X2, 절단선 X3-X4, 및 절단선 X5-X6의 단면도이고, 도 18의 (B)는 도 18의 (A)의 일부를 설명하기 위한 도면이다.
도 19의 (A)는 도 17의 (B)의 절단선 X7-X8, 절단선 X9-X10의 단면도이고, 도 19의 (B)는 도 19의 (A)의 일부를 설명하기 위한 도면이다.
이하에서, 도 18 및 도 19를 사용하여 디스플레이(110)의 각 구성 요소에 대하여 설명한다.
제작 공정 중의 열처리에 견딜 수 있을 정도의 내열성을 가지는 재료를 기판(570) 등에 사용할 수 있다. 예를 들어, 두께가 0.7mm 이하 0.1mm 이상인 재료를 기판(570)에 사용할 수 있다. 구체적으로는, 두께 0.1mm 정도까지 연마된 재료를 사용할 수 있다.
예를 들어, 제 6 세대(1500mm×1850mm), 제 7 세대(1870mm×2200mm), 제 8 세대(2200mm×2400mm), 제 9 세대(2400mm×2800mm), 제 10 세대(2950mm×3400mm) 등의 면적이 큰 유리 기판을 기판(570) 등에 사용할 수 있다. 이로써, 대형 표시 장치를 제작할 수 있다.
유기 재료, 무기 재료, 또는 유기 재료와 무기 재료 등의 복합 재료 등을 기판(570) 등에 사용할 수 있다. 예를 들어, 유리, 세라믹, 금속 등의 무기 재료를 기판(570) 등에 사용할 수 있다.
구체적으로는, 무알칼리 유리, 소다 석회 유리, 포타슘 유리, 크리스털 유리, 알루미노규산 유리, 강화 유리, 화학 강화 유리, 석영, 또는 사파이어 등을 기판(570) 등에 사용할 수 있다. 구체적으로는, 무기 산화물막, 무기 질화물막, 또는 무기 산질화물막 등을 기판(570) 등에 사용할 수 있다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등을 기판(570) 등에 사용할 수 있다. 스테인리스강 또는 알루미늄 등을 기판(570) 등에 사용할 수 있다.
예를 들어, 실리콘이나 탄소화 실리콘으로 이루어지는 단결정 반도체 기판 및 다결정 반도체 기판, 실리콘 저마늄 등의 화합물 반도체 기판, SOI 기판 등을 기판(570) 등에 사용할 수 있다. 이로써, 반도체 소자를 기판(570) 등에 형성할 수 있다.
예를 들어, 수지, 수지 필름, 또는 플라스틱 등의 유기 재료를 기판(570) 등에 사용할 수 있다. 구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 또는 아크릴 수지 등의 수지 필름 또는 수지판을 기판(570) 등에 사용할 수 있다.
예를 들어, 금속판, 박판 형상의 유리판, 또는 무기 재료 등의 막을 수지 필름 등에 접합시킨 복합 재료를 기판(570) 등에 사용할 수 있다. 예를 들어, 섬유 형상 또는 입자 형상의 금속, 유리, 또는 무기 재료 등을 수지 필름에 분산시킨 복합 재료를 기판(570) 등에 사용할 수 있다. 예를 들어, 섬유 형상 또는 입자 형상의 수지, 또는 유기 재료 등을 무기 재료에 분산시킨 복합 재료를 기판(570) 등에 사용할 수 있다.
또한, 단층의 재료 또는 복수 층이 적층된 재료를 기판(570) 등에 사용할 수 있다. 예를 들어, 기재와, 기재에 포함되는 불순물의 확산을 방지하는 절연막 등이 적층된 재료를 기판(570) 등에 사용할 수 있다. 구체적으로는 유리와, 유리에 포함되는 불순물의 확산을 방지하는 산화 실리콘층, 질화 실리콘층, 또는 산화질화 실리콘층 등 중에서 선택된 하나 또는 복수의 막이 적층된 재료를 기판(570) 등에 사용할 수 있다. 또는, 수지와, 수지를 투과하는 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막, 또는 산화질화 실리콘막 등이 적층된 재료를 기판(570) 등에 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 또는 아크릴 수지 등의 수지 필름, 수지판, 또는 적층 재료 등을 기판(570) 등에 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 폴리우레탄, 아크릴 수지, 에폭시 수지, 또는 실리콘(silicone) 등의 실록산 결합을 가지는 수지를 포함한 재료를 기판(570) 등에 사용할 수 있다.
구체적으로는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 또는 아크릴 수지 등을 기판(570) 등에 사용할 수 있다. 또는, 사이클로올레핀폴리머(COP), 사이클로올레핀공중합체(COC) 등을 사용할 수 있다.
또한, 종이 또는 목재 등을 기판(570) 등에 사용할 수 있다.
예를 들어, 가요성을 가지는 기판을 기판(570) 등에 사용할 수 있다.
또한, 트랜지스터 또는 용량 소자 등을 기판에 직접 형성하는 방법을 이용할 수 있다. 또한, 예를 들어, 제작 공정 중의 가열에 대한 내열성을 가지는 공정용 기판에 트랜지스터 또는 용량 소자 등을 형성하고, 형성된 트랜지스터 또는 용량 소자 등을 기판(570) 등으로 전치(轉置)하는 방법을 이용할 수 있다. 이로써, 예를 들어, 가요성을 가지는 기판에 트랜지스터 또는 용량 소자 등을 형성할 수 있다.
투광성을 가지는 재료를 기판(770)에 사용할 수 있다. 구체적으로는, 기판(570)에 사용할 수 있는 재료 중에서 선택된 재료를 기판(770)에 사용할 수 있다.
표시 패널 중 사용자와 가까운 측에 배치되는 기판(770)에는, 예를 들어 알루미노규산 유리, 강화 유리, 화학 강화 유리, 또는 사파이어 등을 적합하게 사용할 수 있다. 이로써, 사용에 따른 표시 패널이 파손이나 손상을 방지할 수 있다.
또한, 예를 들어, 두께 0.7mm 이하 0.1mm 이상인 재료를 기판(770)에 사용할 수 있다. 구체적으로는, 두께를 얇게 하기 위하여 연마된 기판을 사용할 수 있다. 이로써, 기능막(770D)을 반사 소자(21a)(i, j)와 가깝게 배치할 수 있다. 결과적으로 화상의 블러(blur)를 저감하여 화상을 선명히 표시할 수 있다.
구조체(KB1)로서, 예를 들어, 유기 재료, 무기 재료, 또는 유기 재료와 무기 재료의 복합 재료를 사용할 수 있다. 이로써, 구조체(KB1) 등을 끼우는 구성들 사이에 소정의 간격을 둘 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록산, 또는 아크릴 수지 등, 또는 이들 중에서 선택된 복수의 수지의 복합 재료 등을 구조체(KB1)에 사용할 수 있다. 또한, 감광성을 가지는 재료를 사용하여 형성하여도 좋다.
밀봉재(705)로서 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 사용할 수 있다.
예를 들어, 열용융성 수지 또는 경화성 수지 등의 유기 재료를 밀봉재(705) 등에 사용할 수 있다.
예를 들어, 반응 경화형 접착제, 광 경화형 접착제, 열 경화형 접착제, 또는/및 혐기형(嫌氣型) 접착제 등의 유기 재료를 밀봉재(705) 등에 사용할 수 있다.
구체적으로는, 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, 및 EVA(에틸렌바이닐아세테이트) 수지 등을 포함한 접착제를 밀봉재(705) 등에 사용할 수 있다.
밀봉재(705)에 사용할 수 있는 재료를 접합층(505)에 사용할 수 있다.
예를 들어, 절연성 무기 재료, 절연성 유기 재료, 또는 무기 재료와 유기 재료를 포함한 절연성 복합 재료를 절연막(521) 및 절연막(518) 등에 사용할 수 있다.
구체적으로는, 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물막 등, 또는 이들 중에서 선택된 복수를 적층한 적층 재료를 절연막(521) 및 절연막(518) 등에 사용할 수 있다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등, 또는 이들 중에서 선택된 복수를 적층한 적층 재료를 포함한 막을 절연막(521) 및 절연막(518) 등에 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록산, 또는 아크릴 수지 등, 또는 이들 중에서 선택된 복수의 수지의 적층 재료 또는 복합 재료 등을 절연막(521) 및 절연막(518) 등에 사용할 수 있다. 또한, 감광성을 가지는 재료를 사용하여 형성하여도 좋다.
이로써, 예를 들어, 절연막(521) 및 절연막(518)과 중첩되는 다양한 구조에 기인한 단차를 평탄화할 수 있다.
예를 들어, 절연막(521)에 사용할 수 있는 재료를 절연막(528)에 사용할 수 있다. 구체적으로는, 두께 1μm의 폴리이미드를 포함한 막을 절연막(528)에 사용할 수 있다.
예를 들어, 절연막(521)에 사용할 수 있는 재료를 절연막(501A)에 사용할 수 있다. 또한, 예를 들어, 수소를 공급하는 기능을 가지는 재료를 절연막(501A)에 사용할 수 있다.
구체적으로는, 실리콘 및 산소를 포함한 재료와 실리콘 및 질소를 포함한 재료를 적층한 재료를 절연막(501A)에 사용할 수 있다. 예를 들어, 가열 등에 의하여 수소를 방출하고 방출된 수소를 다른 구성으로 공급하는 기능을 가지는 재료를 절연막(501A)에 사용할 수 있다. 구체적으로는, 제작 공정 중에 들어온 수소를 가열 등에 의하여 방출하고 다른 구성으로 공급하는 기능을 가지는 재료를 절연막(501A)에 사용할 수 있다.
예를 들어, 원료 가스에 실레인 등을 사용하는 화학 기상 성장법에 의하여 형성된 실리콘 및 산소를 포함한 막을 절연막(501A)에 사용할 수 있다.
구체적으로는 실리콘 및 산소를 포함하고 두께 200nm 이상 600nm 이하의 재료와 실리콘 및 질소를 포함하고 두께 200nm 정도의 재료를 적층한 재료를 절연막(501A)에 사용할 수 있다.
예를 들어, 절연막(521)에 사용할 수 있는 재료를 절연막(501C)에 사용할 수 있다. 구체적으로는, 실리콘 및 산소를 포함한 재료를 절연막(501C)에 사용할 수 있다. 이로써, 화소 회로 또는 발광 소자 등으로의 불순물의 확산을 억제할 수 있다.
예를 들어, 실리콘, 산소, 및 질소를 포함하고 두께 200nm의 막을 절연막(501C)에 사용할 수 있다.
예를 들어, 두께가 10nm 이상 500nm 이하, 바람직하게는 10nm 이상 100nm 이하인 막을 중간막(754A), 중간막(754B), 및 중간막(754C)에 사용할 수 있다. 또한, 본 명세서에서 중간막(754A), 중간막(754B), 또는 중간막(754C)을 중간막이라고 한다.
예를 들어, 수소를 투과 또는 공급하는 기능을 가지는 재료를 중간막에 사용할 수 있다. 예를 들어, 도전성을 가지는 재료를 중간막에 사용할 수 있다. 예를 들어, 투광성을 가지는 재료를 중간막에 사용할 수 있다.
구체적으로는, 인듐 및 산소를 포함한 재료, 인듐, 갈륨, 아연, 및 산소를 포함한 재료, 또는 인듐, 주석, 및 산소를 포함한 재료 등을 중간막에 사용할 수 있다. 또한, 이들 재료는 수소를 투과시키는 기능을 가진다.
구체적으로는, 인듐, 갈륨, 아연, 및 산소를 포함하고 두께가 50nm인 막 또는 두께가 100nm인 막을 중간막에 사용할 수 있다.
또한, 에칭 스토퍼로서 기능하는 막이 적층된 재료를 중간막에 사용할 수 있다. 구체적으로는, 인듐, 갈륨, 아연, 및 산소를 포함하고 두께가 50nm인 막과, 인듐, 주석, 및 산소를 포함하고 두께가 20nm인 막을 이 순서대로 적층한 적층 재료를 중간막에 사용할 수 있다.
예를 들어 도전성을 가지는 재료를 배선 등에 사용할 수 있다. 구체적으로는, 도전성을 가지는 재료를 신호선(S1)(j), 신호선(S2)(j), 주사선(G1)(i), 주사선(G2)(i), 배선(CSCOM), 배선(ANO), 단자(519B), 단자(519C), 도전막(511B), 또는 도전막(511C) 등에 사용할 수 있다.
예를 들어, 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등을 배선 등에 사용할 수 있다.
구체적으로는, 알루미늄, 금, 백금, 은, 구리, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 또는 망가니즈 중에서 선택된 금속 원소 등을 배선 등에 사용할 수 있다. 또는, 상술한 금속 원소를 포함한 합금 등을 배선 등에 사용할 수 있다. 특히, 구리와 망가니즈의 합금이 습식 에칭법을 이용한 미세 가공에 적합하다.
구체적으로는, 알루미늄막 위에 타이타늄막이 적층되는 2층 구조, 질화 타이타늄막 위에 타이타늄막이 적층되는 2층 구조, 질화 타이타늄막 위에 텅스텐막이 적층되는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막이 적층되는 2층 구조, 타이타늄막, 알루미늄막, 및 타이타늄막이 이 순서대로 적층되는 3층 구조 등을 배선 등에 사용할 수 있다.
구체적으로는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 배선 등에 사용할 수 있다.
구체적으로는, 그래핀 또는 그래파이트를 포함한 막을 배선 등에 사용할 수 있다.
예를 들어, 산화 그래핀을 포함한 막을 형성하고 산화 그래핀을 포함한 막을 환원함으로써, 그래핀을 포함한 막을 형성할 수 있다. 환원 방법으로서는 가열 방법이나 환원제를 사용하는 방법 등을 들 수 있다.
예를 들어, 금속 나노 와이어를 포함한 막을 배선 등에 사용할 수 있다. 구체적으로는, 은을 포함한 나노 와이어를 사용할 수 있다.
구체적으로는, 도전성 고분자를 배선 등에 사용할 수 있다.
또한, 예를 들어, 도전 재료(ACF1)를 사용하여 단자(519B)와 가요성 플렉시블 프린트 기판(FPC1)을 전기적으로 접속할 수 있다.
반사 소자(21a)(i, j)는 빛의 반사를 제어하는 기능을 가지는 표시 소자이며, 예를 들어, 액정 소자, 전기 영동 소자, 또는 MEMS 표시 소자 등을 사용할 수 있다. 구체적으로는, 반사형 액정 표시 소자를 반사 소자(21a)(i, j)에 사용할 수 있다. 반사형 표시 소자를 사용함으로써, 표시 패널의 소비전력을 억제할 수 있다.
예를 들어, IPS(In-Plane-Switching) 모드, TN(Twisted Nematic) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등의 구동 방법을 이용하여 구동할 수 있는 액정 소자를 사용할 수 있다.
또한, 예를 들어, 수직 배향(VA) 모드, 구체적으로는, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ECB(Electrically Controlled Birefringence) 모드, CPA(Continuous Pinwheel Alignment) 모드, ASV(Advanced Super-View) 모드 등의 구동 방법을 이용하여 구동할 수 있는 액정 소자를 사용할 수 있다.
또한, 반사 소자(21)(i, j)가 액정 소자인 경우, 상기 액정 소자에 사용되는 액정 재료의 고유 저항률은 1.0×1013Ω·cm 이상, 바람직하게는 1.0×1014Ω·cm 이상, 더 바람직하게는 1.0×1015Ω·cm 이상이다. 또한, 상기 액정에는 네거티브형 액정 재료를 사용하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 일정 기간 내의 화상 데이터의 기록 횟수를 줄여도, 액정의 투과율의 변동을 억제할 수 있다. 예를 들어, 1프레임마다 화소(20)에 화상 데이터를 기록하지 않아도, 즉, 1프레임마다 리프래시 동작을 하지 않아도, 액정의 투과율의 변동을 억제할 수 있다. 액정의 투과율의 변동을 억제함으로써, 디스플레이(110)에 표시되는 화상의 화질 저하를 억제할 수 있다.
또한, 반사 소자(21a)로서, 투과형 표시 소자를 사용하여도 좋다. 예를 들어, 반사 소자(21a)로서 투과형 또는 반투과형 표시 소자를 사용하여도 좋다.
반사 소자(21a)(i, j)는 전극(751)(i, j), 전극(752), 및 액정 재료를 포함한 층(753)을 가진다. 층(753)은 전극(751)(i, j)과 전극(752) 사이의 전압을 사용하여 배향을 제어할 수 있는 액정 재료를 포함한다. 예를 들어, 층(753)의 두께 방향(세로 방향이라고도 함), 세로 방향과 교차되는 방향(가로 방향 또는 경사 방향이라고도 함)의 전계를 액정 재료의 배향을 제어하는 전계에 사용할 수 있다.
예를 들어, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 층(753)에 사용할 수 있다. 또는, 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타내는 액정 재료를 사용할 수 있다. 또는, 블루상을 나타내는 액정 재료를 사용할 수 있다.
예를 들어, 배선 등에 사용되는 재료를 전극(751)(i, j)에 사용할 수 있다. 구체적으로는, 반사막을 전극(751)(i, j)에 사용할 수 있다. 예를 들어, 투광성을 가지는 도전막과 개구부를 가지는 반사막을 적층한 재료를 전극(751)(i, j)에 사용할 수 있다.
예를 들어, 도전성을 가지는 재료를 전극(752)에 사용할 수 있다. 가시광에 대한 투광성을 가지는 재료를 전극(752)에 사용할 수 있다.
예를 들어, 도전성 산화물, 빛을 투과시킬 정도로 얇은 금속막 또는 금속 나노와이어를 전극(752)에 사용할 수 있다.
구체적으로는, 인듐을 포함한 도전성 산화물을 전극(752)에 사용할 수 있다. 또는, 두께가 1nm 이상 10nm 이하인 금속 박막을 전극(752)에 사용할 수 있다. 또한, 은을 포함한 금속 나노 와이어를 전극(752)에 사용할 수 있다.
구체적으로는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연, 및 알루미늄이 첨가된 산화 아연 등을 전극(752)에 사용할 수 있다.
예를 들어, 가시광을 반사하는 재료를 반사막에 사용할 수 있다. 구체적으로는, 은을 포함한 재료를 반사막에 사용할 수 있다. 예를 들어, 은 및 팔라듐 등을 포함한 재료, 또는 은 및 구리 등을 포함한 재료를 반사막에 사용할 수 있다.
반사막은 예를 들어 층(753)을 투과하는 빛을 반사한다. 이로써, 반사 소자(21a)(i, j)를 반사형 표시 소자로 할 수 있다. 또한, 예를 들어, 표면에 요철을 가지는 재료를 반사막에 사용할 수 있다. 이로써, 입사되는 빛이 다양한 방향으로 반사됨으로써 백색으로 표시될 수 있다.
예를 들어 전극(751)(i, j) 등을 반사막에 사용할 수 있다.
예를 들어, 층(753)과 전극(751)(i, j) 사이에 끼워지는 영역을 가지는 막을 반사막에 사용할 수 있다. 또는, 전극(751)(i, j)이 투광성을 가지는 경우, 전극(751)(i, j)을 사이에 개재하여 층(753)과 중첩되는 영역을 가지는 막을 반사막에 사용할 수 있다.
반사막은 예를 들어 발광 소자(21b)(i, j)가 사출하는 빛을 차단하지 않는 영역을 가지는 것이 바람직하다. 예를 들어 하나 또는 복수의 개구부(751H)를 가지는 형상을 반사막에 사용하는 것이 바람직하다.
다각형, 사각형, 타원형, 원형, 또는 십자 등의 형상을 개구부에 사용할 수 있다. 또한, 스트라이프 형상, 슬릿 형상, 체크 무늬 형상을 개구부(751H)에 사용할 수 있다.
개구부가 아닌 부분의 총면적에 대한 개구부(751H)의 총면적의 비의 값이 지나치게 크면, 반사 소자(21a)(i, j)를 사용한 표시가 어둡게 된다.
또한, 개구부가 아닌 부분의 총면적에 대한 개구부(751H)의 총면적의 비의 값이 지나치게 작으면, 발광 소자(21b)(i, j)를 사용한 표시가 어둡게 된다.
도 20은 디스플레이(110)의 화소에 사용할 수 있는 반사막의 형상을 설명하기 위한 모식도이다.
예를 들어, 화소(20)(i, j)에 인접한 화소(20)(i, j+1)의 개구부(751H)는 화소(20)(i, j)의 개구부(751H)를 통과하는 행 방향(도면 중 화살표(R1)로 나타낸 방향)으로 연장되는 직선 상에 배치되지 않는다(도 20의 (A) 참조). 또는, 예를 들어, 화소(20)(i, j)에 인접한 화소(20)(i+1, j)의 개구부(751H)는 화소(20)(i, j)의 개구부(751H)를 통과하는 열 방향(도면 중 화살표(C1)로 나타낸 방향)으로 연장되는 직선 상에 배치되는지 않다(도 20의 (B) 참조).
예를 들어, 화소(20)(i, j+2)의 개구부(751H)는 화소(20)(i, j)의 개구부(751H)를 통과하는 행 방향으로 연장되는 직선 상에 배치된다(도 20의 (A) 참조). 또한, 화소(20)(i, j+1)의 개구부(751H)는 화소(20)(i, j)의 개구부(751H)와 화소(20)(i, j+2)의 개구부(751H) 사이에서 상기 직선과 직교되는 직선 상에 배치된다.
또는, 예를 들어, 화소(20)(i+2, j)의 개구부(751H)는 화소(20)(i, j)의 개구부(751H)를 통과하는 열 방향으로 연장되는 직선 상에 배치된다(도 20의 (B) 참조). 또한, 예를 들어, 화소(20)(i+1, j)의 개구부(751H)는 화소(20)(i, j)의 개구부(751H)와 화소(20)(i+2, j)의 개구부(751H) 사이에서 상기 직선과 직교되는 직선 상에 배치된다.
이로써, 하나의 화소에 인접한 다른 화소의 개구부와 중첩되는 영역을 가지는 발광 소자를, 하나의 화소의 개구부와 중첩되는 영역을 가지는 발광 소자로부터 떨어지게 할 수 있다. 또는, 하나의 화소에 인접한 다른 화소의 발광 소자에, 하나의 화소의 발광 소자가 표시하는 색과 상이한 색깔을 표시하는 표시 소자를 배치할 수 있다. 또는, 상이한 색깔을 표시하는 복수의 표시 소자를 인접하여 배치하는 난이도를 경감할 수 있다.
또한, 예를 들어, 발광 소자(21b)(i, j)가 사출하는 빛을 차단하지 않는 영역(751E)을 형성하기 위하여, 단부를 잘라낸 듯한 형상을 가지는 재료를 반사막에 사용할 수 있다(도 20의 (C) 참조). 구체적으로는, 열 방향(도면 중 화살표(C1)로 나타낸 방향)이 짧아지도록 단부를 잘라낸 전극(751)(i, j)을 반사막에 사용할 수 있다.
예를 들어, 폴리이미드 등을 포함한 재료를 배향막(AF1) 및 배향막(AF2)에 사용할 수 있다. 구체적으로는, 액정 재료가 소정의 방향으로 배향되도록 러빙 처리 또는 광 배향 기술을 사용하여 형성된 재료를 사용할 수 있다.
예를 들어, 배향막(AF1) 또는 배향막(AF2)으로서 가용성 폴리이미드를 포함한 막을 사용할 수 있다. 이로써, 배향막(AF1) 또는 배향막(AF2)을 형성할 때 필요한 온도를 낮출 수 있다. 결과적으로, 배향막(AF1) 또는 배향막(AF2) 형성 시에 다른 구성에 대한 손상을 경감할 수 있다.
소정의 색깔의 빛을 투과시키는 재료를 착색막(CF1) 및 착색막(CF2)에 사용할 수 있다. 이로써, 착색막(CF1) 또는 착색막(CF2)을 예를 들어 컬러 필터에 사용할 수 있다. 예를 들어, 청색, 녹색, 또는 적색의 빛을 투과시키는 재료를 착색막(CF1) 또는 착색막(CF2)에 사용할 수 있다. 또한, 황색 또는 백색의 빛 등을 투과시키는 재료를 착색막(CF1) 또는 착색막(CF2)에 사용할 수 있다.
또한, 조사된 빛을 소정의 색깔의 빛으로 변환하는 기능을 가지는 재료를 착색막(CF2)에 사용할 수 있다. 구체적으로는, 퀀텀닷(quantum dot)을 착색막(CF2)에 사용할 수 있다. 이로써, 색 순도가 높은 표시로 할 수 있다.
빛의 투과를 방해하는 재료를 차광막(BM)에 사용할 수 있다. 이로써, 차광막(BM)을 예를 들어 블랙 매트릭스에 사용할 수 있다.
예를 들어, 폴리이미드, 에폭시 수지, 및 아크릴 수지 등을 절연막(771)에 사용할 수 있다.
반사 방지 필름, 편광 필름, 위상차 필름, 광 확산 필름, 또는 집광 필름 등을 기능막(770P) 및 기능막(770D)에 사용할 수 있다.
구체적으로는, 이색성 색소를 포함한 막을 기능막(770P) 또는 기능막(770D)에 사용할 수 있다. 또는, 기재의 표면과 교차되는 방향을 따른 축을 가지는 기둥상 구조를 가지는 재료를 기능막(770P) 또는 기능막(770D)에 사용할 수 있다. 이로써, 빛이 축을 따른 방향으로 투과되기 쉬워지고 다른 방향으로 산란되기 쉬워질 수 있다.
또한, 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성(撥水性)의 막, 사용에 따른 손상의 발생을 억제하는 하드코트막 등을 기능막(770P)에 사용할 수 있다.
구체적으로는, 원 편광 필름을 기능막(770P)에 사용할 수 있다. 또한, 광 확산 필름을 기능막(770D)에 사용할 수 있다.
발광 소자(21b)(i, j)로서, 유기 일렉트로루미네선스 소자, 무기 일렉트로루미네선스 소자 등의 EL 소자 외에, 발광 다이오드 등을 사용할 수 있다. 또는, 퀀텀닷을 사용할 수 있다. 또는, 발광 소자(21b)(i, j)로서, 투과형 표시 소자, 예를 들어 투과형 액정 소자와, 백라이트를 조합한 구성으로 하여도 좋다.
발광 소자(21b)(i, j)는 전극(551)(i, j)과, 전극(552)과, 발광성의 재료를 포함하는 층(553)(j)을 가진다.
예를 들어, 발광성 유기 화합물을 층(553)(j)에 사용할 수 있다.
예를 들어, 퀀텀닷을 층(553)(j)에 사용할 수 있다. 이로써, 반값폭이 좁고, 선명한 색깔의 빛을 발할 수 있다.
또한, 퀀텀닷은 수 nm 크기의 반도체 나노 결정이고 1×103개 내지 1×106개 정도의 원자로 구성되어 있다. 퀀텀닷은 크기에 의존하여 에너지 시프트하기 때문에 같은 물질로 구성되는 퀀텀닷의 경우에도 크기에 따라 발광 파장이 다르고, 사용하는 퀀텀닷의 크기를 변경함으로써 발광 파장을 용이하게 조정할 수 있다.
또한, 퀀텀닷은, 발광 스펙트럼의 피크 폭이 좁기 때문에, 색순도가 좋은 발광을 얻을 수 있다. 또한 퀀텀닷의 이론적 내부 양자 효율은 거의 100%라고 알려져 있고, 형광의 광을 발하는 유기 화합물의 25%를 크게 웃돌고, 인광의 광을 발하는 유기 화합물과 동등하다. 이로써, 퀀텀닷을 발광 재료로서 사용함으로써 발광 효율이 높은 발광 소자를 얻을 수 있다. 게다가, 무기 화합물인 퀀텀닷은 그 본질적인 안정성도 우수하기 때문에 수명의 관점에서도 바람직한 발광 소자를 얻을 수 있다.
퀀텀닷을 구성하는 재료로서는, 주기율표 제 14족 원소, 제 15족 원소, 제 16족 원소, 복수의 제 14족 원소로 이루어진 화합물, 제 4족 내지 제 14족에 속하는 원소와 제 16족 원소의 화합물, 제 2족 원소와 제 16족 원소의 화합물, 제 13족 원소와 제 15족 원소의 화합물, 제 13족 원소와 제 17족 원소의 화합물, 제 14족 원소와 제 15족 원소의 화합물, 제 11족 원소와 제 17족 원소의 화합물, 산화철류, 산화 타이타늄류, 칼코게나이드스피넬류, 각종 반도체 클러스터 등을 들 수 있다.
구체적으로는, 셀레늄화 카드뮴, 황화 카드뮴, 텔루륨화 카드뮴, 셀레늄화 아연, 산화 아연, 황화 아연, 텔루륨화 아연, 황화 수은, 셀레늄화 수은, 텔루륨화 수은, 비소화 인듐, 인화 인듐, 비소화 갈륨, 인화 갈륨, 질화 인듐, 질화 갈륨, 안티모니화 인듐, 안티모니화 갈륨, 인화 알루미늄, 비소화 알루미늄, 안티모니화 알루미늄, 셀레늄화 납, 텔루륨화 납, 황화 납, 셀레늄화 인듐, 텔루륨화 인듐, 황화 인듐, 셀레늄화 갈륨, 황화 비소, 셀레늄화 비소, 텔루륨화 비소, 황화 안티모니, 셀레늄화 안티모니, 텔루륨화 안티모니, 황화 비스무트, 셀레늄화 비스무트, 텔루륨화 비스무트, 실리콘, 탄소화 실리콘, 저마늄, 주석, 셀레늄, 텔루륨, 붕소, 탄소, 인, 질화 붕소, 인화 붕소, 비소화 붕소, 질화 알루미늄, 황화 알루미늄, 황화 바륨, 셀레늄화 바륨, 텔루륨화 바륨, 황화 칼슘, 셀레늄화 칼슘, 텔루륨화 칼슘, 황화 베릴륨, 셀레늄화 베릴륨, 텔루륨화 베릴륨, 황화 마그네슘, 셀레늄화 마그네슘, 황화 저마늄, 셀레늄화 저마늄, 텔루륨화 저마늄, 황화 주석, 셀레늄화 주석, 텔루륨화 주석, 산화 납, 플루오린화 구리, 염화 구리, 브로민화 구리, 아이오딘화 구리, 산화 구리, 셀레늄화 구리, 산화 니켈, 산화 코발트, 황화 코발트, 사산화 삼철, 황화 철, 산화 망가니즈, 황화 몰리브데넘, 산화 바나듐, 산화 텅스텐, 산화 탄탈럼, 산화 타이타늄, 산화 지르코늄, 질화 실리콘, 질화 저마늄, 산화 알루미늄, 타이타늄산 바륨, 셀레늄과 아연과 카드뮴의 화합물, 인듐과 비소와 인의 화합물, 카드뮴과 셀레늄과 황의 화합물, 카드뮴과 셀레늄과 텔루륨의 화합물, 인듐과 갈륨과 비소의 화합물, 인듐과 갈륨과 셀레늄의 화합물, 인듐과 셀레늄과 황의 화합물, 구리와 인듐과 황의 화합물, 및 이들의 조합 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 조성이 임의의 비율로 나타내어지는, 소위 합금형 퀀텀닷을 사용하여도 좋다. 예를 들어, 카드뮴과 셀레늄과 황의 합금형 퀀텀닷은, 원소의 함유 비율을 변화시킴으로써 발광 파장을 바꿀 수 있기 때문에, 청색 발광을 얻기 위하여 유효한 수단 중 하나이다.
퀀텀닷의 구조로서는, 코어형, 코어쉘형, 코어멀티쉘형 등이 있고, 이들 중 어느 것을 사용하여도 좋지만, 코어를 덮어 더 넓은 밴드갭을 가지는 다른 무기 재료로 쉘을 형성함으로써, 나노 결정 표면에 존재하는 결함이나 댕글링 본드의 영향을 저감할 수 있다. 이에 의하여, 발광의 양자 효율이 크게 개선하므로 코어쉘형이나 코어멀티쉘형의 퀀텀닷을 사용하는 것이 바람직하다. 쉘의 재료의 예로서는, 황화 아연이나 산화 아연을 들 수 있다.
또한, 퀀텀닷은, 표면 원자의 비율이 높기 때문에, 반응성이 높고, 응집이 일어나기 쉽다. 그러므로, 퀀텀닷의 표면에는 보호제가 부착되거나 또는 보호기가 제공되는 것이 바람직하다. 상기 보호제가 부착되거나 또는 보호기가 제공됨으로써 응집을 방지하고 용매로의 용해성을 높일 수 있다. 또한, 반응성을 저감시켜 전기적 안정성을 향상시킬 수도 있다. 보호제(또는 보호기)로서는, 예를 들어, 폴리옥시에틸렌라우릴에터, 폴리옥시에틸렌스테아릴에터, 폴리옥시에틸렌오레일에터 등의 폴리옥시에틸렌알킬에터류, 트라이프로필포스핀, 트라이뷰틸포스핀, 트라이헥실포스핀, 트라이옥틸포스핀 등의 트라이알킬포스핀류, 폴리옥시에틸렌n-옥틸페닐에터, 폴리옥시에틸렌n-노닐페닐에터 등의 폴리옥시에틸렌알킬페닐에터류, 트라이(n-헥실)아민, 트라이(n-옥틸)아민, 트라이(n-데실)아민 등의 제 3 급 아민류, 트라이프로필포스핀옥사이드, 트라이뷰틸포스핀옥사이드, 트라이헥실포스핀옥사이드, 트라이옥틸포스핀옥사이드, 트라이데실포스핀옥사이드 등의 유기 인 화합물, 폴리에틸렌글라이콜다이라우레이트, 폴리에틸렌글라이콜다이스테아레이트 등의 폴리에틸렌글라이콜다이에스터류, 또한, 피리딘, 루티딘, 콜리딘, 퀴놀린류 등의 함질소방향족 화합물 등의 유기 질소 화합물, 헥실아민, 옥틸아민, 데실아민, 도데실아민, 테트라데실아민, 헥사데실아민, 옥타데실아민 등의 아미노알칸류, 다이뷰틸설파이드 등의 다이알킬설파이드류, 다이메틸설폭사이드나 다이뷰틸설폭사이드 등의 다이알킬설폭사이드류, 싸이오펜 등의 함황방향족 화합물 등의 유기황 화합물, 팔미틴산, 스테아르산, 올레산 등의 고급지방산, 알코올류, 소르비탄지방산 에스터류, 지방산변성 폴리에스터류, 3급아민변성 폴리우레탄류, 폴리에틸렌이민류 등을 들 수 있다.
퀀텀닷은 사이즈가 작게 될수록 밴드갭이 크게 되기 때문에, 원하는 파장의 빛이 얻어지도록 그 사이즈를 적절히 조정한다. 결정의 사이즈가 작게 될수록, 퀀텀닷의 발광은 청색 쪽으로, 즉, 고에너지 쪽으로 시프트하기 때문에, 퀀텀닷의 사이즈를 변경시킴으로써, 자외 영역, 가시 영역, 적외 영역의 스펙트럼의 파장 영역에 걸쳐, 그 발광 파장을 조정할 수 있다. 퀀텀닷의 사이즈(직경)는 0.5nm 내지 20nm, 바람직하게는 1nm 내지 10nm의 범위에 있는 것이 보통 자주 사용된다. 또한, 퀀텀닷은 그 사이즈 분포가 좁을수록, 발광 스펙트럼이 더 협선화하여, 색순도가 양호한 발광을 얻을 수 있다. 또한, 퀀텀닷의 형상은 특히 한정되지 않고, 구상, 막대기상, 원반상, 기타 형상이라도 좋다. 또한, 막대기상 퀀텀닷인 양자 로드는 c축 방향으로 편광한 지향성을 가지는 빛을 나타내기 때문에 양자 로드를 발광 재료로서 사용함으로써 외부 양자 효율이 더 양호한 발광 소자를 얻을 수 있다.
또한, EL 소자에서는 대부분의 경우, 발광 재료를 호스트 재료로 분산시켜 발광 효율을 높이지만, 호스트 재료는 발광 재료 이상의 단일항 들뜬 에너지 또는 삼중항 들뜬 에너지를 가지는 물질인 것이 필요하다. 특히, 청색 인광 재료를 사용하는 경우에서는, 그 이상의 삼중항 들뜬 에너지를 가지며 수명이 우수한 호스트 재료의 개발은 더없이 어렵다. 한편, 퀀텀닷은 호스트 재료를 사용하지 않고 퀀텀닷만으로 발광층을 구성하여도 발광 효율을 유지할 수 있기 때문에 이 점에서도 수명의 관점으로부터 보아 바람직한 발광 소자를 얻을 수 있다. 퀀텀닷만으로 발광층을 형성하는 경우에는 퀀텀닷은 코어쉘 구조(코어멀티쉘 구조를 포함함)인 것이 바람직하다.
예를 들어, 청색의 빛을 사출하기 위하여 적층된 적층 재료, 녹색의 빛을 사출하기 위하여 적층된 적층 재료, 또는 적색의 빛을 사출하기 위하여 적층된 적층 재료 등을 층(553)(j)에 사용할 수 있다.
또한 예를 들어, 신호선(S2)(j)을 따라 열 방향으로 긴 띠 형상의 적층 재료를 층(553)(j)에 사용할 수 있다.
또한, 예를 들어, 백색의 빛을 사출하기 위하여 적층된 적층 재료를 층(553)(j)에 사용할 수 있다. 구체적으로는, 청색의 빛을 사출하는 형광 재료를 포함한, 발광성 재료를 포함하는 층과, 녹색 및 적색의 빛을 사출하는 형광 재료 이외의 재료를 포함하는 층 또는 황색의 빛을 사출하는 형광 재료 이외의 재료를 포함하는 층을 적층한 적층 재료를 층(553)(j)에 사용할 수 있다.
예를 들어, 배선 등에 사용할 수 있는 재료를 전극(551)(i, j)에 사용할 수 있다.
예를 들어, 배선 등에 사용할 수 있는 재료 중에서 선택된, 가시광에 대하여 투광성을 가지는 재료를 전극(551)(i, j)에 사용할 수 있다.
구체적으로는, 도전성 산화물 또는 인듐을 포함한 도전성 산화물, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등을 전극(551)(i, j)에 사용할 수 있다. 또는, 빛을 투과시킬 정도로 얇은 금속막을 전극(551)(i, j)에 사용할 수 있다. 또는, 빛의 일부를 투과시키고 빛의 다른 일부를 반사하는 금속막을 전극(551)(i, j)에 사용할 수 있다. 이로써, 미소 공진기 구조를 발광 소자(21b)(i, j)에 제공할 수 있다. 결과적으로, 소정의 파장의 빛을 다른 파장의 빛보다 효율적으로 추출할 수 있다.
예를 들어, 배선 등에 사용할 수 있는 재료를 전극(552)에 사용할 수 있다. 구체적으로는, 가시광에 대하여 반사성을 가지는 재료를 전극(552)에 사용할 수 있다.
게이트 드라이버(112)에는 시프트 레지스터 등의 다양한 순서 회로 등을 사용할 수 있다. 예를 들어, 트랜지스터(MD), 용량 소자 등을 게이트 드라이버(112)에 사용할 수 있다. 구체적으로는, 스위치(SW1)에 사용할 수 있는 트랜지스터, 또는 트랜지스터(M)와 동일한 공정으로 형성할 수 있는 반도체막을 가지는 트랜지스터를 사용할 수 있다.
예를 들어, 스위치(SW1)에 사용할 수 있는 트랜지스터와 상이한 구성을 트랜지스터(MD)에 사용할 수 있다. 구체적으로는, 도전막(524)을 가지는 트랜지스터를 트랜지스터(MD)에 사용할 수 있다.
또한, 트랜지스터(M)와 동일한 구성을 트랜지스터(MD)에 사용할 수 있다.
게이트 드라이버, 소스 드라이버, 및 화소 회로의 트랜지스터에, 예를 들어, 동일한 공정으로 형성할 수 있는 반도체막을 사용할 수 있다.
예를 들어, 보텀 게이트형 트랜지스터 또는 톱 게이트형 트랜지스터 등을 게이트 드라이버 및 소스 드라이버의 트랜지스터 또는 화소 회로의 트랜지스터에 사용할 수 있다.
예를 들어, 실시형태 1에서 설명한 OS 트랜지스터를 이용할 수 있다. 예를 들어 금속 산화물막(508), 도전막(504), 도전막(512A), 및 도전막(512B)을 가지는 트랜지스터를 스위치(SW1)에 사용할 수 있다(도 19의 (B) 참조). 또한, 절연막(506)은 금속 산화물막(508)과 도전막(504) 사이에 끼워지는 영역을 가진다.
도전막(504)은 금속 산화물막(508)과 중첩되는 영역을 가진다. 도전막(504)은 게이트 전극의 기능을 가진다. 절연막(506)은 게이트 절연막의 기능을 가진다.
도전막(512A) 및 도전막(512B)은 금속 산화물막(508)에 전기적으로 접속되어 있다. 도전막(512A)은 소스 전극의 기능 및 드레인 전극의 기능 중 하나를 가지고, 도전막(512B)은 소스 전극의 기능 및 드레인 전극의 기능 중 다른 하나를 가진다.
또한, 도전막(524)을 가지는 트랜지스터를 게이트 드라이버, 소스 드라이버, 또는 화소 회로의 트랜지스터에 사용할 수 있다. 도전막(524)은 도전막(504)과의 사이에 금속 산화물막(508)을 끼우는 영역을 가진다. 또한, 절연막(516)은 도전막(524) 및 금속 산화물막(508) 사이에 끼워지는 영역을 가진다. 또한, 예를 들어, 도전막(504)과 같은 전위를 공급하는 배선에 도전막(524)을 전기적으로 접속한다.
예를 들어, 탄탈럼 및 질소를 포함하고 두께가 10nm인 막과, 구리를 포함하고 두께가 300nm인 막을 적층한 도전막을 도전막(504)으로서 사용할 수 있다. 또한, 구리를 포함한 막은 절연막(506)과의 사이에, 탄털럼 및 질소를 포함한 막을 끼우는 영역을 가진다.
예를 들어, 실리콘 및 질소를 포함하고 두께가 400nm인 막과, 실리콘, 산소, 및 질소를 포함하고 두께가 200nm인 막을 적층한 재료를 절연막(506)에 사용할 수 있다. 또한, 실리콘 및 질소를 포함한 막은 금속 산화물막(508)과의 사이에 실리콘, 산소, 및 질소를 포함한 막을 끼우는 영역을 가진다.
예를 들어, 인듐, 갈륨, 및 아연을 포함하고 두께가 25nm인 막을 금속 산화물막(508)에 사용할 수 있다.
예를 들어 텅스텐을 포함하고 두께가 50nm인 막, 알루미늄을 포함하고 두께가 400nm인 막, 타이타늄을 포함하고 두께가 100nm인 막을 이 순서대로 적층한 도전막을 도전막(512A) 또는 도전막(512B)에 사용할 수 있다. 또한, 텅스텐을 포함한 막은 금속 산화물막(508)과 접촉되는 영역을 가진다.
도 21의 (A)는 도 17의 (B)에 도시된 표시 패널의 화소의 일부를 설명하기 위한 하면도이고, 도 21의 (B)는 도 21의 (A)에 도시된 구성의 일부를 생략하여 설명하기 위한 하면도이다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 터치 센서를 가지는 표시 장치에 대하여 설명한다.
도 22는 터치 센서 유닛(149) 및 디스플레이(110)를 가지는 표시 장치(10)의 구성을 설명하는 블록도이다. 또한, 터치 센서 유닛(149) 및 디스플레이(110)를 합쳐서 표시 유닛(240)으로 한다. 도 23의 (A)는 표시 유닛(240)의 상면도이다. 도 23의 (B)는 표시 유닛(240)의 입력부의 일부를 설명하는 모식도이다.
터치 센서 유닛(149)은 터치 센서(140), 터치 센서 드라이버(146), 및 감지 회로(147)를 가진다(도 22 참조).
터치 센서(140)는 일군의 검지 소자(775)(g, 1) 내지 검지 소자(775)(g, q) 및 다른 일군의 검지 소자(775)(1, h) 내지 검지 소자(775)(p, h)를 가진다. 또한, g는 1 이상 p 이하인 정수이고, h는 1 이상 q 이하인 정수이고, p 및 q는 1 이상인 정수이다.
일군의 검지 소자(775)(g, 1) 내지 검지 소자(775)(g, q)는 검지 소자(775)(g, h)를 포함하며, 행 방향(도면 중 화살표(R2)로 나타낸 방향)으로 배치된다.
또한, 다른 일군의 검지 소자(775)(1, h) 내지 검지 소자(775)(p, h)는 검지 소자(775)(g, h)를 포함하며, 행 방향과 교차되는 열 방향(도면 중 화살표(C2)로 나타낸 방향)으로 배치된다.
행 방향으로 배치되는 일군의 검지 소자(775)(g, 1) 내지 검지 소자(775)(g, q)는 배선(DRL)(g)에 전기적으로 접속되는 전극(SE)(g)을 포함한다(도 23의 (B) 참조).
열 방향으로 배치되는 다른 일군의 검지 소자(775)(1, h) 내지 검지 소자(775)(p, h)는 배선(SNL)(h)에 전기적으로 접속되는 전극(ME)(h)을 포함한다(도 23의 (B) 참조).
전극(SE)(g) 및 전극(ME)(h)은 투광성을 가지는 것이 바람직하다.
배선(DRL)(g)은 제어 신호를 공급하는 기능을 가진다. 배선(SNL)(h)은 검지 신호가 공급되는 기능을 가진다.
전극(ME)(h)은 전극(SE)(g)과의 사이에 전계를 형성하도록 배치된다. 터치 센서(140)에 손가락 등의 물체가 근접하면 상기 전계가 차폐되고, 검지 소자(775)(g, h)는 검지 신호를 공급한다.
터치 센서 드라이버(146)는 배선(DRL)(g)에 전기적으로 접속되고, 제어 신호를 공급하는 기능을 가진다. 예를 들어, 구형파, 톱니형파, 또는 삼각형파 등을 제어 신호에 사용할 수 있다.
감지 회로(147)는 배선(SNL)(h)에 전기적으로 접속되고, 배선(SNL)(h)의 전위의 변화를 바탕으로 검지 신호를 공급하는 기능을 가진다. 또한, 검지 신호는 예를 들어, 위치 정보를 포함한다.
검지 신호는 컨트롤러(100)로 공급된다. 컨트롤러(100)는 검지 신호에 대응된 정보를 호스트(230)로 공급하여, 화소 어레이(113)에 표시되는 화상이 갱신된다.
도 24 및 도 25는 표시 유닛(240)의 구성을 설명한 도면이다. 도 24의 (A)는 도 23의 (A)의 절단선 X1-X2, 절단선 X3-X4, 절단선 X5-X6에서의 단면도이고, 도 24의 (B)는 도 24의 (A)의 일부의 구성을 설명한 단면도이다.
도 25는 도 23의 (A)의 절단선 X7-X8, X9-X10, X11-X12의 단면도이다.
표시 유닛(240)은 기능층(720)을 가지는 점 및 톱 게이트형 트랜지스터를 가지는 점이, 예를 들어 실시형태 2의 디스플레이(110)와 다르다. 여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
기능층(720)은 예를 들어, 기판(770), 절연막(501C), 및 밀봉재(705)로 둘러싸인 영역을 가진다(도 24 참조).
기능층(720)은 예를 들어, 배선(DRL)(g)과, 배선(SNL)(h)과, 검지 소자(775(g, h))를 가진다.
또한, 배선(DRL)(g)과 전극(752) 사이 또는 배선(SNL)(h)과 전극(752) 사이에, 0.2μm 이상 16μm 이하, 바람직하게는 1μm 이상 8μm 이하, 더 바람직하게는 2.5μm 이상 4μm 이하의 간격을 가진다.
또한, 표시 유닛(240)은 도전막(511D)을 가진다(도 25 참조).
또한, 배선(DRL)(g)과 도전막(511D) 사이에 도전 재료(CP) 등을 배치하고 배선(DRL)(g)과 도전막(511D)을 전기적으로 접속할 수 있다. 또는, 배선(SNL)(h)과 도전막(511D) 사이에 도전 재료(CP) 등을 배치하고 배선(SNL)(h)과 도전막(511D)을 전기적으로 접속할 수 있다. 예를 들어, 배선 등에 사용할 수 있는 재료를 도전막(511D)에 사용할 수 있다.
또한, 표시 유닛(240)은 단자(519D)를 가진다(도 25 참조).
단자(519D)는 도전막(511D) 및 중간막(754D)을 가지고, 중간막(754D)은 도전막(511D)과 접촉되는 영역을 가진다.
예를 들어, 배선 등에 사용할 수 있는 재료를 단자(519D)에 사용할 수 있다. 구체적으로는, 단자(519B) 또는 단자(519C)와 동일한 구성을 단자(519D)에 사용할 수 있다.
또한, 예를 들어, 도전 재료(ACF2)를 사용하여 단자(519D)와 플렉시블 프린트 기판(FPC2)을 전기적으로 접속할 수 있다. 이로써, 예를 들어, 단자(519D)를 사용하여 배선(DRL)(g)으로 제어 신호를 공급할 수 있다. 또는, 단자(519D)를 사용하여 배선(SNL(h))으로부터 검지 신호를 공급받을 수 있다.
스위치(SW1)에 사용할 수 있는 트랜지스터, 트랜지스터(M), 및 트랜지스터(MD)는 절연막(501C)과 중첩되는 영역을 가지는 도전막(504), 및 절연막(501C)과 도전막(504) 사이에 끼워지는 영역을 가지는 금속 산화물막(508)을 가진다. 또한, 도전막(504)은 게이트 전극의 기능을 가진다(도 24의 (B) 참조).
금속 산화물막(508)은 도전막(504)과 중첩되지 않는 제 1 영역(508A) 및 제 2 영역(508B), 및 제 1 영역(508A)과 제 2 영역(508B) 사이에 도전막(504)과 중첩되는 제 3 영역(508C)을 가진다.
트랜지스터(MD)는 제 3 영역(508C)과 도전막(504) 사이에 절연막(506)을 가진다. 또한, 절연막(506)은 게이트 절연막의 기능을 가진다.
제 1 영역(508A) 및 제 2 영역(508B)은 제 3 영역(508C)과 비교하여 저항률이 낮으며, 소스 영역의 기능 또는 드레인 영역의 기능을 가진다.
예를 들어, 희가스를 포함하는 가스를 사용하는 플라스마 처리를 금속 산화물막에 실시하여, 금속 산화물막(508)에 제 1 영역(508A) 및 제 2 영역(508B)을 형성할 수 있다.
또한, 예를 들어, 도전막(504)을 마스크로서 사용할 수 있다. 이로써, 도전막(504)의 단부의 형상과 제 3 영역(508C)의 일부의 형상을 자기 정합할 수 있다.
트랜지스터(MD)는 제 1 영역(508A)과 접촉되는 도전막(512A) 및 제 2 영역(508B)과 접촉되는 도전막(512B)을 가진다. 도전막(512A) 및 도전막(512B)은 소스 전극 또는 드레인 전극의 기능을 가진다.
예를 들어, 트랜지스터(MD)와 동일한 공정으로 형성할 수 있는 트랜지스터를 트랜지스터(M)로서 사용할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 액정층을 가지는 표시 장치에 적합하게 사용할 수 있는 액정층의 물성 등에 대하여 설명한다. 또한, 본 실시형태에서는 액정층으로 인한 잔상, 액정층의 쌍극자 모멘트 등에 대하여 상세하게 설명한다.
우선, 액정층의 유전율의 이방성에 대하여 도 26을 사용하여 설명한다.
본 실시형태에 있어서는 액정층에 사용하는 재료로서, 유전율의 이방성이 다른 2개의 재료를 사용하는 경우의 표시 장치의 잔상에 대하여 설명한다.
하나의 표시 장치로서는, 액정층에 유전율의 이방성이 3.85인 액정 재료(Material 1)를 사용하고, 또 하나의 표시 장치로서는, 액정층에 유전율의 이방성이 2.2인 액정 재료(Material 2)를 사용한다.
또한, 표시 장치의 잔상의 평가 방법으로서는, 연속하여 중간조를 표시(Half tone→Half tone)하였을 때의 계조에 대한, 백색 표시 후의 중간조 표시(White→Half tone)와, 연속하여 중간조를 표시하였을 때의 계조에 대한, 흑색 표시 후의 중간조 표시(Black→Half tone)의, 계조의 편차를 측정한다. 도 26에 흑백 표시 후의 계조 변화의 결과를 나타내었다. 또한, 도 26에 있어서, 세로축이 중간 계조(그레이 레벨) 변화를 나타내고 가로축이 중간조의 기록 이후의 시간을 나타낸다.
도 26에 나타낸 결과로부터, 유전율의 이방성이 3.85인 액정 재료(Material 1)는 White→Half tone과 Black→Half tone에서 7.2계조의 편차가 있는 것을 알 수 있다. 한편, 유전율의 이방성이 2.2인 액정 재료(Material 2)는 White→Half tone과 Black→Half tone에서 1.4계조의 편차가 있는 것을 알 수 있다. 또한, 도 26에 있어서, 유전율의 이방성이 2.2인 액정 재료(Material 2)의 연속한 중간조를 표시(Half tone→Half tone)하였을 때의 데이터는 백색 표시 후의 중간조 표시(White→Half tone)의 데이터와 실질적으로 중첩되어 표시된다.
도 26에 나타낸 결과로부터, 액정층에 유전율의 이방성이 낮은 재료를 사용함으로써 계조의 편차를 억제할 수 있는 것을 알 수 있다.
또한, 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위란, 예를 들어 256단계로 투과율을 제어하여 화상을 표시하는 경우, 0 계조 이상 3 계조 이하의 편차를 말한다. 동일한 정지 화상의 계조값의 편차로서 0 계조 이상 3 계조 이하의 계조값의 편차라면 시인자가 플리커를 지각하기 어렵다. 또한, 다른 예로서, 1024 단계로 투과율을 제어하여 화상을 표시하는 경우, 0계조 이상 12계조 이하의 편차를 말한다. 즉, 동일한 정지 화상의 계조값의 편차로서 허용 가능한 범위는 표시하는 최대 계조 수의 1% 이상 1.2% 이하가 바람직하다.
다음에 액정층의 쌍극자 모멘트에 대하여 도 27을 사용하여 설명한다. 도 27에 나타낸 그래프는 분자의 쌍극자 모멘트와 비저항의 관계를 나타낸다.
도 27에 나타낸 그래프의 세로축은 분자의 쌍극자 모멘트(Dipole moment)를 나타낸 것이다. 도 27의 값의 측정에 있어서, 액정층은 모체 액정과 이에 첨가하는 첨가 재료를 혼합하여 구성한다. 쌍극자 모멘트는 첨가 재료의 분자의 쌍극자 모멘트이다. 도 27에 나타낸 가로축은 액정층, 즉 모체 액정과 첨가 재료의 혼합물의 비저항(Resistivity)을 나타낸 것이다. 모체 액정과 첨가 재료의 혼합비는 혼합 재료 전체에 대하여 첨가 재료가 20중량%가 되도록 혼합한다. 이하에서, 모체 액정과 첨가 재료의 혼합물을 "혼합 액정"이라고 표기한다. 도 27의 각 점은 모체 액정에 첨가하는 첨가 재료의 종류를 바꾸고, 첨가 재료의 종류마다, 첨가 재료의 분자의 쌍극자 모멘트와, 첨가 재료를 첨가한 각 혼합 액정의 비저항의 관계를 나타낸 것이다.
도 27에서는 첨가 재료의 분자의 쌍극자 모멘트의 값의 감소에 따라, 혼합 액정의 비저항이 증가한다. 바꿔 말하면, 첨가 재료의 쌍극자 모멘트가 크면 비저항이 감소된다.
도 27에 따르면, 첨가 재료의 분자의 쌍극자 모멘트가 3 디바이 이하의 혼합 액정은 비저항이 1.0×1014(Ω·cm) 이상이다. 첨자 재료의 분자의 쌍극자 모멘트가 작으면 비저항이 커진다. 예를 들어, 분자 구조가 분자의 중심에 대하여 대칭적인 경우에는 전하 분포에 치우침이 없으므로 쌍극자 모멘트가 0가 된다. 따라서, 본 발명의 일 형태의 표시 장치로서, 첨가 재료의 분자의 영구 쌍극자 모멘트가 0 디바이 이상 3 디바이 이하인 것이 바람직하고, 또한 비저항을 1.0×1014Ω·cm 이상으로 하는 것이 바람직하다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태에 기재되는 트랜지스터에 사용할 수 있는 CAC-OS의 구성에 대하여 설명한다.
CAC-OS란 예를 들어, 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재(偏在)한 재료의 일 구성을 말한다. 또한, 이하에서는, 금속 산화물에서 1개 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합한 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한, 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 그들에 더하여, 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수의 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함), 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함), 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 중에 균일하게 분포된 구성(이하, 클라우드상(cloud-like)이라고도 함)을 말한다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2, 또는 InOX1이 주성분인 영역이 혼합하는 구성을 가지는 복합 금속 산화물이다. 또한, 본 명세서에서 예를 들어, 제 1 영역의 원소 M에 대한 In의 원자수비가, 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다라고 한다.
또한, IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 1개의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 1 이상인 정수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0는 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은, 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한, CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 가지고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조를 말한다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, 일부에 Ga을 주성분으로 하는 나노 입자상으로 관찰되는 영역 및 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한, CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막 및 Ga을 주성분으로 하는 막의 2층으로 이루어지는 구조를 포함하지 않는다.
또한, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는 명확한 경계를 관찰할 수 없는 경우가 있다.
또한, 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수의 종류가 포함되는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역 및 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성이다.
CAC-OS는 예를 들어, 기판을 의도적으로 가열하지 않는 조건으로, 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한, 성막할 때의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고 예를 들어, 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 이용하여 측정하였을 때에, 명확한 피크가 관찰되지 않다는 특징을 가진다. 즉, X선 회절로부터, 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 고리 형상으로 휘도가 높은 영역이 관찰되고, 및 상기 고리 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서, 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 이용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, Inx2ZnY2OZ2 , 또는 InOx1이 주성분인 영역이 편재하고 혼합되는 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2, 또는 InOX1이 주성분인 영역으로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에 캐리어가 흐름으로써, 금속 산화물로서의 도전성이 나타난다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 금속 산화물 중에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 금속 산화물 중에 분포됨으로써, 누설 전류를 억제하여, 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성 및 InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한, CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈에 대하여 도 28을 사용하여 설명한다.
도 28에 도시된 표시 모듈(1700)은 상부 커버(1701)와 하부 커버(1702) 사이에, FPC(1703)와 접속된 터치 패널(1704), FPC(1705)와 접속된 표시 패널(1706), 프레임(1709), 프린트 기판(1710), 및 배터리(1711)를 가진다.
본 발명의 일 형태의 표시 장치는 예를 들어, 표시 패널(1706)에 사용할 수 있다. 따라서, 표시 모듈(1700)을 소형화할 수 있다.
상부 커버(1701) 및 하부 커버(1702)는 터치 패널(1704) 및 표시 패널(1706)의 크기에 맞추어 형상이나 치수를 적절히 변경할 수 있다.
터치 패널(1704)로서는, 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(1706)에 중첩시켜 사용할 수 있다. 또한, 터치 패널(1704)을 제공하지 않고, 표시 패널(1706)에 터치 패널 기능을 가지게 하도록 할 수도 있다.
프레임(1709)은 표시 패널(1706)의 보호 기능 이외에, 프린트 기판(1710)의 동작에 의하여 발생하는 전자기파를 차단하기 위한 전자기 실드로서의 기능을 가진다. 또한 프레임(1709)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(1710)은 전원 회로, 비디오 신호, 및 클록 신호를 출력하기 위한 신호 처리 회로를 가진다. 전원 회로에 전력을 공급하는 전원으로서는, 외부의 상용 전원이어도 좋고, 별도 제공된 배터리(1711)에 의한 전원이어도 좋다. 배터리(1711)는 상용 전원을 사용하는 경우에는 생략할 수 있다.
또한, 표시 모듈(1700)은 편광판, 위상차판, 프리즘 시트 등의 부재를 추가적으로 제공하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 가지는 전자 기기에 대하여 도 29의 (A) 내지 도 29의 (D)를 사용하여 설명한다.
도 29의 (A) 내지 도 29의 (D)에 도시된 전자 기기는, 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송수신을 수행하는 기능, 및 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 복수의 표시부를 가지는 전자 기기에서는 1개의 표시부에 주로 화상 정보를 표시하고, 다른 1개의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 가지는 전자 기기에 있어서는, 정지 화상을 촬영하는 기능, 동화상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 보존하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 29의 (A) 내지 도 29의(D)에 도시된 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고 다양한 기능을 가질 수 있다.
도 29의 (A) 및 도 29의 (B)에, 정보 단말(1900)의 일례를 도시하였다. 정보 단말(1900)은 하우징(1901), 하우징(1902), 표시부(1903), 표시부(1904), 및 힌지부(1905) 등을 가진다.
하우징(1901)과 하우징(1902)은 힌지부(1905)로 연결된다. 정보 단말(1900)은, 도 29의 (A)에 도시된 바와 같은 접힌 상태로부터, 도 29의 (B)에 도시된 바와 같이 하우징(1901)과 하우징(1902)을 펼칠 수 있다.
예를 들어 표시부(1903) 및 표시부(1904)에, 문서 정보를 표시하는 것이 가능하며, 전자 서적 단말로서도 사용할 수 있다. 예를 들어, 교과서로서 사용할 수 있다. 또한, 표시부(1903) 및 표시부(1904)에 정지 화상이나 동영상을 표시할 수도 있다.
이와 같이, 정보 단말(1900)은 들고 다닐 때 접힌 상태로 할 수 있으므로, 범용성이 뛰어나다.
또한, 하우징(1901) 및 하우징(1902)은 전원 버튼, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰 등을 가져도 좋다.
정보 단말(1900)에 본 발명의 일 형태에 따른 표시 장치를 적용함으로써, 정보 단말(1900)을 소형화할 수 있다.
도 29의 (C)에 정보 단말의 일례를 나타내었다. 도 29의 (C)에 도시된 정보 단말(1910)은 하우징(1911), 표시부(1912), 조작 버튼(1913), 외부 접속 포트(1914), 스피커(1915), 마이크로폰(1916), 카메라(1917) 등을 가진다.
정보 단말(1910)은 표시부(1912)에 터치 센서를 가진다. 전화를 걸거나, 또는 문자를 입력하는 등 모든 조작은 손가락이나 스타일러스 등으로 표시부(1912)를 터치하여 수행할 수 있다.
또한, 조작 버튼(1913)의 조작에 의하여, 전원의 온/오프 동작이나, 표시부(1912)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한, 정보 단말(1910)의 내부에 자이로 센서 또는 가속도 센서 등 검출 장치를 제공함으로써, 정보 단말(1910)의 방향(세로인지 가로인지)을 판단하여, 표시부(1912)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 방향의 전환은 표시부(1912)의 터치, 조작 버튼(1913)의 조작, 또는 마이크로폰(1916)을 사용한 음성 입력 등에 의하여 수행할 수도 있다.
정보 단말(1910)은 예를 들면 전화기, 수첩 또는 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는, 스마트폰으로서 사용할 수 있다. 정보 단말(1910)은 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 동영상 재생, 인터넷 통신, 게임 등 다양한 애플리케이션을 실행할 수 있다.
정보 단말(1910)에 본 발명의 일 형태의 표시 장치를 적용함으로써, 정보 단말(1910)을 소형화할 수 있다.
도 29의 (D)에 카메라의 일례를 도시하였다. 카메라(1920)는 하우징(1921), 표시부(1922), 조작 버튼(1923), 셔터 버튼(1924) 등을 가진다. 또한, 카메라(1920)에는 착탈 가능한 렌즈(1926)가 장착되어 있다.
여기서는 카메라(1920)로서, 렌즈(1926)를 하우징(1921)으로부터 떼어 교환하는 것이 가능한 구성으로 하였지만, 렌즈(1926)와 하우징이 일체가 되어도 좋다.
카메라(1920)는 셔터 버튼(1924)을 누름으로써, 정지 화상, 또는 동영상을 촬상할 수 있다. 또한, 표시부(1922)는 터치 패널로서의 기능을 가지고, 표시부(1922)를 터치함으로써 촬상하는 것도 가능하다.
또한, 카메라(1920)는 스트로보스코프나 뷰파인더 등을 별도로 장착할 수 있다. 또는, 이들이 하우징(1921)과 조합되어도 좋다.
카메라(1920)에 본 발명의 일 형태에 따른 표시 장치를 적용함으로써, 카메라(1920)를 소형화할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10: 표시 장치
20: 화소
21: 반사 소자
21a: 반사 소자
21b: 발광 소자
100: 컨트롤러
101: 클록 게이팅용 회로
102: 마스터 컨트롤러
103: 데이터 처리 회로
107: 레지스터 체인
108: 설정 레지스터
109: 터치 센서 컨트롤러
110: 디스플레이
111: 소스 드라이버
111a: 소스 드라이버
111b: 소스 드라이버
112: 게이트 드라이버
113: 화소 어레이
120: 연산 회로
121: 데이터 처리 회로
122: 레지스터 값 생성 회로
123: 컨트롤러
130: 기억 회로
140: 터치 센서
145: 주변 회로
146: 터치 센서 드라이버
147: 감지 회로
149: 터치 센서 유닛
150: 광 센서
160: 클록 신호 생성 회로
201: 컨트롤러
202: 레지스터부
203: 선택 회로
204: 레지스터
205: AND 회로
210: 스위치
211: 스위치군
212: 제어부
213: 셀 어레이
214: 감지 증폭 회로
215: 드라이버
216: 메인 앰프
217: 입출력 회로
218: 주변 회로
219: 메모리 셀
220: 기억 회로
221: 기억 회로군
230: 호스트
240: 표시 유닛
400: 래치 회로
401: 인버터
402: 백업 회로
403: 인버터
404: 인버터
410: 트랜지스터
411: 트랜지스터
412: 트랜지스터
413: 트랜지스터
420: 트랜지스터
421: 트랜지스터
430: 용량 소자
431: 용량 소자
440: 배선
501A: 절연막
501C: 절연막
504: 도전막
505: 접합층
506: 절연막
508: 금속 산화물막
508A: 영역
508B: 영역
508C: 영역
511B: 도전막
511C: 도전막
511D: 도전막
512A: 도전막
512B: 도전막
516: 절연막
518: 절연막
519B: 단자
519C: 단자
519D: 단자
521: 절연막
524: 도전막
528: 절연막
551: 전극
552: 전극
553: 층
570: 기판
705: 밀봉재
720: 기능층
751: 전극
751E: 영역
751H: 개구부
752: 전극
753: 층
754A: 중간막
754B: 중간막
754C: 중간막
754D: 중간막
770: 기판
770D: 기능막
770P: 기능막
771: 절연막
775: 검지 소자
1700: 표시 모듈
1701: 상부 커버
1702: 하부 커버
1703: FPC
1704: 터치 패널
1705: FPC
1706: 표시 패널
1709: 프레임
1710: 프린트 기판
1711: 배터리
1900: 정보 단말
1901: 하우징
1902: 하우징
1903: 표시부
1904: 표시부
1905: 힌지부
1910: 정보 단말
1911: 하우징
1912: 표시부
1913: 조작 버튼
1914: 외부 접속 포트
1915: 스피커
1916: 마이크로폰
1917: 카메라
1920: 카메라
1921: 하우징
1922: 표시부
1923: 조작 버튼
1924: 셔터 버튼
1926: 렌즈

Claims (12)

  1. 반도체 장치로서,
    제 1 레지스터;
    제 1 스위치 및 제 2 스위치;
    제 1 기억 회로 및 제 2 기억 회로;
    컨트롤러; 및
    디스플레이를 포함하고,
    상기 제 1 레지스터의 출력 단자는, 상기 제 1 스위치 및 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 1 스위치 및 상기 제 2 스위치는, 상기 제 1 기억 회로 및 상기 제 2 기억 회로에 전기적으로 접속되고,
    상기 제 1 레지스터는, 상기 컨트롤러가 동작할 때 사용되는 파라미터에 대응되는 데이터를 유지하고,
    상기 제 1 스위치 및 상기 제 2 스위치는, 상기 제 1 레지스터에 유지된 상기 데이터가 출력되는 상기 제 1 기억 회로 및 상기 제 2 기억 회로 중 하나를 선택하고,
    상기 제 1 기억 회로 및 상기 제 2 기억 회로 중 상기 하나는, 상기 제 1 레지스터로부터 출력된 상기 데이터를 유지하고,
    상기 컨트롤러는, 상기 제 1 기억 회로 및 상기 제 2 기억 회로 중 상기 하나에 유지된 상기 데이터를 판독하여 상기 디스플레이의 동작을 제어하는, 반도체 장치.
  2. 제 1 항에 있어서,
    제 1 회로를 더 포함하고,
    상기 제 1 회로는, 온 상태가 되는 상기 제 1 스위치 및 상기 제 2 스위치 중 하나를 선택하는, 반도체 장치.
  3. 제 1 항에 있어서,
    제 2 레지스터를 더 포함하고,
    상기 제 2 레지스터는, 온 상태가 될 상기 제 1 스위치 및 상기 제 2 스위치 중 하나에 관한 정보를 포함하는 데이터를 유지하는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 기억 회로 및 상기 제 2 기억 회로는, 각각 백업 회로를 포함하고,
    상기 백업 회로는, 상기 제 1 기억 회로 및 상기 제 2 기억 회로로의 전원 공급이 정지된 경우에, 상기 제 1 레지스터로부터 출력된 상기 데이터를 유지하는, 반도체 장치.
  5. 제 4 항에 있어서,
    상기 백업 회로는 트랜지스터를 포함하고,
    상기 트랜지스터는, 채널 형성 영역에 금속 산화물을 포함하는, 반도체 장치.
  6. 전자 기기로서,
    제 1 항에 따른 반도체 장치; 및
    조작 버튼을 포함하는, 전자 기기.
  7. 반도체 장치로서,
    제 1 레지스터;
    제 1 스위치 및 제 2 스위치;
    제 1 기억 회로 및 제 2 기억 회로;
    컨트롤러; 및
    디스플레이를 포함하고,
    상기 제 1 레지스터의 출력 단자는, 상기 제 1 스위치의 제 1 단자 및 상기 제 2 스위치의 제 1 단자에 전기적으로 접속되고,
    상기 제 1 스위치의 제 2 단자는, 상기 제 1 기억 회로에 전기적으로 접속되고,
    상기 제 2 스위치의 제 2 단자는, 상기 제 2 기억 회로에 전기적으로 접속되고,
    상기 제 1 스위치 및 상기 제 2 스위치는, 상기 제 1 레지스터에 유지된 데이터가 출력되는 상기 제 1 기억 회로 및 상기 제 2 기억 회로 중 하나를 선택하고,
    상기 컨트롤러는, 상기 제 1 기억 회로 및 상기 제 2 기억 회로중 상기 하나에 유지된 상기 데이터를 판독하여 상기 디스플레이의 동작을 제어하는, 반도체 장치.
  8. 제 7 항에 있어서,
    제 1 회로를 더 포함하고,
    상기 제 1 회로는, 온 상태가 될 상기 제 1 스위치 및 상기 제 2 스위치 중 하나를 선택하는, 반도체 장치.
  9. 제 7 항에 있어서,
    제 2 레지스터를 더 포함하고,
    상기 제 2 레지스터는, 온 상태가 될 상기 제 1 스위치 및 상기 제 2 스위치 중 하나에 관한 정보를 포함하는 데이터를 유지하는, 반도체 장치.
  10. 제 7 항에 있어서,
    상기 제 1 기억 회로 및 상기 제 2 기억 회로는, 각각 백업 회로를 포함하고,
    상기 백업 회로는, 상기 제 1 기억 회로 및 상기 제 2 기억 회로로의 전원 공급이 정지된 경우에, 상기 제 1 레지스터로부터 출력된 상기 데이터를 유지하는, 반도체 장치.
  11. 제 10 항에 있어서,
    상기 백업 회로는 트랜지스터를 포함하고,
    상기 트랜지스터는, 채널 형성 영역에 금속 산화물을 포함하는, 반도체 장치.
  12. 전자 기기로서,
    제 7 항에 따른 반도체 장치; 및
    조작 버튼을 포함하는, 전자 기기.
KR1020170125956A 2016-09-29 2017-09-28 반도체 장치와 그 동작 방법 및 전자 기기 KR102474313B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016191171 2016-09-29
JPJP-P-2016-191171 2016-09-29

Publications (2)

Publication Number Publication Date
KR20180035709A true KR20180035709A (ko) 2018-04-06
KR102474313B1 KR102474313B1 (ko) 2022-12-07

Family

ID=61685595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170125956A KR102474313B1 (ko) 2016-09-29 2017-09-28 반도체 장치와 그 동작 방법 및 전자 기기

Country Status (3)

Country Link
US (1) US10540944B2 (ko)
JP (1) JP7017352B2 (ko)
KR (1) KR102474313B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220110026A (ko) * 2021-01-29 2022-08-05 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 센서 및 터치 디스플레이 모듈
KR20220128103A (ko) * 2021-03-12 2022-09-20 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
TWI735184B (zh) 2020-03-17 2021-08-01 友達光電股份有限公司 顯示驅動電路與相關的顯示裝置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157026A (ja) 2001-09-06 2003-05-30 Sharp Corp 表示装置及びその駆動方法
US20100194427A1 (en) * 2009-02-02 2010-08-05 Fujitsu Microelectronics Limited Semiconductor device
JP2011141522A (ja) 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011141524A (ja) 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
US20130070515A1 (en) * 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Method and apparatus for controlling state information retention in an apparatus
US20130191673A1 (en) * 2012-01-23 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014142805A (ja) * 2013-01-24 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置、及びその駆動方法
JP2016105595A (ja) 2013-06-18 2016-06-09 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP3698137B2 (ja) 2002-11-26 2005-09-21 セイコーエプソン株式会社 表示ドライバ、電気光学装置及び表示ドライバの制御方法
JP2005266336A (ja) 2004-03-18 2005-09-29 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の駆動回路
US9786350B2 (en) * 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157026A (ja) 2001-09-06 2003-05-30 Sharp Corp 表示装置及びその駆動方法
US20100194427A1 (en) * 2009-02-02 2010-08-05 Fujitsu Microelectronics Limited Semiconductor device
JP2011141522A (ja) 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011141524A (ja) 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
US20130070515A1 (en) * 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Method and apparatus for controlling state information retention in an apparatus
US20130191673A1 (en) * 2012-01-23 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014142805A (ja) * 2013-01-24 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置、及びその駆動方法
JP2016105595A (ja) 2013-06-18 2016-06-09 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220110026A (ko) * 2021-01-29 2022-08-05 티피케이 어드밴스트 솔루션스 인코포레이티드 터치 센서 및 터치 디스플레이 모듈
KR20220128103A (ko) * 2021-03-12 2022-09-20 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치

Also Published As

Publication number Publication date
JP7017352B2 (ja) 2022-02-08
JP2018060182A (ja) 2018-04-12
US20180090111A1 (en) 2018-03-29
KR102474313B1 (ko) 2022-12-07
US10540944B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
US11256361B2 (en) Display device and operating method thereof
CN109155122B (zh) 半导体装置
US10591783B2 (en) Display device, display module, electronic device, and manufacturing method of display device
JP2022142796A (ja) 表示装置
US20180033362A1 (en) Display method, display device, electronic device, non-temporary memory medium, and program
US10693097B2 (en) Display device including two display elements, display module, electronic device, and method for manufacturing display device
JP6907048B2 (ja) 半導体装置、記憶装置及び表示システム
US20170365209A1 (en) Semiconductor device, display device, and electronic device
KR20180035709A (ko) 반도체 장치와 그 동작 방법 및 전자 기기
TW201801513A (zh) 顯示裝置及其動作方法，以及電子機器
TW201818382A (zh) 驅動電路、顯示裝置及電子裝置
JP7010628B2 (ja) 表示装置および電子機器
JP6965065B2 (ja) 表示装置
JP2018060587A (ja) 半導体装置、及び表示システム
JP7044495B2 (ja) 半導体装置
JP2018031944A (ja) 表示システムおよび電子機器
JP2018013622A (ja) 表示装置、および電子機器
JP6921624B2 (ja) 表示装置
US10559499B2 (en) Semiconductor device, display system, and electronic device
JP2018022145A (ja) 半導体装置、表示システム及び電子機器
WO2018042286A1 (ja) 表示装置およびその動作方法、ならびに電子機器
JP2018054901A (ja) 表示システムおよび電子機器
JP2018072462A (ja) 表示装置
JP2020202005A (ja) 半導体装置
JP2024019128A (ja) 表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right