JP2007096278A - 積層型半導体装置およびその製造方法 - Google Patents

積層型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007096278A
JP2007096278A JP2006224310A JP2006224310A JP2007096278A JP 2007096278 A JP2007096278 A JP 2007096278A JP 2006224310 A JP2006224310 A JP 2006224310A JP 2006224310 A JP2006224310 A JP 2006224310A JP 2007096278 A JP2007096278 A JP 2007096278A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
stacked
solder
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006224310A
Other languages
English (en)
Other versions
JP2007096278A5 (ja
JP5116268B2 (ja
Inventor
Takehiro Suzuki
岳洋 鈴木
Yasushi Takeuchi
靖 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006224310A priority Critical patent/JP5116268B2/ja
Priority to US11/468,181 priority patent/US20070045788A1/en
Publication of JP2007096278A publication Critical patent/JP2007096278A/ja
Priority to US12/501,939 priority patent/US7863101B2/en
Publication of JP2007096278A5 publication Critical patent/JP2007096278A5/ja
Priority to US12/958,584 priority patent/US20110084405A1/en
Application granted granted Critical
Publication of JP5116268B2 publication Critical patent/JP5116268B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 積層型半導体装置において、半導体装置の反りによってはんだ接合部に接合不良が生じるのを防ぐ。
【解決手段】 第１層の半導体装置２と第２層の半導体装置３ａ、３ｂを積層してはんだ接合する積層型半導体装置１は、その構成部材の熱膨張係数の違いや、個々の弾性率の違いにより反りが発生する。そこで、第１層の半導体装置２と第２層の半導体装置３ａ、３ｂの間に、はんだによる外部接続端子１１とともに熱硬化性樹脂２５を介在させ、はんだのリフロー予備加熱の温度である１５０〜１８０℃で３０〜９０秒間加熱する。これによって、第１層の半導体装置２の反りを低減し、その状態で熱硬化性樹脂２５を完全硬化させた後、はんだのリフロー温度まで上昇させ、外部接続端子１１によるはんだ接合を行う。
【選択図】 図１

Description

本発明は、それぞれ半導体素子を搭載した半導体装置が、少なくとも２層以上積み重ねられて三次元的に実装された積層型半導体装置およびその製造方法に関するものである。
近年では、デジタルカメラ、デジタルビデオカメラ等のデジタル機器の小型化が進み、より省スペースに各部品を実装することができる三次元実装が注目されている。三次元実装としては、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）として半導体素子を２層以上積み重ねたスタックドチップタイプや、半導体装置同士を２層以上積層した積層型半導体装置が知られている。
図７は、スタックドチップタイプの半導体パッケージを示すもので、配線基板５１上に大きな半導体素子５２と小さな半導体素子５３が順に積み重ねて搭載されている。配線基板５１と半導体素子５２、５３は、ワイヤボンド５４によって電気的接続されている。半導体素子５２、５３及びワイヤボンド５４は、封止樹脂５５により封止されている。
また近年、特開２００４−２８１９１９号公報（特許文献１）および特開２００４−３３５６０３号公報（特許文献２）等に開示された積層型半導体装置が脚光を浴びている。一般的な積層型半導体装置を図８に示す。配線基板１２１上にはＡＣＦ樹脂１２４を介して半導体素子１２２が実装されている。配線基板１２１上及び半導体素子１２２からなる半導体装置１０２の上に、半導体素子１３２が実装された配線基板１３１を封止樹脂１３３で封止した半導体装置１０３を積層したものである。半導体装置１０２の表面のランド１２３と、半導体装置１０３の裏面のランド１３３は、外部接続端子（はんだボール）１１１によりに接合されている。すなわち半導体装置１０２と半導体装置１０３は、はんだボール１１１により電気的に接続されている。また配線基板１２１の裏面には複数のランド１２５が設けられており、ランド１２５には外部接続端子（はんだボール）１１２が取り付けられている。
図９は、図８に示す積層型半導体装置を構成する半導体装置１０２と半導体装置１０３の接合工程を示す断面図である。まず、図９の（ａ）に示すように半導体装置１０２の表面のランド１２３の上にフラックス１２３ａを供給する。次に半導体装置１０２の上に半導体装置１０３をはんだボール１１１を介してマウントする。尚、はんだボール１１１は、予め半導体装置１０２の裏面に接合されている。半導体装置１０２の上に半導体装置１０３をマウントしたままの状態で、半導体装置１０２と半導体装置１０３をリフロー処理し、はんだボール１１１とランド１２３を接合する。次に、図９の（ｂ）に示すように、半導体装置１０２の裏面にはんだボール１１２を接合する。このようにして完成した積層型半導体装置を、図９の（ｃ）に示すマザーボード１０４に実装する。
特開２００４−２８１９１９号公報 特開２００４−３３５６０３号公報
しかし、半導体装置は、その構成部材である配線基板と半導体素子との熱膨張係数の違いや、個々の弾性率の違いにより容易に反りが発生してしまう。一般の半導体装置を例にとって説明する。図１０は、配線基板１２１にＡＣＦ樹脂１２４を介して半導体素子１２２が実装された一般的な半導体装置である。通常半導体装置は、図１０（ａ）に示すように、配線基板１２１、ＡＣＦ樹脂１２４、半導体素子１２２の線膨張係数の違いにより、半導体素子１２２を上にして凸状に反っている。これは、半導体装置１０２を製造する際に、加熱工程を経るため、その際の熱膨張係数の差により発生する。この反り量は各構成部材の仕様にもよるが、例えば配線基板１２１の厚みが０．４〜０．５ｍｍ、半導体素子１２２の厚みが０．１〜０．２ｍｍ、半導体装置１０２のサイズが１０〜１５ｍｍである場合には、配線基板１２１が４０〜５０μｍ程度反ることが確認されている。
また、配線基板１２１の反り量及び反り方向は、加熱温度により変化する。すなわち、室温（２３℃）において、図１０の（ａ）に示すように凸状に４０〜５０μｍ反っている場合、はんだ溶融温度である２２０℃では、図１０の（ｃ）に示すように、逆方向、すなわち凹状に２０〜３０μｍ反ることとなる。
このような半導体装置１０２の上に半導体装置１０３を接合して積層型半導体装置１を形成するときの様子を、図１１に示す。
まず図１１の（ａ）に示すように、半導体素子１２２側に凸状に４０〜５０μｍ反った半導体装置１０２の上に、半導体装置１０３がマウントされる。次に、はんだボール１１１を溶融するためのリフロー処理により２２０℃まで加熱されると、配線基板１２１は図１１（ｂ）に示すように凹状に２０〜３０μｍ反る。更に、この積層型半導体装置１を冷却すると、配線基板１２１は図１１（ａ）に示す凸状に戻ろうとする。しかしながら、はんだボール１１１で拘束されている端部は変形しないため、最終的に図１１（ｃ）に示すように、配線基板１２１はＷ型の形状をとることとなる。このような形状を有する積層型半導体装置１は、マザーボードへの実装工程におけるコプラナリティーの問題を生じ、接合不良を発生させることとなる。
すなわち、図１２に示すように、マザーボード１０４へ積層型半導体装置１をマウントする際、配線基板１２１の内側のはんだボール１１２は、マザーボード１０４のランド１４１へ接触しない状態となる。そのため、はんだが溶融してもマザーボード１０４と接合されず接続不良となってしまう。
また、積層型半導体装置１の配線基板１２１は、リフロー処理等により熱を加えられると、図１３に示すように、半導体装置１０２がＷ型から凹型に変形する。この際、配線基板１２１の変形量が大きいと、半導体素子１２２の直下のはんだボール１１２は潰されてしまい、隣り合うはんだ同士が接触し、ショートしてしまうこともある。また外周部においては、配線基板１２１とマザーボード１０４との距離が離れてしまい、はんだが伸長し、接続不良となることもある。
このような配線基板１２１の反り量は、配線基板の厚さが半分になると反り量は約２倍になることが確認されている。従って、半導体装置の小型化に伴い、配線基板の反りによる影響は大きくなっている。特に、積層型半導体装置は小型化が進んでおり、反りの問題が顕在化している。
また、特開２００４−３３５６０３号公報（特許文献２）には、図１４に示すように、半導体装置１０２と半導体装置１０３の間に接着材１２５を介在させた積層型半導体装置が開示されている。接着材１２５は半導体装置１０２と半導体装置１０３を精度良く位置決めすること、また、半導体装置間の剥離を抑止することを目的とするものである。そのため接着剤１２５は、はんだボール１１１が硬化した後に硬化させなければならない。従って接着材１２５は、はんだのリフロー処理においては硬化せず、リフロー後に硬化する熱可塑性の接着剤が使用されている。
しかしながら特開２００４−３３５６０３号公報における積層型半導体装置は、はんだを溶融するリフロー処理において発生する、配線基板１２１の反りを抑制することはできない。すなわち、半導体装置１０２の上に半導体装置１０３がマウントされる際には、半導体装置１０２は、半導体素子１２２を上にして凸状に反った状態となっている。そして、加熱されリフロー処理を施されると、この時の接着材１２５はまだ硬化はしていないため、配線基板１２１は、図１４の（ａ）に示すように凹状に反ることとなる。次に、半導体装置１０２は冷却され、所定の温度で接着剤１２５は硬化する。しかしながら、この時、配線基板１２１は、既に図１４の（ｂ）に示すように、Ｗ型に変形していることとなる。従って、前述の図１２、図１３に示した接合不良や、ショートの問題が発生する。
本発明は、上記従来の技術の有する未解決の課題に鑑みてなされたものであって、積層される半導体装置の反り量を抑制し、はんだボール等の外部接続端子の接続不良を回避できる積層型半導体装置およびその製造方法を提供することを目的とするものである。
上記の目的を達成するため、本発明の積層型半導体装置は、半導体素子が表面に実装された第１層の半導体装置と、接合手段を介して前記第１層の半導体装置の前記表面側に積層された第２層の半導体装置とを有する積層型半導体装置において、前記接合手段は、前記第１層の半導体装置と前記第２層の半導体装置との間をはんだによって接合したはんだ接合部と、前記第１層の半導体装置と前記第２層の半導体装置との間を、はんだ溶融温度より低い硬化温度を有する熱硬化性樹脂によって接着固定した接着固定部であることを特徴としている。
また本発明は、互に積層して配置された第１層および第２層の半導体装置を有する積層型半導体装置の製造方法において、第１層の半導体装置と第２層の半導体装置の間に、両半導体装置を接合するためのはんだおよび熱硬化性樹脂を介在させる工程と、前記第１層および第２層の半導体装置を、第１の温度に加熱して熱硬化性樹脂を硬化させる工程と、前記第１層および第２層の半導体装置を、第１の温度よりも高い第２の温度に昇温させてはんだを溶融する工程と、前記第１層および第２層の半導体装置を冷却し、前記はんだを硬化させる工程とを経ることを特徴としている。
積層された少なくとも２個の半導体装置の熱ストレスによる反りを低減するために、はんだ溶融温度より低い硬化温度を有する熱硬化性樹脂を用いた接着固定部を設ける。これにより積層される半導体装置の反り量を抑制し、はんだボール等の外部接続端子の接続不良やショートを回避することができる。
まず、本発明の基本的な考え方を説明する。図１０において説明したように、一般的な半導体装置は、室温（２３℃）において図１０（ａ）に示すように凸状に反っている。またこれをはんだの溶融する２２０℃に加熱すると、図１０（ｃ）に示すように、凹状に反ることとなる。従って、室温から２２０℃に加熱する途中において、必ず、図１０（ｂ）に示すように、ほとんど反りのない状態となっている。通常１５０℃〜１８０℃において、このほとんど反りのない状態となるものが多い。本発明では、このほとんど反りのない状態に着目し、このときの温度で、半導体装置１０２に半導体装置１０３を固定し実装するものである。
次に、本発明を実施するための最良の形態を図面に基づいて説明する。
図１に示すように、本実施例の積層型半導体装置１は、第１層の半導体装置２と第２層の半導体装置３を積層することにより構成される。第１層の半導体装置２は、配線基板２０上に形成されたランド２０ａと半導体素子２２のバンプ２２ａがＡＣＦ樹脂２３により接合されたものである。
第２層の半導体装置３は、配線基板１０上に半導体パッケージ３２ａ及び半導体パッケージ３ｂが実装されている。半導体素子３ａの裏面には配線層３１ａが形成されており、配線層３１ａに設けられたランド３４ａは、配線基板１０の表面に形成されたランド１０ｂと、はんだボール１２ａを介して接合されている。半導体素子３２ｂの裏面には緩衝材３３ｂと配線層３１ｂが形成されており、配線層３１ｂに設けられたランド３４ｂは、配線基板１０の表面に形成されたランド１０ｂと、はんだボール１２ｂを介して接合されている。配線基板１０の裏面にはランド１０ａが形成されており、はんだボール１１により、配線基板２０の表面のランド２０ｂと接合している。
ここで、配線基板１０と配線基板２０の接合方法は、熱圧着後、封止樹脂を流し込み硬化させて接合したもの、あるいは、超音波等により接合したものでもよい。また、外部接続端子として機能するはんだボール１１、１２ａ、１２ｂは、ＰＧＡやＬＧＡのように金属でもよい。
半導体素子２２と配線基板１０の間には、硬化温度が１５０℃〜１８０℃の温度で３０秒〜９０秒かけて完全に硬化する熱硬化性樹脂２５が配設されている。すなわち、第１層の半導体装置２と第２層の半導体装置３は、熱硬化性樹脂２５とはんだボール１１とによって接合されることとなる。熱硬化性樹脂２５は、はんだが溶融するリフロー処理温度２２０℃よりも低い硬化温度を有する熱硬化性樹脂を使用する。これにより熱硬化性樹脂２５の硬化は、リフロー処理の予備加熱工程において行うことができる。
また、熱硬化性樹脂２５は第１層の半導体装置２に搭載された半導体素子２２と配線基板１０のみを固着するものが望ましい。すなわち、第１層の半導体装置２の全面に熱硬化性樹脂２５を配置し、第２層の半導体装置３を貼り付けると、熱ストレスに対して熱硬化性樹脂２５は強固であるため、逆に配線基板１０、２０の応力が緩和されなくなってしまう可能性がある。またはんだボール１１とランド１０ａ及び２１ｂとの間に侵入し、接合不良を発生させる可能性もある。
また熱硬化性樹脂２５は後述するように、第１層の半導体装置２の反り量を低減した状態で固定するものであるため、比較的剛性の高いものを使用する必要がある。剛性が低いものを使用すると、第１層の半導体装置２の反りに追従してしまい、反りを抑制することが困難となってしまう。
また、一般的に反りにより発生する応力は半導体素子２２の端部もしくは中央部が大きくなるため、熱硬化性樹脂２５は半導体素子２２の全面に貼り付けるのではなく分散させて配置することが好ましい。図２は、第１層の半導体装置２を上方より見た模式図である。図２において熱硬化性樹脂２５は、半導体素子２２の４端部、中央部の合計５箇所に形成されている。また図３に示すように、半導体素子２２の中央部から端部に向けて十字型に形成してもよい。
すなわち図２および図３に示すように熱硬化性樹脂を分散させると、全面に熱硬化性樹脂を貼り付けるよりは、伸縮が抑制されることないため、応力集中が起こりにくくなり、接合不良等の不具合も発生しにくくなる。このような形態とすることにより、熱硬化性樹脂２５により発生する配線基板１０、２０の応力を抑制することが可能となる。特に、前述のように熱硬化性樹脂は剛性の高いものを使用している場合、応力の影響は顕著であり、図２、図３で示した形態を使用することが望ましい。
次に、積層型半導体装置１の製造方法について、図４および図５に基づいて説明する。
まず、図４の（ａ）に示すように、配線基板１０のランド１０ｂにはんだペースト１０ｃを印刷し、第２層の半導体装置３ａ、３ｂのはんだボール１２ａ、１２ｂをリフロー処理等により接合させる。その後、第１層の半導体装置２の表面のはんだボール１１と配線基板１０のランド１０ａを位置合わせしマウントする。そして、一般的なはんだのリフロー処理である予備加熱、本加熱を要するプロファイルのもとに熱印加を行い、はんだボール１１とランド１０ａを接合させる。熱硬化性樹脂２５は、リフロー処理の熱プロファイルである予備加熱中に完全硬化し、第１層の半導体装置２が配線基板１０に接着される。
つまり、熱硬化性樹脂２５は一般的なリフローの予備加熱である１５０℃〜１８０℃、３０秒〜９０秒間で硬化し、第１層の半導体装置２を配線基板１０に接着させる。ここで、リフロー処理中の第１層の半導体装置２の反り挙動と熱硬化性樹脂２５の役割を説明する。
マウント時は図４の（ｂ）に示すように第１層の半導体装置２の配線基板２０は、図１０（ａ）と同様に凸型に反っている。しかし、リフロー処理により熱が印加され１５０℃〜１８０℃になると、配線基板２０は図１０（ｂ）と同様に、図５の（ａ）に示すようにほぼフラットになる。本発明では、配線基板２０は１５０℃〜１８０℃で一旦フラットになることに着目し、配線基板２０がフラット状態で配線基板１０と固着させ、凹方向に反るのを抑制する。
その後、はんだ溶融温度である２２０℃で外部接続端子１１が溶融し、配線基板１０のランド１０ａとはんだに接合される。熱硬化性樹脂２５は熱硬化性であるため、一般的な鉛フリーのリフロー処理時のピーク温度である２４０℃まで温度が上昇しても、軟化することはない。従って、第１層の半導体装置２と配線基板１０はフラットな形状を維持したまま固定されている。
さらに、図５の（ｂ）に示すように、積層型半導体装置１をマザーボード４に実装する。この工程においても、熱硬化性樹脂２５によって配線基板１０と固着された第１層の半導体装置２はフラット状態で凹型に反ることはない。従って、隣り合う端子がショートしたり、はんだ形状の異形による接合強度の低下や信頼性の低下等の不具合を回避できる。
（シミュレーション）
次に、本発明の効果を確認すべくシミュレーションを実施した。その解析モデルおよび解析結果を以下に説明する。
図１の積層型半導体装置１のモデル化を行った。解析モデルの各材料の物性値は表１〜６に示す。表１は熱硬化性樹脂２５の物性値である。表２ははんだボール１１、１２ａ、１２ｂ、１３、及び配線基板１０の物性値である。表３は第１の半導体装置２を形成する配線基板２０、ＡＦＣ樹脂２３、半導体素子２２の物性値である。表４は半導体パッケージ３ａを形成する配線層３１ａ、半導体素子３２ａの物性値である。表５は半導体パッケージ３ｂを形成する配線層３１ｂ、半導体素子３２ｂ、緩衝材３３ｂの物性値である。表６ははんだボール１１、１２ａ、１２ｂ、１３の形状を示す値である。なお、解析モデルはＦｕｌｌモデルにて実施した。はんだは全ての半導体装置において立方体で、単純モデル化にて実施した。
配線基板１０、マザーボード４、第１層の半導体装置２、第２層の半導体装置３ａ、３ｂはそれぞれ個々のメッシュサイズでメッシングを行った。
配線基板２１、マザーボード４、配線基板１０はコア材、ビルトアップ材、ソルダーレジストの物性値を平均化して扱い各表に示す物性値を使用した。また、物性値は、線形解析のため、２３℃の値を使用した。
熱硬化性樹脂２５は図２に示すように、第１層の半導体装置２の半導体素子２２の上に設置した。設置場所は半導体素子２２の四隅と中央部にそれぞれ２．１６×２．１６×０．１２ｍｍのサイズのものを付着させた。
Figure 2007096278
Figure 2007096278
Figure 2007096278
Figure 2007096278
Figure 2007096278
Figure 2007096278
前記解析モデルにおいて、熱硬化性樹脂２５の有る積層型半導体装置１と、熱硬化性樹脂２５を介在させていない従来型の積層型半導体装置に対して解析を行った。それぞれ室温（２３℃）、及びはんだが硬化する温度である２２０℃での、配線基板２０の反り量を計算し、その結果を図６に示す。室温における積層型半導体装置とは、図５（ａ）に示すマザーボード４にマウントする前の積層型半導体装置を示す。また２２０℃における積層型半導体装置とは、図５（ｂ）に示すマザーボード４にマウントし、リフロー処理においてはんだボール１３を溶融させた状態の積層型半導体装置を示す。
反り量は配線基板２０の対角方向における値を、配線基板２０の中心を０としてプロットしたものである。熱硬化性樹脂２５を有する場合の配線基板２０のリフロー工程前の温度である２３℃の反り量を○、リフロー工程における温度である２２０℃での反り量を□で示した。また同様に熱硬化性樹脂のない場合の配線基板２０の２３℃の反り量を●、２２０℃での反り量を■で示した。
図６から、熱硬化性樹脂の無い配線基板２０の反り量は２３℃では凸状に４２μｍ、２２０℃では凹状に２３μｍであった。これに対し、熱硬化性樹脂２５を接着させた配線基板２０の反り量は２３℃で凸状に２１μｍ、２２０℃では凹状に１１μｍとなっている。すなわち熱硬化性樹脂を設けることにより、配線基板の反り量は半減していることが分かる。
Figure 2007096278
ここで、図５における積層型半導体装置１をはんだボール１３によりマザーボード４に実装する際の反りによる影響を説明する。マザーボード４の表面に形成されたランド１４上には、はんだボールとの接合を容易にするため、あらかじめマザーボード４上に形成されたランド１４上にはんだペーストが塗られている。はんだペーストにより、積層型半導体装置とマザーボード４の間隔のばらつきを吸収することができる。印刷によりマザーボード４に転写されたはんだペーストの高さは、平均すると９０μｍ程度である。しかしながら、バラツキが大きく場合によっては、その高さが４０μｍ程度の場合もある。従って、配線基板２０の反り量が４０μｍ以上になると、図１２に示すように、マウント時に、配線基板２０の中心付近のはんだボールと、はんだペーストとが接触せず、接合不良が発生してしまう。
従って、表７からわかるように、熱硬化性樹脂１２２を使用することにより、配線基板１２１の反り量を４０μｍ以下とすることができ、はんだ接合の信頼性を大幅に向上させることができる。
なお、本発明において、１つの配線基板に実装される半導体素子の数や、積層される半導体装置の層数は、本実施例に限られるものでない。また半導体素子の実装される形態は、フィリップチップ実装や、スタックドパッケージや、シングルパッケージであってもかまわない。
実施例における積層型半導体装置を示す断面図である。 実施例における熱硬化性樹脂の貼り付け形状を示す平面図である。 実施例における熱硬化性樹脂の貼り付け形状を示す平面図である。 実施例における積層型半導体装置の製造工程の示す断面図である。 実施例における積層型半導体装置の製造工程の示す断面図である。 実施例におけるシミュレーションの結果を示すグラフである。 従来例における半導体装置を示す断面図である。 従来例における積層型半導体装置を示す断面図である。 従来例における積層型半導体装置の製造工程を示す断面図である。 半導体装置の反りを説明する断面図である。 従来例における積層型半導体装置の反りを説明する断面図である。 従来例における積層型半導体装置の課題を説明する断面図である。 従来例における積層型半導体装置の課題を説明する断面図である。 従来例における積層型半導体装置の反りを説明する断面図である。
符号の説明
１ 積層型半導体装置
２ 第１層の半導体装置
３ａ、３ｂ 第２層の半導体装置
１０ 配線基板
１１、１２ａ、１２ｂ、１３ 外部接続端子
２１ 配線基板
２２、３２ａ、３２ｂ 半導体素子
２５ 熱硬化性樹脂

Claims (8)

  1. 半導体素子が表面に実装された第１層の半導体装置と、接合手段を介して前記第１層の半導体装置の前記表面側に積層された第２層の半導体装置とを有する積層型半導体装置において、
    前記接合手段は、前記第１層の半導体装置と前記第２層の半導体装置との間をはんだによって接合したはんだ接合部と、前記第１層の半導体装置と前記第２層の半導体装置との間を、はんだ溶融温度より低い硬化温度を有する熱硬化性樹脂によって接着固定した接着固定部であることを特徴とする積層型半導体装置。
  2. 前記熱硬化性樹脂は、１５０℃以上１８０℃以下の温度で３０秒以上９０秒以下の時間加熱することにより完全硬化する樹脂であることを特徴とする請求項１記載の積層型半導体装置。
  3. 前記熱硬化性樹脂は前記半導体素子の表面にのみ配置されていることを特徴とする請求項１または２記載の積層型半導体装置。
  4. 前記熱硬化性樹脂は前記半導体素子の複数箇所に配置されていることを特徴とする請求項１または２記載の積層型半導体装置。
  5. 前記熱硬化性樹脂は前記半導体素子の中央部に配置されていることを特徴とする請求項３記載の積層型半導体装置。
  6. 互に積層して配置された第１層および第２層の半導体装置を有する積層型半導体装置の製造方法において、
    第１層の半導体装置と第２層の半導体装置の間に、両半導体装置を接合するためのはんだおよび熱硬化性樹脂を介在させる工程と、
    前記第１層および第２層の半導体装置を、第１の温度に加熱して熱硬化性樹脂を硬化させる工程と、
    前記第１層および第２層の半導体装置を、第１の温度よりも高い第２の温度に昇温させてはんだを溶融する工程と、
    前記第１層および第２層の半導体装置を冷却し、前記はんだを硬化させる工程とを経ることを特徴とする積層型半導体装置の製造方法。
  7. 熱硬化性樹脂の硬化温度は、前記第１層の半導体装置が水平状態となる温度であることを特徴とする請求項５に記載の積層型半導体装置の製造方法。
  8. 熱硬化性樹脂の硬化温度は１５０℃以上１８０℃以下であり、加熱時間は３０秒以上９０秒以下であることを特徴とする請求項５記載の積層型半導体装置の製造方法。
JP2006224310A 2005-08-31 2006-08-21 積層型半導体装置およびその製造方法 Expired - Fee Related JP5116268B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006224310A JP5116268B2 (ja) 2005-08-31 2006-08-21 積層型半導体装置およびその製造方法
US11/468,181 US20070045788A1 (en) 2005-08-31 2006-08-29 Stacking semiconductor device and production method thereof
US12/501,939 US7863101B2 (en) 2005-08-31 2009-07-13 Stacking semiconductor device and production method thereof
US12/958,584 US20110084405A1 (en) 2005-08-31 2010-12-02 Stacking semiconductor device and production method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005250511 2005-08-31
JP2005250511 2005-08-31
JP2006224310A JP5116268B2 (ja) 2005-08-31 2006-08-21 積層型半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2007096278A true JP2007096278A (ja) 2007-04-12
JP2007096278A5 JP2007096278A5 (ja) 2009-09-17
JP5116268B2 JP5116268B2 (ja) 2013-01-09

Family

ID=37802903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006224310A Expired - Fee Related JP5116268B2 (ja) 2005-08-31 2006-08-21 積層型半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US20070045788A1 (ja)
JP (1) JP5116268B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018535541A (ja) * 2015-10-02 2018-11-29 クアルコム，インコーポレイテッド 埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイス

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324568A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US7692946B2 (en) * 2007-06-29 2010-04-06 Intel Corporation Memory array on more than one die
US7619305B2 (en) * 2007-08-15 2009-11-17 Powertech Technology Inc. Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP5409427B2 (ja) * 2010-02-17 2014-02-05 キヤノン株式会社 プリント回路板及び半導体装置
JP2012033875A (ja) 2010-06-30 2012-02-16 Canon Inc 積層型半導体装置
KR101712043B1 (ko) 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US8299596B2 (en) * 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
CN107039484B (zh) * 2011-06-27 2020-09-15 薄膜电子有限公司 具有横向尺寸改变吸收缓冲层的电子部件及其生产方法
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
TWI546911B (zh) * 2012-12-17 2016-08-21 巨擘科技股份有限公司 封裝結構及封裝方法
US9059241B2 (en) * 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
CN104465427B (zh) * 2013-09-13 2018-08-03 日月光半导体制造股份有限公司 封装结构及半导体工艺
JP2018500677A (ja) 2014-12-19 2018-01-11 スリーエム イノベイティブ プロパティズ カンパニー 電子デバイスのインクステップのベゼルを交換するための接着剤
WO2018135650A1 (ja) 2017-01-19 2018-07-26 株式会社村田製作所 電子部品及び電子部品の製造方法
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
CN113053833A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 一种半导体装置及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2004335603A (ja) * 2003-05-02 2004-11-25 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
JPH11204679A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6274929B1 (en) * 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2007505478A (ja) * 2003-08-29 2007-03-08 サーマルワークス，インコーポレイティド 膨張制約されたダイスタック
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4719009B2 (ja) * 2006-01-13 2011-07-06 ルネサスエレクトロニクス株式会社 基板および半導体装置
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP5075463B2 (ja) * 2007-04-19 2012-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US20090039490A1 (en) * 2007-08-08 2009-02-12 Powertech Technology Inc. Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2004335603A (ja) * 2003-05-02 2004-11-25 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018535541A (ja) * 2015-10-02 2018-11-29 クアルコム，インコーポレイテッド 埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイス
US10510733B2 (en) 2015-10-02 2019-12-17 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device

Also Published As

Publication number Publication date
US20070045788A1 (en) 2007-03-01
JP5116268B2 (ja) 2013-01-09
US7863101B2 (en) 2011-01-04
US20110084405A1 (en) 2011-04-14
US20090275172A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
JP5116268B2 (ja) 積層型半導体装置およびその製造方法
JP4450113B2 (ja) 半導体装置及びその製造方法
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
JP2006173388A (ja) 多段構成半導体モジュールおよびその製造方法
WO2007007450A1 (ja) 中継基板とそれを使用した立体配線構造体
US9774769B2 (en) Mounted electronic component including connection portions
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2007042762A (ja) 半導体装置およびその実装体
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
JP2010267792A (ja) 半導体装置およびその製造方法
JP2007142124A (ja) 半導体装置およびその製造方法
JP4654971B2 (ja) 積層型半導体装置
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
JP2006216842A (ja) メモリカードおよびプリント配線板
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
JP2011066122A (ja) 回路基板
JP4599891B2 (ja) 半導体装置用基板並びに半導体装置
JP4293088B2 (ja) 積層型半導体装置の製造方法
JP2006310415A (ja) モジュール
JP4585216B2 (ja) 半導体装置およびその製造方法
JP2007096025A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100303

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees