JP2006196838A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006196838A JP2006196838A JP2005009252A JP2005009252A JP2006196838A JP 2006196838 A JP2006196838 A JP 2006196838A JP 2005009252 A JP2005009252 A JP 2005009252A JP 2005009252 A JP2005009252 A JP 2005009252A JP 2006196838 A JP2006196838 A JP 2006196838A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- insulating film
- oxide film
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000002955 isolation Methods 0.000 claims description 122
- 230000003647 oxidation Effects 0.000 claims description 53
- 238000007254 oxidation reaction Methods 0.000 claims description 53
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 63
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 63
- 238000000926 separation method Methods 0.000 abstract 8
- 230000002093 peripheral effect Effects 0.000 description 88
- 239000010410 layer Substances 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 20
- 238000005530 etching Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置は、半導体基板1上に形成された素子分離領域7a、素子分離領域7aによって区画された素子領域6a、素子領域6a上に形成されたゲート絶縁膜3a、ゲート絶縁膜3a上に形成されたゲート電極4aを有する。さらに、半導体基板1上に形成された素子分離領域7b、素子分離領域7bによって区画された素子領域6b、素子領域6b上に形成されたゲート絶縁膜3b、ゲート絶縁膜3b上に形成されたゲート電極4bを有する。素子分離領域7aと素子領域6aとの間にはシリコン酸化膜8aが形成され、素子分離領域7bと素子領域6bとの間にはシリコン酸化膜8bが形成されている。素子分離領域7aの幅は素子分離領域7bの幅よりも狭く、シリコン酸化膜8aの膜厚は、シリコン酸化膜8bの膜厚よりも薄い。
【選択図】 図2
Description
ゲート電極4b上及び素子分離領域7b上にはゲート間絶縁膜11が形成されているが、ゲート電極4b上及び素子分離領域7b上のゲート間絶縁膜11の一部分は除去されている。ゲート間絶縁膜11上及びゲート間絶縁膜11が除去されたゲート電極4b上には、コントロールゲート電極12aと同じ膜により、ゲート電極12bが形成されている。さらに、ゲート電極12b上には層間絶縁膜14が形成され、層間絶縁膜14上には配線16が形成されている。配線16は、層間絶縁膜14内に形成されたコンタクト電極15を介してゲート電極12bに電気的に接続されている。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された第1素子分離領域と、
前記第1素子分離領域によって区画された第1素子領域と、
前記第1素子領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記半導体基板上に形成された第2素子分離領域と、
前記第2素子分離領域によって区画された第2素子領域と、
前記第2素子領域上に形成された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成された第2ゲート電極と、
前記第1素子分離領域と前記第1素子領域との間に形成された第1酸化膜と、
前記第2素子分離領域と前記第2素子領域との間に形成された第2酸化膜とを具備し、
前記第1素子分離領域の幅は前記第2素子分離領域の幅よりも狭く、前記第1酸化膜の膜厚は、前記第2酸化膜の膜厚よりも薄いことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第1素子分離領域と、
前記第1素子分離領域によって区画された第1素子領域と、
前記第1素子領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記半導体基板上に形成された第2素子分離領域と、
前記第2素子分離領域によって区画された第2素子領域と、
前記第2素子領域上に形成された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成された第2ゲート電極と、
を具備し、
前記第1素子分離領域の幅は前記第2素子分離領域の幅よりも狭く、
前記第1素子領域のチャネル幅方向において、前記第1ゲート絶縁膜に接する前記第1ゲート電極の幅は、前記第1ゲート絶縁膜に接する前記第1素子領域の幅よりも狭く、
前記第2素子領域のチャネル幅方向において、前記第2ゲート絶縁膜に接する前記第2ゲート電極の幅は、前記第2ゲート絶縁膜に接する前記第2素子領域の幅よりも狭く、
前記第1素子領域のチャネル幅方向における、前記第1素子領域の端から前記第1ゲート電極の端までの水平方向の距離は、前記第2素子領域のチャネル幅方向における、前記第2素子領域の端から前記第2ゲート電極の端までの水平方向の距離よりも小さいことを特徴とする半導体装置。 - 前記第1素子分離領域と前記第1素子領域との間に形成された第1酸化膜と、
前記第2素子分離領域と前記第2素子領域との間に形成された第2酸化膜とをさらに具備し、
前記第1酸化膜の膜厚は、前記第2酸化膜の膜厚よりも薄いことを特徴とする請求項2に記載の半導体装置。 - 前記第1素子領域のチャネル幅方向の前記第1ゲート絶縁膜の端部において、前記第1ゲート絶縁膜の膜厚が厚くなる部分の、前記第1ゲート電極端からの水平方向の距離が、前記第2素子領域のチャネル幅方向の前記第2ゲート絶縁膜の端部において、前記第2ゲート絶縁膜の膜厚が厚くなる部分の、前記第2ゲート電極端からの水平方向の距離よりも小さいことを特徴とする請求項1または3に記載の半導体装置。
- 半導体基板上にゲート絶縁膜となる膜、ゲート電極となる膜を形成する工程と、
前記ゲート電極となる膜、前記ゲート絶縁膜となる膜、前記半導体基板を除去して第1、第2素子分離溝を形成し、前記第1素子分離溝により区画された第1素子領域、第1ゲート絶縁膜、第1ゲート電極を形成すると同時に、前記第2素子分離溝により区画された第2素子領域、第2ゲート絶縁膜、第2ゲート電極を形成する工程と、
ラジカル酸素を含む雰囲気で酸化を行い、前記第1素子領域の側壁に第1酸化膜を形成すると同時に、前記第2素子領域の側壁に第2酸化膜を形成する工程とを具備し、
前記第1素子分離溝の幅は前記第2素子分離溝の幅よりも狭く、前記第1酸化膜の膜厚は、前記第2酸化膜の膜厚よりも薄いことを特徴とする半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005009252A JP4074292B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置及びその製造方法 |
US11/109,763 US7315073B2 (en) | 2005-01-17 | 2005-04-20 | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
KR1020060004220A KR100743779B1 (ko) | 2005-01-17 | 2006-01-16 | 반도체 장치 및 그 제조 방법 |
CNB200610006367XA CN100448010C (zh) | 2005-01-17 | 2006-01-17 | 半导体器件及其制造方法 |
US11/835,353 US7645674B2 (en) | 2005-01-17 | 2007-08-07 | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
US12/630,552 US7928530B2 (en) | 2005-01-17 | 2009-12-03 | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
US13/044,102 US8258568B2 (en) | 2005-01-17 | 2011-03-09 | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
US13/568,209 US8728903B2 (en) | 2005-01-17 | 2012-08-07 | Semiconductor device having an oxide film formed on a semiconductor substrate sidewall of an element region and on a sidewall of a gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005009252A JP4074292B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196838A true JP2006196838A (ja) | 2006-07-27 |
JP4074292B2 JP4074292B2 (ja) | 2008-04-09 |
Family
ID=36683028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005009252A Active JP4074292B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (5) | US7315073B2 (ja) |
JP (1) | JP4074292B2 (ja) |
KR (1) | KR100743779B1 (ja) |
CN (1) | CN100448010C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253144A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014187132A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101142715B (zh) * | 2005-03-15 | 2012-08-22 | 株式会社半导体能源研究所 | 半导体器件以及具有该半导体器件的电子器件 |
JP4558557B2 (ja) * | 2005-03-31 | 2010-10-06 | 富士通セミコンダクター株式会社 | 不揮発性半導体記憶装置 |
JP2008211022A (ja) * | 2007-02-27 | 2008-09-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP5977002B2 (ja) * | 2011-08-25 | 2016-08-24 | 東京エレクトロン株式会社 | トレンチの埋め込み方法および半導体集積回路装置の製造方法 |
JP2016162714A (ja) * | 2015-03-05 | 2016-09-05 | セイコーエプソン株式会社 | 照明装置、表示装置および携帯用電子機器 |
US9385112B1 (en) * | 2015-06-22 | 2016-07-05 | Micron Technology, Inc. | Semiconductor devices |
KR102476764B1 (ko) * | 2015-12-23 | 2022-12-14 | 에스케이하이닉스 주식회사 | 소자분리구조 및 그 제조 방법 |
CN107342327A (zh) * | 2017-08-10 | 2017-11-10 | 睿力集成电路有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3378414B2 (ja) * | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
JP3623834B2 (ja) * | 1995-01-31 | 2005-02-23 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
TW468253B (en) * | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
JP2000195973A (ja) * | 1998-12-25 | 2000-07-14 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP3383244B2 (ja) * | 1999-09-29 | 2003-03-04 | シャープ株式会社 | 半導体トランジスタ及びその製造方法 |
US6406976B1 (en) | 2000-09-18 | 2002-06-18 | Motorola, Inc. | Semiconductor device and process for forming the same |
JP2002141409A (ja) | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3966707B2 (ja) * | 2001-02-06 | 2007-08-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4911826B2 (ja) * | 2001-02-27 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
KR100413830B1 (ko) * | 2001-04-30 | 2003-12-31 | 삼성전자주식회사 | 트렌치 소자분리 구조를 가지는 반도체 소자 및 그 제조방법 |
JP3699956B2 (ja) * | 2002-11-29 | 2005-09-28 | 株式会社東芝 | 半導体装置の製造方法 |
JP3802530B2 (ja) * | 2003-12-12 | 2006-07-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4282517B2 (ja) * | 2004-03-19 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
KR100583609B1 (ko) * | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
KR100575339B1 (ko) | 2004-10-25 | 2006-05-02 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 제조 방법 |
JP2006156471A (ja) * | 2004-11-25 | 2006-06-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-01-17 JP JP2005009252A patent/JP4074292B2/ja active Active
- 2005-04-20 US US11/109,763 patent/US7315073B2/en active Active
-
2006
- 2006-01-16 KR KR1020060004220A patent/KR100743779B1/ko active IP Right Grant
- 2006-01-17 CN CNB200610006367XA patent/CN100448010C/zh active Active
-
2007
- 2007-08-07 US US11/835,353 patent/US7645674B2/en active Active
-
2009
- 2009-12-03 US US12/630,552 patent/US7928530B2/en active Active
-
2011
- 2011-03-09 US US13/044,102 patent/US8258568B2/en active Active
-
2012
- 2012-08-07 US US13/568,209 patent/US8728903B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253144A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Corp | 半導体装置およびその製造方法 |
US8390076B2 (en) | 2008-04-09 | 2013-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP2014187132A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
US9129858B2 (en) | 2013-03-22 | 2015-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US8258568B2 (en) | 2012-09-04 |
US7928530B2 (en) | 2011-04-19 |
US20110156126A1 (en) | 2011-06-30 |
US20120302035A1 (en) | 2012-11-29 |
KR20060083879A (ko) | 2006-07-21 |
US20100081250A1 (en) | 2010-04-01 |
KR100743779B1 (ko) | 2007-07-30 |
JP4074292B2 (ja) | 2008-04-09 |
US20060157817A1 (en) | 2006-07-20 |
US7315073B2 (en) | 2008-01-01 |
US20070281428A1 (en) | 2007-12-06 |
CN100448010C (zh) | 2008-12-31 |
CN1819207A (zh) | 2006-08-16 |
US7645674B2 (en) | 2010-01-12 |
US8728903B2 (en) | 2014-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4074292B2 (ja) | 半導体装置及びその製造方法 | |
JP4570240B2 (ja) | 半導体素子及びその製造方法 | |
KR100635424B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US7589374B2 (en) | Semiconductor device and related fabrication method | |
JP2008004622A (ja) | 不揮発性半導体記憶装置 | |
JP5247014B2 (ja) | 5チャネルのフィントランジスタ及びその製造方法 | |
JP2004221601A (ja) | 多重ゲート絶縁膜を有する半導体素子の製造方法及びそれにより製造された半導体素子 | |
JP2009267208A (ja) | 半導体装置及びその製造方法 | |
JPH1126731A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US7335940B2 (en) | Flash memory and manufacturing method thereof | |
JP4653533B2 (ja) | 半導体装置及びその製造方法 | |
JP2006054292A (ja) | 半導体装置およびその製造方法 | |
JP2006100790A (ja) | 半導体装置及びその製造方法 | |
JP2010087159A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4256411B2 (ja) | 強誘電体記憶装置の製造方法 | |
JP4594796B2 (ja) | 半導体装置およびその製造方法 | |
JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2012033766A (ja) | 半導体記憶装置およびその製造方法 | |
JP2022136388A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007141962A (ja) | 半導体記憶装置及びその製造方法 | |
JP5548350B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
TWI473204B (zh) | 製造具有淺溝渠隔離之半導體記憶體裝置的方法 | |
JP2012043856A (ja) | 半導体装置およびその製造方法 | |
JP2005294518A (ja) | 半導体装置およびその製造方法 | |
JP2010021237A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4074292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |