JP2006012924A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2006012924A JP2006012924A JP2004184182A JP2004184182A JP2006012924A JP 2006012924 A JP2006012924 A JP 2006012924A JP 2004184182 A JP2004184182 A JP 2004184182A JP 2004184182 A JP2004184182 A JP 2004184182A JP 2006012924 A JP2006012924 A JP 2006012924A
- Authority
- JP
- Japan
- Prior art keywords
- region portion
- field effect
- effect transistor
- fin
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 230000005669 field effect Effects 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000012212 insulator Substances 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 26
- 210000000746 body region Anatomy 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001609 comparable effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011090 industrial biotechnology method and process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 高集積度化でき、電気射特性を維持しながら、低コスト化できる電界効果トランジスタおよびその製造方法を実現する。
【解決手段】 シリコン基板１上に、フィン形状に突出して形成されたフィン部３、５を設ける。フィン部３、５のチャネル領域部を被覆したゲート誘電体８を設ける。ゲート誘電体８によってチャネル領域部から絶縁されて、上記チャネル領域部上に形成されたゲート電極４を設ける。シリコン基板１上を覆う絶縁体層２を設ける。フィン部３、５は、シリコン基板１から絶縁体層２を貫通して絶縁体層２の表面より突出して延びるように形成されている。
【選択図】 図１
【解決手段】 シリコン基板１上に、フィン形状に突出して形成されたフィン部３、５を設ける。フィン部３、５のチャネル領域部を被覆したゲート誘電体８を設ける。ゲート誘電体８によってチャネル領域部から絶縁されて、上記チャネル領域部上に形成されたゲート電極４を設ける。シリコン基板１上を覆う絶縁体層２を設ける。フィン部３、５は、シリコン基板１から絶縁体層２を貫通して絶縁体層２の表面より突出して延びるように形成されている。
【選択図】 図１
Description
本発明は、半導体装置のプロセスおよび製造に関するものである。本発明は、特に、バルクＳｉウエハー上に形成されたＦＩＮ（フィン）型電界効果トランジスタ（ＦＥＴ）およびその製造方法に関するものである。上記バルクＳｉウエハー上に形成されたＦＩＮ型ＦＥＴは、高集積度の集積回路の実現に応用できるものである。
集積回路が高集積度となる傾向にあり、よって、集積回路に用いられるＣＭＯＳＦＥＴに対する、サイズを縮小し性能を向上させる工業的手法であるスケーリングの技術が知られている。
しかし、そのようなスケーリングにおいては、以下の技術的な問題が生じている。つまり、スケーリング（チャネル長、ゲート誘電体の厚みの低減、および、不純物ドーピング濃度の上昇）に伴い、短チャネル効果（ＳＣＥ）、および、ＭＯＳＦＥＴのオフ状態漏電流が制御しにくくなることである。
これらの問題を解決するために、絶縁膜上に形成した結晶シリコン（Silicon-On-Insulator;ＳＯＩ）基板に製造されたＭＯＳＦＥＴが開発されている。ＳＯＩは、接合寄生容量と漏電流とを減少できる。さらに上記問題を解決するために、ダブルゲートＭＯＳＦＥＴが開発されており、その実用的な実施形態の１つは、非特許文献１、および非特許文献２に記載のようなＦＩＮ−ＦＥＴである。これらＦＩＮ−ＦＥＴは、ＳＯＩ基板に形成されており、図９に記載のように、チャネル領域部となる本体の厚みが非常に薄いので、完全空乏化モード（Fully-Depleted mode）で作動する。
前記問題を解決するための他の例として、トリゲートＦＥＴ（非特許文献３）が挙げられる。このトリゲートＦＥＴもＳＯＩ基板上にて製造されている。さらに、最近では、バルクＳｉウエハ基板に形成されたＦＩＮ−ＦＥＴが提案されている（非特許文献４）。
また、特許文献１には、ＦＩＮ構造が開示されているが、これは、エピタキシーによって形成されるものである。特許文献２にも、ＦＩＮ構造が開示されているが、これも、エピタキシーによって形成されるものである。この場合、エピタキシー成長の生じる活性エリアが、エピ厚の厚みと同じ厚みのパターン化層（１２１）によって形成されている。
特開２００２−１１０９６３（公開日：２００２年４月１２日）
特開２００２−１１８２５５（公開日：２００２年４月１９日）
IBM Journal of Research and Development, Vol.46, No.2/3, March/May 2002
Hisamoto et al., FinFET-a Self-Aligned Double-Gate MOSFET Scalable to 20 nm, IEEE Trans. Vol.47 (2000) 2320
B. Doyle et al., "Tri-Gate Fully-Depleted CMOS Transistors: Fabrication, Design and Layout," 2003 Symp. VLSI Tech. Digest
T. Park et al., "Fabrication of Body-Tied FinFETs(Omega MOSFETs) using BulkSi wafers," 2003 Symp. VLSI Tech. Digest
上記従来の、ＳＯＩ上でのＦＩＮ−ＦＥＴは、ＩＣ製造の観点からすると、コストがかかるという問題を生じている。つまり、ＳＯＩウエハーは、ＩＣ製造に一般的に使用されるバルクＳｉウエハーよりもコストが高いからである。さらに、ＳＯＩ上でのＦＩＮ−ＦＥＴは、複雑なプロセスであり、装置サイズを選択する余地があまりない。その上、ＦＩＮがより厚くなると、部分的空乏化の装置（Partially Depleted devices）になってしまう。この部分的空乏化の装置においては、チャネル領域部の本体がアース等の固定電位から浮いてしまい（floating body effects）、トランジスタ動作が不安定化するという問題が生じる傾向がある。
そこで、バルクＳｉウエハー上でのＦＩＮ−ＦＥＴの製造が求められており、そのようなものが、非特許文献４に開示されている。
しかしながら、非特許文献４に記載の装置は、ＦＩＮ−ＦＥＴ本体の表面を覆うＳｉＮ層を必要とする。このＳｉＮ層が、製造プロセスを複雑にし、上記ＳｉＮ層の形成により機械的な応力が本体内に生成して漏電流を生じやすいという不都合を生じている。
特許文献１および特許文献２に記載のＦＩＮ−ＦＥＴ構造の問題点は、ソース領域部／ドレイン領域部の各接合部に対して広い接触エリアが必要な点である。それゆえ、接合寄生容量は、バルクＳｉ上に形成された従来のＦＥＴと同じ程度であり、小型化に伴う寄生容量による影響の低減ができないという問題点を有している。
本発明の目的は、新しいバルクＳｉ基板上でのＦＩＮ−ＦＥＴ構造、および、従来の製造方法による問題点や不都合を克服できる製造プロセスを提供することである。
本発明のＦＥＴは、上記課題を解決するために、半導体基板上に、フィン形状に突出して形成されたフィン部を有する、金属−絶縁体−半導体のＦＥＴであって、前記フィン部に、チャネル領域部と、チャネル領域部を挟んでそれぞれ形成されたソース領域部およびドレイン領域部と、上記フィン部のチャネル領域部を被覆したゲート誘電体薄膜と、上記ゲート誘電体薄膜によってチャネル領域部から絶縁されて、上記チャネル領域部上に形成されたゲート電極と、上記半導体基板上を覆う絶縁体層とを含み、上記フィン部は、上記半導体基板から上記絶縁体層を貫通して上記絶縁体層の表面より突出して延びるように形成されている、ことを特徴としている。
上記構成によれば、フィン部を、半導体基板から絶縁体層を貫通して上記絶縁体層の表面より突出して延びるように形成したから、上記フィン部は半導体基板と直接接続された半導体材料からなり、よって、チャネル領域部の本体がアース等の固定電位から浮いてしまうことに起因する、トランジスタ動作の不安定化を抑制できる。
また、上記構成は、チャネル領域部を含むフィン部を、フィン形状に突出させて設けたことによって、高集積化のために微細化しても上記フィン部の半導体材料が、トランジスタ動作状態において完全空乏化させることが可能となって、電気特性を向上できる。
その上、上記構成は、半導体基板上を覆う絶縁体層を設けたことによって、チャネル領域部の表面を覆う従来のＳｉＮ層の形成を省けるので、上記ＳｉＮ層の形成による機械的な応力がチャネル領域部内に生成して漏電流を生じやすいという不都合も軽減できる。
上記ＦＥＴでは、前記チャネル領域部の幅は、上記絶縁体層の表面より突出したフィン部の高さの等倍から２倍までであることが好ましい。上記ＦＥＴにおいては、前記チャネル領域部は、半導体基板の表面に対して基本的には９０度に近い角度を形成する少なくとも２つの互いにほぼ平行な各平坦面を備えていることが望ましい。上記構成によれば、チャネル領域部が、半導体基板の表面に対して基本的には９０度に近い角度を形成する少なくとも２つの互いにほぼ平行な各平坦面を備えていることで、その占有面積を小さくできて、より高集積化が容易となる。
上記ＦＥＴでは、前記ゲート電極は、上記チャネル領域部に対し跨ぐように形成されていることが好ましい。上記構成によれば、ゲート電極をチャネル領域部に対し跨ぐように形成することによって、フィン形状の上記チャネル領域部の３面を上記ゲート電極が覆うことが可能となるので、トリゲート化できて、高集積度化により微細化しても電流供給能力を高く保持するという高性能化を図ることができる。
上記ＦＥＴにおいては、前記ソース領域部およびドレイン領域部が絶縁体層上にて広がるように形成されていてもよい。
上記ＦＥＴでは、前記半導体基板と接触しているソース領域部／ドレイン領域部の各エリアは、前記半導体基板から突出しているソース領域部／ドレイン領域部の合計エリアよりも小さいことが望ましい。
上記構成によれば、ソース領域部およびドレイン領域部を絶縁体層上にて広がるように形成することで、ソース領域部／ドレイン領域部の各コンタクト部を大きくできて外部との接合を容易化できる。
その上、上記構成は、ソース領域部／ドレイン領域部の多くの部分を絶縁体層上に形成でき、半導体基板と接触しているソース領域部／ドレイン領域部の各接合エリアを小さくできるから、寄生（接合）容量や放電を小さく維持できて、前述の寄生容量や放電の影響の低減を確実化できる。
上記ＦＥＴにおいては、前記半導体基板はシリコン基板であってもよい。上記ＦＥＴでは、前記絶縁体層の表面より突出したフィン部の高さは、１００ｎｍ〜５００ｎｍであることが好ましい。上記ＦＥＴにおいては、前記フィン部のチャネル領域部の幅は、ゲート電極幅によって決定されていることが好ましく、また、１０ｎｍ〜３００ｎｍであることが望ましい。上記ＦＥＴでは、前記絶縁体層は厚さ５０ｎｍ〜１０００ｎｍであることが好ましい。
本発明のＦＥＴの製造方法は、前記課題を解決するために、誘電性絶縁部層によって被覆されているバルク半導体ウエハ基板上に島状の各活性エリアを互いに隣り合うようにそれぞれ設定し、バルク半導体ウエハ基板の表面上において、上記各活性エリアをＦＥＴの本体領域がフィン部の形状で突出するように露出させて形成するために、上記誘電性絶縁部層を厚さ方向にエッチバックして絶縁体層を形成し、上記本体領域を、トランジスタの閾値電圧を規定するために十分な不純物原子によってドープしてチャネル領域部を形成し、上記チャネル領域部上にゲート絶縁膜を堆積または熱成長により形成し、上記ゲート絶縁膜上に電極材料を堆積させパターン化してゲート電極を形成し、続いて、ゲート電極を自己整合マスクとして使用して、ゲート電極によって覆われていないフィン部に対し、チャネル領域部の伝導性型とは反対の伝導性型である不純物原子によってドープすることによってソース領域部およびドレイン領域部を形成することを特徴としている。
上記方法によれば、上記誘電性絶縁部層を厚さ方向にエッチバックして絶縁体層を形成して、ＦＥＴの本体領域がフィン部の形状で突出するように露出させて形成しているので、チャネル領域部の露出量（つまりチャネル領域部のチャネル幅）を容易に制御できて、所望する特性を備えたフィン型のＦＥＴの製造を確実化できる。
上記ＦＥＴの製造方法においては、前記バルク半導体ウエハ基板の表面上において、ＬＯＣＯＳ、ＳＴＩ、または、トレンチ絶縁部などの誘電性絶縁部層を形成して、前記各活性エリア間を絶縁してもよい。
上記ＦＥＴの製造方法では、前記フィン部のチャネル領域部の幅およびドーピング濃度を、印加されるゲート電極電圧の作用によって、上記チャネル領域部の全体が空乏化するように調節することが好ましい。
上記ＦＥＴの製造方法においては、前記フィン部を、１００ｎｍ〜５００ｎｍの高さ分、前記絶縁体層の表面より突出するように形成してもよい。上記ＦＥＴの製造方法では、前記フィン部のチャネル領域部を、１０ｎｍ〜３００ｎｍの幅に形成してもよい。上記ＦＥＴの製造方法においては、前記誘電性絶縁部から絶縁体層を厚さ５０ｎｍ〜１０００ｎｍに残すことにより前記各活性エリア間を絶縁してもよい。
上記ＦＥＴの製造方法では、前記ソース領域部およびドレイン領域部を絶縁体層上に広がっているエリアを有するように形成し、前記バルク半導体ウエハ基板と接触しているソース領域部／ドレイン領域部の各エリアは、絶縁層から突出しているソース領域部／ドレイン領域部の合計エリアよりも小さく設定してもよい。
上記ＦＥＴの製造方法においては、前記広がっているエリアのソース領域部／ドレイン領域部を、側方半導体エピタキシャル成長によって形成することが望ましい。
本発明のＦＥＴは、以上のように、半導体基板上にフィン形状に突出して形成されたフィン部が、半導体基板から上記半導体基板を覆う絶縁体層を貫通して上記絶縁体層の表面より突出して延びるように形成されている構成である。
それゆえ、上記構成は、フィン部が半導体基板と直接接続されており、よって、チャネル領域部の本体がアース等の固定電位から浮いてしまうことに起因する、トランジスタ動作の不安定化を抑制できる。
また、上記構成は、高集積化のために微細化しても上記フィン部の半導体材料が、トランジスタ動作状態において完全空乏化させることが上記フィン部の形状により可能となって、電気特性を向上できる。
その上、上記構成は、半導体基板上を覆う絶縁体層を設けたことによって、チャネル領域部の表面を覆う従来のＳｉＮ層の形成を省けるので、上記ＳｉＮ層の形成による機械的な応力がチャネル領域部内に生成して漏電流を生じやすいという不都合も軽減できるという効果を奏する。
本発明のＦＥＴの製造方法は、以上のように、島状の各活性エリアを互いに隣り合うようにそれぞれ設定したバルク半導体ウエハ基板の表面上において、上記各活性エリアをＦＥＴの本体領域がフィン部の形状で突出するように露出させて形成するために、上記誘電性絶縁部層を厚さ方向にエッチバックして、上記各フィン部間に絶縁体層を形成する方法である。
それゆえ、上記方法は、誘電性絶縁部層を厚さ方向にエッチバックして絶縁体層を形成して、ＦＥＴの本体領域がフィン部の形状で突出するように露出させて形成しているので、チャネル領域部の露出量（つまりチャネル領域部のチャネル幅）を容易に制御できて、所望する特性を備えたフィン型のＦＥＴの製造を確実化できるという効果を奏する。
本発明に係るフィン型のＦＥＴおよびその製造方法の実施の各形態について図１ないし図８に基づいて説明すると以下の通りである。なお、本実施の各形態においては、Ｎ型ＭＯＳ装置について以下に説明するが、それと相補的なものであるＰ型ＭＯＳ装置についても、以下の説明により当業者にとって同様に理解されることは明白である。
（実施の第一形態）
本発明に係るフィン型のＦＥＴの実施の第一形態は、図１に示すように、Ｐ型の伝導性を備えたシリコン（半導体）基板１上に、シリコン基板１上から外方に向かって突出してフィン形状に形成されたフィン部３、５を有する、金属−絶縁体−半導体のＦＥＴである。上記シリコン基板１の素材としては、半導体装置に使用できる半導体材料であればよく、例えば、ゲルマニウムや、シリコン−ゲルマニウムや、ガリウム−砒素といったものが挙げられる。また、上記フィン形状とは、シリコン基板１の表面方向に沿った水平断面が、帯状であり、かつ、シリコン基板１の表面方向に対し直交する方向の垂直断面が、帯状であるものをいう。
本発明に係るフィン型のＦＥＴの実施の第一形態は、図１に示すように、Ｐ型の伝導性を備えたシリコン（半導体）基板１上に、シリコン基板１上から外方に向かって突出してフィン形状に形成されたフィン部３、５を有する、金属−絶縁体−半導体のＦＥＴである。上記シリコン基板１の素材としては、半導体装置に使用できる半導体材料であればよく、例えば、ゲルマニウムや、シリコン−ゲルマニウムや、ガリウム−砒素といったものが挙げられる。また、上記フィン形状とは、シリコン基板１の表面方向に沿った水平断面が、帯状であり、かつ、シリコン基板１の表面方向に対し直交する方向の垂直断面が、帯状であるものをいう。
前記フィン部３、５には、チャネル領域部を長手方向の両側から挟んでソース領域部５およびドレイン領域部３が上記チャネル領域部の伝導性型と異なる、例えばＮ＋形にてそれぞれ形成されている。さらに、上記チャネル領域部を被覆した、薄膜状のゲート誘電体８と、上記ゲート誘電体８によってチャネル領域部から絶縁されて、上記チャネル領域部上に形成されたゲート電極４とが形成されている。ゲート電極４は、上記チャネル領域部に対し跨ぐように形成されている。
そして、本実施の第一形態では、上記シリコン基板１の表面上を覆う絶縁体層２が形成され、上記フィン部３、５が、上記シリコン基板１から上記絶縁体層２を貫通して上記絶縁体層２の表面より外方へ突出して延びるように形成されている。
これにより、上記構成は、フィン部３、５を、シリコン基板１から絶縁体層２を貫通して上記絶縁体層２の表面より突出して延びるように形成したから、上記フィン部３、５はシリコン基板１と直接接続されており、よって、チャネル領域部の本体がアース等の固定電位から浮いてしまうことに起因する、トランジスタ動作の不安定化を抑制できる。
また、上記構成は、チャネル領域部を含むフィン部３、５を、フィン形状に突出させて設けたことによって、高集積化のために微細化しても上記フィン部３、５の半導体材料が、トランジスタ動作状態において完全空乏化させることが可能となって、電気特性を向上できる。
その上、上記構成は、シリコン基板１上を覆う絶縁体層２を設けたことによって、チャネル領域部の表面を覆う従来のＳｉＮ層の形成を省けるので、上記ＳｉＮ層の形成による機械的な応力がチャネル領域部内に生成して漏電流を生じやすいという不都合も軽減できる。さらに、絶縁体層２の厚さを変化させれば、チャネル領域部の高さ（幅）を任意にて有するＦＩＮ−ＦＥＴを製造できる。
本実施の第一形態においては、フィン部３、５（チャネル領域部）の幅は、上記絶縁体層２の表面より突出したフィン部３、５の高さの等倍から２倍までであることが好ましい。フィン部３、５のチャネル領域部は、シリコン基板１の表面に対して基本的には９０度に近い角度を形成する少なくとも２つの互いにほぼ平行な各平坦面を備えていることが、高集積化のためには望ましい。
上記の幅とは、フィン部３、５の長手方向（つまり、ドレイン領域部３、チャネル領域部およびソース領域部５が並ぶ方向）に対し直交し、かつシリコン基板１の表面方向に対し平行な方向の長さをいい、上記高さとは、フィン部３、５の長手方向に対し直交し、かつシリコン基板１の表面方向に対しても直交する方向の長さをいう。
以下に、本実施の第一形態に係るＦＥＴの製造方法としての、バルクシリコンウエハ基板上でのＦＩＮ−ＦＥＴおよびその製造方法について、図２（ａ）ないし図２（ｄ）を参照して説明する。
まず、図２（ａ）に示すように、複数（図では一つのみ記載）の活性エリア１０を、標準ＣＭＯＳプロセス（フォトリソグラフィーとエッチング技術）とによって、例えば、バルクシリコンウエハ基板１’上にフィン形状に突出したように幅（Ｗ）にて形成した後、酸化膜等の誘電性絶縁部層２’を、各活性エリア１０の先端部と面一となるように上記バルクシリコンウエハ基板１’上に堆積させて、上記誘電性絶縁部層２’内に埋め込んで上記各活性エリア１０を規定する。各活性エリア１０の埋め込みには、Ｓｉエッチングと、酸化と、ＣＶＤによる酸化物の充填と、化学機械研磨（ＣＭＰ）による平坦化とを含む。
次に、図２（ｂ）に示すように、誘電性絶縁部層２'を厚さ方向にエッチバックして、浅いトレンチ分離（Shallow Trench Isolation; STI）を規定し、形成することによって、埋め込まれていたＳｉの各活性エリア１０から、各フィン部３、５をそれぞれ形成するために露出させる。各フィン部３、５間は、エッチバックにより形成された浅いトレンチ分離である絶縁体層２によって絶縁されて規定されている。
通常、バルクシリコンウエハ基板１'上にある誘電性絶縁部層２'の深さ（Ｄ）は、活性エリア１０の初期上面から３００ｎｍ〜５００ｎｍである。上記活性エリア１０の一部が露出するように誘電性絶縁部層２'をエッチバックしておく。残った絶縁体層２の厚みは、約１５０ｎｍ〜２００ｎｍであり、露出したフィン部３、５の高さ（Ｈ）は、１５０ｎｍ〜３００ｎｍである。しかし、上記高さは、エッチバックの量を調整することで任意に設計できる。
その後、上記ＦＥＴのチャネル領域部となるフィン部３、５を、イオン注入（ＮＭＯＳＦＥＴの場合はボロン）によってドープする。これにより、得られたＦＥＴの閾値電圧を決定できる。一般的に、上記チャネル領域部を、ドーピング濃度１×１０16at／cm3〜１×１０18at／cm3にてドープして形成する。上記チャネル領域部の幅は、ゲート電極４の幅に合わせればよいが、通常は、１０ｎｍ〜３００ｎｍである。
続いて、図２（ｃ）に示すように、上記チャネル領域部となったフィン部３、５上に、ゲート誘電体８を熱成長または堆積により形成させる。ゲート誘電体（酸化物）８の有効な厚みは、２ｎｍ〜４ｎｍの範囲である。
ゲート誘電体８の形成後、ゲート電極材料を上記絶縁体層２およびフィン部３、５上に堆積させて形成し、上記ゲート電極材料をパターン化して帯状のゲート電極４を形成する。ゲート電極４を、ＣＶＤポリシリコンを用いて形成してもよい。ゲート電極４を形成した後、上記ゲート電極４上を絶縁被覆（conformally covers）するように、上記ゲート電極４上に約３ｎｍの厚さにてＳｉＮ層を堆積させる。
次に、ＣＶＤ酸化物を、堆積させ、エッチバックすることにより、図２（ｄ）に示すように、ソース領域部５およびドレイン領域部３の各注入部７、６をゲート電極４の端部からオフセットするための側壁スペーサーを形成してもよい。ソース領域部５およびドレイン領域部３のためのＮ＋注入部７、６は、約１×１０20at／cm3のドーピング濃度となるように注入されたＡｓイオンおよび／またはＰイオンの組み合わせが好ましい。
続いて、上記ＦＥＴにおいては、中間段階誘電体（Inter-Level-Dielectric; ILD）堆積、導通用開口部、および、ＦＥＴへの各接続部と各内部配線（interconnects）とを形成するための金属層の形成という従来のプロセスに従って本実施の第一形態のフィン型のＦＥＴが得られる。
上記製造方法では、ＦＥＴをバルクシリコンウエハ基板１’上に直接製造するので、フィン部３、５におけるのバルクシリコンウエハ基板１’との接触部は自動的に規定される。言い換えると、上記ＦＥＴのチャネル領域部の本体は、Ｐ型のバルクシリコンウエハ基板１’と直接接触している。
この構造では、フォトリソグラフィープロセスが、活性エリア１０の幅を規定するから、チャネル領域部の幅の異なるＦＥＴを製造できる。活性エリア１０からのフィン部３、５の高さとその幅とが同じ値（comparables）に設定すれば、バルクシリコンウエハ基板１’と直接接触している、トリゲートのフィン型のＦＥＴが得られる。
続いて、本実施の第一形態の一変形例を、図３および図４を参照して説明する。本変形例では、図３に示すように、図１に示すフィン部３、５が、その幅方向に分割された２つの各チャネル指状部９ａ、９ｂとなっている。各ソース領域部５およびドレイン領域部３においては、各コンタクト（導通）部１２を形成してもよい。このようなフィン型ＦＥＴでは、図４に示すように、各チャネル指状部９ａ、９ｂのチャネル領域１１の幅（図２（ａ）にて示すＷ）を狭く設定でき、かつ、とドーピング濃度が十分に調節されている場合、ゲート電極４への電位の印加により、チャネル領域１１の完全な空乏化が可能となる。
（実施の第二形態）
本実施の第二形態では、図５に示すように、ソース領域部５およびドレイン領域部３が、絶縁体層２上において、その表面方向に沿って広がって延びているソース領域拡張部５ａおよびドレイン領域拡張部３ａを有している。このような実施の第二形態に係るＦＥＴの、バルクシリコンウエハ基板１’上での製造プロセスについて説明する。このＦＥＴの製造技術は、特に、ゲートアレイまたはメモリ装置などのトランジスタアレイの形成に好適に応用できる。また、バルクシリコンウエハ基板１’は、最終プロセスにて、必要に応じて分割されて、前記シリコン基板１となるものである。
本実施の第二形態では、図５に示すように、ソース領域部５およびドレイン領域部３が、絶縁体層２上において、その表面方向に沿って広がって延びているソース領域拡張部５ａおよびドレイン領域拡張部３ａを有している。このような実施の第二形態に係るＦＥＴの、バルクシリコンウエハ基板１’上での製造プロセスについて説明する。このＦＥＴの製造技術は、特に、ゲートアレイまたはメモリ装置などのトランジスタアレイの形成に好適に応用できる。また、バルクシリコンウエハ基板１’は、最終プロセスにて、必要に応じて分割されて、前記シリコン基板１となるものである。
上記製造プロセスは、図２（ｂ）に示す、ＦＩＮ−ＦＥＴのＳｉ突出部であるフィン部３、５の形成について前述した方法と同じ方法から始まる。図６（ａ）に示すように、ＦＩＮ−ＦＥＴのアレイの場合には、バルクシリコンウエハ基板１’上に、帯状（ストライプ状）のＳｉの突出部であるフィン部２１を、複数、互いに平行に、かつ等間隔にて形成する。
続いて、各フィン部２１を形成した後、例えばＣＶＤによる酸化物層２４を堆積させ、ＣＭＰ技術によってＳｉのフィン部２１の高さに合わせて上記酸化物層２４の表面を平坦化する。この平坦化に続いて、上記フィン部２１および酸化物層２４上に、ＳｉＮ層２２を、１００ｎｍ〜２００ｎｍの厚さで堆積させる。このＳｉＮ層２２を、フォトエッチング技術によってパターン化し、図６（ｂ）に示すようなＳｉのフィン部２１の長手方向に対して直交する方向の帯状に形成する。続いて、フォトレジストマスクで、ＦＩＮ−ＦＥＴの領域を被覆し、露出している酸化物層２４を、異方性除去する。その結果、酸化物層２４は、ＦＩＮ−ＦＥＴのチャネル領域部に沿った領域にのみダミー２３として残る。
次に、例えばＳｉＨ2ガスを使用してシリコンエピタキシー（Ｓｉ−ｅｐｉ）成長をフィン部２１に対して行う。ＳｉＮ層２２が、「天井（シーリング）」層として機能するので、ＳｉＮ２２の下側においてだけ側方エピタキシー成長が行われ、エピ（ｅｐｉ）成長部２５が形成される。
このことを、図６（ｃ）のＡ−Ａ’の矢視断面図である図７（ａ）にて示す。露出しているエリア（断面Ｂ−Ｂ’）についてのシリコンエピタキシー成長を、図７（ｂ）に示す。シリコンエピタキシー成長の後、図７（ｃ）に記載のように、各フィン部２１の先端から外方に突出した過剰なシリコンであるエピ（ｅｐｉ）成長部２５をＣＭＰの適用により除去する。この平坦化の後、酸化物であるダミー２３とＳｉＮ層２２とを除去する。
このプロセスの結果、図５に示すように、バルクシリコンウエハ基板１’との接合エリアは最小であり、絶縁体層２上においては広がったソース領域拡張部５ａおよびドレイン領域拡張部３ａをそれぞれ備えたソース領域部５およびドレイン領域部３がそれぞれ形成される。
これにより、ソース領域部５およびドレイン領域部３を絶縁体層２上にて広がるように形成することで、ソース領域部５／ドレイン領域部３の各コンタクト部を大きくできて外部との接合を容易化できる。
その上、上記構成は、ソース領域部５／ドレイン領域部３の多くの部分を絶縁体層２上に形成でき、バルクシリコンウエハ基板１’と接触しているソース領域部５／ドレイン領域部３の各接合エリアを小さくできるから、寄生（接合）容量や放電を小さく維持できて、前述の寄生容量や放電の影響の低減を確実化できて、上記寄生容量や放電による特性劣化を回避できる。
ＳｉＮ層２２を除去した後、続いて、本発明の製造プロセスでは、ゲート誘電体８の堆積または熱成長およびゲート電極４の形成を行う。図８は、この技術を使用したトランジスタアレイパターンを示す。残りのＦＥＴ製造プロセスは、前記の本実施の第一形態で説明したような類似技術である。
本発明のＦＩＮ−ＦＥＴ形成技術によって、以下の各効果を発揮できる。
１）バルクシリコンウエハ基板１'上にダブルゲートやトリゲートのＦＥＴの実現を簡便化できて、その結果、製造コストがより低くなる。
２）バルク制御されたバルクシリコンウエハ基板１'において完全空乏層を形成して動作するフィン型のＦＥＴを形成できる。その結果、閾値下の傾斜がほぼ理想的になり、ＯＦＦ状態漏電流が低減される。それゆえ、上記ＦＥＴを用いたＬＳＩの待機電流を低くできる。
３）ソース領域部５およびドレイン領域部３の接合エリアを小さくできて、寄生容量と放電とが低減されて、上記寄生容量や放電による特性劣化を回避できる。
１）バルクシリコンウエハ基板１'上にダブルゲートやトリゲートのＦＥＴの実現を簡便化できて、その結果、製造コストがより低くなる。
２）バルク制御されたバルクシリコンウエハ基板１'において完全空乏層を形成して動作するフィン型のＦＥＴを形成できる。その結果、閾値下の傾斜がほぼ理想的になり、ＯＦＦ状態漏電流が低減される。それゆえ、上記ＦＥＴを用いたＬＳＩの待機電流を低くできる。
３）ソース領域部５およびドレイン領域部３の接合エリアを小さくできて、寄生容量と放電とが低減されて、上記寄生容量や放電による特性劣化を回避できる。
本発明のＦＥＴは、製造コストを低減しながら、高集積化できて、かつ特性劣化を抑制できるので、ＬＳＩなどの集積回路のメモリ装置やトランジスタアレイといった電子部品の用途に適用できる。
１ シリコン基板（半導体基板）
２ 絶縁体層
３ ドレイン領域部（フィン部）
４ ゲート電極（フィン部）
５ ソース領域部（フィン部）
８ ゲート誘電体（ゲート誘電体薄膜）
２ 絶縁体層
３ ドレイン領域部（フィン部）
４ ゲート電極（フィン部）
５ ソース領域部（フィン部）
８ ゲート誘電体（ゲート誘電体薄膜）
Claims (19)
- 半導体基板上に、フィン形状に突出して形成されたフィン部を有する、金属−絶縁体−半導体の電界効果トランジスタであって、
前記フィン部に、チャネル領域部と、チャネル領域部を挟んでそれぞれ形成されたソース領域部およびドレイン領域部と、
上記フィン部のチャネル領域部を被覆したゲート誘電体薄膜と、
上記ゲート誘電体薄膜によってチャネル領域部から絶縁されて、上記チャネル領域部上に形成されたゲート電極と、
上記半導体基板上を覆う絶縁体層とを含み、
上記フィン部は、上記半導体基板から上記絶縁体層を貫通して上記絶縁体層の表面より突出して延びるように形成されている、ことを特徴とする電界効果トランジスタ。 - 前記チャネル領域部の幅は、上記絶縁体層の表面より突出したフィン部の高さの等倍から２倍までである、請求項１に記載の電界効果トランジスタ。
- 前記チャネル領域部は、半導体基板の表面に対して基本的には９０度に近い角度を形成する少なくとも２つの互いにほぼ平行な各平坦面を備えている、請求項１または２に記載の電界効果トランジスタ。
- 前記ゲート電極は、上記チャネル領域部に対し跨ぐように形成されている、請求項１ないし３の何れか１項に記載の電界効果トランジスタ。
- 前記ソース領域部およびドレイン領域部が絶縁体層上にて広がるように形成されている、請求項１ないし４の何れか１項に記載の電界効果トランジスタ。
- 前記半導体基板と接触しているソース領域部／ドレイン領域部の各エリアは、前記半導体基板から突出しているソース領域部／ドレイン領域部の合計エリアよりも小さい、請求項１ないし５の何れか１項に記載の電界効果トランジスタ。
- 前記半導体基板はシリコン基板である、請求項１ないし６の何れか１項に記載の電界効果トランジスタ。
- 前記絶縁体層の表面より突出したフィン部の高さは、１００ｎｍ〜５００ｎｍである、請求項１ないし７の何れか１項に記載の電界効果トランジスタ。
- 前記チャネル領域部の幅は、ゲート電極幅によって決定されている、請求項１ないし８の何れか１項に記載の電界効果トランジスタ。
- 前記フィン部のチャネル領域部の幅は、１０ｎｍ〜３００ｎｍである、請求項１ないし９の何れか１項に記載の電界効果トランジスタ。
- 前記絶縁体層は、厚さ５０ｎｍ〜１０００ｎｍである、請求項１ないし１０の何れか１項に記載の電界効果トランジスタ。
- 誘電性絶縁部層によって被覆されているバルク半導体ウエハ基板上に島状の各活性エリアを互いに隣り合うようにそれぞれ設定し、
バルク半導体ウエハ基板の表面上において、上記各活性エリアを電界効果トランジスタの本体領域をフィン部の形状で突出するように露出させて形成するために、上記誘電性絶縁部層を厚さ方向にエッチバックして絶縁体層を形成し、
上記本体領域を、トランジスタの閾値電圧を規定するために十分な不純物原子によってドープしてチャネル領域部を形成し、
上記チャネル領域部上にゲート絶縁膜を堆積または熱成長により形成し、
上記ゲート絶縁膜上に電極材料を堆積させパターン化してゲート電極を形成し、
続いて、ゲート電極を自己整合マスクとして使用して、ゲート電極によって覆われていないフィン部に対し、チャネル領域部の伝導性型とは反対の伝導性型である不純物原子によってドープすることによってソース領域部およびドレイン領域部を形成する、電界効果トランジスタの製造方法。 - 前記バルク半導体ウエハ基板の表面上において、ＬＯＣＯＳ、ＳＴＩ、または、トレンチ絶縁部などの誘電性絶縁部層を形成して、前記各活性エリア間を絶縁する、請求項１２に記載の電界効果トランジスタの製造方法。
- 前記フィン部のチャネル領域部の幅およびドーピング濃度を、印加されるゲート電極電圧の作用によって、上記チャネル領域部の全体が空乏化するように調節する、請求項１２または１３に記載の電界効果トランジスタの製造方法。
- 前記フィン部を、１００ｎｍ〜５００ｎｍの高さ分、前記絶縁体層の表面より突出するように形成する、請求項１２ないし１４の何れか１項に記載の電界効果トランジスタの製造方法。
- 前記フィン部のチャネル領域部を、１０ｎｍ〜３００ｎｍの幅に形成する、請求項１２ないし１５の何れか１項に記載の電界効果トランジスタの製造方法。
- 前記誘電性絶縁部から絶縁体層を厚さ５０ｎｍ〜１０００ｎｍに残すことにより、前記各活性エリア間を絶縁する、請求項１２ないし１６の何れか１項に記載の電界効果トランジスタの製造方法。
- 前記ソース領域部およびドレイン領域部を絶縁体層上に広がっているエリアを有するように形成し、
前記バルク半導体ウエハ基板と接触しているソース領域部／ドレイン領域部の各エリアは、絶縁層から突出しているソース領域部／ドレイン領域部の合計エリアよりも小さく設定する、請求項１２ないし１７の何れか１項に記載の電界効果トランジスタの製造方法。 - 前記広がっているエリアのソース領域部／ドレイン領域部を、側方シリコンエピタキシャル成長によって形成する、請求項１８に記載の電界効果トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004184182A JP4675585B2 (ja) | 2004-06-22 | 2004-06-22 | 電界効果トランジスタ |
| US11/157,077 US7453124B2 (en) | 2004-06-22 | 2005-06-21 | Field effect transistor and fabrication method thereof |
| KR1020050053378A KR100714775B1 (ko) | 2004-06-22 | 2005-06-21 | 전계효과트랜지스터 및 그 제조방법 |
| TW094120875A TWI281750B (en) | 2004-06-22 | 2005-06-22 | Field effect transistor and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004184182A JP4675585B2 (ja) | 2004-06-22 | 2004-06-22 | 電界効果トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010242701A Division JP2011054985A (ja) | 2010-10-28 | 2010-10-28 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006012924A true JP2006012924A (ja) | 2006-01-12 |
| JP4675585B2 JP4675585B2 (ja) | 2011-04-27 |
Family
ID=35481143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004184182A Active JP4675585B2 (ja) | 2004-06-22 | 2004-06-22 | 電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7453124B2 (ja) |
| JP (1) | JP4675585B2 (ja) |
| KR (1) | KR100714775B1 (ja) |
| TW (1) | TWI281750B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135067A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008034427A (ja) * | 2006-07-26 | 2008-02-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008282901A (ja) * | 2007-05-09 | 2008-11-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2009087982A (ja) * | 2007-09-27 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2009544150A (ja) * | 2006-07-14 | 2009-12-10 | マイクロン テクノロジー， インク． | 解像度以下のケイ素フィーチャおよびそれを形成するための方法 |
| JP2010040630A (ja) * | 2008-08-01 | 2010-02-18 | Toshiba Corp | 半導体装置 |
| JP2011514677A (ja) * | 2008-03-06 | 2011-05-06 | マイクロン テクノロジー， インク． | 空洞画定ゲートを有するデバイスおよびその製造方法 |
| JP2011527124A (ja) * | 2008-07-06 | 2011-10-20 | アイメック | 半導体構造のドープ方法およびその半導体デバイス |
| WO2013094430A1 (ja) * | 2011-12-19 | 2013-06-27 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| US9177800B2 (en) | 2013-06-12 | 2015-11-03 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device and semiconductor device |
| CN110785855A (zh) * | 2017-06-14 | 2020-02-11 | Hrl实验室有限责任公司 | 横向鳍式静电感应晶体管 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7525160B2 (en) | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
| US7838345B2 (en) * | 2006-05-02 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including semiconductor fins and a process for forming the electronic device |
| US7422960B2 (en) | 2006-05-17 | 2008-09-09 | Micron Technology, Inc. | Method of forming gate arrays on a partial SOI substrate |
| US7537994B2 (en) | 2006-08-28 | 2009-05-26 | Micron Technology, Inc. | Methods of forming semiconductor devices, assemblies and constructions |
| KR100772114B1 (ko) * | 2006-09-29 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100858882B1 (ko) * | 2007-03-19 | 2008-09-17 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100855834B1 (ko) * | 2007-05-25 | 2008-09-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100870189B1 (ko) * | 2007-05-28 | 2008-11-25 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2008300384A (ja) * | 2007-05-29 | 2008-12-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100943646B1 (ko) * | 2007-12-28 | 2010-02-25 | 한국과학기술원 | 반도체 메모리 소자 및 그 제조방법 |
| US8022478B2 (en) * | 2008-02-19 | 2011-09-20 | International Business Machines Corporation | Method of forming a multi-fin multi-gate field effect transistor with tailored drive current |
| US8637135B2 (en) * | 2009-11-18 | 2014-01-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-uniform semiconductor device active area pattern formation |
| US8445340B2 (en) * | 2009-11-19 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sacrificial offset protection film for a FinFET device |
| US8362572B2 (en) * | 2010-02-09 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lower parasitic capacitance FinFET |
| US8614134B2 (en) * | 2011-03-21 | 2013-12-24 | Globalfoundries Inc. | Shallow source and drain architecture in an active region of a semiconductor device having a pronounced surface topography by tilted implantation |
| DE112011105751B4 (de) | 2011-10-18 | 2024-05-08 | Intel Corporation | Antifuse-Element unter Verwendung von nicht-planarer Topologie |
| US10515956B2 (en) | 2012-03-01 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof |
| US9105744B2 (en) * | 2012-03-01 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof |
| US8629512B2 (en) | 2012-03-28 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate stack of fin field effect transistor with slanted sidewalls |
| US20130264654A1 (en) * | 2012-04-06 | 2013-10-10 | Infineon Technologies Dresden Gmbh | Integrated Switching Device with Parallel Rectifier Element |
| US9012286B2 (en) * | 2012-04-12 | 2015-04-21 | Globalfoundries Inc. | Methods of forming FinFET semiconductor devices so as to tune the threshold voltage of such devices |
| US8664072B2 (en) | 2012-05-30 | 2014-03-04 | Globalfoundries Inc. | Source and drain architecture in an active region of a P-channel transistor by tilted implantation |
| US8697515B2 (en) | 2012-06-06 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a FinFET device |
| US9209265B2 (en) * | 2012-11-15 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | ESD devices comprising semiconductor fins |
| KR101979637B1 (ko) | 2012-11-26 | 2019-08-28 | 삼성전자주식회사 | 반도체 소자 |
| US9812556B2 (en) | 2012-12-28 | 2017-11-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
| US9385069B2 (en) * | 2013-03-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate contact structure for FinFET |
| US8940558B2 (en) | 2013-03-15 | 2015-01-27 | International Business Machines Corporation | Techniques for quantifying fin-thickness variation in FINFET technology |
| KR102045212B1 (ko) | 2013-04-23 | 2019-11-15 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102030329B1 (ko) * | 2013-05-30 | 2019-11-08 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| DE112013007072T5 (de) * | 2013-06-28 | 2016-01-28 | Intel Corporation | Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie |
| US9263455B2 (en) | 2013-07-23 | 2016-02-16 | Micron Technology, Inc. | Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines |
| KR20150012837A (ko) * | 2013-07-26 | 2015-02-04 | 에스케이하이닉스 주식회사 | 3차원 수평 채널을 갖는 반도체 장치 및 그 제조방법 |
| CN104576380B (zh) * | 2013-10-13 | 2017-09-15 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| EP2889906B1 (en) * | 2013-12-30 | 2019-02-20 | IMEC vzw | Improvements in or relating to electrostatic discharge protection |
| WO2015147842A1 (en) * | 2014-03-27 | 2015-10-01 | Intel Corporation | Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions |
| KR102327143B1 (ko) | 2015-03-03 | 2021-11-16 | 삼성전자주식회사 | 집적회로 소자 |
| US10084085B2 (en) | 2015-06-11 | 2018-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same |
| US10466731B2 (en) * | 2016-01-27 | 2019-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two-transistor bandgap reference circuit and FinFET device suited for same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05167043A (ja) * | 1991-04-26 | 1993-07-02 | Canon Inc | 改良された絶縁ゲート型トランジスタを有する半導体装置 |
| JPH0846212A (ja) * | 1994-07-15 | 1996-02-16 | Internatl Business Mach Corp <Ibm> | ダブルゲートｍｏｓｆｅｔおよびその製造方法 |
| JPH08139325A (ja) * | 1994-09-14 | 1996-05-31 | Toshiba Corp | 半導体装置 |
| JP2002110963A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置 |
| JP2004214413A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
| WO2005122272A1 (ja) * | 2004-06-08 | 2005-12-22 | Nec Corporation | 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5732014A (en) * | 1997-02-20 | 1998-03-24 | Micron Technology, Inc. | Merged transistor structure for gain memory cell |
| JP4384739B2 (ja) * | 1997-04-04 | 2009-12-16 | 聯華電子股▲ふん▼有限公司 | 半導体装置及びその製造方法 |
| US6252284B1 (en) | 1999-12-09 | 2001-06-26 | International Business Machines Corporation | Planarized silicon fin device |
| US20020011612A1 (en) * | 2000-07-31 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2002118255A (ja) | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6583469B1 (en) * | 2002-01-28 | 2003-06-24 | International Business Machines Corporation | Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same |
| KR100458288B1 (ko) * | 2002-01-30 | 2004-11-26 | 한국과학기술원 | 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법 |
| US6642090B1 (en) * | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| KR100471189B1 (ko) * | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| KR100476940B1 (ko) * | 2003-06-20 | 2005-03-16 | 삼성전자주식회사 | 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법 |
| JP2014110963A (ja) * | 2013-10-28 | 2014-06-19 | Sanyo Product Co Ltd | 遊技機 |
-
2004
- 2004-06-22 JP JP2004184182A patent/JP4675585B2/ja active Active
-
2005
- 2005-06-21 KR KR1020050053378A patent/KR100714775B1/ko active IP Right Grant
- 2005-06-21 US US11/157,077 patent/US7453124B2/en active Active
- 2005-06-22 TW TW094120875A patent/TWI281750B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05167043A (ja) * | 1991-04-26 | 1993-07-02 | Canon Inc | 改良された絶縁ゲート型トランジスタを有する半導体装置 |
| JPH0846212A (ja) * | 1994-07-15 | 1996-02-16 | Internatl Business Mach Corp <Ibm> | ダブルゲートｍｏｓｆｅｔおよびその製造方法 |
| JPH08139325A (ja) * | 1994-09-14 | 1996-05-31 | Toshiba Corp | 半導体装置 |
| JP2002110963A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置 |
| JP2004214413A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
| WO2005122272A1 (ja) * | 2004-06-08 | 2005-12-22 | Nec Corporation | 歪みシリコンチャネル層を有するｍｉｓ型電界効果トランジスタ |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135067A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2009544150A (ja) * | 2006-07-14 | 2009-12-10 | マイクロン テクノロジー， インク． | 解像度以下のケイ素フィーチャおよびそれを形成するための方法 |
| US8981444B2 (en) | 2006-07-14 | 2015-03-17 | Round Rock Research, Llc | Subresolution silicon features and methods for forming the same |
| JP2008034427A (ja) * | 2006-07-26 | 2008-02-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP4552908B2 (ja) * | 2006-07-26 | 2010-09-29 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7867856B2 (en) | 2006-07-26 | 2011-01-11 | Elpida Memory, Inc. | Method of manufacturing a semiconductor device having fin-field effect transistor |
| DE102008064959B3 (de) | 2007-05-09 | 2022-06-30 | Sony Corporation | Halbleitervorrichtungen |
| JP2008282901A (ja) * | 2007-05-09 | 2008-11-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| DE102008021182A1 (de) | 2007-05-09 | 2008-11-27 | Sony Corp. | Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung |
| DE102008021182B4 (de) | 2007-05-09 | 2019-05-23 | Sony Corporation | Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung |
| US8049286B2 (en) | 2007-05-09 | 2011-11-01 | Sony Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP2009087982A (ja) * | 2007-09-27 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2011514677A (ja) * | 2008-03-06 | 2011-05-06 | マイクロン テクノロジー， インク． | 空洞画定ゲートを有するデバイスおよびその製造方法 |
| JP2011527124A (ja) * | 2008-07-06 | 2011-10-20 | アイメック | 半導体構造のドープ方法およびその半導体デバイス |
| JP2010040630A (ja) * | 2008-08-01 | 2010-02-18 | Toshiba Corp | 半導体装置 |
| WO2013094430A1 (ja) * | 2011-12-19 | 2013-06-27 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| US11729530B2 (en) | 2011-12-19 | 2023-08-15 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US9762832B2 (en) | 2011-12-19 | 2017-09-12 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US9912891B2 (en) | 2011-12-19 | 2018-03-06 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US10044962B2 (en) | 2011-12-19 | 2018-08-07 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US9363451B2 (en) | 2011-12-19 | 2016-06-07 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US11343455B2 (en) | 2011-12-19 | 2022-05-24 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US10645321B2 (en) | 2011-12-19 | 2020-05-05 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US11032504B2 (en) | 2011-12-19 | 2021-06-08 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
| US9177800B2 (en) | 2013-06-12 | 2015-11-03 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device and semiconductor device |
| US9450058B2 (en) | 2013-06-12 | 2016-09-20 | Fujitsu Semiconductor Limited | Semiconductor device |
| CN110785855A (zh) * | 2017-06-14 | 2020-02-11 | Hrl实验室有限责任公司 | 横向鳍式静电感应晶体管 |
| CN110785855B (zh) * | 2017-06-14 | 2023-08-29 | Hrl实验室有限责任公司 | 横向鳍式静电感应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100714775B1 (ko) | 2007-05-04 |
| US20050282342A1 (en) | 2005-12-22 |
| TW200625646A (en) | 2006-07-16 |
| KR20060046490A (ko) | 2006-05-17 |
| JP4675585B2 (ja) | 2011-04-27 |
| US7453124B2 (en) | 2008-11-18 |
| TWI281750B (en) | 2007-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4675585B2 (ja) | 電界効果トランジスタ | |
| JP6211673B2 (ja) | トリゲート・デバイス及び製造方法 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US7288802B2 (en) | Virtual body-contacted trigate | |
| KR100618893B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7385237B2 (en) | Fin field effect transistors with low resistance contact structures | |
| US8486788B2 (en) | Semiconductor device and method for fabricating the same | |
| US7394116B2 (en) | Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same | |
| KR100585178B1 (ko) | 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법 | |
| US20060088967A1 (en) | Finfet transistor process | |
| US20040227187A1 (en) | Integrated semiconductor device and method to make same | |
| JP2009038201A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005086024A (ja) | 半導体装置及びその製造方法 | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| CN106033769B (zh) | 纳米线结构及其制作方法 | |
| US20060216880A1 (en) | FINFET devices and methods of fabricating FINFET devices | |
| JP2009004425A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007501524A (ja) | 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス | |
| KR20050110081A (ko) | ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법 | |
| US20230246033A1 (en) | Fin field effect transistor with merged drift region | |
| US9825094B2 (en) | FinFET PCM access transistor having gate-wrapped source and drain regions | |
| JP2011066362A (ja) | 半導体装置 | |
| KR20070095062A (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
| JP2011054985A (ja) | 電界効果トランジスタの製造方法 | |
| KR100578745B1 (ko) | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4675585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |