JP2005287291A - 電圧調整器 - Google Patents

Abstract

【課題】スイッチング電源においてスイッチング損失を小さくする電圧調整器を提供する。
【解決手段】それぞれ１つの極性を有する第１巻線と第２巻線とを含む結合インダクタ３６は、その第１巻線と第２巻線とが同じ極性を持ち、それらが直列接続されて１つの共通ノードを形成し、第１巻線と第２巻線とはほぼ１に等しい結合係数を有する。前記結合インダクタ３６と、入力電圧を結合インダクタ３６に１つのスイッチング周波数で制御可能に導通するために、オン状態とオフ状態とを有する導通スイッチ３２と、オン状態とオフ状態とを有し、導通スイッチがオフ状態のときに電流のための経路を提供するために結合インダクタ３６の共通ノードにつながっているフリーホイーリングスイッチ３４と、出力電圧をフィルタリングするために、結合インダクタにつながっている出力コンデンサ３８とを備えることにより、電圧調整器３０を構成する。
【選択図】図２Ａ

Description

本願は、２００４年１月８日出願の米国出願番号第１０／７５４，１８７号の内容全体、および２００３年８月２１日出願の米国出願番号第６０／４９６，９５７号仮出願の出願日の優先権を主張する２００３年１０月２４日出願の米国出願番号第１０／６９３，７８７号の内容全体を引用したものとする。本願は、２００３年７月１６日出願の米国出願番号第１０／６２１，１２８号および２００３年１２月２２日出願の米国出願番号第１０／７４４，４１６号の内容全体を引用したものとする。

本発明の一態様は、複数の電子回路のための複数の電源システムに関する。

複数の電子サブシステム内で電圧調整を行うために、複数のスイッチングレギュレータが広く使用されている。１つのスイッチングレギュレータは、１つの入力電圧から１つのパルス出力を生成することによって、１つの出力電圧を発生させうる。１つのＤＣ出力電圧を発生させるために、このパルス出力は一般に１つの低域通過フィルタによってフィルタリングされる。このＤＣ出力電圧の大きさの調整は、このパルス出力を含む複数のパルスのパルス幅を変化させることによって、またはこのパルス出力のオン時間またはオフ時間を制御することによって行いうる。１つのスイッチングレギュレータにおける複数の電力損失の１つのかなりの部分は、入力電圧からパルス出力を生成する複数の電源スイッチにおいて発生する。これらの電源スイッチにおける複数の損失は、複数の導通損失と複数のスイッチング損失とに分類しうる。パルス出力のスイッチング周波数に応じてパルス幅が狭まるので、複数の導通損失に比して相対的に複数のスイッチング損失が増加しうる。さらに、１つのデューティサイクルが１０％などのより狭い複数のパルス幅では、出力電圧の調整維持がより困難になるので、出力電圧の誤差が増加しうる。

図１Ａは、１２ボルトの１つの入力電圧を約１．２ボルトの１つの出力電圧Ｖｏｕｔに変換するための１つの典型的な従来型電圧調整器１０を示す。１つの導通スイッチ１２と１つのフリーホイーリングスイッチ１４とによって、この入力を１つのパルス出力に変換しうる。一般に、導通スイッチ１２およびフリーホイーリングスイッチ１４は、全入力電圧に耐えられる複数の高電圧素子となるように選択される。このパルス出力を１つの出力インダクタ１６と１つの出力コンデンサ１８とによってフィルタリングすることによって、Ｖｏｕｔを形成しうる。図１Ｂは、従来型電圧調整器１０における複数の波形を示す。
波形２０は、導通スイッチ１２の動作状態を示す。波形２２は、フリーホイーリングスイッチ１４の両端の電圧Ｖ１を示す。電圧Ｖ１は、１つの立ち上がり時間と１つの立ち下がり時間とが一般に約１０ｎｓｅｃになりうる。一般に、この立ち上がり時間と立ち下がり時間とは、導通スイッチ１２とフリーホイーリングスイッチ１４とに使用される複数のスイッチの種類によって制限される。立ち上がり時間と立ち下がり時間とが長くなるにつれて、複数のスイッチング損失が増加しうる。波形２４は、出力インダクタ１６を流れる電流Ｉ１を示す。パルス幅が狭まるにつれて、複数の全電力損失に占める複数のスイッチング損失の１つの割合がより大きくなる。

それぞれ１つ極性を有する１つの第１巻線と１つの第２巻線とを含む少なくとも１つの結合インダクタを含む１つの電圧調整器。第１巻線と第２巻線とが同じ極性を持つように、第１巻線と第２巻線とは直列接続されて１つの共通ノードを形成する。第１巻線と第２巻線とはほぼ１に等しい１つの結合係数を有する。１つの入力電圧を少なくとも１つの結合インダクタに１つのスイッチング周波数で制御可能に導通するために、１つのオン状態と１つのオフ状態とを有する１つの導通スイッチ。１つのオン状態と１つのオフ状態とを有し、導通スイッチがオフ状態のときに１つの電流経路を設けるために少なくとも１つの結合インダクタの共通ノードにつながっている１つのフリーホイーリングスイッチ。
この出力電圧をフィルタリングするために、少なくとも１つの結合インダクタにつながっている１つの出力コンデンサ。

本発明の１つまたは複数の実施態様の詳細を複数の添付図面および以下の説明に示す。本発明の他の複数の特徴、複数の目的、および複数の利点は、以下の説明と複数の図面、および特許請求の範囲から明らかであろう。

種々の複数の図面中、同様の複数の参照記号は同様の複数の構成要素を示す。

図２Ａは、１つまたは複数の素子、たとえば複数の高速ドライバや他の複数の電子素子、に電力を供給するための１つの電圧調整器３０の一実施形態の１つのブロック図を示す。１つの入力電圧Ｖ_ＩＮを１つの非絶縁型出力電圧Ｖ_ＯＵＴに変換するために、電圧調整器３０を開ループまたは閉ループで動作させてもよい。入力電圧は、地気またはＶ_Ｌなど、どのような電圧を基準にしてもよい。この入力電圧を１つの結合インダクタ３６に印加するために、１つの導通スイッチ３２を１つのオン状態と１つのオフ状態との間で１つのスイッチング周波数で切り換えてもよい。導通スイッチ３２は、複数の電界効果トランジスタ（ＦＥＴ）、ＮＭＯＳ、ＰＭＯＳ、複数のバイポーラ接合トランジスタ（ＢＪＴ）、および複数の統合ゲート・バイポーラ接合トランジスタ（ＩＧＢＴ）など、どのような種類の双方向スイッチング素子でもよい。オフ時間中は全入力電圧が導通スイッチ３２の両端に印加されうるので、導通スイッチ３２は入力電圧より大きい１つの耐電圧を有する必要がある。導通スイッチ３２がオフ状態のときに結合インダクタ３６に流れる電流のための経路を１つのフリーホイーリングスイッチ３４によって設けてもよい。フリーホイーリングスイッチ３４は、複数の一方向スイッチ、複数の双方向スイッチ、複数のダイオード、複数の整流器、複数の同期整流器、複数のＦＥＴ、ＮＭＯＳ、ＰＭＯＳ、複数のＢＪＴ、および複数のＩＧＢＴなど、どのような種類のスイッチでもよい。結合インダクタ３６の動作によって、電圧調整器３０の作動中にフリーホイーリングスイッチ３４の両端に印加される電圧は全入力電圧より低いので、フリーホイーリングスイッチ３４は入力電圧より低い１つの耐電圧を有してもよい。より低い１つの耐電圧を有する複数のスイッチは、同程度の１つのダイサイズとより高い１つの耐電圧とを有する１つのスイッチに比べ、１つのＲｄｓ（ｏｎ）またはＶｃｅ（ｓａｔ）がほぼ例外なく低いので好都合である。フリーホイーリングスイッチ３４のＲｄｓ（ｏｎ）またはＶｃｅ（ｓａｔ）が低いほど、フリーホイーリングスイッチ３４における複数の導通損失が低下しうる。さらに、フリーホイーリングスイッチ３４の両端に印加される電圧もより低いので、複数のスイッチング損失も低下しうる。結合インダクタ３６を流れる電流を１つの出力コンデンサ３８によってフィルタリングすることによって、Ｖｏｕｔを形成してもよい。導通スイッチ３２を制御するための１つの駆動信号を１つの駆動信号発生器３１から発生させてもよい。フリーホイーリングスイッチ３４として１つのＦＥＴなどの１つの制御可能スイッチを使用する場合は、フリーホイーリングスイッチ３４を制御するための１つの駆動信号も駆動信号発生器３１から発生させてもよい。

１つの動作周波数を有する１つのクロック信号を１つの周波数発生器３５から発生させてもよい。この動作周波数で動作させるために、複数の駆動信号を同期させてもよい。一実施形態においては、動作周波数を１つの所定周波数に固定してもよい。別の実施形態においては、出力電流や出力電圧などの複数の負荷条件の複数の変化に応じて、動作周波数を制御できるようにしてもよい。たとえば、負荷電流の１つの増加など、出力電流の１つの変化が検知されたときは、出力の過渡的応答を増やすために動作周波数を上げてもよい。電圧調整器３０が負荷条件の変化に対応し、複数の定常動作条件に再び達したら、電圧調整器３０における複数の電力損失を減らすために、動作周波数を下げてもよい。

複数のスイッチング損失を減らすために、１つのマルチレベルゲートドライブ３７によって１つのマルチレベルゲート電圧を用いて導通スイッチ３２およびフリーホイーリングスイッチ３４のどちらか一方を駆動してもよい。たとえば、導通スイッチ３２を流れる電流などの複数の要因に応じてオン電圧の大きさを複数の異なる所定レベルに調整することによって、導通スイッチ３２における複数のスイッチング損失を減らしてもよい。導通スイッチ３２またはフリーホイーリングスイッチ３４に対して１つの２レベルゲート電圧を使用すると、これら複数のスイッチを駆動するための中間レベル電圧として電圧調整器３０の出力電圧を使用しうるので都合がよいことがある。

図２Ｂは、導通スイッチ３２およびフリーホイーリングスイッチ３４の一様態を示す。
導通スイッチ３２およびフリーホイーリングスイッチ３４は、個別に制御可能な１つまたは複数の並列スイッチ３３ａ〜３３ｃをそれぞれ備えてもよい。複数の並列スイッチ３３ａ〜３３ｃの全部または一部をオンにできるように、並列スイッチ３３ａ〜３ｃのそれぞれを個別にイネーブル信号ＥＮＢ１〜ＥＮＢ３によって制御できるようにしてもよい。
次に、オン状態になった複数の並列スイッチ３３ａ〜３３ｃを同じ駆動信号Ф_１によって制御してもよい。

図２Ｃは、電圧調整器３０の一実施形態の１つの概略図を示す。本実施形態においては、１つの導通スイッチ３２ａおよび１つのフリーホイーリングスイッチ３４ａとしてそれぞれＰＭＯＳ素子およびＮＭＯＳ素子を使用してもよい。ＤＣ出力電圧Ｖｏｕｔを生成するために、導通スイッチ３２ａおよびフリーホイーリングスイッチ３４ａによって生成されたパルス出力を１つの結合インダクタ３６ａおよび１つの出力コンデンサ３８ａによってフィルタリングしてもよい。

結合インダクタ３６ａは巻数Ｎ１の１つの第１巻線と巻数Ｎ２の１つの第２巻線とを有してもよい。結合インダクタ３６ａを通るエネルギーの流れを制御するために、１つの巻数比Ｎ１／Ｎ２を１つの所定値に設定してもよい。たとえば、１つの巻数比０の場合は、標準トポロジーの１つのバックコンバータが形成される。１つの巻数比２の場合は、電圧調整器のデューティサイクルが標準トポロジーのバックコンバータのデューティサイクルの約２倍になるので、結合インダクタ３６ａを流れる電流の大きさが約２分の１になり、フリーホイーリングスイッチ３４ａのドレイン‐ソース間に印加される電圧が標準トポロジーのバックコンバータのドレイン‐ソース間に印加される電圧より低くなる。フリーホイーリングスイッチ３４ａのドレイン‐ソース間に印加される電圧は凡そ数１の通りである。

これに対して、標準トポロジーの１つのバックコンバータにおいては、フリーホイーリングスイッチのドレイン‐ソース間に印加される電圧は凡そ数２の通りである。

したがって、フリーホイーリングスイッチ３４ａの選択にあたっては、より低い１つの耐電圧Ｖｄｓを有するものを選択してもよい。また、標準トポロジーの１つのスイッチが使用するものと同様の１つのダイサイズを使用することによって、フリーホイーリングスイッチ３４ａのＲｄｓ（ｏｎ）もより低くなりうる。

１が理想値である場合は、結合係数Ｋが好ましくは約１になるように、結合インダクタ３６ａを相互に緊密に結合してもよい。結合係数の最大値を提供する１つのインダクタアセンブリを形成するために、結合インダクタ３６ａの複数のインダクタを共通の１つの磁気コアに巻くことが好ましい。結合係数は約１とし、少なくとも０．９とし、０．９９より大きいことが好ましい。結合インダクタ３６ａの複数のインダクタのそれぞれを流れる電流が同じ方向に流れるように、結合インダクタ３６ａの複数の巻線のそれぞれの極性を選択する。結合インダクタ３６ａに使用するコア材料は適切であればどのような種類でもよく、ビードおよびトロイドなどの複数の形状を有する複数のフェライトなどの複数の高透磁率コア材料、および複数のＭＰＰコア、複数のフェライトＰＱコア、および他の複数の分割コア形状などの複数の低透磁率材料が挙げられる。

図２Ｄは、Ｖｉｎが１２ボルトに等しく、Ｖｏｕｔが１．２ボルトに等しい電圧調整器３０の一様態における複数の波形を示す。波形４０は、導通スイッチＳ１，３２ａの導通状態を示す。波形４２は、フリーホイーリングスイッチ３４ａのドレイン‐ソース電圧Ｖｄｓを示す。導通スイッチ３２ａのオン時間中のＶｄｓの大きさは、約４．６７ボルトである。波形４３は、標準トポロジーの１つのバックコンバータのフリーホイーリングスイッチのＶｄｓを示す。標準トポロジーのバックコンバータのＶｄｓは、入力電圧１２ボルトにほぼ等しい。波形４４は、フリーホイーリングスイッチ３４ａを流れる電流を示す。波形４６は、導通スイッチ３２ａを流れる電流を示し、波形４８は、標準トポロジーのバックコンバータの１つの導通スイッチの電流を示す。波形４６および波形４８は、１つの巻数比２では、１つの導通スイッチに流れる電流が電圧調整器３０の導通スイッチ３２ａに流れる電流の約２倍であることを示す。図示のように、標準トポロジーのバックコンバータは、ドレイン‐ソース電圧と電流とがより大きいために、複数のスイッチング損失が極めて大きくなりうる。さらに、標準トポロジーのバックコンバータにおいては、パルス幅に占めるドレイン‐ソース電圧の立ち上がり時間および立ち下がり時間の割合が極めて大きくなり、スイッチング損失がより大きくなりうる。１つの巻数比が少なくとも約２である結合インダクタ３６ａを使用することによって、フリーホイーリングスイッチ３４ａの複数のスイッチング損失と電圧ストレスとを減らしてもよい。さらに、出力コンデンサ３８ａに流れる電流リプルは、巻数比にほぼ応じて減る。たとえば、１つの巻数比２では、電流リプルがほぼ２分の１に減るので、出力値がより低い１つの出力コンデンサを使用して同様の１つの出力電圧リプルを実現することができる。

図３Ａは、１つのトロイドに巻かれた１つの結合インダクタ５０の一実施形態を示す。
結合インダクタ５０の複数の巻線は、これら複数の巻線を流れる複数の電流が同じ方向に流れるように構成されている。

図３Ｂは、１つのプレーナアセンブリに巻かれた１つの結合インダクタ５２の別の実施形態を示す。結合インダクタ５２は、複数の巻線を流れる複数の電流が同じ方向に流れるようにこれら複数の巻線が構成されているなど、機能的に結合インダクタ５０と同様である。使用する結合インダクタはどのような形態でもよく、それぞれの内容全体を本願明細書に引用したものとする２００３年７月１６日出願の米国出願番号第１０／６２１，１２８号および２００３年１２月２２日出願の米国出願番号第１０／７４４，４１６号に図示および説明されている結合インダクタなどの形態でもよい。

図４は、複数の出力位相を有する１つの電圧調整器１００の一実施形態を示す。電圧調整器１００は、並列接続されている２個からＮ個の電圧調整器３０を含む。これら複数の電圧調整器３０のそれぞれを上記の複数の原理に従って動作させてもよい。一実施形態においては、複数の電圧調整器３０の組み合わせ出力を１つの出力コンデンサ３８ａによってフィルタリングしてもよい。別の実施形態においては、複数の電圧調整器３０のそれぞれに１つの出力コンデンサ３８ｂを含めてもよい。別の実施形態においては、出力のフィルタリングを行うために、複数の出力コンデンサ３８ａおよび３８ｂの１つ組み合わせを含めてもよい。複数の電圧調整器３０のそれぞれの間の位相関係を制御するために１つの位相発生器１０２から複数のパルス信号を発生させることによって、これら複数の電圧調整器の複数の出力を１つの所定時間だけ時間補正して出力リプルの周波数を上げてもよい。多相構成で動作する２つの従来型電圧調整器を複数の電圧調整器３０のそれぞれに備えると好都合であるが、この理由は巻数比を２に設定したときに、複数の電圧調整器３０のそれぞれがデューティサイクルを２倍に伸ばしうるからである。

本発明の複数の実施形態を説明した。しかし、当然のことながら本発明の精神および範囲を離れずにさまざまな変更が可能である。したがって、他の実施形態は以下の特許請求の範囲に入るものとする。

標準トポロジーの１つのバックレギュレータの１つの概略図である。 標準トポロジーのバックレギュレータの一様態における複数の波形の１つの表現である。 １つの電圧調整器の一実施形態の１つのブロック図である。 １つの電圧調整器内の導通スイッチおよびフリーホイーリングスイッチの一実施形態の１つの回路図である。 １つの電圧調整器の一実施形態の１つの回路図である。 １つの電圧調整器の一実施形態における複数の波形の１つの表現である。 １つの結合インダクタの一実施形態の１つの図である。 １つの結合インダクタの一実施形態の１つの図である。 複数の出力位相を有する１つの電圧調整器の一実施形態の１つの回路図である。

Claims (15)

1. １つの入力電圧から１つの出力電圧を生成するための１つの電圧調整器であって、
   それぞれ１つの極性を有する１つの第１巻線と１つの第２巻線とを含み、前記第１巻線と前記第２巻線とが直列に接続されて１つの共通ノードを形成し、前記第１巻線と前記第２巻線とが同じ極性を有し、前記第１巻線と前記第２巻線との１つの結合係数がほぼ１に等しい少なくとも１つの結合インダクタと、
   前記入力電圧を前記少なくとも１つの結合インダクタに１つのスイッチング周波数で制御可能に導通するために、１つのオン状態と１つのオフ状態とを有する１つの導通スイッチと、
   １つのオン状態と１つのオフ状態とを有し、前記導通スイッチが前記オフ状態のときに１つの電流経路を設けるために前記少なくとも１つの結合インダクタの前記共通ノードにつながっている１つのフリーホイーリングスイッチと、
   を備える、電圧調整器。
2. 前記結合係数が少なくとも０．９９である、請求項１に記載の電圧調整器。
3. 前記第１巻線が１つの巻数Ｎ１を有し、前記第２巻線が１つの巻数Ｎ２を有し、
   １つの巻数比がＮ１／Ｎ２として定義され、少なくとも２である１つの所定値に設定されている、請求項１に記載の電圧調整器。
4. 前記巻数比が約２である、請求項３に記載の電圧調整器。
5. 前記結合インダクタが磁気材料でできた単一コア上に形成されている、請求項１に記載の電圧調整器。
6. 前記出力電圧をフィルタリングするために前記少なくとも１つの結合インダクタにつながっている１つの出力コンデンサをさらに備える、請求項１に記載の電圧調整器。
7. 前記導通スイッチが個別に制御可能な複数の並列スイッチを備える、請求項１に記載の電圧調整器。
8. 前記導通スイッチを制御するために１つのマルチレベルゲートドライブをさらに備える、請求項１に記載の電圧調整器。
9. 前記フリーホイーリングスイッチが、複数の一方向スイッチと、複数の双方向スイッチと、複数のダイオードと、複数の整流器と、複数の同期整流器と、複数のＦＥＴと、ＮＭＯＳと、ＰＭＯＳと、複数のＢＪＴと、複数のＩＧＢＴとから成る群から選択される、請求項１に記載の電圧調整器。
10. 前記電圧調整器に並列接続されている別の電圧調整器を少なくとも１つさらに備える、請求項１に記載の電圧調整器。
11. 前記導通スイッチが、複数の電界効果トランジスタ（ＦＥＴ）と、ＮＭＯＳと、ＰＭＯＳと、複数のバイポーラ接合トランジスタ（ＢＪＴ）と、複数の統合ゲート・バイポーラ接合トランジスタ（ＩＧＢＴ）とから成る群から選択される、請求項１に記載の電圧調整器。
12. 前記複数の電圧調整器の１つの位相シーケンスを制御するために前記複数の電圧調整器のそれぞれにつながっている１つの位相発生器をさらに備える、請求項１０に記載の電圧調整器。
13. 前記出力電圧が１つの所定の大きさに調整されるように、前記導通スイッチの前記オン時間を制御するための１つの制御装置をさらに備える、請求項１に記載の電圧調整器。
14. 前記フリーホイーリングスイッチが前記導通スイッチより低い１つの耐電圧を有する、
    請求項１に記載の電圧調整器。
15. 前記フリーホイーリングスイッチと前記導通スイッチとが複数の電界効果トランジスタであり、前記フリーホイーリングスイッチが前記導通スイッチより低い１つのＲｄｓ（ｏｎ）を有する、請求項１に記載の電圧調整器。

Images