JP2005276506A

JP2005276506A - 電子源およびその製造方法

Info

Publication number: JP2005276506A
Application number: JP2004085103A
Authority: JP
Inventors: Yoshiyuki Takegawa; 宜志竹川; Tsutomu Ichihara; 勉櫟原; Takuya Komoda; 卓哉菰田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2004-03-23
Filing date: 2004-03-23
Publication date: 2005-10-06
Anticipated expiration: 2024-03-23
Also published as: JP4543716B2

Abstract

【課題】電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上可能な電子源およびその製造方法を提供する。
【解決手段】絶縁性基板１１の一表面上に下部電極１２を形成し（図１（ａ））、下部電極１２上に第１の多結晶シリコン層３を形成する（図１（ｂ））。第１の多結晶シリコン層３の表面を研磨により平滑化し（図１（ｃ））、第１の多結晶シリコン層３上に第２の多結晶シリコン層４をＣＶＤ法によって成膜する（図１（ｄ））。第２の多結晶シリコン層４をナノ結晶化し、ナノメータオーダの多数のシリコン微結晶それぞれの表面に絶縁膜を形成することによって強電界ドリフト層６を形成する（図１（ｅ））。その後、強電界ドリフト層６上に金薄膜からなる表面電極７を蒸着法などによって形成する（図１（ｆ））。
【選択図】図１

Description

本発明は、電界放射により電子線を放射するようにした電子源およびその製造方法に関するものである。

従来から、この種の電子源として、例えば、図３や図４に示す構成の電子源１０’，１０”が知られている。

図３に示す構成の電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコンよりなる強電界ドリフト層６’が形成され、強電界ドリフト層６’上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、表面電極７の厚さ寸法は例えば１０ｎｍ程度に設定されている。また、図３に示す構成の電子源１０’では、下部電極１２と強電界ドリフト層６’との間にノンドープの多結晶シリコン層３’が介在しており、多結晶シリコン層３’と強電界ドリフト層６’とで、下部電極１２と表面電極７との間に介在し電子が通過する電子通過層を構成しているが、多結晶シリコン層３’を介在させずに強電界ドリフト層６’のみで電子通過層を構成したものも提案されている。

一方、図４に示した電子源１０”は、絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に形成した金属膜により下部電極１２を構成している点が図３の構成とは相違するだけなので、図３に示した電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。

上述の電子源１０’，１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６’をドリフトし表面電極７を通して放出される（図３、図４中の一点鎖線は表面電極７を通して放出された電子ｅ⁻の流れを示す）。なお、強電界ドリフト層６’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。

上述の各電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図３、図４参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉｅ／Ｉps）×１００〔％〕）が高くなる。なお、上述の電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉｅが大きくなる。ここにおいて、上述のような電子源１０’，１０”では、強電界ドリフト層６’の厚みを薄くした方がエミッション電流Ｉｅを増大させることができ、強電界ドリフト層６’の厚みが２μｍを超えないようにすることが好ましいことが知られている（例えば、特許文献１参照）。

以下、図４に示した構成の電子源１０”の製造方法について図５を参照しながら簡単に説明する。

まず、絶縁性基板１１の一表面上に金属膜からなる下部電極１２をスパッタ法や蒸着法などによって形成し（図５（ａ））、その後、下部電極１２上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３’を化学気相成長法（ＣＶＤ法）によって成膜する（図５（ｂ））。

その後、多結晶シリコン層３’をフッ化水素水溶液を含む電解液中で所定深さまで陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６’を形成する（図５（ｃ））。ここに、強電界ドリフト層６’は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインそれぞれの表面に形成された薄いシリコン酸化膜、各シリコン微結晶それぞれの表面に形成されシリコン微結晶の結晶粒径よりも小さな膜厚のシリコン酸化膜からなる絶縁膜とを有している。

上述の強電界ドリフト層６’を形成した後は、強電界ドリフト層６’上に金薄膜からなる表面電極７を蒸着法などによって形成すればよい。

以上説明した従来の製造方法では、上述の多結晶シリコン層３’の成膜方法として、膜質、生産性などの観点からＣＶＤ法を採用しているが、ＣＶＤ法によって成膜された多結晶シリコン層３’は、多数のシリコン単結晶粒の集まりからなる（つまり、下部電極１２の厚み方向に突出した多数の柱状のシリコン単結晶粒の集まりからなる）ので、多結晶シリコン層３’の表面が多数の領域により形成されて凹凸が形成されてしまう。これに対して、強電界ドリフト層６’は多結晶シリコン層３’を基礎として形成され、表面電極７は強電界ドリフト層６’上に形成されるものであるから、強電界ドリフト層６’形成前の多結晶シリコン層３’の表面の凹凸が強電界ドリフト層６’表面の凹凸となり、表面電極７表面の凹凸の原因となる。

ところで、上述の電子源１０’，１０”は、上述のように表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加した場合、下部電極１２から注入された電子が強電界ドリフト層６’におけるシリコン微結晶の表面の絶縁膜にかかっているで加速され表面電極７を通して放出されるが、電子の放出方向が強電界ドリフト層６’表面の凹凸および表面電極７表面の凹凸の影響を受けてしまう。すなわち、上述の電子源１０’，１０”では、強電界ドリフト層６’表面の凹凸および表面電極７表面の凹凸の影響により、下部電極１２の厚み方向に直交する仮想基準面に対する電子の放出方向の角度分布が大きくなる（仮想基準面の法線方向からの電子放出角度の分布が大きくなる）という不具合がある。この種の不具合は、リヤプレートに設ける電子源から放出される電子により励起されて発光する蛍光体をフェースプレートに設ける画像表示装置の電子源として応用する場合に、表示画像の解像度の低下原因となってしまう。

これに対して、上述のような電子源１０’，１０”において強電界ドリフト層６’表面および表面電極７表面の平坦性を向上可能な製造方法としては、ＣＶＤ法により成膜した多結晶シリコン層３’を陽極酸化処理する前に、多結晶シリコン層３’の表面を研磨により平滑化（平坦化）する平滑化工程と、平滑化工程により多結晶シリコン層３’に形成されたダメージ層を除去若しくは回復するダメージ層除去工程とを追加した製造方法が本願発明者らにより提案されている（特許文献２参照）。なお、表面を平滑化するとは、表面の凹凸の振幅を小さくし且つ滑らかに連続させるように加工することを意味している。
特開２００１−１８９１２３号公報特開２００３−２２９０５０号公報

ところで、上記特許文献２に開示された電子源の製造方法では、電子源１０’，１０”の電子放出角度の分布を小さくすることができる（言い換えれば、電子源１０’，１０”から放出される電子の直進性を改善することができる）が、上述の電子源１０’．１０”の工業的な利用（つまり、実用的な利用）を考えた場合には、電子放出特性（エミッション電流Ｉｅ、電子放出効率など）、電気的特性（絶縁耐圧など）、経時安定性などのより一層の向上が望まれる。

ここにおいて、上記特許文献２に開示された電子源の製造方法を採用した場合の電子放出特性、電気的特性、経時安定性の低下要因としては、平滑化工程にて多結晶シリコン層３’に導入された欠陥（例えば、結晶欠陥）や汚染物質をダメージ層除去工程で完全には取り除くことができず、強電界ドリフト層６’中で加速された電子が強電界ドリフト層６’の表面近傍で欠陥や汚染物質により散乱されたり捕獲されてしまうことが考えられる。なお、ダメージ層除去工程として熱処理ではなくエッチングを行うようにした場合には、エッチング量を多くすることによって平滑化工程にて多結晶シリコン層３’に導入された欠陥や汚染物質を十分に除去できる可能性もあるが、エッチング量を多くした場合には、ロット間でダメージ層除去工程後の多結晶シリコン層３’の厚さのばらつきが大きくなったり、ダメージ層除去工程にて多結晶シリコン層３’の表面の平坦性が悪化してしまうことが考えられる。

本発明は上記事由に鑑みて為されたものであり、その目的は、電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上可能な電子源およびその製造方法を提供することにある。

請求項１の発明は、下部電極と表面電極との間に下部電極から注入された電子が表面電極へ向かって通過する電子通過層を備え、電子が表面電極を通して放出される電子源であって、電子通過層が、下部電極上への成膜後に表面を平滑化された第１の多結晶シリコン層と、第１の多結晶シリコン層上に成膜した第２の多結晶シリコン層の少なくとも一部をナノ結晶化することで多数のナノメータオーダのシリコン微結晶を形成してから各シリコン微結晶それぞれの表面にシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜を形成した強電界ドリフト層とからなることを特徴とする。

この発明によれば、第２の多結晶シリコン層の厚みを薄くしておくことにより電子通過層の表面の平坦性を向上させることができ且つ従来に比べて電子通過層の表面近傍の欠陥や不純物汚染を少なくすることができるから、電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上させることが可能となる。

請求項２の発明は、請求項１記載の電子源の製造方法であって、下部電極上に成膜した第１の多結晶シリコン層の表面を研磨により平滑化する平滑化工程と、第１の多結晶シリコン層上に第２の多結晶シリコン層を成膜する成膜工程と、第２の多結晶シリコン層をナノ結晶化することで多数のナノメータオーダのシリコン微結晶を形成するナノ結晶化工程と、各シリコン微結晶それぞれの表面にシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とする。

この発明によれば、電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上した電子源を提供することができる。

請求項３の発明は、請求項２の発明において、前記平滑化工程では、前記第１の多結晶シリコン層の表面を化学的機械研磨により平滑化することを特徴とする。

この発明によれば、前記第１の多結晶シリコン層の表面を電解研磨や機械的研磨などによって平滑化する場合に比べて、前記第１の多結晶シリコン層に導入される欠陥などのダメージを少なくすることができるとともに平坦性をより向上させることができる。

請求項４の発明は、請求項２または請求項３の発明において、前記成膜工程では、前記第２の多結晶シリコン層をＣＶＤ法によって成膜することを特徴とする。

この発明によれば、前記第２の多結晶シリコン層をスパッタ法などによって成膜する場合に比べて前記第２の多結晶シリコン層の膜質を向上させることができるとともに、生産性を向上させることができる。

請求項５の発明は、請求項２ないし請求項４の発明において、前記平滑化工程と前記成膜工程との間に、前記平滑化工程にて前記第１の多結晶シリコン層に生じた欠陥を回復する熱処理工程を備える。

この発明によれば、前記平滑化工程にて前記第１の多結晶シリコン層に生じた欠陥を回復でき、しかも、熱処理工程を行わない場合に比べて前記第１の多結晶シリコン層上に成膜される前記第２の多結晶シリコン層の膜質も改善されるから、電子放出特性および電気的特性および経時安定性をより向上させることが可能となる。

請求項１の発明では、電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上させることが可能となるという効果がある。

請求項２の発明では、電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上した電子源を提供することができるという効果がある。

（実施形態１）
以下、本実施形態の電子源１０の基本構成および動作原理は図４に示した従来例と略同じであって、図１（ｆ）に示すように、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）１１の一表面上に金属膜からなる下部電極１２が形成され、下部電極１２上に成膜後に表面を平滑化されたノンドープの第１の多結晶シリコン層３が形成され、第１の多結晶シリコン層３上に強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここにおいて、強電界ドリフト層６は、第１の多結晶シリコン層３上に成膜されたノンドープの第２の多結晶シリコン層４（図１（ｄ）参照）に対して、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図２に示すように、多結晶シリコンの複数のグレイン（半導体結晶）５１と、各グレイン５１それぞれの表面に形成された薄いシリコン酸化膜５２と、隣り合うグレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とを含んでおり、グレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域はアモルファスシリコン若しくは一部が酸化したアモルファスシリコンよりなるアモルファス領域６５により構成されていると考えられる。すなわち、強電界ドリフト層６は、多結晶シリコンおよび多結晶シリコンの粒界付近に存在する多数のシリコン微結晶６３が混在している。なお、各グレイン５１は、絶縁性基板１１の厚み方向に沿って延びている（つまり、各グレイン５１は下部電極１２の厚み方向に延びている）。図２中の矢印は、電子源１０を駆動する際に表面電極７を高電位側として表面電極７と下部配線１２ａとの間に電圧を印加した時に下部配線１２ａから注入された電子の流れを示しており、下部配線１２ａから注入された電子はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６ａにおけるグレイン５１間の領域を表面電極７に向かってドリフトし、表面電極７を通して放出される。なお、従来例と同様の構成要素については同一の符号を付して説明を省略する。

本実施形態では、第１の多結晶シリコン層３と強電界ドリフト層６とで、下部電極１２と表面電極７との間に介在し電子が通過する電子通過層を構成しており、下部電極１２と電子通過層と表面電極７とで電子線を放射する電子源素子を構成しているので、本実施形態の電子源１０を画像表示装置の電子源として利用する場合には、絶縁性基板１１の上記一表面側に多数の電子源素子がマトリクス状に配列された構造となるように、製造時に下部電極２、電子通過層、表面電極７などを適宜にパターニングすればよい。

なお、下部電極１２は金属材料からなる単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の薄膜により構成されているが、多層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜により構成してもよいし、不純物をドープした多結晶シリコンなどの半導体材料により形成してもよい。

以下、本実施形態の電子源１０の製造方法について図１を参照しながら説明する。

まず、絶縁性基板１１の一表面上に金属膜からなる下部電極１２をスパッタ法や蒸着法などによって形成することによって、図１（ａ）に示す構造を得る。

その後、下部電極１２上に所定膜厚（例えば、１．５μｍ）のノンドープの第１の多結晶シリコン層３をＣＶＤ法（例えば、熱ＣＶＤ法、プラズマＣＶＤ法など）により成膜することによって、図１（ｂ）に示す構造を得る。なお、第１の多結晶シリコン層３は、ＣＶＤ法に限らず、スパッタ法やＣＧＳ（Continuous Grain Silicon）法、アモルファスシリコンを堆積させた後にレーザアニールする方法などによって成膜してもよいが、第１の多結晶シリコン層３の膜質や生産性の観点からＣＶＤ法を採用することが好ましい。

次に、第１の多結晶シリコン層３の表面を研磨により平滑化する平滑化工程を行うことによって、図１（ｃ）に示す構造を得る。ここにおいて、平滑化工程では、第１の多結晶シリコン層３の表面を化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により平滑化している。なお、平滑化工程において行う研磨としては、電解研磨、機械的研磨などを採用してもよいが、ＣＭＰにより平滑化した方が電解研磨や機械的研磨などによって平滑化する場合に比べて、第１の多結晶シリコン層３に導入される欠陥などのダメージを少なくすることができるとともに第１の多結晶シリコン層３表面の平坦性をより向上させることができる。

その後、第１の多結晶シリコン層３上にノンドープの第２の多結晶シリコン層４をＣＶＤ法（例えば、熱ＣＶＤ法、プラズマＣＶＤ法など）によって成膜する成膜工程を行うことにより、図１（ｄ）に示す構造を得る。このようにして成膜する多結晶シリコン層４は表面の平坦性が良く且つ結晶欠陥の少ない良質の膜とすることが可能となる。ここにおいて、第２の多結晶シリコン層４は平滑化された第１の多結晶シリコン層３上に成膜するので、第２の多結晶シリコン層４の膜厚を従来の製造方法において下部電極１２上に成膜する多結晶シリコン層３’に比べて比較的薄く設定しておけば、下部電極１２の厚み方向に直交する面内での結晶核形成を略均一にすることができ、第２の多結晶シリコン層４表面の平坦性を向上させることができる。具体的には、第２の多結晶シリコン層４の膜厚は、２００ｎｍ〜５００ｎｍの範囲内で設定することが好ましい。なお、第２の多結晶シリコン層４についても、ＣＶＤ法に限らず、スパッタ法やＣＧＳ法、アモルファスシリコンを堆積させた後にレーザアニールする方法などによって成膜してもよいが、第２の多結晶シリコン層４の膜質や生産性の観点からＣＶＤ法を採用することが好ましい。

次に、第２の多結晶シリコン層４をナノ結晶化する上述のナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンのグレイン５１（図２参照）とシリコン微結晶６３（図２参照）とアモルファスシリコンとが混在する第１の複合ナノ結晶層を形成し、その後、酸化プロセス（絶縁膜形成工程）を行うことによって上述の図２のような構成の第２の複合ナノ結晶層からなる強電界ドリフト層６を形成することによって、図１（ｅ）に示す構造を得る。なお、本実施形態では、第２の多結晶シリコン層４の全部をナノ結晶化しているが、第２の多結晶シリコン層４の一部をナノ結晶化するようにしてもよい。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを１：０．８〜１：１．５の比で混合した混合液よりなる電解液の入った処理槽を利用し、白金電極（図示せず）と下部電極１２との間に電圧を印加して、第２の多結晶シリコン層４に光照射を行いながら所定の電流（例えば、電流密度が３０ｍＡ／ｃｍ^２の電流）を所定時間（例えば、１０秒）だけ流すことによって第１の複合ナノ結晶層が形成される。また、酸化プロセスでは、例えば、電気化学的な酸化方法により第１の複合ナノ結晶層を酸化することによって上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む強電界ドリフト層６が形成される。ここにおいて、電気化学的な酸化方法では、例えば、電解質溶液（例えば、１ｍｏｌ／ｌのＨ_２ＳＯ_４、１ｍｏｌ／ｌのＨＮＯ_３、王水など）の入った酸化処理槽を利用し、白金電極（図示せず）と下部電極１２との間に定電流を流し第１の複合ナノ結晶層を電気化学的に酸化することによって上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む強電界ドリフト層６を形成すればよい。

上述の強電界ドリフト層６を形成した後は、強電界ドリフト層６上に金薄膜からなる表面電極７を蒸着法などによって形成することにより、図１（ｆ）に示す構造の電子源１０が得られる。

以上説明した本実施形態の製造方法によれば、電子通過層の表面（つまり、強電界ドリフト層６の表面）の平坦性を向上させることができ且つ上記特許文献２に開示された製造方法により製造した従来の電子源に比べて電子通過層の表面近傍の欠陥や不純物汚染を少なくすることができるから、電子放出角度の分布を小さくしながらも従来よりも電子放出特性および電気的特性および経時安定性を向上させる電子源１０を製造することが可能となる。

また、図１を参照しながら説明した上述の製造方法において、上記平滑化工程と上記成膜工程との間に、上記平滑化工程にて第１の多結晶シリコン層３に生じた欠陥を回復する熱処理工程を行うようにしてもよい。ここに、熱処理工程における熱処理の温度は、４００℃〜８００℃の範囲で適宜設定すればよい。

このような熱処理工程を追加すれば、上記平滑化工程にて第１の多結晶シリコン層３に生じた欠陥を回復でき、しかも、熱処理工程を行わない場合に比べて第１の多結晶シリコン層３上に成膜される第２の多結晶シリコン層４の膜質も改善されるから、電子放出特性および電気的特性および経時安定性をより向上させることが可能となる。

ところで、本実施形態では、上述のナノ結晶化工程により形成された第１の複合ナノ結晶層中の各シリコン微結晶６３それぞれの表面にシリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜を形成する絶縁膜形成工程として、上述の酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスや酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には、図２にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には、図２にて説明した各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。

また、上述の例では絶縁性基板１１の上記一表面側に下部電極１２を形成しているが、絶縁性基板１１に代えてシリコン基板などの半導体基板を用い、半導体基板と当該半導体基板の裏面側に積層した導電性層（例えば、オーミック電極）とで下部電極を構成するようにしてもよい。

実施形態１における電子源の製造方法を説明するための主要工程断面図である。同上における電子源の要部説明図である。従来例を示す電子源の動作説明図である。他の従来例を示す電子源の動作説明図である。同上の電子源の製造方法を説明するための主要工程断面図である。

符号の説明

３第１の多結晶シリコン層
４第２の多結晶シリコン層
６強電界ドリフト層
７表面電極
１０電子源
１１絶縁性基板
１２下部電極

Claims

下部電極と表面電極との間に下部電極から注入された電子が表面電極へ向かって通過する電子通過層を備え、電子が表面電極を通して放出される電子源であって、電子通過層が、下部電極上への成膜後に表面を平滑化された第１の多結晶シリコン層と、第１の多結晶シリコン層上に成膜した第２の多結晶シリコン層の少なくとも一部をナノ結晶化することで多数のナノメータオーダのシリコン微結晶を形成してから各シリコン微結晶それぞれの表面にシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜を形成した強電界ドリフト層とからなることを特徴とする電子源。
請求項１記載の電子源の製造方法であって、下部電極上に成膜した第１の多結晶シリコン層の表面を研磨により平滑化する平滑化工程と、第１の多結晶シリコン層上に第２の多結晶シリコン層を成膜する成膜工程と、第２の多結晶シリコン層をナノ結晶化することで多数のナノメータオーダのシリコン微結晶を形成するナノ結晶化工程と、各シリコン微結晶それぞれの表面にシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とする電子源の製造方法。
前記平滑化工程では、前記第１の多結晶シリコン層の表面を化学的機械研磨により平滑化することを特徴とする請求項２記載の電子源の製造方法。
前記成膜工程では、前記第２の多結晶シリコン層をＣＶＤ法によって成膜することを特徴とする請求項２または請求項３記載の電子源の製造方法。
前記平滑化工程と前記成膜工程との間に、前記平滑化工程にて前記第１の多結晶シリコン層に生じた欠陥を回復する熱処理工程を備えることを特徴とする請求項２ないし請求項４のいずれかに記載の電子源の製造方法。