JP3551862B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP3551862B2 JP3551862B2 JP29595699A JP29595699A JP3551862B2 JP 3551862 B2 JP3551862 B2 JP 3551862B2 JP 29595699 A JP29595699 A JP 29595699A JP 29595699 A JP29595699 A JP 29595699A JP 3551862 B2 JP3551862 B2 JP 3551862B2
- Authority
- JP
- Japan
- Prior art keywords
- surface electrode
- electric field
- strong electric
- drift layer
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
本願発明者らは、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層＜ポーラスポリシリコン層＞）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。
【０００３】
この電界放射型電子源１０’は、例えば、図３に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層（ポーラスポリシリコン層）よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。
【０００４】
図３に示す構成の電界放射型電子源１０’では、図４に示すように、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極２１を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１を表面電極７に対して正極として直流電圧Ｖｃを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図４中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと称し、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉｅと称し、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅが大きい（Ｉｅ／Ｉｐｓが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００５】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図５に示すように、少なくとも、柱状の多結晶シリコン５１（グレイン）と、多結晶シリコン５１の表面に形成された薄いシリコン酸化膜５２と、多結晶シリコン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁層であるシリコン酸化膜６４とから構成されると考えられる。
【０００６】
すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコン５１間を表面に向かって図５中の矢印Ａの向きへ（図５中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【０００７】
【発明が解決しようとする課題】
ところで、電界放射型電子源の電子放出の効率を向上させるには、表面電極での電子の散乱を減らすことが必要であるが、理想的な１００％メタルからなる表面電極の場合と比べて、一部或いは全部が酸化されている表面電極では、散乱効率が増加するため電子の放出効率が低下する。
【０００８】
一方、表面電極を形成する方法としては、スパッタ法や真空蒸着法等の真空プロセスが用いられるが、到達真空度などの問題で電極材料の酸化が避けられないという問題があり、そのため従来の電界放射型電子源では、表面電極の電子散乱が大きく、電子放出の効率が低くかった。
【０００９】
本発明は、上記の問題点に鑑みて為されたもので、その目的とするところは、表面電極の形成時に生じる酸化部位を除去して電子放出の効率を向上させた電界放射型電子源の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために請求項１の発明では、導電性基板と、導電性基板の一表面側に形成された酸化せる多孔質多結晶シリコン層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された金属薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が前記強電界ドリフト層をドリフトし表面電極を通して放出される電界放出型電子源の製造方法であって、前記強電界ドリフト層上に設けた前記表面電極の酸化部位を還元により除去することを特徴とする。
【００１２】
請求項２の発明では、請求項１の発明において、表面電極の酸化部位を過酸化水素水により還元して除去することを特徴とする。
【００１３】
請求項３の発明では、請求項２の発明において、表面電極をＰｔにより形成したことを特徴とする。
【００１４】
請求項４の発明では、請求項１乃至３の何れかの発明において、強電界ドリフト層を多孔質多結晶シリコン層により形成したことを特徴とする。
【００１５】
【発明の実施の形態】
以下本発明を一実施形態により説明する。
【００１６】
図１は一実施形態の製造プロセスの概略構成を示す。
【００１７】
本実施形態の電界放射型電子源１０の構成は、上述した従来の構成と同じであって、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層＜ポーラスポリシリコン層＞よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。
【００１８】
以下、製造方法について図１を参照しながら説明する。
【００１９】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の表面に所定膜厚（例えば、１．５μｍ）の半導体層たるノンドープの多結晶シリコン層３を形成（成膜）することにより図１（ａ）に示すような構造が得られる。なお、多結晶シリコン層３の成膜は、例えばＬＰＣＶＤ法やスパッタ法により行ってもよいし、あるいはプラズマＣＶＤ法によってアモルファスシリコンを成膜した後にアニール処理を行うことにより結晶化させて成膜してもよい。
【００２０】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ形シリコン基板１（オーミック電極２）を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多孔質多結晶シリコン層４が図１（ｂ）に示すように形成される。
【００２１】
上述の陽極酸化処理が終了した後、多孔質多結晶シリコン層４の最表面に結合している水素原子を熱処理により脱離させてから、多孔質多結晶シリコン層４をアニールによって酸化することにより強電界ドリフト層６が形成され、図１（ｃ）に示す構造が得られる。要するに、本実施形態では、多孔質多結晶シリコン層４を陽極酸化処理により形成した際に多孔質多結晶シリコン層４のシリコン原子を終端している水素原子を、上記熱処理により脱離させた後、多孔質多結晶シリコン層４をアニールによって酸化している。
【００２２】
強電界ドリフト層６は図５にて説明したように、少なくとも、柱状の多結晶シリコン５１（グレイン）と、多結晶シリコン５１の表面に形成された薄いシリコン酸化膜５２と、多結晶シリコン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚のシリコン酸化膜６４とから構成される。
【００２３】
しかる後に強電界ドリフト層６上に例えばＰｔを用いた導電性薄膜からなる表面電極７を例えば図１（ｄ）に示すように真空蒸着法或いはスパッタにより形成する。
【００２４】
この時形成される表面電極７には到達真空度等により酸化部位が存在する。
そこで本実施形態では表面電極７の形成後、図１（ｅ）に示すプロセスで過酸化水素水にデバイス全体を浸漬させることにより、Ｐｔからなる表面電極７に対して還元処理を施し、上記酸化部位を除去する。本実施形態では表面電極７の材料としてＰｔを用いるため、過酸化水素水による還元処理を有効に行え、酸化部位の除去が確実に行える。また過酸化水素水による還元処理のため表面電極７やデバイスにダメージを与えることがない。
【００２５】
特に強電界ドリフト層６を多孔質多結晶シリコン層（ポーラスポリシリコン層）により形成しているため、表面電極７が形成される面が多孔質となり、表面電極７が剥離しやすい状態にあるが、過酸化水素水にデバイスを浸漬して還元処理を行うため、還元処理プロセスで表面電極７の剥離を生じさせることはない。
【００２６】
以上のようにして得られた電界放射型電子源１０は表面電極７の酸化部位が除去されているため、酸化による電子の散乱の確率が低減し、電子放出の効率が略３倍向上した。
【００２７】
図２はＰｔからなる表面電極７に対して上記のように還元処理を施した場合（イ）と、施さなかった場合（ロ）の放出電子電流Ｉｅと直流電圧Ｖｐｓとに関するデータをＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ファウラーノルドハイム）プロットした結果を示す。この結果から還元処理を施さなかった場合（ロ）に比べて還元処理を施した場合の方が、エミッションが増大していることが分かる
。
【００２８】
尚表面電極７の材料として、Ｃｕ，Ａｇ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｉｒ等の酸化しやすい金属を用いた場合、還元処理はより有効である。
【００３０】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に形成された酸化せる多孔質多結晶シリコン層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された金属薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が前記強電界ドリフト層をドリフトし表面電極を通して放出される電界放出型電子源の製造方法であって、前記強電界ドリフト層上に設けた前記表面電極の酸化部位を還元により除去するので、表面電極を形成する際に避けることができない酸化こよって生成された酸化部位を無くすことができ、その結果酸化部位によって起きていた電子の散乱の確率を低減でき、電子放射効率が向上した強電界放射型電子源を得ることができるという効果がある。
【００３２】
請求項２の発明は、請求項１の発明において、表面電極の酸化部位を過酸化水素水により還元して除去するので、デバイスや電極に対して影響を与えることなく還元処理が行え、還元処理のプロセスが容易になるという効果がある。
【００３３】
請求項３の発明は、請求項２の発明において、表面電極をＰｔにより形成したので、過酸化水素水の還元処理が有効に行える。
【００３４】
請求項４の発明は、請求項１乃至３の何れかの発明において、強電界ドリフト層を多孔質多結晶シリコン層により形成したので、酸化部位を除去することにより効率の良い電子放出が行える上に、安定した電子放出が得られる電子源が実現できるものであり、しかも過酸化水素水による還元処理であるため表面電極が剥離することもなく、還元処理のプロセスも容易である。
【図面の簡単な説明】
【図１】本発明の実施形態１のプロセス説明図である。
【図２】還元処理を施した表面電極を用いた場合と、還元処理を行わない表面電極を用いた場合の放出電子電流Ｉｅと直流電圧Ｖｐｓとに関するデータをＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ファウラーノルドハイム）プロットしたグラフである。
【図３】基本となる電界放射型電子源の概略断面図である。
【図４】同上の特性原理説明図である。
【図５】同上の電子放出機構の説明図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
３ 多結晶シリコン層
４ 多孔質多結晶シリコン層
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
【発明の属する技術分野】
本発明は、電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
本願発明者らは、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層＜ポーラスポリシリコン層＞）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。
【０００３】
この電界放射型電子源１０’は、例えば、図３に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層（ポーラスポリシリコン層）よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。
【０００４】
図３に示す構成の電界放射型電子源１０’では、図４に示すように、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極２１を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１を表面電極７に対して正極として直流電圧Ｖｃを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図４中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと称し、コレクタ電極２１と表面電極７との間に流れる電流を放出電子電流Ｉｅと称し、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅが大きい（Ｉｅ／Ｉｐｓが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００５】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図５に示すように、少なくとも、柱状の多結晶シリコン５１（グレイン）と、多結晶シリコン５１の表面に形成された薄いシリコン酸化膜５２と、多結晶シリコン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁層であるシリコン酸化膜６４とから構成されると考えられる。
【０００６】
すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコン５１間を表面に向かって図５中の矢印Ａの向きへ（図５中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【０００７】
【発明が解決しようとする課題】
ところで、電界放射型電子源の電子放出の効率を向上させるには、表面電極での電子の散乱を減らすことが必要であるが、理想的な１００％メタルからなる表面電極の場合と比べて、一部或いは全部が酸化されている表面電極では、散乱効率が増加するため電子の放出効率が低下する。
【０００８】
一方、表面電極を形成する方法としては、スパッタ法や真空蒸着法等の真空プロセスが用いられるが、到達真空度などの問題で電極材料の酸化が避けられないという問題があり、そのため従来の電界放射型電子源では、表面電極の電子散乱が大きく、電子放出の効率が低くかった。
【０００９】
本発明は、上記の問題点に鑑みて為されたもので、その目的とするところは、表面電極の形成時に生じる酸化部位を除去して電子放出の効率を向上させた電界放射型電子源の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために請求項１の発明では、導電性基板と、導電性基板の一表面側に形成された酸化せる多孔質多結晶シリコン層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された金属薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が前記強電界ドリフト層をドリフトし表面電極を通して放出される電界放出型電子源の製造方法であって、前記強電界ドリフト層上に設けた前記表面電極の酸化部位を還元により除去することを特徴とする。
【００１２】
請求項２の発明では、請求項１の発明において、表面電極の酸化部位を過酸化水素水により還元して除去することを特徴とする。
【００１３】
請求項３の発明では、請求項２の発明において、表面電極をＰｔにより形成したことを特徴とする。
【００１４】
請求項４の発明では、請求項１乃至３の何れかの発明において、強電界ドリフト層を多孔質多結晶シリコン層により形成したことを特徴とする。
【００１５】
【発明の実施の形態】
以下本発明を一実施形態により説明する。
【００１６】
図１は一実施形態の製造プロセスの概略構成を示す。
【００１７】
本実施形態の電界放射型電子源１０の構成は、上述した従来の構成と同じであって、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層＜ポーラスポリシリコン層＞よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。
【００１８】
以下、製造方法について図１を参照しながら説明する。
【００１９】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の表面に所定膜厚（例えば、１．５μｍ）の半導体層たるノンドープの多結晶シリコン層３を形成（成膜）することにより図１（ａ）に示すような構造が得られる。なお、多結晶シリコン層３の成膜は、例えばＬＰＣＶＤ法やスパッタ法により行ってもよいし、あるいはプラズマＣＶＤ法によってアモルファスシリコンを成膜した後にアニール処理を行うことにより結晶化させて成膜してもよい。
【００２０】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、ｎ形シリコン基板１（オーミック電極２）を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多孔質多結晶シリコン層４が図１（ｂ）に示すように形成される。
【００２１】
上述の陽極酸化処理が終了した後、多孔質多結晶シリコン層４の最表面に結合している水素原子を熱処理により脱離させてから、多孔質多結晶シリコン層４をアニールによって酸化することにより強電界ドリフト層６が形成され、図１（ｃ）に示す構造が得られる。要するに、本実施形態では、多孔質多結晶シリコン層４を陽極酸化処理により形成した際に多孔質多結晶シリコン層４のシリコン原子を終端している水素原子を、上記熱処理により脱離させた後、多孔質多結晶シリコン層４をアニールによって酸化している。
【００２２】
強電界ドリフト層６は図５にて説明したように、少なくとも、柱状の多結晶シリコン５１（グレイン）と、多結晶シリコン５１の表面に形成された薄いシリコン酸化膜５２と、多結晶シリコン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚のシリコン酸化膜６４とから構成される。
【００２３】
しかる後に強電界ドリフト層６上に例えばＰｔを用いた導電性薄膜からなる表面電極７を例えば図１（ｄ）に示すように真空蒸着法或いはスパッタにより形成する。
【００２４】
この時形成される表面電極７には到達真空度等により酸化部位が存在する。
そこで本実施形態では表面電極７の形成後、図１（ｅ）に示すプロセスで過酸化水素水にデバイス全体を浸漬させることにより、Ｐｔからなる表面電極７に対して還元処理を施し、上記酸化部位を除去する。本実施形態では表面電極７の材料としてＰｔを用いるため、過酸化水素水による還元処理を有効に行え、酸化部位の除去が確実に行える。また過酸化水素水による還元処理のため表面電極７やデバイスにダメージを与えることがない。
【００２５】
特に強電界ドリフト層６を多孔質多結晶シリコン層（ポーラスポリシリコン層）により形成しているため、表面電極７が形成される面が多孔質となり、表面電極７が剥離しやすい状態にあるが、過酸化水素水にデバイスを浸漬して還元処理を行うため、還元処理プロセスで表面電極７の剥離を生じさせることはない。
【００２６】
以上のようにして得られた電界放射型電子源１０は表面電極７の酸化部位が除去されているため、酸化による電子の散乱の確率が低減し、電子放出の効率が略３倍向上した。
【００２７】
図２はＰｔからなる表面電極７に対して上記のように還元処理を施した場合（イ）と、施さなかった場合（ロ）の放出電子電流Ｉｅと直流電圧Ｖｐｓとに関するデータをＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ファウラーノルドハイム）プロットした結果を示す。この結果から還元処理を施さなかった場合（ロ）に比べて還元処理を施した場合の方が、エミッションが増大していることが分かる
。
【００２８】
尚表面電極７の材料として、Ｃｕ，Ａｇ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｉｒ等の酸化しやすい金属を用いた場合、還元処理はより有効である。
【００３０】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に形成された酸化せる多孔質多結晶シリコン層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された金属薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が前記強電界ドリフト層をドリフトし表面電極を通して放出される電界放出型電子源の製造方法であって、前記強電界ドリフト層上に設けた前記表面電極の酸化部位を還元により除去するので、表面電極を形成する際に避けることができない酸化こよって生成された酸化部位を無くすことができ、その結果酸化部位によって起きていた電子の散乱の確率を低減でき、電子放射効率が向上した強電界放射型電子源を得ることができるという効果がある。
【００３２】
請求項２の発明は、請求項１の発明において、表面電極の酸化部位を過酸化水素水により還元して除去するので、デバイスや電極に対して影響を与えることなく還元処理が行え、還元処理のプロセスが容易になるという効果がある。
【００３３】
請求項３の発明は、請求項２の発明において、表面電極をＰｔにより形成したので、過酸化水素水の還元処理が有効に行える。
【００３４】
請求項４の発明は、請求項１乃至３の何れかの発明において、強電界ドリフト層を多孔質多結晶シリコン層により形成したので、酸化部位を除去することにより効率の良い電子放出が行える上に、安定した電子放出が得られる電子源が実現できるものであり、しかも過酸化水素水による還元処理であるため表面電極が剥離することもなく、還元処理のプロセスも容易である。
【図面の簡単な説明】
【図１】本発明の実施形態１のプロセス説明図である。
【図２】還元処理を施した表面電極を用いた場合と、還元処理を行わない表面電極を用いた場合の放出電子電流Ｉｅと直流電圧Ｖｐｓとに関するデータをＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（ファウラーノルドハイム）プロットしたグラフである。
【図３】基本となる電界放射型電子源の概略断面図である。
【図４】同上の特性原理説明図である。
【図５】同上の電子放出機構の説明図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
３ 多結晶シリコン層
４ 多孔質多結晶シリコン層
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
Claims (4)
- 導電性基板と、導電性基板の一表面側に形成された酸化せる多孔質多結晶シリコン層よりなる強電界ドリフト層と、該強電界ドリフト層上に形成された金属薄膜よりなる表面電極とを備え、表面電極を導電性基板に対して正極として電圧を印加することにより導電性基板から注入された電子が前記強電界ドリフト層をドリフトし表面電極を通して放出される電界放出型電子源の製造方法であって、前記強電界ドリフト層上に設けた前記表面電極の酸化部位を還元により除去することを特徴とする電界放出型電子源の製造方法。
- 表面電極の酸化部位を過酸化水素水により還元して除去することを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 表面電極をＰｔにより形成したことを特徴とする請求項２記載の電界放射型電子源の製造方法。
- 強電界ドリフト層を多孔質多結晶シリコン層により形成したことを特徴とする請求項１乃至３の何れか記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595699A JP3551862B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29595699A JP3551862B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001118490A JP2001118490A (ja) | 2001-04-27 |
| JP3551862B2 true JP3551862B2 (ja) | 2004-08-11 |
Family
ID=17827284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29595699A Expired - Fee Related JP3551862B2 (ja) | 1999-10-18 | 1999-10-18 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551862B2 (ja) |
-
1999
- 1999-10-18 JP JP29595699A patent/JP3551862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001118490A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW588389B (en) | Quantum device | |
| JP2000100316A (ja) | 電界放射型電子源 | |
| TW473758B (en) | Field emission-type electron source and manufacturing method thereof | |
| JP3551862B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3587156B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4321009B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3465657B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3084272B2 (ja) | 電界放射型電子源 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4433857B2 (ja) | 電界放射型電子源 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| TW201201402A (en) | Electronic device and method for manufacturing the same | |
| JP3589172B2 (ja) | 電界放射型電子源 | |
| JP3648602B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3721976B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2007092105A (ja) | シリコン酸化膜の形成方法 | |
| JP4543716B2 (ja) | 電子源およびその製造方法 | |
| JP3587141B2 (ja) | 電界放射型電子源及びその製造方法 | |
| JP3648603B2 (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |