JP2005243168A - Dll回路 - Google Patents
Dll回路 Download PDFInfo
- Publication number
- JP2005243168A JP2005243168A JP2004053774A JP2004053774A JP2005243168A JP 2005243168 A JP2005243168 A JP 2005243168A JP 2004053774 A JP2004053774 A JP 2004053774A JP 2004053774 A JP2004053774 A JP 2004053774A JP 2005243168 A JP2005243168 A JP 2005243168A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- clock
- signal
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 27
- 239000000872 buffer Substances 0.000 description 14
- 230000015654 memory Effects 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000004229 Alkannin Substances 0.000 description 1
- 239000004230 Fast Yellow AB Substances 0.000 description 1
- 239000004283 Sodium sorbate Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Substances [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 1
- 239000004172 quinoline yellow Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002151 riboflavin Substances 0.000 description 1
- 239000000661 sodium alginate Substances 0.000 description 1
- PPASLZSBLFJQEF-RKJRWTFHSA-M sodium ascorbate Substances [Na+].OC[C@@H](O)[C@H]1OC(=O)C(O)=C1[O-] PPASLZSBLFJQEF-RKJRWTFHSA-M 0.000 description 1
- 239000004149 tartrazine Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】 外部クロックに対する内部クロック遅延に相当するダミー遅延(ダミー遅延回路200)と、遅延量調整信号により遅延量を調整するコース遅延回路400およびファイン遅延回路500を持つ可変遅延付加回路と、内部クロックと可変遅延回路及びダミー遅延を介して入力される遅延クロックとの位相を比較し、可変遅延付加回路に遅延量調整信号を出力する位相比較回路300とを有する。バースト開始時の初期化モードとして、内部クロックの1クロック周期の間、論理“1”にセットされる第1の信号を、ダミー遅延を通して可変遅延付加回路に入力し、可変遅延付加回路により第1の信号の論理“1”の継続時間を内部クロックの1クロック周期の終了まで検出し、継続時間を基にコース遅延回路の遅延量を設定することによって可変遅延付加回路の遅延量を初期設定する。
【選択図】 図2
Description
本発明のDLL回路(後述)では高速クロック(例えば、133MHz)でのバーストシンクロナス動作を目標としている。ところが、図17(a)に示すように外部クロック133MHz、周期T=7.5nsでは、内部クロック遅延(約3〜4ns)と、DQバッファ遅延(約5ns)により、DQ出力のタイミングが遅くなり、仕様上のセットアップタイム(0.5ns)を確保することができない。
そこで、DLL回路を採用することにより、内部クロック遅延等をキャンセルし、外部クロックに対するDQ出力のセットアップタイムを確保する。このDLL回路では、図17(b)に示すように、チップ内部で遅延した内部クロックをさらに次の外部クロックまで遅らせることでクロックの内部遅延をキャンセルする。
図18に示すDLL回路1000に与えられる内部クロック(内部CLK)は外部クロックに比べある程度タイミングが遅れて入力される(符号1001で示す内部クロック遅延Δt)。このままのクロックを使用すると、DQのタイミングは内部クロック遅延の分(Δt)がそのまま遅れるため、外部でのセットアップが取れなくなる可能性がある。
また、ロックモードにおいては、ファイン遅延回路でコース遅延回路の単位遅延量を補完するようになっているため、遅延量の調整幅を小さくすることが可能になっている。
《半導体メモリ回路》
図1は、本発明の実施の形態におけるDLL回路を用いた半導体メモリの構成例(シンクロナス読み出し系)を示す図であり、フラッシュメモリの例を示したものである。なお、各信号の語尾の「#」は負論理“L”で有効になることを示している。
まず、DLL回路6を使用しない場合の動作について記載する。
クロック制御回路2においてチップイネーブル信号CE#またはアドレス有効信号ADV#の立下りエッジを検知し、双方の信号が有効なると、バースト開始信号STを出力する。バーストシンクロナス制御回路3はバースト開始信号STを受け、バーストアドレス、バーストデータラッチ信号を生成し、バースト読み出し動作を行う。このとき、DLL有効信号V1はディセーブルであるため、DLL回路6は動作しない。また、DOUT用F/F13においては、DLL有効信号V1がディセーブルであることを感知し、DLLクロックC3ではなく、内部クロックC2を使用して、バースト出力データをDOUTバッファ14に送る。
次に、DLL回路6を使用する場合の動作について記載する。
クロック制御回路2においてチップイネーブル信号CE#またはアドレス有効信号ADV#の立下りエッジを検知し、双方の信号が有効になると、バースト開始信号STを出力する。バーストシンクロナス制御回路3はバースト開始信号STを受け、バーストアドレス、バーストデータラッチ信号を生成し、バースト読み出し動作を行う。この際、バーストシンクロナス制御回路3は、コマンドデコーダ/コマンドレジスタ1からの設定信号が示すユーザーによって設定されたクロックレイテンシより1クロック少ないレイテンシを自動的に設定する(クロックレイテンシ自動補正)。
同時にバーストシンクロナス制御回路3はDLL有効信号V1がイネーブルであることを感知し、DLLイネーブル信号ENをDLL回路6に出力する。DLL回路6ではDLL有効信号V1、バースト開始信号ST、およびDLLイネーブル信号ENを感知し、DLL動作を開始し、外部クロックC1とほぼ同相に補正されたDLLクロックC3をDOUT用F/F13へ供給する。DOUT用F/F13においては、DLL有効信号V1がイネーブルであることを感知し、内部クロックC2ではなく、DLLクロックC3を使用して、バースト出力データをDOUTバッファ14に出力する。
以下、図1のDLL回路の詳細について図面を参照しつつ説明する。
まず、本実施の形態のDLL回路の構成及び動作の概略について図2及び図3を参照しつつ説明する。図2はDLL回路の構成の概略を示す構成概略図であり、図3は図2のDLL回路の動作を説明するためのタイミングチャートである。なお、DLL回路の各構成要素の詳細については他の図を用いて後述する。
ダミー遅延回路200は、クロックの内部遅延量(Δt)に相当する遅延を生じさせる遅延回路である。
位相比較回路300は、2つのクロック(制御回路100からの基準クロックC5、ダミー遅延回路200からの遅延クロックC6)の位相比較を行い、コース遅延回路400に信号COAPLUSや信号COAMINUSを出力し、ファイン遅延回路500に信号FINEPLUSや信号FINEMINUSや信号EXTRAMINUS(ファイン遅延回路500をバイパスさせるための信号)を出力する。
ファイン遅延回路500は、ファインディレイセル501とn個のファインレジスタ502の直列接続部の対などにより構成されてなり、遅延量の補正(例えば、0.5ns)を行う。
なお、コース遅延回路400の単位遅延量(例えば、1ns)より、ファイン遅延回路の単位遅延量(例えば、0.5ns)は大きい。
クロックドライバ7は、DLLクロックC3(B)を出力する。
以下、図2のDLL回路の動作を順に説明する。
まず、DLL回路の回路リセットおよび動作回路(初期化モード)における動作を説明する。
ただし、動作クロックCFは周期性のあるクロックではなくて、内部クロックC2の立下りエッジでRSフリップフロップがセットされた出力である“H”レベルの信号である。
また、一般的に論理回路においては、アクティブな論理を“H”レベル、“L”レベルのいずれに設定しても同じ回路動作を実現することができる。従って、本実施例においても動作クロックCFの論理値を“L”として回路を実現することもできる。
また、DQバッファの能力が低くDQバッファでの遅延が大きくなった場合や、使用周波数が高くなった場合(相対的に内部クロック遅延、DQ遅延が遅くなったのと同じ)に、内部クロック遅延をキャンセルするだけでは外部クロックとDQ出力の同期が取れない場合(セットアップ時間が取れない場合)は「ダミー遅延回路200によるダミー遅延+コース遅延回路400によるコース遅延+DQバッファ遅延に相当するダミー遅延=外部クロックの2周期」を判定できるように回路を構成することにより、DQバッファの遅延分もキャンセルすることができる。本発明ではこの実施例は示されていないが、本発明の実施例に若干の論理回路を追加することにより、容易に実現可能である。
次に、DLL回路のロックモード(初期クロック出力)における動作を説明する。
さらに、DLL回路のロックモード(ロックオン動作)における動作を説明する。
ロックモードに移行してから最初の動作クロックC4は内部クロックC2の4つ目の立上りエッジから出力が開始される(上記動作A202参照)。この動作クロックC4がコース遅延回路400のコースディレイセル401、ファイン遅延回路500のファインディレイセル501およびダミー遅延回路200を順に通った後の遅延クロックC6はほぼ1周期遅れの信号となる。これは、初期化モードにおいてコース遅延回路400の精度で遅延の設定が完了しているからである。
これに対し、基準クロックC5は内部クロックC2の5クロック目で出力される。
したがって、位相比較回路300ではDLL回路の基本的なロック条件である「可変遅延(コース遅延とファイン遅延)+ダミー遅延=1周期」であるかを判定していることになる。
また、DQバッファの能力が低くDQバッファでの遅延が大きくなった場合や、使用周波数が高くなった場合(相対的に内部クロック遅延、DQ遅延が遅くなったのと同じ)に、内部クロック遅延をキャンセルするだけでは外部クロックとDQ出力の同期が取れない場合(セットアップ時間が取れない場合)は「可変遅延(コース遅延とファイン遅延)+ダミー遅延+DQバッファ遅延に相当するダミー遅延=2周期」を判定できるように回路を構成することにより、DQバッファの遅延分もキャンセルすることができる。本発明ではこの実施例は示されていないが、本発明の実施例に若干の論理回路を追加することにより、容易に実現可能である。
さらに、DLL回路のバースト終了における動作を説明する。
制御回路の動作について図4から図6を参照しつつ説明する。図4および図5は図2の制御回路の構成を示す回路図であり、図6は図4の立下りワンショットパルス回路の構成を示す回路図である。
まず、制御回路のリセット動作を説明する。ただし、上述したように、バースト開始信号STは、図1のクロック制御回路2に入力されるチップイネーブル信号CE#またはアドレス有効信号ADV#の立下りエッジで“H”レベルとなり、内部クロックC2の1つ目の立上りエッジで“L”レベルとなるパルスである(図3参照)。
次に、制御回路のクロックイネーブル動作を説明する。
上記リセット動作後、フリップフロップ115の出力の反転信号(信号S101)は“H”レベルになっている。その後クロックC2の1つ目の“H”レベルでハーフラッチ141の出力(信号S102)は“H”レベルになる(動作B201)。
さらに、制御回路の初期化モードにおける動作を説明する。
上記動作B202でクロックイネーブル信号EN1が“H”レベルとなり、さらに内部クロックC2が“L”レベルになることにより、RSラッチ161をセットし、その出力は“H”レベルになる。この“H”レベルのクロックがオフセット調整ディレイ171およびダミー遅延200を通り、クロック出力セレクタ172を介して動作クロックC4となる(動作B301)。オフセット調整ディレイ171を設けたのは次の理由による。初期化モードではコース遅延回路400のみで可変遅延の値を決定するのに対して、ロックモードではコース遅延回路400およびファイン遅延回路500の双方を可変遅延の値を決定している。そのため、初期化モードではオフセット調整ディレイ171を通すことによって、初期化モードにおけるコース遅延回路400のみで決定された可変遅延の値と、ロックモードにおけるコース遅延回路400およびファイン遅延回路500の双方によって決定された可変遅延の値と、の差をキャンセルすることができるようにしたものである。
また、一般的に論理回路においては、アクティブな論理を“H”レベル、“L”レベルのいずれに設定しても同じ回路動作を実現することができる。従って、本実施例においても動作クロックC4の論理値を“L”として回路を実現することもできる。
これと同時に1クロック幅の書き込み信号WTがコース遅延回路400へ出力される(動作B303)。なお、この書き込み信号WTの立上りでコース遅延回路400の段数が決定され、書き込み信号WTの立下りでその判定結果がコース遅延回路400のコースレジスタ402に書き込む。
さらに、制御回路のロックモードにおける動作を説明する。
初期化モードが書き込み信号WTで終了し、その半クロック後にロックモード信号Mが“H”レベルになることでロックモードに移行する。ロックモード信号Mが“H”レベルとなることによって、ワンショットパルス発生回路173の出力がクロック出力セレクタ172を介して動作クロックC4になる(動作B401)。
さらに、制御回路のBIAS ONにおける動作を説明する。コース遅延回路400およびファイン遅延回路500において、電源電圧による遅延値の変動を緩和させるための回路を採用している。そのためにトランジスタにBIASを与えるための回路も設けている。この回路は動作時VCCからVSSにかけてDC電流を発生するため、無駄な電流消費を防ぐために、DLL動作時のみONにする必要がある。そのため制御回路内にBIAS発生のためのシーケンス回路を設けている。
さらに、制御回路のバースト終了の動作について説明する。
信号S111が“L”レベルになると、フリップフロップ114のクロック入力は“H”レベルとなり、フリップフロップ114の出力が“H”レベル(フリップフロップ115の入力が“H”レベル)となる(動作B601)。ディレイ131とNAND回路105は何らかの要因で信号S111に“L”レベルのノイズ(ひげ)が発生した場合にそのノイズをマスクして不用意にDLL回路が止まるのを防ぐ。
さらに、図6の制御回路の立下りワンショット回路の立下りワンショットパルス発生動作を説明する。コース遅延回路400には初期化モード時にクロックC4がどの段まで到達するかを判定するためのラッチ(クロックドインバータで構成)を内蔵しており、この初期化モード終了時にはラッチをリセットする必要がある。
次に、ダミー遅延回路の構成および動作について図7および図8を参照しつつ説明する。図7は図2のダミー遅延回路の構成を示す回路図であり、図8は図7の微調整回路の構成を示す図である。
書き込み信号WTが“H”になるのは初期化モード時にコース遅延回路400の段数が決定された時であり、後のロックモード動作のために一度クロック経路をリセットするものである。
ディレイ回路202は、4個1組のインバータチェーンを複数段使用して構成されており、クロックC200を出力する。
微調整回路への入力S201、S202,S203は、同一チップ内に用意される記憶手段から出力される信号であって、記憶手段として例えば不揮発性のメモリセルを使用すれば、出荷時に外部から値を書き込むことで微調整することができ、例えばSRAMなどの揮発性のメモリセルやフリップフロップ等で構成されるレジスタを使用すれば、使用時に外部から値を書き込むことにより、微調整することが可能になる。
次に、位相比較回路の動作について図9および図10を参照しつつ説明する。図9は図2の位相比較回路の構成を示す回路図であり、図10は図9の位相比較回路の1実施例を示す図である。なお、図9のリセット信号RSTはフリップフロップ308〜312のラッチに入力されるものであるが、図9においては省略している。
比較対象である遅延クロックC6はNAND回路301を介してRSフリップフロップ302に入力される。NAND回路301の他方の入力は基準クロックイネーブル信号RCENが入力される(動作C101)。このNAND回路301の役割は、内部クロックC2の3クロックに1回のみ位相比較を行うためであり、その他のクロックでは遅延クロックC6の入力を禁止することである。
ここで、RSフリップフロップ302を使用する目的は、遅延クロックC6の元となる動作クロックC4は制御回路100内のAND回路173で発生されたワンショットパルスであるため“H”レベルの期間が短くなっている。このため、位相比較を行う際に誤判定を防ぐために“H”レベルの期間を補うためである。
信号CPLUSF(コース遅延回路400の段数プラス)に関しては次の通りである。基準クロックC5が接点N306まで到達し(信号S306=1)かつ信号COASEL15が0(コース遅延回路400の段数が15でない)の場合、信号FINEREGが1で信号FPLUSFが1となった場合(ファイン遅延回路500からの桁あげ)である。
信号CMINUSF(コース遅延回路400の段数マイナス)に関しては次の通りである。基準クロックC5が接点N303まで到達していない(信号S303=1)かつ信号COASEL0が0(コース遅延回路400の段数が0でない)の場合、信号FINEREGが0で信号FMINUSが1となった場合(ファイン遅延回路500からの桁さげ)である。
信号FMINUSF(ファイン遅延回路500の段数マイナス)に関しては次の通りである。基準クロックC5が接点N303まで到達し(信号S303=0)接点N304まで到達していない(信号S304=0)場合であって、信号FINEREG0が1または信号COASEL0が0のとき(桁下げする必要はないか、コース遅延回路400の桁下げ可能)である。
信号EXMINUSFに関しては次の通りである。信号COASEL0が1かつ信号FINEREGが0(コース遅延回路およびファイン遅延回路の双方が0段)で基準クロックC5が接点N304まで到達していない(信号S304=0)の場合である。1度信号EXMINREGが1になると、接点N305まで到達して(信号S305=0)接点N306まで到達していない(信号S306=0)条件が成立するまでその値を保持する。これはファイン遅延回路500の1段分速いことを表わしている。
次に、コース遅延回路の構成および動作について図11および図12を参照しつつ説明する。図11は図2のコース遅延回路の構成を示す回路図であり、図12は図11のコースディレイレジスタ回路の構成を示す回路図である。
まず、コース遅延回路400の初期化モードにおける動作を説明する。
各コースディレイレジスタ回路部410に動作クロックC4が入力される。まず、ダミー遅延回路200から入力される動作クロックC4は1段目のコースディレイレジスタ回路410の端子IN1に入力され、NAND回路451およびインバータ回路421に供給される(動作D101)。NAND回路451の他方の入力は対をなしているコースレジスタ402の出力SYSELで、DLL動作開始時にリセットされ、“L”レベルになっている。したがって、動作クロックC4は端子OUT2には伝達されない(動作D102)。
その時点でのNOR回路456の出力S401は、接点P401および接点P402の双方が“L”レベルのとき“H”レベルとなり、それ以外のとき“L”レベルとなる(動作D106)。
つまり、NOR回路456の出力S401が“H”レベルとなる条件は接点P401および接点P402の双方が“L”レベルのときである。この条件が意味するところは、端子IN1からの入力である動作クロックC4の“H”レベルが接点P401まで到達し、接点P402まで到達していないことである。
この条件を満たすのはn個あるコースディレイレジスタ回路410のうち1個だけであることは明らかである。なぜなら、接点P401まで到達しているということはその前のコースディレイレジスタ回路410の接点P402まで到達しており、接点P402まで到達してなければその後のコースディレイレジスタ回路410の接点P401に到達していることはありえないからである。
動作D106は動作クロックCFの出力開始から1クロック間に動作クロックC4がコースディレイレジスタ回路410の何個目まで到達することができるかを判定していることになる。つまり、初期化モードにおける動作クロックC4はダミー遅延回路200を通っているので、「ダミー遅延+可変遅延(コース遅延回路400によるコース遅延のみ)=1周期」を判定していることと同じである。
次に、コース遅延回路のロックモード(初期クロック出力)における動作を説明する。ただし、上述した初期化モードの動作により、コースディレイレジスタ回路401のコースレジスタ402のいずれか1つのみ“H”が書き込まれている。
さらに、コース遅延回路のロックモード(ロックオン動作)における動作を説明する。
コース遅延回路400にて、位相比較回路300から位相比較結果に対応した信号COAPLUS、信号COAMINUSが入力される(動作D301)。信号COAPLUSおよび信号COAMINUSは1クロック幅の“H”レベルのパルスである。
次に、ファイン遅延回路の構成および動作について図14〜16を参照しつつ説明する。図14は図2のファイン遅延回路の構成を示す回路図である。図15は図14のファインディレイ回路の構成を示す回路図であり、図16は図14のファインレジスタ回路の構成を示す回路図である。なお、図中COACKOは図11中のOUTAに対応している。また、図15の遅延付与部は図13のディレイセルと同様にインバータと電源電圧に対して該インバータ回路と逆特性を有する回路とにより構成しており、これにより、電源電圧の変動に対する遅延量の変化を最小限に抑える構成になっている。
まず、桁上げ、桁下げを行わない場合の動作を説明する。但し、信号COAPLUS,COAMINUSは“L”レベルになっている。また、信号FINEPLUS,FINEMINUSは1クロック幅の“H”パルスである。
さらに、ファイン遅延回路の桁上げ、桁下げ動作について説明する。
最下位のファインレジスタに“L”が書き込まれているとき(全ファインレジスタに“L”が書き込まれているとき)、信号FINEMINUS信号の“H”レベルが入力されると、信号SYCOAMINUSが“H”レベルとなる。各ファインレジスタ内部では、ONAND回路525の出力(信号S501)が“H”レベルとなる。その後、信号FINEMINUSが“L”レベルとなり、全ての段のファインレジスタに“H”が書き込まれる(動作E201)。なお、このときコース遅延回路400のコースレジスタ402には位相比較回路300から信号COAMINUSの“H”レベルが入力され、段数が1段減る。このように、コース遅延回路400とファイン遅延回路500は連動して桁下げを行う。
エキストラマイナスレジスタ512はロックモード信号の“L”レベル(初期化モード時)でセットさせ、“H”レベルの信号EXMINREGを出力する。信号EXMINREGが“H”レベルのときファインディレイ回路510のクロックドインバータ553が開き、遅延付与部をバイパスし(動作E501)、SYDLLFINECKOからFDBCKO(図2のDLLクロックC3に相当)がダミー遅延回路200へ出力される。また、SYDLLFINECKOBからFINECKOB(図2のDLLクロックC3に相当)がクロックドライバ7へ出力される。その後、位相比較回路300からの信号EXTRAMINUSの値とCOMPOEの立下り(1クロック幅の“H”パルス)により、信号EXMINREGの値を変える(動作E502)。なお、クロックドインバータ553が、ファイン遅延回路内の遅延付与部をバイパスさせるための切り替え手段として機能する。
本発明のDLL回路の配置場所はできるだけ電源PADの近くが好ましい。これは、内部での電源変動、電源ノイズに対する影響を避けることと同時に、電源配線抵抗による電圧降下の影響を避けることが目的である。
電源ノイズ等による急激な電源電圧の振れに対しては、DLLに供給される電源配線を他の回路の電源配線から独立させ、その電源ラインに例えばCRで構成されるノイズフィルタ(ローパスフィルタ等)を設けることは有効である。
Claims (5)
- 外部クロックに対する内部クロック遅延に相当するダミー遅延と、遅延量調整信号により遅延量を調整するコース遅延回路およびファイン遅延回路を持つ可変遅延付加回路と、内部クロックと前記可変遅延回路及びダミー遅延を介して入力される遅延クロックとの位相を比較し、前記可変遅延付加回路に遅延量調整信号を出力する位相比較回路とを有するDLL回路であって、
バースト開始時の初期化モードとして、
前記内部クロックの1クロック周期の間、論理“1”にセットされる第1の信号を、前記ダミー遅延を通して前記可変遅延付加回路に入力する手段と、
前記可変遅延付加回路により前記ダミー遅延を通して入力された前記第1の信号の論理“1”の継続時間を前記内部クロックの1クロック周期の終了まで検出し、前記継続時間を基に当該可変遅延付加回路内のコース遅延回路の遅延量を設定することによって当該可変遅延付加回路の遅延量の初期値を設定する手段と、
を備え、
前記可変遅延付加回路における遅延量の初期設定後のロックモードとして、
前記内部クロックを前記可変遅延付加回路内のコース遅延回路およびファイン遅延回路により遅延させると共に、前記位相比較回路により出力される遅延量調整信号により当該可変遅延付加回路内のコース遅延回路およびファイン遅延回路の遅延量を補正しつつ、1クロック周期遅れで前記外部クロックに同期する出力クロックを生成するクロック出力手段と、
を備えることを特徴とするDLL回路。 - 外部クロックに対する内部クロック遅延に相当するダミー遅延と、遅延量調整信号により遅延量を調整するコース遅延回路およびファイン遅延回路を持つ可変遅延付加回路と、内部クロックと前記可変遅延回路及びダミー遅延を介して入力される遅延クロックとの位相を比較し、前記可変遅延付加回路に遅延量調整信号を出力する位相比較回路とを有するDLL回路であって、
バースト開始時の初期化モードとして、
前記内部クロックの1クロック周期の間、論理“1”にセットされる第1の信号を、前記ダミー遅延を通して前記可変遅延付加回路に入力する手段と、
前記可変遅延付加回路により前記ダミー遅延を通して入力された前記第1の信号の論理“1”の継続時間を前記内部クロックの1クロック周期の終了まで検出し、前記継続時間を基に当該可変遅延付加回路内のコース遅延回路の遅延量を設定することによって当該可変遅延付加回路の遅延量の初期値を設定する手段と、
を備え、
前記可変遅延付加回路における遅延量の初期設定後のロックモードとして、
前記内部クロックを前記可変遅延付加回路内のコース遅延回路およびファイン遅延回路により遅延させると共に、前記位相比較回路により出力される遅延量調整信号により当該可変遅延付加回路内のコース遅延回路およびファイン遅延回路の遅延量を補正しつつ、1クロック周期遅れで前記外部クロックに同期する出力クロックを生成するクロック出力手段と、
を備え、
前記コース遅延回路は、前記初期化モードにおける可変遅延付加回路および前記初期値の設定を記憶する手段として作動し、前記ロックモードにおいて粗い単位遅延量をもつ租可変遅延付加回路として作動し、
前記ファイン遅延回路は、前記ロックモード時において細かい単位遅延量を持つことにより前記コース遅延回路の単位遅延量を補完する遅延量を付加する細可変遅延付加回路として作動する
ことを特徴とするDLL回路。 - 前記ロックモードにおいて、前記位相比較回路の判定の結果、前記内部クロックに対して予め定めた閾値の遅延量を付加した前記遅延クロックの位相が、前記内部クロックより遅い場合、前記遅延クロックに前記可変遅延回路内のファイン遅延回路で遅延を付加させない手段を有することを特徴とする請求項1または請求項2に記載のDLL回路。
- 前記可変遅延付回路を構成するコース遅延回路およびファイン遅延回路内の遅延素子をインバータ回路と電源電圧に対して該インバータ回路と逆特性を有する回路とにより構成することを特徴とする請求項1から請求項3のいずれか1項に記載のDLL回路。
- 外部クロックに対する内部クロック遅延に相当するダミー遅延と、遅延量調整信号により遅延量を調整するコース遅延回路およびファイン遅延回路を持つ可変遅延付加回路と、内部クロックと前記可変遅延回路およびダミー遅延を介して入力される遅延クロックとの位相を比較し、前記可変遅延付加回路に遅延量調整信号を出力するとともに、前記コース遅延回路および前記ファイン遅延回路から出力される遅延量設定信号により前記コース遅延回路および前記ファイン遅延回路が最小の遅延量設定であることを検知するための論理回路を備える位相比較回路とを有するDLL回路を構成する当該可変付加遅延回路であって、
前記ファイン遅延回路内において、前記位相比較回路から出力されるファイン遅延回路をバイパスさせるための信号を記憶するレジスタと、前記レジスタの出力により、ファイン遅延回路内の遅延付与部をバイパスさせるための切り替え手段とを備え、
前記コース遅延回路および前記ファイン遅延回路の両方が最小の遅延量設定であり、且つ、前記遅延クロックの位相が前記内部クロックより遅い場合はファイン遅延回路の遅延付与部をバイパスし、ファイン遅延回路での遅延を付加しないことを特徴とする可変遅延付加回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004053774A JP4558347B2 (ja) | 2004-02-27 | 2004-02-27 | Dll回路 |
PCT/JP2005/001896 WO2005083716A1 (ja) | 2004-02-27 | 2005-02-09 | Dll回路 |
US10/590,225 US20070279113A1 (en) | 2004-02-27 | 2005-02-09 | Dll Circuit |
KR1020067019283A KR100815452B1 (ko) | 2004-02-27 | 2005-02-09 | Dll 회로 |
CNA2005800133816A CN101015022A (zh) | 2004-02-27 | 2005-02-09 | 延迟闩锁环电路 |
TW094105276A TWI285896B (en) | 2004-02-27 | 2005-02-22 | DLL circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004053774A JP4558347B2 (ja) | 2004-02-27 | 2004-02-27 | Dll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005243168A true JP2005243168A (ja) | 2005-09-08 |
JP4558347B2 JP4558347B2 (ja) | 2010-10-06 |
Family
ID=34908762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004053774A Expired - Fee Related JP4558347B2 (ja) | 2004-02-27 | 2004-02-27 | Dll回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070279113A1 (ja) |
JP (1) | JP4558347B2 (ja) |
KR (1) | KR100815452B1 (ja) |
CN (1) | CN101015022A (ja) |
TW (1) | TWI285896B (ja) |
WO (1) | WO2005083716A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007080484A (ja) * | 2005-09-12 | 2007-03-29 | Samsung Electronics Co Ltd | Nandフラッシュメモリ装置 |
KR100738966B1 (ko) * | 2006-06-29 | 2007-07-12 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
US7649389B2 (en) | 2006-10-30 | 2010-01-19 | Samsung Electronics Co., Ltd. | Delay locked loop circuit, semiconductor device having the same and method of controlling the same |
US7982511B2 (en) | 2006-02-09 | 2011-07-19 | Hynix Semiconductor Inc. | DLL circuit and method of controlling the same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100868015B1 (ko) * | 2007-02-12 | 2008-11-11 | 주식회사 하이닉스반도체 | 지연 장치, 이를 이용한 지연 고정 루프 회로 및 반도체메모리 장치 |
KR100856070B1 (ko) | 2007-03-30 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
KR100892636B1 (ko) * | 2007-04-12 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 클럭 제어 장치 및 방법 |
JP2009140322A (ja) * | 2007-12-07 | 2009-06-25 | Elpida Memory Inc | タイミング制御回路および半導体記憶装置 |
KR100956770B1 (ko) | 2007-12-10 | 2010-05-12 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
JP5451012B2 (ja) * | 2008-09-04 | 2014-03-26 | ピーエスフォー ルクスコ エスエイアールエル | Dll回路及びその制御方法 |
KR20100099545A (ko) * | 2009-03-03 | 2010-09-13 | 삼성전자주식회사 | 지연동기회로 및 그를 포함하는 반도체 메모리 장치 |
JP2010219751A (ja) * | 2009-03-16 | 2010-09-30 | Elpida Memory Inc | 半導体装置 |
CN101562440B (zh) * | 2009-05-12 | 2010-11-10 | 华为技术有限公司 | 延迟模块和方法、时钟检测装置及数字锁相环 |
CN102651685B (zh) * | 2011-02-24 | 2016-07-27 | 爱立信(中国)通信有限公司 | 信号延迟装置和方法 |
KR20130125036A (ko) * | 2012-05-08 | 2013-11-18 | 삼성전자주식회사 | 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템 |
CN114095109A (zh) * | 2021-11-17 | 2022-02-25 | 深圳市领创星通科技有限公司 | 一种时钟同步方法、装置、设备及存储介质 |
CN117675065A (zh) * | 2022-08-31 | 2024-03-08 | 深圳市中兴微电子技术有限公司 | 时延校准装置及时延校准方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04105411A (ja) * | 1990-08-24 | 1992-04-07 | Toshiba Corp | 信号遅延回路、クロック信号発生回路及び集積回路システム |
JPH11273342A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 半導体装置 |
JP2000076852A (ja) * | 1998-08-25 | 2000-03-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2002123873A (ja) * | 2000-10-17 | 2002-04-26 | As Brains Inc | 移動検出装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226499A (ja) * | 1986-03-27 | 1987-10-05 | Toshiba Corp | 遅延回路 |
JPH0691444B2 (ja) * | 1987-02-25 | 1994-11-14 | 三菱電機株式会社 | 相補形絶縁ゲ−トインバ−タ |
JP3560780B2 (ja) * | 1997-07-29 | 2004-09-02 | 富士通株式会社 | 可変遅延回路及び半導体集積回路装置 |
US6088255A (en) * | 1998-03-20 | 2000-07-11 | Fujitsu Limited | Semiconductor device with prompt timing stabilization |
JP3644827B2 (ja) * | 1998-08-14 | 2005-05-11 | 富士通株式会社 | 外部負荷を考慮したdll回路 |
JP2000183172A (ja) * | 1998-12-16 | 2000-06-30 | Oki Micro Design Co Ltd | 半導体装置 |
JP3380206B2 (ja) * | 1999-03-31 | 2003-02-24 | 沖電気工業株式会社 | 内部クロック発生回路 |
JP2001326563A (ja) * | 2000-05-18 | 2001-11-22 | Mitsubishi Electric Corp | Dll回路 |
JP2002124873A (ja) * | 2000-10-18 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置 |
EP1225597A1 (en) * | 2001-01-15 | 2002-07-24 | STMicroelectronics S.r.l. | Synchronous-reading nonvolatile memory |
KR100413764B1 (ko) * | 2001-07-14 | 2003-12-31 | 삼성전자주식회사 | 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법 |
JP4609808B2 (ja) * | 2001-09-19 | 2011-01-12 | エルピーダメモリ株式会社 | 半導体集積回路装置及び遅延ロックループ装置 |
-
2004
- 2004-02-27 JP JP2004053774A patent/JP4558347B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-09 KR KR1020067019283A patent/KR100815452B1/ko active IP Right Grant
- 2005-02-09 CN CNA2005800133816A patent/CN101015022A/zh active Pending
- 2005-02-09 US US10/590,225 patent/US20070279113A1/en not_active Abandoned
- 2005-02-09 WO PCT/JP2005/001896 patent/WO2005083716A1/ja active Application Filing
- 2005-02-22 TW TW094105276A patent/TWI285896B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04105411A (ja) * | 1990-08-24 | 1992-04-07 | Toshiba Corp | 信号遅延回路、クロック信号発生回路及び集積回路システム |
JPH11273342A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | 半導体装置 |
JP2000076852A (ja) * | 1998-08-25 | 2000-03-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2002123873A (ja) * | 2000-10-17 | 2002-04-26 | As Brains Inc | 移動検出装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007080484A (ja) * | 2005-09-12 | 2007-03-29 | Samsung Electronics Co Ltd | Nandフラッシュメモリ装置 |
US7982511B2 (en) | 2006-02-09 | 2011-07-19 | Hynix Semiconductor Inc. | DLL circuit and method of controlling the same |
US8564341B2 (en) | 2006-02-09 | 2013-10-22 | Hynix Semiconductor Inc. | DLL circuit and method of controlling the same |
KR100738966B1 (ko) * | 2006-06-29 | 2007-07-12 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
US7649389B2 (en) | 2006-10-30 | 2010-01-19 | Samsung Electronics Co., Ltd. | Delay locked loop circuit, semiconductor device having the same and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
WO2005083716A1 (ja) | 2005-09-09 |
KR100815452B1 (ko) | 2008-03-20 |
US20070279113A1 (en) | 2007-12-06 |
TW200605078A (en) | 2006-02-01 |
JP4558347B2 (ja) | 2010-10-06 |
TWI285896B (en) | 2007-08-21 |
CN101015022A (zh) | 2007-08-08 |
KR20070007317A (ko) | 2007-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100815452B1 (ko) | Dll 회로 | |
KR100822773B1 (ko) | 반도체 메모리 | |
KR100887572B1 (ko) | Dll 회로 | |
KR100857436B1 (ko) | Dll 회로 및 그 제어 방법 | |
US7733141B2 (en) | Semiconductor device and operating method thereof | |
KR19980018654A (ko) | 반도체장치, 반도체 시스템 및 디지탈 지연 회로 | |
JP2005228458A (ja) | 半導体記憶素子におけるオンダイターミネーションモードの転換回路及びその方法 | |
US20050286667A1 (en) | Method and circuit for adjusting the timing of output data based on the current and future states of the output data | |
KR100607180B1 (ko) | 반도체 메모리 장치의 파워 업 리셋 회로 | |
US7408394B2 (en) | Measure control delay and method having latching circuit integral with delay circuit | |
JP4527418B2 (ja) | Dll回路 | |
KR100499405B1 (ko) | 데이터 출력버퍼 제어회로 | |
KR100868013B1 (ko) | 지연 고정 루프 회로 | |
JP3038544B2 (ja) | 半導体メモリ装置のバッファ回路 | |
KR20070031599A (ko) | Dll의 클럭 버퍼 회로 | |
KR20060129130A (ko) | 메모리 장치용 데이터 마스크 신호 발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4558347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140730 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |