KR100413764B1 - 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법 - Google Patents

지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법 Download PDF

Info

Publication number
KR100413764B1
KR100413764B1 KR10-2001-0042602A KR20010042602A KR100413764B1 KR 100413764 B1 KR100413764 B1 KR 100413764B1 KR 20010042602 A KR20010042602 A KR 20010042602A KR 100413764 B1 KR100413764 B1 KR 100413764B1
Authority
KR
South Korea
Prior art keywords
signal
delay time
code
control signal
circuit
Prior art date
Application number
KR10-2001-0042602A
Other languages
English (en)
Other versions
KR20030006720A (ko
Inventor
정회주
장태성
김규현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0042602A priority Critical patent/KR100413764B1/ko
Priority to US10/191,413 priority patent/US6590434B2/en
Priority to JP2002204579A priority patent/JP3801959B2/ja
Priority to TW091115549A priority patent/TW567488B/zh
Publication of KR20030006720A publication Critical patent/KR20030006720A/ko
Application granted granted Critical
Publication of KR100413764B1 publication Critical patent/KR100413764B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00084—Fixed delay by trimming or adjusting the delay
    • H03K2005/00091—Fixed delay by trimming or adjusting the delay using fuse links

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

지연 시간이 조절되는 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로 및 방법이 개시된다. 본발명에 따른 지연 시간 조절 회로는 제어부, 퓨즈부, 선택 퓨즈 및 멀티플렉서를 구비하는 것을 특징으로 한다.
제어부는 제 1 제어 신호에 응답하여 가변 지연 회로의 지연 시간을 조절하는 m(m은 정수) 비트의 지연 제어 신호를 발생한다. 퓨즈부는 지연 제어 신호를 수신하고, 지연 제어 신호가 목표 지연 시간에 도달하면 퓨즈 절단 신호에 응답하여 내부에 구비되는 퓨즈가 절단되고, 절단된 퓨즈의 논리 값에 대응하는 m 비트의 퓨즈 코드 신호를 발생한다. 선택 퓨즈는 퓨즈 절단 신호에 응답하여 절단된다. 멀티플렉서는 선택 퓨즈에 의해 제어되고 지연 제어 신호 또는 퓨즈 코드 신호중 하나를 선택하여 가변 지연 회로로 출력한다. 여기서 제어부는 레지스터를 구비하는 것을 특징으로 한다.
본발명에 따른 지연 시간 조절 회로 및 방법은 패키지가 완성된 반도체 메모리 장치에 있어서 추가 작업 없이 지연 시간을 조절할 수 있는 장점이 있다.

Description

지연 시간이 조절되는 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로 및 방법{Variable delay circuit and method for controlling delay time}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 지연 시간을 조절 할 수 있는 반도체 메모리 장치의 지연 시간 조절 회로 및 지연 시간 조절 방법에 관한 것이다.
최근에는 반도체 메모리 장치가 고 집적화 및 고속화 되어가고 있으며 초 고속 메모리 장치는 향후에는 초당 수 기가 바이트의 속도로 동작하는 시대가 곧 다가올 것이다. 반도체 메모리 장치가 고속화되면서 칩 내부의 동작 사이클도 고속화되며 이에 따라 내부 신호들의 스큐(skew)를 제어하기가 어려워지고 있다. 또한 종래의 반도체 메모리 장치의 테스트는 웨이퍼 상태에서도 가능했으며 패키지상태와 큰 차이가 발생하지 않았다. 그러나 최근의 반도체 메모리 장치는 초고속화를 실현하기 위해서 칩 내부에 메모리이외에 고속으로 동작하는 새로운 인터페이스 로직을 구비하고 있으며 또한 클럭 스큐를 제거하기 위해 클럭 스큐의 보상회로인 지연 동기 루프(DLL: Delayed Locked Loop) 또는 위상 동기 루프 (PLL: Phase Locked Loop)등을 칩 내에 내장하고 있다. 한편, 메모리 테스트 회로의 동작 속도는 100Mhz ~ 250Mhz 정도이며 또한 메모리 장치만을 테스트하기에 유용하게 구성되어 있으며 인터페이스 로직 및 지연 동기 루프나 위상 동기 루프의 동작 특성을 웨이퍼 상태에서 검증할 수 없다. 또한 초당 수백 메가 바이트의 속도로 동작하는 메모리 장치는 스펙(specification) 값들이 대단히 작으며 이는 칩 내의 신호들의 정교한 제어를 더욱 더 요구하게 되며 패키지 상태의 완제품 상태에서야 스펙 값들을 체크할 수 있다. 그리고 위와 같은 이유로 칩내의 신호를 제어하기가 대단히 어렵다. 따라서 웨이퍼 상태에서 패키지 조립 상태까지 계속해서 여러번의 시행착오를 되풀이해야만 원하는 장치를 얻을수 있으며 이는 원가 상승 및 개방 기간의 증가를 가져오는 원인이 된다.
도 1은 종래의 지연 시간 조절 회로를 나타내는 도면이다.
종래의 지연 시간 조절 회로(100)는 가변 지연 라인(101), 퓨즈부(103) 및 인버터들(105, 107)을 구비한다.
종래의 지연 시간 조절 회로(100)는 패키지 조립전인 웨이퍼 상태에서 퓨즈부(103)의 퓨즈들을 절단하는 방법에 의해 지연 시간을 조절하며 이는 메모리 장치의 패키지 상태의 특성과 무관하여 패키지 특성을 보장할 수 없다는 단점이 있다. 즉, 만일 지연이 필요한 경우에는 퓨즈부(103)의 퓨즈들을 절단하여 가변 지연 회로(101)에 의해 지연이 되도록 하고, 지연이 필요 없는 경우에는 퓨즈를 절단하지 않고 그대로 두면 된다.
이와 같이 종래의 반도체 메모리 장치의 지연 시간 조절 회로는 웨이퍼 상태에서 지연 시간을 조절하는 것이므로 패키지 조립 후에 그 특성이 바뀌었을 경우에는 지연 시간을 조절하기 위한 추가 작업이 필요하며 이는 원가 상승 및 개발 기간이 증가된다는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 패키지가 완성된 반도체 메모리 장치에 있어서 추가 작업 없이 지연 시간을 조절할 수 있는 지연 시간 조절회로를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 패키지가 완성된 반도체 메모리 장치의 지연 시간을 조절할 수 있는 지연 시간 조절방법을 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 지연 시간 조절 회로를 나타내는 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 지연 시간 조절 회로를 나타내는 블록도이다.
도 3은 본 발명의 제 2 실시예에 따른 지연 시간 조절 회로의 블럭도이다.
도 4는 본 발명의 제 1 실시예에 따른 지연 신호 발생 방법을 나타내는 플로우 차트이다.
도 5는 본 발명의 제 2 실시예에 따른 지연 신호 발생 방법을 나타내는 플로우 차트이다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 지연 시간 조절 회로는, 제어부, 퓨즈부, 선택 퓨즈 및 선택기를 구비하는 것을 특징으로 한다.
제어부는 제 1 제어 신호에 응답하여 m(m은 정수, 이하 같다.) 비트의 제 1 코드 신호를 발생한다. 퓨즈부는 상기 제 1 코드 신호를 수신하고, 상기 가변 지연 회로의 지연 시간이 목표 지연 시간에 도달하면 제 2 제어 신호에 응답하여 내부에 구비되는 퓨즈들이 절단되고, 절단된 퓨즈들의 논리 값에 대응하는 m 비트의 제 2 코드 신호를 발생한다. 선택 퓨즈는 제 3 제어 신호에 응답하여 절단된다. 선택기는 상기 선택 퓨즈의 절단 여부에 응답하여 상기 제 1 코드 신호 또는 상기 제 2 코드 신호중 하나를 선택하여 선택된 것을 상기 가변 지연 회로의 지연 시간을 조절하는 지연 제어 신호로서 출력한다. 상기 선택기는 상기 선택 퓨즈가 절단된 경우에만 상기 제 2 코드 신호를 선택하여 상기 지연 제어 신호로서 출력한다. 여기서 제어부는 레지스터를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 지연 시간 조절 회로는, 위상 검출기, 제어부, 퓨즈부, 선택 퓨즈 및 선택기를 구비하는 것을 특징으로 한다. 위상 검출기는 제 1 제어 신호에 응답하여 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차를 비교하고 코드 제어 신호를 발생한다. 제어부는 상기 코드 제어 신호에 응답하여 m 비트의 제 1 코드 신호를 발생한다. 퓨즈부는 상기 제 1 코드 신호를 수신하고, 상기 제 1 코드 신호가 소정의 값으로 고정되면 제 2 제어 신호에 응답하여 내부에 구비되는 퓨즈가 절단되고, 절단된 퓨즈의 논리 값에 대응하는 m 비트의 제 2 코드 신호를 발생한다. 선택 퓨즈는 제 3 제어 신호에 응답하여 절단된다. 선택기는 상기 선택 퓨즈의 절단 여부에 응답하여 상기 제 1 코드 신호 또는 상기 제 2 코드 신호중 하나를 선택하여 상기 가변 지연 회로의 지연 시간을 조절하는 지연 제어 신호로서 출력한다. 여기서 상기 코드 제어 신호는 상기 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차에 따라 상기 제어부의 논리 코드를 제어하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 지연 시간 조절 방법은, 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로의 지연 시간 조절 방법에 있어서, (a) 제 1 제어 신호에 응답하여 m(m은 자연수) 비트의 제 1 코드 신호를 발생하는 단계, (b) 상기 제 1 코드 신호에 응답하여 상기 가변 지연 회로의 지연 시간을 조절하고 상기 가변 지연 회로의 지연 시간을 측정하는 단계, (c) 상기 측정된 지연 시간이 목표 지연 시간에 도달하면 제 2 제어 신호에 응답하여 소정의 퓨즈부의 퓨즈들을 절단하여 절단된 퓨즈들의 논리 값에 대응하는 m(m은 자연수) 비트의 제 2 코드 신호를 발생하는 단계 및 (d) 상기 제 2 코드 신호를 지연 제어 신호로서 출력하여 상기 가변 지연 회로의 지연 시간을 고정하는 단계를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 지연 시간 조절 방법은, 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로의 지연 시간 조절 방법에 있어서, (a) 제 1 제어 신호에 응답하여 m(m은 자연수) 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차를 비교하고 비교 결과에 따라 코드 제어 신호를 발생하는 단계, (b) 상기 코드 제어 신호에 응답하여 m(m은자연수) 비트의 제 1 코드 신호를 발생하는 단계, (c) 상기 제 1 코드 신호에 응답하여 상기 가변 지연 회로의 지연 시간을 조절하고 상기 가변 지연 회로의 지연 시간을 측정하는 단계, (d) 상기 제 1 코드 신호가 소정의 값으로 고정되면 제 2 제어 신호에 응답하여 소정의 퓨즈부의 퓨즈들을 절단하여 절단된 퓨즈들의 논리 값에 대응하는 m(m은 자연수) 비트의 제 2 코드 신호를 발생하는 단계 및 (e) 상기 제 2 코드 신호를 지연 제어 신호로서 출력하여 상기 가변 지연 회로의 지연 시간을 고정하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제 1 실시예에 따른 지연 시간 조절 회로를 나타내는 블럭도이다.
도 2를 참조하면, 본 발명의 제 1 실시예에 따른 지연 시간 조절 회로(200)는 제어부(210), 퓨즈부(220), 선택 퓨즈(235) 및 선택기(230)를 구비한다.
제어부(210)는 제 1 제어 신호(CTRL1)에 응답하여 가변 지연 회로(240)의 지연 시간을 조절하는 m 비트의 제 1 코드 신호(DCTRLS)를 발생한다. 퓨즈부(220)는 제 1 코드 신호(DCTRLS)를 수신하고, 가변 지연 회로(240)의 지연 시간이 목표 지연 시간에 도달하면 제 2 제어 신호(FCUTS)에 응답하여 내부에 구비되는 퓨즈들이 절단되고, 절단된 퓨즈들의 논리 값에 대응하는 m 비트의 제 2 코드 신호(FCODES)를 발생한다. 선택 퓨즈(235)는 제 3 제어 신호(FCUTS_1)에 응답하여 절단된다. 선택기(230)는 선택 퓨즈(235)의 절단 여부에 응답하여 제 1 코드 신호(DCTRLS) 또는 제 2 코드 신호(FCODES)중 하나를 선택하여 가변 지연 회로(240)의 지연 시간을 조절하는 지연 제어 신호(MOUT)로서 출력한다.
이하 도 2를 참조하여 본 발명의 제 1 실시예에 따른 지연 시간 조절 회로(200)의 동작이 상세히 설명된다.
제 1 제어 신호(CTRL1)는 지연 시간 조절 회로(200)의 외부로부터 그 논리 코드가 조절되는 m 비트 신호이다. 제어부(210)는 레지스터를 구비하며 제 1 제어 신호(CTRL1)가 제어부(210)로 인가되면 제어부(210)는 제 1 제어 신호(CTRL1)의 논리 값을 레지스터에 저장한 후 제 1 코드 신호(DCTRLS)로서 발생한다. 제 1 코드 신호(DCTRLS)는 퓨즈부(220)와 선택기(230)로 동시에 인가된다. 선택기(230)는 인가된 제 1 코드 신호(DCTRLS)와 후술하는 제 2 코드 신호(FCODES)중 하나를 선택하여 가변 지연 회로(240)로 인가하는데, 선택 퓨즈(235)에 의해 제 2 코드 신호(FCODES)가 선택되기 전까지는 제 1 코드 신호(DCTRLS)가 지연 제어 신호(MOUT)로서 가변 지연 회로(240)로 인가된다. 가변 지연 회로(240)는 제 1 코드 신호(DCTRLS)가 가지는 논리 코드에 의해 입력 신호(IN)가 지연되는 시간을 조절한다.
좀더 설명하면, 제어부(210)로 입력되는 제 1 제어 신호(CTRL1)의 논리 코드를 변화시키면 제어부(210)는 레지스터에 그 값을 저장하고 제 1 코드 신호(DCTRLS)를 발생한다. 따라서 제 1 제어 신호(CTRL1)의 논리 코드가 변하면 제 1 코드 신호(DCTRLS)의 논리 코드도 변화하며, 변화하는 제 1 제어 신호(CTRL1)의 논리 코드는 제 1 코드 신호(DCTRLS)로서 퓨즈부(220) 및 선택기(230)를 거쳐 가변 지연 회로(240)로 인가되고 가변 지연 회로(240)의 지연 시간이 조절된다. 가변 지연 회로(240)의 지연 시간이 목표 지연 시간에 도달하면 제 1 제어 신호(CTRL1)의 논리 코드의 변화가 정지되고 그때의 논리 코드 값이 제 1 코드 신호(DCTRLS)로서 퓨즈부(220)로 인가된다. 그러면 제 2 제어 신호(FCUTS)에 응답하여 제 1 코드 신호(DCTRLS)의 논리 코드에 따라 퓨즈부(220)의 내부에 구비되는 퓨즈들이 절단되고 절단된 퓨즈들의 논리 값에 대응하는 제 2 코드 신호(FCODES)가 m 비트로 발생된다. 동시에 제 3 제어 신호(FCUTS_1)는 선택 퓨즈(235)를 절단한다. 여기서 제 2 제어 신호(FCUTS) 및 제 3 제어 신호(FCUTS_1)는 지연 시간 조절 회로(200)의 외부로부터 인가된다. 또한 제 3 제어 신호(FCUTS_1)는 제 2 제어 신호(FCUTS)와 동일한 신호일 수 있다. 여기서 퓨즈부(220)의 퓨즈들은 전기 퓨즈들일 수 있다. 선택 퓨즈(235)가 절단되면 선택기(230)는 제 2 코드 신호(FCODES)를 선택하여 지연 제어 신호(MOUT)로서 가변 지연 회로(240)로 출력한다. 선택기(230)는 멀티플렉서일 수 있다. 그러면 가변 지연 회로(240)는 제 2 코드 신호(FCODES)에 의해 지연 시간이 고정된다. 따라서 패키지후 지연 시간을 제어부(210)의 레지스터를 이용하여 조절하고 조절된 지연 시간을 하드웨어적으로 고정할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 지연 시간 조절 회로의 블럭도이다.
도 3을 참조하면, 본 발명의 제 2 실시예에 따른 지연 시간 조절 회로(300)는 위상 검출기(305), 제어부(310), 퓨즈부(320), 선택 퓨즈(335) 및 선택기(330)를 구비한다.
위상 검출기(305)는 제 1 제어 신호(CTRL1)에 응답하여 기준 신호(REF)와 가변 지연 회로(340)의 출력 신호(OUT)의 위상차를 비교하고 그 비교 결과에 따라 코드 제어 신호(PDS)를 발생한다. 제어부(310)는 코드 제어 신호(PDS)에 응답하여 m 비트의 제 1 코드 신호(DCTRLS)를 발생한다. 퓨즈부(320)는 제 1 코드 신호(DCTRLS)를 수신하고, 제 1 코드 신호(DCTRLS)의 논리 코드가 소정의 값으로 고정되면 제 2 제어 신호(FCUTS)에 응답하여 내부에 구비되는 퓨즈들이 절단되고, 절단된 퓨즈들의 논리 값에 대응하는 m 비트의 제 2 코드 신호(FCODES)를 발생한다. 선택 퓨즈(335)는 제 3 제어 신호(FCUTS)에 응답하여 절단된다. 선택기(330)는 선택 퓨즈(335)의 절단 여부에 응답하여 제 1 코드 신호(DCTRLS) 또는 제 2 코드 신호(FCODES)중 하나를 선택하여 선택된 것을 가변 지연 회로(340)의 지연 시간을 조절하는 지연 제어 신호(MOUT)로서 가변 지연 회로(340)로 출력한다.
이하 도 3를 참조하여 본 발명의 제 2 실시예에 따른 지연 시간 조절 회로(300)의 동작이 상세히 설명된다.
제 1 제어 신호(CTRL1)는 위상 검출기(305)가 자동 트리밍(auto trimming)을 수행하도록 하는 명령어이다. 제 1 제어 신호(CTRL1)는 지연 시간 조절 회로(300)의 내부에서 인가될 수 있다. 위상 검출기(305)는 제 1 제어 신호(CTRL1)에 응답하여 자동 트리밍(auto trimming)을 시작하여 기준 신호(REF)와 가변 지연 회로(340)의 출력 신호(OUT)의 위상차를 비교하고 그 비교 결과에 따라 코드 제어 신호(PDS)를 발생한다. 기준 신호(REF)와 위상이 비교되는 신호는 가변 지연 회로(340)의 출력 신호(OUT) 이외에도 메모리 장치 내부의 임의의 다른 노드의 신호일 수 있다. 코드 제어 신호(PDS)는 제어부(310)의 논리 코드를 증가 또는 감소시키는 신호이다. 제어부(310)는 레지스터를 구비하며, 코드 제어 신호(PDS)가 제어부(310)로 인가되면 코드 제어 신호(PDS)에 의해 제어부(310)의 논리 코드가 변화하고 논리 코드 값을 레지스터에 저장한 후 제 1 코드 신호(DCTRLS)로서 발생한다.
제 1 코드 신호(DCTRLS)는 퓨즈부(320)와 선택기(330)로 동시에 인가된다. 선택기(330)는 인가된 제 1 코드 신호(DCTRLS)와 후술하는 제 2 코드 신호(FCODES)중 하나를 선택하여 가변 지연 회로(340)로 인가하는데, 선택 퓨즈(335)에 의해 제 2 코드 신호(FCODES)가 선택되기 전까지는 제 1 코드 신호(DCTRLS)가 지연 제어 신호(MOUT)로서 가변 지연 회로(340)로 인가된다. 가변 지연 회로(340)는 제 1 코드 신호(DCTRLS)가 가지는 논리 코드에 의해 입력 신호(IN)가 지연되는 시간을 조절한다.
좀더 설명하면, 제어부(310)로 입력되는 코드 제어 신호(PDS)가 제어부(310)의 논리 코드 값을 증가 또는 감소시키면 제 1 코드 신호(DCTRLS)의 논리 코드도 변화하며, 변화하는 제 1 코드 신호(DCTRLS)는 퓨즈부(320) 및 선택기(330)를 거쳐 지연 제어 신호(MOUT)로서 가변 지연 회로(340)로 인가되고 가변 지연 회로(340)의 지연 시간이 조절된다.
기준 신호(REF)와 가변 지연 회로(340)의 출력 신호(OUT)의 위상이 동일하면제어부(310)의 논리 코드 값은 코드 제어 신호(PDS)에 응답하여 동일 위상이 발생된 순간의 논리 코드 값을 기준으로 일정한 시간동안 증가와 감소를 반복한다. 일정한 시간이 지나고 자동 트리밍 동작이 정지되면 그 때의 논리 코드 값이 제 1 코드 신호(DCTRLS)로서 발생된다. 즉, 제 1 코드 신호(DCTRLS)의 논리 코드가 소정의 값으로 고정되면 제 2 제어 신호(FCUTS)에 응답하여 제 1 코드 신호(DCTRLS)의 논리 코드에 따라 퓨즈부(320)의 내부에 구비되는 퓨즈들이 절단되고 절단된 퓨즈들의 논리 값에 대응하는 제 2 코드 신호(FCODES)가 m 비트로 발생된다. 동시에 제 3 제어 신호(FCUTS)는 선택 퓨즈(335)를 절단한다. 여기서 제 2 제어 신호(FCUTS) 및 제 3 제어 신호(FCUTS_1)는 지연 시간 조절 회로(300)의 외부로부터 인가되거나 또는 내부로부터 발생되는 명령어이다. 또한 제 3 제어 신호(FCUTS_1)는 제 2 제어 신호(FCUTS)와 동일한 신호일 수 있다. 여기서 퓨즈부(320)의 퓨즈들은 전기 퓨즈들일 수 있다. 선택 퓨즈(335)가 절단되면 선택기(330)는 제 2 코드 신호(FCODES)를 선택하여 가변 지연 회로(340)로 출력한다. 선택기(330)는 멀티플렉서일 수 있다. 그러면 가변 지연 회로(340)는 제 2 코드 신호(FCODES)에 의해 지연 시간이 고정된다. 따라서 패키지후 지연 시간을 제어부(310)의 레지스터를 이용하여 조절하고 조절된 지연 시간을 하드웨어적으로 고정할 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 지연 신호 발생 방법을 나타내는 플로우 차트이다.
도 4를 참조하면, 지연 시간이 조절되는 가변 지연 회로를 구비하는 지연 시간 조절 회로의 지연 시간 조절 방법(400)은 제 1 제어 신호에 응답하여 m(m은 정수) 비트의 제 1 코드 신호를 발생한다.(410 단계) 그리고 제 1 코드 신호에 응답하여 가변 지연 회로의 지연 시간을 조절하고 가변 지연 회로의 지연 시간을 측정한다.(420단계) 여기서 제 1 제어 신호는 지연 시간 조절 회로의 외부로부터 그 논리 코드가 조절되는 m 비트 신호이다. 제 1 제어 신호의 논리 코드가 변화하면 제 1 코드 신호의 논리 코드도 변화한다. 측정된 지연 시간이 목표 지연 시간에 도달했는지를 판단한다.(430 단계) 목표 지연 시간은 가변 지연 회로가 지연되는 시간을 의미하며 이러한 목표 지연 시간에 도달할 때까지 제 1 제어 신호에 의해 제 1 코드 신호의 논리 코드가 변화된다.
측정된 지연 시간이 목표 지연 시간에 도달하지 않는다면 제 1 코드 신호는 지연 시간 조절 회로가 구비하는 선택기를 통하여 가변지연 회로로 인가되어 가변 지연 시간의 지연 시간을 조절하고, 또한 계속해서 제 1 제어 신호에 의해서 제 1 코드 신호의 논리코드가 변화된다. 측정된 지연 시간이 목표 지연 시간에 도달하면 1 제어 신호의 논리 코드의 변화가 정지되고 그때의 논리 코드 값이 제 1 코드 신호로서 발생된다. 그러면 제 2 제어 신호에 응답하여 제 1 코드 신호의 논리 코드에 따라 퓨즈들이 절단되고 절단된 퓨즈들의 논리 값에 대응하는 제 2 코드 신호가 m 비트로 발생된다.(440 단계) 제 2 코드 신호가 발생되면 선택기는 제 2 코드 신호를 선택하여 지연 제어 신호로서 가변 지연 회로로 출력한다. 그러면 가변 지연 회로는 제 2 코드 신호에 의해 지연 시간이 고정된다.(450 단계)
도 5는 본 발명의 제 2 실시예에 따른 지연 신호 발생 방법을 나타내는 플로우 차트이다.
도 5를 참조하면, 지연 시간이 조절되는 가변 지연 회로를 구비하는 지연 시간 조절 회로의 지연 시간 조절 방법(500)은 제 1 제어 신호에 응답하여 기준 신호와 가변 지연 회로의 출력 신호의 위상차를 비교하고 비교 결과에 따라 코드 제어 신호를 발생한다.(510 단계) 제 1 제어 신호는 자동 트리밍(auto trimming)을 수행하여 코드 제어 신호가 발생하도록 하는 명령어이다. 제 1 제어 신호는 지연 시간 조절 회로의 내부에서 인가될 수 있다. 기준 신호와 위상이 비교되는 신호는 가변 지연 회로의 출력 신호 이외에도 메모리 장치 내부의 임의의 다른 노드의 신호일 수 있다. 코드 제어 신호에 응답하여 m(m은 정수) 비트의 제 1 코드 신호를 발생한다.(520 단계) 그리고 제 1 코드 신호에 응답하여 가변 지연 회로의 지연 시간을 조절하고 가변 지연 회로의 지연 시간을 측정한다.(530 단계) 코드 제어 신호가 증가 또는 감소되면 제 1 코드 신호의 논리 코드도 변화한다.
논리 코드가 변화하는 제 1 코드 신호가 소정의 논리값으로 고정되는지를 판단한다.(540 단계) 제 1 코드 신호의 논리 코드가 소정의 논리값으로 고정되지 않는다면 제 1 코드 신호는 지연 시간 조절 회로가 구비하는 선택기를 통하여 가변지연 회로로 인가되어 가변 지연 시간의 지연 시간을 조절하고, 또한 계속해서 코드 제어 신호에 의해서 제 1 코드 신호의 논리코드가 변화된다.(550 단계)
기준 신호와 가변 지연 회로의 출력 신호의 위상이 동일하면 제 1 코드 신호의 논리 코드 값은 코드 제어 신호에 응답하여 동일 위상이 발생된 순간의 논리 코드 값을 기준으로 일정한 시간동안 증가와 감소를 반복한다. 일정한 시간이 지나고 자동 트리밍 동작이 정지되면 그 때의 논리 코드 값이 제 1 코드 신호로서 발생된다. 즉, 제 1 코드 신호의 논리 코드가 소정의 값으로 고정되면 제 2 제어 신호에 응답하여 제 1 코드 신호의 논리 코드에 따라 퓨즈부의 내부에 구비되는 퓨즈들이 절단되고 절단된 퓨즈들의 논리 값에 대응하는 제 2 코드 신호가 m 비트로 발생된다.(550 단계) 제 2 코드 신호가 발생되면 선택기는 제 2 코드 신호를 선택하여 지연 제어 신호로서 가변 지연 회로로 출력한다. 그러면 가변 지연 회로는 제 2 코드 신호에 의해 지연 시간이 고정된다.(560 단계)
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본발명에 따른 지연 시간 조절 회로 및 방법은 패키지가 완성된 반도체 메모리 장치에 있어서 추가 작업 없이 지연 시간을 조절할 수 있는 장점이 있다.

Claims (31)

  1. 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로에 있어서,
    제 1 제어 신호에 응답하여 m(m 은 자연수) 비트의 제 1 코드 신호를 발생하는 제어부 ;
    상기 제 1 코드 신호를 수신하고, 상기 가변 지연 회로의 지연 시간이 목표 지연 시간에 도달하면 제 2 제어 신호에 응답하여 내부에 구비되는 퓨즈들이 절단되고, 절단된 퓨즈들의 논리 값에 대응하는 m(m 은 자연수) 비트의 제 2 코드 신호를 발생하는 퓨즈부 ;
    제 3 제어 신호에 응답하여 절단되는 선택 퓨즈 ; 및
    상기 선택 퓨즈의 절단 여부에 응답하여 상기 제 1 코드 신호 또는 상기 제 2 코드 신호중 하나를 선택하여 선택된 것을 상기 가변 지연 회로의 지연 시간을 조절하는 지연 제어 신호로서 출력하는 선택기를 구비하고,
    상기 선택기는,
    상기 선택 퓨즈가 절단된 경우에만 상기 제 2 코드 신호를 선택하여 상기 지연 제어 신호로서 출력하는 것을 특징으로 하는 지연 시간 조절 회로.
  2. 제 1항에 있어서, 상기 제어부는,
    레지스터를 구비하는 것을 특징으로 하는 지연 시간 조절 회로.
  3. 제 2항에 있어서, 상기 레지스터는,
    상기 제 1 제어 신호를 수신하고, 상기 제 1 제어 신호의 논리 코드를 저장한 후 상기 제 1 코드 신호로서 발생하는 것을 특징으로 하는 지연 시간 조절 회로.
  4. 제 3항에 있어서, 상기 제 1 제어 신호는,
    상기 지연 시간 조절 회로의 외부로부터 그 논리 코드가 조절되는 m(m은 자연수) 비트 신호인 것을 특징으로 하는 지연 시간 조절 회로.
  5. 제 1항에 있어서, 상기 제 2 제어 신호 및 상기 제 3 제어 신호는,
    상기 지연 시간 조절 회로의 외부로부터 인가되는 신호인 것을 특징으로 하는 지연 시간 조절 회로.
  6. 제 1항에 있어서, 상기 제 2 제어 신호 및 상기 제 3 제어 신호는,
    동일한 신호인 것을 특징으로 하는 지연 시간 조절 회로.
  7. 제 1항에 있어서, 상기 퓨즈부의 퓨즈들은,
    전기 퓨즈들인 것을 특징으로 하는 지연 시간 조절 회로.
  8. 삭제
  9. 제 1항에 있어서, 상기 선택기는,
    멀티플렉서인 것을 특징으로 하는 지연 시간 조절 회로.
  10. 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로에 있어서,
    제 1 제어 신호에 응답하여 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차를 비교하고 코드 제어 신호를 발생하는 위상 검출기 ;
    상기 코드 제어 신호에 응답하여 m(m은 자연수) 비트의 제 1 코드 신호를 발생하는 제어부 ;
    상기 제 1 코드 신호를 수신하고, 상기 제 1 코드 신호가 소정의 값으로 고정되면 제 2 제어 신호에 응답하여 내부에 구비되는 퓨즈들이 절단되고, 절단된 퓨즈들의 논리 값에 대응하는 m(m은 자연수) 비트의 제 2 코드 신호를 발생하는 퓨즈부 ;
    제 3 제어 신호 신호에 응답하여 절단되는 선택 퓨즈 ; 및
    상기 선택 퓨즈의 절단 여부에 응답하여 상기 제 1 코드 신호 또는 상기 제 2 코드 신호중 하나를 선택하여 선택된 것을 상기 가변 지연 회로의 지연 시간을 조절하는 지연 제어 신호로서 출력하는 선택기를 구비하는 것을 특징으로 하는 지연 시간 조절 회로.
  11. 제 10항에 있어서, 상기 코드 제어 신호는,
    상기 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차에 따라 상기 제어부의 논리 코드를 제어하는 것을 특징으로 하는 지연 시간 조절 회로.
  12. 제 10항에 있어서, 상기 제어부는,
    레지스터를 구비하는 것을 특징으로 하는 지연 시간 조절 회로.
  13. 제 12항에 있어서, 상기 레지스터는,
    상기 코드 제어 신호에 응답하여, 소정의 논리 코드를 저장하고 상기 논리 코드를 상기 제 1 코드 신호로서 발생하는 것을 특징으로 하는 지연 시간 조절 회로.
  14. 제 10항에 있어서, 상기 제 1 제어 신호는,
    상기 위상 검출기를 구동시키는 명령어인 것을 특징으로 하는 지연 시간 조절 회로.
  15. 제 10항에 있어서, 상기 제 2 제어 신호 및 상기 제 3 제어 신호는,
    상기 지연 시간 조절 회로의 외부로부터 인가되는 것을 특징으로 하는 지연 시간 조절 회로.
  16. 제 10항에 있어서, 상기 제 2 제어 신호 및 상기 제 3 제어 신호는,
    상기 지연 시간 조절 회로의 내부로부터 발생되는 명령어인 것을 특징으로 하는 지연 시간 조절 회로
  17. 제 10항에 있어서, 상기 제 2 제어 신호 및 상기 제 3 제어 신호는,
    동일한 신호인 것을 특징으로 하는 지연 시간 조절 회로.
  18. 제 10항에 있어서, 상기 퓨즈부의 퓨즈들은,
    전기 퓨즈들인 것을 특징으로 하는 지연 시간 조절 회로.
  19. 제 10항에 있어서, 상기 선택기는,
    상기 선택 퓨즈가 절단된 경우에만 상기 제 2 코드 신호를 선택하여 상기 지연 제어 신호로서 출력하는 것을 특징으로 하는 지연 시간 조절 회로.
  20. 제 10 항에 있어서, 상기 선택기는,
    멀티플렉서인 것을 특징으로 하는 지연 시간 조절 회로.
  21. 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로의 지연 시간 조절 방법에 있어서,
    (a) 제 1 제어 신호에 응답하여 m(m은 자연수) 비트의 제 1 코드 신호를 발생하는 단계 ;
    (b) 상기 제 1 코드 신호에 응답하여 상기 가변 지연 회로의 지연 시간을 조절하고 상기 가변 지연 회로의 지연 시간을 측정하는 단계 ;
    (c) 상기 측정된 지연 시간이 목표 지연 시간에 도달하면 제 2 제어 신호에응답하여 소정의 퓨즈부의 퓨즈들을 절단하여 절단된 퓨즈들의 논리 값에 대응하는 m(m은 자연수) 비트의 제 2 코드 신호를 발생하는 단계 ; 및
    (d) 상기 제 2 코드 신호를 지연 제어 신호로서 출력하여 상기 가변 지연 회로의 지연 시간을 고정하는 단계를 구비하는 것을 특징으로 하는 지연 시간 조절 방법.
  22. 제 21항에 있어서, 상기 (a)단계는,
    상기 제 1 제어 신호를 수신하고, 상기 제 1 제어 신호의 논리 코드를 상기 제 1 코드 신호로서 발생하는 것을 특징으로 하는 지연 시간 조절 방법.
  23. 제 21항에 있어서, 상기 제 1 제어 신호는,
    상기 지연 시간 조절 회로의 외부로부터 그 논리 코드가 조절되는 m(m은 자연수) 비트 신호인 것을 특징으로 하는 지연 시간 조절 방법.
  24. 제 21항에 있어서, 상기 제 2 제어 신호는,
    상기 지연 시간 조절 회로의 외부로부터 인가되는 신호인 것을 특징으로 하는 지연 시간 조절 방법.
  25. 제 21항에 있어서, 상기 퓨즈부의 퓨즈들은,
    전기 퓨즈들인 것을 특징으로 하는 지연 시간 조절 회로.
  26. 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절 회로의 지연 시간 조절 방법에 있어서,
    (a) 제 1 제어 신호에 응답하여 m(m은 자연수) 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차를 비교하고 비교 결과에 따라 코드 제어 신호를 발생하는 단계 ;
    (b) 상기 코드 제어 신호에 응답하여 m(m은 자연수) 비트의 제 1 코드 신호를 발생하는 단계 ;
    (c) 상기 제 1 코드 신호에 응답하여 상기 가변 지연 회로의 지연 시간을 조절하고 상기 가변 지연 회로의 지연 시간을 측정하는 단계 ;
    (d) 상기 제 1 코드 신호가 소정의 값으로 고정되면 제 2 제어 신호에 응답하여 소정의 퓨즈부의 퓨즈들을 절단하여 절단된 퓨즈들의 논리 값에 대응하는 m(m은 자연수) 비트의 제 2 코드 신호를 발생하는 단계 ; 및
    (e) 상기 제 2 코드 신호를 지연 제어 신호로서 출력하여 상기 가변 지연 회로의 지연 시간을 고정하는 단계를 구비하는 것을 특징으로 하는 지연 시간 조절 방법.
  27. 제 26항에 있어서, 상기 코드 제어 신호는,
    상기 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차에 응답하여 상기 제 1 코드 신호의 논리 코드를 제어하는 것을 특징으로 하는 지연 시간 조절 방법.
  28. 제 26항에 있어서, 상기 제 1 제어 신호는,
    상기 기준 신호와 상기 가변 지연 회로의 출력 신호의 위상차의 비교를 명령하는 명령어인 것을 특징으로 하는 지연 시간 조절 방법.
  29. 제 26항에 있어서, 상기 제 2 제어 신호는,
    상기 지연 시간 조절 회로의 외부로부터 인가되는 신호인 것을 특징으로 하는 지연 시간 조절 방법.
  30. 제 26항에 있어서, 상기 제 2 제어 신호는,
    상기 지연 시간 조절 회로의 내부로부터 발생되는 명령어인 것을 특징으로 하는 지연 시간 조절 방법.
  31. 제 26항에 있어서, 상기 퓨즈부의 퓨즈들은,
    전기 퓨즈들인 것을 특징으로 하는 지연 시간 조절 회로.
KR10-2001-0042602A 2001-07-14 2001-07-14 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법 KR100413764B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0042602A KR100413764B1 (ko) 2001-07-14 2001-07-14 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법
US10/191,413 US6590434B2 (en) 2001-07-14 2002-07-10 Delay time controlling circuit and method for controlling delay time
JP2002204579A JP3801959B2 (ja) 2001-07-14 2002-07-12 遅延時間が調節される可変遅延回路の遅延時間を調節する遅延時間調節回路及び方法
TW091115549A TW567488B (en) 2001-07-14 2002-07-12 Delay time controlling circuit and method for controlling delay time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042602A KR100413764B1 (ko) 2001-07-14 2001-07-14 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20030006720A KR20030006720A (ko) 2003-01-23
KR100413764B1 true KR100413764B1 (ko) 2003-12-31

Family

ID=19712183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042602A KR100413764B1 (ko) 2001-07-14 2001-07-14 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법

Country Status (4)

Country Link
US (1) US6590434B2 (ko)
JP (1) JP3801959B2 (ko)
KR (1) KR100413764B1 (ko)
TW (1) TW567488B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050351A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절회로 및 지연 시간 조절 회로를 구비하는 지연 동기 루프
US6980041B2 (en) * 2002-10-04 2005-12-27 Hewlett-Packard Development Company, L.P. Non-iterative introduction of phase delay into signal without feedback
US6927612B2 (en) * 2003-10-10 2005-08-09 Atmel Corporation Current starved DAC-controlled delay locked loop
JP2005184196A (ja) * 2003-12-17 2005-07-07 Seiko Epson Corp 遅延調整回路、集積回路装置、及び遅延調整方法
JP4558347B2 (ja) * 2004-02-27 2010-10-06 凸版印刷株式会社 Ｄｌｌ回路
US7161402B1 (en) * 2005-05-13 2007-01-09 Sun Microsystems, Inc. Programmable delay locked loop
US7562272B2 (en) * 2005-10-06 2009-07-14 International Business Machines Corporation Apparatus and method for using eFuses to store PLL configuration data
WO2007052091A1 (en) * 2005-11-02 2007-05-10 Freescale Semiconductor, Inc. Method and system for clock skew reduction in clock trees
JP2007243912A (ja) * 2006-02-07 2007-09-20 Renesas Technology Corp 半導体集積回路
US7782109B2 (en) * 2007-06-15 2010-08-24 Mediatek Inc. Delay circuit and related method
US20080309391A1 (en) * 2007-06-15 2008-12-18 Chang-Po Ma Delay circuit and related method thereof
US7863931B1 (en) * 2007-11-14 2011-01-04 Lattice Semiconductor Corporation Flexible delay cell architecture
KR100924346B1 (ko) 2007-12-28 2009-11-02 주식회사 하이닉스반도체 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치
US7787314B2 (en) * 2008-09-11 2010-08-31 Altera Corporation Dynamic real-time delay characterization and configuration
US8232823B1 (en) * 2009-06-05 2012-07-31 Altera Corporation Frequency control clock tuning circuitry
CN103873042B (zh) * 2012-12-17 2017-02-08 快捷半导体(苏州)有限公司 一种延时方法、电路和集成电路
US8686777B1 (en) * 2013-01-03 2014-04-01 Texas Instruments Incorporated Methods and circuits for enabling slew rate programmability and compensation of input/output circuits
CN108346647B (zh) * 2017-01-23 2020-02-07 华润矽威科技（上海）有限公司 一种用于优化激光修调的测试结构及激光修调方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130448A (ja) * 1994-10-31 1996-05-21 Sanyo Electric Co Ltd 可変遅延回路
KR19980066160A (ko) * 1997-01-20 1998-10-15 김광호 반도체 메모리 장치의 신호 지연 회로
KR100213198B1 (ko) * 1996-04-24 1999-08-02 김광호 지연조정이 용이한 반도체 메모리 장치
KR20010036267A (ko) * 1999-10-07 2001-05-07 윤종용 최종상태 변환기(ｆｓｍ) 내 퓨즈 트리밍에 의하여 외부클럭신호와 내부클럭신호와의 위상차를 유지시키는 지연동기회로
KR20010063038A (ko) * 1999-12-21 2001-07-09 박종섭 반도체장치의 지연회로
KR20010066212A (ko) * 1999-12-31 2001-07-11 윤종용 퓨즈 프로그램 회로 및 프로그래밍 방법과 퓨즈 프로그램회로를 구비하는 지연회로 및 이를 이용하는 지연 제어방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428311A (en) * 1993-06-30 1995-06-27 Sgs-Thomson Microelectronics, Inc. Fuse circuitry to control the propagation delay of an IC
US6310506B1 (en) * 1996-10-29 2001-10-30 Texas Instruments Incorporated Programmable setup/hold time delay network
KR100301048B1 (ko) * 1998-10-19 2001-09-06 윤종용 지연단의수가가변하는지연동기루프및이를구동하는방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130448A (ja) * 1994-10-31 1996-05-21 Sanyo Electric Co Ltd 可変遅延回路
KR100213198B1 (ko) * 1996-04-24 1999-08-02 김광호 지연조정이 용이한 반도체 메모리 장치
KR19980066160A (ko) * 1997-01-20 1998-10-15 김광호 반도체 메모리 장치의 신호 지연 회로
KR20010036267A (ko) * 1999-10-07 2001-05-07 윤종용 최종상태 변환기(ｆｓｍ) 내 퓨즈 트리밍에 의하여 외부클럭신호와 내부클럭신호와의 위상차를 유지시키는 지연동기회로
KR20010063038A (ko) * 1999-12-21 2001-07-09 박종섭 반도체장치의 지연회로
KR20010066212A (ko) * 1999-12-31 2001-07-11 윤종용 퓨즈 프로그램 회로 및 프로그래밍 방법과 퓨즈 프로그램회로를 구비하는 지연회로 및 이를 이용하는 지연 제어방법

Also Published As

Publication number Publication date
TW567488B (en) 2003-12-21
JP2003069397A (ja) 2003-03-07
KR20030006720A (ko) 2003-01-23
US20030011417A1 (en) 2003-01-16
US6590434B2 (en) 2003-07-08
JP3801959B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100413764B1 (ko) 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법
US7549099B2 (en) Testing apparatus and testing method
US6078533A (en) Adjustable delay circuit for setting the speed grade of a semiconductor device
US6552587B2 (en) Synchronous semiconductor device for adjusting phase offset in a delay locked loop
US8067968B2 (en) Locking state detector and DLL circuit having the same
US8749281B2 (en) Phase detection circuit and synchronization circuit using the same
KR100868015B1 (ko) 지연 장치, 이를 이용한 지연 고정 루프 회로 및 반도체메모리 장치
US7298189B2 (en) Delay locked loop circuit
JP4489231B2 (ja) 遅延時間調整方法と遅延時間調整回路
WO2005027346A2 (en) Configuring and selecting a duty cycle for an output driver
US6351169B2 (en) Internal clock signal generating circuit permitting rapid phase lock
US8766686B2 (en) Semiconductor device and method for driving the same
US7977987B2 (en) System and method for signal adjustment
KR100475054B1 (ko) 비트 구성에 상관없이 데이터 출력시간이 일정한 동기식반도체 장치 및 데이터 출력시간 조절 방법
KR100301048B1 (ko) 지연단의수가가변하는지연동기루프및이를구동하는방법
KR20010035839A (ko) 지연동기루프 회로를 구비하는 반도체 메모리장치
KR20030050351A (ko) 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절회로 및 지연 시간 조절 회로를 구비하는 지연 동기 루프
US10483988B1 (en) Synchronization circuit and method relating to the synchronization circuit
KR100599445B1 (ko) 반도체 기억 소자에서의 펄스 폭 조절 회로 및 방법
KR200145797Y1 (ko) 위상고정루프회로의 안정된 위상잠금상태 검출장치
US7756659B2 (en) Delay stabilization for skew tolerance
KR100807116B1 (ko) 지연 고정 루프
CA2596269C (en) Process, voltage, temperature independent switched delay compensation scheme
KR20050064309A (ko) 고전압 발진기의 발진 주기 조절 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee