JP2004500673A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004500673A5 JP2004500673A5 JP2000566853A JP2000566853A JP2004500673A5 JP 2004500673 A5 JP2004500673 A5 JP 2004500673A5 JP 2000566853 A JP2000566853 A JP 2000566853A JP 2000566853 A JP2000566853 A JP 2000566853A JP 2004500673 A5 JP2004500673 A5 JP 2004500673A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- memory
- circuits
- data path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 description 235
- 239000004065 semiconductor Substances 0.000 description 18
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 description 16
- 230000003213 activating Effects 0.000 description 13
- 230000000875 corresponding Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000007906 compression Methods 0.000 description 8
- 230000000295 complement Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000001965 increased Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001808 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006011 modification reaction Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000002708 enhancing Effects 0.000 description 1
- 230000002093 peripheral Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001340 slower Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised Effects 0.000 description 1
Images
Description
【書類名】明細書
【発明の名称】ローカルデータドライバと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有する埋込み型DRAMアーキテクチャ
【特許請求の範囲】
【請求項1】第1方向で互いに隣接して配置された第1の対のデータ経路回路であって、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えている当該データ経路回路と、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルと
を有するメモリ装置。
【請求項2】前記データ経路回路の各々が、前記第1方向で前記メモリの2つのブロックと関連しかつこれらブロックに隣接して位置決めされ、これらブロックの双方が関連のデータ経路回路の同一側にある請求項1に記載のメモリ装置。
【請求項3】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連している請求項2に記載のメモリ装置。
【請求項4】前記データ経路回路の各々が、前記第1方向で前記メモリの4つのブロックと関連しかつこれらブロックに隣接して位置決めされ、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にある請求項1に記載のメモリ装置。
【請求項5】前記データ経路回路の各々が、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連している請求項4に記載のメモリ装置。
【請求項6】前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルと
をさらに有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されている請求項1に記載のメモリ装置。
【請求項7】センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから、前記隣接ブロックの1つと関連するデータ経路回路へ選択的に結合する選択回路であって、この関連するデータ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路をさらに有する請求項6に記載のメモリ装置。
【請求項8】各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、その各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有するこれら書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、その各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有するこれら読取りドライバ回路と
を有する請求項7に記載のメモリ装置。
【請求項9】メモリセルの各ブロックは当該ブロックの両側に配置された2つの行デコーダを有し、これら行デコーダがこのブロック内の一つ置きのワードラインをそれぞれ活動化する請求項7に記載のメモリ装置。
【請求項10】前記メモリのブロックの各々が少なくとも64kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項11】前記メモリのブロックの各々が少なくとも128kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項12】前記メモリのブロックの各々が少なくとも256kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項13】前記メモリのブロックの各々が少なくとも512kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項14】前記メモリのブロックの各々が少なくとも1024kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項15】半導体装置に存在する少なくとも1つのメモリモジュールを有するメモリ回路であって、各メモリモジュールが、
第1方向で互いに隣接して配置された第1の対のデータ経路回路であって、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えている当該データ経路回路と、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルと、
前記メモリモジュールのセンス増幅器回路に接続された列デコーダと
を有するメモリ回路。
【請求項16】前記データ経路回路の各々が、前記第1方向で前記メモリの2つのブロックと関連しかつこれらブロックに隣接して位置決めされ、これらブロックの双方が関連のデータ経路回路の同一側にある請求項15に記載のメモリ装置。
【請求項17】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連している請求項16に記載のメモリ装置。
【請求項18】前記データ経路回路の各々が、前記第1方向で前記メモリの4つのブロックと関連しかつこれらブロックに隣接して位置決めされ、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にある請求項15に記載のメモリ装置。
【請求項19】前記データ経路回路の各々が、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連している請求項18に記載のメモリ装置。
【請求項20】前記メモリモジュールがさらに、
前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルと
を有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されている
請求項15に記載のメモリ装置。
【請求項21】前記メモリモジュールがさらに、センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから、前記隣接ブロックの1つと関連するデータ経路回路へ選択的に結合する選択回路であって、この関連するデータ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路を有する請求項20に記載のメモリ装置。
【請求項22】各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、その各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有するこれら書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、その各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有するこれら読取りドライバ回路と
を有する請求項20に記載のメモリ装置。
【請求項23】メモリセルの各ブロックは当該ブロックの両側に配置された2つの行デコーダを有し、これら行デコーダがこのブロック内の一つ置きのワードラインをそれぞれ活動化する請求項20に記載のメモリ装置。
【請求項24】少なくとも2つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
【請求項25】少なくとも4つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
【請求項26】前記少なくとも4つのメモリモジュールが第1方向の2つの列に構成されている請求項25に記載のメモリ装置。
【請求項27】少なくとも8つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
【請求項28】前記少なくとも8つのメモリモジュールが第1方向の2つの列に構成されている請求項27に記載のメモリ装置。
【請求項29】プロセッサと、
列デコーダに接続されたセンス増幅器回路を有するメモリモジュールにより構成され、前記プロセッサに接続された半導体装置と
を具えるコンピュータシステムであって、前記メモリモジュールの各々が、
第1方向で互いに隣接して配置された第1の対のデータ経路回路であって、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えている当該データ経路回路と、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルと
を有するコンピュータシステム。
【請求項30】前記データ経路回路の各々が、前記第1方向で前記メモリの2つのブロックと関連しかつこれらブロックに隣接して位置決めされ、これらブロックの双方が関連のデータ経路回路の同一側にある請求項29に記載のコンピュータシステム。
【請求項31】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連している請求項30に記載のコンピュータシステム。
【請求項32】前記データ経路回路の各々が、前記第1方向で前記メモリの4つのブロックと関連しかつこれらブロックに隣接して位置決めされ、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にある請求項29に記載のコンピュータシステム。
【請求項33】前記データ経路回路の各々が、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連している請求項32に記載のコンピュータシステム。
【請求項34】前記メモリモジュールがさらに、
前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルと
を有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されている請求項29に記載のコンピュータシステム。
【請求項35】前記メモリモジュールがさらに、センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから、前記隣接ブロックの1つと関連するデータ経路回路へ選択的に結合する選択回路であって、この関連するデータ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路を有する請求項34に記載のコンピュータシステム。
【請求項36】各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、その各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有するこれら書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、その各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有するこれら読取りドライバ回路と
を有する請求項34に記載のコンピュータシステム。
【請求項37】メモリセルの各ブロックは当該ブロックの両側に配置された2つの行デコーダを有し、これら行デコーダがこのブロック内の一つ置きのワードラインをそれぞれ活動化する請求項34に記載のシステム。
【請求項38】少なくとも2つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項29に記載のコンピュータシステム。
【請求項39】少なくとも4つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項29に記載のコンピュータシステム。
【請求項40】前記少なくとも4つのメモリモジュールが第1方向の2つの列に構成されている請求項39に記載のコンピュータシステム。
【請求項41】少なくとも8つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項29に記載のコンピュータシステム。
【請求項42】前記少なくとも8つのメモリモジュールが第1方向の2つの列に構成されている請求項41に記載のコンピュータシステム。
【請求項43】メモリセルの少なくとも第1及び第2アレイと第1データ経路回路とを有するメモリ回路であって、前記アレイの各々が前記第1データ経路回路に接続された当該メモリ回路を動作する方法であって、
前記第1データ経路回路と関連しかつ前記第1データ経路回路に接続されたメモリセルの前記第1アレイにおける一行のメモリセルに接続された複数の第1ワードラインの1つを活動化するステップと、
活動化された前記第1ワードラインの1つを有する前記第1アレイにおける一列のメモリセルに接続された複数の第1デジットラインを活動化するステップと、
活動化された前記第1ワードライン及び第1デジットラインと関連しかつこれらに接続されたメモリセルと、前記第1データ経路回路との間でデータを転送するステップと、
前記第1データ経路回路と関連しかつこれに接続された前記第2アレイにおける一行のメモリセルに接続された複数の第2ワードラインの1つを活動化するステップと、
活動化された前記第2ワードラインの1つを有する前記第2アレイにおける一列のメモリセルに接続された複数の第2デジットラインを活動化するステップと、
前記第2アレイにおける活動化された前記第2ワードライン及び第2デジットラインと関連しかつこれらに接続されたメモリセルと前記第1データ経路回路との間でデータを転送するステップと
を有し、
前記第1及び第2アレイのメモリセルと前記第1データ経路回路との間のデータの前記転送が1回に前記第1及び第2アレイの1つのみによって選択的に実行されるようにするメモリ回路動作方法。
【請求項44】前記メモリ回路に第2データ経路回路を含め、前記第1及び第2アレイを前記第2データ経路回路に接続する前記メモリ回路動作方法が、
前記第2データ経路回路と関連しかつこれに接続された前記第1アレイのメモリセルの一行に接続された複数の第1ワードラインの1つを活動化するステップと、
活動化された前記第1ワードラインの1つを有する前記第1アレイの一列のメモリセルに接続された複数の第1デジットラインを活動化するステップと、
活動化された前記第1ワードライン及び第1デジットラインと関連しかつこれらに接続されたメモリセルと前記第2データ経路回路との間でデータを転送するステップと
をさらに有する請求項43に記載のメモリ回路動作方法。
【請求項45】前記メモリ回路に第2データ経路回路を含め、前記第1及び第2アレイを前記第2データ経路回路に接続する前記メモリ回路動作方法が、
前記第2データ経路回路と関連しかつこれに接続された前記第2アレイのメモリセルの一行に接続された複数の第2ワードラインの1つを活動化するステップと、
活動化された前記第2ワードラインの1つを有する前記第2アレイの一列のメモリセルに接続された複数の第2デジットラインを活動化するステップと、
活動化された前記第2ワードライン及び第2デジットラインと関連しかつこれらに接続されたメモリセルと前記第2データ経路回路との間でデータを転送するステップと
をさらに有する請求項43に記載のメモリ回路動作方法。
【請求項46】第1方向で互いに隣接して配置された第1の対のデータ経路回路を形成し、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えるようにするステップと、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルを形成するステップと、
メモリセルのこれらブロックに接続された列デコーダを形成するステップと
を有するメモリ回路の製造方法。
【請求項47】前記データ経路回路の各々を、前記第1方向で前記メモリの2つのブロックと関連させかつこれらブロックに隣接して位置決めし、これらブロックの双方が関連のデータ経路回路の同一側にあるようにする請求項46に記載のメモリ回路の製造方法。
【請求項48】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連するようにする請求項47に記載のメモリ回路の製造方法。
【請求項49】前記データ経路回路の各々を、前記第1方向で前記メモリの4つのブロックと関連させかつこれらブロックに隣接して位置決めし、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にあるようにする請求項46に記載のメモリ回路の製造方法。
【請求項50】前記データ経路回路の各々を、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連させる請求項49に記載のメモリ回路の製造方法。
【請求項51】前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路を形成するステップと、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルを形成するステップと
をさらに有し、メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されているようにする請求項46に記載のメモリ回路の製造方法。
【発明の詳細な説明】
【0001】
発明の背景
この発明は半導体メモリ装置に関し、さらに詳細には広帯域幅と、高速読取り及び書込みアクセスと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有するダイナミックランダムアクセスメモリ(DRAM)装置に関するものである。
【0002】
関連技術の説明
DRAMには個別メモリセルのアレイが含まれる。代表的には、各DRAMメモリセルは電荷を保持するコンデンサと、コンデンサ電荷にアクセスするアクセストランジスタとを有する。電荷はデータビットを表わし、高電圧または低電圧(例えば、それぞれ論理値「1」または論理値「0」を表す)のいずれかとなりうる。データは書込み動作中メモリに格納されまたは読取り動作中メモリから読取られる。
【0003】
現在のDRAMでのリフレッシュ、読取り及び書込み動作は代表的には、1つの行のすべてのセルに対して同時に行われる。データは、ワードラインと呼ばれる行をアクティブにする、即ち活動化することによりメモリから読取られ、ワードラインはその行に対応するすべてのメモリセルをアレイの列を特定するデジットまたはビットラインに結合する。特定のワードライン及びビットラインが活動化されると、センス増幅器は、活動化されたワードラインに接続されたメモリセルの内容に対応する活動化されたビットラインの電位差を測定することにより、アドレス指定されたセルのデータを検出しかつ増幅する。DRAMセンス増幅器の動作は例えば、いずれもマイクロンテクノロジィ社に譲渡された米国特許第5,627,785号、第5,280,205号及び第5,042,011号に記載されており、これらは参考のために導入したものである。
【0004】
埋込み型DRAMはDRAMと論理装置(例えば、プロセッサ)との双方を多数含む複合半導体回路に存在する。これにより論理装置とメモリセルとの間の伝搬距離を最小にした小型設計が可能となる。埋込み型DRAMは、システムレベル設計をより簡単にし、パッケージ数を少なくするとともにそのピン数を少なくし、部品点数を少なくし、消費電力を少なくするという利点も提供する。外部回路接続のこの減少によりDRAM及び全論理処理装置の効率またはその応用の効率が増大する。例えば、DRAMを動作させるのに必要な回路が少なくて足りるため、DRAMの帯域幅及び、入力及び出力ピン数を増大させることができる。論理及び制御信号、ならびに入出力データが移動する距離が短かくなるため速度も高められる。
【0005】
図1はプロセッサ52及び埋込み型DRAM54を有する半導体回路50の一例を示す。図1には1つのプロセッサ52が図示されているが、回路50はコプロセッサまたはその他の論理装置も使用できるようになっている。同様に、回路50は埋込み型DRAM54の代わりに同期型グラフィックランダムアクセスメモリ(SGRAM)も使用できるようになっている。SGRAMは特にビデオ分野に応用するために設計されているが、一般に、通常の埋込み型DRAM54と同様に動作する。
【0006】
図2は通常の埋込み型DRAM54のアーキテクチャの一部である。埋込み型DRAM54にはメモリセルのいくつかのアレイ60、データ経路回路56、センス増幅器回路64及び行デコーダ回路66a,66b,66c(一括して、行デコーダ回路66と称する)が含まれる。行デコーダ回路66は制御論理によって供給されるアドレスに基づいてアレイ60内のメモリの行を活動化するのに使用される。中間のデコーダ回路66bはこれに隣接する2つのアレイ60内の行を活動化するのに使用され、一方、2つの外側の行デコーダ66a及び66cはそれらが隣接する単一アレイ60内の行を活動化するのに使用される。同じく制御論理によってもたらされる列選択信号がアレイ60内のメモリの特定列を活動化するのに使用される。データ経路回路56及びアレイ60は多数のIO(入出力)ライン62によって(センス増幅器回路64を介して)互いに接続される。(図2には少数のIOラインのみを図示している。)従って、データはアレイ60とデータ経路回路56との間でIOライン62に沿って進む。
【0007】
通常のデータ経路回路56には一般に、読取り及び書込みドライバと、データ読取り及びデータ書込みラインとが含まれる。データ読取りラインによりデータ経路回路56がアレイ60からの読取りデータを論理装置(例えば、図1のプロセッサ)へ出力することが可能になる。データ書込みラインによりデータ経路回路56が論理装置からのデータを入力してデータをアレイ60に書込むことが可能になる。これらデータ読取り及びデータ書込みラインは通常、入/出力ピンまたはバッファに接続されているため、これらラインはしばしばI/O(入/出力)ラインと称され、センス増幅器回路64とアレイ60との間の経路をもたらすIOライン62と混同されない。
【0008】
通常の埋込み型DRAMが過去において充分に機能してきたが、現行技術の進展はより広帯域幅を有する高速メモリを必要としている。図2に示すアーキテクチュアは極めて長いIOライン62を用いており、これにより速度を遅くしている。その理由は、アレイ60の個々のメモリセルを、特にデータ経路回路56から最も離れて配置されたメモリセルをアクセスするのに長時間必要とされ、しかもすべてのIOライン62に対して一時に1つの行しかアドレスできない為である。さらに、DRAM54の帯域幅も多数の長いIOライン62を使用することにより制約されている。従って、現今の技術を取り込むには、埋込み型DRAMの帯域幅を広くする一方、これらの回路の速度も速める要求及び必要性がある。
【0009】
埋込み型DRAM回路に関するメモリ試験は代表的には、製造組立て中に製造業者によって、かつコンピュータまたはプロセッサ制御システムの下流の製造業者によって行われ、ならびに最終利用者が、回路が意図した通りに動作しているかどうかを判定するコンピュータの初期化中にも行われる。1つの通常のメモリ試験方法はアドレス圧縮を利用することである。簡単にいえば、アドレス圧縮はあるアドレスを「ドントケア(don’t care)」アドレス位置として取扱うことにより行われる。これらの位置は特定の入力または出力ピンに対応し、かつ特別の比較回路でもって互いに比較される。比較回路は各アドレス位置からのデータが同一であるかどうかを判定する。それらが同一でない場合、アドレス位置の少なくとも1つは不良である。
【0010】
アドレス圧縮はDRAM試験の速度を大幅に速める。残念なことには、通常の埋込み型DRAMではアドレス圧縮を完全には利用できない。その理由は、通常の埋込み型DRAMの図2のアーキテクチャは一組のIOライン62当たり一度に2行以上のメモリセルを活動化できない為である。従って、埋込み型DRAM回路の試験を強化する必要がある。
【0011】
埋込み型DRAM回路は通常、所望の応用またはプロセスに対して改造が加えられるため、メモリ回路のアーキテクチャの主要な再構成を行うことなくある応用に対して所望量のデータ読取り及びデータ書込みライン(出力及び入力バッファ及びピンに対応するI/Oライン)を容易に追加する必要がある(このように所望通りに追加する多数のI/Oラインはプログラマブルデータ読取り及びデータ書込みライン又はプログラマブルI/Oラインと称されている)。
【0012】
発明の簡単な概要
この発明は従来技術の上記欠点を広い範囲で軽減する。この発明は特有の埋込み型DRAMアーキテクチャを使用して帯域幅を広くし、読取り及び書込みアクセスを高速にし、データ読取り及びデータ書込みラインをプログラミングしうるようにする。
【0013】
この発明はアドレス圧縮を有する埋込み型DRAM回路を試験する機構をも提供する。
【0014】
この発明のDRAMアーキテクチャは、初めにメモリセルを所定数のアレイに構成することによりこれらの特徴及び利点及びその他を実現する。各アレイはそれ自体の行デコーダ及びセンス増幅器を有する。ローカルドライバや、データ読取り及びデータ書込みラインを含むデータ経路回路は第1方向でアレイの各々と関連する。アレイとデータ経路回路との間のそれぞれの接続には従来技術で使用したIOラインよりかなり短かいIOラインを使用する。データ経路回路及びメモリアレイのこの特有の構成を基礎単位として使用すると、第1方向に対し直角な第2方向で半導体装置の上に追加のデータ経路及びメモリアレイを単に載置することにより、容量を増大させたDRAMアーキテクチャを構成することができる。これによりDRAM回路を所望の応用またはプロセスに対して容易に改造しうるようになる(即ち、この発明はデータ読取り及びデータ書込みラインをプログラミングしうる)。さらに、より多くのデータ経路回路、従って、アクティブなより多くのデータ読取り及びデータ書込みラインを半導体装置上に導入することにより帯域幅を容易に広げることができる。さらに、メモリセルとデータ経路回路内に含まれた論理回路との間のIOラインを短くしたため、より高速な読取り及び書込みが可能になる。
【0015】
このアーキテクチャは、メモリセルのいくつかのアレイからのアドレス位置を1つの試験アドレスに対して平行にアクセスしうるため、アドレス圧縮を有するDRAM回路の試験機構も提供する。
【0016】
好ましい実施の形態の詳細な説明
この発明の前述した及びその他の目的及び利点は添付図面を参照して以下に説明したこの発明の好ましい実施の形態の詳細な説明からより一層明らかになるであろう。
図3は、本発明の第1の実施の形態により構成されたDRAMアーキテクチャ100の一部を示す。このアーキテクチャ100には、メモリセルのいくつかのアレイ120、データ経路回路110、センス増幅器回路130及び行デコーダ回路140が含まれる。各アレイ120は、2つの行デコーダ回路140及び2つのセンス増幅器回路130を有する。ローカルドライバとデータ読取り及び書込みラインとを含むデータ経路回路110はX方向でアレイ120の各々と関連する。アレイ120とデータ経路回路110との間のそれぞれの接続には、従来技術のアーキテクチャで使用されるIOラインよりかなり短かいIOラインl04が使用される。データ経路回路110と、X方向におけるメモリアレイ120と、それらに関連した行デコーダ140、センス増幅器回路130及びIOライン104との特有の構成を基礎単位として使用すれば、追加のデータ経路回路110及びメモリアレイ120をY方向で半導体装置の上に単に載置することにより、容量を増大させたDRAMアーキテクチャを構成しうる。さらに、図3に示すように、データ経路回路110及びメモリアレイ120の構成をX方向に複製してDRAMアーキテクチャ100のメモリ容量及び帯域幅を増大させることもできる。このように、DRAM回路が所望の応用またはプロセスに対して改造が容易に加えられるようになる(即ち、この発明はプログラマブルデータ読取り及びデータ書込みラインを有する)。帯域幅はより多くのデータ経路回路110、及び従ってより多くのデータ読取り及びデータ書込みラインを半導体装置に組み込むことによって増大する。さらに、アレイ120のメモリセルとデータ経路回路110内に含まれた論理回路との間のIOライン104が短くなるためにより高速な読取り及び書込みが達成される。
【0017】
メモリアレイ120には行及び列に配置されたメモリセルが含まれる。各行にはワードラインがあり、かつ各列にはデジットライン及び補数デジットライン(デジットラインペアとしても知られる)がある。当業者にとって周知であるように、かつ図4及び5を参照して詳細に説明するように、行デコーダ140が行アドレスに応答してワードラインを活動化する。活動化されたワードラインは、このワードライン接続されたメモリセルのアクセストランジスタを活動化し、メモリセルのmビットのコンデンサに蓄えられた電荷をデジットライン上に放電させてセンス増幅器へ移動させる。列デコーダ102は列アドレスに応答して列選択信号を送信し、これによりセンス増幅器回路130をIOライン104へ結合することにより、1つ又は複数の特定列を選択する。読取り動作の場合、アレイ120のアクセスされたメモリセルに蓄えられたデータがセンス増幅器回路130からのIOライン104上でデータ経路回路110へ出力されることになる。各IOライン104が実際には、一対のIOラインであって、この一対の各ラインがデータの1ビット及びその補数のビットに対応することに留意されたい(本明細書において以降、この一対のIOラインをIOペアと称する)。書込み動作の場合、データはデータ経路回路110からのIOライン上で入力され、センス増幅器回路130を通って進み、かつアレイ120のアクセスされたメモリセルに蓄えられる。アレイ120のサイズをそれぞれ64kとして、X方向での2つのアレイが128k(即ち、一般に、mビットと呼ばれる131,072個の個別メモリセル)のモジュールを形成するようにするのが好ましいが、例えば、64k、256k、512k、または1024kをモジュールまたはアレイに使用することができる。さらに、各アレイは冗長行及び列をも含むことができ、従ってその最小動作容量より多くのセルを有することができる。
【0018】
センス増幅器回路130はメモリアレイ120のデジットラインペアに接続される。図3は、センス増幅器回路130がDRAMアーキテクチャ100内に配置されていることを表わすためにこれらセンス増幅器回路をブロックとして示している。各センス増幅器回路130は各デジットラインペアに対し1つとした十分な量の個別のセンス増幅器を有し、メモリアレイ120内のメモリセルのデータ内容を適切に読取りかつ増幅するようになっていることに留意されたい。以下に説明するように、(個別のセンス増幅器は書込み動作中にデータを増幅する必要がないため)センス増幅器回路130にはメモリアレイ120内に書込むべきデータに対して適切とした入力ドライバ回路も含まれる。
【0019】
図4は、個別のデータ経路回路110a及び110bの内容と、個別のセンス増幅器回路130a、130b及び130c、列デコーダ回路140a、140b、140c及び140d、メモリアレイ120a及び120b、及びデータ経路回路110a及び110b間の様々な接続とを示す。個別のデータ経路回路110a及び110bは同様の回路(ひとまとめに、データ経路回路110と称する)であるが、ここでの検討の目的のために個別の参照番号が付けられていることに留意されたい。又、個別のセンス増幅器回路130a、130b及び130cは同様の回路(ひとまとめに、センス増幅器回路130と称する)であるが、ここでの検討の目的のために個別の参照番号が付けられていることに留意されたい。個別の列デコーダ回路140a、140b、140c及び140dは同様の回路(ひとまとめに、行デコーダ回路140と称する)であるが、ここでの検討の目的のために個別の参照番号が付けられていることに留意されたい。同様に、メモリアレイ120a及び120b(ひとまとめに、メモリアレイ120と称する)は同様の回路である。
【0020】
第1データ経路回路110aにはデータ書込み回路150a、データ読取り回路160a及びセクション選択回路180aが含まれる。データ読取り回路160aには、対応するデータ読取りラインを各々有する多数の通常の読取りドライバ回路166aと、多数の通常の読取りパイプラインレジスタ164aと、多数の通常の読取りラッチ162aとが含まれる。データ読取り回路160aには、読取りラッチ162a及び読取りラッチ信号READ LATCHのラインに接続された多数の読取りIOトランジスタ170a(便宜上1個のみのトランジスタl70aを示す)も含まれる。読取りIOトランジスタ170aはセクション選択回路180aの出力端にも接続されている。データ読取りラインは論理装置(例えば、図1のプロセッサ)の出力バッファを通して出力ピンに接続される。読取りドライバ回路166a、パイプラインレジスタ164a及びラッチ162aの個数は変えることができ、所望の応用分野に依存する。データ読取り回路162aには、4個の読取りドライバ回路166a、4個の読取りパイプラインレジスタ164a及び4個の読取りラッチ162a、従って、4本のデータ読取りラインがあることが好ましい。
【0021】
データ書込み回路150aには、対応するデータ書込みラインを各々有する多数の通常の書込みドライバ回路156a、多数の通常の書込みラッチ154a及び多数の通常の書込みバッファ152aが含まれている。書込みドライバ回路156aは書込みイネーブル信号ENABLE WRITEのラインに接続されている。書込みドライバ回路156aの出力端はセクション選択回路180aに接続されている。書込みラッチ154aはデータ・イン・ラッチ信号DIN LATCHのラインに接続されている。書込みバッファ152aはデータ・イン・トラップ信号DIN TRAPのラインに接続されている。データ書込みラインは論理装置(例えば、図1のプロセッサ52)の入力バッファを通して入力ピンに接続されている。書込みドライバ回路156a、ラッチ154a及びバッファ152aの個数は変えることができ、使用する応用分野に依存する。データ書込み回路150aには、4個の書込みドライバ回路156a、4個の書込みラッチ154a及び4個の書込みバッファ152a、従って、4本のデータ書込みラインがあることが好ましい。
【0022】
セクション選択回路180aは第1センス増幅器回路130aからの多数のIOライン104a及び第2センス増幅器回路130bからの多数のIOライン104bに接続されている。上述のように、各IOライン104は実際には、データ及びその補数のビットに対応するIOペアである。従って、IOペアの個数はデータ読取り及びデータ書込みラインの本数と一致する。セクション選択回路180aはセクション選択信号SECTION SELECTのラインにも接続されている。セクション選択信号SECTION SELECTのラインは制御論理回路に接続され、第1センス増幅器回路130aまたは第2センス増幅器回路130bのいずれかを第1データ経路回路110aに接続するため使用される。
【0023】
第2データ経路回路110bにはデータ書込み回路150b、データ読取り回路160b及びセクション選択回路180bが含まれる。データ読取り回路160bには、対応するデータ読取りラインを各々有する多数の通常の読取りドライバ回路166b、多数の通常の読取りパイプラインレジスタ164b及び多数の通常の読取りラッチ162bが含まれる。データ読取り回路160bには、読取りラッチ162b及び読取りラッチ信号READ LATCHのラインに接続された多数の読取りIOトランジスタ170b(便宜上1個のトランジスタl70bのみを示す)も含まれる。読取りIOトランジスタ170bはセクション選択回路180bの出力端にも接続されている。データ読取りラインは論理装置(例えば、図1のプロセッサ)の出力バッファを通して出力ピンに接続されている。読取りドライバ回路166b、パイプラインレジスタ164b及びラッチ162bの個数は変えることができ、使用する応用分野に依存する。データ読取り回路160bには、4個の読取りドライバ回路166b、4個読取りパイプラインレジスタ164b及び4個の読取りラッチ162b、従って、4本のデータ読取りラインがあることが好ましい。
【0024】
データ書込み回路150bには、対応するデータ書込みラインを各々有する多数の通常の書込みドライバ回路156b、多数の通常の書込みラッチ154b及び多数の通常の書込みバッファ152bが含まれる。書込みドライバ回路156bは、書込みイネーブル信号ENABLE WRITEのラインに接続されている。書込みドライバ回路156bの出力端はセクション選択回路180bに接続されている。書込みラッチ154bはデータ・イン・ラッチ信号DIN LATCHのラインに接続されている。書込みバッファ152bはデータ・イン・トラップ信号DIN TRAPのラインに接続されている。データ書込みラインは論理装置(例えば、図1のプロセッサ52)の入力バッファを通して入力ピンに接続されている。書込みドライバ回路156b、ラッチ154b及びバッファ152bの個数は変えることができ、使用する応用分野に依存する。データ書込み回路150aには、4個の書込みドライバ回路156b、4個の書込みラッチ154b及び4個の書込みバッファ152b、従って、4本のデータ書込みラインが存在することが好ましい。
【0025】
セクション選択回路180bは第1センス増幅器回路130cからの多数のIOライン104c及び第2センス増幅器回路130bからの多数のIOライン104bに接続されている。上述のように、各IOライン104は実際には、データ及びその補数のビットに対応するIOペアである。従って、IOペアの個数はデータ読取り及びデータ書込みラインの本数と一致する。セクション選択回路180bはセクション選択信号SECTION SELECTのラインにも接続されている。セクション選択信号SECTION SELECTのラインは、制御論理回路に接続され、第3センス増幅器回路130cまたは第2センス増幅器回路130bのいずれかを第2データ経路回路110bに接続するために使用される。
【0026】
第1メモリアレイ120aは第1センス増幅器回路130aを通して第1データ経路回路110aに接続され、かつ第2センス増幅器回路130bを通して第2データ経路回路110bに接続されている。第1メモリアレイ120aは2つの行デコーダ140a及び140bにも接続されている。2つの行デコーダ140a及び140bはいかなる構成にすることもできるが、第1行デコーダ140aは偶数行デコーダ(即ち、偶数行アドレスを復号するデコーダ)であり、第2行デコーダ140bは奇数行デコーダ(即ち、奇数行アドレスを復号するデコーダ)である。第2メモリアレイ120bは第2センス増幅器回路130bを通して第1データ経路回路110aに接続され、かつ第3センス増幅器回路130cを通して第2データ経路回路110bに接続されている。第2メモリアレイ120bは2つの行デコーダ140c及び140dにも接続されている。2つの行デコーダ140c及び140dはいかなる構成にすることもできるが、第3行デコーダ140cは偶数行デコーダ(即ち、偶数行アドレスを復号するデコーダ)であり、第4行デコーダ140dは奇数行デコーダ(即ち、奇数行アドレスを復号するデコーダ)である。列デコーダ102はセンス増幅器回路130に多数の列選択信号を与える。第1及び第2メモリアレイ120a及び120bは第2センス増幅器回路130bを共用するため、一時にアレイ120a及び120bのうちの一方のみをアクセスしうる。従って、この発明はセクション選択信号SECTION SELECTを使用して、共用されたセンス増幅器回路130bが一時に1つのみのメモリアレイ120aまたは120bによってアクセスされるようにする。この発明の第1の実施の形態により構成されたDRAMアーキテクチャ100の動作は次の通りである。
【0027】
説明のためのみに、データ書込み回路150a、150bには、4個の書込みドライバ回路156a、156b、4個の書込みラッチ154a、154b及び4個の書込みバッファ152a、152b、従って4本のデータ書込みラインが存在するものとする。データ読取り回路160a、160bには、4個の読取りドライバ回路166a、166b、4個の読取りパイプレジスタ164a、164b及び4個の読取りラッチ162a、162b、従って4本のデータ読取りラインが存在するものとする。第1センス増幅器回路130aは第1セクション選択回路180aに接続された4つのIOペアを有する。第2センス増幅器回路130bは第1セクション選択回路180aに接続された4つのIOペアと、第2セクション選択回路180bに接続された同一の4つのIOペアとを有する。第3センス増幅器回路130cは第2セクション選択回路180bに接続された4つのIOペアを有する。一時に1つのみのメモリアレイ120aまたは120bがアクセスされるが、データ経路回路110a及び110bの双方が、アクセスされたメモリアレイ120aまたは120bにより使用される。即ち、利用可能なデータ経路回路110のすべてが入力または出力データのいずれかに使用されることになるが、メモリアレイ120は一つ置きにアクセスされる。例えば、読取り動作中、4データビットが1つのデータ経路回路110aへ進み、4データビットが他の1つのデータ経路回路110bへ進むことにより、8データビットが、アクセスされたメモリアレイ120aから読出される。同様に、例えば、書込み動作中、4データビットを1つのデータ経路回路110aから受け、4データビットが他の1つのデータ経路回路110bから受けることにより、8データビットが、アクセスされたメモリアレイ120aに書込まれる。
【0028】
読取り動作中、第1または第2行デコーダ140a、140bのいずれかが制御論理回路によってもたらされた行アドレスに応答して第1メモリアレイ120aのワードラインを活動化する(図4に示すように、第1行デコーダ140aが偶数行アドレスを活動化し、第2行デコーダが奇数行アドレスを活動化する)。このとき、第2メモリアレイ120bはアクセスされていない。活動化されたワードラインは、このワードラインに接続された第1メモリアレイ120aのメモリセルに対するアクセストランジスタを活動化し、mビットコンデンサに蓄積された電荷をデジットラインに放電させて第1及び第2センス増幅器回路130a及び130bへ供給する。4ビット(及びこれらの補数)を第1センス増幅器回路130aへ供給し、かつ4ビット(及びこれらの補数)を第2センス増幅器回路130bへ供給する。8ビットのうちのいずれを第1センス増幅器回路130aへ供給し、他のいずれを第2センス増幅器回路130bへ供給するかを決定するのは、応用分野によるものであり、いかなる所望の方法でも実行しうる。例えば、1つの方法は高位4ビットを第1センス増幅器回路130aへ供給し、下位4ビットを第2センス増幅器回路130bへ供給する方法である。
【0029】
列デコーダ102は列アドレスに応答して2つの列選択信号をセンス増幅器回路130a、130bへ供給することにより特定列を選択する。セクション選択信号SECTION SELECTは、第1センス増幅器回路130aからの4つのIOペアの信号が第1データ経路回路110aへ供給され、かつ第2センス増幅器回路130bからの4つのIOペアの信号が第2データ経路回路110bへ供給されるように設定される。制御論理回路は読取りラッチ信号READ LATCHを用いて読取りIOトランジスタ170a及び170bを動作させ、IOペアの信号が読取りラッチ162a及び162bに入力されるようにする。ラッチデータは読取りパイプラインレジスタ164a及び164bを通して読取りドライバ回路166a及び166bへ送られる。読取りドライバ回路166a及び166bはデータをデータ読取りラインに出力する。当業者にとって知られているように、データが読取りパイプラインレジスタ164a及び164bに一旦入力されると、これらパイプラインレジスタ164a及び164bに含まれたデータを損なうことなく、新たなデータをメモリアレイ120a及び120bから読取ることができる。好ましい実施の形態では、次の読取り動作処理により第2メモリアレイ120bをアクセスするが、所望に応じ第1メモリアレイ120aをアクセスすることができることに留意されなければならない。即ち、メモリアレイ120a及び120bを交互にアクセスする、即ち第1メモリアレイ120aに続いて第2メモリアレイ120bをアクセスすることができ、または同一アレイ120aまたは120bを連続してアクセスすることができる。
【0030】
書込み動作処理中、データ・イン・トラップ信号DIN TRAPが有効化されると、各データ書込みラインからのデータビットがデータ経路回路110a及び110bのデータ書込みバッファ152a及び152bに書込まれる。その後、データビットが書込みラッチ154a及び154bによってラッチされ、かつ書込みドライバ回路156a及び156bへ送られる。このとき、データビット(及びそれらの補数)が書込みドライバ回路156a及び156bによってIOライン104a及び104b上でセクション選択回路180a及び180bへ向けて送出される。
【0031】
第1データ経路回路110aからの4つのIOペアの信号が第1及び第2センス増幅器回路130a及び130bのいずれかへ送出され、かつ第2データ経路回路110bからの4つのIOペアの信号が第2及び第3センス増幅器回路130b及び130cのいずれかへ送出されるように、セクション選択信号SECTION SELECTが設定される。上述のように、データを第1メモリアレイ120aに書込む必要がある場合には、セクション選択信号SECTION SELECTは第1データ経路回路110aからの4つのIOペアの信号が第1センス増幅器回路130aへ送出され、かつ第2データ経路回路110bからの4つのIOペアの信号が第2センス増幅器回路130bへ送出されるようにする。これとは相違して、データを第2メモリアレイ120bに書込む必要がある場合には、セクション選択信号SECTION SELECTは第1データ経路回路110aからの4つのIOペアの信号が第2センス増幅器回路130bへ送出され、かつ第2データ経路回路110bからの4つのIOペアの信号が第3センス増幅器回路130cへ送出されるようにする。列選択信号及び行デコーダ140がメモリアレイ120aまたは120b内の適切な場所を活動化し、このようにデータビットがセンス増幅器回路から適切なメモリアレイ120a、120bに書込まれるようになる。
【0032】
図5は、センス増幅器回路130の内容及びセンス増幅器回路130内の素子間の各種接続を示す。センス増幅器回路130には、2つの等化回路132a、132bと、2つの分離ゲート回路134a、134bと、センス増幅器136と、列選択ゲート回路138とが含まれる。
【0033】
第1等価器回路132aは、デジットラインペアDIGa0及びDIGa0_を通して第1メモリアレイ120aに接続されている。第1等価器回路132aは、データをセンス増幅器回路130の中へ入れる際、またはそこから出す際に、デジットラインペアDIGa0及びDIGa0_を適正電圧レベルに確保するために使用される。第1分離ゲート回路134aは、データが第2メモリアレイ120bとセンス増幅器136との間で移動する必要がある際に、センス増幅器136からデジットラインペアDIGa0及びDIGa0_を分離するために使用される。
【0034】
第2等価器回路132bは、デジットラインペアDIGb0及びDIGb0_を通して第2メモリアレイ120bに接続されている。第2等価器回路132bは、データをセンス増幅器回路130の中へ入れる際に、またはそこから出す際に、デジットラインペアDIGb0及びDIGb0_を適正電圧レベルに確保するために使用される。第2分離ゲート回路134bはデータが第1メモリアレイ120aとセンス増幅器136との間で移動する必要がある際に、センス増幅器136からデジットラインペアDIGb0及びDIGb0_を分離するために使用される。
【0035】
センス増幅器136は2つの分離ゲート回路134a及び134bに及び列選択ゲート回路138に接続されている。読取り動作の場合、列選択信号により、列選択ゲート回路138が適切なデジットラインペアDIGa0及びDIGa0_またはDIGb0及びDIGb0_からの信号をIOペアIO0,IO0_に放出させるようにする。書込み動作の場合、列選択信号により、列選択ゲート回路138がIOペアIO0、IO0_からの信号を適切なデジットラインペアDIGa0及びDIGa0_またはDIGb0及びDIGb0_に放出させるようにする。
【0036】
データ経路回路110、メモリアレイ120、行デコーダ140、及びセンス増幅器回路130のこの特有の構成を基礎単位として使用すれば、容量を増大させたDRAMアーキテクチャを、追加のこのような基礎単位を半導体装置上でY方向に載置するだけで構成しうる。さらに、応用分野によっては、追加の基礎単位を半導体基板上でX方向にも同様に載置することができる。図6はこの発明により構成された埋込み型DRAM回路300の1つの実行可能なアーキテクチャの例を示す。この例では、4列のデータ経路回路110(X方向)であって、各列がY方向に配置された4個のデータ経路回路110を有するこれらデータ経路回路が存在するように、16個のデータ経路回路110及び16個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置されている。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合、埋込み型DRAM回路300には1Meg以上のメモリセル及び64本のデータ読取りライン及び64本のデータ書込みラインが含まれる。
【0037】
本発明のアーキテクチャでは、mビット及びIOラインが分離される。mビットは第2金属層(メタル2)に存在する列選択ラインによって分離される。従って、第3及び第4金属層(即ち、メタル3及びメタル4)によりDRAMメモリアレイ120上にルーティング(経路指定)を行うことができる。従来技術のアーキテクチャはIOラインに対し第2金属層(メタル2)を使用している。IOラインはノイズに影響されやすいため、DRAMメモリアレイ120上にルーティングを行うことができない。
【0038】
図7は、この発明により構成された埋込み型DRAM回路350の他の例のアーキテクチャを示す。この例では、4列のデータ経路回路110(X方向)であって、各列がY方向に配置された8個のデータ経路回路110を有するこれらデータ経路回路が存在するように、32個のデータ経路回路110及び32個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置されている。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合には、埋込み型DRAM回路350には2Meg以上のメモリセル及び128本のデータ読取りライン及び64本のデータ書込みラインが含まれる。
【0039】
図8は、この発明の第2の実施の形態により構成された埋込み型DRAM回路400のアーキテクチャの一例を示す。この実施の形態では、1つのデータ経路回路110と関連して2つのメモリアレイ120が存在する。この実施の形態では、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有している場合、各アクセスされたメモリアレイ120は、1つのメモリアレイ120当たり4ビットの総数に対して2ビットのデータを一方のデータ経路回路110へ出力し、2ビットのデータを他方のデータ経路回路110へ出力する(アクセスされた1つのメモリアレイ120当たり8ビットが出力された場合の図3〜7のアーキテクチャとは相違する)。他の点では、埋込み型DRAM回路400の動作は図3〜7を参照して上述した回路と全く同一である。1つのみのメモリアレイ120がアクセスされ、かつアクセスされたこのアレイ120が8ビットのデータを出力するように回路400を構成することも可能であることに留意されたい。この実施の形態では、2列のデータ経路回路110(X方向)であって、各列がY方向に配置された16個のデータ経路回路110を有するこれらデータ経路回路が存在するように、32個のデータ経路回路110及び64個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)を配置する。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合には、埋込み型DRAM回路400には4Meg以上のメモリセル及び128本のデータ読取りライン及び128本のデータ書込みラインが含まれる。
【0040】
図9は、この発明の第3の実施の形態により構成された埋込み型SGRAM回路450のアーキテクチャの例を示す。この実施の形態では、1つのデータ経路回路110と関連して4つのメモリアレイ120が存在する。この実施の形態では、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有している場合、各アクセスされたメモリアレイ120は、1つのメモリアレイ120当たり2ビットの総数に対して1ビットのデータを一方のデータ経路回路110へ出力し、1ビットのデータを他方のデータ経路回路110へ出力する(アクセスされた1つのメモリアレイ120当たり8ビットが出力される場合の図3〜7のアーキテクチャとは相違する)。他の点では、回路450の動作は図3〜7を参照して上述した回路と全く同一である。1つのみのメモリアレイ120をアクセスし、かつアクセスされたこのアレイ120が8ビットのデータを出力するように回路450を構成することも可能であることに留意されたい。この実施の形態では、2列のデータ経路回路110(X方向)であって、各列がY方向に配置された16個のデータ経路回路110を有するこれらデータ経路回路が存在するように、32個のデータ経路回路110及び128個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)を配置する。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合には、埋込み型SGRAM回路450には8Meg以上のメモリセル及び128本のデータ読取りライン及び128本のデータ書込みラインが含まれる。
【0041】
図10は、プロセッサ822及びこの発明により構成された埋込み型DRAM回路824を有し、グラフィックスアクセラレータを具えるような論理回路装置820が設けられたコンピュータシステム800を示す。論理回路装置820のプロセッサ822はコンピュータシステム800の論理回路機能を実行し、かつ論理回路装置820のDRAM回路824は図5及び6を参照して説明したように動作する。コンピュータシステム800にはバス816を通して論理回路装置820及びI/Oデバイス804と通信する中央処理ユニット(CPU)802も含まれる。他のI/Oデバイス806も図示されているが、この発明を実施するためには必ずしも必要ではない。コンピュータシステムにはRAM808及びリードオンリーメモリ(ROM)810も含まれ、当業者にとっては周知のように、バス816を通してCPU802とも通信するフロッピーデイスクドライブ812及びコンパクトデイスク(CD)ドライブ814などの周辺機器も含めることができる。所望に応じ、RAM808にもこの発明を取り入れることができる。
【0042】
次に、この発明の埋込み型DRAMの試験においていかに通常のアドレス圧縮試験方法を用いることができるかを以下に説明する。試験は前述の回路のいずれに対しても同一であるが、便宜上、図6のDRAM回路300を参照して試験を説明する。アドレス圧縮はあるアドレスを「ドントケア(don’t care)」アドレス位置として取扱うことにより行われる。DRAM回路300は16個のデータ経路回路110及び16個のメモリアレイ120により構成されるため、1つの試験アドレスで8個のメモリアレイ120のメモリ位置をアクセスすることができる。特定のデータ読取りラインに対応するこれらのメモリ位置は特別な比較回路により比較される。比較回路は各アドレス位置からのデータが同一かどうかを判定する。それらが同一でない場合、アドレス位置の少なくとも1つが不良である。従来技術のDRAM回路54(図2)の配置構成によれば、一時に1つのアドレス位置しか試験できない。従って、この発明のDRAM回路300のメモリ試験は従来技術のDRAM回路54の8倍の速度で実行される。
【0043】
本発明は上述した実施例の形態に限定されず、種々に変更を加えうること勿論である。
【図面の簡単な説明】
【図1】プロセッサ及び埋込み型DRAM回路を有する半導体回路のブロック図である。
【図2】従来技術の埋込み型DRAM回路のブロック図である。
【図3】この発明によって構成された埋込み型DRAM回路のブロック図である。
【図4】図3のDRAM回路を有する構成要素の回路図である。
【図5】図3のDRAM回路を有する構成要素の回路図である。
【図6】この発明の第1の実施の形態により構成された埋込み型DRAM回路の一例のブロック図である。
【図7】この発明の第1の実施の形態により構成された埋込み型DRAM回路の変形例のブロック図である。
【図8】この発明の第2の実施の形態により構成された埋込み型DRAM回路のブロック図である。
【図9】この発明の第3の実施の形態により構成された埋込み型DRAM回路のブロック図である。
【図10】この発明により構成された埋込み型DRAM回路を使用するコンピュータシステムのブロック図である。
【発明の名称】ローカルデータドライバと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有する埋込み型DRAMアーキテクチャ
【特許請求の範囲】
【請求項1】第1方向で互いに隣接して配置された第1の対のデータ経路回路であって、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えている当該データ経路回路と、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルと
を有するメモリ装置。
【請求項2】前記データ経路回路の各々が、前記第1方向で前記メモリの2つのブロックと関連しかつこれらブロックに隣接して位置決めされ、これらブロックの双方が関連のデータ経路回路の同一側にある請求項1に記載のメモリ装置。
【請求項3】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連している請求項2に記載のメモリ装置。
【請求項4】前記データ経路回路の各々が、前記第1方向で前記メモリの4つのブロックと関連しかつこれらブロックに隣接して位置決めされ、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にある請求項1に記載のメモリ装置。
【請求項5】前記データ経路回路の各々が、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連している請求項4に記載のメモリ装置。
【請求項6】前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルと
をさらに有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されている請求項1に記載のメモリ装置。
【請求項7】センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから、前記隣接ブロックの1つと関連するデータ経路回路へ選択的に結合する選択回路であって、この関連するデータ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路をさらに有する請求項6に記載のメモリ装置。
【請求項8】各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、その各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有するこれら書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、その各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有するこれら読取りドライバ回路と
を有する請求項7に記載のメモリ装置。
【請求項9】メモリセルの各ブロックは当該ブロックの両側に配置された2つの行デコーダを有し、これら行デコーダがこのブロック内の一つ置きのワードラインをそれぞれ活動化する請求項7に記載のメモリ装置。
【請求項10】前記メモリのブロックの各々が少なくとも64kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項11】前記メモリのブロックの各々が少なくとも128kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項12】前記メモリのブロックの各々が少なくとも256kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項13】前記メモリのブロックの各々が少なくとも512kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項14】前記メモリのブロックの各々が少なくとも1024kのメモリセルを有する請求項1に記載のメモリ装置。
【請求項15】半導体装置に存在する少なくとも1つのメモリモジュールを有するメモリ回路であって、各メモリモジュールが、
第1方向で互いに隣接して配置された第1の対のデータ経路回路であって、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えている当該データ経路回路と、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルと、
前記メモリモジュールのセンス増幅器回路に接続された列デコーダと
を有するメモリ回路。
【請求項16】前記データ経路回路の各々が、前記第1方向で前記メモリの2つのブロックと関連しかつこれらブロックに隣接して位置決めされ、これらブロックの双方が関連のデータ経路回路の同一側にある請求項15に記載のメモリ装置。
【請求項17】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連している請求項16に記載のメモリ装置。
【請求項18】前記データ経路回路の各々が、前記第1方向で前記メモリの4つのブロックと関連しかつこれらブロックに隣接して位置決めされ、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にある請求項15に記載のメモリ装置。
【請求項19】前記データ経路回路の各々が、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連している請求項18に記載のメモリ装置。
【請求項20】前記メモリモジュールがさらに、
前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルと
を有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されている
請求項15に記載のメモリ装置。
【請求項21】前記メモリモジュールがさらに、センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから、前記隣接ブロックの1つと関連するデータ経路回路へ選択的に結合する選択回路であって、この関連するデータ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路を有する請求項20に記載のメモリ装置。
【請求項22】各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、その各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有するこれら書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、その各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有するこれら読取りドライバ回路と
を有する請求項20に記載のメモリ装置。
【請求項23】メモリセルの各ブロックは当該ブロックの両側に配置された2つの行デコーダを有し、これら行デコーダがこのブロック内の一つ置きのワードラインをそれぞれ活動化する請求項20に記載のメモリ装置。
【請求項24】少なくとも2つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
【請求項25】少なくとも4つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
【請求項26】前記少なくとも4つのメモリモジュールが第1方向の2つの列に構成されている請求項25に記載のメモリ装置。
【請求項27】少なくとも8つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
【請求項28】前記少なくとも8つのメモリモジュールが第1方向の2つの列に構成されている請求項27に記載のメモリ装置。
【請求項29】プロセッサと、
列デコーダに接続されたセンス増幅器回路を有するメモリモジュールにより構成され、前記プロセッサに接続された半導体装置と
を具えるコンピュータシステムであって、前記メモリモジュールの各々が、
第1方向で互いに隣接して配置された第1の対のデータ経路回路であって、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えている当該データ経路回路と、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルと
を有するコンピュータシステム。
【請求項30】前記データ経路回路の各々が、前記第1方向で前記メモリの2つのブロックと関連しかつこれらブロックに隣接して位置決めされ、これらブロックの双方が関連のデータ経路回路の同一側にある請求項29に記載のコンピュータシステム。
【請求項31】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連している請求項30に記載のコンピュータシステム。
【請求項32】前記データ経路回路の各々が、前記第1方向で前記メモリの4つのブロックと関連しかつこれらブロックに隣接して位置決めされ、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にある請求項29に記載のコンピュータシステム。
【請求項33】前記データ経路回路の各々が、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連している請求項32に記載のコンピュータシステム。
【請求項34】前記メモリモジュールがさらに、
前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルと
を有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されている請求項29に記載のコンピュータシステム。
【請求項35】前記メモリモジュールがさらに、センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから、前記隣接ブロックの1つと関連するデータ経路回路へ選択的に結合する選択回路であって、この関連するデータ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路を有する請求項34に記載のコンピュータシステム。
【請求項36】各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、その各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有するこれら書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、その各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有するこれら読取りドライバ回路と
を有する請求項34に記載のコンピュータシステム。
【請求項37】メモリセルの各ブロックは当該ブロックの両側に配置された2つの行デコーダを有し、これら行デコーダがこのブロック内の一つ置きのワードラインをそれぞれ活動化する請求項34に記載のシステム。
【請求項38】少なくとも2つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項29に記載のコンピュータシステム。
【請求項39】少なくとも4つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項29に記載のコンピュータシステム。
【請求項40】前記少なくとも4つのメモリモジュールが第1方向の2つの列に構成されている請求項39に記載のコンピュータシステム。
【請求項41】少なくとも8つのメモリモジュールのセンス増幅器回路が前記列デコーダに接続されかつ第1方向に対し垂直な第2方向で、半導体装置上に位置決めされている請求項29に記載のコンピュータシステム。
【請求項42】前記少なくとも8つのメモリモジュールが第1方向の2つの列に構成されている請求項41に記載のコンピュータシステム。
【請求項43】メモリセルの少なくとも第1及び第2アレイと第1データ経路回路とを有するメモリ回路であって、前記アレイの各々が前記第1データ経路回路に接続された当該メモリ回路を動作する方法であって、
前記第1データ経路回路と関連しかつ前記第1データ経路回路に接続されたメモリセルの前記第1アレイにおける一行のメモリセルに接続された複数の第1ワードラインの1つを活動化するステップと、
活動化された前記第1ワードラインの1つを有する前記第1アレイにおける一列のメモリセルに接続された複数の第1デジットラインを活動化するステップと、
活動化された前記第1ワードライン及び第1デジットラインと関連しかつこれらに接続されたメモリセルと、前記第1データ経路回路との間でデータを転送するステップと、
前記第1データ経路回路と関連しかつこれに接続された前記第2アレイにおける一行のメモリセルに接続された複数の第2ワードラインの1つを活動化するステップと、
活動化された前記第2ワードラインの1つを有する前記第2アレイにおける一列のメモリセルに接続された複数の第2デジットラインを活動化するステップと、
前記第2アレイにおける活動化された前記第2ワードライン及び第2デジットラインと関連しかつこれらに接続されたメモリセルと前記第1データ経路回路との間でデータを転送するステップと
を有し、
前記第1及び第2アレイのメモリセルと前記第1データ経路回路との間のデータの前記転送が1回に前記第1及び第2アレイの1つのみによって選択的に実行されるようにするメモリ回路動作方法。
【請求項44】前記メモリ回路に第2データ経路回路を含め、前記第1及び第2アレイを前記第2データ経路回路に接続する前記メモリ回路動作方法が、
前記第2データ経路回路と関連しかつこれに接続された前記第1アレイのメモリセルの一行に接続された複数の第1ワードラインの1つを活動化するステップと、
活動化された前記第1ワードラインの1つを有する前記第1アレイの一列のメモリセルに接続された複数の第1デジットラインを活動化するステップと、
活動化された前記第1ワードライン及び第1デジットラインと関連しかつこれらに接続されたメモリセルと前記第2データ経路回路との間でデータを転送するステップと
をさらに有する請求項43に記載のメモリ回路動作方法。
【請求項45】前記メモリ回路に第2データ経路回路を含め、前記第1及び第2アレイを前記第2データ経路回路に接続する前記メモリ回路動作方法が、
前記第2データ経路回路と関連しかつこれに接続された前記第2アレイのメモリセルの一行に接続された複数の第2ワードラインの1つを活動化するステップと、
活動化された前記第2ワードラインの1つを有する前記第2アレイの一列のメモリセルに接続された複数の第2デジットラインを活動化するステップと、
活動化された前記第2ワードライン及び第2デジットラインと関連しかつこれらに接続されたメモリセルと前記第2データ経路回路との間でデータを転送するステップと
をさらに有する請求項43に記載のメモリ回路動作方法。
【請求項46】第1方向で互いに隣接して配置された第1の対のデータ経路回路を形成し、各データ経路回路がデータ書込み回路と、データ読取り回路と、選択回路とを具えるようにするステップと、
前記第1の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルであって、メモリセルのこれらブロックは、前記第1の対のデータ経路回路がこれらブロック間に位置するように前記第1の対のデータ経路回路に対して前記第1方向に配置され、各ブロックの前記メモリセルが行及び列を有するアレイに構成されているこれらブロックの当該メモリセルを形成するステップと、
メモリセルのこれらブロックに接続された列デコーダを形成するステップと
を有するメモリ回路の製造方法。
【請求項47】前記データ経路回路の各々を、前記第1方向で前記メモリの2つのブロックと関連させかつこれらブロックに隣接して位置決めし、これらブロックの双方が関連のデータ経路回路の同一側にあるようにする請求項46に記載のメモリ回路の製造方法。
【請求項48】前記データ経路回路の各々が、第2方向で前記2つのブロックとは異なる前記メモリの他の少なくとも2つのブロックと関連するようにする請求項47に記載のメモリ回路の製造方法。
【請求項49】前記データ経路回路の各々を、前記第1方向で前記メモリの4つのブロックと関連させかつこれらブロックに隣接して位置決めし、前記メモリのこれら4つのブロックのすべてが関連のデータ経路回路の同一側にあるようにする請求項46に記載のメモリ回路の製造方法。
【請求項50】前記データ経路回路の各々を、第2方向で前記4つのブロックとは異なる前記メモリの他の少なくとも4つのブロックと関連させる請求項49に記載のメモリ回路の製造方法。
【請求項51】前記第1方向で互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路を形成するステップと、
前記第1方向で前記第2の対のデータ経路回路の各々にそれぞれ接続された少なくとも1つのブロックのメモリセルを形成するステップと
をさらに有し、メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ1本ずつ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ1本ずつ接続された複数のデジットラインと、
前記ブロックの前記ワードラインにそれぞれ接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインにそれぞれ接続され、前記データ経路回路のそれぞれ1つとこれらセンス増幅器回路との間でデータを転送する複数のデータ転送ラインを有する当該センス増幅器回路と
を有し、
前記第2の対のデータ経路回路と、これらに関連するメモリセルのブロックとが、前記第1の対のデータ経路回路と、これらに関連するメモリセルのブロックとに対する前記第1方向に対し垂直な第2方向に配置されているようにする請求項46に記載のメモリ回路の製造方法。
【発明の詳細な説明】
【0001】
発明の背景
この発明は半導体メモリ装置に関し、さらに詳細には広帯域幅と、高速読取り及び書込みアクセスと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有するダイナミックランダムアクセスメモリ(DRAM)装置に関するものである。
【0002】
関連技術の説明
DRAMには個別メモリセルのアレイが含まれる。代表的には、各DRAMメモリセルは電荷を保持するコンデンサと、コンデンサ電荷にアクセスするアクセストランジスタとを有する。電荷はデータビットを表わし、高電圧または低電圧(例えば、それぞれ論理値「1」または論理値「0」を表す)のいずれかとなりうる。データは書込み動作中メモリに格納されまたは読取り動作中メモリから読取られる。
【0003】
現在のDRAMでのリフレッシュ、読取り及び書込み動作は代表的には、1つの行のすべてのセルに対して同時に行われる。データは、ワードラインと呼ばれる行をアクティブにする、即ち活動化することによりメモリから読取られ、ワードラインはその行に対応するすべてのメモリセルをアレイの列を特定するデジットまたはビットラインに結合する。特定のワードライン及びビットラインが活動化されると、センス増幅器は、活動化されたワードラインに接続されたメモリセルの内容に対応する活動化されたビットラインの電位差を測定することにより、アドレス指定されたセルのデータを検出しかつ増幅する。DRAMセンス増幅器の動作は例えば、いずれもマイクロンテクノロジィ社に譲渡された米国特許第5,627,785号、第5,280,205号及び第5,042,011号に記載されており、これらは参考のために導入したものである。
【0004】
埋込み型DRAMはDRAMと論理装置(例えば、プロセッサ)との双方を多数含む複合半導体回路に存在する。これにより論理装置とメモリセルとの間の伝搬距離を最小にした小型設計が可能となる。埋込み型DRAMは、システムレベル設計をより簡単にし、パッケージ数を少なくするとともにそのピン数を少なくし、部品点数を少なくし、消費電力を少なくするという利点も提供する。外部回路接続のこの減少によりDRAM及び全論理処理装置の効率またはその応用の効率が増大する。例えば、DRAMを動作させるのに必要な回路が少なくて足りるため、DRAMの帯域幅及び、入力及び出力ピン数を増大させることができる。論理及び制御信号、ならびに入出力データが移動する距離が短かくなるため速度も高められる。
【0005】
図1はプロセッサ52及び埋込み型DRAM54を有する半導体回路50の一例を示す。図1には1つのプロセッサ52が図示されているが、回路50はコプロセッサまたはその他の論理装置も使用できるようになっている。同様に、回路50は埋込み型DRAM54の代わりに同期型グラフィックランダムアクセスメモリ(SGRAM)も使用できるようになっている。SGRAMは特にビデオ分野に応用するために設計されているが、一般に、通常の埋込み型DRAM54と同様に動作する。
【0006】
図2は通常の埋込み型DRAM54のアーキテクチャの一部である。埋込み型DRAM54にはメモリセルのいくつかのアレイ60、データ経路回路56、センス増幅器回路64及び行デコーダ回路66a,66b,66c(一括して、行デコーダ回路66と称する)が含まれる。行デコーダ回路66は制御論理によって供給されるアドレスに基づいてアレイ60内のメモリの行を活動化するのに使用される。中間のデコーダ回路66bはこれに隣接する2つのアレイ60内の行を活動化するのに使用され、一方、2つの外側の行デコーダ66a及び66cはそれらが隣接する単一アレイ60内の行を活動化するのに使用される。同じく制御論理によってもたらされる列選択信号がアレイ60内のメモリの特定列を活動化するのに使用される。データ経路回路56及びアレイ60は多数のIO(入出力)ライン62によって(センス増幅器回路64を介して)互いに接続される。(図2には少数のIOラインのみを図示している。)従って、データはアレイ60とデータ経路回路56との間でIOライン62に沿って進む。
【0007】
通常のデータ経路回路56には一般に、読取り及び書込みドライバと、データ読取り及びデータ書込みラインとが含まれる。データ読取りラインによりデータ経路回路56がアレイ60からの読取りデータを論理装置(例えば、図1のプロセッサ)へ出力することが可能になる。データ書込みラインによりデータ経路回路56が論理装置からのデータを入力してデータをアレイ60に書込むことが可能になる。これらデータ読取り及びデータ書込みラインは通常、入/出力ピンまたはバッファに接続されているため、これらラインはしばしばI/O(入/出力)ラインと称され、センス増幅器回路64とアレイ60との間の経路をもたらすIOライン62と混同されない。
【0008】
通常の埋込み型DRAMが過去において充分に機能してきたが、現行技術の進展はより広帯域幅を有する高速メモリを必要としている。図2に示すアーキテクチュアは極めて長いIOライン62を用いており、これにより速度を遅くしている。その理由は、アレイ60の個々のメモリセルを、特にデータ経路回路56から最も離れて配置されたメモリセルをアクセスするのに長時間必要とされ、しかもすべてのIOライン62に対して一時に1つの行しかアドレスできない為である。さらに、DRAM54の帯域幅も多数の長いIOライン62を使用することにより制約されている。従って、現今の技術を取り込むには、埋込み型DRAMの帯域幅を広くする一方、これらの回路の速度も速める要求及び必要性がある。
【0009】
埋込み型DRAM回路に関するメモリ試験は代表的には、製造組立て中に製造業者によって、かつコンピュータまたはプロセッサ制御システムの下流の製造業者によって行われ、ならびに最終利用者が、回路が意図した通りに動作しているかどうかを判定するコンピュータの初期化中にも行われる。1つの通常のメモリ試験方法はアドレス圧縮を利用することである。簡単にいえば、アドレス圧縮はあるアドレスを「ドントケア(don’t care)」アドレス位置として取扱うことにより行われる。これらの位置は特定の入力または出力ピンに対応し、かつ特別の比較回路でもって互いに比較される。比較回路は各アドレス位置からのデータが同一であるかどうかを判定する。それらが同一でない場合、アドレス位置の少なくとも1つは不良である。
【0010】
アドレス圧縮はDRAM試験の速度を大幅に速める。残念なことには、通常の埋込み型DRAMではアドレス圧縮を完全には利用できない。その理由は、通常の埋込み型DRAMの図2のアーキテクチャは一組のIOライン62当たり一度に2行以上のメモリセルを活動化できない為である。従って、埋込み型DRAM回路の試験を強化する必要がある。
【0011】
埋込み型DRAM回路は通常、所望の応用またはプロセスに対して改造が加えられるため、メモリ回路のアーキテクチャの主要な再構成を行うことなくある応用に対して所望量のデータ読取り及びデータ書込みライン(出力及び入力バッファ及びピンに対応するI/Oライン)を容易に追加する必要がある(このように所望通りに追加する多数のI/Oラインはプログラマブルデータ読取り及びデータ書込みライン又はプログラマブルI/Oラインと称されている)。
【0012】
発明の簡単な概要
この発明は従来技術の上記欠点を広い範囲で軽減する。この発明は特有の埋込み型DRAMアーキテクチャを使用して帯域幅を広くし、読取り及び書込みアクセスを高速にし、データ読取り及びデータ書込みラインをプログラミングしうるようにする。
【0013】
この発明はアドレス圧縮を有する埋込み型DRAM回路を試験する機構をも提供する。
【0014】
この発明のDRAMアーキテクチャは、初めにメモリセルを所定数のアレイに構成することによりこれらの特徴及び利点及びその他を実現する。各アレイはそれ自体の行デコーダ及びセンス増幅器を有する。ローカルドライバや、データ読取り及びデータ書込みラインを含むデータ経路回路は第1方向でアレイの各々と関連する。アレイとデータ経路回路との間のそれぞれの接続には従来技術で使用したIOラインよりかなり短かいIOラインを使用する。データ経路回路及びメモリアレイのこの特有の構成を基礎単位として使用すると、第1方向に対し直角な第2方向で半導体装置の上に追加のデータ経路及びメモリアレイを単に載置することにより、容量を増大させたDRAMアーキテクチャを構成することができる。これによりDRAM回路を所望の応用またはプロセスに対して容易に改造しうるようになる(即ち、この発明はデータ読取り及びデータ書込みラインをプログラミングしうる)。さらに、より多くのデータ経路回路、従って、アクティブなより多くのデータ読取り及びデータ書込みラインを半導体装置上に導入することにより帯域幅を容易に広げることができる。さらに、メモリセルとデータ経路回路内に含まれた論理回路との間のIOラインを短くしたため、より高速な読取り及び書込みが可能になる。
【0015】
このアーキテクチャは、メモリセルのいくつかのアレイからのアドレス位置を1つの試験アドレスに対して平行にアクセスしうるため、アドレス圧縮を有するDRAM回路の試験機構も提供する。
【0016】
好ましい実施の形態の詳細な説明
この発明の前述した及びその他の目的及び利点は添付図面を参照して以下に説明したこの発明の好ましい実施の形態の詳細な説明からより一層明らかになるであろう。
図3は、本発明の第1の実施の形態により構成されたDRAMアーキテクチャ100の一部を示す。このアーキテクチャ100には、メモリセルのいくつかのアレイ120、データ経路回路110、センス増幅器回路130及び行デコーダ回路140が含まれる。各アレイ120は、2つの行デコーダ回路140及び2つのセンス増幅器回路130を有する。ローカルドライバとデータ読取り及び書込みラインとを含むデータ経路回路110はX方向でアレイ120の各々と関連する。アレイ120とデータ経路回路110との間のそれぞれの接続には、従来技術のアーキテクチャで使用されるIOラインよりかなり短かいIOラインl04が使用される。データ経路回路110と、X方向におけるメモリアレイ120と、それらに関連した行デコーダ140、センス増幅器回路130及びIOライン104との特有の構成を基礎単位として使用すれば、追加のデータ経路回路110及びメモリアレイ120をY方向で半導体装置の上に単に載置することにより、容量を増大させたDRAMアーキテクチャを構成しうる。さらに、図3に示すように、データ経路回路110及びメモリアレイ120の構成をX方向に複製してDRAMアーキテクチャ100のメモリ容量及び帯域幅を増大させることもできる。このように、DRAM回路が所望の応用またはプロセスに対して改造が容易に加えられるようになる(即ち、この発明はプログラマブルデータ読取り及びデータ書込みラインを有する)。帯域幅はより多くのデータ経路回路110、及び従ってより多くのデータ読取り及びデータ書込みラインを半導体装置に組み込むことによって増大する。さらに、アレイ120のメモリセルとデータ経路回路110内に含まれた論理回路との間のIOライン104が短くなるためにより高速な読取り及び書込みが達成される。
【0017】
メモリアレイ120には行及び列に配置されたメモリセルが含まれる。各行にはワードラインがあり、かつ各列にはデジットライン及び補数デジットライン(デジットラインペアとしても知られる)がある。当業者にとって周知であるように、かつ図4及び5を参照して詳細に説明するように、行デコーダ140が行アドレスに応答してワードラインを活動化する。活動化されたワードラインは、このワードライン接続されたメモリセルのアクセストランジスタを活動化し、メモリセルのmビットのコンデンサに蓄えられた電荷をデジットライン上に放電させてセンス増幅器へ移動させる。列デコーダ102は列アドレスに応答して列選択信号を送信し、これによりセンス増幅器回路130をIOライン104へ結合することにより、1つ又は複数の特定列を選択する。読取り動作の場合、アレイ120のアクセスされたメモリセルに蓄えられたデータがセンス増幅器回路130からのIOライン104上でデータ経路回路110へ出力されることになる。各IOライン104が実際には、一対のIOラインであって、この一対の各ラインがデータの1ビット及びその補数のビットに対応することに留意されたい(本明細書において以降、この一対のIOラインをIOペアと称する)。書込み動作の場合、データはデータ経路回路110からのIOライン上で入力され、センス増幅器回路130を通って進み、かつアレイ120のアクセスされたメモリセルに蓄えられる。アレイ120のサイズをそれぞれ64kとして、X方向での2つのアレイが128k(即ち、一般に、mビットと呼ばれる131,072個の個別メモリセル)のモジュールを形成するようにするのが好ましいが、例えば、64k、256k、512k、または1024kをモジュールまたはアレイに使用することができる。さらに、各アレイは冗長行及び列をも含むことができ、従ってその最小動作容量より多くのセルを有することができる。
【0018】
センス増幅器回路130はメモリアレイ120のデジットラインペアに接続される。図3は、センス増幅器回路130がDRAMアーキテクチャ100内に配置されていることを表わすためにこれらセンス増幅器回路をブロックとして示している。各センス増幅器回路130は各デジットラインペアに対し1つとした十分な量の個別のセンス増幅器を有し、メモリアレイ120内のメモリセルのデータ内容を適切に読取りかつ増幅するようになっていることに留意されたい。以下に説明するように、(個別のセンス増幅器は書込み動作中にデータを増幅する必要がないため)センス増幅器回路130にはメモリアレイ120内に書込むべきデータに対して適切とした入力ドライバ回路も含まれる。
【0019】
図4は、個別のデータ経路回路110a及び110bの内容と、個別のセンス増幅器回路130a、130b及び130c、列デコーダ回路140a、140b、140c及び140d、メモリアレイ120a及び120b、及びデータ経路回路110a及び110b間の様々な接続とを示す。個別のデータ経路回路110a及び110bは同様の回路(ひとまとめに、データ経路回路110と称する)であるが、ここでの検討の目的のために個別の参照番号が付けられていることに留意されたい。又、個別のセンス増幅器回路130a、130b及び130cは同様の回路(ひとまとめに、センス増幅器回路130と称する)であるが、ここでの検討の目的のために個別の参照番号が付けられていることに留意されたい。個別の列デコーダ回路140a、140b、140c及び140dは同様の回路(ひとまとめに、行デコーダ回路140と称する)であるが、ここでの検討の目的のために個別の参照番号が付けられていることに留意されたい。同様に、メモリアレイ120a及び120b(ひとまとめに、メモリアレイ120と称する)は同様の回路である。
【0020】
第1データ経路回路110aにはデータ書込み回路150a、データ読取り回路160a及びセクション選択回路180aが含まれる。データ読取り回路160aには、対応するデータ読取りラインを各々有する多数の通常の読取りドライバ回路166aと、多数の通常の読取りパイプラインレジスタ164aと、多数の通常の読取りラッチ162aとが含まれる。データ読取り回路160aには、読取りラッチ162a及び読取りラッチ信号READ LATCHのラインに接続された多数の読取りIOトランジスタ170a(便宜上1個のみのトランジスタl70aを示す)も含まれる。読取りIOトランジスタ170aはセクション選択回路180aの出力端にも接続されている。データ読取りラインは論理装置(例えば、図1のプロセッサ)の出力バッファを通して出力ピンに接続される。読取りドライバ回路166a、パイプラインレジスタ164a及びラッチ162aの個数は変えることができ、所望の応用分野に依存する。データ読取り回路162aには、4個の読取りドライバ回路166a、4個の読取りパイプラインレジスタ164a及び4個の読取りラッチ162a、従って、4本のデータ読取りラインがあることが好ましい。
【0021】
データ書込み回路150aには、対応するデータ書込みラインを各々有する多数の通常の書込みドライバ回路156a、多数の通常の書込みラッチ154a及び多数の通常の書込みバッファ152aが含まれている。書込みドライバ回路156aは書込みイネーブル信号ENABLE WRITEのラインに接続されている。書込みドライバ回路156aの出力端はセクション選択回路180aに接続されている。書込みラッチ154aはデータ・イン・ラッチ信号DIN LATCHのラインに接続されている。書込みバッファ152aはデータ・イン・トラップ信号DIN TRAPのラインに接続されている。データ書込みラインは論理装置(例えば、図1のプロセッサ52)の入力バッファを通して入力ピンに接続されている。書込みドライバ回路156a、ラッチ154a及びバッファ152aの個数は変えることができ、使用する応用分野に依存する。データ書込み回路150aには、4個の書込みドライバ回路156a、4個の書込みラッチ154a及び4個の書込みバッファ152a、従って、4本のデータ書込みラインがあることが好ましい。
【0022】
セクション選択回路180aは第1センス増幅器回路130aからの多数のIOライン104a及び第2センス増幅器回路130bからの多数のIOライン104bに接続されている。上述のように、各IOライン104は実際には、データ及びその補数のビットに対応するIOペアである。従って、IOペアの個数はデータ読取り及びデータ書込みラインの本数と一致する。セクション選択回路180aはセクション選択信号SECTION SELECTのラインにも接続されている。セクション選択信号SECTION SELECTのラインは制御論理回路に接続され、第1センス増幅器回路130aまたは第2センス増幅器回路130bのいずれかを第1データ経路回路110aに接続するため使用される。
【0023】
第2データ経路回路110bにはデータ書込み回路150b、データ読取り回路160b及びセクション選択回路180bが含まれる。データ読取り回路160bには、対応するデータ読取りラインを各々有する多数の通常の読取りドライバ回路166b、多数の通常の読取りパイプラインレジスタ164b及び多数の通常の読取りラッチ162bが含まれる。データ読取り回路160bには、読取りラッチ162b及び読取りラッチ信号READ LATCHのラインに接続された多数の読取りIOトランジスタ170b(便宜上1個のトランジスタl70bのみを示す)も含まれる。読取りIOトランジスタ170bはセクション選択回路180bの出力端にも接続されている。データ読取りラインは論理装置(例えば、図1のプロセッサ)の出力バッファを通して出力ピンに接続されている。読取りドライバ回路166b、パイプラインレジスタ164b及びラッチ162bの個数は変えることができ、使用する応用分野に依存する。データ読取り回路160bには、4個の読取りドライバ回路166b、4個読取りパイプラインレジスタ164b及び4個の読取りラッチ162b、従って、4本のデータ読取りラインがあることが好ましい。
【0024】
データ書込み回路150bには、対応するデータ書込みラインを各々有する多数の通常の書込みドライバ回路156b、多数の通常の書込みラッチ154b及び多数の通常の書込みバッファ152bが含まれる。書込みドライバ回路156bは、書込みイネーブル信号ENABLE WRITEのラインに接続されている。書込みドライバ回路156bの出力端はセクション選択回路180bに接続されている。書込みラッチ154bはデータ・イン・ラッチ信号DIN LATCHのラインに接続されている。書込みバッファ152bはデータ・イン・トラップ信号DIN TRAPのラインに接続されている。データ書込みラインは論理装置(例えば、図1のプロセッサ52)の入力バッファを通して入力ピンに接続されている。書込みドライバ回路156b、ラッチ154b及びバッファ152bの個数は変えることができ、使用する応用分野に依存する。データ書込み回路150aには、4個の書込みドライバ回路156b、4個の書込みラッチ154b及び4個の書込みバッファ152b、従って、4本のデータ書込みラインが存在することが好ましい。
【0025】
セクション選択回路180bは第1センス増幅器回路130cからの多数のIOライン104c及び第2センス増幅器回路130bからの多数のIOライン104bに接続されている。上述のように、各IOライン104は実際には、データ及びその補数のビットに対応するIOペアである。従って、IOペアの個数はデータ読取り及びデータ書込みラインの本数と一致する。セクション選択回路180bはセクション選択信号SECTION SELECTのラインにも接続されている。セクション選択信号SECTION SELECTのラインは、制御論理回路に接続され、第3センス増幅器回路130cまたは第2センス増幅器回路130bのいずれかを第2データ経路回路110bに接続するために使用される。
【0026】
第1メモリアレイ120aは第1センス増幅器回路130aを通して第1データ経路回路110aに接続され、かつ第2センス増幅器回路130bを通して第2データ経路回路110bに接続されている。第1メモリアレイ120aは2つの行デコーダ140a及び140bにも接続されている。2つの行デコーダ140a及び140bはいかなる構成にすることもできるが、第1行デコーダ140aは偶数行デコーダ(即ち、偶数行アドレスを復号するデコーダ)であり、第2行デコーダ140bは奇数行デコーダ(即ち、奇数行アドレスを復号するデコーダ)である。第2メモリアレイ120bは第2センス増幅器回路130bを通して第1データ経路回路110aに接続され、かつ第3センス増幅器回路130cを通して第2データ経路回路110bに接続されている。第2メモリアレイ120bは2つの行デコーダ140c及び140dにも接続されている。2つの行デコーダ140c及び140dはいかなる構成にすることもできるが、第3行デコーダ140cは偶数行デコーダ(即ち、偶数行アドレスを復号するデコーダ)であり、第4行デコーダ140dは奇数行デコーダ(即ち、奇数行アドレスを復号するデコーダ)である。列デコーダ102はセンス増幅器回路130に多数の列選択信号を与える。第1及び第2メモリアレイ120a及び120bは第2センス増幅器回路130bを共用するため、一時にアレイ120a及び120bのうちの一方のみをアクセスしうる。従って、この発明はセクション選択信号SECTION SELECTを使用して、共用されたセンス増幅器回路130bが一時に1つのみのメモリアレイ120aまたは120bによってアクセスされるようにする。この発明の第1の実施の形態により構成されたDRAMアーキテクチャ100の動作は次の通りである。
【0027】
説明のためのみに、データ書込み回路150a、150bには、4個の書込みドライバ回路156a、156b、4個の書込みラッチ154a、154b及び4個の書込みバッファ152a、152b、従って4本のデータ書込みラインが存在するものとする。データ読取り回路160a、160bには、4個の読取りドライバ回路166a、166b、4個の読取りパイプレジスタ164a、164b及び4個の読取りラッチ162a、162b、従って4本のデータ読取りラインが存在するものとする。第1センス増幅器回路130aは第1セクション選択回路180aに接続された4つのIOペアを有する。第2センス増幅器回路130bは第1セクション選択回路180aに接続された4つのIOペアと、第2セクション選択回路180bに接続された同一の4つのIOペアとを有する。第3センス増幅器回路130cは第2セクション選択回路180bに接続された4つのIOペアを有する。一時に1つのみのメモリアレイ120aまたは120bがアクセスされるが、データ経路回路110a及び110bの双方が、アクセスされたメモリアレイ120aまたは120bにより使用される。即ち、利用可能なデータ経路回路110のすべてが入力または出力データのいずれかに使用されることになるが、メモリアレイ120は一つ置きにアクセスされる。例えば、読取り動作中、4データビットが1つのデータ経路回路110aへ進み、4データビットが他の1つのデータ経路回路110bへ進むことにより、8データビットが、アクセスされたメモリアレイ120aから読出される。同様に、例えば、書込み動作中、4データビットを1つのデータ経路回路110aから受け、4データビットが他の1つのデータ経路回路110bから受けることにより、8データビットが、アクセスされたメモリアレイ120aに書込まれる。
【0028】
読取り動作中、第1または第2行デコーダ140a、140bのいずれかが制御論理回路によってもたらされた行アドレスに応答して第1メモリアレイ120aのワードラインを活動化する(図4に示すように、第1行デコーダ140aが偶数行アドレスを活動化し、第2行デコーダが奇数行アドレスを活動化する)。このとき、第2メモリアレイ120bはアクセスされていない。活動化されたワードラインは、このワードラインに接続された第1メモリアレイ120aのメモリセルに対するアクセストランジスタを活動化し、mビットコンデンサに蓄積された電荷をデジットラインに放電させて第1及び第2センス増幅器回路130a及び130bへ供給する。4ビット(及びこれらの補数)を第1センス増幅器回路130aへ供給し、かつ4ビット(及びこれらの補数)を第2センス増幅器回路130bへ供給する。8ビットのうちのいずれを第1センス増幅器回路130aへ供給し、他のいずれを第2センス増幅器回路130bへ供給するかを決定するのは、応用分野によるものであり、いかなる所望の方法でも実行しうる。例えば、1つの方法は高位4ビットを第1センス増幅器回路130aへ供給し、下位4ビットを第2センス増幅器回路130bへ供給する方法である。
【0029】
列デコーダ102は列アドレスに応答して2つの列選択信号をセンス増幅器回路130a、130bへ供給することにより特定列を選択する。セクション選択信号SECTION SELECTは、第1センス増幅器回路130aからの4つのIOペアの信号が第1データ経路回路110aへ供給され、かつ第2センス増幅器回路130bからの4つのIOペアの信号が第2データ経路回路110bへ供給されるように設定される。制御論理回路は読取りラッチ信号READ LATCHを用いて読取りIOトランジスタ170a及び170bを動作させ、IOペアの信号が読取りラッチ162a及び162bに入力されるようにする。ラッチデータは読取りパイプラインレジスタ164a及び164bを通して読取りドライバ回路166a及び166bへ送られる。読取りドライバ回路166a及び166bはデータをデータ読取りラインに出力する。当業者にとって知られているように、データが読取りパイプラインレジスタ164a及び164bに一旦入力されると、これらパイプラインレジスタ164a及び164bに含まれたデータを損なうことなく、新たなデータをメモリアレイ120a及び120bから読取ることができる。好ましい実施の形態では、次の読取り動作処理により第2メモリアレイ120bをアクセスするが、所望に応じ第1メモリアレイ120aをアクセスすることができることに留意されなければならない。即ち、メモリアレイ120a及び120bを交互にアクセスする、即ち第1メモリアレイ120aに続いて第2メモリアレイ120bをアクセスすることができ、または同一アレイ120aまたは120bを連続してアクセスすることができる。
【0030】
書込み動作処理中、データ・イン・トラップ信号DIN TRAPが有効化されると、各データ書込みラインからのデータビットがデータ経路回路110a及び110bのデータ書込みバッファ152a及び152bに書込まれる。その後、データビットが書込みラッチ154a及び154bによってラッチされ、かつ書込みドライバ回路156a及び156bへ送られる。このとき、データビット(及びそれらの補数)が書込みドライバ回路156a及び156bによってIOライン104a及び104b上でセクション選択回路180a及び180bへ向けて送出される。
【0031】
第1データ経路回路110aからの4つのIOペアの信号が第1及び第2センス増幅器回路130a及び130bのいずれかへ送出され、かつ第2データ経路回路110bからの4つのIOペアの信号が第2及び第3センス増幅器回路130b及び130cのいずれかへ送出されるように、セクション選択信号SECTION SELECTが設定される。上述のように、データを第1メモリアレイ120aに書込む必要がある場合には、セクション選択信号SECTION SELECTは第1データ経路回路110aからの4つのIOペアの信号が第1センス増幅器回路130aへ送出され、かつ第2データ経路回路110bからの4つのIOペアの信号が第2センス増幅器回路130bへ送出されるようにする。これとは相違して、データを第2メモリアレイ120bに書込む必要がある場合には、セクション選択信号SECTION SELECTは第1データ経路回路110aからの4つのIOペアの信号が第2センス増幅器回路130bへ送出され、かつ第2データ経路回路110bからの4つのIOペアの信号が第3センス増幅器回路130cへ送出されるようにする。列選択信号及び行デコーダ140がメモリアレイ120aまたは120b内の適切な場所を活動化し、このようにデータビットがセンス増幅器回路から適切なメモリアレイ120a、120bに書込まれるようになる。
【0032】
図5は、センス増幅器回路130の内容及びセンス増幅器回路130内の素子間の各種接続を示す。センス増幅器回路130には、2つの等化回路132a、132bと、2つの分離ゲート回路134a、134bと、センス増幅器136と、列選択ゲート回路138とが含まれる。
【0033】
第1等価器回路132aは、デジットラインペアDIGa0及びDIGa0_を通して第1メモリアレイ120aに接続されている。第1等価器回路132aは、データをセンス増幅器回路130の中へ入れる際、またはそこから出す際に、デジットラインペアDIGa0及びDIGa0_を適正電圧レベルに確保するために使用される。第1分離ゲート回路134aは、データが第2メモリアレイ120bとセンス増幅器136との間で移動する必要がある際に、センス増幅器136からデジットラインペアDIGa0及びDIGa0_を分離するために使用される。
【0034】
第2等価器回路132bは、デジットラインペアDIGb0及びDIGb0_を通して第2メモリアレイ120bに接続されている。第2等価器回路132bは、データをセンス増幅器回路130の中へ入れる際に、またはそこから出す際に、デジットラインペアDIGb0及びDIGb0_を適正電圧レベルに確保するために使用される。第2分離ゲート回路134bはデータが第1メモリアレイ120aとセンス増幅器136との間で移動する必要がある際に、センス増幅器136からデジットラインペアDIGb0及びDIGb0_を分離するために使用される。
【0035】
センス増幅器136は2つの分離ゲート回路134a及び134bに及び列選択ゲート回路138に接続されている。読取り動作の場合、列選択信号により、列選択ゲート回路138が適切なデジットラインペアDIGa0及びDIGa0_またはDIGb0及びDIGb0_からの信号をIOペアIO0,IO0_に放出させるようにする。書込み動作の場合、列選択信号により、列選択ゲート回路138がIOペアIO0、IO0_からの信号を適切なデジットラインペアDIGa0及びDIGa0_またはDIGb0及びDIGb0_に放出させるようにする。
【0036】
データ経路回路110、メモリアレイ120、行デコーダ140、及びセンス増幅器回路130のこの特有の構成を基礎単位として使用すれば、容量を増大させたDRAMアーキテクチャを、追加のこのような基礎単位を半導体装置上でY方向に載置するだけで構成しうる。さらに、応用分野によっては、追加の基礎単位を半導体基板上でX方向にも同様に載置することができる。図6はこの発明により構成された埋込み型DRAM回路300の1つの実行可能なアーキテクチャの例を示す。この例では、4列のデータ経路回路110(X方向)であって、各列がY方向に配置された4個のデータ経路回路110を有するこれらデータ経路回路が存在するように、16個のデータ経路回路110及び16個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置されている。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合、埋込み型DRAM回路300には1Meg以上のメモリセル及び64本のデータ読取りライン及び64本のデータ書込みラインが含まれる。
【0037】
本発明のアーキテクチャでは、mビット及びIOラインが分離される。mビットは第2金属層(メタル2)に存在する列選択ラインによって分離される。従って、第3及び第4金属層(即ち、メタル3及びメタル4)によりDRAMメモリアレイ120上にルーティング(経路指定)を行うことができる。従来技術のアーキテクチャはIOラインに対し第2金属層(メタル2)を使用している。IOラインはノイズに影響されやすいため、DRAMメモリアレイ120上にルーティングを行うことができない。
【0038】
図7は、この発明により構成された埋込み型DRAM回路350の他の例のアーキテクチャを示す。この例では、4列のデータ経路回路110(X方向)であって、各列がY方向に配置された8個のデータ経路回路110を有するこれらデータ経路回路が存在するように、32個のデータ経路回路110及び32個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置されている。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合には、埋込み型DRAM回路350には2Meg以上のメモリセル及び128本のデータ読取りライン及び64本のデータ書込みラインが含まれる。
【0039】
図8は、この発明の第2の実施の形態により構成された埋込み型DRAM回路400のアーキテクチャの一例を示す。この実施の形態では、1つのデータ経路回路110と関連して2つのメモリアレイ120が存在する。この実施の形態では、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有している場合、各アクセスされたメモリアレイ120は、1つのメモリアレイ120当たり4ビットの総数に対して2ビットのデータを一方のデータ経路回路110へ出力し、2ビットのデータを他方のデータ経路回路110へ出力する(アクセスされた1つのメモリアレイ120当たり8ビットが出力された場合の図3〜7のアーキテクチャとは相違する)。他の点では、埋込み型DRAM回路400の動作は図3〜7を参照して上述した回路と全く同一である。1つのみのメモリアレイ120がアクセスされ、かつアクセスされたこのアレイ120が8ビットのデータを出力するように回路400を構成することも可能であることに留意されたい。この実施の形態では、2列のデータ経路回路110(X方向)であって、各列がY方向に配置された16個のデータ経路回路110を有するこれらデータ経路回路が存在するように、32個のデータ経路回路110及び64個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)を配置する。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合には、埋込み型DRAM回路400には4Meg以上のメモリセル及び128本のデータ読取りライン及び128本のデータ書込みラインが含まれる。
【0040】
図9は、この発明の第3の実施の形態により構成された埋込み型SGRAM回路450のアーキテクチャの例を示す。この実施の形態では、1つのデータ経路回路110と関連して4つのメモリアレイ120が存在する。この実施の形態では、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有している場合、各アクセスされたメモリアレイ120は、1つのメモリアレイ120当たり2ビットの総数に対して1ビットのデータを一方のデータ経路回路110へ出力し、1ビットのデータを他方のデータ経路回路110へ出力する(アクセスされた1つのメモリアレイ120当たり8ビットが出力される場合の図3〜7のアーキテクチャとは相違する)。他の点では、回路450の動作は図3〜7を参照して上述した回路と全く同一である。1つのみのメモリアレイ120をアクセスし、かつアクセスされたこのアレイ120が8ビットのデータを出力するように回路450を構成することも可能であることに留意されたい。この実施の形態では、2列のデータ経路回路110(X方向)であって、各列がY方向に配置された16個のデータ経路回路110を有するこれらデータ経路回路が存在するように、32個のデータ経路回路110及び128個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)を配置する。例えば、メモリアレイ120の各々が64kのサイズを有し、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有する場合には、埋込み型SGRAM回路450には8Meg以上のメモリセル及び128本のデータ読取りライン及び128本のデータ書込みラインが含まれる。
【0041】
図10は、プロセッサ822及びこの発明により構成された埋込み型DRAM回路824を有し、グラフィックスアクセラレータを具えるような論理回路装置820が設けられたコンピュータシステム800を示す。論理回路装置820のプロセッサ822はコンピュータシステム800の論理回路機能を実行し、かつ論理回路装置820のDRAM回路824は図5及び6を参照して説明したように動作する。コンピュータシステム800にはバス816を通して論理回路装置820及びI/Oデバイス804と通信する中央処理ユニット(CPU)802も含まれる。他のI/Oデバイス806も図示されているが、この発明を実施するためには必ずしも必要ではない。コンピュータシステムにはRAM808及びリードオンリーメモリ(ROM)810も含まれ、当業者にとっては周知のように、バス816を通してCPU802とも通信するフロッピーデイスクドライブ812及びコンパクトデイスク(CD)ドライブ814などの周辺機器も含めることができる。所望に応じ、RAM808にもこの発明を取り入れることができる。
【0042】
次に、この発明の埋込み型DRAMの試験においていかに通常のアドレス圧縮試験方法を用いることができるかを以下に説明する。試験は前述の回路のいずれに対しても同一であるが、便宜上、図6のDRAM回路300を参照して試験を説明する。アドレス圧縮はあるアドレスを「ドントケア(don’t care)」アドレス位置として取扱うことにより行われる。DRAM回路300は16個のデータ経路回路110及び16個のメモリアレイ120により構成されるため、1つの試験アドレスで8個のメモリアレイ120のメモリ位置をアクセスすることができる。特定のデータ読取りラインに対応するこれらのメモリ位置は特別な比較回路により比較される。比較回路は各アドレス位置からのデータが同一かどうかを判定する。それらが同一でない場合、アドレス位置の少なくとも1つが不良である。従来技術のDRAM回路54(図2)の配置構成によれば、一時に1つのアドレス位置しか試験できない。従って、この発明のDRAM回路300のメモリ試験は従来技術のDRAM回路54の8倍の速度で実行される。
【0043】
本発明は上述した実施例の形態に限定されず、種々に変更を加えうること勿論である。
【図面の簡単な説明】
【図1】プロセッサ及び埋込み型DRAM回路を有する半導体回路のブロック図である。
【図2】従来技術の埋込み型DRAM回路のブロック図である。
【図3】この発明によって構成された埋込み型DRAM回路のブロック図である。
【図4】図3のDRAM回路を有する構成要素の回路図である。
【図5】図3のDRAM回路を有する構成要素の回路図である。
【図6】この発明の第1の実施の形態により構成された埋込み型DRAM回路の一例のブロック図である。
【図7】この発明の第1の実施の形態により構成された埋込み型DRAM回路の変形例のブロック図である。
【図8】この発明の第2の実施の形態により構成された埋込み型DRAM回路のブロック図である。
【図9】この発明の第3の実施の形態により構成された埋込み型DRAM回路のブロック図である。
【図10】この発明により構成された埋込み型DRAM回路を使用するコンピュータシステムのブロック図である。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/137,526 US6141286A (en) | 1998-08-21 | 1998-08-21 | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines |
PCT/US1999/018765 WO2000011676A1 (en) | 1998-08-21 | 1999-08-18 | An embedded dram architecture with local data drivers and programmable number of data read and data write lines |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004500673A JP2004500673A (ja) | 2004-01-08 |
JP2004500673A5 true JP2004500673A5 (ja) | 2005-01-27 |
Family
ID=22477833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000566853A Pending JP2004500673A (ja) | 1998-08-21 | 1999-08-18 | ローカルデータドライバと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有する埋込み型dramアーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (2) | US6141286A (ja) |
JP (1) | JP2004500673A (ja) |
KR (1) | KR100676864B1 (ja) |
TW (1) | TW507213B (ja) |
WO (1) | WO2000011676A1 (ja) |
Families Citing this family (176)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6535025B2 (en) | 2000-02-02 | 2003-03-18 | Broadcom Corp. | Sense amplifier with offset cancellation and charge-share limited swing drivers |
US6414899B2 (en) * | 2000-02-02 | 2002-07-02 | Broadcom Corporation | Limited swing driver circuit |
US6411557B2 (en) | 2000-02-02 | 2002-06-25 | Broadcom Corporation | Memory architecture with single-port cell and dual-port (read and write) functionality |
US6492844B2 (en) | 2000-02-02 | 2002-12-10 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
US8164362B2 (en) * | 2000-02-02 | 2012-04-24 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
US6611465B2 (en) | 2000-02-02 | 2003-08-26 | Broadcom Corporation | Diffusion replica delay circuit |
US6745354B2 (en) | 2000-02-02 | 2004-06-01 | Broadcom Corporation | Memory redundancy implementation |
US6417697B2 (en) | 2000-02-02 | 2002-07-09 | Broadcom Corporation | Circuit technique for high speed low power data transfer bus |
US6724681B2 (en) | 2000-02-02 | 2004-04-20 | Broadcom Corporation | Asynchronously-resettable decoder with redundancy |
US7173867B2 (en) * | 2001-02-02 | 2007-02-06 | Broadcom Corporation | Memory redundancy circuit techniques |
US6603712B2 (en) | 2000-02-02 | 2003-08-05 | Broadcom Corporation | High precision delay measurement circuit |
US6937538B2 (en) * | 2000-02-02 | 2005-08-30 | Broadcom Corporation | Asynchronously resettable decoder for a semiconductor memory |
US6704828B1 (en) * | 2000-08-31 | 2004-03-09 | Micron Technology, Inc. | System and method for implementing data pre-fetch having reduced data lines and/or higher data rates |
JP2002184188A (ja) * | 2000-12-18 | 2002-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6714467B2 (en) * | 2002-03-19 | 2004-03-30 | Broadcom Corporation | Block redundancy implementation in heirarchical RAM's |
KR100414715B1 (ko) * | 2001-07-03 | 2004-01-13 | (주)실리콘세븐 | 메모리 어레이별 구동이 가능한 분할 워드라인 구조의반도체 메모리 장치 |
ITRM20010516A1 (it) * | 2001-08-29 | 2003-02-28 | Micron Technology Inc | Architettura a schiera di memorie flash. |
WO2003025938A1 (en) * | 2001-09-17 | 2003-03-27 | Cascade Semiconductor Corporation | Low-power, high-density semiconductor memory device |
KR100800105B1 (ko) * | 2001-11-30 | 2008-02-01 | 매그나칩 반도체 유한회사 | 임베디드 디램 |
US6728159B2 (en) * | 2001-12-21 | 2004-04-27 | International Business Machines Corporation | Flexible multibanking interface for embedded memory applications |
US7076678B2 (en) * | 2002-02-11 | 2006-07-11 | Micron Technology, Inc. | Method and apparatus for data transfer |
JP2004111643A (ja) * | 2002-09-18 | 2004-04-08 | Toshiba Corp | 半導体記憶装置、及び、その制御方法 |
US6882590B2 (en) * | 2003-01-29 | 2005-04-19 | Micron Technology, Inc. | Multiple configuration multiple chip memory device and method |
JP3967704B2 (ja) * | 2003-09-25 | 2007-08-29 | 株式会社東芝 | 半導体記憶装置とそのテスト方法 |
JP2005340227A (ja) * | 2004-05-24 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置と半導体装置 |
US7236385B2 (en) * | 2004-06-30 | 2007-06-26 | Micron Technology, Inc. | Memory architecture |
KR100614660B1 (ko) * | 2005-06-01 | 2006-08-22 | 삼성전자주식회사 | 반도체 기억 장치의 데이터 라인 및 그 형성방법 |
US7352649B2 (en) * | 2005-07-21 | 2008-04-01 | Micron Technology, Inc. | High speed array pipeline architecture |
TWI539453B (zh) * | 2010-09-14 | 2016-06-21 | 半導體能源研究所股份有限公司 | 記憶體裝置和半導體裝置 |
US8570824B2 (en) * | 2012-01-24 | 2013-10-29 | Apple Inc. | Memory having isolation units for isolating storage arrays from a shared I/O during retention mode operation |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126474A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for parallel writing to multiple memory device locations |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
US10522212B2 (en) | 2015-03-10 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
CN107430874B (zh) | 2015-03-12 | 2021-02-02 | 美光科技公司 | 用于数据移动的设备及方法 |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
EP3507830A4 (en) | 2016-08-31 | 2020-04-01 | Micron Technology, Inc. | STORAGE CELLS AND STORAGE ARRAYS |
KR20180130581A (ko) | 2016-08-31 | 2018-12-07 | 마이크론 테크놀로지, 인크 | 메모리 셀 및 메모리 어레이 |
KR102134532B1 (ko) | 2016-08-31 | 2020-07-20 | 마이크론 테크놀로지, 인크 | 메모리 셀들 및 메모리 어레이들 |
WO2018044458A1 (en) | 2016-08-31 | 2018-03-08 | Micron Technology, Inc. | Memory arrays |
US10355002B2 (en) | 2016-08-31 | 2019-07-16 | Micron Technology, Inc. | Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
KR102171724B1 (ko) | 2016-08-31 | 2020-10-30 | 마이크론 테크놀로지, 인크 | 메모리 셀 및 메모리 어레이 |
CN109196584B (zh) | 2016-08-31 | 2022-07-19 | 美光科技公司 | 感测放大器构造 |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
CN110192280A (zh) | 2017-01-12 | 2019-08-30 | 美光科技公司 | 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法 |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
CN110753962A (zh) * | 2017-08-29 | 2020-02-04 | 美光科技公司 | 存储器电路 |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3686640A (en) * | 1970-06-25 | 1972-08-22 | Cogar Corp | Variable organization memory system |
JPS573289A (en) * | 1980-06-04 | 1982-01-08 | Hitachi Ltd | Semiconductor storing circuit device |
US4739497A (en) * | 1981-05-29 | 1988-04-19 | Hitachi, Ltd. | Semiconductor memory |
US4611299A (en) * | 1982-02-22 | 1986-09-09 | Hitachi, Ltd. | Monolithic storage device |
JPS58147884A (ja) * | 1982-02-26 | 1983-09-02 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
US4618947B1 (en) * | 1984-07-26 | 1998-01-06 | Texas Instruments Inc | Dynamic memory with improved address counter for serial modes |
NL8600099A (nl) * | 1986-01-20 | 1987-08-17 | Philips Nv | Niet-vluchtig, programmeerbaar halfgeleidergeheugen. |
JPS62192086A (ja) * | 1986-02-18 | 1987-08-22 | Matsushita Electronics Corp | 半導体記憶装置 |
JP2714944B2 (ja) * | 1987-08-05 | 1998-02-16 | 三菱電機株式会社 | 半導体記憶装置 |
US4807191A (en) * | 1988-01-04 | 1989-02-21 | Motorola, Inc. | Redundancy for a block-architecture memory |
JP2547615B2 (ja) * | 1988-06-16 | 1996-10-23 | 三菱電機株式会社 | 読出専用半導体記憶装置および半導体記憶装置 |
US5042011A (en) * | 1989-05-22 | 1991-08-20 | Micron Technology, Inc. | Sense amplifier pulldown device with tailored edge input |
JPH0778994B2 (ja) * | 1989-10-11 | 1995-08-23 | 三菱電機株式会社 | 半導体記憶装置 |
US5291045A (en) * | 1991-03-29 | 1994-03-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device using a differential cell in a memory cell |
US5625602A (en) * | 1991-11-18 | 1997-04-29 | Kabushiki Kaisha Toshiba | NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines |
JP3270083B2 (ja) * | 1991-12-04 | 2002-04-02 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
US5280205A (en) * | 1992-04-16 | 1994-01-18 | Micron Technology, Inc. | Fast sense amplifier |
US5280447A (en) * | 1992-06-19 | 1994-01-18 | Intel Corporation | Floating gate nonvolatile memory with configurable erasure blocks |
US5305281A (en) * | 1992-08-06 | 1994-04-19 | National Semiconductor Corporation | Multiple array memory device with staggered read/write for high speed data access |
US5402379A (en) * | 1993-08-31 | 1995-03-28 | Sgs-Thomson Microelectronics, Inc. | Precharge device for an integrated circuit internal bus |
JP3279787B2 (ja) * | 1993-12-07 | 2002-04-30 | 株式会社日立製作所 | 半導体記憶装置 |
US5506810A (en) * | 1994-08-16 | 1996-04-09 | Cirrus Logic, Inc. | Dual bank memory and systems using the same |
JP3135795B2 (ja) * | 1994-09-22 | 2001-02-19 | 東芝マイクロエレクトロニクス株式会社 | ダイナミック型メモリ |
US5544113A (en) * | 1994-11-30 | 1996-08-06 | International Business Machines Corporation | Random access memory having a flexible array redundancy scheme |
KR0144901B1 (ko) * | 1995-04-24 | 1998-08-17 | 김광호 | 트리플 포트 반도체 메모리장치 |
JP3607407B2 (ja) * | 1995-04-26 | 2005-01-05 | 株式会社日立製作所 | 半導体記憶装置 |
US5654932A (en) * | 1995-10-04 | 1997-08-05 | Cirrus Logic, Inc. | Memory devices with selectable access type and methods using the same |
US5617555A (en) * | 1995-11-30 | 1997-04-01 | Alliance Semiconductor Corporation | Burst random access memory employing sequenced banks of local tri-state drivers |
US5703810A (en) * | 1995-12-15 | 1997-12-30 | Silicon Graphics, Inc. | DRAM for texture mapping |
KR0172426B1 (ko) * | 1995-12-21 | 1999-03-30 | 김광호 | 반도체 메모리장치 |
US5608668A (en) * | 1995-12-22 | 1997-03-04 | Micron Technology, Inc. | Dram wtih open digit lines and array edge reference sensing |
AU1752297A (en) * | 1996-01-24 | 1997-08-20 | Cypress Semiconductor Corp. | Interdigitated memory array |
JPH09231740A (ja) * | 1996-02-21 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
US5627785A (en) * | 1996-03-15 | 1997-05-06 | Micron Technology, Inc. | Memory device with a sense amplifier |
US5717629A (en) * | 1996-10-24 | 1998-02-10 | Yin; Ronald Loh-Hwa | Memory circuit and method of operation therefor |
JPH1186541A (ja) * | 1997-09-02 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1998
- 1998-08-21 US US09/137,526 patent/US6141286A/en not_active Expired - Lifetime
-
1999
- 1999-08-18 JP JP2000566853A patent/JP2004500673A/ja active Pending
- 1999-08-18 WO PCT/US1999/018765 patent/WO2000011676A1/en active IP Right Grant
- 1999-08-18 KR KR1020017002200A patent/KR100676864B1/ko not_active IP Right Cessation
- 1999-10-26 TW TW088114238A patent/TW507213B/zh not_active IP Right Cessation
-
2000
- 2000-01-14 US US09/482,912 patent/US6166942A/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6166942A (en) | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines | |
JP2004500673A5 (ja) | ||
JP4156067B2 (ja) | 冗長性半導体メモリにおける融通的ヒューズ配置構成 | |
JP3361825B2 (ja) | メモリ・アレイ・アーキテクチャ | |
US7616518B2 (en) | Multi-port memory device with serial input/output interface | |
US7990798B2 (en) | Integrated circuit including a memory module having a plurality of memory banks | |
US6895474B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
US5303192A (en) | Semiconductor memory device having information indicative of presence of defective memory cell | |
US20090175114A1 (en) | Multi-port semiconductor memory device having variable access paths and method therefor | |
US20110289269A1 (en) | Memory system and method having point-to-point link | |
US7362633B2 (en) | Parallel read for front end compression mode | |
JPH01134790A (ja) | 半導体記憶装置 | |
JP5599969B2 (ja) | マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム | |
CN113963739B (zh) | 占据面积减少的熔丝电路 | |
JP2004519811A (ja) | 多重プリフェッチi/o構成を備えるデータパスを有するメモリデバイスおよび方法 | |
US7047461B2 (en) | Semiconductor integrated circuit device with test data output nodes for parallel test results output | |
US7107501B2 (en) | Test device, test system and method for testing a memory circuit | |
JP3291206B2 (ja) | 半導体記憶装置 | |
JP2000172524A (ja) | 半導体記憶装置 | |
US5986953A (en) | Input/output circuits and methods for testing integrated circuit memory devices | |
US6987698B2 (en) | Semiconductor memory having dummy regions in memory cell array | |
KR100599444B1 (ko) | 글로벌 데이터 버스 연결회로를 구비하는 멀티-포트메모리 소자 | |
JP2000021200A (ja) | 半導体記憶装置 | |
CN115705874A (zh) | 一种存储芯片及堆叠芯片 | |
JP2001273800A (ja) | 半導体集積回路 |