JP2005340227A - 半導体記憶装置と半導体装置 - Google Patents
半導体記憶装置と半導体装置 Download PDFInfo
- Publication number
- JP2005340227A JP2005340227A JP2004152652A JP2004152652A JP2005340227A JP 2005340227 A JP2005340227 A JP 2005340227A JP 2004152652 A JP2004152652 A JP 2004152652A JP 2004152652 A JP2004152652 A JP 2004152652A JP 2005340227 A JP2005340227 A JP 2005340227A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- semiconductor
- divided
- data
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000003860 storage Methods 0.000 title abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 27
- 101100236208 Homo sapiens LTB4R gene Proteins 0.000 description 10
- 102100033374 Leukotriene B4 receptor 1 Human genes 0.000 description 10
- 108010020053 Staphylococcus warneri lipase 2 Proteins 0.000 description 10
- 230000000295 complement effect Effects 0.000 description 10
- 101100437750 Schizosaccharomyces pombe (strain 972 / ATCC 24843) blt1 gene Proteins 0.000 description 9
- 102100040428 Chitobiosyldiphosphodolichol beta-mannosyltransferase Human genes 0.000 description 8
- 101000891557 Homo sapiens Chitobiosyldiphosphodolichol beta-mannosyltransferase Proteins 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 6
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 6
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 101100078997 Arabidopsis thaliana MWL1 gene Proteins 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 複数からなるデータ端子用パッドと、独立してメモリアクセスされる複数のメモリバンクとを備えた半導体記憶装置であって、上記複数のメモリバンクのそれぞれを複数のメモリバンクに分割するとともに、上記データ端子用パッドもそれに対応して複数に分割し、上記分割されたメモリバンクと上記分割されたデータ端子用パッドとからなるブロックが半導体チップ上において互いに重ならないように配置させる。
【選択図】 図1
Description
Claims (14)
- 複数からなるデータ端子用パッドと、
独立してメモリアクセスされる複数のメモリバンクとを備え、
上記複数のメモリバンクのそれぞれは、複数のサブメモリバンクに分割され、
上記データ端子用パッドは、分割されたサブメモリバンクに対応して複数に分割され、 上記分割されたサブメモリバンクと上記分割されたデータ端子用パッドは、それぞれが半導体チップ上において互いに重ならない1つのブロック内に配置されてなることを特徴とする半導体記憶装置。 - 請求項1において、
上記半導体チップの第1方向の中央部において第2方向に周辺回路部が配置され、
上記周辺回路部により2分割された半導体チップ上に上記データ端子用パッドとサブメモリバンクとが上記周辺回路部を挟んで第1方向に2分割されて配置されることを特徴とする半導体記憶装置。 - 請求項2において、
上記半導体チップは、第2方向の中央部において2分割され、
上記第2方向に2分割された第1及び第2半導体領域の夫々の第2方向における中央部に上記データ端子用パッドが第1方向に並んで配置されてなることを特徴とする半導体記憶装置。 - 請求項3において、
上記データ端子用パッドは、基本Nビットバス幅に対応したパッドが上記第1方向に上位ビットと下位ビットに2分割され、
上記上位及び下位に2分割されたパッドは、それぞれが第2方向において均等に分散されて配置されてなることを特徴とする半導体記憶装置。 - 請求項4において、
更に上位Nビットバス幅に対応したパッドを有し、
上記2Nビットバス幅に対応したパッドは、上記基本Nビットバス幅と同様に第1方向に上位ビットと下位ビットに2分割されて配置され、かつ、それぞれが第2方向において均等に分散されて配置されてなることを特徴とする半導体記憶装置。 - 請求項3において、
上記メモリバンクは、ダイナミック型メモリセルを用いて構成され、
上記半導体チップは、スタティック型RAMに対応したパッケージに搭載されてなることを特徴とする半導体記憶装置。 - 請求項6において、
上記分割された複数のサブメモリバンクのうち第1半導体領域に形成されたサブメモリバンクは、他のメモリバンク上を通過して上記第2半導体領域に形成されたデータ端子用パッドに至るデータ伝達経路を有するものを含むことを特徴とする半導体記憶装置。 - 請求項7において、
上記分割された複数のサブメモリバンクのそれぞれは、データ端子用パッド列に対向する領域にデータ出力用メインアンプ及びデータ入力用ライトアンプが配置されてなることを特徴とする半導体記憶装置。 - 請求項8において、
上記分割されたメモリバンクは、ワード線方向にN/4分割され、ビット線方向に複数に分割されたサブアレイを有し、
1つのサブアレイは、サブワード線とビット線の交点に前記ダイナミック型メモリセルが配置され、
サブアレイのワード線方向の両側にはサブワードドライバが設けられ、メインワード線とサブワード線選択線によりサブアレイのサブワード線が選択され、
サブアレイのビット線方向の両側にはセンスアンプが設けられてなることを特徴とする半導体記憶装置。 - 請求項9において、
上記サブアレイ上を書き込み用及び読み出し用の入出力線がビット線方向に延長されて前記メインアンプ及びライトアンプと接続されることを特徴とする半導体記憶装置。 - 第1領域に形成される第1メモリバンクと、
第2領域に形成される第2メモリバンクと、
前記第1領域に設けられる複数の第1データ入出力パッドと、
前記第2領域に設けられる複数の第2データ入出力パッドとを一つの半導体基板上に形成した半導体装置であって、
前記半導体装置は、前記半導体装置の外部からアクセスがあった場合に、前記第1メモリバンクから第1データを読み出し前記複数の第1入出力パッドから前記第1データを出力するのと並列して、前記第2メモリバンクから第2データを読み出し前記複数の第2入出力パッドから前記第2データを出力することを特徴とする半導体装置。 - 請求項11において、
前記半導体装置は、前記第1領域と前記第2領域の間に第3領域を有し、
前記第1領域と前記第2領域は、隣接しないことを特徴とする半導体装置。 - 請求項11において、
前記第1データは、前記外部からのアクセスに応答して出力すべきデータの上位ビットであり、前記第2データは、前記外部からのアクセスに応答して出力すべきデータの下位ビットであることを特徴とする半導体装置。 - 請求項11において、
前記第1領域は、第3、第4及び第5メモリバンクを更に含み、
前記複数の第1データ入出力パッドは、第1パッド列と第2パッド列に分割して配置され、
前記第1パッド列は、前記第1及び第3メモリバンクの間に設けられ、
前記第2パッド列は、前記第4及び第5メモリバンクの間に設けられ、
前記第3メモリバンクと前記第4メモリバンクは、隣接して配置され、
前記第1メモリバンクと前記第5メモリバンクの間には、前記第3及び前記第4メモリバンクが配置されることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152652A JP2005340227A (ja) | 2004-05-24 | 2004-05-24 | 半導体記憶装置と半導体装置 |
US11/134,389 US7403408B2 (en) | 2004-05-24 | 2005-05-23 | Semiconductor memory device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152652A JP2005340227A (ja) | 2004-05-24 | 2004-05-24 | 半導体記憶装置と半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340227A true JP2005340227A (ja) | 2005-12-08 |
Family
ID=35374995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004152652A Pending JP2005340227A (ja) | 2004-05-24 | 2004-05-24 | 半導体記憶装置と半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7403408B2 (ja) |
JP (1) | JP2005340227A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286169A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | 高速動作のためのメモリチップ構造 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497327B2 (ja) * | 2006-12-19 | 2010-07-07 | エルピーダメモリ株式会社 | 半導体記憶装置 |
KR102685357B1 (ko) * | 2019-08-22 | 2024-07-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255479A (ja) * | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | 半導体記憶装置 |
JPH09293375A (ja) * | 1995-12-22 | 1997-11-11 | Townsend & Townsend & Crew | メモリ回路の並列出力バッファ |
JP2003068985A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体メモリチップおよび半導体メモリ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3057100B2 (ja) * | 1991-02-12 | 2000-06-26 | 株式会社日立製作所 | 半導体集積回路装置 |
US5473573A (en) * | 1994-05-09 | 1995-12-05 | Cirrus Logic, Inc. | Single chip controller-memory device and a memory architecture and methods suitable for implementing the same |
JPH1050958A (ja) * | 1996-08-05 | 1998-02-20 | Toshiba Corp | 半導体記憶装置、半導体記憶装置のレイアウト方法、半導体記憶装置の動作方法および半導体記憶装置の回路配置パターン |
US6141286A (en) * | 1998-08-21 | 2000-10-31 | Micron Technology, Inc. | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines |
JP2003338175A (ja) * | 2002-05-20 | 2003-11-28 | Mitsubishi Electric Corp | 半導体回路装置 |
JP4574136B2 (ja) * | 2003-07-29 | 2010-11-04 | 株式会社日立製作所 | 半導体集積回路装置 |
DE102005005301B4 (de) * | 2005-02-04 | 2006-12-21 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
-
2004
- 2004-05-24 JP JP2004152652A patent/JP2005340227A/ja active Pending
-
2005
- 2005-05-23 US US11/134,389 patent/US7403408B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255479A (ja) * | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | 半導体記憶装置 |
JPH09293375A (ja) * | 1995-12-22 | 1997-11-11 | Townsend & Townsend & Crew | メモリ回路の並列出力バッファ |
JP2003068985A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体メモリチップおよび半導体メモリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286169A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | 高速動作のためのメモリチップ構造 |
Also Published As
Publication number | Publication date |
---|---|
US7403408B2 (en) | 2008-07-22 |
US20050259500A1 (en) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646106B2 (ja) | 半導体集積回路装置 | |
JP4427847B2 (ja) | ダイナミック型ramと半導体装置 | |
JP4632107B2 (ja) | 半導体記憶装置 | |
JP3970396B2 (ja) | 半導体記憶装置 | |
JP2000187985A (ja) | 半導体記憶装置 | |
US4951259A (en) | Semiconductor memory device with first and second word line drivers | |
US6125070A (en) | Semiconductor memory device having multiple global I/O line pairs | |
JP3938803B2 (ja) | ダイナミック型ram | |
US6788600B2 (en) | Non-volatile semiconductor memory | |
US5828622A (en) | Clocked sense amplifier with wordline tracking | |
US5586076A (en) | Semiconductor memory device permitting high speed data transfer and high density integration | |
US6215721B1 (en) | Multi-bank memory device and method for arranging input/output lines | |
JP3028913B2 (ja) | 半導体記憶装置 | |
US5943253A (en) | Semiconductor memory device with efficient layout | |
US7403408B2 (en) | Semiconductor memory device and semiconductor device | |
JP3283547B2 (ja) | 半導体メモリ装置 | |
JP3732111B2 (ja) | 半導体装置 | |
JP4570356B2 (ja) | オープンディジットアレイ用のセンスアンプおよびアーキテクチャ | |
JP4949451B2 (ja) | ダイナミック型ramと半導体装置 | |
JP4243389B2 (ja) | 半導体記憶装置と半導体装置 | |
JPH1186549A (ja) | ダイナミック型ram | |
JP2004158519A (ja) | 半導体集積回路装置 | |
JP3621250B2 (ja) | 半導体記憶装置 | |
JP3859040B2 (ja) | ダイナミック型ram | |
JPH10275469A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111012 |