JP2004500673A - ローカルデータドライバと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有する埋込み型dramアーキテクチャ - Google Patents
ローカルデータドライバと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有する埋込み型dramアーキテクチャ Download PDFInfo
- Publication number
- JP2004500673A JP2004500673A JP2000566853A JP2000566853A JP2004500673A JP 2004500673 A JP2004500673 A JP 2004500673A JP 2000566853 A JP2000566853 A JP 2000566853A JP 2000566853 A JP2000566853 A JP 2000566853A JP 2004500673 A JP2004500673 A JP 2004500673A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data path
- circuit
- data
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
発明の背景
【発明の属する技術分野】
この発明は半導体メモリ装置に関し、さらに詳細には広帯域幅、高速読取り、読取りアクセス、及びプログラム可能な数のデータ読取り及びデータ書込みラインを有するダイナミックランダムアクセスメモリ(DRAM)に関するものである。
【0002】
【関連技術の説明】
DRAMには個別メモリセルのアレイが含まれる。代表的には、各DRAMメモリセルは電荷を保持するコンデンサ及びコンデンサ電荷にアクセスするアクセストランジスタを有する。電荷はデータビットを表わし、高電圧または低電圧(例えば、それぞれ論理「1」または論理「0」を表す)のいずれかである。データは書込み動作中メモリに格納されまたは読取り動作中メモリから読取られる。
【0003】
現在のDRAMでのリフレッシュ、読取り及び書込み動作は代表的には、1つの行のすべてのセルに対して同時に行われる。データは、ワードラインと呼ばれる行を活動化することによりメモリから読取られ、ワードラインはその行に対応するすべてのメモリセルをアレイの列を特定するデジットまたはビットラインに結合する。特定ワードライン及びビットラインが活動化されると、センス増幅器が活動化ワードラインに接続されたメモリセルの内容に応答する活動化ビットラインの電位差を測定することによりアドレス指定されたセルのデータを検出しかつ振幅する。DRAMセンス増幅器の動作は例えば、いずれもマイクロンテクノロジィ社にすべて権利が与えられており、かつ本明細書に取り入れている米国特許番号第5,627,785号、第5,280,205号及び第5,042,011号に記載されている。
【0004】
組込み型DRAMには著しい量のDRAM及び論理装置(例えば、プロセッサ)両方を含む複合半導体回路が存在する。これにより論理装置とメモリセル間の最小の伝搬距離を有する小型設計が結果的にもたらされる。組込み型DRAMはより簡単なシステムレベル設計、より少ないピンを有するより少ない数のパッケージ、部品点数の低減、及び低消費電力の利点も提供する。外部回路におけるこの低減によりDRAM及び全論理処理装置またはアプリケーションの効率が増大される。例えば、DRAMを動作させるのに必要な回路が減されるため、DRAMの帯域幅及び、入力及び出力ピン数を増大させることができる。論理及び制御信号、ならびに入出力データがより短かな距離を進むため速度も高められる。
【0005】
図1はプロセッサ52及び組込み型DRAM54を有する半導体回路50の一例を示す。図1には1つのプロセッサ52が図示されているが、回路50は協働プロセッサまたはその他の論理装置も使用できるようになっている。同様に、回路50は組込み型DRAM54のの代わりに同期型グラフィックランダムアクセスメモリ(SGRAM)も使用できるようになっている。SGRAMは特にビデオアプリケーション用に設計されているが、一般に、通常の組込み型DRAM54と同様の方法で動作する。
【0006】
図2は通常の組込み型DRAM54のアーキテクチャの一部である。組込み型DRAM54にはメモリセルのいくつかのアレイ60、データ経路回路56、センス増幅器回路64及びデコーダ回路66a,66b,66c(一括して、行デコーダ66と称される)が含まれる。行デコーダ回路66は制御論理回路によって供給されるアドレスに基づいてアレイ60内のメモリ行を活動化するため使用される。中間デコーダ回路66bはそれに隣接する2つのアレイ60の行を活動化するため使用され、一方、2つの外側行デコーダ66a及び66cはそれらが隣接する単一アレイ60の行を活動化するため使用される。制御論理回路によってもたらされる列選択信号もアレイ60内のメモリの特定列を活動化するため使用される。データ経路回路56及びアレイ60は(センス増幅器回路64を通して)多数の入出力ライン62によって(図2には少数の入出力ラインのみを図示しているが)接続される。従って、データはアレイ60とデータ経路回路56間を入出力ライン62に沿って進む。
【0007】
通常のデータ経路回路56には一般に、読取り及び書込みドライバ、及びデータ読取り及びデータ書込みラインが含まれる。データ読取りラインによりデータ経路回路56がアレイ60からの読取りデータを論理装置(例えば、図1のプロセッサ)へ出力することが可能になる。データ書込みラインによりデータ経路回路56が論理装置からのデータを入力してデータをアレイ60に書込むことが可能になる。データ読取り及びデータ書込みラインが通常、入/出力ピンまたはバッファに接続されるため、それらは入/出力ラインと呼ばれることもあり、データ経路回路56とアレイ60間の経路をもたらす入出力ライン64と取り違えられることはない。
【0008】
通常の組込み型DRAMが過去において申し分なく機能してきたが、現行技術の進展はより広帯域幅を有する高速メモリが必要とされる。入出力ライン62すべてに対して1回に1行だけしかアドレス指定できないのでアレイ60、特に、データ経路回路56から最も離れて配置されたメモリセルの個別メモリセルにアクセスするためより長時間が必要とされるため、図2に示すアーキテクチャは常に長い入出力ライン62を使用しており速度はより遅いものになる。さらに、DRAM54の帯域幅も多数の長い入出力ライン62を使用することにより制約される。従って、今日の技術を取り込むには、組込み型DRAMの帯域幅を広くする一方、これらの回路の速度も速める要求及び必要性がある。
【0009】
組込み型DRAM回路のメモリ試験は代表的には、生産及び組立て中製造業者によってかつコンピュータまたはプロセッサ制御システムの下流の製造業者によって行われ、ならびに最終利用者がコンピュータを初期化して回路が意図した通りに動作しているかどうかを判定することによっても行われる。1つの通常のメモリ試験方法はアドレス圧縮を利用することである。簡単にいえば、アドレス圧縮はある一定のアドレスを「ドントケア(「ドントケア」(don’t care)」アドレス位置として取扱うことにより行われる。これらの位置は特定入力または出力ピンに相当し、かつ特別の比較回路とともに比較される。比較回路は各アドレス位置からのデータが同一かどうかを判定する。それらが同一でない場合、アドレス位置の少なくとも1つが不良である。
【0010】
アドレス圧縮はDRAM試験の速度を大幅に速める。残念なことには、通常の組込み型DRAMの図2のアーキテクチャは一度に入出力ライン62のセット当たりメモリセルの1行以上の活動化を妨げるため、アドレス圧縮は通常の組込み型DRAMでは完全に利用できない。従って、組込み型DRAM回路試験を強化する必要がある。
【0011】
組込み型DRAM回路は通常、所望のアプリケーションまたはプロセスに対して改造が加えられるため、メモリ回路アーキテクチャ(所望通りの多数の入/出力ラインのこの追加はプログラマブルデータ読取り及びデータ書込みライン、またはプログラマブル入力/出力と呼ばれる)の重要な再構成を行うことなく所望量のデータ読取りデータ書込みライン(出力及び入力バッファ及びピンに対応する入/出力ライン)を容易に追加する必要性がある。
【0012】
発明の簡単な概要
この発明は従来技術の上記欠点を広い範囲で軽減する。この発明は特有の組込み型DRAMアーキテクチャを使用して拡張帯域幅、高速読取り及び書込みアクセス及びプログラマブルデータ読取り及びデータ書込みラインを提供する。
【0013】
この発明はアドレス圧縮を有する組込み型DRAM回路を試験する機構も提供する。
【0014】
この発明のDRAMアーキテクチャは初めにメモリセルを所定数のアレイに構成することによりこれらの特徴及び利点及びその他を実現する。各アレイはそれ自体の行デコーダ及びセンス増幅器を有する。ローカルドライバ及びデータ読取り及びデータ書込みラインを含むデータ経路回路は第1方向のアレイの各々と関連する。アレイとデータ経路回路間のそれぞれの接続には従来技術で使用した入出力ラインよりかなり短かな入出力ラインが使用されている。構成要素としてデータ経路回路及びメモリアレイのこの特有の装置を使用して、第1方向に垂直の第2方向に半導体装置の上に追加データ経路及びメモリアレイを単に載置することにより増大容量を有するDRAMアーキテクチャを構成することができる。これによりDRAM回路が所望のアプリケーションまたはプロセスに対して改造が容易に加えられるようになる(即ち、この発明はプログラマブルデータ読取り及びデータ書込みラインを有する)。さらに、より多くのデータ経路回路、従って、半導体装置へのより活動化されたデータ読取り及びデータ書込みラインを取り入れることにより帯域幅を容易に広げることができる。さらに、メモリセルとデータ経路回路内に含まれた論理回路間のより短かなラインのため、より高速な読取り及び書込みが可能になる。
【0015】
このアーキテクチャはメモリセルのいくつかのアレイからのアドレス位置が1つの試験アドレスに対して平行してアクセスされるため、アドレス圧縮を有するDRAM回路の試験機構も提供する。
【0016】
好ましい実施の形態の詳細な説明
この発明の前述及びその他の目的、及び利点は添付図面を参照して以下に記載したこの発明の好ましい実施の形態の詳細な説明からより明らかになろう。
図3は本発明の第1実施の形態により構成されたDRAMアーキテクチャ100の一部を示す。アーキテクチャ100にはいくつかのメモリセルのアレイ120、データ経路回路110、センス増幅器130及び行デコーダ回路140が含まれる。各アレイ120は、2行のデコーダ回路140及び2個のセンス増幅器130を有する。ローカルドライバ及びデータ読取り及び書込みラインを含むデータ経路回路110はアレイ120の各々とX方向に関連する。アレイ120とデータ経路回路110の間のそれぞれの接続には、従来技術のアーキテクチャで使用される入出力ラインよりかなり短かい入出力ラインl04が使用される。データ経路回路110、X方向におけるメモリアレイ120、及びそれらに関連した行デコーダ140、センス増幅器回路130及び入出力ライン104の特有の装置を構成要素(点線108で示す)として使用して、Y方向に半導体装置の上に追加データ経路回路110及びメモリアレイ120を単に載置することにより増大容量を有するDRAMアーキテクチャが構成される。さらに、図3に示すように、データ経路回路110及びメモリ配置120の装置をX方向に複製してメモリ容量とDRAMアーキテクチャ100の帯域幅を増大させることもできる。このように、DRAM回路が所望のアプリケーションまたはプロセスに対して改造が容易に加えられるようになる(即ち、この発明はプログラマブルデータ読取り及びデータ書込みラインを有する)。帯域幅はより多くのデータ経路回路110、及び従ってより多くのデータ読取り及びデータ書込みラインを半導体装置に組み込むことによって増大する。さらに、データ経路回路110内に含まれたアレイ120のメモリセルと論理回路間のより短い入出力ライン104のためより高速な読取り及び書込みが達成される。
【0017】
メモリアレイ120には行及び列に配置されたメモリセルが含まれる。各行にはワードラインがあり、かつ各列にはデジットライン及び補数デジットライン(デジットライン対としても知られる)がある。当業界において知られているように、かつ図4及び5を 参照して詳細に説明されるように、行デコーダ140が行アドレスに応答してワードラインを活動化する。活動化ワードラインは、メモリセルのmビット(mbit)のコンデンサに蓄えられた電荷をデジットライン上に放出してセンス増幅器へ進ませるそのワードライン接続されたメモリセルのアクセストランジスタを活動化する。列アドレスに応答して列選択信号を送信してセンス増幅器回路130を入出力ライン104へ結合することにより、列デコーダ102は特定列または(複数の)列を選択する。読取り動作については、アレイ120のアクセスされたメモリセルに貯えられたデータがセンス増幅器回路130から入出力ライン104のデータ経路回路110へ出力されることになる。各入出力ライン104が実際には、一対の入出力ラインであって、各ラインがデータ及びその補数のビット(本明細書において以降、入出力対と称する)に対応する一対の入出力ラインであることに留意されたい。書込み動作については、データはデータ経路回路110から入出力ラインに入力され、センス増幅器回路130を通って進み、かつアレイ120のアクセスされたメモリセルに貯えられる。例えば、64k、256k、512k、または1024kがモジュールまたはアレイに使用されるが、アレイ120のサイズは、各々、128k(即ち、一般に、mビット(mbit)と呼ばれる131,072個の個別メモリセル)のモジュールを形成するX方向に2つのアレイ120を有する64kであることが好ましい。さらに、キャッシュメモリも冗長行及び列を含むことができ、従って、その最小動作容量より多くのセルを有してよい。
【0018】
センス増幅器回路130はメモリアレイ120のデジットライン対に接続される。図3は、センス増幅器回路130がDRAMアーキテクチャ100内に配置される場合を表示するブロックとして示す。各センス増幅器回路130は十分な量の個別センス増幅器、各デジットライン対のためのものを含みメモリアレイ120内のメモリセルのデータ内容を適切に読取りかつ増幅することに留意されたい。以下に説明するように、(個別センス増幅器は書込み動作中はデータを増幅する必要はないため)センス増幅器回路130にはメモリアレイ120(メモリアレイ120)に書込まれるデータの適切な入力ドライバ回路も含まれる。
【0019】
図4は個別データ経路回路110a及び110bの内容、及び個別読取り増幅器回路130a、130b及び130c、列デコーダ回路140a、140b、140c及び140d、メモリアレイ120a及び120b、及びデータ経路回路110a及び110b間の様々な接続を示す。個別データ経路回路110a及び110bは同様の回路(ひとまとめに、データ経路回路110と称する)であるが、この検討の目的のため個別の参照番号が付けられていることに留意されたい。個別読取り増幅器回路130a、130b及び130cは同様の回路(ひとまとめに、センス増幅器回路130と称する)であるが、この検討の目的のため個別の参照番号が付けられていることに留意されたい。個別の列デコーダ回路140a、140b、140c及び140dは同様の回路(ひとまとめに、行デコーダ回路140と称する)であるが、この検討の目的のため個別の参照番号が付けられていることに留意されたい。同様に、メモリアレイ120a及び120b(ひとまとめに、メモリアレイ120と称する)は同様の回路である。
【0020】
第1データ経路回路110aにはデータ書込み回路150a、データ読取り回路160a及びセクション選択回路180aが含まれる。データ読取り回路160aには、対応するデータ読取りラインを各々有する多数の通常の読取りドライバ回路166a、多数の通常読取りパイプラインレジスタ164a及び多数の通常の読取りラッチ162aが含まれる。データ読取り回路160aには、読取りをラッチ162aに接続された多数の読取り入出力トランジスタ170a(目的に便利なように1個のトランジスタl 70aのみ示す)及び読取りラッチ信号READLATCHも含まれる。読取り入出力トランジスタ170aもセクション選択回路180aの出力に接続される。データ読取りラインは論理装置(例えば、図1のプロセッサ)の出力バッファを通して出力ピンに接続される。読取りドライバ回路166a、パイプラインレジスタ164a及びラッチ162aの数は変ってもよく、使用するアプリケーションに依存する。4個の読取りドライバ回路166a、パイプラインレジスタ164a及びラッチ162a、従って、データ読取り回路160aに4個のデータ読取りラインがあることが好ましい。
【0021】
データ書込み回路150aには、対応するデータ書込みラインを各々有する多数の通常の書込みドライバ回路156a、多数の通常の及び多数の通常の書込みラッチ154a及び多数の通常の書込みバッファ152aが含まれる。書込みドライバ回路156aは書込みイネーブル信号ENABLE WRITEに接続される。書込みドライバ回路156aの出力はセクション選択回路180aに接続される。書込みラッチ154aはラッチ信号DIN LATCHの中のデータに接続される。書込みバッファ152aはトラップ信号DIN TRAPの中のデータに接続される。データ書込みラインは論理装置(例えば、図1のプロセッサ52)の入力バッファを通して入力ピンに接続される。書込みドライバ回路156a、ラッチ154a及びバッファ152aの数は変ってもよく、使用するアプリケーションに依存する。4個の書込みドライバ回路156a、ラッチ154a及びバッファ152a、従って、データ書込み回路150aに4個のデータ書込みラインがあることが好ましい。
【0022】
セクション選択回路180aは第1センス増幅器回路130aから多数の入出力ライン104aかつ第2センス増幅器回路130bから多数の入出力ライン104bに接続される。上述のように、各入出力ライン104は実際には、データ及びその補数のビットに対応する入出力ライン対である。従って、入出力ライン対の数はデータ読取り及びデータ書込みラインの数と一致する。セクション選択回路180aもセクション選択信号SECTION SELECTに接続される。セクション選択信号SECTION SELECTは制御論理回路に接続され、かつ第1センス増幅器回路130aまたは第2センス増幅器回路130bにいずれかを第1データ経路回路110aに接続するため使用される。
【0023】
第2データ経路回路110bにはデータ書込み回路150b、データ読取り回路160b及びセクション選択回路180bが含まれる。データ読取り回路160bには、対応するデータ読取りラインを各々有する多数の通常の読取りドライ2バ回路166b、多数の通常読取りパイプラインレジスタ164b及び多数の通常の読取りラッチ162bが含まれる。データ読取り回路160bには、読取りをラッチ162bに接続された多数の読取り入出力トランジスタ170b(目的に便利なように1個のトランジスタl70bのみ示す)及び読取りラッチ信号READLATCHも含まれる。読取り入出力トランジスタ170bもセクション選択回路180bの出力に接続される。データ読取りラインは論理装置(例えば、図1のプロセッサ)の出力バッファを通して出力ピンに接続される。読取りドライバ回路166b、パイプラインレジスタ164b及びラッチ162bの数は変ってもよく、使用するアプリケーションに依存する。4個の読取りドライバ回路166b、パイプラインレジスタ164b及びラッチ162b、従って、データ読取り回路160bに4個のデータ読取りラインがあることが好ましい。
【0024】
データ書込み回路150bには、対応するデータ書込みラインを各々有する多数の通常の書込みドライバ回路156b、多数の通常の及び多数の通常の書込みラッチ154b及び多数の通常の書込みバッファ152bが含まれる。書込みドライバ回路156bは書込みイネーブル信号ENABLE WRITEに接続される。書込みドライバ回路156bの出力はセクション選択回路180bに接続される。書込みラッチ154bはラッチ信号DIN LATCHの中のデータに接続される。書込みバッファ152bはトラップ信号DIN TRAPの中のデータに接続される。データ書込みラインは論理装置(例えば、図1のプロセッサ52)の入力バッファを通して入力ピンに接続される。書込みドライバ回路156b、ラッチ154b及びバッファ152bの数は変ってもよく、使用するアプリケーションに依存する。4個の書込みドライバ回路156b、ラッチ154b及びバッファ152b、従って、データ書込み回路150aに4個のデータ書込みラインが存在することが好ましい。
【0025】
セクション選択回路180bは第1センス増幅器回路130cから多数の入出力ライン104cかつ第2センス増幅器回路130bから多数の入出力ライン104bに接続される。上述のように、各入出力ライン104は実際には、データ及びその補数のビットに対応する入出力ライン対である。従って、入出力ライン対の数はデータ読取り及びデータ書込みラインの数と一致する。セクション選択回路180bもセクション選択信号SECTION SELECTに接続される。セクション選択信号SECTION SELECTは制御論理回路に接続され、かつ第3センス増幅器回路130cまたは第2センス増幅器回路130bにいずれかを第2データ経路回路110bに接続するため使用される。
【0026】
第1メモリアレイ120aは第1センス増幅器回路130aを通して第1データ経路回路110aに接続され、かつ第2センス増幅器回路130bを通して第2データ経路回路110bに接続される。第1メモリアレイ120aも2つの行デコーダ140a及び140bに接続される。2つの行デコーダ140a及び140bの何れの構成も可能であるが、第1行デコーダ140aは偶数行デコーダであり(即ち、偶数番号を付けた行アドレスをデコードする)、一方で、第2行デコーダ140bは奇数行デコーダである(即ち、奇数番号を付けた行アドレスをデコードする)。第2メモリアレイ120bは第1センス増幅器回路130aを通して第2データ経路回路110bに接続され、かつ第3センス増幅器回路130cを通して第2データ経路回路110bに接続される。第2メモリアレイ120bも2つの行デコーダ140c及び140dに接続される。2つの行デコーダ140c及び140dの何れの構成も可能であるが、第3行デコーダ140cは偶数行デコーダであり(即ち、偶数番号を付けた行アドレスをデコードする)、一方で、第4行デコーダ140dは奇数行デコーダである(即ち、奇数番号を付けた行アドレスをデコードする)。列デコーダ102はセンス増幅器回路130への多数の列選択信号を形成する。第1及び第2メモリアレイ120a及び120bは第2センス増幅器回路130bを共用するため、アレイ120a及び120bのうちの1つずつアクセスされる。従って、この発明はセクション選択信号SECTION SELECTを使用して共用されたセンス増幅器回路130bが1つのメモリアレイ120aまたは120bだけによって必ずアクセスされるようにする。ここで、この発明の第1実施の形態により構成されたDRAMアーキテクチャ100の動作に続ける。
【0027】
説明するだけの目的で、4個の書込みドライバ回路156a、156b、書込みラッチ154a及び154b及びバッファ152a及び152b、従って、データ書込み回路150a及び150bに4個のデータ書込みラインが存在する。4個の読取りドライバ回路166a、166b、パイプレジスタ164a及び164b及びラッチ162a及び162b、従って、データ読取り回路160a及び160bに4個のデータ読取りラインが存在する。第1センス増幅器回路130aは第1セクション選択回路180aに接続された4組の入出力ライン対を有することになる。第2センス増幅器回路130bは第1セクション選択回路180aに接続された4組の入出力ライン対を有し、かつ第2セクション選択回路180bに接続された同一の4組の入出力ライン対を有することになる。第3センス増幅器回路130cは第2セクション選択回路180bに接続された4組の入出力ライン対を有することになる。1回にただ1つのメモリアレイ120aまたは120bがアクセスされるが、両データ経路回路110a、110bはアクセスされたメモリアレイ120aまたは120bにより使用されることになる。即ち、利用可能なデータ経路回路110のすべてが入力または出力データのいずれかに使用されることになるが、他のことごとくのメモリアレイ120のみがアクセスされることになる。8ビットのデータが例えば、1つのデータ経路回路110aへ進む4データビット及びもう1つのデータ経路回路110bへ進む4データビットで読取り動作中にアクセスされたメモリアレイ120aから読出されることになる。同様に、8ビットのデータが例えば、1つのデータ経路回路110aから受けとった4データビット及びもう1つのデータ経路回路110bから受けとった4データビットで書込み動作中にアクセスされたメモリアレイ120aに書込まれることになる。
【0028】
読取り動作中、第1または第2行デコーダ140a、140bのいずれかが制御論理回路によってもたらされた行アドレスに応答して第1メモリアレイ120aのワードラインを活動化する(図4に示すように、第1行デコーダ140aが偶数行アドレスを活動化し、一方で、第2行デコーダが奇数行アドレスを活動化する)。このとき、第2メモリアレイ120bはアクセスされていない。活動化ワードラインは、mビット(mbit)コンデンサに貯蔵された電荷をデジットラインに放出して第1及び第2センス増幅器回路130a及び130bへ進ませて、そのワードラインに接続される第1メモリアレイ120aのメモリアレイのアクセストランジスタを活動化する。4ビット(及びその補数)は第1センス増幅器回路130aへ進み、かつ4ビット(及びその補数)は第2センス増幅器回路130bへ進む。8ビットのうちのいずれが第1センス増幅器回路130aへ進むか、かついずれが第2センス増幅器回路130bへ進むかを判定することは特定のアプリケーションであり、何れか所望の方法で実行される。例えば、1つの方法は高位4ビットを第1センス増幅器回路130aへ進ませ、一方で、下位4ビットを第2センス増幅器回路130bへ進ませることになる。
【0029】
列デコーダ102は列アドレスに応答して2つの列選択信号を第1センス増幅器回路130aへ送信することにより特定列を選択する。第1センス増幅器回路130aからの4組の入出力ライン対が第1データ経路回路110aへ進むようにセクション選択信号SECTION SELECTが設定され、かつ
第2センス増幅器回路130bからの4組の入出力ライン対が第2データ経路回路110bへ進むようにセクション選択信号SECTION SELECTが設定される。制御論理回路が読取りラッチ信号READ LATCHを使用し読取り入出力トランジスタ170a及び170bを活動化して入出力ライン対に読取りラッチ170a及び170bを入力させる。ラッチデータは読取りパイプラインレジスタ164a及び164bを通して読取りドライバ回路166a及び166bへ送信する。読取りドライバ回路166a及び166bはデータをデータ読取りラインに出力する。当業界において知られているように、データが読取りパイプラインレジスタ164a及び164bを入力すると、次に、パイプラインレジスタ164a及び164bに含まれるデータを損なうことなくデータはメモリアレイ120a及び120bから読取られる。好ましい実施の形態では、次の読取り動作処理第2メモリアレイ120bにアクセスすることになるが、望ましい場合は第1メモリアレイ120aがアクセスされることに留意されなければならない。即ち、メモリアレイ120a及び120bはほかの方法、第1メモリアレイ120aがアクセスされ、その後第2メモリアレイ120bがアクセスされるか、または同一アレイ120aまたは120bが連続してアクセスされる方法でアクセスできることになっている。
【0030】
書込み動作処理中、トラップ信号DIN TRAPのデータが活動化されると、各データ書込みラインからのデータビットがデータ経路回路110a及び110bのデータ書込みバッファ152a及び152bに書込まれる。その後、データビットが書込みラッチ154a及び154bによってラッチされ、かつ書込みドライバ回路156a及び156bへ送信される。このとき、データビット(及びそれらの補数)が書込みドライバ回路156a及び156bによってセクション選択回路180及び180bへ向けて行デコーダ140a及び140bに送出される。
【0031】
第1データ経路回路110aからの4組の入出力ライン対が第1及び第2センス増幅器回路130a及び130bのいずれかへ送出されかつ第2データ経路回路110bからの4組の入出力ライン対が第2及び第3センス増幅器回路130b及び130cのいずれかへ送出されるように、セクション選択信号SECTION SELECTが設定される。上述のように、データが第1メモリアレイ120aに書込まれるようになっている場合は、セクション選択信号SECTION SELECTが必ず第1データ経路回路110aからの4組の入出力ライン対が第1センス増幅器回路130aへ送出させ、かつ第2データ経路回路110bからの4組の入出力ライン対が第2センス増幅器回路130bへ送出させる。逆に、データが第2メモリアレイ120bに書込まれるようになっている場合は、セクション選択信号SECTION SELECTが必ず第1データ経路回路110aからの4組の入出力ライン対が第2センス増幅器回路130bへ送出させ、かつ第2データ経路回路110bからの4組の入出力ライン対が第3センス増幅器回路130cへ送出させる。列選択信号及び行デコーダ140がメモリアレイ120aまたは120b内の適切な場所を活動化し、このように、データビットがセンス増幅器回路から適切なメモリアレイ120a、120bに書込まれるようになる。
【0032】
図5はセンス増幅器回路130の内容及びセンス増幅器回路130内の素子間の各種接続を示す。センス増幅器回路130には2つの絶縁ゲート回路134a、134b、センス増幅器136及び列選択ゲート回路138が含まれる。
【0033】
第1等価器回路132aはデジットライン対DIGa0及びDIGa0_を通して第1メモリアレイ120aに接続される。第1等価器回路132aは、データが第2センス増幅器回路130bの中へ、またはそこから進みつつある時、デジットライン対DIGa0及びDIGa0_の適正電圧レベルを確かめるため使用される。第1絶縁ゲート回路134aはデータが第2メモリアレイ120bとセンス増幅器136間を進もうとする時、センス増幅器136からのデジットライン対DIGa0及びDIGa0_を絶縁するため使用される。
【0034】
第2等価器回路132bはデジットライン対DIGb0及びDIGb0_を通して第2メモリアレイ120bに接続される。第2等価器回路132bはデータが第2センス増幅器回路130bの中へ、またはそこから進みつつある時、デジットライン対DIGb0及びDIGb0_の適正電圧レベルを確かめるため使用される。第2絶縁ゲート回路134bはデータが第2メモリアレイ120bとセンス増幅器136間を進もうとする時、センス増幅器136からのデジットライン対DIGb0及びDIGb0_を絶縁するため使用される。
【0035】
センス増幅器136は2つの絶縁ゲート回路134a及び134bに及び列選択ゲート回路138に接続される。読取り動作については、列選択信号が列選択ゲート回路138に適切なデジットライン対DIGa0及びDIGa0_またはDIGb0及びDIGb0_からの信号を入出力ライン対IO0,IO0_にダンプさせる。書込み動作については、列選択信号が列選択ゲート回路138に入出力ライン対IO0、IO0_からの信号を適切なデジットライン対DIGa0及びDIGa0_またはDIGb0及びDIGb0_にダンプさせる。
【0036】
データ経路回路110、メモリアレイ120、行デコーダ140、及びセンス増幅器回路130の特有の装置を構成要素として使用して、増大容量を有するDRAMアーキテクチャが追加のこのような構成要素を半導体装置にY方向に簡単に載置することにより構成される。さらに、アプリケーションが保証すれば、同様に追加構成要素も半導体基板上にX方向に載置される。図6はこの発明により構成された組込み型DRAM回路300の1つの実行可能なアーキテクチャの例を示す。この例では、4列のデータ経路回路110(X方向)であって、各列がY方向に配置された4個のデータ経路回路110を有するデータ経路回路が存在するように、16個のデータ経路回路110及び16個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置される。例えば、64kのサイズを有するメモリアレイ120の各々及び各4本データ読取りライン及び4本のデータ書込みラインにあっては、組込み型DRAM回路300には1Meg以上のメモリセル及び64本のデータ読取りライン及び64本のデータ書込みラインが含まれる。
【0037】
本発明のアーキテクチャで、mビット(mbit)及び入出力ラインが絶縁される。Mビット(Mbit)は金属の第2層(メタル2)に存在する列選択ラインによって絶縁される。従って、第3及び第4金属層(即ち、メタル3及びメタル4)がDRAMメモリアレイ120全体に渡って引き回せる。従来技術のアーキテクチャは入出力ラインに金属の第2層(メタル2)を使用する。入出力ラインはノイズに感度のよいため、DRAMメモリアレイ120全体に渡って引き回すことができない。
【0038】
図7はこの発明により構成された組込み型DRAM回路350の別の模範的アーキテクチャを示す。この例では、4列のデータ経路回路110(X方向)であって、各列がY方向に配置された8個のデータ経路回路110を有するデータ経路回路が存在するように、32個のデータ経路回路110及び32個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置される。例えば、64kのサイズを有するメモリアレイ120の各々及び4本データ読取りライン及び4本のデータ書込みラインを有する各データ経路回路110にあっては、組込み型DRAM回路350には2Meg以上のメモリセル及び128本のデータ読取りライン及び64本のデータ書込みラインが含まれる。
【0039】
図8はこの発明の第2実施の形態により構成された組込み型DRAM回路400のアーキテクチャの例を示す。この実施の形態では、データ経路回路110に関連する2つのメモリアレイ120が存在する。この実施の形態では、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有している場合、各アクセスされたメモリアレイ120はメモリアレイ120当たり4ビットの総数に対して2ビットのデータを1つのデータ経路回路110へ出力し、2ビットのデータを他のデータ経路回路110へ出力する(アクセスされたメモリアレイ120当たり8ビットが出力される場合の図3から7のアーキテクチャとは対照的に)。他の点では、組込み型DRAM回路400の動作は図3から7を参照して上記に説明した回路と厳密に同一である。1つのメモリアレイ120のみをアクセスしかつアクセスされたアレイ120が8ビットのデータを出力するように回路400を構成することも可能であることに留意されたい。この実施の形態では、2列のデータ経路回路110(X方向)であって、各列がY方向に配置された16個のデータ経路回路110を有するデータ経路回路が存在するように、32個のデータ経路回路110及び64個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置される。例えば、64kのサイズを有するメモリアレイ120の各々及び4本データ読取りライン及び4本のデータ書込みラインを有するデータ経路回路110にあっては、組込み型DRAM回路400には4Meg以上のメモリセル及び128本のデータ読取りライン及び128本のデータ書込みラインが含まれる。
【0040】
図9はこの発明の第3実施の形態により構成された組込み型SGRAM回路450のアーキテクチャの例を示す。この実施の形態では、データ経路回路110に関連する4つのメモリアレイ120が存在する。この実施の形態では、各データ経路回路110が4本のデータ読取りライン及び4本のデータ書込みラインを有している場合、各アクセスされたメモリアレイ120はメモリアレイ120当たり2ビットの総数に対して1ビットのデータを1つのデータ経路回路110へ出力し、かつ1ビットのデータを他のデータ経路回路110へ出力する(アクセスされたメモリアレイ120当たり8ビットが出力される場合の図3から7のアーキテクチャとは対照的に)。他の点では、回路450の動作は図3から7を参照して上記に説明した回路と厳密に同一である。1つのメモリアレイ120のみをアクセスしかつアクセスされたアレイ120が8ビットのデータを出力するように回路450を構成することも可能であることに留意されたい。この実施の形態では、2列のデータ経路回路110(X方向)であって、各列がY方向に配置された16個のデータ経路回路110を有するデータ経路回路が存在するように、32個のデータ経路回路110及び128個のメモリアレイ120(及び適切な数の行デコーダ140及びセンス増幅器回路130)が配置される。例えば、64kのサイズを有するメモリアレイ120の各々及び4本データ読取りライン及び4本のデータ書込みラインを有する各データ経路回路110にあっては、組込み型SGRAM回路450には8Meg以上のメモリセル及び128本のデータ読取りライン及び128本のデータ書込みラインが含まれる。
【0041】
図10はグラフィックスアクセラレータを有する論理回路装置820を含むコンピュータシステム800であって、プロセッサ822及びこの発明により構成された組込み型DRAM回路824を有するコンピュータシステム800を示す。図10はプロセッサ822及び、そのようなものにはグラフィックスアクセルがある、この発明により構成された組込み型DRAM回路824を有する論理回路装置820含むコンピュータシステム800を示す。論理回路装置820のプロセッサ822はコンピュータシステム800の論理回路機能を実行し、かつ論理回路装置820のDRAM回路824は図5及び6を参照して説明したように動作する。コンピュータシステム800にはバス816を通して論理回路装置820及び入出力装置804と通信する中央演算装置(CPU)802も含まれる。第2入出力装置806が図示されているが、この発明を実施するため必ずしも必要ではない。当業界において知られているように、コンピュータシステムにはRAM808,リードオンリーメモリ(ROM)810も含まれ,かつバス816を通してCPU802と通信もするフロッピーデイスクドライブ812及びコンパクトデイスク(CD)ドライブ814などの周辺機器も含まれてもよい。要求があれば、RAM808もこの発明に取り入れてもよい。
【0042】
次に、この発明の組込み型DRAMの試験において使用可能な通常のアドレスアドレス圧縮試験方法の説明に続ける。試験は前述回路のいずれに対しても同一であるはずであるが、目的に便利なように、試験を図6のDRAM回路300を参照して説明する。アドレス圧縮はある一定のアドレスを「ドントケア(don’t care)」アドレス位置として取扱うことにより行われる。DRAM回路300は16個のデータ経路回路110及び16個のメモリアレイ120により構成されるため、1つの試験アドレスで8個のメモリアレイ120のメモリ位置をアクセスすることができる。特定データ読取りラインに対応するこれらの位置は特別な比較回路と比較される。比較回路は各アドレス位置からのデータが同一かどうかを判定する。それらが同一でない場合、アドレス位置の少なくとも1つが不良である。従来技術のDRAM回路54(図2)の配置構成のため、1回につき1つのアドレス位置しか試験できない。従って、この発明のDRAM回路300のメモリ試験は従来技術のDRAM回路54の8倍高速で実行することになる。
【0043】
この発明が今回知られた好ましい実施の形態と共に詳細に説明されてきたが、この発明がこのような開示された実施の形態に制限されるものではないことが容易に理解されるべきである。さらに正確にいえば、この発明は変形されこれまで説明しなかったいかなる数の変化、代替物、置換、または等価装置も取り入れることができるが、この発明の精神及び範囲に見合ったものである。従って、この発明は前述の説明によって制限されるのではなく、文末に追加した特許請求の範囲の適用範囲によってのみ制限されるものである。
【図面の簡単な説明】
【図1】プロセッサ及び組込み型DRAM回路を有する半導体回路のブロック図である。
【図2】従来技術の組込み型DRAM回路のブロック図である。
【図3】この発明によって構成された組込み型DRAM回路のブロック図である。
【図4】図3のDRAM回路を有する構成要素の回路図である。
【図5】図3のDRAM回路を有する構成要素の回路図である。
【図6】この発明の第1実施の形態により構成された組込み型DRAM回路のブロック図である。
【図7】この発明の第1実施の形態により構成された組込み型DRAM回路のブロック図である。
【図8】この発明の第2実施の形態により構成された組込み型DRAM回路のブロック図である。
【図9】この発明の第3実施の形態により構成された組込み型DRAM回路のブロック図である。
【図10】この発明により構成された組込み型DRAM回路を使用するコンピュータシステムのブロック図である。
Claims (70)
- 第1方向に互いに隣接して配置された第1の対のデータ経路回路と、
前記第1の対のデータ経路回路の各々に接続されかつ前記第1の対のデータ経路回路に対して前記第1方向に配置されたメモリセルのブロックであって、前記ブロックの各々の前記メモリセルが行及び列を有するアレイの中に構成される少なくとも1つのブロックと
を有するメモリ装置。 - 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの2つに関連しかつ隣接して位置決めされ、前記メモリのブロックの両方が関連データ経路回路の同一側にある請求項1に記載のメモリ装置。
- 前記データ経路回路の各々が前記第2方向に前記メモリのブロックの少なくとも別の2つに関連する請求項2に記載のメモリ装置。
- 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの4つに関連しかつ隣接して位置決めされ、前記メモリのブロックの4つすべてが関連データ経路回路の同一側にある請求項1に記載のメモリ装置。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の4つと関連する請求項4に記載のメモリ装置。
- 前記第1方向に互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向に前記第2の対のデータ経路回路の各々に接続されたメモリセルの少なくとも1つのブロックと
をさらに有するメモリ装置であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ接続された複数のデジットラインと、
前記ブロックの前記ワードラインに接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインに接続され、前記データ経路回路のそれぞれ1つと前記センス増幅器回路との間にデータを転送する複数のデータ転送ラインを有するセンス増幅器回路と
を有し、
前記第2の対のデータ経路回路及びメモリセルのそれらの関連ブロックが前記第1の対のデータ経路回路及びメモリセルのそれらの関連ブロックに対して前記第1方向に垂直な第2方向に配置されている請求項1に記載のメモリ装置。 - センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから前記隣接ブロックの1つに関連データ経路回路へ選択的に結合する選択回路であって、前記関連データ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路をさらに有する請求項6に記載のメモリ装置。
- 各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有する書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有する読取りドライバ回路と
を有する請求項7に記載のメモリ装置。 - メモリセルの各ブロックには前記ブロックの反対側に配置された2つの行デコーダが含まれ、前記行デコーダがブロック内のほほかのワードラインをそれぞれ活動化する請求項7に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも64kメモリセルを有する請求項1に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも128kメモリセルを有する請求項1に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも256kメモリセルを有する請求項1に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも512kメモリセルを有する請求項1に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも1024kメモリセルを有する請求項1に記載のメモリ装置。
- 半導体装置に存在する少なくとも1つのメモリモジュールを有するメモリ回路であって、各メモリモジュールが、
第1方向に互いに隣接して配置された第1の対のデータ経路回路と、
前記第1の対のデータ経路回路の各々に接続されかつ前記第1の対のデータ経路回路に対して前記第1方向に配置されたメモリセルの少なくとも1つのブロックであって、前記ブロックの各々の前記メモリセルが行及び列を有するアレイに構成されるブロックと、
前記メモリモジュールに接続された列デコーダと
を有するメモリ回路。 - 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの2つと関連しかつ前記メモリのブロックの2つに隣接して位置決めされ、前記メモリのブロックの両方が関連データ経路回路の同一側にある請求項15に記載のメモリ装置。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の2つと関連する請求項16に記載のメモリ装置。
- 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの4つに関連しかつ隣接して位置決めされ、前記メモリのブロックの4つすべてが関連データ経路回路の同一側にある請求項15に記載のメモリ装置。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の2つと関連する請求項18に記載のメモリ装置。
- 前記メモリモジュールが、
前記第1方向に互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向に前記第2の対のデータ経路回路の各々に接続されたメモリセルの少なくとも1つのブロックと
をさらに有するメモリ回路であって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ接続された複数のデジットラインと、
前記ワードラインに接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインに接続され、前記データ経路回路のそれぞれ1つと前記センス増幅器回路間にデータを転送する複数のデータ転送ラインを有するセンス増幅器回路と
を有し、
前記第2の対のデータ経路回路及びメモリのそれらの関連ブロックが前記第1の対のデータ経路回路及びメモリセルのそれらの関連ブロックに対して前記第1方向に垂直な第2方向に配置されている請求項15に記載のメモリ装置。 - 前記メモリモジュールがセンス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから前記隣接ブロックの1つに関連データ経路回路へ選択的に結合する選択回路であって、前記関連データ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路をさらに有する請求項20に記載のメモリ装置。
- 各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有する書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有する読取りドライバ回路と
を有する請求項20に記載のメモリ装置。 - メモリセルの各ブロックには前記ブロックの反対側に配置された2つの行デコーダが含まれ、前記行デコーダがブロック内のほほかのワードラインをそれぞれ活動化する請求項20に記載のメモリ装置。
- 少なくとも2つのメモリモジュールが前記列デコーダに接続されかつ第1方向に垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
- 少なくとも4つのメモリモジュールが前記列デコーダに接続されかつ第1方向に垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
- 前記少なくとも4つのメモリモジュールが第1方向で2つの列の中に構成されている請求項25に記載のメモリ装置。
- 少なくとも8つのメモリモジュールが前記列デコーダに接続されかつ第1方向に垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のメモリ装置。
- 前記少なくとも8つのメモリモジュールが第1方向で、2つの列の中に構成されている請求項27に記載のメモリ装置。
- 前記メモリ回路がSGRAMメモリ回路である請求項15に記載のメモリ装置。
- 前記メモリ回路がDRAMメモリ回路である請求項15に記載のメモリ装置。
- 前記メモリ回路がRAMメモリ回路である請求項15に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも64kメモリセルを有する請求項15に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも128kメモリセルを有する請求項15に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも256kメモリセルを有する請求項15に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも512kメモリセルを有する請求項15に記載のメモリ装置。
- 前記メモリのブロックの各々が少なくとも1024kメモリセルを有する請求項15に記載のメモリ装置。
- プロセッサと、
列デコーダに接続されたメモリにより構成された前記プロセッサに接続された半導体装置であって、前記メモリモジュールの各々が、
第1方向に互いに隣接して配置された第1の対のデータ経路回路と、
前記第1の対のデータ経路回路の各々に接続されかつ前記第1の対のデータ経路回路に対して前記第1方向に配置されたメモリセルのブロックであって、前記ブロックの各々の前記メモリセルが行及び列を有するアレイの中に構成される少なくとも1つのブロックと
を有する半導体装置と
を有するコンピュータシステム。 - 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの2つに関連しかつ隣接して位置決めされ、前記メモリのブロックの両方が関連データ経路回路の同一側にある請求項37に記載のシステム。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の2つに関連する請求項38に記載のシステム。
- 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの4つに関連しかつ隣接して位置決めされ、前記メモリのブロックの4つすべてが関連データ経路回路の同一側にある請求項37に記載のシステム。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の4つと関連する請求項40に記載のシステム。
- 前記メモリモジュールが、
前記第1方向に互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路と、
前記第1方向に前記第2の対のデータ経路回路の各々に接続されたメモリセルの少なくとも1つのブロックと
をさらに有するコンピュータシステムであって、
メモリセルの前記ブロックの各々が、
前記ブロックのメモリセルの行にそれぞれ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ接続された複数のデジットラインと、
前記ブロックの前記ワードラインに接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインに接続され、前記データ経路回路のそれぞれ1つと前記センス増幅器回路間にデータを転送する複数のデータ転送ラインを有するセンス増幅器回路と
を有し、
前記第2の対のデータ経路回路及びメモリセルのそれらの関連ブロックが前記第1の対のデータ経路回路及びメモリセルのそれらの関連ブロックに対して前記第1方向に垂直な第2方向に配置されている請求項1に記載のシステム。 - センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから前記隣接ブロックの1つに関連データ経路回路へ選択的に結合する選択回路であって、前記関連データ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路をさらに有する請求項42に記載のシステム。
- 各データ経路回路が、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有する書込みドライバ回路と、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有する読取りドライバ回路と
を有する請求項42に記載のシステム。 - メモリセルの各ブロックには前記ブロックの反対側に配置された2つの行デコーダが含まれ、前記行デコーダが前記ブロック内のほほかのワードラインをそれぞれ活動化する請求項42に記載のシステム。
- 少なくとも2つのメモリモジュールが前記列デコーダに接続されかつ第1方向に垂直な第2方向で、半導体装置上に位置決めされている請求項37に記載のシステム。
- 少なくとも4つのメモリモジュールが前記列デコーダに接続されかつ第1方向に垂直な第2方向で、半導体装置上に位置決めされている請求項15に記載のシステム。
- 前記少なくとも4つのメモリモジュールが第1方向で2つの列の中に構成されている請求項47に記載のシステム。
- 少なくとも8つのメモリモジュールが前記列デコーダに接続されかつ第1方向に垂直な第2方向で、半導体装置上に位置決めされている請求項37に記載のシステム。
- 前記少なくとも8つのメモリモジュールが第1方向で2つの列の中に構成されている請求項49に記載のシステム。
- 前記半導体装置がSGRAMメモリ回路である請求項37に記載のシステム。
- 前記半導体装置がDRAMメモリ回路である請求項37に記載のシステム。
- 前記半導体装置がRAMメモリ回路である請求項37に記載のシステム。
- 前記メモリのブロックの各々が少なくとも64kメモリセルを有する請求項37に記載のシステム。
- 前記メモリのブロックの各々が少なくとも128kメモリセルを有する請求項37に記載のシステム。
- 前記メモリのブロックの各々が少なくとも256kメモリセルを有する請求項37に記載のシステム。
- 前記メモリのブロックの各々が少なくとも512kメモリセルを有する請求項37に記載のシステム。
- 前記メモリのブロックの各々が少なくとも1024kメモリセルを有する請求項37に記載のシステム。
- メモリセルの少なくとも第1及び第2アレイと第1データ経路回路とを有するメモリ回路であって、前記アレイの各々が前記第1データ経路回路に接続されたメモリ回路を動作する方法であって、
前記第1データ経路回路と関連しかつ前記第1データ経路回路に接続されたメモリセルの前記第1アレイのメモリセルの行に接続された複数のワードラインの1つを活動化するステップと、
活動化前記第1ワードラインの1つを有する前記第1アレイのメモリセルの列に接続された複数の第1デジットラインを活動化するステップと、
前記活動化第1ワードライン、第1デジットライン及び前記第1データ経路回路と関連しかつ接続されたメモリセル間にデータを転送するステップと、
前記データ経路回路と関連しかつ接続された前記第2アレイのメモリセルの行に接続された複数の第2ワードラインの1つを活動化するステップと、
活動化前記第2ワードラインの1つを有する前記第2アレイのメモリセルの列に接続された複数の第2デジットラインを活動化するステップと、
前記活動化第2ワードライン、前記第2アレイの第2デジットライン及び前記第1データ経路回路と関連しかつ接続されたメモリセル間にデータを転送するステップと
を有し、
前記第1及び第2アレイと前記第1データ経路回路のメモリセルとの間のデータ転送が1回に前記第1及び第2アレイの1つのみによって選択的に実行される方法。 - 前記メモリ回路には第2データ経路回路が含まれ、前記第1及び第2アレイが前記第2データ経路回路に接続される前記方法が、
前記第2データ経路回路と関連しかつ前記第2データ経路回路に接続されたメモリセルの前記第1アレイのメモリセルの行に接続された複数の第1ワードラインの1つを活動化するステップと、
活動化前記第1ワードラインの1つを有する前記第1アレイのメモリセルの列に接続された複数の第1デジットラインを活動化するステップと、
前記活動化第1ワードライン、第1デジットライン及び前記第2データ経路回路と関連しかつ接続されたメモリセル間にデータを転送するステップと
をさらに有する請求項59に記載の方法。 - 前記メモリ回路には第2データ経路回路が含まれ、前記第1及び第2アレイが前記第2データ経路回路に接続される前記方法が、
前記第2データ経路回路と関連しかつ接続されたメモリセルの前記第2アレイのメモリセルの行に接続された複数の第2ワードラインの1つを活動化するステップと、
活動化前記第2ワードラインの1つを有する前記第2アレイのメモリセルの列に接続された複数の第2デジットラインを活動化するステップと、
前記活動化第2ワードライン、第2デジットライン及び前記第2データ経路回路と関連しかつ接続されたメモリセル間にデータを転送するステップと
をさらに有する請求項59に記載の方法。 - 第1方向に互いに隣接して配置された第1の対のデータ経路回路を形成するステップと、
第1の対のデータ経路回路の各々に接続されかつ前記第1データ経路回路に対して前記第2方向に配置されたメモリセルであって、前記ブロックの各々の前記メモリセルが行及び列を有するアレイの中に構成されるメモリセルの少なくとも1つのブロックを形成するステップと、
メモリの前記ブロックに接続された列デコーダを形成するステップと
を有するメモリ回路の製造方法。 - 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの2つに関連しかつ隣接して位置決めされ、前記メモリのブロックの両方が関連データ経路回路の同一側にある請求項62に記載の方法。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の2つに関連する請求項63に記載の方法。
- 前記データ経路回路の各々が前記第1方向に前記メモリのブロックの4つに関連しかつ隣接して位置決めされ、前記メモリのブロックの4つすべてが関連データ経路回路の同一側にある請求項62に記載の方法。
- 前記データ経路回路の各々が第2方向に前記メモリのブロックの少なくとも別の4つと関連する請求項65に記載の方法。
- 第1方向に互いに隣接して配置された少なくとも1つの第2の対のデータ経路回路を形成するステップと、
前記第1方向に前記第2データ経路回路の各々に接続されたメモリセルの少なくとも1つのブロックを形成するステップであって、メモリセルの各ブロックが
前記ブロックのメモリセルの行にそれぞれ接続された複数のワードラインと、
前記ブロックのメモリセルの列にそれぞれ接続された複数のデジットラインと、
前記ブロックの前記ワードラインに接続された少なくとも1つの行デコーダと、
前記メモリセルからデータを読取りかつ前記メモリセルにデータを書込む複数のセンス増幅器回路であって、前記ブロックの前記デジットラインに接続され、前記データ経路回路のそれぞれ1つと前記センス増幅器回路間にデータを転送する複数のデータ転送ラインを有するセンス増幅器回路と
を有し、
前記第2の対のデータ経路回路及びメモリセルのそれらの関連ブロックが前記第1の対のデータ経路回路及びメモリセルのそれらの関連ブロックに対して前記第1方向に垂直な第2方向に配置されるメモリセルの少なくとも1つのブロックを形成するステップと
をさらに有する請求項62に記載の方法。 - センス増幅器回路を前記第2方向に配置されたメモリの隣接ブロックから前記隣接ブロックの1つに関連データ経路回路へ選択的に結合する選択回路であって、前記関連データ経路回路が前記隣接ブロックの選択された1つからデータを読取りまたは前記隣接ブロックの選択された1つにデータを書込む選択回路を形成するステップをさらに有する請求項67に記載の方法。
- データ経路回路の前記少なくとも1つの第2データ経路回路を形成するステップが、
前記センス増幅器回路に接続可能な複数の書込みドライバ回路であって、各々がデータを前記センス増幅器回路に入力するデータ書込みラインを有する書込みドライバ回路を形成するステップと、
前記センス増幅器回路に接続可能な複数の読取りドライバ回路であって、各々がデータを前記センス増幅器回路から出力するデータ読取りラインを有する読取りドライバ回路を形成するステップと
を有する請求項67に記載の方法。 - メモリセルの各ブロックには前記ブロックの反対側に配置された2つの行デコーダが含まれ、前記行デコーダがブロック内のほほかのワードラインをそれぞれ活動化する請求項67に記載のメモリ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/137,526 US6141286A (en) | 1998-08-21 | 1998-08-21 | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines |
PCT/US1999/018765 WO2000011676A1 (en) | 1998-08-21 | 1999-08-18 | An embedded dram architecture with local data drivers and programmable number of data read and data write lines |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004500673A true JP2004500673A (ja) | 2004-01-08 |
JP2004500673A5 JP2004500673A5 (ja) | 2005-01-27 |
Family
ID=22477833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000566853A Pending JP2004500673A (ja) | 1998-08-21 | 1999-08-18 | ローカルデータドライバと、プログラム可能な数のデータ読取り及びデータ書込みラインとを有する埋込み型dramアーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (2) | US6141286A (ja) |
JP (1) | JP2004500673A (ja) |
KR (1) | KR100676864B1 (ja) |
TW (1) | TW507213B (ja) |
WO (1) | WO2000011676A1 (ja) |
Families Citing this family (176)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6611465B2 (en) * | 2000-02-02 | 2003-08-26 | Broadcom Corporation | Diffusion replica delay circuit |
US6417697B2 (en) | 2000-02-02 | 2002-07-09 | Broadcom Corporation | Circuit technique for high speed low power data transfer bus |
US6492844B2 (en) | 2000-02-02 | 2002-12-10 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
US6603712B2 (en) | 2000-02-02 | 2003-08-05 | Broadcom Corporation | High precision delay measurement circuit |
US6937538B2 (en) * | 2000-02-02 | 2005-08-30 | Broadcom Corporation | Asynchronously resettable decoder for a semiconductor memory |
US6745354B2 (en) | 2000-02-02 | 2004-06-01 | Broadcom Corporation | Memory redundancy implementation |
US6411557B2 (en) * | 2000-02-02 | 2002-06-25 | Broadcom Corporation | Memory architecture with single-port cell and dual-port (read and write) functionality |
US7173867B2 (en) * | 2001-02-02 | 2007-02-06 | Broadcom Corporation | Memory redundancy circuit techniques |
US6414899B2 (en) * | 2000-02-02 | 2002-07-02 | Broadcom Corporation | Limited swing driver circuit |
US8164362B2 (en) * | 2000-02-02 | 2012-04-24 | Broadcom Corporation | Single-ended sense amplifier with sample-and-hold reference |
US6724681B2 (en) * | 2000-02-02 | 2004-04-20 | Broadcom Corporation | Asynchronously-resettable decoder with redundancy |
US6535025B2 (en) | 2000-02-02 | 2003-03-18 | Broadcom Corp. | Sense amplifier with offset cancellation and charge-share limited swing drivers |
US6704828B1 (en) * | 2000-08-31 | 2004-03-09 | Micron Technology, Inc. | System and method for implementing data pre-fetch having reduced data lines and/or higher data rates |
JP2002184188A (ja) * | 2000-12-18 | 2002-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6714467B2 (en) * | 2002-03-19 | 2004-03-30 | Broadcom Corporation | Block redundancy implementation in heirarchical RAM's |
KR100414715B1 (ko) * | 2001-07-03 | 2004-01-13 | (주)실리콘세븐 | 메모리 어레이별 구동이 가능한 분할 워드라인 구조의반도체 메모리 장치 |
ITRM20010516A1 (it) * | 2001-08-29 | 2003-02-28 | Micron Technology Inc | Architettura a schiera di memorie flash. |
US6594195B2 (en) | 2001-09-17 | 2003-07-15 | Cascade Semiconductor Corporation | Low-power, high-density semiconductor memory device |
KR100800105B1 (ko) * | 2001-11-30 | 2008-02-01 | 매그나칩 반도체 유한회사 | 임베디드 디램 |
US6728159B2 (en) * | 2001-12-21 | 2004-04-27 | International Business Machines Corporation | Flexible multibanking interface for embedded memory applications |
US7076678B2 (en) * | 2002-02-11 | 2006-07-11 | Micron Technology, Inc. | Method and apparatus for data transfer |
JP2004111643A (ja) * | 2002-09-18 | 2004-04-08 | Toshiba Corp | 半導体記憶装置、及び、その制御方法 |
US6882590B2 (en) * | 2003-01-29 | 2005-04-19 | Micron Technology, Inc. | Multiple configuration multiple chip memory device and method |
JP3967704B2 (ja) * | 2003-09-25 | 2007-08-29 | 株式会社東芝 | 半導体記憶装置とそのテスト方法 |
JP2005340227A (ja) * | 2004-05-24 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置と半導体装置 |
US7236385B2 (en) * | 2004-06-30 | 2007-06-26 | Micron Technology, Inc. | Memory architecture |
KR100614660B1 (ko) * | 2005-06-01 | 2006-08-22 | 삼성전자주식회사 | 반도체 기억 장치의 데이터 라인 및 그 형성방법 |
US7352649B2 (en) * | 2005-07-21 | 2008-04-01 | Micron Technology, Inc. | High speed array pipeline architecture |
TWI539453B (zh) * | 2010-09-14 | 2016-06-21 | 半導體能源研究所股份有限公司 | 記憶體裝置和半導體裝置 |
US8570824B2 (en) * | 2012-01-24 | 2013-10-29 | Apple Inc. | Memory having isolation units for isolating storage arrays from a shared I/O during retention mode operation |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US8964496B2 (en) * | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) * | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
WO2016126474A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for parallel writing to multiple memory device locations |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
CN107408408B (zh) | 2015-03-10 | 2021-03-05 | 美光科技公司 | 用于移位决定的装置及方法 |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
EP3268965A4 (en) | 2015-03-12 | 2018-10-03 | Micron Technology, INC. | Apparatuses and methods for data movement |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
EP3507831B1 (en) | 2016-08-31 | 2021-03-03 | Micron Technology, Inc. | Memory arrays |
KR102208380B1 (ko) | 2016-08-31 | 2021-01-28 | 마이크론 테크놀로지, 인크 | 메모리 셀들 및 메모리 어레이들 |
US10355002B2 (en) | 2016-08-31 | 2019-07-16 | Micron Technology, Inc. | Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
WO2018044453A1 (en) | 2016-08-31 | 2018-03-08 | Micron Technology, Inc. | Memory cells and memory arrays |
KR102134532B1 (ko) | 2016-08-31 | 2020-07-20 | 마이크론 테크놀로지, 인크 | 메모리 셀들 및 메모리 어레이들 |
WO2018044458A1 (en) | 2016-08-31 | 2018-03-08 | Micron Technology, Inc. | Memory arrays |
KR102195321B1 (ko) | 2016-08-31 | 2020-12-24 | 마이크론 테크놀로지, 인크 | 감지 증폭기 구성물 |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
CN207637499U (zh) | 2016-11-08 | 2018-07-20 | 美光科技公司 | 用于形成在存储器单元阵列上方的计算组件的设备 |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US11211384B2 (en) | 2017-01-12 | 2021-12-28 | Micron Technology, Inc. | Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
KR102359067B1 (ko) * | 2017-08-29 | 2022-02-08 | 마이크론 테크놀로지, 인크 | 메모리 회로 |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159564A (ja) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPH07161183A (ja) * | 1993-12-07 | 1995-06-23 | Hitachi Ltd | 半導体記憶装置 |
JPH0896571A (ja) * | 1994-09-22 | 1996-04-12 | Toshiba Microelectron Corp | ダイナミック型メモリ |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3686640A (en) * | 1970-06-25 | 1972-08-22 | Cogar Corp | Variable organization memory system |
JPS573289A (en) * | 1980-06-04 | 1982-01-08 | Hitachi Ltd | Semiconductor storing circuit device |
US4739497A (en) * | 1981-05-29 | 1988-04-19 | Hitachi, Ltd. | Semiconductor memory |
US4611299A (en) * | 1982-02-22 | 1986-09-09 | Hitachi, Ltd. | Monolithic storage device |
JPS58147884A (ja) * | 1982-02-26 | 1983-09-02 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
US4618947B1 (en) * | 1984-07-26 | 1998-01-06 | Texas Instruments Inc | Dynamic memory with improved address counter for serial modes |
NL8600099A (nl) * | 1986-01-20 | 1987-08-17 | Philips Nv | Niet-vluchtig, programmeerbaar halfgeleidergeheugen. |
JPS62192086A (ja) * | 1986-02-18 | 1987-08-22 | Matsushita Electronics Corp | 半導体記憶装置 |
JP2714944B2 (ja) * | 1987-08-05 | 1998-02-16 | 三菱電機株式会社 | 半導体記憶装置 |
US4807191A (en) * | 1988-01-04 | 1989-02-21 | Motorola, Inc. | Redundancy for a block-architecture memory |
JP2547615B2 (ja) * | 1988-06-16 | 1996-10-23 | 三菱電機株式会社 | 読出専用半導体記憶装置および半導体記憶装置 |
US5042011A (en) * | 1989-05-22 | 1991-08-20 | Micron Technology, Inc. | Sense amplifier pulldown device with tailored edge input |
JPH0778994B2 (ja) * | 1989-10-11 | 1995-08-23 | 三菱電機株式会社 | 半導体記憶装置 |
US5291045A (en) * | 1991-03-29 | 1994-03-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device using a differential cell in a memory cell |
US5625602A (en) * | 1991-11-18 | 1997-04-29 | Kabushiki Kaisha Toshiba | NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines |
US5280205A (en) * | 1992-04-16 | 1994-01-18 | Micron Technology, Inc. | Fast sense amplifier |
US5280447A (en) * | 1992-06-19 | 1994-01-18 | Intel Corporation | Floating gate nonvolatile memory with configurable erasure blocks |
US5305281A (en) * | 1992-08-06 | 1994-04-19 | National Semiconductor Corporation | Multiple array memory device with staggered read/write for high speed data access |
US5402379A (en) * | 1993-08-31 | 1995-03-28 | Sgs-Thomson Microelectronics, Inc. | Precharge device for an integrated circuit internal bus |
US5506810A (en) * | 1994-08-16 | 1996-04-09 | Cirrus Logic, Inc. | Dual bank memory and systems using the same |
US5544113A (en) * | 1994-11-30 | 1996-08-06 | International Business Machines Corporation | Random access memory having a flexible array redundancy scheme |
KR0144901B1 (ko) * | 1995-04-24 | 1998-08-17 | 김광호 | 트리플 포트 반도체 메모리장치 |
JP3607407B2 (ja) * | 1995-04-26 | 2005-01-05 | 株式会社日立製作所 | 半導体記憶装置 |
US5654932A (en) * | 1995-10-04 | 1997-08-05 | Cirrus Logic, Inc. | Memory devices with selectable access type and methods using the same |
US5617555A (en) * | 1995-11-30 | 1997-04-01 | Alliance Semiconductor Corporation | Burst random access memory employing sequenced banks of local tri-state drivers |
US5703810A (en) * | 1995-12-15 | 1997-12-30 | Silicon Graphics, Inc. | DRAM for texture mapping |
KR0172426B1 (ko) * | 1995-12-21 | 1999-03-30 | 김광호 | 반도체 메모리장치 |
US5608668A (en) * | 1995-12-22 | 1997-03-04 | Micron Technology, Inc. | Dram wtih open digit lines and array edge reference sensing |
AU1752297A (en) * | 1996-01-24 | 1997-08-20 | Cypress Semiconductor Corp. | Interdigitated memory array |
JPH09231740A (ja) * | 1996-02-21 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
US5627785A (en) * | 1996-03-15 | 1997-05-06 | Micron Technology, Inc. | Memory device with a sense amplifier |
US5717629A (en) * | 1996-10-24 | 1998-02-10 | Yin; Ronald Loh-Hwa | Memory circuit and method of operation therefor |
JPH1186541A (ja) * | 1997-09-02 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1998
- 1998-08-21 US US09/137,526 patent/US6141286A/en not_active Expired - Lifetime
-
1999
- 1999-08-18 KR KR1020017002200A patent/KR100676864B1/ko not_active IP Right Cessation
- 1999-08-18 WO PCT/US1999/018765 patent/WO2000011676A1/en active IP Right Grant
- 1999-08-18 JP JP2000566853A patent/JP2004500673A/ja active Pending
- 1999-10-26 TW TW088114238A patent/TW507213B/zh not_active IP Right Cessation
-
2000
- 2000-01-14 US US09/482,912 patent/US6166942A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159564A (ja) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | ダイナミック型半導体記憶装置 |
JPH07161183A (ja) * | 1993-12-07 | 1995-06-23 | Hitachi Ltd | 半導体記憶装置 |
JPH0896571A (ja) * | 1994-09-22 | 1996-04-12 | Toshiba Microelectron Corp | ダイナミック型メモリ |
Also Published As
Publication number | Publication date |
---|---|
KR100676864B1 (ko) | 2007-02-05 |
WO2000011676A1 (en) | 2000-03-02 |
US6166942A (en) | 2000-12-26 |
TW507213B (en) | 2002-10-21 |
KR20010072823A (ko) | 2001-07-31 |
US6141286A (en) | 2000-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6166942A (en) | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines | |
JP2004500673A5 (ja) | ||
US6381190B1 (en) | Semiconductor memory device in which use of cache can be selected | |
KR100228454B1 (ko) | 다수의 뱅크를 갖는 반도체 메모리 장치 | |
US5509132A (en) | Semiconductor memory device having an SRAM as a cache memory integrated on the same chip and operating method thereof | |
EP0591811B1 (en) | Dynamic random access memory device having a parallel testing mode for producing arbitrary test pattern | |
US7505353B2 (en) | Multi-port semiconductor memory device having variable access paths and method | |
US7616518B2 (en) | Multi-port memory device with serial input/output interface | |
US7136316B2 (en) | Method and apparatus for data compression in memory devices | |
KR100745369B1 (ko) | 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치 | |
JP2673390B2 (ja) | マルチポートメモリ | |
US7990798B2 (en) | Integrated circuit including a memory module having a plurality of memory banks | |
JP5599969B2 (ja) | マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム | |
US6339817B1 (en) | Semiconductor memory including main and sub memory portions having plural memory cell groups and a bidirectional data transfer circuit | |
KR20090008519A (ko) | 공유 레지스터를 갖는 멀티패쓰 억세스블 반도체 메모리장치 및 그에 따른 공유 레지스터 운영방법 | |
JP3918317B2 (ja) | 半導体記憶装置 | |
US6449198B1 (en) | Semiconductor memory device | |
US20060023525A1 (en) | Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface | |
US20030116763A1 (en) | Semiconductor integrated circuit device | |
US6876557B2 (en) | Unified SRAM cache system for an embedded DRAM system having a micro-cell architecture | |
US5517442A (en) | Random access memory and an improved bus arrangement therefor | |
KR20090005786A (ko) | 메모리 사용확장 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치 및 그에 따른 메모리 사용확장 방법 | |
KR100275724B1 (ko) | 테스트 타임이 감소되는 고속 반도체 메모리 장치의 입출력 회로 | |
JP2000021200A (ja) | 半導体記憶装置 | |
JP3821621B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20010221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20010223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20021211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20021211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070115 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090226 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090316 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100915 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100921 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101118 |