JP2004134788A5 - - Google Patents

Claims (12)

1. 銅を主成分とする第１の導電膜と、銅の拡散に対するバリア性を有する第２の導電膜とを少なくとも有する積層膜からなる配線を有する半導体装置の作製方法であって、
   絶縁表面上に前記第１の導電膜を形成し、
   前記第１の導電膜をエッチング法により所望の形状とし、
   所望の形状とした前記第１の導電膜上に開口部を有するマスクを用いて前記第２の導電膜を形成し、
   ドライエッチング法により前記第２の導電膜の幅を細くすることを特徴とする半導体装置の作製方法。
2. 不純物領域を一部に含む半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタ上に層間絶縁膜を形成し、
   前記層間絶縁膜の一部に前記不純物領域に達するコンタクトホールを形成し、
   前記コンタクトホールを介して前記不純物領域と電気的に接続されるように、銅の拡散に対するバリア性を有する第１の導電膜を前記層間絶縁膜上に形成し、
   前記第１の導電膜をエッチング法により所望の形状とし、
   所望の形状とした前記第１の導電膜上に開口部を有するマスクを用いて銅を主成分とする第２の導電膜を形成し、
   ドライエッチング法により前記第２の導電膜の幅を細くして、前記第１の導電膜及び前記第２の導電膜の積層膜からなる配線を形成することを特徴とする半導体装置の作製方法。
3. 絶縁表面上に半導体層を形成し、
   前記半導体層上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に銅の拡散に対するバリア性を有する第１の導電膜を形成し、
   前記第１の導電膜をエッチング法により所望の形状とし、
   所望の形状とした前記第１の導電膜上に開口部を有するマスクを用いて銅を主成分とする第２の導電膜を形成し、
   ドライエッチング法により前記第２の導電膜の幅を細くすることを特徴とする半導体装置の作製方法。
4. 絶縁表面上に半導体層を形成し、
   前記半導体層上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に銅の拡散に対するバリア性を有する第１の導電膜を形成し、
   前記第１の導電膜をエッチング法により所望の形状とし、
   所望の形状とした前記第１の導電膜上に開口部を有するマスクを用いて銅を主成分とする第２の導電膜を形成し、
   ドライエッチング法により前記第２の導電膜の幅を細くして、前記第１の導電膜及び前記第２の導電膜の積層膜からなる第１の配線を形成し、
   前記第１の配線をマスクとして前記半導体層に不純物元素を添加して不純物領域を形成し、
   前記第１の配線を覆って層間絶縁膜を形成し、
   前記層間絶縁膜の一部に前記不純物領域に達するコンタクトホールを形成し、
   前記コンタクトホールを介して前記不純物領域と電気的に接続されるように、銅の拡散に対するバリア性を有する第３の導電膜を前記層間絶縁膜上に形成し、
   前記第３の導電膜をエッチング法により所望の形状とし、
   所望の形状とした前記第３の導電膜上に開口部を有するマスクを用いて銅を主成分とする第４の導電膜を形成し、
   ドライエッチング法により前記第４の導電膜の幅を細くして、前記第３の導電膜及び前記第４の導電膜の積層膜からなる第２の配線を形成することを特徴とする半導体装置の作製方法。
5. 請求項４において、前記第４の導電膜を覆って、窒化珪素または窒化酸化珪素からなる絶縁膜を形成することを特徴とする半導体装置の作製方法。
6. 請求項１乃至５のいずれか一において、前記第１の導電膜として、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＣ、ＴａＣ、または珪素を含む導電膜を用いることを特徴とする半導体装置の作製方法。
7. 請求項１乃至５のいずれか一において、前記第１の導電膜として、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＣ、ＴａＣ、または珪素を含む導電膜のいずれか一種とＴｉを主成分とする材料との積層膜を用いることを特徴とする半導体装置の作製方法。
8. 請求項１乃至５のいずれか一において、前記第１の導電膜として、Ｔｉ、Ａｌ、Ｔａ、Ｗのいずれか一種又は複数種で形成された導電膜上に、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＣ、ＴａＣ、または珪素を含む導電膜のいずれか一種からなる導電膜が形成された積層膜を用いることを特徴とする半導体装置の作製方法。
9. 請求項１乃至８のいずれか一において、前記第２の導電膜を覆って、窒化珪素、窒化酸化珪素、窒化アルミニウム、窒化酸化アルミニウム、ダイヤモンドライクカーボン膜、または窒化炭素からなる絶縁膜を形成することを特徴とする半導体装置の作製方法。
10. 請求項１乃至９のいずれか一において、所望の形状とした前記第１の導電膜の幅は、３０〜４０μｍであることを特徴とする半導体装置の作製方法。
11. 請求項１乃至１０のいずれか一において、前記第２の導電膜の幅は、５〜２０μｍであることを特徴とする半導体装置の作製方法。
12. 請求項１乃至１１のいずれか一において、前記第２の導電膜の膜厚は、０．１〜１μｍであることを特徴とする半導体装置の作製方法。