JP2010272598A5 - 半導体装置 - Google Patents

Description

なお、本実施形態では、ヒューズ素子のシリコン層３４の表面全面にシリサイド層７５を形成する例を示したが、コンタクトプラグ８０とコンタクトプラグ８２を電気的に接続する範囲であれば、シリコン層３４の表面全面に形成する必要はないことは言うまでもない。上記実施形態によれば、以下の発明が開示されている。
（付記１）
基板上に抵抗素子を備える半導体装置であって、
前記抵抗素子は、
金属膜と、
前記金属膜の上に設けられた絶縁膜と、
前記絶縁膜の上に設けられたシリコン抵抗層と、
からなることを特徴とする半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記絶縁膜はシリコン酸化膜、シリコン窒化膜、ＨｆＳｉＯＮ、ＨｆＯ _２ 、ＺｒＯ _２ 、ＨｆＡｌＯ、Ａｌ _２ Ｏ _３ から選ばれる少なくとも一つを有する半導体装置。
（付記３）
付記１または２に記載の半導体装置において、
前記抵抗素子は、前記基板と前記金属膜との間に位置するゲート絶縁膜をさらに含むことを特徴とする半導体装置。
（付記４）
付記１乃至３いずれかに記載の半導体装置において、
前記基板は、素子分離領域と素子形成領域とに区画されており、
前記素子分離領域の少なくとも一部に前記抵抗素子を備え、
前記素子形成領域には、金属ゲート電極を有するＭＯＳトランジスタをさらに備えることを特徴とする半導体装置。
（付記５）
付記４に記載の半導体装置において、
前記ＭＯＳトランジスタは、
前記基板の前記素子形成領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた前記金属ゲート電極と、
前記金属ゲート電極の上に設けられたシリコン電極と、
を含むことを特徴とする半導体装置。
（付記６）
付記１乃至５いずれかに記載の半導体装置において、
前記抵抗素子は、前記シリコン抵抗層の上に互いに間隔を隔てて配置された第１のコンタクトプラグおよび第２のコンタクトプラグを有し、前記第１および第２のコンタクトプラグと前記シリコン抵抗層の間にシリサイド層が介在することを特徴とする半導体装置。
（付記７）
基板上に抵抗素子を備える半導体装置の製造方法であって、
前記基板の上に金属膜を形成する工程と、
前記金属膜の上に絶縁膜を形成する工程と、
前記絶縁膜の上にシリコン層を形成する工程を含み、
前記抵抗素子は、前記金属膜、前記絶縁膜、及び前記シリコン層を有することを特徴とする半導体装置の製造方法。
（付記８）
付記７に記載の半導体装置の製造方法において、
前記基板は、前記抵抗素子が少なくとも一部に形成される素子分離領域と、ＭＯＳトランジスタが形成される素子形成領域とに区画されており、
前記基板の上に前記金属膜を形成する工程は、前記素子分離領域において前記抵抗素子の金属膜を形成すると同時に、前記素子形成領域において前記ＭＯＳトランジスタの金属ゲート電極を形成する工程を含み、
前記金属膜の上に前記絶縁膜を形成する工程において、前記素子分離領域において前記抵抗素子の前記金属膜の上に前記絶縁膜を形成し、かつ前記金属ゲート電極の上に前記絶縁膜を形成せず、
前記絶縁膜の上に前記シリコン層を形成する工程は、前記素子分離領域において前記抵抗素子の前記絶縁膜の上にシリコン抵抗層を形成すると同時に、前記素子形成領域において前記ＭＯＳトランジスタの前記金属ゲート電極の上にシリコン電極を形成する工程と、を含む半導体装置の製造方法。
（付記９）
付記７または８に記載の半導体装置の製造方法において、
前記基板の上に前記金属膜を形成する工程の前に、前記基板の上にゲート絶縁膜を形成する工程をさらに含む、半導体装置の製造方法。
（付記１０）
付記９に記載の半導体装置の製造方法において、
前記基板の上に前記ゲート絶縁膜を形成する工程は、前記素子分離領域に前記金属膜の下に位置するゲート絶縁膜を形成すると同時に、前記素子形成領域に前記ＭＯＳトランジスタのゲート絶縁膜を形成する工程を含む、半導体装置の製造方法。

Claims (1)

1. 基板上に抵抗素子を備える半導体装置であって、
   前記抵抗素子は、
   金属膜と、
   前記金属膜の上に設けられた絶縁膜と、
   前記絶縁膜の上に設けられたシリコン抵抗層と、
   からなることを特徴とする半導体装置。