JPH08274093A - 半導体素子の金属配線形成方法 - Google Patents
半導体素子の金属配線形成方法Info
- Publication number
- JPH08274093A JPH08274093A JP7165795A JP7165795A JPH08274093A JP H08274093 A JPH08274093 A JP H08274093A JP 7165795 A JP7165795 A JP 7165795A JP 7165795 A JP7165795 A JP 7165795A JP H08274093 A JPH08274093 A JP H08274093A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- film
- thin film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 簡単な工程で、確実な金属配線を行うことが
できる半導体素子の金属配線形成方法を提供する。 【構成】 半導体基板１１の酸化膜１２上にＣｕにぬれ
易い材質のＴａ薄膜１３で配線パターンを形成する工程
と、その後Ｃｕを成膜し、３５０℃以上のアニール工程
を施し、Ｃｕ配線１４を形成する工程とを施すようにし
たものである。
できる半導体素子の金属配線形成方法を提供する。 【構成】 半導体基板１１の酸化膜１２上にＣｕにぬれ
易い材質のＴａ薄膜１３で配線パターンを形成する工程
と、その後Ｃｕを成膜し、３５０℃以上のアニール工程
を施し、Ｃｕ配線１４を形成する工程とを施すようにし
たものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子における金
属配線形成方法に係り、特に、銅（Ｃｕ）配線の形成方
法に関するものである。
属配線形成方法に係り、特に、銅（Ｃｕ）配線の形成方
法に関するものである。
【０００２】
【従来の技術】従来、半導体素子の金属配線は、アルミ
合金（例えばＡｌ−Ｓｉ−Ｃｕ）単層又は、高融点金属
（例えばＴｉＮ）とアルミ合金を積層した積層配線が用
いられている。しかし、アルミ合金は融点が低く、原子
量も小さいためエレクトロマイグレーションにより、Ａ
ｌが移動し、配線に欠陥が発生し易い。
合金（例えばＡｌ−Ｓｉ−Ｃｕ）単層又は、高融点金属
（例えばＴｉＮ）とアルミ合金を積層した積層配線が用
いられている。しかし、アルミ合金は融点が低く、原子
量も小さいためエレクトロマイグレーションにより、Ａ
ｌが移動し、配線に欠陥が発生し易い。
【０００３】そこで、エレクトロマイグレーションを起
こし難いＷを配線に用いる場合もあるが、配線の抵抗値
がＡｌの３〜５倍もあり、その用途は半導体素子内の配
線としては、伝送信号のスピードが要求されていない部
分に限られてしまう。そこで、Ａｌよりも比抵抗が低
く、且つ、エレクトロマイグレーション耐性のあるＣｕ
を配線として用いる試みが始められている。
こし難いＷを配線に用いる場合もあるが、配線の抵抗値
がＡｌの３〜５倍もあり、その用途は半導体素子内の配
線としては、伝送信号のスピードが要求されていない部
分に限られてしまう。そこで、Ａｌよりも比抵抗が低
く、且つ、エレクトロマイグレーション耐性のあるＣｕ
を配線として用いる試みが始められている。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｃｕ
は、その塩化物、フッ素化物の蒸気圧が低く、ドライエ
ッチングが極めて困難だという問題点があった。そのた
め、Ｃｕを配線に加工する苦肉の策として、図４に示す
ような方法が考案されている。すなわち、 （１）まず、図４（ａ）に示すように、半導体基板４１
上に形成した酸化膜４２上に、ホトリソ・エッチングに
より配線となる部分に溝４３を設け、密着層４４を形成
し、ＣＶＤでＣｕ膜４５を堆積する。
は、その塩化物、フッ素化物の蒸気圧が低く、ドライエ
ッチングが極めて困難だという問題点があった。そのた
め、Ｃｕを配線に加工する苦肉の策として、図４に示す
ような方法が考案されている。すなわち、 （１）まず、図４（ａ）に示すように、半導体基板４１
上に形成した酸化膜４２上に、ホトリソ・エッチングに
より配線となる部分に溝４３を設け、密着層４４を形成
し、ＣＶＤでＣｕ膜４５を堆積する。
【０００５】（２）次いで、図４（ｂ）に示すように、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）で全体を研磨することにより、溝４
３にＣｕ膜４５Ａを残すようにしている。しかし、この
ような方法は、金属を研磨する複雑な工程が必要とな
り、研磨の終点検知も困難である上、Ｃｕの十分なカバ
レージが必要なため、簡易なスパッタ法は使用できず、
ＣＶＤでＣｕを成膜する必要があった。
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）で全体を研磨することにより、溝４
３にＣｕ膜４５Ａを残すようにしている。しかし、この
ような方法は、金属を研磨する複雑な工程が必要とな
り、研磨の終点検知も困難である上、Ｃｕの十分なカバ
レージが必要なため、簡易なスパッタ法は使用できず、
ＣＶＤでＣｕを成膜する必要があった。
【０００６】本発明は、上記問題点を除去し、簡単な工
程で、確実な金属配線を行うことができる半導体素子の
金属配線形成方法を提供することを目的とする。
程で、確実な金属配線を行うことができる半導体素子の
金属配線形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （Ａ）半導体素子の金属配線形成方法において、半導体
基板の酸化膜上に配線金属にぬれ易い材質の金属薄膜で
配線パターンを形成する工程と、その後配線金属を成膜
し、アニール工程を施し、金属配線を形成する工程とを
施すようにしたものである。
成するために、 （Ａ）半導体素子の金属配線形成方法において、半導体
基板の酸化膜上に配線金属にぬれ易い材質の金属薄膜で
配線パターンを形成する工程と、その後配線金属を成膜
し、アニール工程を施し、金属配線を形成する工程とを
施すようにしたものである。
【０００８】（Ｂ）半導体素子の金属配線形成方法にお
いて、半導体基板の酸化膜上にＴａのようにＣｕにぬれ
易い材質の金属薄膜で配線パターンを形成する工程と、
その後Ｃｕを成膜し、３５０℃以上のアニール工程を施
し、Ｃｕ系配線を形成する工程とを施すようにしたもの
である。 （Ｃ）半導体素子の金属配線形成方法において、半導体
基板の酸化膜上にＴａのようにＣｕにぬれ易い材質の第
１の金属薄膜を形成する工程と、ＷのようにＣｕにぬれ
にくい材質の第２の金属薄膜を積層し、上層の第２の金
属薄膜をパターニングする工程と、その後Ｃｕを成膜
し、３５０℃以上のアニール工程を施し、Ｃｕ系配線を
形成する工程と、このＣｕ系配線をマスクに前記第２の
金属薄膜及び第１の金属薄膜をエッチングにより除去す
る工程とを施すようにしたものである。
いて、半導体基板の酸化膜上にＴａのようにＣｕにぬれ
易い材質の金属薄膜で配線パターンを形成する工程と、
その後Ｃｕを成膜し、３５０℃以上のアニール工程を施
し、Ｃｕ系配線を形成する工程とを施すようにしたもの
である。 （Ｃ）半導体素子の金属配線形成方法において、半導体
基板の酸化膜上にＴａのようにＣｕにぬれ易い材質の第
１の金属薄膜を形成する工程と、ＷのようにＣｕにぬれ
にくい材質の第２の金属薄膜を積層し、上層の第２の金
属薄膜をパターニングする工程と、その後Ｃｕを成膜
し、３５０℃以上のアニール工程を施し、Ｃｕ系配線を
形成する工程と、このＣｕ系配線をマスクに前記第２の
金属薄膜及び第１の金属薄膜をエッチングにより除去す
る工程とを施すようにしたものである。
【０００９】（Ｄ）半導体素子の金属配線形成方法にお
いて、半導体基板の酸化膜上にＷのようにＣｕのぬれ難
い材質の第１の金属薄膜を形成する工程と、Ｔａのよう
にＣｕにぬれやすい材質の第２の金属薄膜を積層し、上
層の第２の金属薄膜をパターニングする工程と、その後
Ｃｕを成膜し、３５０℃以上のアニール工程を施し、Ｃ
ｕ系配線を形成する工程と、このＣｕ系配線をマスクに
前記第２の金属薄膜及び第１の金属薄膜をエッチングに
より除去する工程とを施すようにしたものである。
いて、半導体基板の酸化膜上にＷのようにＣｕのぬれ難
い材質の第１の金属薄膜を形成する工程と、Ｔａのよう
にＣｕにぬれやすい材質の第２の金属薄膜を積層し、上
層の第２の金属薄膜をパターニングする工程と、その後
Ｃｕを成膜し、３５０℃以上のアニール工程を施し、Ｃ
ｕ系配線を形成する工程と、このＣｕ系配線をマスクに
前記第２の金属薄膜及び第１の金属薄膜をエッチングに
より除去する工程とを施すようにしたものである。
【００１０】（Ｅ）半導体素子の金属配線形成方法にお
いて、半導体基板の酸化膜上にホトリソ・エッチングに
より、配線部に相当する位置に溝を形成する工程と、全
面にＷのようにＣｕにぬれ難い材質の第１の金属薄膜を
形成する工程と、前記溝側壁にＴａのようなＣｕにぬれ
易い材質の第２の金属薄膜で自己整合的にサイドウォー
ルを形成する工程と、次いで、Ｃｕを成膜し、３５０℃
以上のアニール工程を施し、Ｃｕ系配線を形成する工程
と、次に、前記Ｃｕ系配線間の前記第１の金属薄膜をエ
ッチングにより除去する工程とを施すようにしたもので
ある。
いて、半導体基板の酸化膜上にホトリソ・エッチングに
より、配線部に相当する位置に溝を形成する工程と、全
面にＷのようにＣｕにぬれ難い材質の第１の金属薄膜を
形成する工程と、前記溝側壁にＴａのようなＣｕにぬれ
易い材質の第２の金属薄膜で自己整合的にサイドウォー
ルを形成する工程と、次いで、Ｃｕを成膜し、３５０℃
以上のアニール工程を施し、Ｃｕ系配線を形成する工程
と、次に、前記Ｃｕ系配線間の前記第１の金属薄膜をエ
ッチングにより除去する工程とを施すようにしたもので
ある。
【００１１】
（１）請求項１記載の半導体素子の金属配線形成方法に
よれば、金属配線材料として、Ｃｕ（Ａｇ）を用い、配
線にすべき部分をＣｕ（Ａｇ）に対するぬれ性の良い下
地Ｔａ（Ｔｉ）で作り、配線のない部分をＣｕに対する
ぬれ性の悪い下地Ｗ（酸化膜）で作っておき、ここにＣ
ｕ（Ａｇ）を成膜した後、アニールによりぬれ性の良い
下地上に選択的に凝集させるようにしたため、Ｃｕ（Ａ
ｇ）自体をエッチングによって加工することなしに、Ｃ
ｕ（Ａｇ）系配線を自己整合的に形成することができ
る。
よれば、金属配線材料として、Ｃｕ（Ａｇ）を用い、配
線にすべき部分をＣｕ（Ａｇ）に対するぬれ性の良い下
地Ｔａ（Ｔｉ）で作り、配線のない部分をＣｕに対する
ぬれ性の悪い下地Ｗ（酸化膜）で作っておき、ここにＣ
ｕ（Ａｇ）を成膜した後、アニールによりぬれ性の良い
下地上に選択的に凝集させるようにしたため、Ｃｕ（Ａ
ｇ）自体をエッチングによって加工することなしに、Ｃ
ｕ（Ａｇ）系配線を自己整合的に形成することができ
る。
【００１２】（２）請求項２記載の半導体素子の金属配
線形成方法によれば、金属配線材料として、Ｃｕを用
い、配線にすべき部分をＣｕに対するぬれ性の良い下地
Ｔａで作り、配線のない部分をＣｕに対するぬれ性の悪
い下地Ｗで作っておき、ここにＣｕを成膜した後、３５
０℃以上のアニールによりぬれ性の良い下地上に選択的
に凝集させるようにしたため、Ｃｕ自体をエッチングに
よって加工することなしにＣｕ系配線を自己整合的に形
成することができる。溝形成の場合と異なり、Ｃｕのカ
バレージを気にする必要がないため、簡易なスパッタ法
を用いることができ、ＣＭＰ等も使用しない簡易なプロ
セスで形成できる。
線形成方法によれば、金属配線材料として、Ｃｕを用
い、配線にすべき部分をＣｕに対するぬれ性の良い下地
Ｔａで作り、配線のない部分をＣｕに対するぬれ性の悪
い下地Ｗで作っておき、ここにＣｕを成膜した後、３５
０℃以上のアニールによりぬれ性の良い下地上に選択的
に凝集させるようにしたため、Ｃｕ自体をエッチングに
よって加工することなしにＣｕ系配線を自己整合的に形
成することができる。溝形成の場合と異なり、Ｃｕのカ
バレージを気にする必要がないため、簡易なスパッタ法
を用いることができ、ＣＭＰ等も使用しない簡易なプロ
セスで形成できる。
【００１３】（３）請求項３記載の半導体素子の金属配
線形成方法によれば、Ｃｕの凝集し易さが大きく異なる
２種の下地を自由に選択することができるようになる
上、凹部にＣｕを凝集させる工程となるため、配線部以
外のＣｕの残りが、生じ難く安定な工程となる。さら
に、Ｃｕの下地に用いるぬれ性の良い材料をＣｕに対し
てバリア性のあるものにすれば、Ｃｕの下地への拡散を
防ぐこともできる。
線形成方法によれば、Ｃｕの凝集し易さが大きく異なる
２種の下地を自由に選択することができるようになる
上、凹部にＣｕを凝集させる工程となるため、配線部以
外のＣｕの残りが、生じ難く安定な工程となる。さら
に、Ｃｕの下地に用いるぬれ性の良い材料をＣｕに対し
てバリア性のあるものにすれば、Ｃｕの下地への拡散を
防ぐこともできる。
【００１４】（４）請求項４記載の半導体素子の金属配
線形成方法によれば、溝形成を行った後、Ｔａのような
Ｃｕに対するぬれ性の良いサイドウォールを設けるよう
にしたので、形状を制御した配線をＣＶＤもＣＭＰもな
しに溝内に確実に形成することができる。更に、埋め込
まれずに残ったＣｕはスクラバーで取り除くことができ
るので、疎密のバラツキのある配線パターンにも利用す
ることができる。
線形成方法によれば、溝形成を行った後、Ｔａのような
Ｃｕに対するぬれ性の良いサイドウォールを設けるよう
にしたので、形状を制御した配線をＣＶＤもＣＭＰもな
しに溝内に確実に形成することができる。更に、埋め込
まれずに残ったＣｕはスクラバーで取り除くことができ
るので、疎密のバラツキのある配線パターンにも利用す
ることができる。
【００１５】
【実施例】本発明の実施例について図を参照しながら説
明する。図１は本発明の第１実施例を示す半導体素子の
銅配線の形成工程断面図である。 （１）まず、図１（ａ）に示すように、半導体素子（図
示なし）を有するシリコン基板１１上に、絶縁するため
のＣＶＤ酸化膜１２（ＢＰＳＧ膜等）を形成し、その上
にＣｕがぬれ易い材質のＴａ（タンタル）膜１３をスパ
ッタ法により、１００〜５００Å程度に薄く成膜し、そ
の後、ホトリソエッチングにより配線となる部分にだけ
残すように、パターニングする。
明する。図１は本発明の第１実施例を示す半導体素子の
銅配線の形成工程断面図である。 （１）まず、図１（ａ）に示すように、半導体素子（図
示なし）を有するシリコン基板１１上に、絶縁するため
のＣＶＤ酸化膜１２（ＢＰＳＧ膜等）を形成し、その上
にＣｕがぬれ易い材質のＴａ（タンタル）膜１３をスパ
ッタ法により、１００〜５００Å程度に薄く成膜し、そ
の後、ホトリソエッチングにより配線となる部分にだけ
残すように、パターニングする。
【００１６】（２）次に、図１（ｂ）に示すように、ス
パッタ法により、Ｃｕ膜を２０００〜５０００Å堆積
し、一度大気中に出す。次に、これを１０ｍＴｏｒｒ以
下の真空中で４５０℃，３０分のアニールを行うとＣｕ
の凝集が生じる。Ｃｕの凝集の挙動は、下地材料によっ
て大きく異なり、Ｗ等の上に堆積したＣｕは下地との密
着が悪く、ぬれ難いため、はじかれて凝集するが、Ｔａ
膜１３の上に堆積したＣｕ膜１４は、凝集し難くアニー
ル後も均一な膜が保たれる。
パッタ法により、Ｃｕ膜を２０００〜５０００Å堆積
し、一度大気中に出す。次に、これを１０ｍＴｏｒｒ以
下の真空中で４５０℃，３０分のアニールを行うとＣｕ
の凝集が生じる。Ｃｕの凝集の挙動は、下地材料によっ
て大きく異なり、Ｗ等の上に堆積したＣｕは下地との密
着が悪く、ぬれ難いため、はじかれて凝集するが、Ｔａ
膜１３の上に堆積したＣｕ膜１４は、凝集し難くアニー
ル後も均一な膜が保たれる。
【００１７】従って、ぬれ易さの異なる材質が交互に表
面にある場合、Ｃｕは、ぬれ易い材質の上に凝集するよ
うになり、パターニングされたＴａ膜１３上にのみＣｕ
膜（Ｃｕ配線）１４が集まるため、図１（ｂ）に示すよ
うに、セルフアライン的に配線が形成される。この場
合、下層のＴａ膜１３は、Ｃｕ配線１４が下地酸化膜で
あるＣＶＤ酸化膜１２中に拡散するのを防ぐ働きも兼ね
ている。
面にある場合、Ｃｕは、ぬれ易い材質の上に凝集するよ
うになり、パターニングされたＴａ膜１３上にのみＣｕ
膜（Ｃｕ配線）１４が集まるため、図１（ｂ）に示すよ
うに、セルフアライン的に配線が形成される。この場
合、下層のＴａ膜１３は、Ｃｕ配線１４が下地酸化膜で
あるＣＶＤ酸化膜１２中に拡散するのを防ぐ働きも兼ね
ている。
【００１８】このようにして形成されたＣｕ配線１４の
さらに上層にも配線を設ける場合は、図１（ｃ）に示す
ように、ＷＦ6 ガスとＳｉＨ4 ガスを用いた選択ＷＣＶ
Ｄを２５０℃で行い、Ｃｕ配線１４上のみにＷ膜１５を
成膜し、層間絶縁膜（ＣＶＤ−ＳｉＯ2 膜）１６へのＷ
の侵入を防ぐようにする。図２は本発明の第２実施例を
示す半導体素子の銅配線の形成工程断面図である。
さらに上層にも配線を設ける場合は、図１（ｃ）に示す
ように、ＷＦ6 ガスとＳｉＨ4 ガスを用いた選択ＷＣＶ
Ｄを２５０℃で行い、Ｃｕ配線１４上のみにＷ膜１５を
成膜し、層間絶縁膜（ＣＶＤ−ＳｉＯ2 膜）１６へのＷ
の侵入を防ぐようにする。図２は本発明の第２実施例を
示す半導体素子の銅配線の形成工程断面図である。
【００１９】上記した第１実施例は、ＳｉＯ2 とＴａの
２つの材質へのＣｕに対するぬれ性の違いを利用したも
のであるが、ＳｉＯ2 よりもＣｕに対するぬれ性の悪い
材料（例えばＷ）を用いることで、Ｃｕの凝集の選択性
をさらに上げ、より安定なプロセスを得るようにしたの
が、第２実施例である。 （１）まず、図２（ａ）に示すように、半導体素子（図
示なし）を有するシリコン基板１１上のＣＶＤ酸化膜１
２の上に、Ｔａ膜２３を２００〜１０００Å、その上に
Ｗ膜２４を５００〜２０００Å程度堆積する。その後、
Ｗ膜２４のみをホトリソ・エッチングによりパターニン
グする。
２つの材質へのＣｕに対するぬれ性の違いを利用したも
のであるが、ＳｉＯ2 よりもＣｕに対するぬれ性の悪い
材料（例えばＷ）を用いることで、Ｃｕの凝集の選択性
をさらに上げ、より安定なプロセスを得るようにしたの
が、第２実施例である。 （１）まず、図２（ａ）に示すように、半導体素子（図
示なし）を有するシリコン基板１１上のＣＶＤ酸化膜１
２の上に、Ｔａ膜２３を２００〜１０００Å、その上に
Ｗ膜２４を５００〜２０００Å程度堆積する。その後、
Ｗ膜２４のみをホトリソ・エッチングによりパターニン
グする。
【００２０】この場合、配線にならない部分にＷ膜２４
を残すようにする。エッチングは、ＣＦ4 等のフッ素系
ガスを用いるが、その際、下地のＴａ膜２３が若干エッ
チングされて膜減りしてもかまわない。 （２）そこで、全面にスパッタ法によりＣｕ膜２５を成
膜し、４５０℃で３０分の真空アニールを行うことによ
り、Ｃｕ膜２５を凝集させ、図２（ｂ）に示すようなセ
ルフアラインによるＣｕ配線２６を得る。
を残すようにする。エッチングは、ＣＦ4 等のフッ素系
ガスを用いるが、その際、下地のＴａ膜２３が若干エッ
チングされて膜減りしてもかまわない。 （２）そこで、全面にスパッタ法によりＣｕ膜２５を成
膜し、４５０℃で３０分の真空アニールを行うことによ
り、Ｃｕ膜２５を凝集させ、図２（ｂ）に示すようなセ
ルフアラインによるＣｕ配線２６を得る。
【００２１】（３）その後、Ｃｕ配線２６をマスクにし
て、配線間のＷ／Ｔａ積層膜２７をドライエッチングに
より除去し、図２（ｃ）に示すようなＣｕ配線２６を得
る。その後、必要に応じて、図１（ｃ）と同様に選択Ｗ
−ＣＶＤ法により、Ｗ膜２４でＣｕ配線２６を保護す
る。第１実施例及び第２実施例は凝集により配線を形成
するため、配線の形状が矩形にはならず、また配線の断
面積や配線の高さなどをコントロールすることが困難で
あり、また配線パターンの疎密により形状、条件が変わ
ってくるので、必ずしも各種デバイス全般に利用できる
ものではない。
て、配線間のＷ／Ｔａ積層膜２７をドライエッチングに
より除去し、図２（ｃ）に示すようなＣｕ配線２６を得
る。その後、必要に応じて、図１（ｃ）と同様に選択Ｗ
−ＣＶＤ法により、Ｗ膜２４でＣｕ配線２６を保護す
る。第１実施例及び第２実施例は凝集により配線を形成
するため、配線の形状が矩形にはならず、また配線の断
面積や配線の高さなどをコントロールすることが困難で
あり、また配線パターンの疎密により形状、条件が変わ
ってくるので、必ずしも各種デバイス全般に利用できる
ものではない。
【００２２】次に述べる本発明の第３実施例は、これら
を解決するものである。図３は本発明の第３実施例を示
す半導体素子の銅配線の形成工程断面図である。 （１）まず、図３（ａ）に示すように、Ｓｉ基板１１上
に形成したＣＶＤ酸化膜３２上に、ホトリソ・エッチン
グにより配線となる部分に深さ３０００〜１００００Å
程度の溝３３を形成する。その後、Ｗ膜３４をスパッタ
法により１００〜１０００Å成膜し、その上にＴａ膜３
５をＣＶＤ法により、５００〜２０００Å成膜する。
を解決するものである。図３は本発明の第３実施例を示
す半導体素子の銅配線の形成工程断面図である。 （１）まず、図３（ａ）に示すように、Ｓｉ基板１１上
に形成したＣＶＤ酸化膜３２上に、ホトリソ・エッチン
グにより配線となる部分に深さ３０００〜１００００Å
程度の溝３３を形成する。その後、Ｗ膜３４をスパッタ
法により１００〜１０００Å成膜し、その上にＴａ膜３
５をＣＶＤ法により、５００〜２０００Å成膜する。
【００２３】（２）次に、図３（ｂ）に示すように、全
面ドライエッチングでＴａ膜３５を除去すると、溝３３
の側壁のみにＴａのサイドウォール３６が残る。 （３）次いで、第１実施例及び第２実施例と同様の方法
により、Ｃｕを２０００〜５０００Å堆積後、真空アニ
ールを行うことで、Ｔａのサイドウォール３６にＣｕが
凝集するため、図３（ｃ）に示すように、溝３３にのみ
Ｃｕ配線３７が埋め込まれる。配線が疎密な部分では溝
と溝の間のＷ上に、溝に流れ込まなかったＣｕが残るこ
とがあるが、Ｗ膜３４上のＣｕは密着が悪いため、水
洗、又は水中に２４時間保管した後、スクラバー処理を
繰り返すことで除去される。
面ドライエッチングでＴａ膜３５を除去すると、溝３３
の側壁のみにＴａのサイドウォール３６が残る。 （３）次いで、第１実施例及び第２実施例と同様の方法
により、Ｃｕを２０００〜５０００Å堆積後、真空アニ
ールを行うことで、Ｔａのサイドウォール３６にＣｕが
凝集するため、図３（ｃ）に示すように、溝３３にのみ
Ｃｕ配線３７が埋め込まれる。配線が疎密な部分では溝
と溝の間のＷ上に、溝に流れ込まなかったＣｕが残るこ
とがあるが、Ｗ膜３４上のＣｕは密着が悪いため、水
洗、又は水中に２４時間保管した後、スクラバー処理を
繰り返すことで除去される。
【００２４】その際、溝３３内のＣｕ配線３７は側壁の
Ｔａ膜３５と密着が良いため、剥がれたり、除去される
ことはない。 （４）その後、図３（ｄ）に示すように、配線間のＷ膜
３４を全面エッチングにより除去し、必要に応じてＣｕ
配線３７上に、Ｗキャップ３８を選択ＣＶＤにより成膜
する。
Ｔａ膜３５と密着が良いため、剥がれたり、除去される
ことはない。 （４）その後、図３（ｄ）に示すように、配線間のＷ膜
３４を全面エッチングにより除去し、必要に応じてＣｕ
配線３７上に、Ｗキャップ３８を選択ＣＶＤにより成膜
する。
【００２５】なお、上記実施例におけるＣｕ系配線は、
Ｃｕ自体は言うに及ばず、Ｃｕ合金を含むものである。
また、Ｃｕにぬれ易い金属は、Ｔａの外にＴｉ，Ｚｒま
たはその合金であり、Ｃｕにぬれ難い金属はＷの外に、
Ｍｏ，Ｃｒまたはその合金、及びＴｉＮ、ＺｒＮ、ＷＮ
等の窒化金属が挙げられる。
Ｃｕ自体は言うに及ばず、Ｃｕ合金を含むものである。
また、Ｃｕにぬれ易い金属は、Ｔａの外にＴｉ，Ｚｒま
たはその合金であり、Ｃｕにぬれ難い金属はＷの外に、
Ｍｏ，Ｃｒまたはその合金、及びＴｉＮ、ＺｒＮ、ＷＮ
等の窒化金属が挙げられる。
【００２６】更に、配線材料はＣｕを用いているが、こ
れに代えてＣｕと同様に凝集し易い、Ａｇ（銀）又はそ
の合金を用いて同様の方法で配線を形成することができ
る。その場合、Ａｇにぬれ易いＴｉと、Ａｇがぬれ難
く、凝集し易い酸化膜を用いることで、Ｃｕと同様の効
果を得ることができる。ＡｇはＣｕよりさらに電気抵抗
が低く、導体として優れているばかりでなく、Ｃｕより
酸化しにくいため、後の熱処理もし易いという利点があ
る。
れに代えてＣｕと同様に凝集し易い、Ａｇ（銀）又はそ
の合金を用いて同様の方法で配線を形成することができ
る。その場合、Ａｇにぬれ易いＴｉと、Ａｇがぬれ難
く、凝集し易い酸化膜を用いることで、Ｃｕと同様の効
果を得ることができる。ＡｇはＣｕよりさらに電気抵抗
が低く、導体として優れているばかりでなく、Ｃｕより
酸化しにくいため、後の熱処理もし易いという利点があ
る。
【００２７】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、金属配線材料とし
て、Ｃｕ（Ａｇ）を用い、配線にすべき部分をＣｕ（Ａ
ｇ）に対するぬれ性の良い下地Ｔａ（Ｔｉ）で作り、配
線のない部分をＣｕに対するぬれ性の悪い下地Ｗ（酸化
膜）で作っておき、ここにＣｕ（Ａｇ）を成膜した後、
アニールによりぬれ性の良い下地上に選択的に凝集させ
るようにしたため、Ｃｕ（Ａｇ）自体をエッチングによ
って加工することなしに、Ｃｕ（Ａｇ）系配線を自己整
合的に形成することができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、金属配線材料とし
て、Ｃｕ（Ａｇ）を用い、配線にすべき部分をＣｕ（Ａ
ｇ）に対するぬれ性の良い下地Ｔａ（Ｔｉ）で作り、配
線のない部分をＣｕに対するぬれ性の悪い下地Ｗ（酸化
膜）で作っておき、ここにＣｕ（Ａｇ）を成膜した後、
アニールによりぬれ性の良い下地上に選択的に凝集させ
るようにしたため、Ｃｕ（Ａｇ）自体をエッチングによ
って加工することなしに、Ｃｕ（Ａｇ）系配線を自己整
合的に形成することができる。
【００２９】したがって、簡単な工程で、確実な金属配
線を行うことができる。 （２）請求項２記載の発明によれば、金属配線材料とし
て、Ｃｕを用い、配線にすべき部分をＣｕに対するぬれ
性の良い下地Ｔａで作り、ここにＣｕを成膜した後、３
５０℃以上のアニールによりぬれ性の良い下地上に選択
的に凝集させるようにしたため、Ｃｕ自体をエッチング
によって加工することなしに、Ｃｕ系配線を自己整合的
に形成することができる。さらに、溝形成の場合と異な
り、Ｃｕのカバレージを気にする必要がないため、簡易
なスパッタ法を用いることができ、ＣＭＰ等も使用しな
い簡易なプロセスで形成できる。
線を行うことができる。 （２）請求項２記載の発明によれば、金属配線材料とし
て、Ｃｕを用い、配線にすべき部分をＣｕに対するぬれ
性の良い下地Ｔａで作り、ここにＣｕを成膜した後、３
５０℃以上のアニールによりぬれ性の良い下地上に選択
的に凝集させるようにしたため、Ｃｕ自体をエッチング
によって加工することなしに、Ｃｕ系配線を自己整合的
に形成することができる。さらに、溝形成の場合と異な
り、Ｃｕのカバレージを気にする必要がないため、簡易
なスパッタ法を用いることができ、ＣＭＰ等も使用しな
い簡易なプロセスで形成できる。
【００３０】したがって、簡単な工程で、確実なＣｕ配
線を行うことができる。 （３）請求項３記載の発明によれば、上記（２）の作用
効果に加え、ＴａとＷのＣｕぬれ性の違いがより大き
く、また凹部にＣｕを凝集させる工程となるため配線部
以外でＣｕ残りが生じ難い安定な工程になる。さらに、
Ｃｕの下地に用いるぬれ性の良い材料をＣｕに対してバ
リア性のあるものにすれば、Ｃｕの下地への拡散を防ぐ
こともできる。
線を行うことができる。 （３）請求項３記載の発明によれば、上記（２）の作用
効果に加え、ＴａとＷのＣｕぬれ性の違いがより大き
く、また凹部にＣｕを凝集させる工程となるため配線部
以外でＣｕ残りが生じ難い安定な工程になる。さらに、
Ｃｕの下地に用いるぬれ性の良い材料をＣｕに対してバ
リア性のあるものにすれば、Ｃｕの下地への拡散を防ぐ
こともできる。
【００３１】（４）請求項４記載の発明によれば、溝形
成を行った後、ＴａのようなＣｕに対するぬれ性の良い
サイドウォールを設けるようにしたので、形状を制御し
た配線をＣＶＤもＣＭＰもなしに溝内に確実に形成する
ことができる。更に、埋め込まれずに残ったＣｕはスク
ラバーで取り除くことができるので、疎密のバラツキの
ある配線パターンにも利用することができる。
成を行った後、ＴａのようなＣｕに対するぬれ性の良い
サイドウォールを設けるようにしたので、形状を制御し
た配線をＣＶＤもＣＭＰもなしに溝内に確実に形成する
ことができる。更に、埋め込まれずに残ったＣｕはスク
ラバーで取り除くことができるので、疎密のバラツキの
ある配線パターンにも利用することができる。
【図１】本発明の第１実施例を示す半導体素子の銅配線
の形成工程断面図である。
の形成工程断面図である。
【図２】本発明の第２実施例を示す半導体素子の銅配線
の形成工程断面図である。
の形成工程断面図である。
【図３】本発明の第３実施例を示す半導体素子の銅配線
の形成工程断面図である。
の形成工程断面図である。
【図４】従来の半導体素子の銅配線の形成工程断面図で
ある。
ある。
１１ シリコン基板 １２，３２ ＣＶＤ酸化膜 １３，２３，３５ Ｔａ（タンタル）膜 １４，２６，３７ Ｃｕ配線 １５，２４，３４ Ｗ膜 １６ 層間絶縁膜（ＣＶＤ−ＳｉＯ2 膜） ２５ Ｃｕ膜 ２７ Ｗ／Ｔａ積層膜 ３３ 溝 ３６ Ｔａのサイドウォール ３８ Ｗキャップ
Claims (4)
- 【請求項１】（ａ）半導体基板の酸化膜上に配線金属に
ぬれ易い材質の金属薄膜で配線パターンを形成する工程
と、（ｂ）その後配線金属を成膜し、アニール工程を施
し、金属配線を形成する工程とを施すことを特徴とする
半導体素子の金属配線形成方法。 - 【請求項２】（ａ）半導体基板の酸化膜上にＣｕにぬれ
易い材質の金属薄膜で配線パターンを形成する工程と、
（ｂ）その後Ｃｕを成膜し、３５０℃以上のアニール工
程を施し、Ｃｕ系配線を形成する工程とを施すことを特
徴とする半導体素子の金属配線形成方法。 - 【請求項３】（ａ）半導体基板の酸化膜上にＣｕにぬれ
易い材質の第１の金属薄膜を形成する工程と、（ｂ）次
に、Ｃｕにぬれにくい材質の第２の金属薄膜を積層し、
上層の第２の金属薄膜をパターニングする工程と、
（ｃ）その後Ｃｕを成膜し、３５０℃以上のアニール工
程を施し、Ｃｕ系配線を形成する工程と、（ｄ）該Ｃｕ
系配線をマスクに前記第２の金属薄膜及び第１の金属薄
膜を除去する工程とを施すことを特徴とする半導体素子
の金属配線形成方法。 - 【請求項４】（ａ）半導体基板の酸化膜上にホトリソ・
エッチングにより配線部に相当する位置に溝を形成する
工程と、（ｂ）全面にＣｕにぬれ難い材質の第１の金属
薄膜を形成する工程と、（ｃ）前記溝側壁にＣｕにぬれ
易い材質の第２の金属薄膜で自己整合的にサイドウォー
ルを形成する工程と、（ｄ）次に、Ｃｕを成膜し、３５
０℃以上のアニール工程を施し、Ｃｕ系配線を形成する
工程と、（ｅ）次に、前記Ｃｕ系配線間の前記第１の金
属薄膜を除去する工程とを施すことを特徴とする半導体
素子の金属配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165795A JPH08274093A (ja) | 1995-03-29 | 1995-03-29 | 半導体素子の金属配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165795A JPH08274093A (ja) | 1995-03-29 | 1995-03-29 | 半導体素子の金属配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274093A true JPH08274093A (ja) | 1996-10-18 |
Family
ID=13466906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7165795A Withdrawn JPH08274093A (ja) | 1995-03-29 | 1995-03-29 | 半導体素子の金属配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134788A (ja) * | 2002-09-20 | 2004-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1995
- 1995-03-29 JP JP7165795A patent/JPH08274093A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134788A (ja) * | 2002-09-20 | 2004-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040243A (en) | Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion | |
| JP3326698B2 (ja) | 集積回路装置の製造方法 | |
| US5055423A (en) | Planarized selective tungsten metallization system | |
| JP3708732B2 (ja) | 半導体装置の製造方法 | |
| US6424021B1 (en) | Passivation method for copper process | |
| TW200401398A (en) | Method of forming multi layer conductive line in semiconductor device | |
| JPH10340865A (ja) | ビア中に自己整合銅拡散バリヤを形成する方法 | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| US6617689B1 (en) | Metal line and method of suppressing void formation therein | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| JPH0685414B2 (ja) | チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法 | |
| US7452801B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0332215B2 (ja) | ||
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| TWI269403B (en) | Sacrificial metal liner for copper | |
| JPH0831456B2 (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JPH0577290B2 (ja) | ||
| JPH08274093A (ja) | 半導体素子の金属配線形成方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| US11764157B2 (en) | Ruthenium liner and cap for back-end-of-line applications | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |