JP2003523632A - ブートストラップ増幅を備え、かつ、読み出し期間中のリークを低下させたアクティブピクセルセンサー - Google Patents

ブートストラップ増幅を備え、かつ、読み出し期間中のリークを低下させたアクティブピクセルセンサー

Info

Publication number
JP2003523632A
JP2003523632A JP2001560451A JP2001560451A JP2003523632A JP 2003523632 A JP2003523632 A JP 2003523632A JP 2001560451 A JP2001560451 A JP 2001560451A JP 2001560451 A JP2001560451 A JP 2001560451A JP 2003523632 A JP2003523632 A JP 2003523632A
Authority
JP
Japan
Prior art keywords
row
active pixel
source
pixel sensor
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001560451A
Other languages
English (en)
Other versions
JP4842487B2 (ja
Inventor
リチャード・ビー・メリル
リチャード・エム・ターナー
ミルトン・ビー・ドン
リチャード・エフ・ライアン
Original Assignee
フォベオン・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォベオン・インコーポレーテッド filed Critical フォベオン・インコーポレーテッド
Publication of JP2003523632A publication Critical patent/JP2003523632A/ja
Application granted granted Critical
Publication of JP4842487B2 publication Critical patent/JP4842487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 本発明による複数の行および列の形で配列された集積型アクティブピクセルセンサーアレイは、各々が、前記アレイ内の一行と関連づけられ、かつ、行選択信号のソースに連結された複数の行選択ライン２０と、各々が、前記アレイ内の一行と関連づけられ、かつ、ソースフォロワドレイン行信号のソースに連結された複数のソースフォロワドレイン行ライン６８と、各々が、前記アレイ内の一列と関連づけられた複数の列出力ライン２２と、リセット信号のソースに連結されたリセットライン６４と、リセット電位のソースと、複数のアクティブピクセルセンサー５０とを具備する。各々のピクセルセンサー５０は、フォトダイオード１２と、リセットトランジスタ１４と、ソースフォロワトランジスタ１６と、行選択トランジスタ１８とを有する。

Description

【発明の詳細な説明】
【０００１】
【関連出願】
本出願は、２０００年２月１４日に出願された米国出願第０９／４９２，１０
４号の優先権を主張するものである。
【０００２】
【発明の属する技術分野】
本発明は、アクティブピクセルセンサーに関する。より詳細には、本発明は、
感度を向上させるために、ノイズを低下させるために、電荷対電圧（charge-to-
voltage）利得における圧縮的（compressive）非線形性（non-linearity）をも
たらすために、かつ、読み出し（readout）中におけるピクセル内のリーク（lea
kage）電流を低下させるために、アクティブピクセルセンサー内の幾つかのトラ
ンジスタを可変バイアシング（variable biasing）することに関する。
【０００３】
【従来の技術】
ＣＭＯＳアクティブピクセルセンサーの技術において、アクティブピクセルセ
ンサーの感度、ノイズ、および、利得の性質は、重大な問題を呈している。アク
ティブピクセルセンサーに衝突する光子（photon）により生成される電荷の測定
におけるアクティブピクセルセンサーの感度は、一般的には、アクティブピクセ
ルセンサーに衝突する光の光子毎に生成されるボルト数（volts）を決定するこ
とにより特徴づけられ、かつ、電荷対電圧利得と称される。アクティブピクセル
センサー内の読出増幅器（readout amplifier）は、従来技術においてピクセル
センサーが設計上のトレードオフを必要としている実質的なノイズ源となってい
る。従来技術のアクティブピクセルセンサーにおける利得については、圧縮的（
compressive）であることが好ましいが、しばしば、非常に拡張的（expansive）
である。
【０００４】 アクティブピクセルセンサーの感度は、少なくとも３つの要因により決定され
る。第１の要因は、光子を電子に変換するために有効なアクティブピクセルセン
サー内の領域のパーセンテージに関連している。これは、充填率（fill factor
）として知られている。領域の増加は、生成された電荷量の増加につながる。ア
クティブピクセルセンサーの感度に影響を及ぼす第２の要因は、アクティブピク
セルセンサーにより感知された電荷の集積（integration）のために有効なキャ
パシタンス（capacitance）に関連している。所定量の電荷に対するキャパシタ
（capacitor）上の電圧はキャパシタのサイズに反比例することが理解される。
したがって、キャパシタンスが増加すると、電圧は、同じ量の電荷に対して減少
する。第３の要因は、アクティブピクセルセンサーのための読出増幅器の利得で
ある。従来技術の読出増幅器は一般的にはソースフォロワ（source follower）
として構成されたトランジスタであるので、利得は１未満である。
【０００５】 アクティブピクセルセンサー内における一つのノイズ源は、読出トランジスタ
内の閾値の変動により引き起こされる。閾値の変動量は、読出トランジスタのサ
イズに関連する。読出トランジスタのサイズが増加する際に、閾値の変動量（す
なわち、ノイズの量）は減少する。
【０００６】 圧縮的な非線形利得において、高い光レベルでの利得は、低い光レベルでの利
得よりも小さい。当業者であれば、より高い光レベルよりは、むしろ、より低い
光レベルにおいて、光子対電圧（photons-to-voltage）変換における感度をより
高めることが一般的には望ましいことを理解する。その理由は、このことが、よ
り低い光レベルでの信号対雑音比（signal-to-noise ratio）を増加させ、これ
により、アクティブピクセルセンサーの使用可能なダイナミックレンジが増加す
るためである。
【０００７】 ＣＭＯＳアクティブピクセルセンサーの技術は、埋め込み型貯蔵装置（embedd
ed storage）を備えてもよく、または、備えなくてもよいアクティブピクセルセ
ンサーを含む。図１および図３は、それぞれ、埋め込み型貯蔵装置を備えない、
または、備えた一般的なＣＭＯＳアクティブピクセルセンサーを示している。
【０００８】 図１のアクティブピクセルセンサー１０において、電荷を集めるために用いら
れるフォトダイオード１２は、アースとして示されている一定の電位に連結され
た陽極と、Ｎチャンネル型リセットＭＯＳトランジスタ（MOS N-channel Reset
transistor）１４のソースとＮチャンネル型ソースフォロワＭＯＳトランジスタ
（MOS N-channel Source-Follower transistor）１６のゲートとに連結された陰
極とを有する。Ｎチャンネル型リセットＭＯＳトランジスタ１４のゲートはＲＥ
ＳＥＴラインに連結され、かつ、Ｎチャンネル型リセットＭＯＳトランジスタ１
４のドレインは基準電圧Ｖrefに連結されている。Ｎチャンネル型ソースフォロ
ワＭＯＳトランジスタ１６のドレインは一定の電位Ｖccに連結され、かつ、Ｎチ
ャンネル型ソースフォロワＭＯＳトランジスタ１６のドレインはＮチャンネル型
行選択ＭＯＳトランジスタ（MOS N-channel Row-select transistor）１８に連
結されている。Ｎチャンネル型行選択ＭＯＳトランジスタ１８は、アクティブピ
クセルセンサー１０を、アクティブピクセルセンサーアレイの行選択ライン（ro
w select line）２０と列出力ライン（column output line）２２とに連結させ
ている。一般的には、電圧Ｖrefと電圧Ｖccとは同じである。アクティブピクセ
ルセンサー１０において、該アクティブピクセルセンサー１０により感知された
電荷の集積のために有効なキャパシタンスは、フォトダイオード１２のキャパシ
タンスと、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲートキャ
パシタンスとを含む。
【０００９】 一般的に実行される際のアクティブピクセルセンサー１０の動作については、
当業者にはよく理解されている。図２は、アクティブピクセルセンサー１０の動
作を示すタイミング図である。アクティブピクセルセンサー１０は、最初に、リ
セット段階中において、Ｎチャンネル型リセットＭＯＳトランジスタ１４をター
ンオンするＲＥＳＥＴ信号によりリセットされて、電圧Ｖrefがフォトダイオー
ド１２の陰極上に配される。集積段階は、ＲＥＳＥＴ（リセット）信号をデアサ
ート（de-assert）する（ハイ状態からロー状態へ移行させる）ときに始まり、
この後に、光誘起（photo-generated）電子がフォトダイオード１２の陰極上に
集められ、かつ、該陰極の電圧を、リセット段階中に該陰極上に配された値Ｖre
vから低下させる。その後の読み出し段階中において、ＲＯＷ ＳＥＬＥＣＴ（行
選択）信号が行選択ライン２０上にアサート（assert）され、これにより、Ｎチ
ャンネル型行選択ＭＯＳトランジスタ１８がターンオンされて、Ｎチャンネル型
ソースフォロワＭＯＳトランジスタ１６のソース電圧が、感知用の列出力ライン
２２上に配される。読み出し期間中において、フォトダイオード１２の陰極上に
蓄積された電荷により形成されるＮチャンネル型ソースフォロワＭＯＳトランジ
スタ１６のゲート電圧は、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１
６のソースへ続いて行くことを理解すべきである。
【００１０】 図３は、埋め込み型貯蔵装置を有するＣＭＯＳアクティブピクセルセンサー３
０の概略図である。図１のアクティブピクセルセンサー１０のように、図３のア
クティブピクセルセンサー３０は、アースに連結された陽極と、Ｎチャンネル型
リセットＭＯＳトランジスタ１４のソースに連結された陰極とを有する。Ｎチャ
ンネル型リセットＭＯＳトランジスタ１４のゲートはＲＥＳＥＴラインに連結さ
れ、かつ、Ｎチャンネル型リセットＭＯＳトランジスタ１４のドレインは基準電
圧Ｖrefに連結されている。フォトダイオード１２の陰極は、Ｎチャンネル型ソ
ースフォロワＭＯＳトランジスタ１６のゲートにも連結されている。Ｎチャンネ
ル型ソースフォロワＭＯＳトランジスタ１６のドレインはＶccに連結され、かつ
、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のソースはＮチャンネ
ル型行選択ＭＯＳトランジスタ１８に連結されている。一般的には、電圧Ｖref
と電圧Ｖccとは互いに等しい。図１のアクティブピクセルセンサー１０のように
、Ｎチャンネル型行選択ＭＯＳトランジスタ１８は、アクティブピクセルセンサ
ー１０を、アクティブピクセルセンサーアレイの行選択ライン２０と列出力ライ
ン２２とに連結させている。図３のアクティブピクセルセンサー３０において、
フォトダイオード１２の陰極は、Ｎチャンネル型転送ＭＯＳトランジスタ（MOS
N-channel Transfer transistor）３２を通して、Ｎチャンネル型ソースフォロ
ワＭＯＳトランジスタ１６に連結されている。Ｎチャンネル型転送ＭＯＳトラン
ジスタ３２のゲートはＸＦＲラインに連結され、かつ、Ｎチャンネル型転送ＭＯ
Ｓトランジスタ３２のドレインは、キャパシタ３４の第１プレートと、Ｎチャン
ネル型ソースフォロワＭＯＳトランジスタ１６のゲートとに連結されている。
【００１１】 図３のアクティブピクセルセンサー３０において、該アクティブピクセルセン
サー３０により感知された電荷の集積のために有効なキャパシタンスは、フォト
ダイオード１２のキャパシタンスと、貯蔵キャパシタ（storage capacitor）３
４のキャパシタンスと、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６
のゲートキャパシタンスとを含む。しかしながら、Ｎチャンネル型ソースフォロ
ワＭＯＳトランジスタ１６のドレイン電圧は高いので、Ｎチャンネル型ソースフ
ォロワＭＯＳトランジスタ１６のゲートキャパシタンスは小さく、したがって、
一般的には好ましい電荷貯蔵素子ではないことを理解すべきである。
【００１２】 図４は、アクティブピクセルセンサー３０の動作に対応するタイミング図であ
る。アクティブピクセルセンサー３０を動作させるために、Ｎチャンネル型リセ
ットＭＯＳトランジスタ１４は、最初に、ＲＥＳＥＴ信号によりターンオンされ
て、ちょうど図１のアクティブピクセルセンサーのように、電圧Ｖrefがフォト
ダイオード１２の陰極に配される。このときに、Ｎチャンネル型転送ＭＯＳトラ
ンジスタ３２もまた、ＸＦＲライン上にアサートされたＸＦＲ信号によりターン
オンされて、電圧Ｖrefが貯蔵キャパシタ３４上に配される。次に、Ｎチャンネ
ル型リセットＭＯＳトランジスタ１４がターンオフされる一方で、Ｎチャンネル
型転送ＭＯＳトランジスタ３２は依然としてオン状態のままとなり、かつ、フォ
トダイオード１２に衝突する光子の集積が始まる。Ｎチャンネル型転送ＭＯＳト
ランジスタ３２はなおもターンオンされた状態にあるので、集積中において、貯
蔵キャパシタ３４は、フォトダイオード１２のキャパシタンスに加えられる。こ
のことは、電荷のキャパシタンスを、すなわち、貯蔵（storage）ピクセルセン
サー３０の強度（ダイナミック）レンジを増加させる。集積期間とは、ＲＥＳＥ
Ｔ信号の立ち下がりエッジとＸＦＲ信号の立ち下がりエッジとの間の期間である
。集積期間の終わりに、Ｎチャンネル型転送ＭＯＳトランジスタ３６はターンオ
フされる。動作に関するその後の読み出し段階中において、Ｎチャンネル型行選
択ＭＯＳトランジスタ１８がターンオンされ、これにより、Ｎチャンネル型ソー
スフォロワＭＯＳトランジスタ１６のゲート電圧は、そのソースへ続いて行って
、列出力ライン２２上に配される。
【００１３】 アクティブピクセルセンサー１０，３０の両方において、充填率を増加させる
ことにより、かつ、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲ
ート領域を最小にすることによりキャパシタンス用領域を縮小させることにより
、フォトダイオード１２へもたらされる領域をより広くすることができ、これに
より、感度が向上する。残念なことに、アクティブピクセルセンサー１０，３０
内のＮチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲートキャパシタ
ンスが低下すると、両方の実施形態におけるＮチャンネル型ソースフォロワＭＯ
Ｓトランジスタ１８におけるノイズが、Ｎチャンネル型ソースフォロワＭＯＳト
ランジスタ１６のゲート領域にほぼ反比例する量だけ増加する。したがって、ノ
イズは、両方のＮチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲート
領域が減少する場合には増加し、これらのＮチャンネル型ソースフォロワＭＯＳ
トランジスタ１６のゲート領域が増加する場合には減少する。
【００１４】 貯蔵キャパシタ３４を別の素子として有する図３のアクティブピクセルセンサ
ー３０の場合には、感度およびノイズの問題はより深刻なものとなる。貯蔵キャ
パシタ３４の存在が充填率をさらに低下させるので、感度は低下する。貯蔵キャ
パシタ３４の存在が、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６の
ために有効な空間を縮小させるので、ノイズは増加する。したがって、貯蔵キャ
パシタ３４については、より小型である必要がある。
【００１５】 接合点のリーク電流は、多くのピクセルセンサーのノイズ効率における支配的
な要因である。ピクセルセンサーのサイズを小さくする方向にスケーリングする
際には、電界が、接合点のリークにおける重大な要因となる。本発明と同じ譲受
人へ譲渡され、１９９８年６月１７日に出願された同時係属中出願第０９／０９
９，１１６号（現在は、米国特許第ｘ，ｘｘｘ，ｘｘｘ号）において、電界は、
アレイ内の全てのアクティブピクセルセンサーを包括的にクロッキング（clocki
ng）することにより低下させられており、これにより、これらのセンサーの貯蔵
ノードは読み出し中にのみハイ状態になる。このことが幾つかの利点をもたらす
一方で、貯蔵ピクセルセンサーの動作には、依然として改善の余地がある。
【００１６】
【発明が解決しようとする課題】
したがって、本発明の目的は、アクティブピクセルセンサーの感度を向上させ
ることである。
【００１７】 本発明のさらなる目的は、アクティブピクセルセンサーにおけるリークと関連
したノイズを減少させることである。
【００１８】 本発明のさらに他の目的は、相対的な光の強度が増加する際にアクティブピク
セルセンサーにおける利得を圧縮することである。
【００１９】
【課題を解決するための手段】
本発明によれば、増加した充填率とより大きなソースフォロワトランジスタと
を有するピクセルセンサーを提供することにより、アクティブピクセルセンサー
の感度が増加し、かつ、ノイズが低下する。ノイズは、接合点のリーク電流の電
界成分を最小にするように設計される様式でピクセルセンサーを動作させること
によっても低下する。アクティブピクセルセンサーの利得は、該アクティブピク
セルセンサーにおける相対的な光の強度が増加する際に圧縮的である。本発明に
よるアクティブピクセルセンサーアレイの動作様式において、該アレイのうちの
一行におけるソースフォロワトランジスタのドレインは、該行が読み出されてい
るときにのみハイ状態にパルス化される。
【００２０】 本発明の第１実施形態によれば、アクティブピクセルセンサーは、一定の電位
のソースと基準電圧との間において、リセットトランジスタと直列に接続された
フォトダイオードを具備し、これにより、該フォトダイオードが逆バイアス（re
verse bias）される。リセットトランジスタのゲートは、リセットラインに連結
される。ソースフォロワトランジスタは、フォトダイオードの陰極に連結された
ゲートと、ソース出力ノードと、スイッチ可能な（switchable）電位に連結され
たドレインとを有する。
【００２１】 本発明の第２実施形態によれば、アクティブピクセルセンサーは、一定の電位
のソースと基準電圧との間において、リセットトランジスタと直列に接続された
フォトダイオードを具備し、これにより、該フォトダイオードが逆バイアスされ
る。リセットトランジスタのゲートは、リセットラインに連結される。転送トラ
ンジスタは、フォトダイオードの陰極とソースフォロワトランジスタのゲートと
の間に連結される。転送トランジスタのゲートは、転送ラインに連結される。ソ
ースフォロワトランジスタは、ソース出力ノードと、スイッチ可能な電位に連結
されたドレインとを有する。
【００２２】 本発明による、アクティブピクセルセンサーアレイを動作させるための方法に
おいて、アクティブピクセルセンサーのうちの一行におけるソースフォロワトラ
ンジスタのドレイン電圧は、該アクティブピクセルセンサーの集積期間中にはロ
ーレベルに保持され、かつ、その一行のための読み出し期間中には、行選択信号
と同期してハイレベルにされるか、または、ハイレベルにパルス化される。本発
明において好ましいように、行選択信号は、駆動された列ライン上の電圧のｄＶ
／ｄｔを制限するように、かつ、これにより、ソースフォロワのドレインにおけ
るハイレベルの電圧降下に従属する任意のイメージを制限するように制御された
立ち上がり時間を有する。
【００２３】
【発明の実施の形態】
当業者であれば、本発明に関する以下の説明は例示的なものに過ぎず、決して
制限的なものではないことを理解する。本発明に関する他の実施形態についても
、このような当業者にとっては容易に想到されるものである。
【００２４】 以下、図５を参照すると、本発明の第１実施形態によるアクティブピクセルセ
ンサー５０が、行選択ラインと列出力ラインとに連結された状態で概略的に示さ
れている。図５におけるアクティブピクセルセンサー５０は、図１のアクティブ
ピクセルセンサー１０に類似したものであるので、２つの図において対応する素
子に対しては同じ参照番号が用いられている。したがって、アクティブピクセル
センサー５０は、一定のアース電位と電圧Ｖrefとの間において、Ｎチャンネル
型リセットＭＯＳトランジスタ１４と直列に接続されたフォトダイオード１２を
有し、これにより、該フォトダイオード１２が逆バイアスされる。図３のアクテ
ィブピクセルセンサー５０は、Ｎチャンネル型ソースフォロワＭＯＳトランジス
タ１８のドレインが一定のドレイン供給電圧（図１のＶcc）の代わりにスイッチ
可能な供給電圧Ｖdに接続されているという重要な特徴において、図１のアクテ
ィブピクセルセンサー１０とは異なる。さらに、電圧Ｖrefは、従来技術に出て
きた電圧よりも低い電圧であってもよい。
【００２５】 以下、図６を参照すると、本発明の第２実施形態によるアクティブピクセルセ
ンサー６０が、行選択ラインと列出力ラインとに連結された状態で概略的に示さ
れている。図６の実施形態は、Ｎチャンネル型転送ＭＯＳトランジスタ３２がフ
ォトダイオード１２の陰極とＮチャンネル型ソースフォロワＭＯＳトランジスタ
１６のゲートとの間に連結されていることを除いては、図５の実施形態と非常に
類似している。Ｎチャンネル型転送ＭＯＳトランジスタ３２のゲートは、ＸＦＲ
信号ラインに連結されている。
【００２６】 本発明のピクセルセンサー５０，６０は、該ピクセルセンサー５０，６０が一
般に遭遇するアレイ環境において、改善された性能をもたらす。本発明に関する
この特徴については、図５のアクティブピクセルセンサーを複数行含むアレイの
一部のブロック図である図７と、ピクセルセンサー５０のアレイの動作を示すタ
イミング図である図６とを参照して、最も容易に理解することができる。
【００２７】 図７のアレイ部は、単なる例示目的のために、２×２部分として示されている
。当業者であれば、本発明に関する実際の実施形態のためのアレイサイズは自由
裁量的なものであることを認識する。アレイ部は、図５のアクティブピクセルセ
ンサー５０または図６のアクティブピクセルセンサー６０のいずれかを用いるこ
とができる。アレイ部の第１行は、アクティブピクセルセンサー５０／６０−１
，５０／６０−２を有する。アレイ部の第２行は、アクティブピクセルセンサー
５０／６０−３，５０／６０−４を有する。アレイ部の第１列は、アクティブピ
クセルセンサー５０−１，５０／６０−３を有する。アレイ部の第２列は、アク
ティブピクセルセンサー５０／６０−２，５０／６０−４を有する。
【００２８】 図７から分かるように、共通のＶrefライン６２が、アレイ内の全てのアクテ
ィブピクセルセンサーのために用いられる。さらに、共通のＲＥＳＥＴライン６
４が、アレイ内の全てのアクティブピクセルセンサーのために用いられる。さら
に、共通のＸＦＲライン６６が、アレイ内の全てのアクティブピクセルセンサー
のために用いられる。第１の行選択ライン２０−１は、アレイの第１行における
全てのアクティブピクセルセンサーを駆動させる。第２の行選択ライン２０−２
は、アレイの第２行における全てのアクティブピクセルセンサーを駆動させる。
アレイの第１列における全てのアクティブピクセルセンサーの出力は、第１の列
出力ライン２２−１上に駆動される。アレイの第２列における全てのアクティブ
ピクセルセンサーの出力は、第１の列出力ライン２２−２上に駆動される。第１
Ｖdライン６８−１は、アレイの第１行における全てのアクティブピクセルセン
サーを駆動させる。別の第２Ｖd選択ライン６８−２は、アレイの第２行におけ
る全てのアクティブピクセルセンサーを駆動させる。アレイ部が図６のアクティ
ブピクセルセンサー６０を有する場合には、さらなる包括的なＸＦＲ信号ライン
が、アレイ内の全てのアクティブピクセルセンサーに連結される。
【００２９】 制御回路７０は、アレイの動作を制御するために用いられる全ての信号を生成
するために用いられる。当業者には容易に理解されるように、制御回路７０は、
図８に示される全ての信号を生成するために、クロックや、タイマーや、パルス
生成器や、行デコーダや、他の従来的な論理回路のような、よく知られた機能ブ
ロックを有している。この回路は、アレイのサイズに応じて異なる。この回路に
関する特定の構成については、全体として、本発明の一部としては考慮せず、か
つ、本発明の特定の実施形態とともに用いるための特定の回路の構成は、当業者
にとっては些細なタスクである。
【００３０】 図８は、図５または図６の両方に示される形式のアクティブピクセルセンサー
からなるアレイ７０の動作を示すタイミング図である。アクティブピクセルセン
サー５０の動作において、最初に、リセット期間中において、ＲＥＳＥＴ信号が
ハイレベルにアサートされて、アレイ６０内の全てのＮチャンネル型リセットＭ
ＯＳトランジスタ１４（図５）がターンオンされ、これにより、アレイ内の全て
のフォトダイオード１２（図５）の陰極がＶrefに設定される。ＲＥＳＥＴ信号
がデアサートされると、光電荷（photocharge）の集積が始まり、この場合に、
光誘起電子がアレイ内の全てのフォトダイオードの陰極上に集められる。光電荷
の集積は、アレイ内のフォトダイオードの陰極上における電圧を、アレイ内の各
々のピクセル位置における光レベルに応じた割合で、Ｖref値から低下させる。
アクティブピクセルセンサー６０の動作は、アクティブピクセルセンサー５０の
動作と同じであるが、包括的なＸＦＲラインをＲＥＳＥＴ信号がアサートされる
前にアサートし、かつ、光集積（photointegration）期間の終わりにデアサート
する、という特徴をさらに備えている。
【００３１】 図８に示されるように、集積期間の終わりに、ただし、読み出しの前に、ＲＥ
ＳＥＴ信号は、包括的なＸＦＲラインがデアサートされた後に再びハイ状態にア
サートされる。読み出し中に、ＲＯＷ ＳＥＬＥＣＴ信号は、一度に１つずつ、
各々の行選択ライン上にアサートされ、該行における全てのＮチャンネル型選択
ＭＯＳトランジスタがターンオンされ、各々のＮチャンネル型ソースフォロワＭ
ＯＳトランジスタのソース電圧が、感知用の列出力ライン２２−１，２２−２上
に配される。図７の考察から、各々の行が読み出される際に、該行のためのＶd
ラインが最初にハイ状態にパルス化され、これに続いて、該行のための行選択ラ
インがアサートされることが分かる。次に、行選択ラインがデアサートされ、こ
れに続いて、Ｖdライン上のＶdパルスが終わる。関連したフォトダイオードの陰
極上に蓄積された電荷から結果的に生じた各々のＮチャンネル型ソースフォロワ
ＭＯＳトランジスタのゲート電圧は、読み出し期間中に、これらのトランジスタ
のソース電圧へ続いて行くことが、当業者により理解される。
【００３２】 本発明の一特徴によれば、行選択信号の立ち上がり時間を制御することが好ま
しい。このことは、列ラインへ流れ込む電流の量を制御し、かつ、アレイから読
み出されているイメージ内にラインストライプ（line stripe）アーティファク
トが引き起こされることを防ぐ。以下、図９を参照すると、この概略図は、Ｖd
および行選択信号をアレイのうちの一行にもたらすための例示的なデコーダ回路
を示しており、かつ、本発明によるピクセルセンサーアレイ内の行選択ラインの
立ち上がり時間を制御するために用いることができる回路の一例を含んでいる。
【００３３】 図９の回路を駆動させるために、３つの制御信号が用いられる。第１信号、す
なわち、行デコーダライン７２上の行デコーダ出力信号は、読み出しのための個
々の行を選択するためにアレイ内で用いられる行デコーダ回路からの出力である
。ＳＦＤイネーブルライン７４上の第２信号は、ＡＮＤゲート７６においてライ
ン７２上の行デコーダ出力信号とＡＮＤ演算されるイネーブル信号をもたらし、
図８のタイミング図による信号Ｖd−１，Ｖd−２のうちの１つを出力ライン７８
上に生成する。行イネーブルライン７８上の第３信号は、ＮＡＮＤゲート８２に
おいて、ライン７２上の行デコーダ出力信号とＡＮＤ演算される。ＮＡＮＤゲー
ト８２の出力は、電流欠乏（current-starved）インバータ８４を駆動させるた
めに用いられる。電流欠乏インバータ８４は、Ｐチャンネル型ＭＯＳトランジス
タ８６とＮチャンネル型ＭＯＳトランジスタ８８とから形成されている。インバ
ータ８４は、バイアスソース電圧Ｖpbiasにゲートを連結させているＰチャンネ
ル型バイアスＭＯＳトランジスタ（P-Channel MOS bias transistor）９０を通
して、Ｐチャンネル型ＭＯＳトランジスタ８６のためのソース電圧をもたらすこ
とにより電流欠乏状態となっている。電流欠乏インバータ８４の出力は、図８の
タイミング図による信号ＲＯＷ ＳＥＬＥＣＴ−１，ＲＯＷ ＳＥＬＥＣＴ−２の
うちの１つを生成する。Ｐチャンネル型ＭＯＳトランジスタ８４がターンオンさ
れると、インバータは、Ｉpbiasに等しい定電流を送出する。この定電流は、Ｒ
ＯＷ ＳＥＬＥＣＴライン９２のキャパシタンスを充電する際に、直線ランプ（l
inear ramp）電圧出力をもたらす。
【００３４】 アレイ内の各々の行のためのＡＮＤゲート７６のＶd出力は、個々の列ライン
のキャパシタンスの合計に等しい総計キャパシタンスを充電する必要がある。極
値な場合において、行内の全てのピクセルセンサーが高い光レベルにさらされた
場合には、各々の列を低い電圧まで充電する必要があるが、行内の全てのピクセ
ルセンサーが低い光レベルにさらされた場合には、各々の列をより高い電圧まで
充電する必要がある。低い光レベルにさらされた場合には、Ｖdライン上に引き
出される総計電流は高くなる。実際の集積回路アレイにおいては、Ｖd電圧を搬
送する金属ラインは一般的には１，０００Ωの抵抗を有しており、かつ、ＡＮＤ
ゲート７６の出力インピーダンスはさらにいっそう高い可能性があるので、この
ことは、アレイが駆動させるべき２，０００の列ラインを安易に有する可能性が
あることを特に考慮した場合に、Ｖdラインの電圧がソースフォロワのドレイン
において垂下する潜在的な原因となる可能性があり、かつ、出力信号レベルエラ
ーの潜在的な原因となる可能性がある。本発明の特徴によれば、総計電流は、列
ラインに連結された読み出しトランジスタをターンオンする信号の立ち上がり時
間を制御することにより制限される。
【００３５】 駆動される列ラインの総計キャパシタンスは、
【数１】 であり、かつ、総計電流Ｉtotは、
【数２】 となるか、または、充電中においてＶcolはＶrowに続き、かつ、行選択ラインの
キャパシタンスＣrowは列ラインのキャパシタンスＣcolにほぼに等しいので、
【数３】 となる。これは、
【数４】 と等価である。２，０００行（Ｎ＝２，０００）を有するアレイにおいて、行駆
動電流Ｉpbiasは、Ｉtot（無視できる電圧降下に対応するＶＳＥＤ駆動電流）よ
りも２，０００倍小さくなる。
【００３６】 本明細書において示してきたように、Ｎチャンネル型ソースフォロワＭＯＳト
ランジスタ１６のドレインは、集積期間中において第１電圧レベル（ほぼアース
であることが好ましい）に設定され、次に、読み出し期間中において第２電圧レ
ベル（Ｖrefよりも大きいことが好ましい）に設定される。これらのバイアシン
グ状態の下で、アクティブピクセルセンサー５０内のＮチャンネル型ソースフォ
ロワＭＯＳトランジスタ１６のゲートは、電荷集積期間中においては大きな非線
形キャパシタとして動作し、かつ、読み出し期間中においては小さくかつほぼ線
形のキャパシタとして動作する。
【００３７】 Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のソースがほぼアース
に設定されると、該Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６がタ
ーンオンされる。これらの装置がターンオンされると、これらの装置のゲートは
、大きなキャパシタンスをもたらす。集積中に、Ｎチャンネル型ソースフォロワ
ＭＯＳトランジスタ１６内においてオン状態になっている大きなゲートキャパシ
タンスは、フォトダイオード１２のキャパシタンスと並列に接続され、これによ
り、該フォトダイオード１２のキャパシタンスに加えられる。この増加したキャ
パシタンスは、集積期間中における電荷対電圧利得を減少させる。
【００３８】 しかしながら、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のドレ
インが読み出し期間中にハイ状態にされると、可変供給電圧Ｖdの変化は、当業
者にはよく知られている“ブートストラップ（bootstrap）”容量結合（capacit
ive coupling）効果によって、ゲート電圧を押し上げ、かつ、前述の集積期間中
に実現された電荷対電圧利得の減少は、一般的には、Ｎチャンネル型ソースフォ
ロワＭＯＳトランジスタ１６のドレインがハイ状態にされた場合にブートストラ
ップのダイナミクスから生じる読み出し利得の増加により補償される。このブー
トストラップ効果は、出力信号電圧の広範なオペレーティングレンジをもたらす
。したがって、本発明によるバイアシングの概要は、アクティブピクセルセンサ
ーの感度を増加させる。
【００３９】 Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲートは読み出し中
にさらに高いレベルまで押し上げられるので、従来技術において利用される電圧
よりも低い電圧Ｖrefが好ましい。この結果、ＲＥＳＥＴ信号ライン上における
論理ハイ状態の電圧レベルについても、本発明によるアクティブピクセルセンサ
ーを用いた場合に、低下させることができる。
【００４０】 従来技術とは対照的に、図３に示される貯蔵キャパシタ３４を図６に示される
アクティブピクセルセンサー６０から除去したので、Ｎチャンネル型ソースフォ
ロワＭＯＳトランジスタ１６内においてオン状態となっている大きなゲートキャ
パシタンスに起因して、生成される光電荷を損失することなく、フォトダイオー
ド３２の領域を拡大することにより、アクティブピクセルセンサー６０の感度を
増加させることができる。
【００４１】 Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のドレインに対する可
変供給電圧Ｖdを上昇させ、かつ、これらのトランジスタ１６のソースをより高
い状態に安定させることは、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ
１６のゲートキャパシタンスが高いキャパシタンスから低いキャパシタンスへ変
化する原因となるので、これに対応して、アクティブピクセルセンサー５０，６
０内における電荷値および電圧値を再分配することになることが理解される。
【００４２】 図５のアクティブピクセルセンサー５０の読み出し期間中において、もはや、
光誘起電荷をＮチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲート上
に保持することができないので、光誘起電荷は、代わりにフォトダイオード１２
のキャパシタンス上に保持される。正味のキャパシタンスはより低いので、電荷
対電圧利得はより高くなる。ブートストラップ作用については、キャパシタンス
を低下させてフォトダイオード１２上にもっと高い電圧信号を得て、次に、この
信号を、ソースフォロワとして動作するＮチャンネル型ソースフォロワＭＯＳト
ランジスタ１６の利得にしたがって読み出す際に見ることができる。
【００４３】 図６のアクティブピクセルセンサー６０の読み出し期間中に、ブートストラッ
プ作用の効果は、有益かつ驚異的なものである。集積期間中に電荷を蓄積した後
に、Ｎチャンネル型転送ＭＯＳトランジスタ３２は、ＸＦＲライン上の制御信号
によりターンオフされる。Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１
６のゲートキャパシタンスが読み出し中に小さくなると、光誘起電荷を再分配で
きる領域は小さくなる。すなわち、Ｎチャンネル型転送ＭＯＳトランジスタ３２
のドレイン端末とＮチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲー
ト端末とを有する回路ノードと関連した浮遊容量（stray capacitance）は、フ
ォトダイオード１２のキャパシタンスと比較して非常に小さい。この著しく低下
したキャパシタンスは、電荷対電圧利得の増加につながる。
【００４４】 図６の実施形態において、達成可能な電荷対電圧利得に対する制限は、Ｎチャ
ンネル型ソースフォロワＭＯＳトランジスタ１６のゲート電圧と、Ｎチャンネル
型ソースフォロワＭＯＳトランジスタ１６を閾値に配するために必要とされるＮ
チャンネル型ソースフォロワＭＯＳトランジスタ１６のバックゲート電圧または
基板電圧との線形結合により決定される。結果的に生じる変換は、Ｎチャンネル
型ソースフォロワＭＯＳトランジスタ１６のゲートにおける貯蔵ノード上で捕捉
された電荷信号の線形関数にほぼ近いものである。
【００４５】 列出力ライン、および、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１
６のソースが安定している場合に、Ｎチャンネル型読み出しＭＯＳトランジスタ
１８がほぼ閾値となることを理解すべきである。人体効果（body effect）κを
考慮に入れたソース電圧は、以下の関係により表現される：
【数５】 したがって、２つの未知数、すなわち、Ｎチャンネル型ソースフォロワＭＯＳト
ランジスタ１６のソース電圧およびゲート電圧は、線形的に関連づけられている
。
【００４６】 さらなる制約をもたらす、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ
１６のゲートにおける電荷保存の式は、以下の通りである：
【数６】 この式において、キャパシタンスが線形であると仮定すると、Ｎチャンネル型ソ
ースフォロワＭＯＳトランジスタ１６，４０のドレインがハイ状態にされる際に
、Ｎチャンネル型ソースフォロワＭＯＳトランジスタ１６のゲートキャパシタン
スは、主としてソースに連結され、これにより、ゲート対ソース（gate to sour
ce）キャパシタンスＣＧＳがゲート対ドレイン（gate to drain）キャパシタン
スＣＧＤを支配する。浮遊貯蔵ノード（stray storage node）キャパシタンスは
、ＣＳにより表される。このキャパシタンスは適切なものであるが、アクティブ
ピクセルセンサー６０においては小さい可能性がある。
【００４７】 ＶＤをハイ状態にする前のゲート電圧ＶＧＯと、最終的なゲート電圧ＶＧとを
、ＶＧ＝ＶＧＯ＋ΔＶＧとなるように定義し、かつ、ＶＤ，ＶＳを、最初に、Ｖ
Ｓ＝ΔＶＳ，ＶＤ＝ΔＶＤとなるようにアースすると仮定すると、Ｎチャンネル
型ソースフォロワＭＯＳトランジスタ１６のブートストラップされたゲート電圧
については、以下のように表現することができる：
【数７】
【００４８】 この結果、列出力電圧については、以下のようなソース電圧として表現するこ
とができる：
【数８】 このことは、読み出し中における、Ｎチャンネル型ソースフォロワＭＯＳトラン
ジスタ１６のゲートに貯蔵された信号から列出力への利得が、以下の関係により
表現されることを意味している：
【数９】 ここで、小さな値ＣＧＤ、ＣＳに関しては、近似が適用されている。
【００４９】 列出力ライン上において捕捉された電荷を最終的な電圧へ線形変換することは
、２つの有益な結果を有する。第一に、このことは、Ｎチャンネル型ソースフォ
ロワＭＯＳトランジスタ１６のゲートにおける大きなキャパシタンス値が、全体
的な利得に対して有害というよりはむしろ有益な効果を有することを意味する。
その理由は、Ｎチャンネル型転送ＭＯＳトランジスタ３２側のキャパシタンスが
より大きいことが、フォトダイオード１２自体の充電に浪費されるのとは対照的
に、より大きな割合の光電荷が捕捉されることを意味するためである。全体的な
利得は、一般的には、さらなる容量ローディングを伴わない場合のフォトダイオ
ード１２の利得さえも上回る。したがって、ノイズを低下させるためにＮチャン
ネル型ソースフォロワＭＯＳトランジスタ４０のサイズを増加させることは、実
質的に、利得を低下させることにはならない。
【００５０】 第二に、捕捉された電荷から出力電圧への線形変換は、以下のような有益な圧
縮的非線形性につながり得る。光電荷が蓄積される際に、Ｎチャンネル型ソース
フォロワＭＯＳトランジスタ１６のゲート電圧は、閾値電圧以下に降下する地点
まで降下し、この地点において、ゲートキャパシタンスは、ハイ状態からロー状
態へ変化する。さらに、光電荷は、主として、フォトダイオード１２のキャパシ
タンス上のみに蓄積されるので、Ｎチャンネル型ソースフォロワＭＯＳトランジ
スタ１６のゲート電圧は、より急速に降下する。集積中におけるこの電荷対電圧
ブレイクポイント（break-point）の非線形性は、圧縮的ではなく拡張的である
が、それにも拘わらず、驚異的に、全体的な利得における圧縮的ブレイクポイン
トの非線形性につながる。Ｎチャンネル型転送ＭＯＳトランジスタ３２がターン
オフされると、高い光レベルにおいてＮチャンネル型転送ＭＯＳトランジスタ３
２の貯蔵側に貯蔵された電荷の比率は低下する。その理由は、より多くの電荷が
、代わりにフォトダイオード１２上に保持されるためである。したがって、集積
されたイメージ信号電圧は、集積中には拡張的に（expansively）応答し、さら
に、貯蔵された電荷の線形的読み出しは、圧縮的に（compressively）応答する
。
【００５１】 以下、図１０、図１１、および、図１２へ移ると、様々な光の強度に関して、
集積期間および読み出し期間中において、Ｎチャンネル型ソースフォロワＭＯＳ
トランジスタ上に見られる電圧の例が示されている。図１０、図１１、および、
図１２において、これらの電圧は、光がより暗い状態からより明るい状態へ変化
する際に、増加する強度状態に対応している。
【００５２】 図１０、図１１、および、図１２に示されるように、集積期間中において、ソ
ースフォロワトランジスタのドレイン電圧およびソース電圧の両方は、アースさ
れており、かつ、慣例により、基板またはバックゲートの電位についても、アー
スであるものとする。図１０、図１１、および、図１２において、集積期間の終
わりにおけるソースフォロワトランジスタのゲート電圧は、それぞれ、１．５ボ
ルト、０．６ボルト、および、０．２ボルトである。この例においては、フォト
ダイオードが最初に設定されるＶrefが１．５ボルトであるので、図１０のソー
スフォロワトランジスタのゲートにおける１．５ボルトは、図１１のソースフォ
ロワトランジスタのゲートにおける０．６ボルトよりも暗い状態に対応し、かつ
、図１２のソースフォロワトランジスタのゲートにおける０．２ボルトは、図１
１のソースフォロワトランジスタのゲートにおける０．６ボルトよりも明るい状
態に対応する。
【００５３】 図１０、図１１、および、図１２に示される読み出し期間中において、ソース
フォロワトランジスタのドレイン電圧は、２ボルトだけ上げられている。この結
果、３つの例の各々において、ソースフォロワトランジスタのゲート電圧が増加
していることが認められる。図１０において、集積期間の終わりにおけるゲート
電圧と、読み出し期間中におけるゲート電圧との比較は、ゲート電圧が約１．５
Ｖから約３．１５Ｖへ変化したことを表している。図１１において、集積期間の
終わりにおけるゲート電圧と、読み出し期間中におけるゲート電圧との比較は、
ゲート電圧が約０．６Ｖから約０．９Ｖへ変化したことを表している。図１２に
おいて、集積期間の終わりにおけるゲート電圧と、読み出し期間中におけるゲー
ト電圧との比較は、ゲート電圧が約０．２Ｖから約０．６Ｖへ変化したことを表
している。これらの例のゲートにおける増加は、ソースフォロワトランジスタの
ドレインとゲートとの間における容量結合に起因して発生するブートストラップ
増幅の結果である。この増加は、概略的には、ゲート−ドレインのオーバーラッ
プ容量（overlap capacitance）が著しいものでなければ、ソースフォロワトラ
ンジスタのソースの増加量よりも少ない量である。
【００５４】 図１０、図１１、および、図１２に示される例において、前述したκ（カッパ
）値は２／３であり、かつ、ＶThは０．６ボルトである。前述の説明によれば、
出力ソース電圧は、バルク対ソース（bulk to source）電圧ＶＢＳの１／３に加
えられたゲート対ソース（gate to source）電圧ＶＧＳの２／３が、約．４ボル
トに等しくなるように安定する。このことにより、図１０、図１１、および、図
１２において、読み出し期間中に、それぞれ、１．７ボルト、０．２ボルト、お
よび、ほぼ０ボルトのソース電圧がもたらされる。
【００５５】 図１３には、図１０、図１１、および、図１２において、集積期間中および読
み出し期間中の両方におけるゲートと、読み出し期間中におけるソースに関して
、様々な光の状態に関して示された電圧が、グラフによって示されている。図１
３から、当業者であれば、本発明によって、光の相対的強度が増加する際に利得
が圧縮されることを容易に理解する。このことについては、読み出し中における
ゲート電圧グラフＶgから、該グラフ内の領域Ａと領域Ｂとを比較することによ
り認められる。グラフＶgの領域Ｂの傾斜の絶対値が領域Ａの傾斜の絶対値より
も小さくなるように、領域Ａは第１の傾斜を有し、かつ、領域Ｂは第２の傾斜を
有している。相対的な光の強度が増加する際の、グラフＶgの傾斜におけるこの
変化は、利得の圧縮に対応している。
【００５６】 トランジスタ１６（図６）のゲートキャパシタンスに貯蔵された信号を潜在的
に劣化させ得る電荷のリークは、転送トランジスタ３２のドレインにおける接合
点のリークにより支配される。このリークは電圧の非常に拡張的な関数である傾
向があるので、この電圧を可能な限り長時間ロー状態に保持することが好都合で
ある。したがって、本発明は、ただ１つの行が所定時刻に読み出されることを除
いては、ブートストラップにより電圧の上昇を回避する。
【００５７】 本発明の実施形態および応用性について示しかつ説明してきたが、その一方で
、前述したよりもさらに多くの修正形態が本明細書における本発明の概念から逸
脱することなく可能であることが当業者には明白である。したがって、本発明は
、添付された請求項の真意以外には制約されるべきではない。
【図面の簡単な説明】
【図１】 第１の公知のアクティブピクセルセンサーの簡略化された概略図
である。
【図２】 図１に示されたアクティブピクセルセンサーの動作を示すタイミ
ング図である。
【図３】 第２の公知のアクティブピクセルセンサーの簡略化された概略図
である。
【図４】 図３に示されたアクティブピクセルセンサーの動作を示すタイミ
ング図である。
【図５】 本発明による、アクティブピクセルセンサーの第１実施形態の簡
略化された概略図である。
【図６】 本発明による、アクティブピクセルセンサーの第２実施形態の簡
略化された概略図である。
【図７】 図５または図６のいずれかにおける、複数行のアクティブピクセ
ルセンサーを含むアレイの一部のブロック図である。
【図８】 図５または図６のいずれかに示されたアクティブピクセルセンサ
ーアレイの動作を示すタイミング図である。
【図９】 本発明による、ピクセルセンサーアレイ内の行選択ラインの立ち
上がり時間を制御するために用いることができる回路の一例の概略図である。
【図１０】 本発明による第１の例での集積および読み出し中における、ソ
ースフォロワトランジスタ内のゲート、ドレイン、ソース、および、バックゲー
ト電圧を示す概略図である。
【図１１】 本発明による第２の例での集積および読み出し中における、ソ
ースフォロワトランジスタ内のゲート、ドレイン、ソース、および、バックゲー
ト電圧を示す概略図である。
【図１２】 本発明による第３の例での集積および読み出し中における、ソ
ースフォロワトランジスタ内のゲート、ドレイン、ソース、および、バックゲー
ト電圧を示す概略図である。
【図１３】 本発明による、相対的な光強度が増加する際のアクティブピク
セルセンサーの利得の圧縮を示すグラフである。
【符号の説明】
１２ フォトダイオード １４ Ｎチャンネル型リセットＭＯＳトランジスタ １６ Ｎチャンネル型ソースフォロワＭＯＳトランジスタ １８ Ｎチャンネル型行選択ＭＯＳトランジスタ ２０ 行選択ライン ２２ 列出力ライン ３２ Ｎチャンネル型転送ＭＯＳトランジスタ ５０，６０ アクティブピクセルセンサー ６２ Ｖrefライン ６６ ＸＦＲライン ６８ Ｖd選択ライン ７０ 制御回路 ７２ 行デコーダライン ７４ ＳＦＤイネーブルライン ７６ ＡＮＤゲート ７８ 出力ライン ８０ 行イネーブルライン ８２ ＮＡＮＤゲート ８４ 電流欠乏インバータ ８６ Ｐチャンネル型ＭＯＳトランジスタ ８８ Ｎチャンネル型ＭＯＳトランジスタ ９０ Ｐチャンネル型バイアスＭＯＳトランジスタ ９２ ＲＯＷ ＳＥＬＥＣＴライン
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年４月１０日（２００２．４．１０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】 接合点のリーク電流は、多くのピクセルセンサーのノイズ効率における支配的
な要因である。ピクセルセンサーのサイズを小さくする方向にスケーリングする
際には、電界が、接合点のリークにおける重大な要因となる。本発明と同じ譲受
人へ譲渡され、１９９８年６月１７日に出願された同時係属中特許出願第０９／
０９９，１１６号（現在は、米国特許出願第６，０９７，０２２号）において、
電界は、アレイ内の全てのアクティブピクセルセンサーを包括的にクロッキング
（clocking）することにより低下させられており、これにより、これらのセンサ
ーの貯蔵ノードは読み出し中にのみハイ状態になる。このことが幾つかの利点を
もたらす一方で、貯蔵ピクセルセンサーの動作には、依然として改善の余地があ
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】 本発明のピクセルセンサー５０，６０は、該ピクセルセンサー５０，６０が一
般に遭遇するアレイ環境において、改善された性能をもたらす。本発明に関する
この特徴については、図５のアクティブピクセルセンサーを複数行含むアレイの
一部のブロック図である図７と、ピクセルセンサー５０のアレイの動作を示すタ
イミング図である図８とを参照して、最も容易に理解することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】 図７のアレイ部は、単なる例示目的のために、２×２部分として示されている
。当業者であれば、本発明に関する実際の実施形態のためのアレイサイズは自由
裁量的なものであることを認識する。アレイ部は、図５のアクティブピクセルセ
ンサー５０または図６のアクティブピクセルセンサー６０のいずれかを用いるこ
とができる。アレイ部の第１行は、アクティブピクセルセンサー５０／６０−１
，５０／６０−２を有する。アレイ部の第２行は、アクティブピクセルセンサー
５０／６０−３，５０／６０−４を有する。アレイ部の第１列は、アクティブピ
クセルセンサー５０／６０−１，５０／６０−３を有する。アレイ部の第２列は
、アクティブピクセルセンサー５０／６０−２，５０／６０−４を有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】 図７から分かるように、共通のＶrefライン６２が、アレイ内の全てのアクテ
ィブピクセルセンサーのために用いられる。さらに、共通のＲＥＳＥＴライン６
４が、アレイ内の全てのアクティブピクセルセンサーのために用いられる。さら
に、共通のＸＦＲライン６６が、アレイ内の全てのアクティブピクセルセンサー
のために用いられる。第１の行選択ライン２０−１は、アレイの第１行における
全てのアクティブピクセルセンサーを駆動させる。第２の行選択ライン２０−２
は、アレイの第２行における全てのアクティブピクセルセンサーを駆動させる。
アレイの第１列における全てのアクティブピクセルセンサーの出力は、第１の列
出力ライン２２−１上に駆動される。アレイの第２列における全てのアクティブ
ピクセルセンサーの出力は、第２の列出力ライン２２−２上に駆動される。第１
Ｖdライン６８−１は、アレイの第１行における全てのアクティブピクセルセン
サーを駆動させる。別の第２Ｖd選択ライン６８−２は、アレイの第２行におけ
る全てのアクティブピクセルセンサーを駆動させる。アレイ部が図６のアクティ
ブピクセルセンサー６０を有する場合には、さらなる包括的なＸＦＲ信号ライン
が、アレイ内の全てのアクティブピクセルセンサーに連結される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミルトン・ビー・ドン アメリカ合衆国・カリフォルニア・ 95070・サラトガ・ボネット・ウェイ・ 18932 (72)発明者 リチャード・エフ・ライアン アメリカ合衆国・カリフォルニア・ 94022・ロス・アルトス・トラヴァーソ・ コート・422 Ｆターム(参考） 4M118 AA01 AA02 AA05 AB01 BA14 CA03 CA04 CA09 DB09 DD12 DD20 FA06 FA34 FA42 5C024 CX03 CX41 GX03 GY31 GZ04 GZ22 HX40 HX50

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の行および列の形で配列された集積型アクティブピクセ
    ルセンサーアレイであって、 各々が、前記アレイ内の一行と関連づけられ、かつ、行選択信号のソースに連
    結された複数の行選択ラインと、 各々が、前記アレイ内の一行と関連づけられ、かつ、ソースフォロワドレイン
    行信号のソースに連結された複数のソースフォロワドレイン行ラインと、 各々が、前記アレイ内の一列と関連づけられた複数の列出力ラインと、 リセット信号のソースに連結されたリセットラインと、 リセット電位のソースと、 複数のアクティブピクセルセンサーと を具備し、 各々のピクセルセンサーは、前記アレイ内ののうち一行および一列と関連づけ
    られ、かつ、 各々のピクセルセンサーは、 第１基準電位に連結された第１端末と、第２端末とを有するフォトダイオー
    ドと、 前記リセットラインに連結されたゲートと、前記フォトダイオードを逆バイ
    アスする前記リセット電位に連結されたドレインと、前記フォトダイオードの前
    記第２端末に連結されたソースとを有するリセットトランジスタと、 前記フォトダイオードの前記第２端末に連結されたゲートと、前記複数のソ
    ースフォロワドレイン行ラインのうちの１つであってそのアクティブピクセルセ
    ンサーが関連づけられているラインに接続されたドレインと、ソースとを有する
    ソースフォロワトランジスタと、 前記複数の行選択ラインのうちの１つであってそのアクティブピクセルセン
    サーが関連づけられているラインに接続されたゲートと、前記ソースフォロワト
    ランジスタの前記ソースに連結されたドレインと、前記複数の列出力ラインのう
    ちの１つであってそのアクティブピクセルセンサーが関連づけられているライン
    に連結されたソースとを有する行選択トランジスタと を有することを特徴とする集積型アクティブピクセルセンサーアレイ。
  2. 【請求項２】 複数の行および列の形で配列された集積型アクティブピクセ
    ルセンサーアレイであって、 各々が、前記アレイ内の一行と関連づけられ、かつ、行選択信号のソースに連
    結された複数の行選択ラインと、 各々が、前記アレイ内の一行と関連づけられ、かつ、ソースフォロワドレイン
    行信号のソースに連結された複数のソースフォロワドレイン行ラインと、 各々が、前記アレイ内の一列と関連づけられた複数の列出力ラインと、 リセット信号のソースに連結されたリセットラインと、 転送信号のソースに連結された転送ラインと、 リセット電位のソースと、 複数のアクティブピクセルセンサーと を具備し、 各々のピクセルセンサーは、前記アレイ内のうちの一行および一列と関連づけ
    られ、かつ、 各々のピクセルセンサーは、 第１基準電位に連結された第１端末と、第２端末とを有するフォトダイオー
    ドと、 前記リセットラインに連結されたゲートと、前記フォトダイオードを逆バイ
    アスする前記リセット電位に連結されたドレインと、前記フォトダイオードの前
    記第２端末に連結されたソースとを有するリセットトランジスタと、 前記転送ラインに連結されたゲートと、前記フォトダイオードの前記第２端
    末に連結されたソースと、ドレインとを有する転送トランジスタと、 前記転送トランジスタの前記ソースに連結されたゲートと、前記複数のソー
    スフォロワドレイン行ラインのうちの１つであってそのアクティブピクセルセン
    サーが関連づけられているラインに連結されたドレインと、ソースとを有するソ
    ースフォロワトランジスタと、 前記複数の行選択ラインのうちの１つであってそのアクティブピクセルセン
    サーが関連づけられているラインに接続されたゲートと、前記ソースフォロワト
    ランジスタの前記ソースに連結されたドレインと、前記複数の列出力ラインのう
    ちの１つであってそのアクティブピクセルセンサーが関連づけられているライン
    に連結されたソースとを有する行選択トランジスタと を有することを特徴とする集積型アクティブピクセルセンサーアレイ。
  3. 【請求項３】 請求項１に記載の集積型アクティブピクセルセンサーアレイ
    を動作させるための方法であって、 リセット期間中に、前記リセットライン上のＲＥＳＥＴ信号をアサートする段
    階と、 集積期間中に、前記複数のアクティブピクセルセンサー上の光電荷を集積する
    段階と、 読み出し用の行を選択することにより、選択された行と関連づけられた前記ソ
    ースフォロワドレイン行ラインのうちの１つをアサートすることにより、かつ、
    前記選択された行と関連づけられた前記ソースフォロワドレイン行ラインのうち
    の１つがアサートされている間に、選択された行と関連づけられた前記行選択ラ
    インのうちの１つをアサートすることにより、集積された光電荷を表す信号を、
    前記複数のアクティブピクセルセンサーから一度に一行ずつ読み出す段階と を具備することを特徴とする方法。
  4. 【請求項４】 前記選択された行と関連づけられた前記行選択ラインのうち
    の１つをアサートする段階は、制御された立ち上がり時間によって、前記選択さ
    れた行と関連づけられた前記行選択ラインのうちの１つにおける電圧を上げる段
    階を具備することを特徴とする請求項３に記載の方法。
  5. 【請求項５】 請求項２に記載の集積型アクティブピクセルセンサーアレイ
    を動作させるための方法であって、 リセット期間中に、前記リセットライン上のリセット信号をアサートする段階
    と、 前記リセット期間中および集積期間中に、前記転送ライン上の転送信号をアサ
    ートする段階と、 前記集積期間中に、前記複数のアクティブピクセルセンサー上の光電荷を集積
    する段階と、 前記転送ライン上の前記転送信号をデアサートする段階と、 読み出し用の行を選択することにより、選択された行と関連づけられた前記ソ
    ースフォロワドレイン行ラインのうちの１つをアサートすることにより、かつ、
    前記選択された行と関連づけられた前記ソースフォロワドレイン行ラインのうち
    の１つがアサートされている間に、選択された行と関連づけられた前記行選択ラ
    インのうちの１つをアサートすることにより、集積された光電荷を表す信号を、
    前記複数のアクティブピクセルセンサーから一度に一行ずつ読み出す段階と を具備することを特徴とする方法。
  6. 【請求項６】 前記選択された行と関連づけられた前記行選択ラインのうち
    の１つをアサートする段階は、制御された立ち上がり時間によって、前記選択さ
    れた行と関連づけられた前記行選択ラインのうちの１つにおける電圧を上げる段
    階を具備することを特徴とする請求項５に記載の方法。
JP2001560451A 2000-02-14 2001-02-12 ブートストラップ増幅を備え、かつ、読み出し期間中のリークを低下させたアクティブピクセルセンサー Expired - Fee Related JP4842487B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/492,103 US6410899B1 (en) 1998-06-17 2000-02-14 Active pixel sensor with bootstrap amplification and reduced leakage during readout
US09/492,103 2000-02-14
PCT/US2001/004463 WO2001061756A2 (en) 2000-02-14 2001-02-12 Active pixel sensor with bootstrap amplification and reduced leakage during readout

Publications (2)

Publication Number Publication Date
JP2003523632A true JP2003523632A (ja) 2003-08-05
JP4842487B2 JP4842487B2 (ja) 2011-12-21

Family

ID=23954953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001560451A Expired - Fee Related JP4842487B2 (ja) 2000-02-14 2001-02-12 ブートストラップ増幅を備え、かつ、読み出し期間中のリークを低下させたアクティブピクセルセンサー

Country Status (5)

Country Link
US (1) US6410899B1 (ja)
JP (1) JP4842487B2 (ja)
KR (1) KR20030004350A (ja)
TW (1) TW530488B (ja)
WO (1) WO2001061756A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010522479A (ja) * 2007-03-21 2010-07-01 イーストマン コダック カンパニー 可変感度画素を用いたダイナミックレンジの拡大
WO2017081847A1 (ja) * 2015-11-12 2017-05-18 パナソニックＩｐマネジメント株式会社 光検出装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831691B1 (en) * 1998-04-15 2004-12-14 Minolta Co., Ltd. Solid-state image pickup device
JP2000078473A (ja) * 1998-08-31 2000-03-14 Canon Inc 光電変換装置
US6603513B1 (en) * 1999-02-16 2003-08-05 Micron Technology, Inc. Using a single control line to provide select and reset signals to image sensors in two rows of a digital imaging device
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
US6727521B2 (en) 2000-09-25 2004-04-27 Foveon, Inc. Vertical color filter detector group and array
US7116366B1 (en) 1999-08-31 2006-10-03 Micron Technology, Inc. CMOS aps pixel sensor dynamic range increase
US6965408B2 (en) * 2000-02-28 2005-11-15 Canon Kabushiki Kaisha Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit
JP3558589B2 (ja) * 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
US7053945B1 (en) * 2000-07-26 2006-05-30 Micron Technolopgy, Inc. Image sensor having boosted reset
JP3667214B2 (ja) 2000-08-25 2005-07-06 キヤノン株式会社 固体撮像装置およびその駆動方法
US6965707B1 (en) * 2000-09-29 2005-11-15 Rockwell Science Center, Llc Compact active pixel with low-noise snapshot image formation
US6566697B1 (en) * 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
CA2358223A1 (en) * 2001-01-11 2002-07-11 Symagery Microsystems Inc. A row decoding scheme for double sampling in 3t pixel arrays
US6930336B1 (en) 2001-06-18 2005-08-16 Foveon, Inc. Vertical-color-filter detector group with trench isolation
US6960757B2 (en) * 2001-06-18 2005-11-01 Foveon, Inc. Simplified wiring schemes for vertical color filter pixel sensors
US20110058082A1 (en) * 2001-11-06 2011-03-10 Hiok Nam Tay CMOS Image Sensor with Noise Cancellation
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
EP1361759A1 (en) 2002-05-10 2003-11-12 Canal+ Technologies Société Anonyme System and method of providing media content
US6844585B1 (en) 2002-06-17 2005-01-18 National Semiconductor Corporation Circuit and method of forming the circuit having subsurface conductors
ITUD20020139A1 (it) * 2002-06-19 2003-12-19 Neuricam Spa Elemento fotosensibile per sensori elettro-ottici
US6927434B2 (en) * 2002-08-12 2005-08-09 Micron Technology, Inc. Providing current to compensate for spurious current while receiving signals through a line
US6646318B1 (en) 2002-08-15 2003-11-11 National Semiconductor Corporation Bandgap tuned vertical color imager cell
US6903394B2 (en) * 2002-11-27 2005-06-07 Micron Technology, Inc. CMOS imager with improved color response
US7408577B2 (en) * 2003-04-09 2008-08-05 Micron Technology, Inc. Biasing scheme for large format CMOS active pixel sensors
US7369168B2 (en) * 2003-07-29 2008-05-06 Micron Technology, Inc. Circuit for an active pixel sensor
US7105373B1 (en) 2003-08-14 2006-09-12 National Semiconductor Corporation Vertical photodiode with heavily-doped regions of alternating conductivity types
US7022968B1 (en) 2003-10-21 2006-04-04 National Semiconductor Corporation Optical sensor that measures the light output by the combustion chamber of an internal combustion engine
US6958194B1 (en) 2003-10-21 2005-10-25 Foveon, Inc. Imager with improved sensitivity
US6852562B1 (en) 2003-12-05 2005-02-08 Eastman Kodak Company Low-cost method of forming a color imager
US6972457B1 (en) * 2004-04-09 2005-12-06 Eastman Kodak Company Imaging cell that has a long integration period and method of operating the imaging cell
US6972995B1 (en) 2004-04-09 2005-12-06 Eastman Kodak Company Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell
TWI264086B (en) * 2004-06-04 2006-10-11 Via Tech Inc Method and apparatus for image sensor
US7675015B2 (en) * 2004-11-08 2010-03-09 Samsung Electronics Co., Ltd. CMOS image sensor with boosted voltage signal and related method of operation
US7115925B2 (en) * 2005-01-14 2006-10-03 Omnivision Technologies, Inc. Image sensor and pixel having an optimized floating diffusion
US7724293B2 (en) * 2007-03-12 2010-05-25 Aptina Imaging Corporation Multi-purpose image sensor circuits, imager, system and method of operation
US7602430B1 (en) 2007-04-18 2009-10-13 Foveon, Inc. High-gain multicolor pixel sensor with reset noise cancellation
US7745773B1 (en) 2008-04-11 2010-06-29 Foveon, Inc. Multi-color CMOS pixel sensor with shared row wiring and dual output lines
WO2010004803A1 (ja) * 2008-07-11 2010-01-14 シャープ株式会社 表示装置および表示装置の駆動方法
US8772727B2 (en) * 2008-11-24 2014-07-08 Trixell X-ray detector
US8258451B2 (en) * 2009-01-15 2012-09-04 Raytheon Company Image capture system including multipurpose photodetector
US8878816B2 (en) * 2009-02-19 2014-11-04 Au Optronics Corporation Active pixel sensor and method for making same
GB201102478D0 (en) * 2011-02-11 2011-03-30 Isdi Ltd Radiation detector and method
TWI452520B (zh) 2011-12-27 2014-09-11 Ind Tech Res Inst 感測裝置及其驅動方法
US8618865B1 (en) * 2012-11-02 2013-12-31 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels
US9966040B2 (en) * 2013-04-25 2018-05-08 Sharp Kabushiki Kaisha Display device and driving method thereof
FR3012912B1 (fr) * 2013-11-04 2017-04-14 E2V Semiconductors Capteur d'image a base de silicium a dynamique de lecture amelioree
US10101373B2 (en) 2014-04-21 2018-10-16 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels and method
GB2525625B (en) 2014-04-29 2017-05-31 Isdi Ltd Device and method
CN104062017B (zh) * 2014-07-02 2017-01-18 东南大学 一种高集成度多功能像素单元及其偏置电路
US11403833B2 (en) * 2017-05-18 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Image detection module and information management system
US10687005B2 (en) 2017-12-13 2020-06-16 Analog Devices Global Unlimited Company Analog-to-digital converters for phase-detection autofocus image sensors
US20200213552A1 (en) * 2018-12-26 2020-07-02 Sharp Kabushiki Kaisha Solid-state imaging element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936723A (ja) * 1995-07-24 1997-02-07 Fuji Xerox Co Ltd アナログスイッチ回路
JPH09252434A (ja) * 1996-03-14 1997-09-22 Toshiba Corp 固体撮像装置
WO1999066712A1 (en) * 1998-06-17 1999-12-23 Foveon, Inc. Active pixel sensor with bootstrap amplification

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866067A (en) 1973-05-21 1975-02-11 Fairchild Camera Instr Co Charge coupled device with exposure and antiblooming control
US3934161A (en) 1974-04-29 1976-01-20 Texas Instruments Incorporated Electronic shutter for a charge-coupled imager
US4011016A (en) 1974-04-30 1977-03-08 Martin Marietta Corporation Semiconductor radiation wavelength detector
US3988619A (en) 1974-12-27 1976-10-26 International Business Machines Corporation Random access solid-state image sensor with non-destructive read-out
US3971065A (en) 1975-03-05 1976-07-20 Eastman Kodak Company Color imaging array
US4613895A (en) 1977-03-24 1986-09-23 Eastman Kodak Company Color responsive imaging device employing wavelength dependent semiconductor optical absorption
JPS54108628A (en) 1978-02-13 1979-08-25 Minolta Camera Co Ltd Information transmission device of lenses
DE2814414A1 (de) 1978-04-04 1979-10-18 Teves Gmbh Alfred Bremskraftregler fuer zweikreisbremsanlagen
US4309604A (en) 1978-07-24 1982-01-05 Sharp Kabushiki Kaisha Apparatus for sensing the wavelength and intensity of light
US4238760A (en) 1978-10-06 1980-12-09 Recognition Equipment Incorporated Multi-spectrum photodiode devices
JPS5850030B2 (ja) 1979-03-08 1983-11-08 日本放送協会 光電変換装置およびそれを用いた固体撮像板
FR2487566A1 (fr) 1980-07-25 1982-01-29 Thomson Csf Matrice de detection d'un rayonnement electromagnetique et intensificateur d'images radiologiques comportant une telle matrice
US4499529A (en) 1981-05-21 1985-02-12 Figueroa Luisito A Light reflector
JPS5883824A (ja) 1981-11-13 1983-05-19 Nippon Kogaku Kk <Nikon> 交換レンズ
US4499590A (en) 1981-12-03 1985-02-12 Westinghouse Electric Corp. Semiconductor circuit for compressing the dynamic range of a signal
US4473836A (en) 1982-05-03 1984-09-25 Dalsa Inc. Integrable large dynamic range photodetector element for linear and area integrated circuit imaging arrays
JPS5942527A (ja) 1982-09-01 1984-03-09 Minolta Camera Co Ltd 着脱機構付き光学機器
JPS59152424A (ja) 1983-02-18 1984-08-31 Canon Inc カメラと附属品間の電気信号を授受する電気信号授受装置
JPS6020687A (ja) 1983-07-15 1985-02-01 Nippon Kogaku Kk <Nikon> 電子スチルカメラ
JPS6053912A (ja) 1983-09-02 1985-03-28 Minolta Camera Co Ltd カメラのレンズ着脱マウント装置および交換レンズ
JPS6058780A (ja) 1983-09-09 1985-04-04 Olympus Optical Co Ltd 測光機能を備えた固体撮像装置
JPS60130274A (ja) 1983-12-19 1985-07-11 Toshiba Corp 固体撮像装置
JPS6023841A (ja) 1984-04-23 1985-02-06 Canon Inc 交換レンズ鏡筒
US4677289A (en) 1984-11-12 1987-06-30 Kabushiki Kaisha Toshiba Color sensor
US4704633A (en) 1985-04-01 1987-11-03 Fuji Photo Film Co., Ltd. Method for reading out image information on an image having a wide dynamic range
JPS6235328A (ja) 1985-08-09 1987-02-16 Minolta Camera Co Ltd カメラの露出制御装置
US4742238A (en) 1985-10-02 1988-05-03 Canon Kabushiki Kaisha Non-linear photoelectric converting apparatus with means for changing drainage performance
US4654714A (en) 1985-10-30 1987-03-31 Rca Corporation Pixel addressing system
JPS62143571A (ja) 1985-12-17 1987-06-26 Sharp Corp 電子スチルカメラ
US4734776A (en) 1986-08-15 1988-03-29 General Electric Company Readout circuit for an optical sensing charge injection device facilitating an extended dynamic range
JPS63100879A (ja) 1986-10-17 1988-05-02 Hitachi Ltd 固体撮像装置
US4839735A (en) 1986-12-22 1989-06-13 Hamamatsu Photonics K.K. Solid state image sensor having variable charge accumulation time period
JPS63227293A (ja) 1987-03-17 1988-09-21 Olympus Optical Co Ltd 面順次カラ−撮像装置
US4901129A (en) 1987-04-10 1990-02-13 Texas Instruments Incorporated Bulk charge modulated transistor threshold image sensor elements and method of making
JPS63290091A (ja) 1987-05-22 1988-11-28 Olympus Optical Co Ltd 内視鏡用画像デ−タ圧縮装置
IL83213A (en) 1987-07-16 1991-08-16 Technion Res & Dev Foundation Intelligent scan image sensor
US5055418A (en) 1987-07-29 1991-10-08 National Semiconductor Corporation Process for fabricating complementary contactless vertical bipolar transistors
US5014107A (en) 1987-07-29 1991-05-07 Fairchild Semiconductor Corporation Process for fabricating complementary contactless vertical bipolar transistors
US4786818A (en) 1987-11-09 1988-11-22 California Institute Of Technology Integrated sensor and processor for visual images
JP2577598B2 (ja) 1988-03-10 1997-02-05 富士写真フイルム株式会社 イメージ・センサ用ピーク検出装置
JPH0399589A (ja) 1989-09-13 1991-04-24 Toshiba Corp 固体カメラ
US5241575A (en) 1989-12-21 1993-08-31 Minolta Camera Kabushiki Kaisha Solid-state image sensing device providing a logarithmically proportional output signal
WO1991011072A1 (en) 1990-01-08 1991-07-25 Nikon Corporation Still picture pickup device
US5021853A (en) 1990-04-27 1991-06-04 Digital Equipment Corporation N-channel clamp for ESD protection in self-aligned silicided CMOS process
JPH0421281A (ja) 1990-05-16 1992-01-24 Olympus Optical Co Ltd 固体撮像装置
JPH0451785A (ja) 1990-06-20 1992-02-20 Olympus Optical Co Ltd 固体撮像装置
US5276521A (en) 1990-07-30 1994-01-04 Olympus Optical Co., Ltd. Solid state imaging device having a constant pixel integrating period and blooming resistance
JP2641802B2 (ja) 1990-12-27 1997-08-20 富士通株式会社 撮像装置
US5324958A (en) 1991-02-19 1994-06-28 Synaptics, Incorporated Integrating imaging systgem having wide dynamic range with sample/hold circuits
JP2993144B2 (ja) 1991-02-22 1999-12-20 株式会社デンソー イメージセンサ
JP2795565B2 (ja) 1991-10-08 1998-09-10 シャープ株式会社 半導体記憶素子の製造方法
JPH05128574A (ja) 1991-10-31 1993-05-25 Olympus Optical Co Ltd 光学ヘツド
US5355165A (en) 1992-08-06 1994-10-11 Princeton Scientific Instruments, Inc. Very high frame rate CCD imager
JPH06133320A (ja) 1992-10-16 1994-05-13 Sony Corp 撮像信号処理装置
US5335015A (en) 1992-10-30 1994-08-02 Texas Instruments Incorporated Method for improved dynamic range of BCMD image sensors
US5453611A (en) 1993-01-01 1995-09-26 Canon Kabushiki Kaisha Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip
JP3735867B2 (ja) 1993-01-14 2006-01-18 ソニー株式会社 輝度信号生成装置
DE4304506A1 (de) 1993-02-15 1994-08-18 Sheldonberry Computer Technolo Modulares Kamerasystem
US5317174A (en) 1993-02-19 1994-05-31 Texas Instruments Incorporated Bulk charge modulated device photocell
JPH06303533A (ja) 1993-04-09 1994-10-28 Sony Corp イメージセンサおよび電子式スチルカメラ
US5452004A (en) 1993-06-17 1995-09-19 Litton Systems, Inc. Focal plane array imaging device with random access architecture
US5341008A (en) 1993-09-21 1994-08-23 Texas Instruments Incorporated Bulk charge modulated device photocell with lateral charge drain
US5428390A (en) 1994-01-21 1995-06-27 Texas Instruments Incorporated Apparatus and method for focal plane zoom and pan
US5461425A (en) 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
JPH089391A (ja) 1994-06-23 1996-01-12 Sony Corp 撮像装置及び画像処理装置
JP3362752B2 (ja) 1994-09-29 2003-01-07 船井電機株式会社 携帯型情報機器
US5589423A (en) 1994-10-03 1996-12-31 Motorola Inc. Process for fabricating a non-silicided region in an integrated circuit
US5631704A (en) 1994-10-14 1997-05-20 Lucent Technologies, Inc. Active pixel sensor and imaging system having differential mode
US5541402A (en) 1994-10-17 1996-07-30 At&T Corp. Imaging active pixel device having a non-destructive read-out gate
DE4440613C1 (de) 1994-11-14 1996-07-25 Leica Ag Vorrichtung und Verfahren zur Detektion und Demodulation eines intensitätsmodulierten Strahlungsfeldes
US5576763A (en) 1994-11-22 1996-11-19 Lucent Technologies Inc. Single-polysilicon CMOS active pixel
US5502299A (en) 1994-12-12 1996-03-26 Rockwell International Corporation Current ratio circuit for multi-color imaging
US5625210A (en) 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5572074A (en) 1995-06-06 1996-11-05 Rockwell International Corporation Compact photosensor circuit having automatic intensity range control
FR2735632B1 (fr) 1995-06-14 1997-07-11 Commissariat Energie Atomique Dispositif et procede de numerisation pour detecteurs photosensibles et procede de lecture d'une matrice de detecteurs photoniques
US5739562A (en) 1995-08-01 1998-04-14 Lucent Technologies Inc. Combined photogate and photodiode active pixel image sensor
EP0862829B1 (en) 1995-11-07 2003-05-14 California Institute Of Technology An image sensor with high dynamic range linear output
EP0777379B1 (en) 1995-11-21 2002-02-20 STMicroelectronics S.r.l. Adaptive optical sensor
US5668596A (en) 1996-02-29 1997-09-16 Eastman Kodak Company Digital imaging device optimized for color performance
US5547881A (en) 1996-03-06 1996-08-20 Taiwan Semiconductor Manufacturing Company Ltd Method of forming a resistor for ESD protection in a self aligned silicide process
US5705441A (en) 1996-03-19 1998-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ion implant silicon nitride mask for a silicide free contact region in a self aligned silicide process
US5614948A (en) 1996-04-26 1997-03-25 Intel Corporation Camera having an adaptive gain control
US5949061A (en) 1997-02-27 1999-09-07 Eastman Kodak Company Active pixel sensor with switched supply row select
ATE224122T1 (de) 1996-10-31 2002-09-15 Boehm Markus Prof Dr Ing Farbbildsensor für kurzzeitbelichtung
US5903021A (en) 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors
US5801657A (en) 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons
US5883421A (en) 1997-03-13 1999-03-16 University Pierre Et Marie Curie Photodetector based on buried junctions and a corresponding method of manufacture
US6115066A (en) 1997-06-12 2000-09-05 International Business Machines Corporation Image sensor with direct digital correlated sampling
US6246436B1 (en) 1997-11-03 2001-06-12 Agilent Technologies, Inc Adjustable gain active pixel sensor
US6078037A (en) 1998-04-16 2000-06-20 Intel Corporation Active pixel CMOS sensor with multiple storage capacitors
US6512544B1 (en) 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
US6731397B1 (en) 1999-05-21 2004-05-04 Foveon, Inc. Method for storing and retrieving digital image data from an imaging array
US6276779B1 (en) 1999-11-24 2001-08-21 Xerox Corporation Acoustic fluid emission head and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936723A (ja) * 1995-07-24 1997-02-07 Fuji Xerox Co Ltd アナログスイッチ回路
JPH09252434A (ja) * 1996-03-14 1997-09-22 Toshiba Corp 固体撮像装置
WO1999066712A1 (en) * 1998-06-17 1999-12-23 Foveon, Inc. Active pixel sensor with bootstrap amplification

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010522479A (ja) * 2007-03-21 2010-07-01 イーストマン コダック カンパニー 可変感度画素を用いたダイナミックレンジの拡大
WO2017081847A1 (ja) * 2015-11-12 2017-05-18 パナソニックＩｐマネジメント株式会社 光検出装置
JP6176583B1 (ja) * 2015-11-12 2017-08-09 パナソニックＩｐマネジメント株式会社 光検出装置

Also Published As

Publication number Publication date
WO2001061756A2 (en) 2001-08-23
JP4842487B2 (ja) 2011-12-21
KR20030004350A (ko) 2003-01-14
TW530488B (en) 2003-05-01
WO2001061756A3 (en) 2002-01-24
US6410899B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
JP2003523632A (ja) ブートストラップ増幅を備え、かつ、読み出し期間中のリークを低下させたアクティブピクセルセンサー
US6211510B1 (en) Active pixel sensor with bootstrap amplification
US8085326B2 (en) Solid imaging device and driving method thereof
US8115846B2 (en) Active pixel sensor circuit
US7923674B2 (en) Solid-state image sensor having a voltage applier and signal readout method thereof
US6930722B1 (en) Amplification type image pickup apparatus and method of controlling the amplification type image pickup apparatus
US7683304B2 (en) CMOS image sensor and related method of operation
EP1081941A2 (en) Self compensating correlated double sampling circuit
EP2375728A1 (en) Solid-state image pickup element and method for controlling same
JP5935285B2 (ja) 撮像装置および撮像表示システム
US20060170491A1 (en) Optoelectronic sensor
US20130100327A1 (en) Image pickup unit and image pickup display system
US6734907B1 (en) Solid-state image pickup device with integration and amplification
JP3415775B2 (ja) 固体撮像装置
US10264204B2 (en) Image sensor
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US20020008190A1 (en) Semiconductor image pickup device
JPH09130681A (ja) 固体撮像装置
US7492402B2 (en) Image-processing device, image-processing method and solid-state image pickup device
WO2024094611A1 (en) Pixel arrangement and method for operating a pixel arrangement
JPH10233965A (ja) 固体撮像素子
JP4466339B2 (ja) 撮像デバイス回路及び固体撮像装置
CN117678236A (zh) 像素装置和用于操作像素装置的方法
WO2023018836A1 (en) Pixel arrangement and method for operating a pixel arrangement
Lai et al. Active pixel TFT arrays for digital fluoroscopy in a-Si: H technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees