JP2993144B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP2993144B2 JP2993144B2 JP3028830A JP2883091A JP2993144B2 JP 2993144 B2 JP2993144 B2 JP 2993144B2 JP 3028830 A JP3028830 A JP 3028830A JP 2883091 A JP2883091 A JP 2883091A JP 2993144 B2 JP2993144 B2 JP 2993144B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- signal
- precharge
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、イメージセンサに関
するものである。
するものである。
【０００２】
【従来の技術】イメージセンサは、対象物からの光の情
報をチップ上に配列されているフォトダイオードの光電
子変換作用により電気信号に変換し画像の情報として出
力をするものである。その画像出力に乗るノイズの中の
一つに固定パターンノイズ（以後、ＦＰＮ；Ｆixed Ｐ
attern Ｎoiseという）がある。
報をチップ上に配列されているフォトダイオードの光電
子変換作用により電気信号に変換し画像の情報として出
力をするものである。その画像出力に乗るノイズの中の
一つに固定パターンノイズ（以後、ＦＰＮ；Ｆixed Ｐ
attern Ｎoiseという）がある。
【０００３】つまり、イメージセンサの画像信号の最終
的な出力の形式は各画素（フォトダイオード）の信号デ
ータを画素列の第１番目から順に電圧レベルとして与え
られ、全画素にわたって一様の光を照射した場合には理
想的に全ての画素出力で同一の電圧値が得られるはずで
あるが、実際のセンサ出力では一様とはならず、各画素
間である程度ばらつく。これを、イメージセンサのＦＰ
Ｎと呼んでいる。ノイズ量は出力部に内蔵されているア
ンプの倍率によって変わってくるが、だいたい数十ｍＶ
のオーダーである。イメージセンサの実使用状態の信号
出力振幅は５００ｍＶ〜１Ｖくらいであるためカラーイ
メージセンサのような高階調を必要とするものについて
は無視できないノイズ量となっており、対策が必要であ
る。
的な出力の形式は各画素（フォトダイオード）の信号デ
ータを画素列の第１番目から順に電圧レベルとして与え
られ、全画素にわたって一様の光を照射した場合には理
想的に全ての画素出力で同一の電圧値が得られるはずで
あるが、実際のセンサ出力では一様とはならず、各画素
間である程度ばらつく。これを、イメージセンサのＦＰ
Ｎと呼んでいる。ノイズ量は出力部に内蔵されているア
ンプの倍率によって変わってくるが、だいたい数十ｍＶ
のオーダーである。イメージセンサの実使用状態の信号
出力振幅は５００ｍＶ〜１Ｖくらいであるためカラーイ
メージセンサのような高階調を必要とするものについて
は無視できないノイズ量となっており、対策が必要であ
る。
【０００４】イメージセンサは、図４に示すように、プ
リチャージ線ＬPRに対しプリチャージ用トランジスタ２
１と画素読出用トランジスタ２２とフォトダイオード２
３が直列に接続され、又、画素アンプトランジスタ２４
が画素切替トランジスタ２５を介して信号読出線ＬREに
接続され、画素アンプトランジスタ２４のゲートがプリ
チャージ用トランジスタ２１と画素読出用トランジスタ
２２との間に接続されている。そして、図５に示すよう
に、画素切替トランジスタ２５にて読み出す対象の画素
を切替え、プリチャージ用トランジスタ２１をオンして
フォトダイオード２３や信号線Ｌ１を信号読出線ＬREの
電圧レベルにチャージして初期化し、画素アンプトラン
ジスタ２４にてフォトダイオード２３からの信号をイン
ピーダンス変換して信号読出線ＬREへ伝える。
リチャージ線ＬPRに対しプリチャージ用トランジスタ２
１と画素読出用トランジスタ２２とフォトダイオード２
３が直列に接続され、又、画素アンプトランジスタ２４
が画素切替トランジスタ２５を介して信号読出線ＬREに
接続され、画素アンプトランジスタ２４のゲートがプリ
チャージ用トランジスタ２１と画素読出用トランジスタ
２２との間に接続されている。そして、図５に示すよう
に、画素切替トランジスタ２５にて読み出す対象の画素
を切替え、プリチャージ用トランジスタ２１をオンして
フォトダイオード２３や信号線Ｌ１を信号読出線ＬREの
電圧レベルにチャージして初期化し、画素アンプトラン
ジスタ２４にてフォトダイオード２３からの信号をイン
ピーダンス変換して信号読出線ＬREへ伝える。
【０００５】そして、ＦＰＮの発生する原因はそれぞれ
の画素部分に設けてあるトランジスタ２１、２２、２
４、２５にある。これらのトランジスタの特性が全画素
にわたって一様でないためにＦＰＮとして信号出力の不
均一性が発生する。より詳細には、画素アンプトランジ
スタ２４と画素切替トランジスタ２５については、トラ
ンジスタ形成上全画素均一なＤＣオフセット量が得られ
ないのでそのシフト量がＦＰＮとして出力に現れ、プリ
チャージ用トランジスタ２１についてはオフ時にミラー
容量の関係で信号以外の電荷が画素アンプトランジスタ
２４のゲートへ流れ込んでノイズとなる。又、画素読出
用トランジスタ２２も画素アンプトランジスタ２４と同
じ原理でＦＰＮが発生すると考えられ、オンする時に読
出しに関係してくる。
の画素部分に設けてあるトランジスタ２１、２２、２
４、２５にある。これらのトランジスタの特性が全画素
にわたって一様でないためにＦＰＮとして信号出力の不
均一性が発生する。より詳細には、画素アンプトランジ
スタ２４と画素切替トランジスタ２５については、トラ
ンジスタ形成上全画素均一なＤＣオフセット量が得られ
ないのでそのシフト量がＦＰＮとして出力に現れ、プリ
チャージ用トランジスタ２１についてはオフ時にミラー
容量の関係で信号以外の電荷が画素アンプトランジスタ
２４のゲートへ流れ込んでノイズとなる。又、画素読出
用トランジスタ２２も画素アンプトランジスタ２４と同
じ原理でＦＰＮが発生すると考えられ、オンする時に読
出しに関係してくる。
【０００６】このようなＦＰＮを補正するために、図４
に示す相関二重サンプリング（ＣＤＳ；Ｃorrelated Ｄ
ouble Ｓampling ）回路２６を用いている。図５を例に
すると、画像信号の読出し波形は、ＦＰＮを含んでい
る。ＣＤＳ回路２６の動作は、まずフォトダイオード２
３と画素アンプトランジスタ２４のゲートをプリチャー
ジし、プリチャージ用トランジスタ２１がオフした時の
レベルをサンプリング信号φａの立ち上がりタイミング
でサンプリングする。このレベルはプリチャージレベル
の上に、画素アンプトランジスタ２４と画素切替トラン
ジスタ２５のＤＣオフセットレベルと、プリチャージ用
トランジスタ２１のオフ時に発生したノイズを含んでい
る。次に、画素読出用トランジスタ２２をオンしてフォ
トダイオード２３の信号を読み出した後のレベルをサン
プリング信号φｂの立ち上がりでサンプリングする。こ
のφｂでサンプルしたレベルからφａでサンプリングし
たレベルを差し引くことによってノイズ成分をキャンセ
ルするものである。
に示す相関二重サンプリング（ＣＤＳ；Ｃorrelated Ｄ
ouble Ｓampling ）回路２６を用いている。図５を例に
すると、画像信号の読出し波形は、ＦＰＮを含んでい
る。ＣＤＳ回路２６の動作は、まずフォトダイオード２
３と画素アンプトランジスタ２４のゲートをプリチャー
ジし、プリチャージ用トランジスタ２１がオフした時の
レベルをサンプリング信号φａの立ち上がりタイミング
でサンプリングする。このレベルはプリチャージレベル
の上に、画素アンプトランジスタ２４と画素切替トラン
ジスタ２５のＤＣオフセットレベルと、プリチャージ用
トランジスタ２１のオフ時に発生したノイズを含んでい
る。次に、画素読出用トランジスタ２２をオンしてフォ
トダイオード２３の信号を読み出した後のレベルをサン
プリング信号φｂの立ち上がりでサンプリングする。こ
のφｂでサンプルしたレベルからφａでサンプリングし
たレベルを差し引くことによってノイズ成分をキャンセ
ルするものである。
【０００７】
【発明が解決しようとする課題】ところが、このＣＤＳ
回路２６を実際のイメージセンサに搭載して試作を行っ
た結果、ＦＰＮ対策に効果を示したが、約３０ｍＶのＦ
ＰＮが残ってしまう。このＦＰＮについて本発明者らが
考察した結果、これは、画素読出用トランジスタ２２の
オン時に発生するノイズであることが判明した。以前よ
りトランジスタ・オン時に発生するノイズ成分は一般に
小さいと考えられていたが、今回の実験により出力時で
約３０ｍＶも発生していることが分かった。ＣＤＳ回路
２６を使用しても、この画素読出用トランジスタ２２が
発生源となるＦＰＮはノイズの乗る時期が信号出力と同
じタイミングになるために補正が原理的に不可能であ
る。これに対しては別の対策が必要になってくる。
回路２６を実際のイメージセンサに搭載して試作を行っ
た結果、ＦＰＮ対策に効果を示したが、約３０ｍＶのＦ
ＰＮが残ってしまう。このＦＰＮについて本発明者らが
考察した結果、これは、画素読出用トランジスタ２２の
オン時に発生するノイズであることが判明した。以前よ
りトランジスタ・オン時に発生するノイズ成分は一般に
小さいと考えられていたが、今回の実験により出力時で
約３０ｍＶも発生していることが分かった。ＣＤＳ回路
２６を使用しても、この画素読出用トランジスタ２２が
発生源となるＦＰＮはノイズの乗る時期が信号出力と同
じタイミングになるために補正が原理的に不可能であ
る。これに対しては別の対策が必要になってくる。
【０００８】この発明の目的は、画素信号読出のための
トランジスタの動作に起因するＦＰＮを低減できるイメ
ージセンサを提供することにある。
トランジスタの動作に起因するＦＰＮを低減できるイメ
ージセンサを提供することにある。
【０００９】
【課題を解決するための手段】この発明は、画素ごとに
設けられ、所定電圧が印加されたプリチャージ線に対
し、プリチャージ用スイッチング素子を介して接続され
た光検知素子と、画素ごとに設けられ、ゲートが前記プ
リチャージ用スイッチング素子と光検知素子との間で前
記光検知素子の出力側に直接接続され、かつ自身の出力
側が信号読出線に直接接続されたアンプ用トランジスタ
と、画素ごとに設けられ、前記信号読出線に対して、前
記アンプ用トランジスタを介して接続された画素切替ス
イッチング素子と、画素ごとに前記画素切替スイッチン
グ素子を閉じた状態で、画素ごとの前記プリチャージ用
スイッチング素子を開状態から閉状態にするタイミング
発生回路と、前記タイミング発生回路による前記プリチ
ャージ用スイッチング素子の閉状態での前記信号読出線
からの読み出し値と、前記プリチャージ用スイッチング
素子の開状態での前記信号読出線からの読み出し値との
差を出力する相関二重サンプリング回路とを備えたイメ
ージセンサをその要旨とするものである。
設けられ、所定電圧が印加されたプリチャージ線に対
し、プリチャージ用スイッチング素子を介して接続され
た光検知素子と、画素ごとに設けられ、ゲートが前記プ
リチャージ用スイッチング素子と光検知素子との間で前
記光検知素子の出力側に直接接続され、かつ自身の出力
側が信号読出線に直接接続されたアンプ用トランジスタ
と、画素ごとに設けられ、前記信号読出線に対して、前
記アンプ用トランジスタを介して接続された画素切替ス
イッチング素子と、画素ごとに前記画素切替スイッチン
グ素子を閉じた状態で、画素ごとの前記プリチャージ用
スイッチング素子を開状態から閉状態にするタイミング
発生回路と、前記タイミング発生回路による前記プリチ
ャージ用スイッチング素子の閉状態での前記信号読出線
からの読み出し値と、前記プリチャージ用スイッチング
素子の開状態での前記信号読出線からの読み出し値との
差を出力する相関二重サンプリング回路とを備えたイメ
ージセンサをその要旨とするものである。
【００１０】
【作用】タイミング発生回路は画素ごとに画素切替スイ
ッチング素子を閉じた状態で、画素ごとのプリチャージ
用スイッチング素子を開状態から閉状態にする。そし
て、相関二重サンプリング回路はタイミング発生回路に
よるプリチャージ用スイッチング素子の閉状態での信号
読出線からの読み出し値と、プリチャージ用スイッチン
グ素子の開状態での信号読出線からの読み出し値との差
を出力する。その結果、図４での画素読出用トランジス
タ２２を用いることなく光検知素子からの信号が得られ
る。
ッチング素子を閉じた状態で、画素ごとのプリチャージ
用スイッチング素子を開状態から閉状態にする。そし
て、相関二重サンプリング回路はタイミング発生回路に
よるプリチャージ用スイッチング素子の閉状態での信号
読出線からの読み出し値と、プリチャージ用スイッチン
グ素子の開状態での信号読出線からの読み出し値との差
を出力する。その結果、図４での画素読出用トランジス
タ２２を用いることなく光検知素子からの信号が得られ
る。
【００１１】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１に示すように、イメージセンサ
は画素部１とシフトレジスタ部２とタイミング発生回路
３と信号処理部４とから構成されている。画素部１は、
プリチャージ線ＬPRと信号読出線ＬREとを有し、プリチ
ャージ線ＬPRには抵抗５，６により分圧された所定電圧
（２．５ボルト）が印加されている。又、信号読出線Ｌ
REは抵抗７を介して電源電圧Ｖccが接続されるとともに
信号処理部４と接続されている。画素部１には複数の画
素が用意され、各画素は光検知素子としてのフォトダイ
オードＤ1,Ｄ2,…と、プリチャージ用スイッチング素子
としてのトランジスタ（Ｔr1）1,（Ｔr1）2,…と、アン
プ用トランジスタとしてのトランジスタ（Ｔr2）1,（Ｔ
r2）2,…と、画素切替スイッチング素子としてのトラン
ジスタ（Ｔr3）1,（Ｔr3）2,…とから構成されている。
又、各画素においては、プリチャージ線ＬPRに対しプリ
チャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…とフォ
トダイオードＤ1,Ｄ2,…が直列に接続されている。さら
に、各画素において、信号読出線ＬREに対し画素アンプ
トランジスタ（Ｔr2）1,（Ｔr2）2,…と画素切替トラン
ジスタ（Ｔr3）1,（Ｔr3）2,…とが直列に接続されてい
る。この画素アンプトランジスタ（Ｔr2）1,（Ｔr2）2,
…のゲートがプリチャージ用トランジスタ（Ｔr1）
1,（Ｔr1）2,…とフォトダイオードＤ1,Ｄ2,…との間に
接続されている。
に従って説明する。図１に示すように、イメージセンサ
は画素部１とシフトレジスタ部２とタイミング発生回路
３と信号処理部４とから構成されている。画素部１は、
プリチャージ線ＬPRと信号読出線ＬREとを有し、プリチ
ャージ線ＬPRには抵抗５，６により分圧された所定電圧
（２．５ボルト）が印加されている。又、信号読出線Ｌ
REは抵抗７を介して電源電圧Ｖccが接続されるとともに
信号処理部４と接続されている。画素部１には複数の画
素が用意され、各画素は光検知素子としてのフォトダイ
オードＤ1,Ｄ2,…と、プリチャージ用スイッチング素子
としてのトランジスタ（Ｔr1）1,（Ｔr1）2,…と、アン
プ用トランジスタとしてのトランジスタ（Ｔr2）1,（Ｔ
r2）2,…と、画素切替スイッチング素子としてのトラン
ジスタ（Ｔr3）1,（Ｔr3）2,…とから構成されている。
又、各画素においては、プリチャージ線ＬPRに対しプリ
チャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…とフォ
トダイオードＤ1,Ｄ2,…が直列に接続されている。さら
に、各画素において、信号読出線ＬREに対し画素アンプ
トランジスタ（Ｔr2）1,（Ｔr2）2,…と画素切替トラン
ジスタ（Ｔr3）1,（Ｔr3）2,…とが直列に接続されてい
る。この画素アンプトランジスタ（Ｔr2）1,（Ｔr2）2,
…のゲートがプリチャージ用トランジスタ（Ｔr1）
1,（Ｔr1）2,…とフォトダイオードＤ1,Ｄ2,…との間に
接続されている。
【００１２】本実施例では、トランジスタ（Ｔr1）
1,（Ｔr1）2,…と、トランジスタ（Ｔr2）1,（Ｔr2）2,
…と、トランジスタ（Ｔr3）1,（Ｔr3）2,…とは、それ
ぞれＮチャネルＭＯＳＦＥＴが使用されている。タイミ
ング発生回路３には、スタート信号φSTの信号出力ポー
トと、画素オンタイミング信号φ1 の信号出力ポート
と、プリチャージタイミング信号φ2 の信号出力ポート
と、相関二重サンプリングの際の第１サンプリング信号
φA の信号出力ポートと、相関二重サンプリングの際の
第２サンプリング信号φB の信号出力ポートとが備えら
れている。
1,（Ｔr1）2,…と、トランジスタ（Ｔr2）1,（Ｔr2）2,
…と、トランジスタ（Ｔr3）1,（Ｔr3）2,…とは、それ
ぞれＮチャネルＭＯＳＦＥＴが使用されている。タイミ
ング発生回路３には、スタート信号φSTの信号出力ポー
トと、画素オンタイミング信号φ1 の信号出力ポート
と、プリチャージタイミング信号φ2 の信号出力ポート
と、相関二重サンプリングの際の第１サンプリング信号
φA の信号出力ポートと、相関二重サンプリングの際の
第２サンプリング信号φB の信号出力ポートとが備えら
れている。
【００１３】シフトレジスタ部２には、タイミング発生
回路３のスタート信号出力ポートに対し画素ごとに２個
づつのトランスペアレント・ラッチ回路８ａ，８ｂが直
列に接続されている。又、シフトレジスタ部２におい
て、タイミング発生回路３の画素オンタイミング信号φ
1 の信号線が２つに分岐され、一方の分岐線にはインバ
ータ９が接続されている。この両分岐線は各トランスペ
アレント・ラッチ回路８ａと接続されている。又、シフ
トレジスタ部２において、タイミング発生回路３のプリ
チャージタイミング信号φ2 の信号線が２つに分岐さ
れ、一方の分岐線にはインバータ１０が接続されてい
る。この両分岐線はトランスペアレント・ラッチ回路８
ｂと接続されている。
回路３のスタート信号出力ポートに対し画素ごとに２個
づつのトランスペアレント・ラッチ回路８ａ，８ｂが直
列に接続されている。又、シフトレジスタ部２におい
て、タイミング発生回路３の画素オンタイミング信号φ
1 の信号線が２つに分岐され、一方の分岐線にはインバ
ータ９が接続されている。この両分岐線は各トランスペ
アレント・ラッチ回路８ａと接続されている。又、シフ
トレジスタ部２において、タイミング発生回路３のプリ
チャージタイミング信号φ2 の信号線が２つに分岐さ
れ、一方の分岐線にはインバータ１０が接続されてい
る。この両分岐線はトランスペアレント・ラッチ回路８
ｂと接続されている。
【００１４】又、画素ごとのトランスペアレント・ラッ
チ回路８ｂの出力端子はプリチャージ用トランジスタ
（Ｔr1）1,（Ｔr1）2,…のゲートと接続されている。さ
らに、画素ごとのトランスペアレント・ラッチ回路８ａ
の出力端子はフリップフロップＦＦ1,ＦＦ2,…が接続さ
れ、フリップフロップＦＦ1,ＦＦ2,…の出力端子が画素
部１の画素切替トランジスタ（Ｔr3）1,（Ｔr3）2,…の
ゲートと接続されている。フリップフロップＦＦ1,ＦＦ
2,…のリセット端子は隣接する画素でのフリップフロッ
プＦＦ1,ＦＦ2,…の入力端子と接続されている。
チ回路８ｂの出力端子はプリチャージ用トランジスタ
（Ｔr1）1,（Ｔr1）2,…のゲートと接続されている。さ
らに、画素ごとのトランスペアレント・ラッチ回路８ａ
の出力端子はフリップフロップＦＦ1,ＦＦ2,…が接続さ
れ、フリップフロップＦＦ1,ＦＦ2,…の出力端子が画素
部１の画素切替トランジスタ（Ｔr3）1,（Ｔr3）2,…の
ゲートと接続されている。フリップフロップＦＦ1,ＦＦ
2,…のリセット端子は隣接する画素でのフリップフロッ
プＦＦ1,ＦＦ2,…の入力端子と接続されている。
【００１５】信号処理部４には相関二重サンプリング
（ＣＤＳ；Ｃorrelated Ｄouble Ｓampling ）回路が設
けられている。つまり、ＣＤＳ回路は、図２に示すよう
に、トランジスタ１１とコンデンサ１２とバッファ１３
と差動アンプ１４とトランジスタ１５とコンデンサ１６
とバッファ１７とからなる。トランジスタ１１のゲート
にはタイミング発生回路３の第１サンプリング信号φA
の信号線が接続されるとともにトランジスタ１５のゲー
トには第２サンプリング信号φB の信号線が接続されて
いる。
（ＣＤＳ；Ｃorrelated Ｄouble Ｓampling ）回路が設
けられている。つまり、ＣＤＳ回路は、図２に示すよう
に、トランジスタ１１とコンデンサ１２とバッファ１３
と差動アンプ１４とトランジスタ１５とコンデンサ１６
とバッファ１７とからなる。トランジスタ１１のゲート
にはタイミング発生回路３の第１サンプリング信号φA
の信号線が接続されるとともにトランジスタ１５のゲー
トには第２サンプリング信号φB の信号線が接続されて
いる。
【００１６】本実施例では、画素部１とシフトレジスタ
部２とタイミング発生回路３と信号処理部４とが１チッ
プ内に形成されている。尚、画素部１とシフトレジスタ
部２とを１チップ内に形成するとともにタイミング発生
回路３と信号処理部（相関二重サンプリング回路）４と
を外付けするようにしてもよい。次に、このように構成
したイメージセンサの作用を説明する。図３には信号の
タイミングチャートを示す。
部２とタイミング発生回路３と信号処理部４とが１チッ
プ内に形成されている。尚、画素部１とシフトレジスタ
部２とを１チップ内に形成するとともにタイミング発生
回路３と信号処理部（相関二重サンプリング回路）４と
を外付けするようにしてもよい。次に、このように構成
したイメージセンサの作用を説明する。図３には信号の
タイミングチャートを示す。
【００１７】まず、タイミング発生回路３からのスター
ト信号φSTが出力されるとともに所定の間隔での画素オ
ンタイミング信号φ1 及びプリチャージタイミング信号
φ2 が出力される。すると、各画素において画素切替ト
ランジスタ（Ｔr3）1,（Ｔr3）2,…が順にオンされ、読
み出す対象の画素が切替えられる。この画素切替トラン
ジスタ（Ｔr3）1,（Ｔr3）2,…のオン動作により画素ア
ンプトランジスタ（Ｔr2）1,（Ｔr2）2,…はフォトダイ
オードＤ1,Ｄ2,…からの信号をインピーダンス変換して
信号読出線ＬREへ伝える。
ト信号φSTが出力されるとともに所定の間隔での画素オ
ンタイミング信号φ1 及びプリチャージタイミング信号
φ2 が出力される。すると、各画素において画素切替ト
ランジスタ（Ｔr3）1,（Ｔr3）2,…が順にオンされ、読
み出す対象の画素が切替えられる。この画素切替トラン
ジスタ（Ｔr3）1,（Ｔr3）2,…のオン動作により画素ア
ンプトランジスタ（Ｔr2）1,（Ｔr2）2,…はフォトダイ
オードＤ1,Ｄ2,…からの信号をインピーダンス変換して
信号読出線ＬREへ伝える。
【００１８】又、画素切替トランジスタ（Ｔr3）1,（Ｔ
r3）2,…がオンの期間内における後半部においてプリチ
ャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…がオンす
る。このプリチャージ用トランジスタ（Ｔr1）1,（Ｔr
1）2,…のオンによりフォトダイオードＤ1,Ｄ2,…がチ
ャージされて初期化される。そして、プリチャージ用ト
ランジスタ（Ｔr1）1,（Ｔr1）2,…に対しオフした後
に、チャージされたフォトダイオードＤ1,Ｄ2,…におい
て光の強さに応じた光電流が発生してチャージされた電
圧が低下する。
r3）2,…がオンの期間内における後半部においてプリチ
ャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…がオンす
る。このプリチャージ用トランジスタ（Ｔr1）1,（Ｔr
1）2,…のオンによりフォトダイオードＤ1,Ｄ2,…がチ
ャージされて初期化される。そして、プリチャージ用ト
ランジスタ（Ｔr1）1,（Ｔr1）2,…に対しオフした後
に、チャージされたフォトダイオードＤ1,Ｄ2,…におい
て光の強さに応じた光電流が発生してチャージされた電
圧が低下する。
【００１９】一方、信号処理部４においては、プリチャ
ージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…がオフ時に
おいて第１サンプリング信号φ A により信号処理部４の
トランジスタ１１がオンしてその時の信号読出線Ｌ REか
らの電荷がコンデンサ１２に蓄えられる。そして、コン
デンサ１２による電圧が差動アンプ１４においてプリチ
ャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…がオン時
の信号読出線Ｌ REの信号値と比較され、その差が出力さ
れる。その差は第２サンプリング信号φBによるトラン
ジスタ１５のオンタイミングで信号処理部４の外部に出
力される。
ージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…がオフ時に
おいて第１サンプリング信号φ A により信号処理部４の
トランジスタ１１がオンしてその時の信号読出線Ｌ REか
らの電荷がコンデンサ１２に蓄えられる。そして、コン
デンサ１２による電圧が差動アンプ１４においてプリチ
ャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,…がオン時
の信号読出線Ｌ REの信号値と比較され、その差が出力さ
れる。その差は第２サンプリング信号φBによるトラン
ジスタ１５のオンタイミングで信号処理部４の外部に出
力される。
【００２０】このように本実施例では、画素ごとに設け
られ、所定電圧が印加されたプリチャージ線ＬPRに対
し、プリチャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,
…を介して接続されたフォトダイオードＤ1,Ｄ2,…と、
画素ごとに設けられ、ゲートが前記プリチャージ用スイ
ッチング素子（Ｔr1）1,（Ｔr1）2,…とフォトダイオー
ドＤ1,Ｄ2,…との間で前記フォトダイオードＤ 1, Ｄ 2, …
の出力側に直接接続され、かつ自身の出力側が信号読出
線Ｌ RE に直接接続された画素アンプトランジスタ（Ｔr
2）1,（Ｔr2）2,…と、画素ごとに設けられ、信号読出
線Ｌ RE に対し、前記画素アンプトランジスタ（Ｔr2） 1,
（Ｔr2） 2, …を介して接続された画素切替トランジスタ
（Ｔr3） 1, （Ｔr3） 2, …と、画素ごとに画素切替ストラ
ンジスタ（Ｔr3）1,（Ｔr3）2,…を閉じた状態で、画素
ごとのプリチャージ用トランジスタ（Ｔr1）1,（Ｔr1）
2,…を開状態から閉状態にするタイミング発生回路３
と、タイミング発生回路３によるプリチャージ用トラン
ジスタ（Ｔr1）1,（Ｔr1）2,…の閉状態での信号読出線
ＬREからの読み出し値と、プリチャージ用トランジスタ
（Ｔr1）1,（Ｔr1）2,…の開状態での信号読出線ＬREか
らの読み出し値との差を出力する相関二重サンプリング
回路を設けた。
られ、所定電圧が印加されたプリチャージ線ＬPRに対
し、プリチャージ用トランジスタ（Ｔr1）1,（Ｔr1）2,
…を介して接続されたフォトダイオードＤ1,Ｄ2,…と、
画素ごとに設けられ、ゲートが前記プリチャージ用スイ
ッチング素子（Ｔr1）1,（Ｔr1）2,…とフォトダイオー
ドＤ1,Ｄ2,…との間で前記フォトダイオードＤ 1, Ｄ 2, …
の出力側に直接接続され、かつ自身の出力側が信号読出
線Ｌ RE に直接接続された画素アンプトランジスタ（Ｔr
2）1,（Ｔr2）2,…と、画素ごとに設けられ、信号読出
線Ｌ RE に対し、前記画素アンプトランジスタ（Ｔr2） 1,
（Ｔr2） 2, …を介して接続された画素切替トランジスタ
（Ｔr3） 1, （Ｔr3） 2, …と、画素ごとに画素切替ストラ
ンジスタ（Ｔr3）1,（Ｔr3）2,…を閉じた状態で、画素
ごとのプリチャージ用トランジスタ（Ｔr1）1,（Ｔr1）
2,…を開状態から閉状態にするタイミング発生回路３
と、タイミング発生回路３によるプリチャージ用トラン
ジスタ（Ｔr1）1,（Ｔr1）2,…の閉状態での信号読出線
ＬREからの読み出し値と、プリチャージ用トランジスタ
（Ｔr1）1,（Ｔr1）2,…の開状態での信号読出線ＬREか
らの読み出し値との差を出力する相関二重サンプリング
回路を設けた。
【００２１】その結果、図４に示す従来装置において
は、画素読出用トランジスタ２２が発生源となるＦＰＮ
はノイズの乗る時期が信号出力と同じタイミングになる
ために補正が原理的に不可能であったが、本実施例では
画素読出用トランジスタ２２を無くしたので画素信号読
出のためのトランジスタの動作に起因するＦＰＮを低減
できる。このようにすることにより、出力振幅１２８０
ｍＶでＳ／Ｎ比＝２５６、つまりノイズを５ｍＶとする
ことができた。
は、画素読出用トランジスタ２２が発生源となるＦＰＮ
はノイズの乗る時期が信号出力と同じタイミングになる
ために補正が原理的に不可能であったが、本実施例では
画素読出用トランジスタ２２を無くしたので画素信号読
出のためのトランジスタの動作に起因するＦＰＮを低減
できる。このようにすることにより、出力振幅１２８０
ｍＶでＳ／Ｎ比＝２５６、つまりノイズを５ｍＶとする
ことができた。
【００２２】
【発明の効果】以上詳述したようにこの発明によれば、
画素信号読出のためのトランジスタの動作に起因するＦ
ＰＮを低減できる優れた効果を発揮する。
画素信号読出のためのトランジスタの動作に起因するＦ
ＰＮを低減できる優れた効果を発揮する。
【図１】実施例のイメージセンサを示す図である。
【図２】信号処理部の回路構成を示す図である。
【図３】実施例のイメージセンサの各信号のタイミング
チャートである。
チャートである。
【図４】従来技術を説明するためのイメージセンサを示
す図である。
す図である。
【図５】従来技術を説明するためのイメージセンサの各
信号のタイミングチャートである。
信号のタイミングチャートである。
３ タイミング発生回路 Ｄ1,Ｄ2,… 光検知素子としてのフォトダイオード ＬPR プリチャージ線 ＬRE 信号読出線 （Ｔr1）1,（Ｔr1）2,… プリチャージ用スイッチング
素子としてのプリチャージ用トランジスタ（Ｔr2）
1,（Ｔr2）2,… アンプ用トランジスタとしての画素ア
ンプトランジスタ（Ｔr3）1,（Ｔr3）2,… 画素切替ス
イッチング素子としての画素切替トランジスタ。
素子としてのプリチャージ用トランジスタ（Ｔr2）
1,（Ｔr2）2,… アンプ用トランジスタとしての画素ア
ンプトランジスタ（Ｔr3）1,（Ｔr3）2,… 画素切替ス
イッチング素子としての画素切替トランジスタ。
Claims (1)
- 【請求項１】 画素ごとに設けられ、所定電圧が印加さ
れたプリチャージ線に対し、プリチャージ用スイッチン
グ素子を介して接続された光検知素子と、 画素ごとに設けられ、ゲートが前記プリチャージ用スイ
ッチング素子と光検知素子との間で前記光検知素子の出
力側に直接接続され、かつ自身の出力側が信号読出線に
直接接続されたアンプ用トランジスタと、画素ごとに設けられ、前記信号読出線に対し、前記アン
プ用トランジスタを介して接続された画素切替スイッチ
ング素子と、 画素ごとに前記画素切替スイッチング素子を閉じた状態
で、画素ごとの前記プリチャージ用スイッチング素子を
開状態から閉状態にするタイミング発生回路と、 前記タイミング発生回路による前記プリチャージ用スイ
ッチング素子の閉状態での前記信号読出線からの読み出
し値と、前記プリチャージ用スイッチング素子の開状態
での前記信号読出線からの読み出し値との差を出力する
相関二重サンプリング回路とを備えたことを特徴とする
イメージセンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028830A JP2993144B2 (ja) | 1991-02-22 | 1991-02-22 | イメージセンサ |
| US08/127,475 US5434620A (en) | 1991-02-22 | 1993-09-28 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028830A JP2993144B2 (ja) | 1991-02-22 | 1991-02-22 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04268866A JPH04268866A (ja) | 1992-09-24 |
| JP2993144B2 true JP2993144B2 (ja) | 1999-12-20 |
Family
ID=12259306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028830A Expired - Lifetime JP2993144B2 (ja) | 1991-02-22 | 1991-02-22 | イメージセンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5434620A (ja) |
| JP (1) | JP2993144B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1711002A3 (en) * | 1997-08-15 | 2011-06-08 | Sony Corporation | Solid-state image sensor and method of driving same |
| JP3918248B2 (ja) * | 1997-09-26 | 2007-05-23 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6369853B1 (en) | 1997-11-13 | 2002-04-09 | Foveon, Inc. | Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications |
| US6031399A (en) * | 1998-02-13 | 2000-02-29 | National Semiconductor Corporation | Selectively configurable analog signal sampler |
| US6452633B1 (en) | 1998-02-26 | 2002-09-17 | Foveon, Inc. | Exposure control in electronic cameras by detecting overflow from active pixels |
| US6801258B1 (en) | 1998-03-16 | 2004-10-05 | California Institute Of Technology | CMOS integration sensor with fully differential column readout circuit for light adaptive imaging |
| AU3096199A (en) * | 1998-03-16 | 1999-10-11 | California Institute Of Technology | Cmos integration sensor with fully differential column readout circuit for lightadaptive imaging |
| US6069376A (en) * | 1998-03-26 | 2000-05-30 | Foveonics, Inc. | Intra-pixel frame storage element, array, and electronic shutter method including speed switch suitable for electronic still camera applications |
| US6421085B1 (en) | 1998-04-14 | 2002-07-16 | Eastman Kodak Company | High speed CMOS imager column CDS circuit |
| US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
| US6410899B1 (en) | 1998-06-17 | 2002-06-25 | Foveon, Inc. | Active pixel sensor with bootstrap amplification and reduced leakage during readout |
| US6246043B1 (en) | 1998-09-22 | 2001-06-12 | Foveon, Inc. | Method and apparatus for biasing a CMOS active pixel sensor above the nominal voltage maximums for an IC process |
| WO2000019711A1 (de) * | 1998-09-30 | 2000-04-06 | Infineon Technologies Ag | Verfahren und vorrichtung zur belichtungsabhängigen rausch-korrektur bei zeilen- und spaltenadressierbaren bildsensoren |
| US6538695B1 (en) | 1998-11-04 | 2003-03-25 | Ic Media Corporation | On-chip fixed-pattern noise calibration for CMOS image sensors |
| US6697114B1 (en) | 1999-08-13 | 2004-02-24 | Foveon, Inc. | Triple slope pixel sensor and arry |
| US6809768B1 (en) | 2000-02-14 | 2004-10-26 | Foveon, Inc. | Double slope pixel sensor and array |
| US6882367B1 (en) | 2000-02-29 | 2005-04-19 | Foveon, Inc. | High-sensitivity storage pixel sensor having auto-exposure detection |
| AU2001293062A1 (en) | 2000-09-25 | 2002-04-08 | Foveon, Inc. | Active pixel sensor with noise cancellation |
| JP2002112117A (ja) * | 2000-09-27 | 2002-04-12 | Sakai Yasue | 固体撮像装置およびシステム、相関二重サンプリング回路 |
| US8054357B2 (en) | 2001-11-06 | 2011-11-08 | Candela Microsystems, Inc. | Image sensor with time overlapping image output |
| US6795117B2 (en) | 2001-11-06 | 2004-09-21 | Candela Microsystems, Inc. | CMOS image sensor with noise cancellation |
| US7233350B2 (en) * | 2002-01-05 | 2007-06-19 | Candela Microsystems, Inc. | Image sensor with interleaved image output |
| US20030193594A1 (en) * | 2002-04-16 | 2003-10-16 | Tay Hiok Nam | Image sensor with processor controlled integration time |
| US7019277B2 (en) * | 2003-03-13 | 2006-03-28 | Psion Teklogix Systems Inc. | Imaging device |
| US7015960B2 (en) * | 2003-03-18 | 2006-03-21 | Candela Microsystems, Inc. | Image sensor that uses a temperature sensor to compensate for dark current |
| KR100674923B1 (ko) * | 2004-12-03 | 2007-01-26 | 삼성전자주식회사 | 인접한 화소간에 출력회로를 공유하는 씨모스 이미지 센서 |
| US20090040351A1 (en) * | 2007-08-09 | 2009-02-12 | Micron Technology, Inc. | Method and apparatus for reducing noise in a pixel array |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4379232A (en) * | 1977-12-19 | 1983-04-05 | Texas Instruments Incorporated | Ferroelectric imaging system |
| US4178612A (en) * | 1978-07-21 | 1979-12-11 | Texas Instruments Incorporated | Delta frame circuit |
| US4242706A (en) * | 1978-11-13 | 1980-12-30 | Texas Instruments Incorporated | Visible light and near infrared imaging device |
| JPS5845828A (ja) * | 1981-09-11 | 1983-03-17 | Toyoda Mach Works Ltd | 自動組付機における歯車体の組付方法 |
| JPS5883477A (ja) * | 1981-11-13 | 1983-05-19 | Pioneer Electronic Corp | 固体撮像素子の出力信号処理回路 |
| DE3236146A1 (de) * | 1982-09-29 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Zweidimensionaler halbleiter-bildsensor und verfahren zu seinem betrieb |
| US4797561A (en) * | 1985-08-31 | 1989-01-10 | Kyocera Corporation | Reading apparatus with improved performance |
| JPS6328167A (ja) * | 1986-07-22 | 1988-02-05 | Fuji Xerox Co Ltd | イメ−ジセンサの駆動装置 |
| JPS63100879A (ja) * | 1986-10-17 | 1988-05-02 | Hitachi Ltd | 固体撮像装置 |
| US5122881A (en) * | 1988-08-10 | 1992-06-16 | Hitachi, Ltd. | Solid-state imaging device with an amplifying FET in each pixel and an output capacitor in each row |
| US5122889A (en) * | 1988-12-22 | 1992-06-16 | Nec Corporation | Active matrix liquid crystal display using mim diodes having symmetrical voltage-current characteristics as switching elements |
| JPH039677A (ja) * | 1989-06-06 | 1991-01-17 | Canon Inc | ノイズ補正回路及びそれを用いた光電変換装置 |
| JPH0310562A (ja) * | 1989-06-08 | 1991-01-18 | Fuji Xerox Co Ltd | 信号補正装置 |
| US4987321A (en) * | 1989-09-25 | 1991-01-22 | Eastman Kodak Company | Processing circuit for image sensor |
-
1991
- 1991-02-22 JP JP3028830A patent/JP2993144B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-28 US US08/127,475 patent/US5434620A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04268866A (ja) | 1992-09-24 |
| US5434620A (en) | 1995-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993144B2 (ja) | イメージセンサ | |
| US5488415A (en) | Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity | |
| US6130423A (en) | Method and apparatus for a CMOS image sensor with a distributed amplifier | |
| US7133074B1 (en) | Image sensor circuits including sampling circuits used therein for performing correlated double sampling | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US7394054B2 (en) | Photoelectric converter and a method of driving the same | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| US6791613B2 (en) | Signal processing apparatus | |
| KR20010109157A (ko) | Ｍｏｓ 기반 이미지 센서 및 이를 위한 흑 레벨 신호를형성하는 방법 | |
| US4634886A (en) | Photoelectric imager with a high S/N ratio | |
| US20020166949A1 (en) | Photoelectic converter | |
| JP3571934B2 (ja) | イメージセンサー | |
| JP3240750B2 (ja) | 二値化回路及び固体撮像装置 | |
| JP3939092B2 (ja) | 光電変換装置 | |
| JP2009278149A (ja) | 固体撮像装置 | |
| JP3181874B2 (ja) | イメージセンサー | |
| US6995879B2 (en) | Image sensing apparatus | |
| JP3493781B2 (ja) | 信号出力回路及びこれを用いた固体撮像装置 | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| JP4408547B2 (ja) | 画像読み取り装置 | |
| JPS62198257A (ja) | カラ−リニアイメ−ジセンサ | |
| JP3895689B2 (ja) | イメージセンサー | |
| JP2876553B2 (ja) | 光電変換装置および画像読取装置 | |
| JPH0723298A (ja) | 固体撮像装置 | |
| JP3038985B2 (ja) | イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |