CN104062017B - 一种高集成度多功能像素单元及其偏置电路 - Google Patents
一种高集成度多功能像素单元及其偏置电路 Download PDFInfo
- Publication number
- CN104062017B CN104062017B CN201410313283.5A CN201410313283A CN104062017B CN 104062017 B CN104062017 B CN 104062017B CN 201410313283 A CN201410313283 A CN 201410313283A CN 104062017 B CN104062017 B CN 104062017B
- Authority
- CN
- China
- Prior art keywords
- pipe
- nmos pipe
- grid
- pmos pipe
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种高集成度多功能像素单元及其偏置电路,像素单元包括红外探测器、注入管M1、多功能管M2、复位管M3、行选管M4和积分电容C1,注入管M1的栅极由偏置电路产生的积分控制信号INT控制,多功能管M2的栅极由偏置电路产生的控制信号VCON控制,通过对多功能管M2及其偏置电压的优化设计,实现了在不同的偏置条件下,通过对M2的复用能够分别实现测试电流的注入功能和抗饱和的功能,从而降低了像素单元的面积和整个芯片的面积和成本,在像素单元有限面积内,能够保证注入管M1以及探测器工作在较为理想的状态。
Description
技术领域
本发明涉及红外焦平面读出电路的像素单元电路,特别涉及一种高集成度多功能像素单元及其偏置电路,属于光电子技术及微电子技术领域。
背景技术
红外成像技术在军事、空间技术、医学以及国民经济相关领域正得到日益广泛的应用。红外焦平面阵列组件是红外成像技术中获取红外图像信号的核心光电器件。该组件由红外探测器和红外焦平面读出电路(ROIC:readout integrated circuits)组成。
读出电路工作时,像素阵列与探测器阵列一一对应,用于感应微弱的信号电流,并把它转换成电压信号,输出到下一级。像素单元是读出电路的核心单元单路,其设计要求在一定面积限制内选择适合不同探测器的最优电路结构并完成电路设计,读出电路中像素单元电路的性能直接关系到整个焦平面成像的性能。像素单元电路中,探测器偏压的稳定对于红外成像系统是非常重要的,当探测器注入电流过大,使得积分输出达到极限时(电源电压或者地),如果积分还在继续,那么积分电容两极板的压差将继续增大,此时输出端电压已无法变化,那么输入端的电压将会发生变化,也就是说此时探测器偏压将不再保持恒定。
发明内容
本发明的目的在于克服现有技术的不足,提供一种高集成度多功能像素单元及其偏置电路,引入了抗饱和(Anti-bloom)功能,同时由于电路测试的需要,在像素单元中需具有测试的功能,由于像素单元电路对于面积限制,就需要在尽量小的面积内实现尽量多的功能。本发明设计的像素单元能在尽可能小的面积内实现了抗饱和并具有测试功能。
为实现上述目的,本发明采用的技术方案如下:
一种高集成度多功能像素单元及其偏置电路,其特征在于:
像素单元包括红外探测器、注入PMOS管M1、多功能PMOS管M2、复位NMOS管M3、行选NMOS管M4和积分电容C1,红外探测器的输出连接注入PMOS管M1的源极,注入PMOS管M1的漏极与多功能PMOS管M2的源极、复位NMOS管M3的漏极、行选NMOS管M4的源极以及积分电容C1的一端连接在一起,注入PMOS管M1的栅极连接偏置电路产生的积分控制信号INT,多功能PMOS管M2的漏极连接模拟信号VM,多功能PMOS管M2的栅极连接偏置电路产生的控制信号VCON,复位NMOS管M3的源极接地,复位NMOS管M3的栅极连接复位控制信号VRST,积分电容C1的另一端接地,行选NMOS管M4的栅极连接行选控制信号LSEL,行选NMOS管M4的漏极为积分信号的输出端,将积分的结果输出到后续的读出电路中;
偏置电路包括NMOS管M5、NMOS管M6、NMOS管M9、NMOS管M11及PMOS管M7、PMOS管M8、PMOS管M10,电阻R1、R2、R3、R4、R5,电阻R1的一端连接电源VDD,电阻R1的另一端连接NMOS管M5的漏极,NMOS管M5的栅极与NMOS管M6的栅极互连,NMOS管M5的源极和衬底以及NMOS管M6的源极和衬底均接地,NMOS管M6的漏极连接电阻R5的一端和PMOS管M7的栅极,电阻R5的另一端与电阻R4的一端、PMOS管M10的源极以及NMOS管M11的漏极连接在一起,电阻R4的另一端与PMOS管M7的漏极以及PMOS管M8的源极与NMOS管M9的互连端连接在一起并作为积分控制信号INT的输出端连接像素单元中注入PMOS管M1的栅极,PMOS管M7的源极分别连接电阻R2和电阻R3的一端,电阻R2的另一端连接外部调整电压VDET_ADJ,电阻R3的另一端连接电源VDD和PMOS管M7的衬底,NMOS管M9的栅极连接模拟信号VM,PMOS管M8的栅极连接模拟信号VM的反相信号VM_,PMOS管M10的栅极连接模拟信号VM,NMOS管M11的栅极连接模拟信号VM的反相信号VM_,PMOS管M8的漏极与NMOS管M9的源极互连并与PMOS管M10的漏极与NMOS管M11的源极互连端连接在一起,作为控制信号VCON的输出端连接像素单元中多功能PMOS管M2的栅极。
本发明的优点及显著效果:
(1)本发明通过对多功能管M2及其偏置电压的优化设计,实现了在不同的偏置条件下,M2能够分别实现测试电流的注入功能和抗饱和的功能,通过同一个MOS管M2的复用实现多重功能从而降低了像素单元的面积和整个芯片的面积和成本。
(2)本发明在像素单元有限面积内,能够保证注入管以及探测器工作在较为理想的状态。
附图说明
图1为本发明的像素单元的电路图;
图2为本发明像素单元的的偏置电路图。
具体实施方式
参看图1,本发明像素单元电路包括注入管M1、复位管M3、行选开关管M4、积分电容C1和多功能管M2,其中注入管M1和多功能管M2是PMOS管,复位管M3和行选开关管M4是NMOS管。注入管M1的栅极接积分控制信号INT,探测器的电流从注入管M1源极输入,M1漏极与多功能管M2的源极以及复位管M3的漏极相连;多功能管M2的栅极接控制信号VCON,漏极接模拟信号VM,源极与复位管M3的漏极相连;复位管M3的栅极接复位控制信号VRST,源极接地,漏极接积分电容C1的上端;积分电容C1上端与复位管M3的漏极以及行选开关管M4的源极相连,积分电容C1下端接地;行选开关管M4栅极接行选控制信号LSEL,源极与电容C1的上端相连,漏极为输出端。
注入管M1在积分控制信号INT的控制下实现信号电流的输入,再由积分电容C1对信号电流积分,进而通过后级输出。由于需要保证探测器偏压的稳定,所以要求M1的漏极电压在积分电容的积分过程中不能过高,因此需要本发明中的抗饱和设计以保证M1的漏极电压不超过某个定值。
多功能管M2由于MOS管的结构特性,在不同的源漏电压情况下,可以实现源极和漏极的互换,这一互换可通过不同的模拟信号VM实现。当VM为高电平时,通过设定VCON为合适的电压值,使得M2左端为源极,右端为漏极,实现电流的注入,对积分电容C1充电,完成测试的功能;当VM为低电平时,通过设定VCON为合适的电压值,使得M2左端为漏极,右端为源极,当积分电容C1上电压达到一定值时,M2管开启,电流可以通过M2管从VM端流出,以保证C1的电压不高于某一值,这一电压可以通过对VCON的设定来调节。
复位管M3在复位控制信号VRST的控制下实现对积分电容的复位操作。当VRST为低电位时,M3管关闭,C1可以进行对信号电流的积分操作;当VRST的为高电位时,M3管开启,电容C1通过M3管放电,实现对电容C1的复位操作。
积分电容C1用来实现对输入信号电流的积分采样,以供后级进行读出。其积分由复位管M3控制,当M3管关断时C1进行积分,当M3开启时C1进行复位。
行选开关管M4在行选控制信号LSEL的控制下开启或关断来实现积分信号的输出。当LSEL为高电平时M4开启,积分信号输出;当LSEL为低电平时M4关断,无信号输出。
参看图2,本发明中的偏置电路主要用以产生注入管M1的积分控制信号INT和多功能管M2的控制信号VCON。包括偏置电压产生电路和偏置电压选择电路两部分。偏置电压产生电路中基准电压产生部分产生基准电流,偏压产生与调节部分按一定比例镜像基准电流,并通过VDET_ADJ调节产生电阻R4的两端电压V1、V2。偏置电压主要用以产生电阻R4两端的电压,其中R4上端电压为INT信号,同时通过VM以及其反向信号VM_控制两个传输门来选择控制信号VCON是R4的上端电压V1或是下端电压V2。选择INT为V1电压,VCON在VM为高电位时选择V1电压、在VM为低电位时选择V2电压。
基准电流产生部分1由电阻R1和PMOS管M5组成以产生基准电流,VDD为模拟高电位,通过合理的参数设置已获得合适的基准电流。
偏压产生与调节部分2由NMOS管M6、PMOS管M7以及电阻R2、R3、R4、R5组成。M6管按一定比例镜像基准电流,通过M6的电流与流过R4、R5以及M7的电流基本相同。电阻R3一端接高电位VDD一端接PMOS管M7的源极。电阻R2一端接PMOS管M7的源极,另一端接VDET_ADJ,VDET_ADJ为外部的调整电压,通过改变这一电压可以调节电阻R4的两端电压,由于这两个电压即为标号3部分的输出电压,所以可以调节VDET_ADJ电压实现对控制电压的调节。由于管M6、管M7、电阻R4、R5构成的到地通路的电阻很大,在调节VDET_ADJ时M7管的源端电压随之线性变化,通过合理设置M7管的参数使之工作在合适的工作区域,可以实现M6管的漏端电压与M7管的源端电压基本固定,同时因为流过R4、R5电流恒定,所以R4的两端电压与M7管的源端电压的差值也基本恒定,R4的两端电压跟随VDET_ADJ的变化而近似线性变化。
偏压选择与输出部分3为两个分别由PMOS管M8、NMOS管M9以及PMOS管M10、NMOS管M11组成的两个传输门电路。INT信号直接引用M7管漏端电压,也即R4上端电压V1。传输门的开启关断由VM及其反向信号VM_控制,当VM为高电平时,M8、M9管组成的传输门导通,控制信号VCON为R4上端电压V1,像素单元中的多功能管工作在测试状态;当VM为低电压时,M10、M11组成的传输门导通,控制信号VCON为R4下端电压V2,多功能管工作在抗饱和状态,由于此时INT和VCON分别为R4电阻两端电压,因此两者电压差为电阻R4上压降且近似为一恒定值,同时像素单元中PMOS管M1的源漏电压差也将不低于这一值,从而保证了探测器偏压的稳定。
本发明的具体工作过程如下:
(1)探测器电流输入状态,此时VM为低电平。在积分周期中VRST为低电位,复位管关断。通过VDET_ADJ调节,设置INT至合适的偏置电压,注入管M在INT信号的控制下实现信号电流的输入,再由积分电容C1积分供后级输出。此时多功能管工作在抗饱和状态,VCON电压为电阻R4下端电压V2,由于VCON电压与INT电压分别为电阻R4的两端电压,INT电压高于VCON电压,压差即为R4上压降。当电容上积分电压升高使得注入管漏极电压高于其源极电压的值小于该压差时,多功能管开启,信号电流将由多功能管流出,积分电容不再积累电荷,其电压基本保持不变,从而实现抗饱和的功能。在复位周期中,VRST为高电平,复位管开启,信号电流以及积分电容上电荷将由复位管流至地,从而实现对于积分电容的复位。
(2)像素单元测试状态,此时VM为高电平。VCON为电阻R4上端电压V1,通过调节VDET_ADJ的电压可以调节V1电压至合适的值,此时多功能管工作在注入状态,电流通过多功能管M2流至电容C1,C1对电流积分,以供后级输出,完成对电路的测试。
本发明不局限于上述实施方式,不论其具体实现方式作任何变化,凡使用一个多功能管复用,并使用类似的对应偏压产生电路来实现抗饱和以及测试功能的设计均在本专利保护范围之内。
Claims (1)
1.一种高集成度多功能像素单元,其特征在于:包括像素单元以及为像素单元中的注入管M1产生积分控制信号INT、为多功能管M2产生控制信号VCON的偏置电路;
像素单元包括红外探测器、注入PMOS管M1、多功能PMOS管M2、复位NMOS管M3、行选NMOS管M4和积分电容C1,红外探测器的输出连接注入PMOS管M1的源极,注入PMOS管M1的漏极与多功能PMOS管M2的源极、复位NMOS管M3的漏极、行选NMOS管M4的源极以及积分电容C1的一端连接在一起,注入PMOS管M1的栅极连接偏置电路产生的积分控制信号INT,多功能PMOS管M2的漏极连接模拟信号VM,多功能PMOS管M2的栅极连接偏置电路产生的控制信号VCON,复位NMOS管M3的源极接地,复位NMOS管M3的栅极连接复位控制信号VRST,积分电容C1的另一端接地,行选NMOS管M4的栅极连接行选控制信号LSEL,行选NMOS管M4的漏极为积分信号的输出端,将积分电容C1的积分的结果输出到后续的读出电路中;
偏置电路包括NMOS管M5、NMOS管M6、NMOS管M9、NMOS管M11及PMOS管M7、PMOS管M8、PMOS管M10,电阻R1、R2、R3、R4、R5,电阻R1的一端连接电源VDD,电阻R1的另一端连接NMOS管M5的漏极,NMOS管M5的栅极与NMOS管M6的栅极互连,NMOS管M5的源极和衬底以及NMOS管M6的源极和衬底均接地,NMOS管M6的漏极连接电阻R5的一端和PMOS管M7的栅极,电阻R5的另一端与电阻R4的一端、PMOS管M10的源极以及NMOS管M11的漏极连接在一起,电阻R4的另一端与PMOS管M7的漏极以及PMOS管M8的源极与NMOS管M9的互连端连接在一起并作为积分控制信号INT的输出端连接像素单元中注入PMOS管M1的栅极,PMOS管M7的源极分别连接电阻R2和电阻R3的一端,电阻R2的另一端连接外部调整电压VDET_ADJ,电阻R3的另一端连接电源VDD和PMOS管M7的衬底,NMOS管M9的栅极连接模拟信号VM,PMOS管M8的栅极连接模拟信号VM的反相信号VM_,PMOS管M10的栅极连接模拟信号VM,NMOS管M11的栅极连接模拟信号VM的反相信号VM_,PMOS管M8的漏极与NMOS管M9的源极互连并与PMOS管M10的漏极与NMOS管M11的源极互连端连接在一起,作为控制信号VCON的输出端连接像素单元中多功能PMOS管M2的栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410313283.5A CN104062017B (zh) | 2014-07-02 | 2014-07-02 | 一种高集成度多功能像素单元及其偏置电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410313283.5A CN104062017B (zh) | 2014-07-02 | 2014-07-02 | 一种高集成度多功能像素单元及其偏置电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104062017A CN104062017A (zh) | 2014-09-24 |
CN104062017B true CN104062017B (zh) | 2017-01-18 |
Family
ID=51549837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410313283.5A Active CN104062017B (zh) | 2014-07-02 | 2014-07-02 | 一种高集成度多功能像素单元及其偏置电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104062017B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105206218B (zh) | 2015-10-29 | 2018-01-02 | 上海天马微电子有限公司 | 栅极驱动电路、级联栅极驱动电路以及级联栅极驱动电路的驱动方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6410899B1 (en) * | 1998-06-17 | 2002-06-25 | Foveon, Inc. | Active pixel sensor with bootstrap amplification and reduced leakage during readout |
CN1437388A (zh) * | 2002-02-06 | 2003-08-20 | 富士通株式会社 | Cmos图像传感器 |
CN1845586A (zh) * | 2005-04-07 | 2006-10-11 | 北京大学 | 焦平面读出电路像素单元电路 |
CN101634593A (zh) * | 2009-08-14 | 2010-01-27 | 东南大学 | 分阶段背景抑制红外焦平面单元电路 |
CN101639381A (zh) * | 2009-08-14 | 2010-02-03 | 东南大学 | 红外焦平面读出电路分阶段背景抑制方法 |
CN103259985A (zh) * | 2013-05-17 | 2013-08-21 | 昆山锐芯微电子有限公司 | Cmos图像传感器、像素单元及其控制方法 |
-
2014
- 2014-07-02 CN CN201410313283.5A patent/CN104062017B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6410899B1 (en) * | 1998-06-17 | 2002-06-25 | Foveon, Inc. | Active pixel sensor with bootstrap amplification and reduced leakage during readout |
CN1437388A (zh) * | 2002-02-06 | 2003-08-20 | 富士通株式会社 | Cmos图像传感器 |
CN1845586A (zh) * | 2005-04-07 | 2006-10-11 | 北京大学 | 焦平面读出电路像素单元电路 |
CN101634593A (zh) * | 2009-08-14 | 2010-01-27 | 东南大学 | 分阶段背景抑制红外焦平面单元电路 |
CN101639381A (zh) * | 2009-08-14 | 2010-02-03 | 东南大学 | 红外焦平面读出电路分阶段背景抑制方法 |
CN103259985A (zh) * | 2013-05-17 | 2013-08-21 | 昆山锐芯微电子有限公司 | Cmos图像传感器、像素单元及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104062017A (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101587753B (zh) | 一种模拟信号采样电路以及一种开关电容电路 | |
CN101795129B (zh) | 上电复位电路 | |
CN103237180B (zh) | 一种高动态范围红外焦平面读出电路 | |
CN108370238A (zh) | 光接收器、光终端装置和光通信系统 | |
CN107465407A (zh) | 一种漏电保护型自举采样开关电路及设备 | |
CN104251739A (zh) | 一种单电容相关双采样非制冷红外读出电路 | |
WO2018001014A1 (zh) | 像素电路及其驱动方法、图像传感器及图像获取装置 | |
CN104062017B (zh) | 一种高集成度多功能像素单元及其偏置电路 | |
CN101485083B (zh) | 具有dB线性增益特性的可变增益放大器 | |
CN106411277A (zh) | 用于可编程增益放大器的开关和可编程增益放大器 | |
CN106953622B (zh) | 一种可编程调节共模电平的高速时钟接收电路 | |
CN104092374B (zh) | 开关电源的斜坡补偿电路及方法 | |
CN105208302A (zh) | 像素单元结构及其信号采集方法 | |
CN208754268U (zh) | 跟踪保持放大器和成像系统 | |
CN105208301A (zh) | 双转换增益的像素单元结构及其信号采集方法 | |
CN103852174B (zh) | 具有记忆功能背景抑制结构的读出集成电路 | |
CN106254799A (zh) | 一种红外图像传感器读出电路 | |
CN109412395A (zh) | 电源启动调节电路和供电电路 | |
CN113375796A (zh) | 一种面向线性apd阵列非均匀性的自适应校正电路 | |
CN109062307A (zh) | 多比特数字控制的精确电流源电路 | |
CN104065890A (zh) | 一种高速bdi型像素单元电路 | |
CN208636739U (zh) | 多比特数字控制的精确电流源电路 | |
CN104266764A (zh) | 一种用于红外面阵型探测器的读出电路 | |
CN204085704U (zh) | 一种用于红外面阵型探测器的新型读出电路 | |
CN110311560A (zh) | 一种开关电源恒压恒流输出电路的误差放大控制电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |