CN208754268U - 跟踪保持放大器和成像系统 - Google Patents

跟踪保持放大器和成像系统 Download PDF

Info

Publication number
CN208754268U
CN208754268U CN201821149824.5U CN201821149824U CN208754268U CN 208754268 U CN208754268 U CN 208754268U CN 201821149824 U CN201821149824 U CN 201821149824U CN 208754268 U CN208754268 U CN 208754268U
Authority
CN
China
Prior art keywords
couple
terminal
tracking
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821149824.5U
Other languages
English (en)
Inventor
S·拉马克里希南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN208754268U publication Critical patent/CN208754268U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本实用新型涉及一种跟踪保持放大器和成像系统。本实用新型所解决的技术问题是常规跟踪保持放大器具有对具体应用而言(例如，在成像应用中)太长的稳定时间。本技术的各种实施方案可包括被配置成采样并放大模拟信号的跟踪保持放大器。所述跟踪保持放大器包括被配置成在跟踪阶段隔离跟踪保持电容器中的瞬态电流的隔离电路。根据各种实施方案，所述隔离电路的选择性激活提供了与所述放大器增益无关的稳定时间。通过本实用新型实现的技术效果是提供具有较短稳定时间的跟踪保持放大器及对应的成像系统。

Description

跟踪保持放大器和成像系统
技术领域
本实用新型涉及一种跟踪保持放大器和成像系统。
背景技术
放大器用于多种电子设备和系统以放大或衰减信号。跟踪保持放大器，诸如图8所示的放大器，通常用于数据采集系统，因为它们能够采样/跟踪模拟信号并在一些其他操作诸如模数转换期间保持值。
在各种应用中，放大器的输出信号的稳定时间是重要参数，并且可影响电子设备的整体性能。例如，在高帧率和/或高分辨率成像应用中，需要较短的输出信号的稳定时间以提供所需的帧率和/或分辨率。此外，在使用多个放大器的应用中，放大器之间稳定时间的失配可表现为信号中的噪声，这可能对最终信号产生不利影响。
通常，可通过增加供电电流和/或减小采样电容器的尺寸来缩短稳定时间。然而，减小采样电容器的尺寸会增加kTC(采样)噪声，而增加供电电流会增加设备的整体功耗。
实用新型内容
本实用新型所解决的技术问题是常规跟踪保持放大器具有对具体应用而言(例如，在成像应用中)太长的稳定时间。
本技术的各种实施方案可包括被配置成采样并放大模拟信号的跟踪保持放大器。跟踪保持放大器可包括隔离电路，该隔离电路被配置成在跟踪阶段隔离跟踪保持电容器中的瞬态电流。根据各种实施方案，隔离电路的选择性激活提供了与放大器增益无关的稳定时间。
根据一个方面，被配置成耦接到供电电压和第一参考电压并且接收输入信号的跟踪保持放大器包括：耦接到输入信号的增益设置元件；耦接到增益设置元件的共源共栅电路；跟踪保持电容器，该跟踪保持电容器包括：第一电容器端子；和第二电容器端子；以及隔离电路，该隔离电路耦接到跟踪保持电容器和共源共栅电路，并且被配置成选择性地隔离跟踪保持电容器中的瞬态电流并将瞬态电流重定向成通过共源共栅电路的至少一部分。
在一个实施方案中，上述跟踪保持放大器还包括第一电流源，其中该第一电流源：在第一节点处耦接到共源共栅电路和增益设置元件；并且选择性地耦接到跟踪保持电容器。
在上述跟踪保持放大器的一个实施方案中，隔离电路包括：第三晶体管，该第三晶体管包括：第一端子；和第二端子；其中：第一端子在第三节点处耦接到第二电容器端子；并且第二端子耦接到共源共栅电路；耦接到第三节点的第二电流源；以及耦接在第二端子和第一参考电压之间的开关。
在上述跟踪保持放大器的一个实施方案中，第三晶体管还包括耦接到动态电压的第三端子；第二端子经由第四节点耦接到共源共栅电路。
在上述跟踪保持放大器的一个实施方案中，共源共栅电路经由第二节点和偏置电压耦接到增益设置元件，并且包括：第一晶体管；和第二晶体管；其中第四节点定位在第一晶体管和第二晶体管之间；并且隔离电路包括耦接到第四节点和第一参考电压的钳位设备。
在上述跟踪保持放大器的一个实施方案中，钳位设备具有大于第一晶体管的漏极-源极电压的钳位电压。
在上述跟踪保持放大器的一个实施方案中，增益设置元件包括：与第二阻抗元件串联耦接的第一阻抗元件；以及定位在第一阻抗元件和第二阻抗元件之间的第二节点；其中：每个阻抗元件都包括电阻器和电容器中的至少一者；并且第一阻抗元件和第二阻抗元件的串联电容值小于跟踪保持电容器的电容值。
在上述跟踪保持放大器的一个实施方案中，隔离电路包括钳位设备，当共源共栅电路的至少一部分关断时，该钳位设备提供从隔离电路到第一参考电压的电流路径。
在另一方面，成像系统包括：多个像素列；多个跟踪保持放大器，其中：每个像素列都耦接到一个跟踪保持放大器；并且每个跟踪保持放大器都包括：耦接到输入信号的增益设置元件；在第二节点和偏置电压处耦接到增益设置元件的共源共栅电路，该共源共栅电路包括：第一晶体管；和第二晶体管；跟踪保持电容器，该跟踪保持电容器包括：第一端子；和第二端子；第一电流源，该第一电流源在第一节点处耦接到共源共栅电路和增益设置元件，并且选择性地耦接到跟踪保持电容器；第三晶体管，该第三晶体管包括：第一端子；第二端子；和第三端子；其中：第一端子在第三节点处耦接到第二端子；第二端子在第四节点处耦接到共源共栅电路；并且第三端子耦接到动态电压；耦接在第二端子和参考电压之间的开关；以及耦接到第三节点的第二电流源。
在上述成像系统的一个实施方案中，增益设置元件包括：与第二阻抗元件串联耦接的第一阻抗元件；以及定位在第一阻抗元件和第二阻抗元件之间的第二节点；其中：每个阻抗元件都包括电阻器和电容器中的至少一者；并且第一阻抗元件和第二阻抗元件的串联电容值小于跟踪保持电容器的电容值。
通过本实用新型实现的技术效果是提供具有较短稳定时间的跟踪保持放大器及对应的成像系统。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图当中的类似元件和步骤。
图1是根据本技术的示例性实施方案的系统的框图；
图2是根据本技术的示例性实施方案的单端输入跟踪保持放大器的电路图；
图3是根据本技术的示例性实施方案的单端输入跟踪保持放大器的时序图；
图4是根据本技术的示例性实施方案的单端输入跟踪保持放大器的另选的时序图；
图5是根据本技术的示例性实施方案的差分输入跟踪保持放大器的电路图；
图6是根据本技术的示例性实施方案的差分输入跟踪保持放大器的时序图；
图7示出了根据本技术的示例性实施方案的跟踪保持放大器和常规跟踪保持放大器的输出波形；并且
图8是常规跟踪保持放大器的电路图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种控制器、信号转换器、切换设备、电流源以及半导体器件，诸如晶体管、电容器等。此外，本技术可集成在任何数量的电子系统(诸如成像、机动车、航空、“智能设备”、便携式设备和消费性电子产品)中，并且所描述的系统仅为本技术的示例性应用。
参考图1，成像系统100可被配置成通过将由光产生的电荷转换为电压来捕获图像数据，该成像系统用于形成数字图像。成像系统100可采用各种电路和/或系统将光转换为数字图像。例如，成像系统100可包括像素阵列105，该像素阵列包括布置成行和列以形成像素阵列105的多个像素 110。像素阵列105可包含任意数量的行和列，例如数百或数千个行和列。在示例性实施方案中，每个像素110包括用于捕获光并将光转换成电信号的光电检测器，诸如光电二极管。
在各种实施方案中，成像系统100还可包括行电路115、列电路120以及定时和控制单元125，用于选择性地激活连续像素行并将像素信号传送出像素阵列105(即，读出)。行电路220可从定时和控制单元125接收行地址，并且通过通向像素阵列105中像素110的行控制路径向像素110提供对应的行控制信号，诸如重置信号、行选择信号、电荷转移信号和读出控制信号。
列电路210可包括列控制电路、模数转换电路、读出电路、处理电路和/或列解码器电路等，并且可接收像素信号，诸如由像素110生成的模拟像素信号。列路径145可将像素阵列105的每一列耦接到列电路120。列路径145可用于从像素110中读出像素信号和/或提供偏置信号(例如偏置电流或偏置电压)。
可将每个像素信号传送至信号转换电路，诸如模数转换器(ADC)(未示出)。根据各种实施方案，可根据具体应用选择ADC。例如，ADC可被配置为斜坡ADC、SAR(逐次逼近寄存器)ADC、∑ΔADC或任何其他合适的ADC架构。然后可将数字像素数据传送到并存储在图像信号处理器 (ISP)135中以用于进一步处理，诸如图像重建、白平衡、降噪、颜色校正等。
成像系统100还可包括被配置成采样并放大输出信号诸如像素信号的跟踪保持放大器电路(T/H amp)140(A/B)。T/H amp 140(A/B)可插置在列路径145上，使得像素列阵105的每一列都具有对应的T/H amp 140(A/B)。 T/H amp 140(A/B)可放大从像素阵列105中的相关列接收的像素信号，并且可向所接收的像素信号提供所期望的增益(例如，动态可调增益)。在各种实施方案中，T/H amp 140(A/B)可诸如在对应像素捕获场景的较暗部分时向像素信号施加相对高的增益，或者可诸如在对应像素捕获场景的较亮部分时施加相对低的增益。列电路210可向T/H amp 140(A/B)提供控制信号以控制像素信号的增益。
参考图2和图5，T/H amp 140(A/B)可被配置成接收输入信号VIN诸如像素输出，并且将输出信号VOUT传送到次级电路诸如列电路120。T/H amp 140(A/B)可包括增益设置元件215、第一电流源I1、第一开关S1、跟踪保持电容器CL、共源共栅电路220和隔离电路200。T/Hamp 140(A/B)可被配置为单端输入放大器，例如图2中示出的单端T/H amp 140A，或者被配置为差分放大器，例如图5中示出的差分T/H amp 140B。根据各种实施方案， T/H amp 140(A/B)可被耦接到电压源VDD。
根据具体应用，共源共栅电路220可被配置成具有高输入阻抗、高输出阻抗和/或高开环增益。在示例性实施方案中，共源共栅电路220在第一节点N1处耦接到第一电流源I1，并且耦接到参考电压诸如接地电压GND。例如，共源共栅电路220可包括串联耦接的第一晶体管M1和第二晶体管 M2。在示例性实施方案中，第一晶体管和第二晶体管M1、M2是n型晶体管。第一晶体管M1可经由增益设置元件215耦接到输入信号VIN，并且耦接到接地GND，例如，栅极端子可耦接到输入电压并且源极端子可耦接到接地GND。第二晶体管M2可耦接到第一电流源I1。第二晶体管M2可耦接到第一电流源I1和偏置电压VB，例如，漏极端子可耦接到第一电流源I1并且栅极端子可耦接到偏置电压VB。共源共栅电路220还可包括具有位于第一晶体管和第二晶体管M1、M2之间的连接点的第四节点N4，该第四节点也将一个或多个其他部件和/或电路连接到共源共栅电路220。
第一电流源I1可向T/H amp 140(A/B)的一个或多个部件提供偏置电流。例如，在示例性实施方案中，第一电流源I1耦接到共源共栅电路220的第二晶体管M2。第一电流源I1可包括适合提供偏置电流的任何电路和/或系统。由第一电流源I1产生的电流值可根据具体应用、功耗限制等来选择。
增益设置元件215可被配置成将预定增益A施加至输入信号VIN。增益设置元件215可包括任何合适的电路和/或系统以控制T/H amp 140(A/B) 的增益。在各种实施方案中，增益设置元件215可包括一个或多个阻抗元件，诸如电容器、可变电阻器和/或它们的组合。例如，在示例性实施方案中，增益设置元件215可包括串联耦接的第一阻抗元件诸如第一电容器CI和第二阻抗元件诸如第二电容器CF，其中T/H amp 140(A/B)的增益A等于第一电容器CI的值除以第二电容器CF的值(即，A＝CI/CF)。增益设置元件215还可包括位于第一电容器和第二电容器CI、CF之间的第二节点N2。第二节点N2可用作T/H amp 140(A/B)内其他电路和/或部件的连接点。增益设置元件215可引入通过下式描述的第一时间常数TC1： TC1＝(1+A)*(CICF/(CI+CF))/gm，其中gm是T/H amp 140(A/B)的跨导。
跟踪保持电容器CL可被配置成跟踪输入信号VIN并将值保持一段时间。跟踪保持电容器CL可包括第一板(即，第一电容器端子)和第二板(即，第二电容器端子)。在示例性实施方案中，跟踪保持电容器CL的第一板可经由第一开关S1选择性地耦接到第一电流源I1。
参考图8，常规跟踪保持放大器的跟踪保持电容器可引入通过下式描述的第二时间常数TC2：TC2＝(1+A)*CL/gm。在常规T/H放大器中，第二时间常数TC2还增加了输出信号VOUT的稳定时间。
隔离电路200可被配置成隔离跟踪保持电容器CL中的任何瞬态电流。隔离电路200可包括适合隔离所需电流的任何数量的部件，诸如晶体管、电阻器、切换设备、钳位设备、电流分流器等。例如，在示例性实施方案中，隔离电路200包括彼此结合操作以隔离来自跟踪保持电容器CL的电流的第二电流源I2、第三晶体管M3、第二开关S2和钳位设备210。在各种实施方案中，隔离电路200可耦接到电压源VDD、跟踪保持电容器CL和共源共栅电路220。
根据示例性实施方案，第三晶体管M3为p型晶体管。第三晶体管M3可耦接到跟踪保持电容器CL的第二板，并且在第三节点N3耦接到第二电流源I2。例如，第三晶体管M3的源极端子可耦接到跟踪保持电容器CL的第二板，并且耦接到第二电流源I2。第三晶体管M3还可耦接到第二开关S2、钳位设备210和共源共栅电路220。例如，第三晶体管M3的漏极端子可耦接到第二开关S2，该第二开关经由第四节点N4将第三晶体管选择性地耦接到接地GND、钳位设备210和共源共栅电路220。
第三晶体管M3的栅极端子可耦接到动态电压Vp，该动态电压在T/H amp 140(A/B)操作期间可改变值。动态电压VD的值可根据具体应用来选择，诸如特定类型的信号转换器架构和其他相关因素。例如，动态电压VD可在跟踪阶段提供DC电压，并且可在保持和/或转换阶段提供斜坡电压。
第三晶体管M3可在输出处引入通过下式给出的第三时间常数TC3： TC3＝CL/gm3，其中gm3是第三晶体管M3的跨导。T/H amp 140(A/B)的增益A 对第三时间常数TC3没有影响，所以即使在高增益下也不会缩短稳定时间。
第二电流源I2可向T/H amp 140(A/B)的一个或多个部件提供偏置电流。例如，在示例性实施方案中，第二电流源I2耦接到第三晶体管M3，诸如第三晶体管M3的源极端子。第二电流源I2可包括适合提供偏置电流的任何电路和/或系统。由第二电流源I2产生的电流值可根据具体应用、功耗限制等来选择。根据示例性实施方案，第二电流源I2的电流值等于第一电流源I1的电流值(即，I1＝I2)。
当第一晶体管M1断开时，钳位设备210提供从第三晶体管M3的漏极端子到接地GND的电流路径。钳位设备210可包括具有钳位电压的任何合适的部件，该钳位电压大于第一晶体管M1的稳态漏极-源极电压VDS。例如，在示例性实施方案中，钳位设备210可包括齐纳二极管。然而，在另选的实施方案中，钳位设备210可包括二极管、二极管连接的晶体管等。在示例性实施方案中，钳位设备210耦接在共源共栅电路220的第四节点N4和接地GND之间。钳位设备210被定位成使得钳位设备210的阴极端子耦接到第四节点N4，并且钳位设备210的阳极端子耦接到接地GND。
参考图5，差分T/H amp 140B可被配置成接收输入信号VIN以及参考电压VREF。参考电压VREF可以是任何电压水平，并且可根据具体应用来选择。差分T/H amp 140B还可包括第四晶体管M4、第五晶体管M5、第六晶体管M6和第三电流源I3。
第三电流源I3可向差分T/H amp 140B的一个或多个部件提供偏置电流。例如，在示例性实施方案中，第三电流源I3耦接到第四晶体管和第五晶体管M4、M5。第三电流源I3可包括适合提供偏置电流的任何电路和/或系统。由第三电流源I3产生的电流值可根据具体应用、功耗限制等来选择。根据示例性实施方案，第三电流源I3可等于第一电流加第二电流的和乘以二 (即，I3＝2(I1+I2))。
第四晶体管、第五晶体管和第六晶体管M4、M5、M6可被配置成响应于参考电压VREF而提供电流路径。在示例性实施方案中，第四晶体管和第五晶体管M4、M5是p型晶体管，而第六晶体管M6是n型晶体管。在示例性实施方案中，第四晶体管和第五晶体管M4、M5可相互并联耦接并且耦接到第三电流源I3。例如，第四晶体管和第五晶体管M4、M5的源极端子可耦接到第三电流源I3，第五晶体管M5的漏极端子可耦接到接地GND，第五晶体管M5的栅极端子可耦接到增益设置元件215，并且第四晶体管M4的栅极端子可耦接到参考电压VREF。第六晶体管M6可与第四晶体管M4和接地GND串联耦接，例如，第四晶体管和第六晶体管M4、M6的漏极端子可耦接在一起，并且第六晶体管M6的栅极端子可耦接到第一晶体管M1的栅极端子及其漏极端子。
根据各种实施方案，第一开关和第二开关S1、S2可响应于从控制单元传送的控制信号，诸如定时和控制单元125和/或适合用于传送控制信号的任何其他电路。例如，控制信号可在预定时间和/或间隔打开或关闭开关。第一开关和第二开关S1、S2的操作可根据具体应用和/或环境预先确定。第一开关和第二开关S1、S2可包括能够耦接/解耦T/H amp 140(A/B)的一个或多个部件的任何合适电路和/或设备。
根据各种实施方案，T/H amp 140(A/B)在跟踪阶段隔离跟踪保持电容器CL中的瞬态电流，缩短了输出信号VOUT的稳定时间。根据各种实施方案，T/H amp 140(A/B)利用隔离电路200将来自跟踪保持电容器CL的电流重定向到第一晶体管M1，以确保通过第一晶体管M1的电流是恒定的。通过重定向电流，稳定时间是基于第一电容器和第二电容器CI、CF(即，(CICF)/(CI+CF))(而不是跟踪保持电容器CL，如在常规T/H放大器中的情况)串联值的时间常数，该时间常数远小于跟踪保持电容器CL的时间常数，因为第一电容器和第二电容器CI、CF的串联值远小于跟踪保持电容器CL的电容值。例如，参考图2、图7和图8，为第一电容器、第二电容器和跟踪保持电容器CI、CF、CL给定相同的总供电电流值和电容值，示例性T/H amp140(A/B)的输出信号VOUT的稳定时间约为250ns(其中I1+I2＝8μA， GL＝1pF，CI＝0.8pF，CF＝0.1pF，A＝8)，而常规T/H放大器的稳定时间约为 700ns(其中I＝8μA，GL＝1pF，CI＝0.8pF，CF＝0.1pF，A＝8)。
参考图2和图4，在示例性操作中，T/H amp 140(A/B)可根据跟踪阶段和保持阶段来操作。根据示例性实施方案，在跟踪阶段，第一开关S1闭合 (ON)，第二开关S2断开(OFF)。此外，第一电流源和第二电流源也为ON状态(即，I1≠0，I2≠0)，并且动态电压VD保持在预先确定的恒定值，诸如 1V。这导致通过连接至第三晶体管M3的源极端子的跟踪保持电容器CL的电流经由第四节点N4流回到第一晶体管M1。如此，通过第一晶体管M1的电流与通过跟踪保持电容器CL的电流无关，因此，跟踪保持电容器CL的第二时间常数TC2对输出信号VOUT的稳定时间没有影响。相反，输出信号 VOUT的稳定时间取决于远小于第二时间常数TC2的第一时间常数TC1。在跟踪阶段，输出信号VOUT可相对于输入信号VIN反转。
在保持阶段，第一开关S1断开(OFF)，并且跟踪保持电容器CL保持输出信号VOUT的值。然后第二开关S2闭合(ON)。根据各种实施方案，在第一开关S1断开后并且在第二开关S2闭合前或闭合后，也可截断第一电流源I1以节省电力。在第二开关S2闭合(ON)后，动态电压VD可提供斜坡信号或其他适当的信号，并且输出信号VOUT遵循动态电压VD。例如，参考图3，动态电压VD可在跟踪阶段和保持阶段均保持恒定值，诸如2V。可根据具体应用来选择动态电压VD在保持阶段的行为。
参考图5和图6，差分T/H amp 140B以与上述相同的方式操作。此外，如上所述，第三电流源I3具有与第一电流源I1相同的时序波形。当第三电流源I3导通时，第四晶体管、第五晶体管和第六晶体管M4、M5、M6传导电流。
根据各种操作，第一晶体管和第三晶体管M1、M3可进入截止模式，其中晶体管作为断路起作用。在第一晶体管M1进入截止模式的情况下，钳位设备210将第一晶体管M1周围的电流路径提供给接地GND。此外，在这种情况下，如果第一电流I1等于第二电流I2，则T/H amp(A/B)具有通过下式描述的对称的转换速率SR：SR＝CL*ΔVOUT/11，其中ΔVOUT是输出信号VOUT中的阶差。即使输出信号VOUT的稳定时间可能由于有限的转换速率而增加，但是T/H amp140(A/B)的输出信号VOUT的稳定时间仍然远少于常规 T/H放大器，并且几乎与增益A无关。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其他方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其他优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其他要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其他组合和/或修改可在不脱离其一般原理的情况下变化或以其他方式特别适于具体环境、制造规范、设计参数或其他操作要求。
根据一个方面，被配置成耦接到供电电压和第一参考电压并且接收输入信号的跟踪保持放大器电路包括：耦接到输入信号的增益设置元件；耦接到增益设置元件的共源共栅电路；跟踪保持电容器，该跟踪保持电容器包括：第一电容器端子；和第二电容器端子；以及隔离电路，该隔离电路耦接到跟踪保持电容器和共源共栅电路，并且被配置成选择性地隔离跟踪保持电容器中的瞬态电流并将瞬态电流重定向成通过共源共栅电路的至少一部分。
在一个实施方案中，跟踪保持放大器还包括第一电流源，其中该第一电流源：在第一节点处耦接到共源共栅电路和增益设置元件；并且选择性地耦接到跟踪保持电容器。
在一个实施方案中，隔离电路包括：第三晶体管，该第三晶体管包括：第一端子；和第二端子；其中：第一端子在第三节点处耦接到第二电容器端子；并且第二端子耦接到共源共栅电路；耦接到第三节点的第二电流源；以及耦接在第二端子和第一参考电压之间的开关。
在一个实施方案中，第三晶体管还包括耦接到动态电压的第三端子；第二端子经由第四节点耦接到共源共栅电路。
在一个实施方案中，开关在保持阶段选择性地将第二端子耦接到第一参考电压；并且在跟踪阶段选择性地将第二端子经由第四节点耦接到共源共栅电路。
在一个实施方案中，该共源共栅电路包括：第一晶体管；和第二晶体管；其中第四节点定位在第一晶体管和第二晶体管之间；并且隔离电路包括耦接到第四节点和第一参考电压的钳位设备。
在一个实施方案中，钳位设备具有大于第一晶体管的漏极-源极电压的钳位电压。
在一个实施方案中，增益设置元件包括：与第二阻抗元件串联耦接的第一阻抗元件；以及定位在第一阻抗元件和第二阻抗元件之间的第二节点；其中：每个阻抗元件都包括电阻器和电容器中的至少一者；并且第一阻抗元件和第二阻抗元件的串联电容值小于跟踪保持电容器的电容值。
在一个实施方案中，共源共栅电路耦接到：增益设置元件(经由第二节点耦接)；和偏置电压。
在一个实施方案中，隔离电路包括钳位设备，当共源共栅电路的至少一部分关断时，该钳位设备提供从隔离电路到第一参考电压的电流路径。
在一个实施方案中，跟踪保持放大器还包括：第三电流源；耦接到第三电流源和第二参考电压的第四晶体管；以及耦接到第三电流源、输入信号和第一参考电压的第五晶体管。
根据另一个方面，用于改善跟踪保持放大器的输出信号稳定时间的方法包括：在跟踪阶段：向包括第一晶体管和第二晶体管的共源共栅电路提供第一电流；用包括第一端子和第二端子的跟踪保持电容器来跟踪输入信号；向耦接到跟踪保持电容器的第二端子的第三晶体管提供第二电流；以及通过第一晶体管和钳位设备中的一个将通过跟踪保持电容器的瞬态电流引导至参考电压。
在一个操作中，该方法还包括：在保持阶段：将第三晶体管选择性地耦接到参考电压；停止第一电流；以及向第三晶体管提供动态电压。
根据另一方面，成像系统包括：多个像素列；多个跟踪保持放大器，其中：每个像素列都耦接到一个跟踪保持放大器；并且每个跟踪保持放大器都包括：耦接到输入信号的增益设置元件；在第二节点和偏置电压处耦接到增益设置元件的共源共栅电路，该共源共栅电路包括：第一晶体管；和第二晶体管；跟踪保持电容器，该跟踪保持电容器包括：第一端子；和第二端子；第一电流源，该第一电流源在第一节点处耦接到共源共栅电路和增益设置元件，并且选择性地耦接到跟踪保持电容器；第三晶体管，该第三晶体管包括：第一端子；第二端子；和第三端子；其中：第一端子在第三节点处耦接到第二端子；第二端子在第四节点处耦接到共源共栅电路；并且第三端子耦接到动态电压；耦接在第二端子和参考电压之间的开关；以及耦接到第三节点的第二电流源。
在一个实施方案中，开关在保持阶段选择性地将第二端子耦接到参考电压；并且在跟踪阶段选择性地将第二端子经由第四节点耦接到共源共栅电路。
在一个实施方案中，增益设置元件包括：与第二阻抗元件串联耦接的第一阻抗元件；以及定位在第一阻抗元件和第二阻抗元件之间的第二节点；其中：每个阻抗元件都可包括电阻器和电容器中的至少一者；并且第一阻抗元件和第二阻抗元件的串联电容值小于跟踪保持电容器的电容值。
在一个实施方案中，成像系统还包括斜坡ADC，该斜坡ADC被配置成接收来自每个跟踪保持放大器的输出信号，并且其中动态电压为斜坡电压。
在一个实施方案中，成像系统还包括耦接在第四节点和参考电压之间的钳位设备，其中该钳位设备具有大于第一晶体管的漏极-源极电压的钳位电压。
在一个实施方案中，成像系统还包括钳位设备，该钳位设备被配置成当第一晶体管截止时提供从第三晶体管到参考电压的电流路径。
在一个实施方案中，成像系统还包括：第三电流源；耦接到第三电流源和参考电压的第四晶体管；以及耦接到第三电流源的第五晶体管。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出变化和修改。这些和其他变化或修改旨在包括在本技术的范围内，如随附权利要求所述。

Claims (10)

1.一种跟踪保持放大器，所述跟踪保持放大器电路被配置成耦接到供电电压和第一参考电压并且接收输入信号，其特征在于包括：
耦接到所述输入信号的增益设置元件；
耦接到所述增益设置元件的共源共栅电路；
跟踪保持电容器，所述跟踪保持电容器包括：
第一电容器端子；以及
第二电容器端子；以及
隔离电路，所述隔离电路耦接到所述跟踪保持电容器和所述共源共栅电路，并且被配置成选择性地隔离所述跟踪保持电容器中的瞬态电流并将所述瞬态电流重定向成通过所述共源共栅电路的至少一部分。
2.根据权利要求1所述的跟踪保持放大器，其特征还在于包括第一电流源，其中所述第一电流源：
在第一节点处耦接到所述共源共栅电路和所述增益设置元件；并且
选择性地耦接到所述跟踪保持电容器。
3.根据权利要求1所述的跟踪保持放大器，其中所述隔离电路的特征在于包括：
第三晶体管，所述第三晶体管包括：
第一端子；以及
第二端子；
其中：
所述第一端子在第三节点处耦接到所述第二电容器端子；并且
所述第二端子耦接到所述共源共栅电路；
耦接到所述第三节点的第二电流源；以及
耦接在所述第二端子和所述第一参考电压之间的开关。
4.根据权利要求3所述的跟踪保持放大器，其特征在于：
所述第三晶体管还包括耦接到动态电压的第三端子；
所述第二端子经由第四节点耦接到所述共源共栅电路。
5.根据权利要求1所述的跟踪保持放大器，其特征在于：
所述共源共栅电路经由第二节点耦接到所述增益设置元件并且耦接到偏置电压，并且包括：
第一晶体管；以及
第二晶体管；
其中第四节点定位在所述第一晶体管和所述第二晶体管之间；并且
所述隔离电路包括耦接到所述第四节点和所述第一参考电压的钳位设备。
6.根据权利要求5所述的跟踪保持放大器，其特征在于所述钳位设备具有大于所述第一晶体管的漏极-源极电压的钳位电压。
7.根据权利要求1所述的跟踪保持放大器，其中所述增益设置元件的特征在于包括：
与第二阻抗元件串联耦接的第一阻抗元件；以及
定位在所述第一阻抗元件和所述第二阻抗元件之间的第二节点；
其中：
每个阻抗元件都包括电阻器和电容器中的至少一者；并且
所述第一阻抗元件和所述第二阻抗元件的串联电容值小于所述跟踪保持电容器的电容值。
8.根据权利要求1所述的跟踪保持放大器，其特征在于所述隔离电路包括钳位设备，当所述共源共栅电路的至少一部分关断时，所述钳位设备提供从所述隔离电路到所述第一参考电压的电流路径。
9.一种成像系统，其特征在于包括：
多个像素列；
多个跟踪保持放大器，其中：
每个像素列都耦接到一个跟踪保持放大器；并且
每个跟踪保持放大器都包括：
耦接到输入信号的增益设置元件；
在第二节点处耦接到所述增益设置元件并且耦接到偏置电压的共源共栅电路，所述共源共栅电路包括：
第一晶体管；以及
第二晶体管；
跟踪保持电容器，所述跟踪保持电容器包括：
第一端子；以及
第二端子；
第一电流源，所述第一电流源在第一节点处耦接到所述共源共栅电路和所述增益设置元件，并且选择性地耦接到所述跟踪保持电容器；
第三晶体管，所述第三晶体管包括：
第一端子；
第二端子；以及
第三端子；
其中：
所述第一端子在第三节点处耦接到所述第二端子；
所述第二端子在第四节点处耦接到所述共源共栅电路；并且
所述第三端子耦接到动态电压；
耦接在所述第二端子和参考电压之间的开关；以及
耦接到所述第三节点的第二电流源。
10.根据权利要求9所述的成像系统，其中所述增益设置元件的特征在于包括：
与第二阻抗元件串联耦接的第一阻抗元件；以及
定位在所述第一阻抗元件和所述第二阻抗元件之间的第二节点；
其中：
每个阻抗元件都包括电阻器和电容器中的至少一者；并且
所述第一阻抗元件和所述第二阻抗元件的串联电容值小于所述跟踪保持电容器的电容值。
CN201821149824.5U 2017-08-02 2018-07-20 跟踪保持放大器和成像系统 Active CN208754268U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/666,781 US10375336B2 (en) 2017-08-02 2017-08-02 Methods and apparatus for a track and hold amplifier
US15/666,781 2017-08-02

Publications (1)

Publication Number Publication Date
CN208754268U true CN208754268U (zh) 2019-04-16

Family

ID=65230661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821149824.5U Active CN208754268U (zh) 2017-08-02 2018-07-20 跟踪保持放大器和成像系统

Country Status (2)

Country Link
US (3) US10375336B2 (zh)
CN (1) CN208754268U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117974A (zh) * 2019-06-20 2020-12-22 半导体元件工业有限责任公司 放大器集成电路及操作放大器集成电路的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10375336B2 (en) * 2017-08-02 2019-08-06 Semiconductor Components Industries, Llc Methods and apparatus for a track and hold amplifier
US10847239B2 (en) * 2017-09-18 2020-11-24 Analog Devices, Inc. Analog track-and-hold including first-order extrapolation
KR20210144008A (ko) * 2020-05-21 2021-11-30 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543534A (en) * 1984-05-04 1985-09-24 The Regeants Of University Of Calif. Offset compensated switched capacitor circuits
US4783602A (en) 1987-06-26 1988-11-08 American Telephone And Telegraph Company, At&T Bell Laboratories Operational transconductance amplifier for use in sample-and-hold circuits and the like
US6480128B1 (en) 2001-05-25 2002-11-12 Infineon Technologies Ag High-speed sample-and-hold circuit with gain
US7068202B2 (en) * 2003-12-31 2006-06-27 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
JP2005217771A (ja) * 2004-01-29 2005-08-11 Canon Inc 撮像装置
EP1821313A1 (en) 2006-02-17 2007-08-22 Sicon Semiconductor AB Track and hold circuit
US8305131B2 (en) * 2006-03-21 2012-11-06 Maxim Integrated, Inc. Passive offset and overshoot cancellation for sampled-data circuits
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路
JP2009290703A (ja) * 2008-05-30 2009-12-10 Panasonic Corp 固体撮像装置およびカメラ
US9130519B1 (en) * 2013-03-14 2015-09-08 Apple Inc. Method and apparatus for combined linear, low-noise buffer and sampler for ADC
US9287862B2 (en) * 2013-12-26 2016-03-15 Texas Instruments Incorporated Bootstrapped sampling switch circuits and systems
WO2016170622A1 (ja) * 2015-04-22 2016-10-27 オリンパス株式会社 半導体装置
US9838637B2 (en) * 2015-10-21 2017-12-05 Canon Kabushiki Kaisha Solid-state image sensor, method of controlling the same, image sensing system, and camera
US10375336B2 (en) * 2017-08-02 2019-08-06 Semiconductor Components Industries, Llc Methods and apparatus for a track and hold amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117974A (zh) * 2019-06-20 2020-12-22 半导体元件工业有限责任公司 放大器集成电路及操作放大器集成电路的方法
CN112117974B (zh) * 2019-06-20 2024-05-24 半导体元件工业有限责任公司 放大器集成电路及操作放大器集成电路的方法

Also Published As

Publication number Publication date
US11647312B2 (en) 2023-05-09
US10375336B2 (en) 2019-08-06
US20230254606A1 (en) 2023-08-10
US20190045152A1 (en) 2019-02-07
US20190306449A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN208754268U (zh) 跟踪保持放大器和成像系统
CN104617930B (zh) 比较器和使用比较器的模数转换器
US9819890B2 (en) Readout circuitry to mitigate column fixed pattern noise of an image sensor
CN102164252B (zh) 固态图像拾取设备及其驱动方法
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
US7760019B2 (en) Adaptive operational transconductance amplifier load compensation
US9185314B2 (en) Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
CN101388960A (zh) 光电转换设备和图像传感器
CN108064446B (zh) 模拟读取电路及影像传感模块
CN108391071A (zh) 一种采用二次相关双采样技术的spad阵列级读出电路
US10212374B2 (en) Pixel circuit, driving method thereof, image sensor, and image acquisition apparatus
CA3025801A1 (en) Image sensor circuits and methods
CN103997345B (zh) 电子设备和降低差分变化的电子实现方法
CN106257922A (zh) 感测器件、图像感测系统及其方法
EP3871407B1 (en) Ultra-high dynamic range cmos sensor
US8446181B2 (en) Sampling circuit and image signal amplifying circuit each including feedback clamp block and image sensor including the image signal amplifying circuit
CN114726323B (zh) 一种电容反馈跨阻放大器电路、驱动方法、驱动电路
JP2014053858A (ja) 半導体集積回路およびイメージセンサ
CN209692911U (zh) 一种模数转换器和成像装置
US20190281246A1 (en) Image sensing device
US20220210360A1 (en) Digital image sensor using a single-input comparator based quantizer
US11431931B2 (en) CTIA pixel with shared reset network
CN216649763U (zh) 一种噪声抑制电路
US11606524B2 (en) CTIA CMOS image sensor pixel with zero-biased multiplexer
WO2022146897A1 (en) Digital image sensor using a single-input comparator based quantizer

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant