CN209692911U - 一种模数转换器和成像装置 - Google Patents

Abstract

本实用新型公开了一种模数转换器，所述模数转换器包括比较电路和开关电路，所述开关电路用于提供多个开关控制信号到所述比较电路，所述比较电路接收斜坡电压信号和像素电压信号并根据开关电路提供开关控制信号工作在共模平衡状态。本实用新型模数转换器能够有效抑制比较电路增益带来的延迟和系统失调，将每一列模数转换器偏差调整一致，使得输出信号稳定性更好。本实用新型还提供一种用于上述模数转换器的成像装置。

Description

一种模数转换器和成像装置

技术领域

本实用新型涉及图像感测领域，尤其涉及一种用于图像传感器的模数转换器和成像装置。

背景技术

随着科技日新月异的发展，图像传感器及其成像装置被广泛应用在各行各业和人们日常生活中。例如，数码相机、摄像机、手机、无人机、监控设备、汽车，以及医疗设备、自动化生产车间等。

一般地，外界物体发射或反射的光信号经过透镜处理后被图像传感器的像素矩阵接收，进而产生像素电荷信号。所述像素电荷信号和斜坡电压信号通过输入模数转换电路处理。常用的模数转换电路容易产生噪声干扰。现有技术中，输入的像素信号一般包括初始信号和图像信号两个阶段，在这两个阶段分别与斜坡电压进行比较。由于两次比较的共模电压不一致，使得模数转换器计数器的延迟 (delay)不一致，导致每一列像素的输出信号偏差不一致，进而影响图像质量。

实用新型内容

本实用新型的一个方面公开了模数转换器，所述模数转换器包括比较电路和开关电路，所述开关电路用于提供多个开关控制信号到所述比较电路，所述比较电路接收斜坡电压信号和像素电压信号并根据开关电路提供开关控制信号工作在共模平衡状态。

进一步的，所述模数转换器还包括计数器，所述计数器连接所述比较电路输出端，用于根据比较电路的输出信号输出数字信号。

进一步的，所述开关电路与所述比较电路并联连接，所述开关电路通过不同的开关控制信号控制所述比较电路的输入信号达到共模平衡，所述比较电路包括连接到所述斜坡电压生成电路的第一输入端，用于接收所述斜坡电压生成电路提供的斜坡电压信号，所述比较电路的第二输入端用于接收来自所述像素矩阵的像素电压信号，所述比较电路的输出端用于提供基于斜坡电压和像素电压的电平比较结果，所述计数器根据所述电平比较结果得到对应的图像电荷的数字表示。

进一步的，所述比较电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容和第二电容，所述开关电路包括第一开关、第二开关、第三开关、第四开关、第五开关和第六开关，所述第一晶体管和第二晶体管相互并联耦合在第三、第四晶体管和电流产生电路之间，所述第三晶体管的栅极和漏极短接，并和第四晶体管的栅极相连，所述第三晶体管的漏极连接所述第一晶体管的漏极，所述第四晶体管的漏极连接所述第二晶体管的漏极，所述第三晶体管的源极和所述第四晶体管的源极相连并连接电源电压。

进一步的，所述第五开关和第六开关是晶体管开关，所述第五开关的漏极连接所述第一晶体管和所述第三晶体管的漏极，源极连接所述第一晶体管的栅极,所述第六开关的漏极连接所述第二晶体管和所述第四晶体管的漏极，源极连接所述第二晶体管的栅极,所述第五开关的栅极和所述第六开关的栅极被提供有自动调零控制信号。

进一步的，自动调零控制信号为低电平时，所述第五开关和第六开关处于闭合状态,所述第一开关和第三开关处于断开状态；所述第二开关和第四开关处于闭合状态，此时所述第五开关和第六开关导通，所述第一晶体管和第二晶体管的栅极电压达到共模平衡。

进一步的，在初始信号比较阶段，像素电压为初始电压，自动调零控制信号为高电平，所述第五开关和第六开关处于断开状态，所述第一开关和第三开关处于闭合状态，所述开关第二开关和第四开关处于断开状态，第一电容的一端电极接收斜坡电压输入，第一晶体管的栅极电压相应增大第一增量，斜坡电压生成电路输出的斜坡电压逐渐减小，所述第一晶体管的栅极电压相应减小。

进一步的，初始信号比较结束，自动调零控制信号为低电平，所述第五开关和第六开关处于闭合状态，所述第一开关和第三开关处于断开状态，所述第二开关和第四开关处于闭合状态，所述第一晶体管和第二晶体管的栅极电压达到共模平衡。

进一步的，图像信号比较阶段，像素电压从初始电压变为图像电压，自动调零控制信号变为高电平，所述第五开关和第六开关处于断开状态，所述第一开关和第三处于闭合状态；所述第二开关和第四开关处于断开状态，第一电容的一端输入斜坡电压，另一端的电压相应增大第二增量。

进一步的，自动调零控制信号变为低电平，所述第五开关和第六开关导通，所述第一开关和第三开关断开，所述第二开关和第四开关导通，所述第一晶体管和第二晶体管的栅极电压达到共模平衡。

本实用新型的另一方面还提供了一种成像装置，像素矩阵、与所述像素矩阵连接的控制电路、与所述像素矩阵连接的读出电路、与所述读出电路连接的斜坡电压生成电路以及与所述控制电路和斜坡电压生成电路连接的时序电路，所述读出电路包括模数转换器，所述模数转换器包括比较电路、开关电路和计数器，所述开关电路用于提供多个开关控制信号到所述比较电路，所述比较电路接收斜坡电压信号和像素电压信号并根据开关电路提供开关控制信号达到共模平衡，所述计数器根据所述比较电路的比较结果输出对应的数字信号。

进一步的，所述像素矩阵包括若干行和若干列成矩阵排布的像素单元，所述控制电路通过每一行所述像素单元提供控制信号，所述时序电路提供所述控制电路、所述斜坡电压生成电路和所述读出电路的工作时序信号，所述读出电路从所述像素矩阵读取图像数据，所述读出电路能够提供处理后的图像显示信号到显示装置。

进一步的，所述模数转换器可以是上述任一所述的模数转换器。

本实用新型模数转换器能够有效解决模数转换器的延迟不一致导致每一列输出信号偏差不一致的问题，具有较好的稳定性。

附图说明

图1是本实用新型成像装置一个实施例的示意图；

图2是本实用新型模数转换器的一个实施例的示意图；

图3是本实用新型模数转换器的一个实施例的电路结构示意图；

图4是本实用新型模数转换器的一个实施例的时序示意图；

图5是本实用新型模数转换器另一实施例的示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，是本实用新型成像装置一种实施例的方框示意图。所述成像装置10包括像素矩阵11、与所述像素矩阵11连接的控制电路12、与所述像素矩阵11连接的读出电路13、与所述读出电路13连接的斜坡电压生成电路15以及与所述控制电路12和斜坡电压生成电路15连接的时序电路14。所述像素矩阵11可以包括若干行和若干列成矩阵排布的像素单元，所述控制电路12可通过每一行所述像素单元提供控制信号。所述时序电路提供所述控制电路、所述斜坡电压生成电路和所述读出电路的工作时序信号。所述读出电路13可以从所述像素矩阵11读取图像数据(如像素信号)。所述读出电路13可以提供处理后的图像显示信号到显示装置16，例如电脑显示器、手机等。

在所述实施例中，上述像素矩阵11的像素单元可以包括光电二极管。在本实用新型其他或变更实施例中，所述像素单元还可以包括其他光电转换元件。在本实用新型其他或变更实施例中，所述像素单元还可以根据需要设置不同具有排列布置，不必按照行、列布置。

所述读出电路13包括多个模数转换器131，所述模数转换器131 包括比较电路20、开关电路30和计数器40。请参阅图2，所述比较电路20包括第一输入端连接到所述斜坡电压生成电路15，用于接收所述斜坡电压生成电路15提供的斜坡电压VRAMP信号。所述比较电路20 还包括第二输入端，用于接收来自所述像素矩阵11的像素电压 VPIXEL信号。所述比较电路20的输出端连接计数器40，用于提供基于斜坡电压VRAMP和像素电压VPIXEL的电平比较结果而得到的对应的数字信号。所述开关电路30与所述比较电路20并联连接，所述开关电路30通过不同的开关控制信号和开关切换使得所述比较电路20接收到的输入信号为共模信号。所述像素电压VPIXEL输出包括初始电压VRST阶段和图像电压VSIGNAL阶段，所述斜坡电压VRAMP在两个阶段分别和初始信号VRST和图像信号VSIGNAL进行比较。

请参阅图3，所述比较电路20包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第一电容C1和第二电容C2。所述开关电路30包括第一开关SW1、第二开关SW2、第三开关SW3、第四开关 SW4、第五开关SW5和第六开关SW6。所述第一晶体管M1和第二晶体管 M2相互并联耦合在第三、第四晶体管M3、M4和偏置电路BIAS之间。

所述斜坡电压信号VRAMP经由所述第一开关SW1和所述第一电容 C1被提供到所述第一晶体管M1的栅极，所述像素信号VPIXEL经由所述第二开关SW2和所述第一电容C1被提供到所述第一晶体管M1的栅极，并且分别依次经由所述第三开关SW3、所述第二电容C2，以及所述第四开关SW4、所述第二电容C2被提供到所述第二晶体管M2的栅极。所述第一晶体管M1的源极和所述第二晶体管M2的源极经由偏置电路 BIAS接地。所述偏置电路BIAS可包括偏置晶体管，通过偏置电压信号VB控制可所述偏置晶体管是否开启。

所述第三晶体管M3的栅极和漏极短接，并和第四晶体管M4的栅极相连。所述第三晶体管M3的漏极连接所述第一晶体管M1的漏极，所述第四晶体管M4的漏极连接所述第二晶体管M2的漏极。所述第三晶体管M3的源极和所述第四晶体管M4的源极相连并被提供电源电压 VDD。

所述实施例中，所述第五开关SW5和第六开关SW6是晶体管开关，所述第五开关SW5的漏极连接所述第一晶体管M1和所述第三晶体管M3 的漏极，源极连接所述第一晶体管M1的栅极。所述第六开关SW6的漏极连接所述第二晶体管M2和所述第四晶体管M4的漏极，源极连接所述第二晶体管M2的栅极。所述第五开关SW5的栅极和所述第六开关 SW6的栅极被提供有自动调零控制信号AZC，用于给比较电路20输入端的晶体管栅极电压进行自动调零。

为方便本实施例原理描述，定义所述第一电容C1和第一晶体管 M1的栅极之间的节点为第一节点N1，第二电容C2和第二晶体管M2的栅极之间的节点为第二节点N2。并且节点N1处的电压表示为VINP，亦即第一晶体管M1的栅极电压；节点N2处的电压表示为VINN，亦即第二晶体管M2的栅极电压。另外，所述开关SW1-SW4的开关控制信号分别为SC1-SC4。值得说明的是，本实用新型文字描述中开关开启、开关闭合、开关导通或开关处于闭合状态都可用来表示开关两端的电路导通，信号可以通过，开关断开或开关处于断开状态都可用来表示开关两端的电路不导通，信号无法通过。

在本实用新型上述实施例中，所述第一晶体管M1和第二晶体管 M2是NMOS管，所述第三晶体管M3、第四晶体管M4、第五开关SW5和第六开关SW6是PMOS管。本实用新型上述及变更实施例中，所述第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4可以是晶体管开关，也可以是其他开关元件。

请参阅图4，下面结合图3所示电路信号时序图对本实用新型比较电路工作原理进行进一步描述。

在时间t1之前，自动调零控制信号AZC为低电平，所述第五开关 SW5和第六开关SW6处于闭合状态。开关控制信号SC1和SC3为低电平，所述第一开关SW1和第三开关SW3处于断开状态；所述开关控制信号 SC2和SC4为高电平，所述第二开关SW2和第四SW4处于闭合状态。所述第五开关SW5和第六开关SW6导通，因此所述第一节点N1和第二节点N2的节点电压VINP和VINN具有相同的电压电平VCM，此时所述比较电路20的两个输入端(即第一节点N1和第二节点N2)处于共模平衡状态。在本实施例中，VCM＝VDD-VDS(VDS是PMOS管两端电压)。像素电压VPIXEL此时的电压为初始电压VRST。

在时间t1-t2时，自动调零控制信号AZC为高电平，所述第五开关SW5和第六开关SW6处于断开状态。开关控制信号SC1和SC3为高电平，所述第一开关SW1和第三开关SW3处于闭合状态；所述开关控制信号SC2和SC4为低电平，所述第二开关SW2和第四开关SW4处于断开状态。在此期间，因为第一电容C1的一端接收斜坡电压VRAMP输入，所以另一端的节点电压VINP相应增大第一增量△V1。斜坡电压生成电路15输出到所述比较电路20初始斜坡电压VRAMP等于参考电压VREF，随后VRAMP在斜坡电压生成电路15控制下逐渐减小，VINP相应减小。比较电路20在模数转换器131控制下完成VRAMP和VRST的比较。

在时间t2-t3时，自动调零控制信号AZC为低电平，所述第五开关SW5和第六开关SW6处于闭合状态。开关控制信号SC1和SC3为低电平，所述第一开关SW1和第三开关SW3处于断开状态；所述开关控制信号SC2和SC4为高电平，所述第二开关SW2和第四开关SW4处于闭合状态。在此期间，斜坡电压VRAMP复位为参考电压VREF，VINP和VINN 再次平衡到VCM。

在时间t3-t4时，自动调零控制信号AZC保持低电平，所述第五开关SW5和第六开关SW6处于闭合状态。开关控制信号SC1和SC3为低电平，所述开关SW1和SW3处于断开状态；所述开关控制信号SC2和 SC4为高电平，所述开关SW2和SW4处于闭合状态。像素电压VPIXEL的输入电平变化为图像电压VSIGNAL。

在时间t4-t5时，自动调零控制信号AZC变为高电平，所述第五开关SW5和第六开关SW6处于断开状态。开关控制信号SC1和SC3为高电平，所述第一开关SW1和第三开关SW3处于闭合状态；所述开关控制信号SC2和SC4为低电平，所述第二开关SW2和第四开关SW4处于断开状态。在此期间，因为第一电容C1的一端接收斜坡电压VRAMP输入，所以另一端的节点电压VINP相应增大第二增量△V2。随后VRAMP电压值在斜坡电压生成电路15控制下由VREF逐渐减小，从而VINP相应减小。比较电路20在模数转换器131控制下完成VRAMP和VSIGNAL的比较。

一般来说，△V2>△V1。例如，在本实施例中，假设 VDD＝2.8V,VDS＝0.8V，VCM＝2.0V。假设VREF＝2.6V， VRST＝2.5V,VSIGNAL＝1.5V，在时间t1，AZC变为高电平，第一电容C1 的一端输入信号由VRST变为VREF，即从2.5V增大到2.6V，压差0.1V，△V1相应的大约为0.1V。而在时间t4，AZC变为高电平，第一电容C1 的一端输入信号由VSIGNAL变为VREF，即从1.5V增大到2.6V，压差达到1.1V。此时第一电容C1另一端电压值VINP＝VCM＝2.0V，因此△V2大约为1.1V。

时间t5之后，自动调零控制信号AZC转为低电平，所述第五开关 SW5和第六开关SW6处于闭合状态。开关控制信号SC1和SC3为低电平，所述第一开关SW1和第三开关SW3处于断开状态；所述开关控制信号 SC2和SC4为高电平，所述第二开关SW2和第四开关SW4处于闭合状态。斜坡电压VRAMP电压值变为VREF，第一晶体管M1和第二晶体管M2的栅极电压VINP和VINN变为VCM，达到共模平衡。

本实用新型上述实施例中，比较电路20通过自动调零控制信号和开关控制信号，使得在VRAMP和VRST以及VRAMP和VSIGNAL的比较过程中，所述比较电路20都工作在共模状态，对第一晶体管M1和第二晶体管M2的栅极电压(即VINP和VINN)实现自动调零，从而消除模数转换器工作时产生的信号噪声和延迟不一致。实际上，两阶段比较都是基于共模电压VCM来和VRAMP进行比较，也就是说，计数器40 在两个阶段的计时中信号延迟保持一致，具有较好的稳定性。

请参阅图5，是本实用新型成像装置另一实施例的比较电路和开关电路的电路结构示意图。所述比较电路与图3所示实施例结构和原理基本相同，区别在于比较电路第二输入端直接接收VPIXEL信号，而不需要经过开关电路的开关进行切换。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。权利要求书中所使用的术语不应理解为将实用新型限制于本说明书中所公开的特定实施例。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种模数转换器，其特征在于，所述模数转换器包括比较电路和开关电路，所述开关电路用于提供多个开关控制信号到所述比较电路，所述比较电路接收斜坡电压信号和像素电压信号并根据开关电路提供的开关控制信号工作在共模平衡状态。

2.根据权利要求1所述的模数转换器，其特征在于，所述模数转换器还包括计数器，所述计数器连接所述比较电路的输出端，用于根据比较电路的输出信号输出数字信号。

3.根据权利要求2所述的模数转换器，其特征在于，所述开关电路与所述比较电路并联连接，所述开关电路通过不同的开关控制信号控制所述比较电路的输入信号达到共模平衡，所述比较电路包括连接到一个斜坡电压生成电路的第一输入端，用于接收所述斜坡电压生成电路提供的斜坡电压信号，所述比较电路的第二输入端用于接收来自一个像素矩阵的像素电压信号，所述比较电路的输出端用于提供基于斜坡电压和像素电压的电平比较结果，所述计数器根据所述电平比较结果得到对应的图像电荷的数字表示。

4.根据权利要求1所述的模数转换器，其特征在于，所述比较电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容和第二电容，所述开关电路包括第一开关、第二开关、第三开关、第四开关、第五开关和第六开关，所述第一晶体管和第二晶体管相互并联耦合在第三、第四晶体管和电流产生电路之间，所述第三晶体管的栅极和漏极短接，并和第四晶体管的栅极相连，所述第三晶体管的漏极连接所述第一晶体管的漏极，所述第四晶体管的漏极连接所述第二晶体管的漏极，所述第三晶体管的源极和所述第四晶体管的源极相连并连接电源电压。

5.根据权利要求4所述的模数转换器，其特征在于，所述第五开关和第六开关是晶体管开关，所述第五开关的漏极连接所述第一晶体管和所述第三晶体管的漏极，源极连接所述第一晶体管的栅极,所述第六开关的漏极连接所述第二晶体管和所述第四晶体管的漏极，源极连接所述第二晶体管的栅极,所述第五开关的栅极和所述第六开关的栅极被提供有自动调零控制信号。

6.根据权利要求5所述的模数转换器，其特征在于，当自动调零控制信号为低电平时，所述第五开关和第六开关处于闭合状态,所述第一开关和第三开关处于断开状态，所述第二开关和第四开关处于闭合状态，所述第五开关和第六开关导通，所述第一晶体管和第二晶体管的栅极电压达到共模平衡。

7.根据权利要求5所述的模数转换器，其特征在于，在初始信号比较阶段，像素电压为初始电压，自动调零控制信号为高电平，所述第五开关和第六开关处于断开状态，所述第一开关和第三开关处于闭合状态，所述开关第二开关和第四开关处于断开状态，第一电容的一端电极接收斜坡电压输入，第一晶体管的栅极电压相应增大第一增量，斜坡电压生成电路输出的斜坡电压逐渐减小，所述第一晶体管的栅极电压相应减小。

8.根据权利要求7所述的模数转换器，其特征在于，初始信号比较结束，自动调零控制信号为低电平，所述第五开关和第六开关处于闭合状态，所述第一开关和第三开关处于断开状态，所述第二开关和第四开关处于闭合状态，所述第一晶体管和第二晶体管的栅极电压达到共模平衡。

9.根据权利要求5所述的模数转换器，其特征在于，图像信号比较阶段，像素电压从初始电压变为图像电压，自动调零控制信号变为高电平，所述第五开关和第六开关处于断开状态，所述第一开关和第三处于闭合状态；所述第二开关和第四开关处于断开状态，第一电容的一端输入斜坡电压，另一端的电压相应增大第二增量。

10.根据权利要求9所述的模数转换器，其特征在于，图像信号比较结束，自动调零控制信号变为低电平，所述第五开关和第六开关导通，所述第一开关和第三开关断开，所述第二开关和第四开关导通，所述第一晶体管和第二晶体管的栅极电压达到共模平衡。

11.一种成像装置，其特征在于，包括：像素矩阵、与所述像素矩阵连接的控制电路、与所述像素矩阵连接的读出电路、与所述读出电路连接的斜坡电压生成电路以及与所述控制电路和斜坡电压生成电路连接的时序电路，所述读出电路包括模数转换器，所述模数转换器包括比较电路、开关电路和计数器，所述开关电路用于提供多个开关控制信号到所述比较电路，所述比较电路接收斜坡电压信号和像素电压信号并根据开关电路提供开关控制信号达到共模平衡，所述计数器根据所述比较电路的比较结果输出对应的数字信号。

12.根据权利要求11所述的成像装置，其特征在于，所述像素矩阵包括若干行和若干列成矩阵排布的像素单元，所述控制电路通过每一行所述像素单元提供控制信号，所述时序电路提供所述控制电路、所述斜坡电压生成电路和所述读出电路的工作时序信号，所述读出电路从所述像素矩阵读取图像数据，所述读出电路能够提供处理后的图像显示信号到外部的显示装置。

13.根据权利要求11所述的成像装置，其特征在于，所述模数转换器可以是权利要求1-10任一所述的模数转换器。