CN114726323B - 一种电容反馈跨阻放大器电路、驱动方法、驱动电路 - Google Patents

一种电容反馈跨阻放大器电路、驱动方法、驱动电路 Download PDF

Info

Publication number
CN114726323B
CN114726323B CN202210378395.3A CN202210378395A CN114726323B CN 114726323 B CN114726323 B CN 114726323B CN 202210378395 A CN202210378395 A CN 202210378395A CN 114726323 B CN114726323 B CN 114726323B
Authority
CN
China
Prior art keywords
mos tube
switch
voltage signal
preset voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210378395.3A
Other languages
English (en)
Other versions
CN114726323A (zh
Inventor
刘俊
何佳
张健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Hikmicro Sensing Technology Co Ltd
Original Assignee
Hangzhou Hikmicro Sensing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Hikmicro Sensing Technology Co Ltd filed Critical Hangzhou Hikmicro Sensing Technology Co Ltd
Publication of CN114726323A publication Critical patent/CN114726323A/zh
Application granted granted Critical
Publication of CN114726323B publication Critical patent/CN114726323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请实施例提供了一种电容反馈跨阻放大器电路、驱动方法、驱动电路，电容反馈跨阻放大器电路包括电流积分模块、预设电压存储模块、积分电压存储模块；在复位阶段，第一预设电压信号输入端输入预设电压信号，电流积分模块的输出端输出预设电压信号，预设电压存储模块接收并存储预设电压信号；在积分阶段，待测试信号输入端输入待测试电流信号，电流积分模块基于待测试电流信号进行电流积分得到积分电压信号；积分电压存储模块接收并存储积分电压信号；在输出阶段，积分电压存储模块输出积分电压信号，同时预设电压存储模块输出预设电压信号。本申请可以实现红外焦平面阵列等设备的信号读出，并降低读出信号的噪声。

Description

一种电容反馈跨阻放大器电路、驱动方法、驱动电路
本申请要求于2022年04月02日提交中国专利局、申请号为202210350117.7发明名称为“一种电容反馈跨阻放大器电路、驱动方法、驱动电路”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及热成像读出电路技术领域，特别是涉及一种电容反馈跨阻放大器电路、驱动方法、驱动电路。
背景技术
在红外热成像读出电路领域中，电容反馈跨阻放大器结构的读出电路以其噪声低、动态范围大、线性度好、偏置电压稳定等优点被广泛应用于各类红外焦平面阵列的信号读出，主要由运算放大器、复位开关和积分电容等部件组成。红外焦平面阵列的读出电路主要功能是给探测器提供合适的偏压，将探测器产生的热信号转换成电流信号，并且进行电流信号的积分、放大、采样/保持等预处理，再将处理后的电压信号输入至ADC(模拟数字转换器)完成模拟信号到数字信号的转换。
发明内容
本申请实施例的目的在于提供一种电容反馈跨阻放大器电路、驱动方法、驱动电路，用以实现信号读出。具体技术方案如下：
第一方面，本申请实施例提供了一种电容反馈跨阻放大器电路，包括：
电流积分模块、预设电压存储模块、积分电压存储模块；
所述电流积分模块包括待测试信号输入端、第一预设电压信号输入端及输出端；所述电流积分模块的输出端分别与所述积分电压存储模块的输入端、所述预设电压存储模块的输入端连接，所述积分电压存储模块的输出端与所述预设电压存储模块的输出端连接；
其中，在复位阶段，所述电流积分模块的第一预设电压信号输入端输入预设电压信号，所述电流积分模块的输出端输出所述预设电压信号，所述预设电压存储模块接收并存储所述预设电压信号；
在积分阶段，所述电流积分模块的待测试信号输入端输入待测试电流信号，所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；所述电流积分模块的输出端输出所述积分电压信号，所述积分电压存储模块接收并存储所述积分电压信号；
在输出阶段，所述积分电压存储模块的输出端输出所述积分电压信号，同时所述预设电压存储模块的输出端输出所述预设电压信号。
在一种可能的实施方式中，所述电流积分模块，包括：
折叠式共源共栅运算放大器、积分开关、第一复位开关、第二复位开关、第三复位开关、第四复位开关、第五复位开关、积分电容，其中，所述折叠式共源共栅运算放大器包括第一输入正向端、第一输入反向端、第二输入正向端、第二输入反向端、输出端；
所述积分开关的第一端与所述待测试信号输入端连接，所述积分开关的第二端与所述第一输入反向端连接，所述积分开关用于控制所述电流积分模块的待测试信号输入端的开启及关闭；
所述第一复位开关的第一端分别与所述第二输入反向端、所述第三复位开关的第二端连接，所述第一复位开关的第二端分别与所述折叠式共源共栅运算放大器的输出端、所述电流积分模块的输出端、所述第五复位开关的第一端连接；
所述第二复位开关的第一端与所述第一输入正向端连接，所述第二复位开关的第二端分别与所述第一输入反向端、所述积分电容的第一端连接；
所述第三复位开关的第一端分别与所述第二输入正向端、所述第一预设电压信号输入端连接；
所述第四复位开关的第一端分别与所述第五复位开关的第二端、所述积分电容的第二端连接，所述第四复位开关的第二端连接所述第一预设电压信号输入端；
所述第二输入正向端连接第一预设电压信号输入端，所述第一输入正向端连接参考电压信号端；
在所述待测试电压信号为正向电流信号时，所述第一预设电压信号端输入第二电压，在所述待测试电压信号为反向电流信号时，所述第一预设电压信号端输入第一电压，其中，所述第一电压小于所述第二电压。
在一种可能的实施方式中，所述预设电压存储模块包括：第一开关、第二开关、第一电容，所述积分电压存储模块包括：第三开关、第四开关、第二电容；
所述第一开关的第一端与所述预设电压存储模块的输入端连接，所述第三开关的第一端与所述积分电压存储模块的输入端连接；
所述第一开关的第二端分别与所述第二开关的第一端、所述第一电容的第一端连接；
所述第二开关的第二端与所述预设电压存储模块的输出端连接，所述第四开关的第二端与所述积分电压存储模块的输出端连接；
所述第三开关的第二端分别与所述第四开关的第一端、所述第二电容的第一端连接；
所述第一电容的第二端与所述第二电容的第二端均接地。
在一种可能的实施方式中，所述折叠式共源共栅运算放大器包括：输入模块及功能模块；
所述输入模块包括第十MOS管、第十一MOS管、第十二MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第一控制开关、第二控制开关、第三控制开关、第四控制开关；
所述第十MOS管的栅极分别与所述第十六MOS管的栅极、所述第二输入反向端连接，所述第十MOS管的第二端与所述第二控制开关的第一端连接，所述第十MOS管的第一端与所述第十七MOS管的第一端连接，并与所述功能模块连接；
所述第十一MOS管的栅极与所述第一输入反向端连接；
所述第十二MOS管的栅极与所述第一输入正向端连接；
所述第十七MOS管的栅极分别与所述第十五MOS管的栅极、所述第二输入正向端连接，所述第十七MOS管的第二端与所述第三控制开关的第一端连接；
所述第二控制开关的第二端、所述第三控制开关的第二端与所述功能模块连接；
所述第一控制开关的第一端及第二端与所述功能模块连接，第四控制开关的第一端及第二端与所述功能模块连接。
在一种可能的实施方式中，所述功能模块包括：
第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十三MOS管、第十四MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第一电阻、第三电容；
所述第一MOS管的第一端与VDD连接，所述第一MOS管的栅极与所述第二MOS管的栅极连接，所述第一MOS管的第二端与所述第一控制开关的第一端连接，所述VDD为所述折叠式共源共栅运算放大器的供电电压；
所述第二MOS管的第一端与所述VDD连接，所述第二MOS管的第二端分别与所述第二MOS管的栅极、所述第十五MOS管的第二端连接；
所述第三MOS管的第一端与所述VDD连接，所述第三MOS管的栅极与VBP1端连接，所述第三MOS管的第二端分别与所述第十MOS管的第一端、所述第十七MOS管的第一端连接；
所述第四MOS管的第一端与所述VDD连接，所述第四MOS管的栅极与所述VBP1端连接，所述第四MOS管的第二端分别与所述第十一MOS管的第一端、所述第十二MOS管的第一端连接；
所述第五MOS管的第一端与所述VDD连接，所述第五MOS管的第二端分别与所述第五MOS管的栅极、所述第十六MOS管的第二端连接；
所述第六MOS管的第一端与所述VDD连接，所述第六MOS管的栅极与所述第五MOS管的栅极连接，所述第六MOS管的第二端与所述第四控制开关的第一端连接；
所述第七MOS管的第一端与所述VDD连接，所述第七MOS管的栅极分别与所述第八MOS管的栅极、第十三MOS管的第二端连接，所述第七MOS管的第二端与所述第十三MOS管的第一端连接；
所述第八MOS管的第一端与所述VDD连接，所述第八MOS管的第二端与所述第十四MOS管的第一端连接；
所述第九MOS管的第一端与所述VDD连接，所述第九MOS管的栅极与VBP2端连接，所述第九MOS管的第二端分别与所述第三电容的第二端、所述第二十三MOS管的第二端、所述输出端连接；
所述第十一MOS管的第二端分别与所述第一控制开关的第二端、所述第二控制开关的第二端、所述第十九MOS管的第一端、所述第二十一MOS管的第二端连接；
所述第十二MOS管的第二端分别与所述第三控制开关的第二端、所述第四控制开关的第二端、所述第二十MOS管的第一端、所述第二十二MOS管的第二端连接；
所述第十三MOS管的栅极分别与所述第十四MOS管的栅极、VBPC1端连接，所述第十三MOS管的第二端与所述第十九MOS管的第二端连接；
所述第十四MOS管的第二端分别与所述第二十MOS管的第二端、所述第一电阻的第一端、所述第二十三MOS管的栅极连接；
所述第十五MOS管的第一端分别与所述第十八MOS管的第二端、所述第十六MOS管的第一端连接；
所述第十八MOS管的第一端接地，所述第十八MOS管的栅极与VBN1端连接；
所述第十九MOS管的栅极与所述第二十MOS管的栅极、VBNC1端连接；
所述第二十一MOS管的栅极与所述第二十二MOS管的栅极、所述VBN1端连接，所述第二十一MOS管的第一端、所述第二十二MOS管的第一端、所述第二十三MOS管的第一端均接地；
所述第一电阻的第二端与所述第三电容的第一端连接；
所述VBN1端、所述VBP1端、所述VBP2端、所述VBNC1端、所述VBPC1端均用于输入MOS管的偏置信号。
在一种可能的实施方式中，在所述电流积分模块的待测试信号输入端接收到正向电流信号时，所述第一预设电压信号输入端输入第二电压，所述电容反馈跨阻放大器电路的输出端输出第三电压，所述第三电压的电压范围的下限是0V，上限是所述第二电压。
在一种可能的实施方式中，在所述电流积分模块的待测试信号输入端接收到反向电流信号时，所述第一预设电压信号输入端输入第一电压，所述电容反馈跨阻放大器电路的输出端输出第四电压，所述第四电压的电压范围下限是所述第一电压，上限是VDD。
第二方面，本申请实施例提供了一种电容反馈跨阻放大器电路的驱动方法，应用于上述第一方面任一所述的电路，所述驱动方法包括：
在复位阶段，向所述电流积分模块的第一预设电压信号输入端输入预设电压信号，控制所述电流积分模块的输出端输出所述预设电压信号，控制所述预设电压存储模块接收并存储所述预设电压信号；
在积分阶段，向所述电流积分模块的待测试信号输入端输入待测试电流信号，控制所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；控制所述电流积分模块的输出端输出所述积分电压信号，控制所述积分电压存储模块接收并存储所述积分电压信号；
在输出阶段，控制所述积分电压存储模块的输出端输出所述积分电压信号，同时控制所述预设电压存储模块的输出端输出所述预设电压信号。
在一种可能的实施方式中，所述在复位阶段，向所述电流积分模块的第一预设电压信号输入端输入预设电压信号，控制所述电流积分模块的输出端输出所述预设电压信号，控制所述预设电压存储模块接收并存储所述预设电压信号，包括：
在第一复位阶段，针对所述电流积分模块，控制第一复位开关、第二复位开关、第四复位开关均导通，第三复位开关、第五复位开关均断开；
在第二复位阶段，针对所述预设电压存储模块，控制第一开关导通，向折叠式共源共栅运算放大器的输出端输入预设电压信号，以使预设电压信号存储在第一电容内，待第一预设电压信号存储完成后，针对所述预设电压存储模块，控制第一开关断开，针对所述电流积分模块，控制第一复位开关、第二复位开关、第四复位开关均断开；
所述在积分阶段，向所述电流积分模块的待测试信号输入端输入待测试电流信号，控制所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；控制所述电流积分模块的输出端输出所述积分电压信号，控制所述积分电压存储模块接收并存储所述积分电压信号，包括：
在第一积分阶段，针对所述电流积分模块，控制积分开关、第三复位开关、第五复位开关均导通；
在第二积分阶段，针对所述电流积分模块，控制积分开关断开，针对所述积分电压存储模块，控制第三开关导通；
所述在输出阶段，控制所述积分电压存储模块的输出端输出所述积分电压信号，同时控制所述预设电压存储模块的输出端输出所述预设电压信号，包括：
在输出阶段，针对所述预设电压存储模块，控制第二开关导通，针对所述积分电压存储模块，控制第四开关导通。
在一种可能的实施方式中，在所述待测试电压信号为正向电流信号时，向所述第一预设电压信号端输入第二电压，所述积分电压信号为
Figure BDA0003591776850000071
在所述待测试电压信号为反向电流信号时，向所述第一预设电压信号端输入第一电压，所述积分电压信号为
Figure BDA0003591776850000072
其中，VR为预设电压信号，CINT为积分电容的容值，IINT为所述正向电流信号或所述反向电流信号的电流值，TINT为积分时间。
第三方面，本申请实施例提供了一种电容反馈跨阻放大器电路的驱动电路，
按照上述第二方面任一所述的方法产生用于驱动所述第一复位开关、所述第二复位开关、所述第三复位开关、所述第四复位开关、所述第五复位开关、所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述积分开关、所述第一控制开关、所述第二控制开关、所述第三控制开关、所述第四控制开关的驱动时序。
第四方面，本申请实施例提供了一种热成像读出电路，包括第一方面所述的电路，还包括探测器、数模转换模块；
所述探测器的输出端与所述电流积分模块的待测试信号输入端连接；
所述数模转换模块的输出端与所述第一预设电压信号输入端连接，用于产生所述预设电压信号。
本申请实施例有益效果：
本申请实施例提供的一种电容反馈跨阻放大器电路、驱动方法、驱动电路，电容反馈跨阻放大器电路包括电流积分模块、预设电压存储模块、积分电压存储模块；所述电流积分模块包括待测试信号输入端、第一预设电压信号输入端及输出端；所述电流积分模块的输出端分别与所述积分电压存储模块的输入端、所述预设电压存储模块的输入端连接，所述积分电压存储模块的输出端与所述预设电压存储模块的输出端连接；其中，在复位阶段，所述电流积分模块的第一预设电压信号输入端输入预设电压信号，所述电流积分模块的输出端输出所述预设电压信号，所述预设电压存储模块接收并存储所述预设电压信号；在积分阶段，所述电流积分模块的待测试信号输入端输入待测试电压信号，所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；所述电流积分模块的输出端输出所述积分电压信号，所述积分电压存储模块接收并存储所述积分电压信号；在输出阶段，所述积分电压存储模块的输出端输出所述积分电压信号，同时所述预设电压存储模块的输出端输出所述预设电压信号。可以实现红外焦平面阵列等设备的信号读出。
当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为相关技术中的电容反馈跨阻放大器电路的一种示意图；
图2为相关技术中的电容反馈跨阻放大器电路的一种时序示意图；
图3为本申请实施例的电容反馈跨阻放大器电路的第一种示意图；
图4为本申请实施例的电容反馈跨阻放大器电路的第二种示意图；
图5为本申请实施例的电容反馈跨阻放大器电路的第三种示意图；
图6为本申请实施例的电容反馈跨阻放大器电路的第四种示意图；
图7为本申请实施例的电容反馈跨阻放大器电路驱动方法的一种示意图；
图8为本申请实施例的电容反馈跨阻放大器电路的时序的一种示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中的电容反馈跨阻放大器电路(CTIA)结构如图1所示，运算放大器的负输入端(VIN)连接探测器，正输入端(VIP)连接参考电压V_REF，根据运算放大器虚短的特性，连接到探测器的运放负输入端电压近似等于正输入端电压V_REF，控制探测器的偏压工作期间保持稳定。探测器工作时由于所处的工作环境，进行热电转换时的输出电流既可以是正电流，也可以是负电流，工作时序图如图2所示，传统的CTIA的输出电压范围只能是V_REF-VSS(接地电压)或VDD(运算放大器供电电压)-V_REF，输出电压摆幅较小，动态范围比较低，导致采集到的探测器信号信噪比较低。
相关技术中，针对探测器的输出电流可以为双向电流的特性，将CTIA中运算放大器的接地电压设置为-VDD，以实现探测器输出电流为反向电流时也可以进行信号的积分放大，将读出电路的读出效率提高为原来的两倍，优化了输出摆幅和动态范围性能。但是，CTIA的功耗为2×VDD与工作电流的乘积，是传统CTIA结构功耗的两倍，不符合大阵列的需求。
为了解决上述问题中的至少一项，本申请实施例提供了一种电容反馈跨阻放大器电路，参见图3，电流积分模块11、预设电压存储模块12、积分电压存储模块13；
所述电流积分模块11包括待测试信号输入端、第一预设电压信号输入端及输出端；所述电流积分模块11的输出端分别与所述积分电压存储模块13的输入端、所述预设电压存储模块12的输入端连接，所述积分电压存储模块13的输出端与所述预设电压存储模块12的输出端连接；
其中，在复位阶段，所述电流积分模块11的第一预设电压信号输入端输入预设电压信号，所述电流积分模块11的输出端输出所述预设电压信号，所述预设电压存储模块12接收并存储所述预设电压信号；
在积分阶段，所述电流积分模块11的待测试信号输入端输入待测试电流信号，所述电流积分模块11基于所述待测试电流信号进行电流积分，得到积分电压信号；所述电流积分模块11的输出端输出所述积分电压信号，所述积分电压存储模块13接收并存储所述积分电压信号；
在输出阶段，所述积分电压存储模块13的输出端输出所述积分电压信号，同时所述预设电压存储模块12的输出端输出所述预设电压信号。
待测试信号输入端接入待测试信号，待测试信号是探测器输出的双向电流信号。
预设电压信号的电压可根据需要自行设定。在一个例子中，预设电压信号的电压可设定为0.5V或者2.5V。
在本申请实施例中，通过电容反馈跨阻放大器电路对探测器输出的双向电流信号的积分，实现对探测器输出信号的读取，利用预设电压信号提高电流积分模块输出端输出电压的摆幅和动态范围，实现电容反馈跨阻放大器电路降低噪声的目的。
在一种可能的实施例中，参见图4，所述电流积分模块11，包括：
折叠式共源共栅运算放大器A、积分开关INT、第一复位开关RK1、第二复位开关RK2、第三复位开关RK3、第四复位开关RK4、第五复位开关RK5、积分电容C_INT，其中，所述折叠式共源共栅运算放大器A包括第一输入正向端VIP、第一输入反向端VIN、第二输入正向端VIPR、第二输入反向端VINR、输出端VOUT；
所述积分开关INT的第一端与所述待测试信号输入端V_IN连接，所述积分开关INT的第二端与所述第一输入反向端VIN连接，所述积分开关INT用于控制所述电流积分模块的待测试信号输入端V_IN的开启及关闭；
所述第一复位开关RK1的第一端分别与所述第二输入反向端VINR、所述第三复位开关RK3的第二端连接，所述第一复位开关RK1的第二端分别与所述折叠式共源共栅运算放大器的输出端VOUT、所述电流积分模块的输出端、所述第五复位开关RK5的第一端连接；
所述第二复位开关RK2的第一端与所述第一输入正向端VIP连接，所述第二复位开关RK2的第二端分别与所述第一输入反向端VIN、所述积分电容C_INT的第一端连接；
所述第三复位开关RK3的第一端分别与所述第二输入正向端VIPR、所述第一预设电压信号输入端连接；
所述第四复位开关RK4的第一端分别与所述第五复位开关RK5的第二端、所述积分电容C_INT的第二端连接，所述第四复位开关RK4的第二端连接所述第一预设电压信号输入端；
所述第二输入正向端VIPR连接第一预设电压信号输入端，所述第一输入正向端VIP连接参考电压信号端V_REF；
在所述待测试电压信号为正向电流信号时，所述第一预设电压信号端输入第二电压，在所述待测试电压信号为反向电流信号时，所述第一预设电压信号端输入第一电压，其中，所述第一电压小于所述第二电压。
待测试电压信号可以为红外焦平面阵列等设备产生的信号，可以根据红外焦平面阵列运行环境的温度，来确定待测试电压信号是正向电流信号还是反向电流信号，例如，可以通过实验测得红外焦平面阵列产生正向电流信号时的第一温度范围，并通过实验测得红外焦平面阵列产生反向电流信号时的第二温度范围，从而基于运行环境的实际温度来确定待测试电压信号是正向电流信号还是反向电流信号。此外，还可以通过电流方向测试设备来确定待测试电压信号是正向电流信号还是反向电流信号。
预设电压信号VR的电压值为第一电压或第二电压，第一电压及第二电压均为自定义设置的电压值。第一电压及第二电压可以为经验值，也可以为实验测得的能够有效减少输出信号噪声的电压值。一个例子中，在V_IN接收到正向电流信号时，VR输入2.5V，在V_IN接收到反向电流信号时，所VR输入0.5V，其中，0.5V小于2.5V。
本申请中的电路按照预先设定的时序进行复位和积分，具体时序参考后面的驱动方法。
在本申请实施例中，通过增加一路输入端VIPR、VINR，用于控制复位阶段的折叠式共源共栅运算放大器的输出，实现在复位阶段输入(V_REF)与输出(VR)不同，达到折叠式共源共栅运算放大器输入与输出分离的目的，本身申请中的电路针对不同的电流信号调节VR端的电压，可以提高电路的输出摆幅和动态范围。
在一种可能的实施方式中，参见图4，所述预设电压存储模块12包括：第一开关SR、第二开关HR、第一电容CRST，所述积分电压存储模块13包括：第三开关SI、第四开关HI、第二电容CINT；
所述第一开关SR的第一端与所述预设电压存储模块12的输入端连接，所述第三开关SI的第一端与所述积分电压存储模块13的输入端连接；
所述第一开关SR的第二端分别与所述第二开关HR的第一端、所述第一电容CRST的第一端连接；
所述第二开关HR的第二端与所述预设电压存储模块12的输出端连接，所述第四开关HI的第二端与所述积分电压存储模块13的输出端连接；
所述第三开关SI的第二端分别与所述第四开关HI的第一端、所述第二电容CINT的第一端连接；
所述第一电容CRST的第二端与所述第二电容CINT的第二端均接地VSSA。
本申请中的电路按照预先设定的时序进行复位和积分，具体时序参考后面的驱动方法，将复位过程产生的电压存储在CRST中，将积分过程产生的电压存储在CINT中，在HR和HI开关的控制下通过电容电荷相减完成对应的正向电流信号和反向电流信号的双采样操作。
在本申请实施例中，通过复位、积分、输出三个阶段，实现对探测器输出信号的读取，通过调整预设电压信号，提高电流积分模块输出端输出电压的摆幅和动态范围，实现电容反馈跨阻放大器电路降低噪声的目的。
在一种可能的实施例中，所述折叠式共源共栅运算放大器包括：输入模块及功能模块；
所述输入模块包括第十MOS管T10、第十一MOS管T11、第十二MOS管T12、第十五MOS管T15、第十六MOS管T16、第十七MOS管T17、第一控制开关DIR1、第二控制开关的
Figure BDA0003591776850000131
第三控制开关/>
Figure BDA0003591776850000132
第四控制开关DIR2；
所述第十MOS管T10的栅极分别与所述第十六MOS管T16的栅极、所述第二输入反向端VINR连接，所述第十MOS管T10的第二端与所述第二控制开关
Figure BDA0003591776850000133
的第一端连接，所述第十MOS管T10的第一端与所述第十七MOS管T17的第一端连接，并与所述功能模块连接；
所述第十一MOS管T11的栅极与所述第一输入反向端VIN连接；
所述第十二MOS管T12的栅极与所述第一输入正向端VIP连接；
所述第十七MOS管T17的栅极分别与所述第十五MOS管T15的栅极、所述第二输入正向端VIPR连接，所述第十七MOS管T17的第二端与所述第三控制开关
Figure BDA0003591776850000134
的第一端连接；
所述第二控制开关
Figure BDA0003591776850000135
的第二端、所述第三控制开关/>
Figure BDA0003591776850000136
的第二端与所述功能模块连接；
所述第一控制开关DIR1的第一端及第二端与所述功能模块连接，第四控制开关DIR2的第一端及第二端与所述功能模块连接。
针对本申请的电容反馈跨阻放大器电路中的任一MOS管，该MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该MOS管的第一端为源极或漏极，该MOS管的第二端为与第一端对应的漏极或源极。在一个例子中，参见图5，T10、T11、T12为NMOS管，T15、T16、T17为PMOS管。
输入模块是针对本申请增加一路输入端VIPR、VINR对运算放大器的结构做出的更改，功能模块是现有技术中折叠式共源共栅运算放大器。
在本申请实施例中，通过对现有技术中折叠式共源共栅运算放大器的更改，可以实现在复位阶段对运算放大器输出端的控制。
在一种可能的实施例中，所述功能模块包括：
第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第七MOS管T7、第八MOS管T8、第九MOS管T9、第十三MOS管T13、第十四MOS管T14、第十八MOS管T18、第十九MOS管T19、第二十MOS管T20、第二十一MOS管T21、第二十二MOS管T22、第二十三MOS管T23、第一电阻R1、第三电容C1；
所述第一MOS管T1的第一端与VDD连接，所述第一MOS管T1的栅极与所述第二MOS管T2的栅极连接，所述第一MOS管T1的第二端与所述第一控制开关DIR1的第一端连接，所述VDD为所述折叠式共源共栅运算放大器的供电电压；
所述第二MOS管T2的第一端与所述VDD连接，所述第二MOS管T2的第二端分别与所述第二MOS管T2的栅极、所述第十五MOS管T15的第二端连接；
所述第三MOS管T3的第一端与所述VDD连接，所述第三MOS管T3的栅极与VBP1端连接，所述第三MOS管T3的第二端分别与所述第十MOS管T10的第一端、所述第十七MOS管T17的第一端连接；
所述第四MOS管T4的第一端与所述VDD连接，所述第四MOS管T4的栅极与所述VBP1端连接，所述第四MOS管T4的第二端分别与所述第十一MOS管T11的第一端、所述第十二MOS管T12的第一端连接；
所述第五MOS管T5的第一端与所述VDD连接，所述第五MOS管T5的第二端分别与所述第五MOS管T5的栅极、所述第十六MOS管T16的第二端连接；
所述第六MOS管T6的第一端与所述VDD连接，所述第六MOS管T6的栅极与所述第五MOS管T5的栅极连接，所述第六MOS管T6的第二端与所述第四控制开关DIR2的第一端连接；
所述第七MOS管T7的第一端与所述VDD连接，所述第七MOS管T7的栅极分别与所述第八MOS管T8的栅极、第十三MOS管T13的第二端连接，所述第七MOS管T7的第二端与所述第十三MOS管T13的第一端连接；
所述第八MOS管T8的第一端与所述VDD连接，所述第八MOS管T8的第二端与所述第十四MOS管T14的第一端连接；
所述第九MOS管T9的第一端与所述VDD连接，所述第九MOS管T9的栅极与VBP2端连接，所述第九MOS管T9的第二端分别与所述第三电容C1的第二端、所述第二十三MOS管T23的第二端、所述输出端VOUT连接；
所述第十一MOS管T11的第二端分别与所述第一控制开关DIR1的第二端、所述第二控制开关
Figure BDA0003591776850000151
的第二端、所述第十九MOS管T19的第一端、所述第二十一MOS管T21的第二端连接；
所述第十二MOS管T12的第二端分别与所述第三控制开关
Figure BDA0003591776850000152
的第二端、所述第四控制开关DIR2的第二端、所述第二十MOS管T20的第一端、所述第二十二MOS管T22的第二端连接；
所述第十三MOS管T13的栅极分别与所述第十四MOS管T14的栅极、VBPC1端连接，所述第十三MOS管T13的第二端与所述第十九MOS管T19的第二端连接；
所述第十四MOS管T14的第二端分别与所述第二十MOS管T20的第二端、所述第一电阻R1的第一端、所述第二十三MOS管T23的栅极连接；
所述第十五MOS管T15的第一端分别与所述第十八MOS管T18的第二端、所述第十六MOS管T16的第一端连接；
所述第十八MOS管T18的第一端接地，所述第十八MOS管T18的栅极与VBN1端连接；
所述第十九MOS管T19的栅极与所述第二十MOS管T20的栅极、VBNC1端连接；
所述第二十一MOS管T21的栅极与所述第二十二MOS管T22的栅极、所述VBN1端连接，所述第二十一MOS管T21的第一端、所述第二十二MOS管T22的第一端、所述第二十三MOS管T23的第一端均接地；
所述第一电阻R1的第二端与所述第三电容C1的第一端连接；
所述VBN1端、所述VBP1端、所述VBP2端、所述VBNC1端、所述VBPC1端均用于输入MOS管的偏置信号。
针对本申请的电容反馈跨阻放大器电路中的任一MOS管，该MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该MOS管的第一端为源极或漏极，该MOS管的第二端为与第一端对应的漏极或源极。
在一个例子中，参见图6，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14为NMOS管，T15、T16、T17、T18、T19、T20、T21、T22、T23为PMOS管。
图6的具体连接方式为：T1的源极与VDD连接，T1的栅极与T2的栅极连接，T1的漏极与DIR1第一端连接；
T2的源极与VDD连接，T2的漏极分别与T2的栅极、T15的漏极连接；
T3的源极与VDD连接，T3的栅极与VBP1端连接，T3的漏极分别与T10的源极、T17的源极连接；
T4的源极与VDD连接，T4的栅极与VBP1端连接，T4的漏极分别与T11的源极、T12的源极连接；
T5的源极与VDD连接，T5的漏极分别与T5的栅极、T16的漏极连接；
T6的源极与VDD连接，T6的栅极与T5的栅极连接，T6的漏极与DIR2的第一端连接；
T7的源极与VDD连接，T7的栅极分别与T8的栅极、T13的漏极连接，所述T7的漏极与T13的源极连接；
T8的源极与VDD连接，T8的漏极与T14的源极连接；
T9的源极与VDD连接，T9的栅极与VBP2端连接，T9的漏极分别与C1的第二端、T23的漏极、VOUT连接；
T10的漏极与
Figure BDA0003591776850000161
的第一端连接，T10的栅极分别与T16的栅极、VINR连接；
T11的漏极分别与DIR1的第二端、
Figure BDA0003591776850000162
的第二端、T19的源极、T21的漏极连接，T11的栅极与VIN连接；
T12的漏极分别与
Figure BDA0003591776850000163
的第二端、DIR2的第二端、T20的源极、T22的漏极连接，T12的栅极与VIP连接；
T13的栅极分别与T14的栅极、VBPC1端连接，T13的漏极与T19的漏极连接；
T14的漏极分别与T20的漏极、R1的第一端、T23的栅极连接；
T15的栅极分别与T17的栅极、VIPR连接，T15的源极分别与T18的漏极、T16的源极连接；
T17的漏极与
Figure BDA0003591776850000171
的第一端连接；
T18的源极接地，T18的栅极与VBN1端连接；
T19的栅极分别与T20的栅极、VBNC1端连接；
T21的栅极分别与T22的栅极、VBN1端连接，T21的源极、T22的源极、T23的源极均接地；
R1的第二端与C1的第一端连接。
在本申请实施例中，通过对现有技术中折叠式共源共栅运算放大器的更改，可以实现在复位阶段对运算放大器输出端的控制，同时通过4个控制开关实现对于不同的输入信号对应不同的VR，实现双电流采样。
在一种可能的实施例中，在所述电流积分模块的待测试信号输入端接收到正向电流信号时，所述第一预设电压信号输入端输入第二电压，所述电容反馈跨阻放大器电路的输出端输出第三电压，所述第三电压的电压范围的下限是0V，上限是所述第二电压。
在电流积分模块的待测试信号输入端接收到正向电流信号时，通过复位阶段和积分阶段，电容反馈跨阻放大器电路输出一定动态范围的电压。
在一个例子中，在电流积分模块的待测试信号输入端接收到正向电流信号时，VR端输入2.5V，电路输出端输出的电压范围是0V～2.5V。VDD为运放的供电电压，具体电压值由运放决定，例如，可以是5V或3.3V。
在本申请实施例中，通过本申请的电路可以完成正向电流信号的采样。
在一种可能的实施例中，在电流积分模块的待测试信号输入端接收到反向电流信号时，所述第一预设电压信号输入端输入第一电压，所述电容反馈跨阻放大器电路的输出端输出第四电压，所述第四电压的电压范围下限是所述第一电压，上限是VDD。
在电流积分模块的待测试信号输入端接收到反向电流信号时，通过复位阶段和积分阶段，电容反馈跨阻放大器电路输出一定动态范围的电压。
在一个例子中，在电流积分模块的待测试信号输入端接收到反向电流信号时，VR端输入0.5V，电路输出端输出的电压范围是0.5V～VDD，VDD为运放的电源电压。
在本申请实施例中，通过本申请的电路可以完成反向电流信号的采样。
本申请实施例提供了一种电容反馈跨阻放大器电路的驱动方法，参见图7，应用于上述任一所述的电容反馈跨阻放大器电路，所述驱动方法包括：
S11，在复位阶段，向所述电流积分模块的第一预设电压信号输入端输入预设电压信号，控制所述电流积分模块的输出端输出所述预设电压信号，控制所述预设电压存储模块接收并存储所述预设电压信号。
S12，在积分阶段，向所述电流积分模块的待测试信号输入端输入待测试电流信号，控制所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；控制所述电流积分模块的输出端输出所述积分电压信号，控制所述积分电压存储模块接收并存储所述积分电压信号。
S13，在输出阶段，控制所述积分电压存储模块的输出端输出所述积分电压信号，同时控制所述预设电压存储模块的输出端输出所述预设电压信号。
在一种可能的实施例中，参见图8，所述在复位阶段，向所述电流积分模块的第一预设电压信号输入端输入预设电压信号，控制所述电流积分模块的输出端输出所述预设电压信号，控制所述预设电压存储模块接收并存储所述预设电压信号，包括：
在第一复位阶段，针对所述电流积分模块，控制第一复位开关RK1、第二复位开关RK2、第四复位开关RK4均导通，第三复位开关RK3、第五复位开关RK5、控制积分开关INT均断开，针对所述预设电压存储模块，控制第一开关SR、第二开关HR均断开，针对所述积分电压存储模块，控制第三开关SI、第四开关HI均断开；
在第二复位阶段，针对所述预设电压存储模块，控制第一开关SR导通，第二开关HR断开，针对所述积分电压存储模块，控制第三开关SI、第四开关HI均断开，针对所述电流积分模块，控制第一复位开关RK1、第二复位开关RK2、第四复位开关RK4均导通，第三复位开关RK3、第五复位开关RK5、控制积分开关INT均断开，向折叠式共源共栅运算放大器的输出端输入预设电压信号，以使预设电压信号存储在第一电容CRST内，待第一预设电压信号存储完成后，针对所述预设电压存储模块，控制第一开关SR断开，第二开关HR断开，针对所述积分电压存储模块，控制第三开关SI、第四开关HI均断开，针对所述电流积分模块，控制第一复位开关RK1、第二复位开关RK2、第四复位开关RK4、控制积分开关INT均断开，第三复位开关RK3、第五复位开关RK5均导通；
所述在积分阶段，向所述电流积分模块的待测试信号输入端输入待测试电流信号，控制所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；控制所述电流积分模块的输出端输出所述积分电压信号，控制所述积分电压存储模块接收并存储所述积分电压信号，包括：
在第一积分阶段，针对所述电流积分模块，控制积分开关INT、第三复位开关RK3、第五复位开关RK5均导通，控制第一复位开关RK1、第二复位开关RK2、第四复位开关RK4均断开，针对所述预设电压存储模块，控制第一开关SR、第二开关HR均断开，针对所述积分电压存储模块，控制第三开关SI、第四开关HI均断开；
在第二积分阶段，针对所述电流积分模块，控制积分开关INT断开，第三复位开关RK3、第五复位开关RK5均导通，控制第一复位开关RK1、第二复位开关RK2、第四复位开关RK4均断开，针对所述积分电压存储模块，控制第三开关SI导通，第四开关HI断开，针对所述预设电压存储模块，控制第一开关SR、第二开关HR均断开；
所述在输出阶段，控制所述积分电压存储模块的输出端输出所述积分电压信号，同时控制所述预设电压存储模块的输出端输出所述预设电压信号，包括：
在输出阶段，针对所述预设电压存储模块，控制第二开关HR导通，第一开关SR断开，针对所述积分电压存储模块，控制第四开关HI导通，第三开关SI断开，针对所述电流积分模块，控制积分开关INT断开，第三复位开关RK3、第五复位开关RK5均导通，控制第一复位开关RK1、第二复位开关RK2、第四复位开关RK4均断开。
在图8的时序图中，第一复位开关RK1、第二复位开关RK2、第四复位RK4的时序与图8中的RST时序一致，第三复位开关RK3、第五复位开关RK5的时序与图8中的RST_B时序一致。图8时序图中的高电平信号表示对应的开关导通，低电平信号表示对应的开关断开。
第一复位阶段与第二复位阶段是复位阶段的两个连续的阶段，第二复位阶段表示复位阶段即将完成。
第一积分阶段与第二积分阶段是积分阶段的两个连续的阶段，第二积分阶段表示积分阶段即将完成。
在本申请实施例中，通过本申请的驱动方法驱动电路，通过复位阶段和积分阶段可以完成双向电流信号的采样，同时可以提高电路的输出摆幅和动态范围。
在一种可能的实施例中，所述方法还包括：
在所述第一控制开关DIR1、所述第四控制开关DIR2断开，且所述第二控制开关
Figure BDA0003591776850000201
所述第三控制开关/>
Figure BDA0003591776850000202
导通时，所述第一预设电压信号输入所述第一电压；
在所述第一控制开关DIR1、所述第四控制开关DIR2导通，且所述第二控制开关
Figure BDA0003591776850000203
所述第三控制开关/>
Figure BDA0003591776850000204
断开时，所述第一预设电压信号输入所述第二电压。
在图7的时序图中，第一控制开关DIR1、第四控制开关DIR2与图7中的DIR时序一致，第二控制开关
Figure BDA0003591776850000205
第三控制开关/>
Figure BDA0003591776850000206
的时序与图7中的/>
Figure BDA0003591776850000207
时序一致。图7时序图中的高电平信号表示对应的开关导通，低电平信号表示对应的开关断开。
在一个例子中，DIR1与DIR2断开，且
Figure BDA0003591776850000208
与/>
Figure BDA0003591776850000209
导通时，VR输入0.5V，DIR1与DIR2导通，且/>
Figure BDA00035917768500002010
与/>
Figure BDA00035917768500002011
断开时，VR输入2.5V。
在本申请实施例中，通过四个控制开关的时序控制电路使用第一电压还是第二电压，为不同电流信号提供对应的VR。
在一种可能的实施例中，在所述待测试电压信号为正向电流信号时，向所述第一预设电压信号端输入第二电压，所述积分电压信号为
Figure BDA0003591776850000211
/>
在所述待测试电压信号为反向电流信号时，向所述第一预设电压信号端输入第一电压，所述积分电压信号为
Figure BDA0003591776850000212
其中，VR为预设电压信号，CINT为积分电容的容值，IINT为所述正向电流信号或所述反向电流信号的电流值，TINT为积分时间。
在复位阶段运算放大器输出端的电压为VR，以VR为初始电压，进入积分阶段时后，开始形成积分电压。
在一个例子中，折叠式共源共栅运算放大器A的输入电平为0V，复位状态下输出端电平为VR，VR可以是0.5V和2.5V两种电压值以适配正向或反向电流。当接收到正向电流时，折叠式共源共栅运算放大器A的输出端的复位电压为2.5V，电容反馈跨阻放大器电路进入积分阶段时，积分电压从2.5V线性下降；当接收到反向电流时，折叠式共源共栅运算放大器A的输出端的复位电压为0.5V，电容反馈跨阻放大器电路进入积分阶段时，输出端电压从0.5V线性增加。
在本申请实施例中，针对不同电流信号VR取值不同，进而使得积分阶段的起始电压不同，进而输出更大摆幅和动态范围的电压。
本申请实施例提供了一种电容反馈跨阻放大器电路的驱动电路，按照上述的方法产生用于驱动所述第一复位开关、所述第二复位开关、所述第三复位开关、所述第四复位开关、所述第五复位开关、所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述积分开关、所述第一控制开关、所述第二控制开关、所述第三控制开关、所述第四控制开关的驱动时序。
本申请实施例提供了一种热成像读出电路，其特征在于，包括上述电路，还包括探测器、数模转换模块；
所述探测器的输出端与所述电流积分模块的待测试信号输入端连接；
所述数模转换模块的输出端与所述第一预设电压信号输入端连接，用于产生所述预设电压信号。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (11)

1.一种电容反馈跨阻放大器电路，其特征在于，包括：
电流积分模块、预设电压存储模块、积分电压存储模块；
所述电流积分模块包括待测试信号输入端、第一预设电压信号输入端及输出端；所述电流积分模块的输出端分别与所述积分电压存储模块的输入端、所述预设电压存储模块的输入端连接，所述积分电压存储模块的输出端与所述预设电压存储模块的输出端连接；
其中，在复位阶段，所述电流积分模块的第一预设电压信号输入端输入预设电压信号，所述电流积分模块的输出端输出所述预设电压信号，所述预设电压存储模块接收并存储所述预设电压信号；
在积分阶段，所述电流积分模块的待测试信号输入端输入待测试电流信号，所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；所述电流积分模块的输出端输出所述积分电压信号，所述积分电压存储模块接收并存储所述积分电压信号；
在输出阶段，所述积分电压存储模块的输出端输出所述积分电压信号，同时所述预设电压存储模块的输出端输出所述预设电压信号；
所述电流积分模块，包括：
折叠式共源共栅运算放大器、积分开关、第一复位开关、第二复位开关、第三复位开关、第四复位开关、第五复位开关、积分电容，其中，所述折叠式共源共栅运算放大器包括第一输入正向端、第一输入反向端、第二输入正向端、第二输入反向端、输出端；
所述积分开关的第一端与所述待测试信号输入端连接，所述积分开关的第二端与所述第一输入反向端连接，所述积分开关用于控制所述电流积分模块的待测试信号输入端的开启及关闭；
所述第一复位开关的第一端分别与所述第二输入反向端、所述第三复位开关的第二端连接，所述第一复位开关的第二端分别与所述折叠式共源共栅运算放大器的输出端、所述电流积分模块的输出端、所述第五复位开关的第一端连接；
所述第二复位开关的第一端与所述第一输入正向端连接，所述第二复位开关的第二端分别与所述第一输入反向端、所述积分电容的第一端连接；
所述第三复位开关的第一端分别与所述第二输入正向端、所述第一预设电压信号输入端连接；
所述第四复位开关的第一端分别与所述第五复位开关的第二端、所述积分电容的第二端连接，所述第四复位开关的第二端连接所述第一预设电压信号输入端；
所述第二输入正向端连接第一预设电压信号输入端，所述第一输入正向端连接参考电压信号端；
在所述待测试电流信号为正向电流信号时，所述第一预设电压信号端输入第二电压，在所述待测试电流信号为反向电流信号时，所述第一预设电压信号端输入第一电压，其中，所述第一电压小于所述第二电压。
2.根据权利要求1所述的电路，其特征在于，所述预设电压存储模块包括：第一开关、第二开关、第一电容，所述积分电压存储模块包括：第三开关、第四开关、第二电容；
所述第一开关的第一端与所述预设电压存储模块的输入端连接，所述第三开关的第一端与所述积分电压存储模块的输入端连接；
所述第一开关的第二端分别与所述第二开关的第一端、所述第一电容的第一端连接；
所述第二开关的第二端与所述预设电压存储模块的输出端连接，所述第四开关的第二端与所述积分电压存储模块的输出端连接；
所述第三开关的第二端分别与所述第四开关的第一端、所述第二电容的第一端连接；
所述第一电容的第二端与所述第二电容的第二端均接地。
3.根据权利要求1所述的电路，其特征在于，所述折叠式共源共栅运算放大器包括：输入模块及功能模块；
所述输入模块包括第十MOS管、第十一MOS管、第十二MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第一控制开关、第二控制开关、第三控制开关、第四控制开关；
所述第十MOS管的栅极分别与所述第十六MOS管的栅极、所述第二输入反向端连接，所述第十MOS管的第二端与所述第二控制开关的第一端连接，所述第十MOS管的第一端与所述第十七MOS管的第一端连接，并与所述功能模块连接；
所述第十一MOS管的栅极与所述第一输入反向端连接；
所述第十二MOS管的栅极与所述第一输入正向端连接；
所述第十七MOS管的栅极分别与所述第十五MOS管的栅极、所述第二输入正向端连接，所述第十七MOS管的第二端与所述第三控制开关的第一端连接；
所述第二控制开关的第二端、所述第三控制开关的第二端与所述功能模块连接；
所述第一控制开关的第一端及第二端与所述功能模块连接，第四控制开关的第一端及第二端与所述功能模块连接。
4.根据权利要求3所述的电路，其特征在于，所述功能模块包括：
第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十三MOS管、第十四MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第一电阻、第三电容；
所述第一MOS管的第一端与VDD连接，所述第一MOS管的栅极与所述第二MOS管的栅极连接，所述第一MOS管的第二端与所述第一控制开关的第一端连接，所述VDD为所述折叠式共源共栅运算放大器的供电电压；
所述第二MOS管的第一端与所述VDD连接，所述第二MOS管的第二端分别与所述第二MOS管的栅极、所述第十五MOS管的第二端连接；
所述第三MOS管的第一端与所述VDD连接，所述第三MOS管的栅极与VBP1端连接，所述第三MOS管的第二端分别与所述第十MOS管的第一端、所述第十七MOS管的第一端连接；
所述第四MOS管的第一端与所述VDD连接，所述第四MOS管的栅极与所述VBP1端连接，所述第四MOS管的第二端分别与所述第十一MOS管的第一端、所述第十二MOS管的第一端连接；
所述第五MOS管的第一端与所述VDD连接，所述第五MOS管的第二端分别与所述第五MOS管的栅极、所述第十六MOS管的第二端连接；
所述第六MOS管的第一端与所述VDD连接，所述第六MOS管的栅极与所述第五MOS管的栅极连接，所述第六MOS管的第二端与所述第四控制开关的第一端连接；
所述第七MOS管的第一端与所述VDD连接，所述第七MOS管的栅极分别与所述第八MOS管的栅极、第十三MOS管的第二端连接，所述第七MOS管的第二端与所述第十三MOS管的第一端连接；
所述第八MOS管的第一端与所述VDD连接，所述第八MOS管的第二端与所述第十四MOS管的第一端连接；
所述第九MOS管的第一端与所述VDD连接，所述第九MOS管的栅极与VBP2端连接，所述第九MOS管的第二端分别与所述第三电容的第二端、所述第二十三MOS管的第二端、所述输出端连接；
所述第十一MOS管的第二端分别与所述第一控制开关的第二端、所述第二控制开关的第二端、所述第十九MOS管的第一端、所述第二十一MOS管的第二端连接；
所述第十二MOS管的第二端分别与所述第三控制开关的第二端、所述第四控制开关的第二端、所述第二十MOS管的第一端、所述第二十二MOS管的第二端连接；
所述第十三MOS管的栅极分别与所述第十四MOS管的栅极、VBPC1端连接，所述第十三MOS管的第二端与所述第十九MOS管的第二端连接；
所述第十四MOS管的第二端分别与所述第二十MOS管的第二端、所述第一电阻的第一端、所述第二十三MOS管的栅极连接；
所述第十五MOS管的第一端分别与所述第十八MOS管的第二端、所述第十六MOS管的第一端连接；
所述第十八MOS管的第一端接地，所述第十八MOS管的栅极与VBN1端连接；
所述第十九MOS管的栅极与所述第二十MOS管的栅极、VBNC1端连接；
所述第二十一MOS管的栅极与所述第二十二MOS管的栅极、所述VBN1端连接，所述第二十一MOS管的第一端、所述第二十二MOS管的第一端、所述第二十三MOS管的第一端均接地；
所述第一电阻的第二端与所述第三电容的第一端连接；
所述VBN1端、所述VBP1端、所述VBP2端、所述VBNC1端、所述VBPC1端均用于输入MOS管的偏置信号。
5.根据权利要求1所述的电路，其特征在于，
在所述电流积分模块的待测试信号输入端接收到正向电流信号时，所述第一预设电压信号输入端输入第二电压，所述电容反馈跨阻放大器电路的输出端输出第三电压，所述第三电压的电压范围的下限是0V，上限是所述第二电压。
6.根据权利要求1所述的电路，其特征在于，
在所述电流积分模块的待测试信号输入端接收到反向电流信号时，所述第一预设电压信号输入端输入第一电压，所述电容反馈跨阻放大器电路的输出端输出第四电压，所述第四电压的电压范围下限是所述第一电压，上限是VDD。
7.一种电容反馈跨阻放大器电路的驱动方法，其特征在于，应用于权利要求1-6任一所述的电容反馈跨阻放大器电路，所述驱动方法包括：
在复位阶段，向所述电流积分模块的第一预设电压信号输入端输入预设电压信号，控制所述电流积分模块的输出端输出所述预设电压信号，控制所述预设电压存储模块接收并存储所述预设电压信号；
在积分阶段，向所述电流积分模块的待测试信号输入端输入待测试电流信号，控制所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；控制所述电流积分模块的输出端输出所述积分电压信号，控制所述积分电压存储模块接收并存储所述积分电压信号；
在输出阶段，控制所述积分电压存储模块的输出端输出所述积分电压信号，同时控制所述预设电压存储模块的输出端输出所述预设电压信号。
8.根据权利要求7所述的驱动方法，其特征在于，所述在复位阶段，向所述电流积分模块的第一预设电压信号输入端输入预设电压信号，控制所述电流积分模块的输出端输出所述预设电压信号，控制所述预设电压存储模块接收并存储所述预设电压信号，包括：
在第一复位阶段，针对所述电流积分模块，控制第一复位开关、第二复位开关、第四复位开关均导通，第三复位开关、第五复位开关均断开；
在第二复位阶段，针对所述预设电压存储模块，控制第一开关导通，向折叠式共源共栅运算放大器的输出端输入预设电压信号，以使预设电压信号存储在第一电容内，待第一预设电压信号存储完成后，针对所述预设电压存储模块，控制第一开关断开，针对所述电流积分模块，控制第一复位开关、第二复位开关、第四复位开关均断开；
所述在积分阶段，向所述电流积分模块的待测试信号输入端输入待测试电流信号，控制所述电流积分模块基于所述待测试电流信号进行电流积分，得到积分电压信号；控制所述电流积分模块的输出端输出所述积分电压信号，控制所述积分电压存储模块接收并存储所述积分电压信号，包括：
在第一积分阶段，针对所述电流积分模块，控制积分开关、第三复位开关、第五复位开关均导通；
在第二积分阶段，针对所述电流积分模块，控制积分开关断开，针对所述积分电压存储模块，控制第三开关导通；
所述在输出阶段，控制所述积分电压存储模块的输出端输出所述积分电压信号，同时控制所述预设电压存储模块的输出端输出所述预设电压信号，包括：
在输出阶段，针对所述预设电压存储模块，控制第二开关导通，针对所述积分电压存储模块，控制第四开关导通。
9.根据权利要求8所述的驱动方法，其特征在于，在所述待测试电流信号为正向电流信号时，向所述第一预设电压信号端输入第二电压，所述积分电压信号为
Figure QLYQS_1
在所述待测试电流信号为反向电流信号时，向所述第一预设电压信号端输入第一电压，所述积分电压信号为
Figure QLYQS_2
其中，VR为预设电压信号，CINT为积分电容的容值，IINT为所述正向电流信号或所述反向电流信号的电流值，TINT为积分时间。
10.一种电容反馈跨阻放大器电路的驱动电路，其特征在于，按照权利要求7-9任一所述的驱动方法产生用于驱动第一复位开关、第二复位开关、第三复位开关、第四复位开关、第五复位开关、第一开关、第二开关、第三开关、第四开关、积分开关、第一控制开关、第二控制开关、第三控制开关、第四控制开关的驱动时序。
11.一种热成像读出电路，其特征在于，包括权利要求1-6任一所述的电路，还包括探测器、数模转换模块；
所述探测器的输出端与所述电流积分模块的待测试信号输入端连接；
所述数模转换模块的输出端与所述第一预设电压信号输入端连接，用于产生所述预设电压信号。
CN202210378395.3A 2022-04-02 2022-04-12 一种电容反馈跨阻放大器电路、驱动方法、驱动电路 Active CN114726323B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2022103501177 2022-04-02
CN202210350117 2022-04-02

Publications (2)

Publication Number Publication Date
CN114726323A CN114726323A (zh) 2022-07-08
CN114726323B true CN114726323B (zh) 2023-07-04

Family

ID=82244007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210378395.3A Active CN114726323B (zh) 2022-04-02 2022-04-12 一种电容反馈跨阻放大器电路、驱动方法、驱动电路

Country Status (1)

Country Link
CN (1) CN114726323B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117110692B (zh) * 2023-10-24 2024-01-12 武汉市聚芯微电子有限责任公司 电流积分电路、光生电流读出电路以及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102818639A (zh) * 2012-08-03 2012-12-12 中国科学院上海技术物理研究所 一种短波红外探测器弱信号读出的模拟信号链结构
CN104266764A (zh) * 2014-09-30 2015-01-07 天津工业大学 一种用于红外面阵型探测器的读出电路
CN104469201A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 用于cmos图像传感器的模拟读出预处理电路及其控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104251739B (zh) * 2013-06-25 2017-06-06 南京理工大学 一种单电容相关双采样非制冷红外读出电路
CN104539857B (zh) * 2014-12-26 2018-02-27 电子科技大学 光电流读出电路及自适应光强成像阵列电路及其控制方法
CN106023898B (zh) * 2016-07-26 2018-07-24 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
EP3896848B1 (en) * 2017-03-16 2023-11-01 Isotopx Ltd An amplifier
CN114136454A (zh) * 2020-08-14 2022-03-04 思特威(上海)电子科技股份有限公司 焦平面红外传感器及其信号读出方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102818639A (zh) * 2012-08-03 2012-12-12 中国科学院上海技术物理研究所 一种短波红外探测器弱信号读出的模拟信号链结构
CN104266764A (zh) * 2014-09-30 2015-01-07 天津工业大学 一种用于红外面阵型探测器的读出电路
CN104469201A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 用于cmos图像传感器的模拟读出预处理电路及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
红外焦平面CTIA型读出电路的设计研究;蔡晶晶;刘晓东;张轩雄;;上海理工大学学报(第04期);全文 *

Also Published As

Publication number Publication date
CN114726323A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN106712730B (zh) 一种可调节信号且可编程的增益放大器
CN104568169B (zh) 带有失调消除功能的红外焦平面读出电路
CN114245039B (zh) 读出集成电路和红外成像仪
US10298216B2 (en) Semiconductor device
CN108064446B (zh) 模拟读取电路及影像传感模块
US20230254606A1 (en) Methods and apparatus for a track and hold amplifier
CN114726323B (zh) 一种电容反馈跨阻放大器电路、驱动方法、驱动电路
CN105306845A (zh) 一种可消除失调的相关双采样电路
US7126507B2 (en) Analog-digital converter using clock boosting
CN111555727B (zh) 一种高增益低噪声的开关电容可调增益放大器
JP4255733B2 (ja) コンパレータ、差動増幅器、２段増幅器及びアナログ／ディジタル変換器
WO2013176882A1 (en) Cmos transistor linearization method
Gruev et al. Linear current mode imager with low fix pattern noise
US11610638B2 (en) Sample holding circuit of reduced complexity and electronic device using the same
CN112243099B (zh) 具有比较器的列放大器复位电路
CN109075755B (zh) 一种距离传感器接收模拟前端电路及距离传感器
TWI488023B (zh) 電流電壓轉換器及其電子裝置
CN115940953A (zh) 一种在模拟域实现cds差值量化操作的sar/ss adc
US7236017B2 (en) High speed sample-and-hold circuit
CN112327991A (zh) 电流源电路与信号转换芯片
CN115379146B (zh) 读出电路及读取方法、图像传感器
CN110987197B (zh) 信号处理装置及方法
JP2006304362A (ja) 差動増幅器、２段増幅器及びアナログ／ディジタル変換器
CN114286015B (zh) 一种用于光电探测器中的动态范围读出电路
TW201916597A (zh) 類比至數位轉換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant