CN112117974A - 放大器集成电路及操作放大器集成电路的方法 - Google Patents

放大器集成电路及操作放大器集成电路的方法 Download PDF

Info

Publication number
CN112117974A
CN112117974A CN202010353695.7A CN202010353695A CN112117974A CN 112117974 A CN112117974 A CN 112117974A CN 202010353695 A CN202010353695 A CN 202010353695A CN 112117974 A CN112117974 A CN 112117974A
Authority
CN
China
Prior art keywords
amplifier
transistor
integrated circuit
switches
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010353695.7A
Other languages
English (en)
Other versions
CN112117974B (zh
Inventor
村田勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112117974A publication Critical patent/CN112117974A/zh
Application granted granted Critical
Publication of CN112117974B publication Critical patent/CN112117974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45241—Two dif amps realised in MOS or JFET technology, the dif amps being either both of the p-channel type or both of the n-channel type, are coupled in parallel with their gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45541—Indexing scheme relating to differential amplifiers the IC comprising dynamic biasing means, i.e. controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种放大器集成电路及操作放大器集成电路的方法。放大器集成电路可提供两个放大器，一个放大器设置为低增益带宽乘积以在较高速度下放大，而另一个放大器设置为高增益带宽乘积以在较低速度下放大。放大器集成电路还可提供连接到放大器的切换电路，其中切换电路为响应于控制信号的并且操作以选择性地依次激活高速放大器和低速放大器。

Description

放大器集成电路及操作放大器集成电路的方法
技术领域
本发明涉及一种放大器集成电路及操作放大器集成电路的方法。
背景技术
许多电气系统利用放大器对开关电容器进行充电。常规放大器被设计成将电容器充电到特定电容。然而，如果充电时间被固定到短周期，则放大器需要被设置为在高速下进行操作以适应充电时间。如果放大器被设置为在高速下进行操作，则放大广泛范围的热噪声，从而提高放大器电路的噪声。虽然存在用于降低噪声水平的方法，诸如在放大器输出处包括添加函数，但这些方法具有增加电路尺寸和增加计算周期的不期望效应。
发明内容
本发明涉及一种放大器集成电路及操作放大器集成电路的方法。
本技术的各种实施方案可提供用于放大器集成电路的方法和装置。放大器集成电路可提供两个放大器，一个放大器设置为低增益带宽乘积以在较高速度下放大，而另一个放大器设置为高增益带宽乘积以在较低速度下放大。放大器集成电路还可提供连接到放大器的切换电路，其中切换电路为响应于控制信号的并且操作以选择性地依次激活高速放大器和低速放大器。
本发明解决的技术问题是，用于在高速下操作放大器并管理噪声的常规方法具有增加电路尺寸和增加计算周期的不期望效应。
根据第一方面，一种放大器集成电路，该放大器集成电路连接到输入端子和输出端子，包括：第一放大器，该第一放大器具有第一增益带宽乘积；第二放大器，该第二放大器具有小于该第一增益带宽乘积的第二增益带宽乘积；和控制电路，该控制电路连接到第一放大器和第二放大器，并且响应于控制信号，该控制电路包括多个开关，该多个开关被配置成：根据控制信号选择性地将第一放大器输出连接到放大器IC的输出端子；以及根据控制信号选择性地将第二放大器输出连接到放大器IC的输出端子。
在上述放大器集成电路的一个实施方案中，第一放大器与第二放大器并联连接；第一放大器的输入端子和第二放大器的输入端子连接到放大器集成电路的输入端子；并且第一放大器的输出端子和第二放大器的输出端子连接到放大器集成电路的输出端子。
在上述放大器集成电路的一个实施方案中，多个开关包括：第一对开关，该第一对开关与第一放大器的输出端子和放大器集成电路的输出端子串联连接；和第二对开关，该第二对开关与第二放大器的输出端子和放大器集成电路的输出端子串联连接。
在上述放大器集成电路的一个实施方案中，第一放大器与第二放大器串联连接；第一放大器的输入端子连接到放大器集成电路的输入端子；并且第二放大器的输出端子连接到放大器集成电路的输出端子。
在上述放大器集成电路的一个实施方案中，多个开关包括：第一对开关，该第一对开关与第一放大器和第二放大器并联连接；和第二对开关，该第二对开关与第一放大器和第二放大器并联连接。
在上述放大器集成电路的一个实施方案中，放大器集成电路的输入端子连接到第一放大器输入；并且放大器集成电路的输入端子选择性地连接到第二放大器输入。
在上述放大器集成电路的一个实施方案中，多个开关包括第一对开关和第二对开关；控制信号包括第一值和第二值；在第一值处，第一对开关为断开的，并且第二对开关为闭合的；并且在第二值处，第一对开关为闭合的，并且第二对开关为断开的。
根据第二方面，一种操作放大器集成电路的方法，该方法包括：利用具有第一增益带宽乘积的第一放大器放大信号，以及生成第一输出信号；通过选择性地将第一放大器与放大器集成电路的输出端子断开来去激活第一放大器；通过选择性地将第二放大器连接到放大器集成电路的输出端子来激活具有小于第一增益带宽乘积的第二增益带宽乘积的第二放大器；以及利用第二放大器放大信号，以及生成第二输出信号。
在上述方法的一个实施方案中，通过选择性地断开第一放大器来去激活第一放大器包括：根据控制信号断开第一对开关，其中第一对开关连接到第一放大器的输出端子；以及通过选择性地连接第二放大器来激活第二放大器包括：根据控制信号闭合第二组开关，其中第二对开关连接到第二放大器的输出端子。
在一个实施方案中，上述方法还包括：根据第一输出信号对电容器进行充电持续第一周期，并且根据第二输出信号对电容器进行充电持续第二周期。
通过本发明实现的技术效应是提供能够在高速下进行操作，并管理热噪声的放大器电路，并且不需要大幅增加电路的尺寸。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。
图1是根据本技术的示例性应用的相机自动对焦设备的框图；
图2是根据本技术的示例性应用的控制电路的框图；
图3是示出根据本技术的示例性实施方案的电容器的充电的曲线图；
图4是根据本技术的第一实施方案的放大器集成电路的电路图；
图5是在高速模式下进行操作的图4的放大器集成电路的电路图；
图6是在低速模式下进行操作的图4的放大器集成电路的电路图；
图7是根据本技术的第二实施方案的放大器集成电路的电路图；
图8是在高速模式下进行操作的图7的放大器集成电路的电路图；
图9是在低速模式下进行操作的图7的放大器集成电路的电路图；
图10是示出根据本技术的示例性实施方案的频率响应和第一放大器的第一增益带宽乘积的曲线图；
图11是示出根据本技术的示例性实施方案的频率响应和第二放大器的第二增益带宽乘积的曲线图；
图12是根据本技术的第二实施方案的放大器集成电路的框图；
图13是根据本技术的示例性实施方案的图12的放大器集成电路的操作框图；
图14是根据本技术的示例性实施方案的图12的放大器集成电路的电路图；
图15是根据本技术在高速模式下进行操作的图12的放大器集成电路的等效电路图；和
图16是根据本技术在低速模式下进行操作的图12的放大器集成电路的等效电路图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可以由任何数量的部件实现，这些部件被配置成执行指定功能并且实现各种结果。例如，本技术可采用可执行各种功能的多种滤波器、放大器、晶体管、电阻元件、开关设备等。此外，本技术可结合任何数量的电子系统(诸如机动车、航空、“智能设备”、便携式设备和消费类电子产品)实施，并且所描述的系统仅为本技术的示例性应用。
根据本技术的各个方面的用于放大器集成电路的方法和装置可结合任何合适的电子系统一起操作。例如，并且参考图1和图2，示例性系统100可包括自动对焦系统105和图像信号处理器(ISP)130。根据示例性实施方案，自动对焦系统105可被配置成通信地耦接到ISP 130。自动对焦系统105可控制相机(诸如智能电话、平板电脑、膝上型电脑和网络摄像头上的相机)中的自动对焦功能。ISP 130可接收来自图像传感器125的图像数据并对其进行处理。
在各种实施方案中，自动对焦系统105可包括相机模块115、控制电路120和图像传感器125。根据示例性实施方案，图像传感器125可被配置成通信地耦接到控制电路120，ISP130可被配置成通信地耦接到图像传感器125和控制电路120中的至少一者，并且控制电路120可被配置成向相机模块115发送多个输出信号，诸如第一输出信号OUT1和第二输出信号OUT2。图像传感器125可使用任何已知图像感测方法来生成图像数据。ISP系统130可基于来自图像传感器125的数据与控制电路120进行通信。控制电路120可被配置成生成第一输出信号OUT1和第二输出信号OUT2，并基于从图像传感器125和/或ISP 130接收的输入数据将这些输出信号传输到相机模块115。图像传感器125可利用任何已知用于图像感测的方法，诸如电荷耦合器件、数字X线摄影、荧光镜透视检查、计算机断层摄影、数字闪烁扫描、单光子发射计算机断层摄影、正电子发射断层摄影、超声波扫描术、声纳和雷达。
在各种实施方案中，相机模块115可包括致动器110和透镜135。根据示例性实施方案，致动器110可从控制电路120接收多个输出信号(例如，OUT1、OUT2)并且可被配置成响应于这些信号而致动透镜135。透镜135可包括用于收集和聚焦光的任何已知材料(诸如玻璃、树脂玻璃、塑料、聚合物和高折射率材料)。此外，透镜135可包括一个或多个单独透镜。
致动器110可被配置成通过倾斜、旋转、平移或其他动机行为来移动透镜135以放大、缩小、聚焦或以其他方式调节所捕获的图像。例如，在其中透镜135可包括多个单独透镜的实施方案中，致动器110可改变一对透镜之间的距离以改变焦点。致动器110可被配置成与传感器240通信地耦接。
控制电路120可被配置成通过处理从致动器110接收的数据并通过管理来自ISP130的指令来控制致动器110。例如，控制电路120可包括反馈电路220、目标编码器235、计算电路245、数模转换器(DAC)225和驱动器230。控制电路120可被配置成在目标编码器235处接收来自ISP 130的信号。
在各种实施方案中，系统100还可包括被配置成检测位置和生成位置数据的传感器240。例如，传感器240可包括霍尔传感器或适于检测透镜135和/或致动器110的位置的任何其他设备或系统。控制电路120可使用位置数据作为反馈信号以进一步控制第一输出信号OUT1和第二输出信号OUT2。例如，传感器240可被配置成将位置信号传输到反馈电路220。
目标编码器235可被配置成生成对应于期望电流的位置代码SC。例如，目标编码器235可被配置成接收来自ISP 130的数据并根据来自ISP130的数据生成位置代码SC。目标编码器235可利用用于基于图像传感器125数据和/或来自ISP 130的数据生成期望位置数据的任何方法。在各种实施方案中，目标编码器235可包括存储设备(诸如寄存器)和/或适于生成期望位置信息的其他处理电路。
DAC 225可被配置成将数字信号转换成模拟信号。例如，DAC 225可接收信号ST并将信号ST转换成DAC输出信号。此外，DAC 225可将DAC输出信号传输到驱动器230。DAC 225可包括任何类型的DAC，诸如脉冲宽度调制器、Δ-Σ调制器、二进制加权DAC、循环DAC、温度计编码的DAC或混合DAC。
驱动器230可被配置成在控制电路120和任何连接的硬件之间进行交接。例如，驱动器230可从DAC 225接收模拟信号并生成一个或多个输出信号以驱动致动器110。驱动器230可包括用于处理模拟信号以驱动致动器110的任何已知驱动器架构。
反馈电路220可被配置成向控制电路120提供反馈数据以进行调节和校正。例如，反馈电路220可接收来自传感器240的位置数据并根据来自传感器240的数据生成反馈信号SF。此外，反馈电路220可将反馈信号SF传输到计算电路245，诸如加法器电路。在示例性实施方案中，反馈电路220可包括模数转换器(ADC)215、滤波器250和放大器集成电路(放大器IC)260(A/B)。
计算电路245可被配置成为DAC 225提供来自反馈电路220和目标编码器235的组合信号。例如，计算电路245可计算来自由目标编码器235生成的位置代码SC的信号ST和从反馈电路220输出的反馈信号SF。计算电路可被配置成根据应用执行多种计算，诸如加法器电路、减法器电路、递减电路、乘法电路、算术分压器电路、积分器电路或微分电路。
ADC 215将模拟信号转换成数字信号。例如，ADC 215可连接到放大器IC 260(A/B)的输出端子并根据放大器输出信号生成ADC输出信号。ADC 215还可被配置成将ADC输出信号传输到滤波器250。ADC 215可包括任何类型的ADC，诸如直接转换ADC、逐次逼近ADC、跃升-比较ADC、威尔金森ADC、积分ADC、Δ编码ADC、流水线ADC、∑-ΔADC、时间交织ADC或中间FM级ADC。
滤波器250可被配置成滤掉不期望信号。例如，滤波器250可被配置成滤掉从ADC215接收的不期望信号，从而仅将期望信号传输到计算电路245。滤波器250可包括多种已知滤波器(诸如高通滤波器、低通滤波器、带通滤波器、带阻滤波器、陷波滤波器、梳状滤波器、全通滤波器、或任何其他已知的滤波器)中的一者或多者。
参考图3、图4和图12，放大器IC 260(A/B)可被配置成以各种增益带宽乘积操作在多个速度模式下放大从传感器240接收的信号。例如，放大器IC 260(A/B)可被配置成将输出传输到ADC 215。在各种实施方案中，放大器IC 260(A/B)可用于对开关电容器(未示出)进行充电。
根据各种实施方案，放大器IC 260(A/B)可提供多个增益带宽乘积，每个增益带宽乘积对应于特定速度，诸如高速模式和低速模式。因此，放大器IC 260(A/B)可用于在不同速度下对开关电容器进行充电。这样，可将开关电容器快速充电并且具有低热噪声。在各种实施方案中，放大器IC260(A/B)可包括结合一个或多个切换电路一起操作以实现期望操作速度的一个或多个放大器。
在其他示例性实施方案中，放大器电路260(A/B)可被配置成在多于两个操作速度下进行操作，从而始于最高速度处并且随时间推移将速度降低至较慢速度。在去激活放大器的同时重新配置该放大器，使用不同速度的附加放大器，或者使用不同速度的不同放大器并在去激活放大器的同时重新配置这些放大器可实现任意数量的期望速度。
在各种实施方案中，放大器IC 260(A/B)可被配置成接收第一输入信号IN+和第二输入信号IN-并基于输入信号IN+、IN-生成第一输出信号OUT+和第二输出信号OUT-。例如，放大器IC 260(A/B)可包括用于分别接收第一输入信号IN+和第二输入信号IN-的第一输入端子400和第二输入端子405。此外，放大器IC 260(A/B)可包括用于分别传输第一输出信号OUT+和第二输出信号OUT-的第一输出端子410和第二输出端子415。
在各种实施方案中，放大器IC 260(A/B)可接收控制信号CTRL以控制放大器IC260(A/B)的增益带宽乘积输出和/或操作速度。例如，控制信号CTRL可包括具有低值或高值的二进制信号。
现在参考图3，在示例性应用中，放大器电路260(A/B)可在t＝0到t＝P1的第一周期期间在高速模式下进行操作。因此，在时间t＝P1处将开关电容器快速充电到期望电压。然后放大器电路260(A/B)可以在从t＝P1到t＝P2的低速模式下进行操作。因此，在时间t＝P2处将开关电容器完全充电。
一般来讲，在较高速度下进行操作的放大器极大地放大热噪声，而在较低速度下进行操作的放大器仅略微放大热噪声。放大器电路260(A/B)的热噪声可以如下表示：
Figure BDA0002472754300000071
其中k是玻尔兹曼常数，T是温度，R是电阻，并且GBW是增益带宽乘积。当增益带宽乘积降低数量级(诸如从GBW＝1.250MHz到GBW＝0.125MHz)时，新的热噪声为
Figure BDA0002472754300000081
从而将热噪声降低因子
Figure BDA0002472754300000082
在第一实施方案中并且参考图3-图11，放大器电路260(A)可包括切换电路340和多个放大器(诸如第一放大器310和第二放大器320)。第一放大器310、第二放大器320和切换电路340可被布置成适于选择性地激活一个放大器以提供特定操作速度的任何配置。例如，第一放大器310可提供第一增益带宽乘积(GBW)，诸如1.25MHz的GBW(例如，如图11所示)，并且第二放大器320可提供第二增益带宽乘积，诸如134kHz的GBW(例如，如图10所示)。第一带宽乘积可对应于较快操作速度(即，高速模式)，并且第二带宽乘积可对应于较慢操作速度(即，低速模式)。
在放大器IC 260(A1)的第一布置中，并且参考图4-图6，第一放大器310和第二放大器320可并联耦接。每个放大器310、320可包括两个输入端子，诸如反相端子(-)和非反相端子(+)。两个非反相端子(+)均可被配置成接收第一输入信号IN+，并且两个反相端子(-)均可被配置成接收第二输入信号IN-。此外，每个放大器310、320可包括两个输出端子，诸如正输出端子和负输出端子。在本实施方案中，每个放大器310、320的输出端子可耦接到切换电路340。
在本布置中，切换电路340可选择性地向和从第一输出端子410和第二输出端子415耦接和解耦第一放大器310输出端子和第二放大器320输出端子。
第一开关342和第二开关344可被布置在第一放大器310的输出与第一输出端子410和第二输出端子415之间。例如，第一开关342可选择性地将第一放大器310负输出端子耦接到第一输出端子410，并且第二开关344可选择性地将第一放大器310正输出端子耦接到第二输出端子415。
第三开关346和第四开关348可被布置在第二放大器320的输出端子与输出端子OUT+、OUT-之间。例如，第三开关346可选择性地将第二放大器320负输出端子耦接到第一输出端子410，并且第四开关348可选择性地将第二放大器320正输出端子耦接到第二输出端子415。在本实施方案中，当所有开关为闭合的时，第一放大器310和第二放大器320并联连接。
在本布置中，当第一开关342和第二开关344断开时，第一放大器310在开路下具有两个输出，从而去激活第一放大器310。当第一开关342和第二开关344闭合时，第一放大器310具有连接到其相应输出端子410、415的两个输出，从而激活第一放大器310。当第三开关346和第四开关348断开时，第二放大器320在开路下具有两个输出，从而去激活第二放大器320。当第三开关346和第四开关348闭合时，第二放大器320具有连接到其相应输出端子410、415的两个输出，从而激活第二放大器320。
在本布置中并且参考图5，当控制信号CTRL为低的时，第一开关342和第二开关344可为闭合的，而第三开关346和第四开关348可为断开的，这激活第一放大器310并去激活第二放大器320。因此，放大器IC260(A1)在高速模式下进行操作。相比之下，并且参考图6，当控制信号CTRL为高的时，第一开关342和第二开关344可为断开的，而第三开关346和第四开关348可为闭合的，这去激活第一放大器310并激活第二放大器320。因此，放大器IC 260(A1)在低速模式下进行操作。
在替代的布置中，并且参考图7-图9，放大器IC 260(A2)包括与第二放大器320串联连接的第一放大器310。第一放大器310可被配置成经由第一输入端子400和第二输入端子405接收第一输入信号IN+和第二输入信号IN-。第一放大器310的正输出端子可耦接到第二放大器320的非反相端子。第二放大器320的负输出端子可耦接到第一输出端子410，并且第二放大器320的正输出端子可耦接到第二输出端子415。
在本布置中，第一放大器310和第二放大器320中的每一者的所有输入和输出可耦接到切换电路340。例如，切换电路340可选择性地向和从第二输入端子405耦接和解耦来自第一放大器310和第二放大器320两者的非反相端子。切换电路340还可选择性地向和从第一输入端子400耦接和解耦来自第一放大器310和第二放大器320两者的反相端子。
第一开关342和第二开关344可被配置成与第二放大器320并联连接。第一开关342和第二开关344可选择性地将第一放大器310的输出耦接到输出端子410、415，而第三开关346和第四开关348可选择性地将输入端子400、405耦接到第二放大器320的输入。
在本布置中，当第一开关342和第二开关344闭合时，第二放大器320短路，从而去激活第二放大器320。当第一开关342和第二开关344断开时，第二放大器320不短路，从而激活第二放大器320。当第三开关346和第四开关348闭合时，第一放大器310短路，从而去激活第一放大器310。当第三开关346和第四开关348断开时，第一放大器310不短路，从而激活第一放大器310。
在本布置中，并且参考图8和图9，当控制信号CTRL为低的时，第一开关342和第二开关344可为闭合的，而第三开关346和第四开关348可为断开的，这通过将第一放大器310的输出端子连接到输出端子410、415来激活第一放大器310，并去激活第二放大器320。因此，放大器IC260(A2)在高速模式下进行操作。
相比之下，当控制信号CTRL为高的时，第一开关342和第二开关344可为断开的，而第三开关346和第四开关348可为闭合的，这通过将输入端子400、405连接到第二放大器320的输入端子来激活第二放大器320，并且通过断开第一放大器310的输出端子与输出端子410、415来去激活第一放大器310。因此，放大器IC 260(A2)在低速模式下进行操作。
在第二实施方案中并且参考图10-图16，放大器IC 260(B)可被配置成提供第一增益带宽乘积(GBW)，诸如1.25MHz的GBW(例如，如图11所示)和第二增益带宽乘积，诸如134kHz的GBW(例如，如图10所示)。第一增益带宽乘积可对应于较快操作速度，并且第二增益带宽乘积可对应于较慢操作速度。
在本实施方案中，放大器IC 260(B)可包括多个切换电路和具有多种输入信号、输出信号、偏置信号和接地的多个晶体管。例如，放大器IC260(B)可包括第一切换电路440(A)、第二切换电路440(B)、第一IN+晶体管501、第二IN+晶体管502、第一IN-晶体管503、第二IN-晶体管504、第一t1晶体管511、第二t1晶体管512、第三t1晶体管513、第四t1晶体管514、第五t1晶体管515、第六t1晶体管516、第一t2晶体管521、第二t2晶体管522、第三t2晶体管523、第四t2晶体管524、第一t3晶体管531、第二t3晶体管532、第三t3晶体管533、第四t3晶体管534、t4晶体管541、VCOM晶体管542、CMFB晶体管543、VCOM接地晶体管544、CMFB接地晶体管545、第一t5晶体管551、第二t5晶体管552、第三t5晶体管553、第四t5晶体管554。
每个晶体管可包括栅极端子和两个源极端子/漏极端子。可使用开关来示出晶体管的操作。
以上列出的晶体管中的若干晶体管可耦接到共同节点。可将第一偏置信号“偏置1”施加到第一节点T1。可将第二偏置信号“偏置2”施加到第二节点T2。可将第三偏置信号“偏置3”施加到第三节点T3。可将第四偏置信号“偏置4”施加到第四节点T4。可将第五节点T5限定为更清楚地指示放大器IC 260(B)晶体管的配置。可将供电电压VDD施加到第六节点T0。
第一切换电路440(A)可包括第一开关441、第二开关442、第三开关443和第四开关444。第二切换电路440(B)可包括第五开关445、第六开关446、第七开关447和第八开关448。
在示例性实施方案中，系统100可根据控制信号CTRL生成子信号，诸如第一信号A和第二信号B。例如，系统100可包括信号发生器电路1400，该信号发生器电路包括与第二反相器562串联的第一反相器561。第一切换电路440(A)和第二切换电路440(B)可通过控制信号CTRL和/或子信号控制。
在示例性实施方案中，第一反相器561的输出可被配置成耦接到第一切换电路440(A)和第二切换电路440(B)。第一反相器561输出的信号可为第一信号A。第一反相器561的输出也可被配置成耦接到第二反相器562的输入。第二反相器562的输出可被配置成耦接到第一切换电路440(A)和第二切换电路440(B)。第二反相器562输出的信号可为第二信号B。因此，在一些实施方案中，当控制信号CTRL为高的时，第二信号B为高的，而第一信号A为低的。当控制信号CTRL为低的时，第二信号B为低的，而第一信号为高的。
具体地讲，第一反相器561的输出可被配置成耦接到第三开关443、第四开关444、第七开关447和第八开关448的栅极。第二反相器562的输出可被配置成耦接到第一开关441、第二开关442、第五开关445和第六开关446的栅极。
在一些示例性实施方案中，现在参考图14-图16，第一t1晶体管511、第二t1晶体管512、第三t1晶体管513、第四t1晶体管514、第五t1晶体管515、第六t1晶体管516和t4晶体管541可被配置成耦接到第六节点T0。在第六节点T0处，施加供电电压VDD。
第一t1晶体管511、第二t1晶体管512、第三t1晶体管513、第四t1晶体管514、第五t1晶体管515、第六t1晶体管516可由第一偏置信号“偏置1”偏置。将第一偏置信号“偏置1”施加到第一节点T1，该第一节点被配置成耦接到第一t1晶体管511、第二t1晶体管512、第三t1晶体管513、第四t1晶体管514、第五t1晶体管515、第六t1晶体管516中的每一者的栅极。
第一t2晶体管521、第二t2晶体管522、第三t2晶体管523和第四t2晶体管524可由第二偏置信号“偏置2”偏置。将第二偏置信号“偏置2”施加到第二节点T2，该第二节点被配置成耦接到第一t2晶体管521、第二t2晶体管522、第三t2晶体管523和第四t2晶体管524中的每一者的栅极。
第一t3晶体管531、第二t3晶体管532、第三t3晶体管533和第四t3晶体管534可由第三偏置信号“偏置3”偏置。将第三偏置信号“偏置3”施加到第三节点T3，该第三节点被配置成耦接到第一t3晶体管531、第二t3晶体管532、第三t3晶体管533和第四t3晶体管534中的每一者的栅极。
t4晶体管541可由第四偏置信号“偏置4”偏置。将第四偏置信号“偏置4”施加到第四节点T4，该第四节点被配置成耦接到t4晶体管541的栅极。
t4晶体管541也可被配置成耦接到VCOM晶体管542和CMFB晶体管543。VCOM晶体管542可由VCOM信号偏置。将VCOM信号施加到VCOM晶体管542的栅极端子。CMFB晶体管542可由CMFB信号偏置。将CMFB信号施加到CMFB晶体管543的栅极端子。
CMFB晶体管543也可被配置成耦接到CMFB接地晶体管545。CMFB晶体管543也可被配置成耦接到CMFB接地晶体管545和VCOM接地晶体管544中的每一者的栅极。CMFB接地晶体管545和VCOM接地晶体管544中的每一者也可耦接到接地电位或其他参考电位。
VCOM晶体管542也可被配置成在第五节点T5处耦接到VCOM接地晶体管544。第一t5晶体管551、第二t5晶体管552、第三t3晶体管553和第四t5晶体管554中的每一者的栅极也可被配置成耦接到第五节点T5。第一t5晶体管551、第二t5晶体管552、第三t3晶体管553和第四t5晶体管554也可各自被配置成耦接到接地电位。
第一t1晶体管511也可被配置成耦接到第一t2晶体管521。第二t1晶体管512也可被配置成耦接到第二t2晶体管522。耦接第一t1晶体管511和第一t2晶体管521的端子也可耦接到第一开关441。耦接第二t1晶体管512和第二t2晶体管522的端子也可在第二端子处耦接到第一开关441。在该配置中，第一开关441被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
第一t2晶体管521也可耦接到第一t3晶体管531。第二t2晶体管522也可耦接到第二t3晶体管532。耦接第二t2晶体管522和第二t3晶体管532的端子也可耦接到OUT-端子。
耦接第一t2晶体管521和第一t3晶体管531的端子也可耦接到第二开关442。耦接第二t2晶体管522和第二t3晶体管532的端子也可耦接到第二开关442。在该配置中，第二开关442被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
耦接第一t2晶体管521和第一t3晶体管531的端子也可耦接到第三开关443。耦接第二t2晶体管522和第二t3晶体管532的端子也可耦接到第三开关443。在该配置中，第三开关443被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
第一t3晶体管531可耦接到第一t5晶体管551。耦接第一t3晶体管531和第一t5晶体管551的端子也可耦接到第一IN+晶体管501。耦接第一t3晶体管531和第一t5晶体管551的端子也可耦接到第四开关444。第二t3晶体管532可耦接到第二t5晶体管552。耦接第二t3晶体管532和第二t5晶体管的端子也可耦接到第二IN+晶体管502。耦接第二t3晶体管532和第二t5晶体管552的端子也可耦接到第四开关444。在该配置中，第四开关444被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
第五t1晶体管515也可被配置成耦接到第三t2晶体管523。第六t1晶体管516也可被配置成耦接到第四t2晶体管524。耦接第五t1晶体管515和第三t2晶体管523的端子也可耦接到第五开关445。耦接第六t1晶体管516和第四t2晶体管524的端子也可耦接到第五开关445。在该配置中，第五开关445被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
第三t2晶体管523也可耦接到第三t3晶体管533。第四t2晶体管524也可耦接到第四t3晶体管534。耦接第三t2晶体管523和第三t3晶体管533的端子也可耦接到OUT+端子。
耦接第三t2晶体管523和第三t3晶体管533的端子也可耦接到第六开关446。耦接第四t2晶体管524和第四t3晶体管534的端子也可耦接到第六开关446。在该配置中，第六开关446被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
耦接第三t2晶体管523和第三t3晶体管533的端子也可耦接到第七开关447。耦接第四t2晶体管524和第四t3晶体管534的端子也可耦接到第七开关447。在该配置中，第七开关447被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
第三t3晶体管533可耦接到第三t5晶体管553。耦接第三t3晶体管和第三t5晶体管553的端子也可耦接到第一IN-晶体管503。耦接第三t3晶体管和第三t5晶体管553的端子也可耦接到第八开关448。第四t3晶体管534可耦接到第四t5晶体管554。耦接第四t3晶体管534和第四t5晶体管554的端子也可耦接到第二IN-晶体管504。耦接第四t3晶体管534和第四t5晶体管554的端子也可耦接到第八开关448。在该配置中，第八开关448被配置成当开关为闭合的时选择性地将两个端子耦接在一起并且被配置成当开关为断开的时选择性地将两个端子解耦分开。
第三t1晶体管513可耦接到第一IN+晶体管501和第二IN-晶体管504。第四t1晶体管514可耦接到第二IN+晶体管502和第一IN-晶体管503。第一IN+晶体管501和第二IN+晶体管502可由IN+信号偏置。第一IN+晶体管501和第二IN+晶体管502中的每一者的栅极可耦接到具有所施加的IN+信号的IN+端子。第一IN-晶体管503和第二IN-晶体管504可由IN-信号偏置。第一IN-晶体管503和第二IN-晶体管504中的每一者的栅极可耦接到具有所施加的IN-信号的IN-端子。
在前述实施方案中，放大器IC 260(B)可被配置成以第一增益带宽乘积和第二增益带宽乘积操作。在其他实施方案中，放大器IC 260(B)可被配置成以多于两个可能的增益带宽乘积操作，从而在多于两个周期中在超过两个速度下放大。在其他实施方案中，可通过遵循电路布局模式添加更多对应的晶体管而放大放大器IC 260(B)以包括多于两个切换电路440。
第一开关441、第二开关442、第三开关443、第四开关444、第五开关445、第六开关446、第七开关447和第八开关448可为任何已知类型的电气开关，诸如双极性结型晶体管、功率二极管、CMOS、MOSFET、IGBT、SCR、TRIAC、DIAC或门极可关断晶闸管。现在参考图15，在一些示例性实施方案中，第一开关441、第二开关442、第三开关443、第四开关444、第五开关445、第六开关446、第七开关447和第八开关448可为CMOS晶体管。在一些实施方案中，开关可通过两个控制信号控制。在图15所示的示例性实施方案中，第一开关441、第二开关442、第五开关445和第六开关446可通过施加到其相应栅极的第一控制信号“A”来控制。在图15所示的示例性实施方案中，第三开关443、第四开关444、第七开关447和第八开关448可通过施加到其相应栅极的第二控制信号“B”来控制。
在一些实施方案中，第一控制信号和第二控制信号由初始控制信号和反相器生成。在图15所示的示例性实施方案中，第一控制信号和第二控制信号由初始控制信号和一对反相器生成。将初始控制信号“CTRL”施加到第一反相器561的输入。第一反相器561的输出携带反相CTRL信号“B”，可通过耦接到开关栅极而将该反相CTRL信号施加到控制电路120。第一反相器561的输出也可耦接到第二反相器562的输入。第二反相器562的输出携带反相B信号，该反相B信号是由于CTRL反相两次而产生的缓冲CTRL信号。第二反相器的输出可通过耦接到开关栅极而施加到控制电路120。
在一些实施方案中，当第一切换电路440(A)和第二切换电路440(B)中的所有开关均为闭合的时，放大器IC 260(B)可以第一增益带宽乘积操作，并且当第一切换电路440(A)和第二切换电路440(B)中的所有开关均为断开的时，放大器IC 260(B)可以第二增益带宽乘积操作。在一些实施方案中，放大器IC 260(B)可通过以第一增益带宽乘积操作来在高速模式下进行操作，并且通过以第二增益带宽乘积操作来在低速模式下进行操作。
在示例性实施方案中，放大器IC 260(B)可在高速模式下进行操作，例如如图15所示，并且可在低速模式下进行操作，如图16所示。在高速模式下，如图15所示，第一切换电路440(A)和第二切换电路440(B)中的所有开关均为闭合的。在低速模式下，如图16所示，第一切换电路440(A)和第二切换电路440(B)中的所有开关均为断开的。
在操作中，并且参考图13，放大器IC 260(B)可根据第一差动级450、第一输出级455、第二差动级420、第二输出级425、共模反馈电路(CMFB)430和切换电路440来操作。第一差动级450和第二差动级420可各自被配置成接收IN+输入信号和IN-输入信号中的至少一者。第一输出级455可被配置成耦接到第一差动级450并从第一差动级450接收输出。第二输出级425可被配置成耦接到第二差动级420并从第二差动级420接收输出。第一输出级455和第二输出级425中的至少一者可被配置成耦接到切换电路440。第一输出级455和第二输出级425中的至少一者可被配置成耦接到CMFB 430。
在第一输出级455期间，开关(例如，开关441、442、443、444、445、446、447、448)可为断开的，并根据供电电压VDD、第一偏置信号“偏置1”、第二偏置信号“偏置2”和第三偏置信号“偏置3”生成通过晶体管511、521、531、551、513、516、524、534和554的第一电流I1(诸如150uA)。换句话讲，晶体管511、521、531、551、513、516、524、534和554为导通的，并且晶体管512、522、532、514、515、523、533和553为关断的。因此，与第二输出级425相比，由放大器IC 260(B)在第一输出级455期间生成的输出为基于第一电流I1的并且可具有较低增益带宽乘积，并因此在较低速度下进行操作。
在第二输出级425期间，开关(例如，开关441、442、443、444、445、446、447、448)可为闭合的，并根据供电电压VDD、第一偏置信号“偏置1”、第二偏置信号“偏置2”和第三偏置信号“偏置3”生成通过晶体管511、521、531、551、513、516、524、534和554的第一电流I1(诸如150uA)和通过晶体管512、522、532、514、515、523、533和553的第二电流I2(诸如10uA)。换句话讲，所有晶体管511、521、531、551、513、516、524、534、554、512、522、532、514、515、523、533和553为导通的。因此，与第一输出级455相比，由放大器IC 260(B)在第一输出级455期间生成的输出为基于第一电流I1和第二电流I2的并且可具有较高增益带宽乘积，并因此在较高速度下进行操作。
在操作中，并且参考图1-图16，ISP 130可激活自动对焦系统105。来自ISP 130的信号和来自图像传感器125的信号可通过在目标编码器235中生成电流代码来引导控制电路120。电流代码可与来自反馈电路220的反馈信号耦接，并且DAC 225可将其转换成模拟信号。DAC 225可将该模拟信号传输到驱动器230，这将驱动信号输出到致动器110。传感器240可检测致动器110的位置，这将该感测数据传输到放大器IC 260(A/B)。然后，放大器IC 260(A/B)可放大该模拟信号并且将其传输到反馈电路220，始于ADC 215处。ADC 215可将该放大的模拟信号转换成数字信号，然后该数字信号可被传输到滤波器250。滤波器250可滤掉不期望信号，然后可将期望信号输出到DAC 225，从而完成反馈回路。
放大器IC 260(A/B)快速地且以低热噪声放大来自传感器240的模拟感测数据。它通过在两种模式下进行操作来实现这一点：高速模式，其中，第一放大器310被配置成以低增益带宽乘积放大；以及低速模式，其中，第二放大器320被配置成以高增益带宽乘积放大。在高速模式下，高速放大器完成大部分充电，并且在低速模式下，低速放大器固定电荷。在高速模式期间，第一放大器310被激活并提供低增益带宽乘积，而第二放大器320被去激活。在低速模式期间，第二放大器320被激活并提供高增益带宽乘积，而第一放大器310被去激活。
控制信号控制切换电路340通过选择性地断开和闭合第一开关342、第二开关344、第三开关346和第四开关348来完成该激活和去激活。切换电路340闭合第一开关342，闭合第二开关344，断开第三开关346，并且断开第四开关348，在高速操作下，这激活第一放大器310并去激活第二放大器320。切换电路340断开第一开关342，断开第二开关344，闭合第三开关346，并且闭合第四开关348，在低速操作下，这去激活第一放大器310并激活第二放大器320。
在前述实施方案中，放大器IC 260(A)可被配置成以第一增益带宽乘积和第二增益带宽乘积操作。在其他实施方案中，放大器IC 260(A)可被配置成以多于两个可能的增益带宽乘积操作，从而在多于两个周期中在超过两个速度下放大。在其他实施方案中，可通过添加更多对应的单独放大器而放大放大器IC 260(A)以包括更多切换电路340，并且遵循电路布局模式控制到放大器IC 260(A)的开关，该电路布局模式在去激活其他放大器的同时在期望速度模式下一次激活一个特定放大器。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。
根据第一方面，一种放大器集成电路，该放大器集成电路连接到输入端子和输出端子，包括：第一放大器，该第一放大器具有第一增益带宽乘积；第二放大器，该第二放大器具有小于第一增益带宽乘积的第二增益带宽乘积；和控制电路，该控制电路连接到第一放大器和第二放大器，并且响应于控制信号，该控制电路包括多个开关，多个开关被配置成：根据控制信号选择性地将第一放大器输出连接到放大器集成电路的输出端子；以及根据控制信号选择性地将第二放大器输出连接到放大器集成电路的输出端子。
在一个实施方案中，第一放大器与第二放大器并联连接；第一放大器的输入端子和第二放大器的输入端子连接到放大器集成电路的输入端子；并且第一放大器的输出端子和第二放大器的输出端子连接到放大器集成电路的输出端子。
在一个实施方案中，多个开关包括：第一对开关，该第一对开关与第一放大器的输出端子和放大器集成电路的输出端子串联连接；和第二对开关，该第二对开关与第二放大器的输出端子和放大器集成电路的输出端子串联连接。
在一个实施方案中，第一放大器与第二放大器串联连接；第一放大器的输入端子连接到放大器集成电路的输入端子；并且第二放大器的输出端子连接到放大器集成电路的输出端子。
在一个实施方案中，多个开关包括：第一对开关，该第一对开关与第一放大器和第二放大器并联连接；和第二对开关，该第二对开关与第一放大器和第二放大器并联连接。
在一个实施方案中，放大器集成电路的输入端子连接到第一放大器输入；并且放大器集成电路的输入端子选择性地连接到第二放大器输入。
在一个实施方案中，多个开关包括第一对开关和第二对开关；控制信号包括第一值和第二值；在第一值处，第一对开关为断开的，并且第二对开关为闭合的；并且在第二值处，第一对开关为闭合的，并且第二对开关为断开的。
根据第二方面，一种操作放大器集成电路的方法，该方法包括：利用具有第一增益带宽乘积的第一放大器放大信号，以及生成第一输出信号；通过选择性地将第一放大器与放大器集成电路的输出端子断开来去激活第一放大器；通过选择性地将第二放大器连接到放大器集成电路的输出端子来激活具有小于第一增益带宽乘积的第二增益带宽乘积的第二放大器；以及利用第二放大器放大信号，以及生成第二输出信号。
在一个实施方案中，方法还包括：生成控制信号，其中控制信号包括第一值和第二值。
在一个实施方案中，通过选择性地断开第一放大器来去激活第一放大器包括：根据控制信号断开第一对开关，其中第一对开关连接到第一放大器的输出端子。
在一个实施方案中，通过选择性地连接第二放大器来激活第二放大器还包括：根据控制信号闭合第二组开关，其中第二对开关连接到第二放大器的输出端子。
在一个实施方案中，方法还包括：根据第一输出信号对电容器进行充电持续第一周期，并且根据第二输出信号对电容器进行充电持续第二周期。
根据第三方面，系统包括：传感器，该传感器被配置成生成传感器数据；放大器集成电路，该放大器集成电路被配置成生成输出信号，并且包括：主输入端子，该主输入端子被配置成接收传感器数据；和主输出端子；第一放大器，该第一放大器包括：第一输入端子，该第一输入端子直接连接到主输入端子；和第一输出端子，该第一输出端子选择性地连接到主输出端子；并且其中第一放大器具有第一增益带宽乘积；第二放大器，该第二放大器包括：第二输入端子，该第二输入端子连接到主输入端子；和第二输出端子，该第二输出端子连接到主输出端子；并且其中第二输入端子具有小于第一增益带宽乘积的第二增益带宽乘积；和控制电路，该控制电路连接到第一放大器和第二放大器，并且响应于控制信号，该控制电路包括：第一对开关，第一对开关连接在第一输出端子和主输出端子之间；开关电容器电路，该开关电容器电路连接到主输出端子并被配置成根据输出信号进行充电。
在一个实施方案中，第一放大器与第二放大器并联连接；并且第二输入端子直接连接到主输入端子。
在一个实施方案中，系统还包括：第二对开关，该第二对开关连接在第二输出端子和主输出端子之间。
在一个实施方案中，第一放大器与第二放大器串联连接。
在一个实施方案中，系统还包括：第二对开关，该第二对开关连接在主输入端子和第二输入端子之间。
在一个实施方案中，控制信号包括第一值和第二值。
在一个实施方案中，在第一值处，第一对开关为断开的，并且第二对开关为闭合的；并且在第二值处，第一对开关为闭合的，并且第二对开关为断开的。
在一个实施方案中，放大器集成电路被配置成使用第一放大器对开关电容器进行充电持续第一周期，并且使用第二放大器对开关电容器进行充电持续第二周期。

Claims (10)

1.一种放大器集成电路，所述放大器集成电路连接到输入端子和输出端子，其特征在于包括：
第一放大器，所述第一放大器具有第一增益带宽乘积；
第二放大器，所述第二放大器具有小于所述第一增益带宽乘积的第二增益带宽乘积；和
控制电路，所述控制电路连接到所述第一放大器和所述第二放大器，并且响应于控制信号，所述控制电路包括多个开关，所述多个开关被配置成：
根据所述控制信号选择性地将第一放大器输出连接到放大器IC的输出端子；和
根据所述控制信号选择性地将第二放大器输出连接到放大器IC的输出端子。
2.根据权利要求1所述的放大器集成电路，其特征在于：
所述第一放大器与所述第二放大器并联连接；
所述第一放大器的输入端子和所述第二放大器的输入端子连接到所述放大器集成电路的输入端子；并且
所述第一放大器的输出端子和所述第二放大器的输出端子连接到所述放大器集成电路的输出端子。
3.根据权利要求2所述的放大器集成电路，其特征在于，所述多个开关包括：
第一对开关，所述第一对开关与所述第一放大器的输出端子和所述放大器集成电路的输出端子串联连接；和
第二对开关，所述第二对开关与所述第二放大器的输出端子和所述放大器集成电路的输出端子串联连接。
4.根据权利要求1所述的放大器集成电路，其特征在于：
所述第一放大器与所述第二放大器串联连接；
所述第一放大器的输入端子连接到所述放大器集成电路的输入端子；并且
所述第二放大器的输出端子连接到所述放大器集成电路的输出端子。
5.根据权利要求4所述的放大器集成电路，其特征在于，所述多个开关包括：
第一对开关，所述第一对开关与所述第一放大器和所述第二放大器并联连接；和
第二对开关，所述第二对开关与所述第一放大器和所述第二放大器并联连接。
6.根据权利要求1所述的放大器集成电路，其特征在于：
所述放大器集成电路的输入端子连接到第一放大器输入；并且
所述放大器集成电路的输入端子选择性地连接到第二放大器输入。
7.根据权利要求1所述的放大器集成电路，其特征在于：
所述多个开关包括第一对开关和第二对开关；
所述控制信号包括第一值和第二值；
在所述第一值处，所述第一对开关为断开的，并且所述第二对开关为闭合的；并且
在所述第二值处，所述第一对开关为闭合的，并且所述第二对开关为断开的。
8.一种操作放大器集成电路的方法，其特征在于包括：
利用具有第一增益带宽乘积的第一放大器放大信号，并且生成第一输出信号；
通过选择性地将所述第一放大器与所述放大器集成电路的输出端子断开来去激活所述第一放大器；
通过选择性地将具有小于所述第一增益带宽乘积的第二增益带宽乘积的第二放大器连接到所述放大器集成电路的输出端子来激活所述第二放大器；以及
利用所述第二放大器放大所述信号，并且生成第二输出信号。
9.根据权利要求8所述的操作放大器集成电路的方法，其特征在于：
通过选择性地断开所述第一放大器来去激活所述第一放大器包括：根据所述控制信号断开第一对开关，其中所述第一对开关连接到所述第一放大器的输出端子；以及
通过选择性地连接所述第二放大器来激活所述第二放大器包括：根据所述控制信号闭合第二组开关，其中第二对开关连接到所述第二放大器的输出端子。
10.根据权利要求8所述的操作放大器集成电路的方法，其特征还在于包括：根据所述第一输出信号对电容器进行充电持续第一周期，并且根据所述第二输出信号对所述电容器进行充电持续第二周期。
CN202010353695.7A 2019-06-20 2020-04-29 放大器集成电路及操作放大器集成电路的方法 Active CN112117974B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/447,149 2019-06-20
US16/447,149 US10985718B2 (en) 2019-06-20 2019-06-20 Methods and apparatus for an amplifier integrated circuit

Publications (2)

Publication Number Publication Date
CN112117974A true CN112117974A (zh) 2020-12-22
CN112117974B CN112117974B (zh) 2024-05-24

Family

ID=71075212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010353695.7A Active CN112117974B (zh) 2019-06-20 2020-04-29 放大器集成电路及操作放大器集成电路的方法

Country Status (2)

Country Link
US (2) US10686418B1 (zh)
CN (1) CN112117974B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113155166A (zh) * 2021-04-09 2021-07-23 深圳市豪恩汽车电子装备股份有限公司 一种基于分离元器件的超声波传感系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221253B2 (en) * 2020-01-21 2022-01-11 Semiconductor Components Industries, Llc System with a SPAD-based semiconductor device having dark pixels for monitoring sensor parameters
CN112165306B (zh) * 2020-12-02 2021-03-05 深圳市南方硅谷半导体有限公司 一种多重增益低噪声放大器的切换电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665127A (zh) * 2004-03-03 2005-09-07 恩益禧电子股份有限公司 可变电容电路以及包含该可变电容电路的集成电路
CN1675825A (zh) * 2002-06-13 2005-09-28 天工方案公司 放大器链的顺序dc偏移校正
US20110126407A1 (en) * 2008-04-22 2011-06-02 Marc Henri Ryat Amplifier circuit and method therefor
US20130285749A1 (en) * 2011-01-20 2013-10-31 Panasonic Corporationn High-frequency power amplifier
CN208754268U (zh) * 2017-08-02 2019-04-16 半导体元件工业有限责任公司 跟踪保持放大器和成像系统
CN208860942U (zh) * 2017-06-28 2019-05-14 半导体元件工业有限责任公司 集成电路和霍尔传感器集成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384501A (en) * 1990-06-15 1995-01-24 Kabushiki Kaisha Toshiba Integration circuit including a differential amplifier having a variable transconductance
US6924696B2 (en) 2002-07-25 2005-08-02 Honeywell International Inc. Method and apparatus for common-mode level shifting
JP2005072632A (ja) 2003-08-21 2005-03-17 Renesas Technology Corp Ａ／ｄ変換回路を内蔵した通信用半導体集積回路
US7030690B2 (en) 2004-02-12 2006-04-18 Honeywell International, Inc. Operational amplifier with selectable performance characteristics
WO2010033078A1 (en) 2008-09-19 2010-03-25 Agency For Science, Technology And Research A method for converting a sensor capacitance under parasitic capacitance conditions and a capacitance-to-voltage converter circuit
KR101685016B1 (ko) 2010-12-15 2016-12-13 한국전자통신연구원 바이어스 회로 및 그것을 포함하는 아날로그 집적회로
KR102483436B1 (ko) * 2018-02-08 2022-12-29 주식회사 디비하이텍 버퍼 증폭기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675825A (zh) * 2002-06-13 2005-09-28 天工方案公司 放大器链的顺序dc偏移校正
CN1665127A (zh) * 2004-03-03 2005-09-07 恩益禧电子股份有限公司 可变电容电路以及包含该可变电容电路的集成电路
US20110126407A1 (en) * 2008-04-22 2011-06-02 Marc Henri Ryat Amplifier circuit and method therefor
US20130285749A1 (en) * 2011-01-20 2013-10-31 Panasonic Corporationn High-frequency power amplifier
CN208860942U (zh) * 2017-06-28 2019-05-14 半导体元件工业有限责任公司 集成电路和霍尔传感器集成电路
CN208754268U (zh) * 2017-08-02 2019-04-16 半导体元件工业有限责任公司 跟踪保持放大器和成像系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
岳宏卫;孙晓菲;王豪;刘俊昕;徐卫林;龚全熙;: "一种多模式低噪声放大器的设计", 微电子学, no. 05, pages 522 - 529 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113155166A (zh) * 2021-04-09 2021-07-23 深圳市豪恩汽车电子装备股份有限公司 一种基于分离元器件的超声波传感系统

Also Published As

Publication number Publication date
US10686418B1 (en) 2020-06-16
US20200403587A1 (en) 2020-12-24
CN112117974B (zh) 2024-05-24
US10985718B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
CN112117974B (zh) 放大器集成电路及操作放大器集成电路的方法
KR100485301B1 (ko) 반도체장치, 및 그 반도체장치를 이용한 연산장치, 신호변환기 및 신호처리시스템
US9634666B2 (en) Push-pull driver, a transmitter, a receiver, a transceiver, an integrated circuit, a method for generating a signal at an output
US10616518B2 (en) Amplifier, and analog-to-digital conversion circuit and image sensor including the same
JP4560205B2 (ja) Ａ／ｄ変換器及びそれを用いた固体撮像装置
US8593319B2 (en) Image sensors and image processing systems
US8013660B2 (en) System and method for charge integration
US10700594B2 (en) Power conversion device
US20190132532A1 (en) Methods and apparatus for actuator control
JP2000310561A5 (zh)
US11843401B2 (en) Transmitter with slew rate control
EP1315290A1 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
TWI695300B (zh) 雜訊消除電路及其運作方法
CN102355551A (zh) 霍尔元件控制电路
US20170272674A1 (en) Inverting amplifier, integrator, sample hold circuit, ad converter, image sensor, and imaging apparatus
WO2010140523A1 (ja) 逐次比較型ａｄ変換回路及び半導体集積回路
KR20110129351A (ko) 구동 제어 회로 및 포커스 제어 회로
US6778010B1 (en) Amplifier slew-rate enhancement systems for use with switched-capacitor structures
US10616466B2 (en) Methods and apparatus for actuator control
CN111245383A (zh) 用于误差信号放大及处理的电路和方法
CN111819790A (zh) 用于操作具有改进的偏移校正的光学传感器装置的方法以及光学传感器装置
EP3202038B1 (en) Comparator
CN107305308A (zh) 用于光学图像稳定的方法和装置
US10784828B2 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
CA1284227C (en) Analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant