CN1845586A - 焦平面读出电路像素单元电路 - Google Patents

Abstract

本发明提供了一种焦平面读出电路像素单元电路，属于微电子及光电子成像技术领域。该电路包括：一MOS注入管和一差分运算放大器，MOS注入管源端与探测器相连接，MOS注入管漏端作为电流输出端口，差分运算放大器的正输入端接固定电压，差分运算放大器的输出接MOS注入管的栅端，在MOS注入管漏端和差分运算放大器负输入端之间串联一自校正用电容，将差分运算放大器的失调电压存储在该自校正用电容中。本发明通过在BDI电路的基础上加入自校正步骤，尽可能消除工艺偏差引入的探测器偏置电压改变，从而减小了固定模式噪声。

Description

焦平面读出电路像素单元电路

技术领域

本发明属于微电子及光电子成像技术领域，特别是涉及一种焦平面读出电路像素单元电路。

背景技术

红外热成像系统在军事、医学、工农业、天文等许多领域有重要应用，其核心技术是红外焦平面组件。该组件由红外探测器阵列和读出电路(ROIC：Read-Out CKintegratedCircuits)组成。ROIC是影响组件性能与功能的主要因素。

常见的ROIC电路包括像素单元电路、列读出级、视频输出级、控制信号产生等几个部分。目前常见的ROIC像素单元电路注入结构有直接注入型(DI：Direct Injection)、缓冲直接注入型(BDI：Buffered Direct Injection)等；参考图1，读出结构有开关源跟随、列线分离、像素外积分、快闪电荷放大等。

一般一个探测器对应一个像素单元。探测器的一端与像素单元电路的输入直接连接，所有探测器的另一端共同接在一个公共端点。探测器可以看作一个有内阻的电流源。像素单元的主要作用是为探测器提供稳定的偏置电压。这里稳定包括两重含义：第一重，在相同输入电流的情况下，不同探测器的偏置电压差异较小。第二重，对其中一个探测器，如果输入电流发生变化，探测器的偏置电压变化较小。当电流发生变化时，探测器偏置电压变化越小。这表明探测器的电阻与像素单元电路电阻比值越大，因而根据分压原理，探测器的电流能够尽可能的全部流入像素单元。可以定义注入效率为流入像素单元电流与探测器产生电流的比值。注入效率是一个小于1的数值，在电路设计中追求注入效率越大越好。因此像素单元的核心部分是一个阻抗匹配部分，它的输入电阻很小，输出电阻很大，并且能够从外部控制探测器的偏置电压的大小。除此之外，一般的像素单元还包括积分电容和复位开关。复位开关首先将积分电容上的电压复位到某个固定值，探测器的电流经过阻抗匹配部分流入或者流出积分电容，使得电容上电压发生变化。如果积分时间一定，积分前后电压的变化就与探测器的电流大小成正比。

偏置电压稳定性同样影响到固定模式噪声的大小。在焦平面读出电路中，由于各个单元存在一致性，当输入信号相同时，输出的信号也不完全相同，表现成为一种空间噪声，称之为固定模式噪声(FPN：Fixed Pattern Noise)。固定模式噪声的起源可以分为两个部分，即探测器的不一致性和电路的不一致性。在电路设计中一般假定探测器不一致性可以忽略，而只考虑电路不一致性的影响。电路的不一致性主要体现在同一读出电路中不同单元对探测器的偏置电压不同。这种电路的不一致性主要由工艺的偏差引起，它与工艺厂家工艺控制有关，也与单元电路采用的电路设计有关。工艺偏差中最主要的因素包括MOS管宽度和长度的变化以及阈值电压Vth的变化。宽度长度的变化可以通过增加总宽度和总长度，减小相对变化的方法解决，但是阈值电压的变化对于一种工艺是固定的。

参考图1，在DI结构中，假定阈值电压在平均值附近变化了ΔVth，假定该变化不大，则有 ${\mathrm{\ΔV}}_d={-\mathrm{\ΔV}}_{\mathrm{th}}\frac{g_m{r}_d}{1+g_m{r}_d},$ 其中ΔVd是探测器的偏置电压与设计值的偏差，gm是MOS管的跨导，rd是探测器的内阻，一般为了提高电路的注入效率，总是尽可能增加gmrd，因此ΔVd与ΔVth近似相等。

参考图2，BDI是一种性能与面积相对平衡的电路，被广泛应用在多种焦平面电路中。在BDI结构中使用一个MOS管做注入管，其源端与探测器相连接，漏端作为电流输出端口，可以与积分电容相连接。同时在MOS的栅源施加负反馈以提高电路性能。负反馈一般通过一个差分运算放大器实施。所有差分放大器的正端接固定电压，而负端接对应MOS管的源端。差分放大器的输出接MOS管的栅端。

这种电路的优点在于由于使用负反馈，减小了输出电阻，从而提高了注入效率。如果运算放大器是一个理想运算放大器，则探测器的偏置点电压就与放大器正端电压相同。但在实际电路中存在失调电压。运算放大器的失调电压vos指运算放大器输出为零时，差分输入端的电压差。实际的运算放大器可以等效为一个理想运算放大器，同时在正输入端串联一个固定电压源，电压源的大小就是失调电压。对于BDI结构，有 ${\mathrm{\ΔV}}_d=\frac{{\mathrm{Ag}}_m{r}_d}{1+{\mathrm{Ag}}_{m}r}(\frac{1}{A}{v}_{\mathrm{os},\mathrm{di}}+v_{\mathrm{os}}),$ 其中Vd是探测器偏置点的电压，vos，di是注入管的Vth变化量，vos是运算放大器的失调电压。A是放大器的增益，gm是注入管的跨导，r是探测器的内阻。一般为了减小像素单元输入内阻， $\frac{{\mathrm{Ag}}_m{r}_d}{1+{\mathrm{Ag}}_{m}r}$ 很大。可见ΔVd近似与vos相等。vos主要取决于放大器输出差分对管的工艺偏差。它近似等于输入对管的阈值电压之差。

但是对于BDI电路，如果工艺稳定性不变，它的探测器偏置电压变化情况也就无法进一步改进。由于探测器偏置电压变化与电流变化的关系可以近似写为 $\mathrm{\ΔI}=\frac{\mathrm{\ΔV}}{R},$ 其中ΔV是不同探测器偏置电压的变化，ΔI是电流的变化，R是探测器的平均输出电阻。这里只考虑电路对FPN的影响。由上述公式可以看出，如果探测器的R比较小，那么积分电流的变化将很大，输出的固定模式噪声也就很大。

发明内容

本发明提供一种焦平面读出电路中的像素单元电路，通过在BDI电路的基础上加入自校正步骤，尽可能消除工艺偏差引入的探测器偏置电压改变，从而减小固定模式噪声。

本发明的技术内容：一种焦平面读出电路像素单元电路，其包括：一MOS注入管和一差分运算放大器，MOS注入管源端与探测器相连接，MOS注入管漏端作为电流输出端口，差分运算放大器的正输入端接固定电压，差分运算放大器的输出接MOS注入管的栅端，其特征在于：在MOS注入管漏端和差分运算放大器负输入端之间串联一自校正用电容，将差分运算放大器的失调电压存储在该自校正用电容中。

还包括三个控制开关，差分运算放大器的负输入端通过控制开关一与MOS注入管的源端连接，自校正用电容一端与放大器负输入端连接，另一端通过控制开关二与MOS注入管的源端连接，同时通过控制开关三与一个固定电位连接，当开关一和开关三导通，开关二关断时，自校正用电容记录差分运算放大器的失调电压，当开关二导通，开关一和开关三关断时，自校正用电容补偿差分运算放大器的失调电压。

还包括：积分电容和复位开关，MOS注入管漏端作为电流输出端口与积分电容连接，复位开关的一端接一固定电平，复位开关的另一端与MOS注入管的源端连接。

本发明的技术效果：本发明的电路结构在正常电路复位时，将运算放大器的失调电压存储在一个电容Cc中，当电路结构在正常电路工作时，该电容串联于电路中，对运算放大器的失调电压进行补偿。使得探测器的偏置电压为一个恒定值，克服了工艺影响阈值电压的缺陷。且由于寄生电容的存在，探测器偏置电压变化则变为原来探测器偏置电压变化的1/k。k是一个大于1的值，但寄生电容一般很小，因此k可以设计的较大，从而很好地抑制探测器偏置电压的变化。

附图说明

下面结合附图，对本发明做出详细描述。

图1为DI单元电路的电路图；

图2为BDI单元电路的电路图；

图3为CBDI单元电路的电路图；

图4为CBDI单元电路的工作时序。

具体实施方式

参考图3，本发明焦平面读出电路像素单元CBDI包括：一个差分运算放大器，一个MOS注入管，一个积分电容和复位开关，探测器为外接。探测器的P端为公共端，所有探测器的P端接地。每个探测器的N端与对应单元的MOS注入管的源端连接。MOS注入管的漏端与一个积分电容连接。MOS注入管的栅端与差分放大器的输出端连接。差分放大器的负输出端与MOS注入管的源端相连接，所有放大器的正输入端与一个固定电压连接，在这里该固定电平为地电平。复位开关的一端接固定电平vdd，另一端与MOS注入管的漏端相连，共同接在积分电容上。复位开关的控制信号为vrst，这个开关使用PMOS以简化设计。积分电容的另一个极板接地。

还包括：一个自校正用电容Cc，三个控制开关φ1，φ2，φ3。放大器的负输入端通过φ1与MOS注入管的源端连接。Cc一端与放大器负输入端连接，另一端通过φ2与MOS注入管的源端连接，同时也通过φ3与一个固定电平连接，在这里该固定电位为地电平。这三个开关均使用NMOS以简化设计。

参考图4，上述单元电路的工作时序如下：

CBDI的一个周期内至少包含两个阶段：记录和校正。在记录阶段，φ1，φ3导通，φ2关断，整个电路如同普通的BDI结构，此时电容Cc用于记录运算放大器的失调电压。在校正阶段，φ2导通，φ1，φ3关断，Cc被串联在探测器和运算放大器负输入端之间，从而补偿运算放大器的失调电压，此时像素单元电路工作在积分状态，可以减小固定模式噪声。

为了简化设计，将φ1，φ3合并为同一个控制信号，将φ1和φ2设计为两相不交迭时钟以减小两个阶段过渡期间的干扰。为了使记录步骤不占用额外的时间，可以在积分电容的复位期间实现CBDI的记录阶段。

在理想情况下，Cc记录存储的电压等于运算放大器的失调电压vos，因此当Cc补偿存储的电压时，在运算放大器的负端也串联了一个vos的电压。由于理想运算放大器具有输入端电压相等的特点，因此探测器的偏置电压与地完全相等。

在实际电路中不可避免的存在寄生电容CL和Cf。为了得到CBDI结构中FPN的表达式，可以根据电荷守恒的原理进行推导。由于注入管的I-V曲线为非线性，在推导过程中为了简化，作为一阶近似，假定注入管其栅源电压V_GS＝Vth。得到

$V_1^{\′}=\frac{C_f+(C_c+C_L)/(1+A)}{C_T}{V}_q,$ $C_T=\frac{1+A}{A}(C_f+C_c)+\frac{C_L}{A},$ V_q＝V_os-V_th/A

其中V1’为探测器积分时的偏置电压。当A比较大时，公式可以简化为 $V_1^{\′}=\frac{C_f}{C_f+C_c}{V}_{\mathrm{os}}.$ 实际电路中不能完全消除vos的影响，但是可以将其变为原来的1/k，其中近似有k＝1+C_c/C_f。

在实际电路中，注入管的栅源电压并不简单为Vth。如果考虑到注入管的实际I-V曲线，当CBDI使得探测器偏置电压更接近地电位时，会改变探测器的电流，从而影响到注入管的电流，从而影响到注入管的栅源电压。这个效应会抑制探测器偏置电压向地电平趋进的程度。MOS注入管的跨导 $g_m=\frac{\∂I}{{\∂V}_{\mathrm{GS}}}.$ 如果跨导越大，则变化同样电流，栅源电压变化越小，表明越接近理想情况。因此在实际电路中应尽量增加注入管的gm。

Claims (3)

1、一种焦平面读出电路像素单元电路，其包括：一MOS注入管和一差分运算放大器，MOS注入管源端与探测器相连接，MOS注入管漏端作为电流输出端口，差分运算放大器的正输入端接固定电压，差分运算放大器的输出接MOS注入管的栅端，其特征在于：在MOS注入管漏端和差分运算放大器负输入端之间串联一自校正用电容，将差分运算放大器的失调电压存储在该自校正用电容中。

2、如权利要求1所述的焦平面读出电路像素单元电路，其特征在于：还包括三个控制开关，差分运算放大器的负输入端通过控制开关一与MOS注入管的源端连接，自校正用电容一端与放大器负输入端连接，另一端通过控制开关二与MOS注入管的源端连接，同时通过控制开关三与一个固定电位连接，当开关一和开关三导通，开关二关断时，自校正用电容记录差分运算放大器的失调电压，当开关二导通，开关一和开关三关断时，自校正用电容补偿差分运算放大器的失调电压。

3、如权利要求1或2所述的焦平面读出电路像素单元电路，其特征在于：还包括积分电容和复位开关，MOS注入管漏端作为电流输出端口与积分电容连接，复位开关的一端接固定电平，复位开关的另一端与MOS注入管的源端连接。

Images