JP2003281831A - 情報記録再生装置、信号復号回路及び方法 - Google Patents
情報記録再生装置、信号復号回路及び方法Info
- Publication number
- JP2003281831A JP2003281831A JP2002095505A JP2002095505A JP2003281831A JP 2003281831 A JP2003281831 A JP 2003281831A JP 2002095505 A JP2002095505 A JP 2002095505A JP 2002095505 A JP2002095505 A JP 2002095505A JP 2003281831 A JP2003281831 A JP 2003281831A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- phase
- waveform
- timing recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
込み範囲を広くして高密度記録と信頼性を高める。 【解決手段】タイミングリカバリ部100は、再生デー
タの先頭領域から位相オフセット及び周波数オフセット
を検出して初期補正するため、ヘッド再生信号を固定ク
ロックにより離散化したデータを記憶するバッファ6
2、バッファ62へのデータ書込みと並行してデータ先
頭領域から位相オフセットを検出する位相オフセット検
出器70、バッファ62へのデータ書込みと並行してデ
ータ先頭領域から周波数オフセットを検出する周波数オ
フセット検出器72、検出された位相オフセット及び周
波数オフセットの補正状態を初期設定した後にバッファ
62からデータを読出しながら先頭領域で周波数引き込
み及び位相引き込みを行うPLLを備える。
Description
O、光ディスク、磁気テープ等の情報記録再生装置、信
号復号回路及び方法に関し、特に、ヘッド再生信号を非
同期クロックにより離散化した後にタイミングリカバリ
を行うための情報記録再生装置、信号復号回路及び方法
に関する。
グリカバリのためのタイミング再生ループでは、ADコ
ンバータでのサンプリングクロックと判定を行なうシン
ボルレートクロックは同じである。このため、最適な判
定タイミングを得るためには、ADコンバータのサンプ
リングクロックの位相を直接制御する必要がある。
グクロックを固定し、ディジタルPLLを実現する信号
補間により最適な判定タイミングを得る方法がある。信
号補間法では、周波数オフセットによるシンボルレート
の変化に対応するために、シンボルレートより高い周波
数でサンプリングを行なう必要がある。
した後に信号補間によりシンボルレートのサンプリング
信号に変換した後に行なう。判定方法は、いずれの場合
もビタビによる軟判定、またはリファレンスとの比較に
よる硬判定によって、PR(パーシャルレスポンス)の
ターゲットに等化されたリード波形のレベルを判定す
る。
されるタイミングリカバリ部を備えたデータ再生部のブ
ロック図である。
グ電圧はヘッドICのプリアンプによって増幅した後、
可変利得アンプ(VGA)1200、ローパスフィルタ
して機能するCTフィルタ1202、ADコンバータ
(ADC)1204を経由してディジタル信号に変換さ
れる。
形等化を行った後、ビタビ判定器1208で復号を行
う。更に復号されたデータはRLL復号器1210で復
号される。
出器1216、ループフィルタ1218及び電圧制御発
振器(VCO)1220によりADコンバータ1204
でヘッド再生信号をサンプリングするクロックのタイミ
ングを制御するPLLを構成している。また可変利得ア
ンプ(VGA)1200には利得制御器1212が設け
られ、利得を制御して振幅を補正する。
FIRフィルタ1206の出力信号yとビタビ判定器1
208からの判定値y∧を用いて位相オフセットΔτを
求め、この位相誤差Δτをなくすように電圧制御発振器
(VCO)1220の発振周波数を制御する。これによ
りADコンバータ1204のサンプリング位置が制御さ
れるフィードバックループが形成される。
206の出力信号yとその判定値y∧を用いて求め、ゲ
インエラーΔGをなくすように利得制御器1212の制
御電圧Vgを調整して可変利得アンプ(VGA)120
0により振幅補正を行う。
位相オフセット検出器1214が設けられる。位相オフ
セット検出器1214は、図43(A)のFIRフィル
タ出力となる再生データの位相引込み用のプリアンブル
領域1222の先頭部分において、図43(B)の初期
位相誤差算出1226により初期位相誤差(位相オフセ
ット)Δτ0を検出し、ループフィルタ1218に初期
位相誤差Δτ0をプリセットして図43(C)の位相引
き込み1228を行う。
みは所謂ゼロフェーズスタートを行うこととなり、その
後のプリアンブル1222を使用した周波数・位相引き
込み1230における引き込み時間の短縮を図ってい
る。
り、ディジタルPLLの位相ループによりタイミングリ
カバリを行う。この場合、ADコンバータ1204に対
してはクロック発振器1221から固定クロックを使用
してサンプリングを再生信号とは非同期に行う。
補間フィルタ1240が設けられ、FIR補間フィルタ
1240はディジタルアキュームレータ1222との組
み合わせによりディジタルVCOとして動作する。タイ
ミングリカバリ部1211の誤差検出器1216で求め
た位相誤差Δτをループフィルタ1218で積分し、更
にディジタルアキュームレータ1222で積分してFI
R補間フィルタ1240のタップ係数を位相誤差Δτに
応じて調整することで、固定クロックによるサンプルレ
ートを本来のシンボルレートのタイミングに合わせる。
相オフセット検出器1214が設けられ、プリアンブル
領域の先頭部分において位相の初期位相誤差(位相オフ
セット)Δτ0を検出してディジタルアキュームレータ
1222にプリセットすることにより、ゼロフェーズス
タートの位相引き込みを行う。
ミングリカバリ部にあっては、プリアンブル領域の先頭
部分で初期位相誤差を検出して補償し、残りのプリアン
ブル領域で周波数引き込みを行っており、読出しデータ
の初期位相誤差に対する補償は可能であるが、周波数オ
フセットに対しては考慮されておらず、周波数引き込み
範囲を広く取ることが困難であった。
数オフセット(初期周波数誤差)を持った状態からルー
プのフィードバック制御により引き込みを行うため、更
に周波数引き込み範囲を広げるには、ある程度長いプリ
アンブル領域が必要となり、磁気記録再生装置のフォー
マット効率を悪化させる問題があった。
に周波数引き込み範囲を広くして高密度記録と信頼性を
高める情報記録再生装置、信号復号回路及び方法を提供
することを目的とする。
1)図1は本発明の原理説明図である。本発明は、情報
を磁気記録媒体上に記録して再生する情報記録再生装置
であり、図1(A)のように、再生データの先頭領域か
ら位相オフセット及び周波数オフセットを検出して初期
補正するタイミングリカバリ部100を設けた特徴とす
る。
トとは、タイミングリカバリ部(タイミング再生ルー
プ)の動作を開始するときの初期位相誤差のことであ
る。また周波数オフセットとは、同じくタイミングリカ
バリ部(タイミング再生ループ)の動作を開始するとき
の初期周波数誤差のことである。
クロックによりヘッド再生信号をサンプリングしたデー
タを記憶するバッファ62と、バッファ62へのデータ
書込みと並行してデータ先頭領域から位相オフセットを
検出する位相オフセット検出器70と、バッファ62へ
のデータ書込みと並行してデータ先頭領域から周波数オ
フセットを検出する周波数オフセット検出器72と、検
出された位相オフセット及び周波数オフセットの補正状
態を初期設定した後に、バッファ62からデータを読出
しながら先頭領域で周波数引き込み及び位相引き込みを
行うPLLとを備える。
域の先頭部分における誤差検出による補償を位相に対し
てのみではなく、周波数についても誤差を検出して補償
することで、位相引き込み及び周波数引き込みを短時間
で行ってプリアンブル領域を短くできると共に、周波数
の引き込み範囲を広くすることができる。
プリアンブル、シンクマーク及びユーザデータで構成さ
れたセクタデータであり、タイミングリカバリ部100
は、プリアンブルから位相誤差及び周波数誤差を検出し
て初期補正する。
書込み終了した時点で書込データの先頭からの読出しを
開始する。本発明では、バッファに一時記憶する分だけ
遅延が起きるが、プリアンブル領域が短くできることを
考慮すると、バッファ遅延は実質的に無視できる。
セットのみを検出して補償してもよい。即ち、情報を磁
気記録媒体上に記録して再生する情報記録再生装置に於
いて、再生データの先頭領域から周波数誤差を検出して
初期補正するタイミングリカバリ部を設けた特徴とす
る。
磁気記録媒体上に記録して再生する信号復号回路を提供
する。この信号復号回路は、再生データの先頭領域から
位相誤差及び周波数誤差を検出して初期補正するタイミ
ングリカバリ部を備えたことを特徴とする。尚、信号復
号回路の詳細は、情報記録再生装置と基本的に同じにな
る。
報を磁気記録媒体上に記録して再生する情報記録再生方
法を提供する。この情報記録再生方法は、再生データの
先頭領域から位相誤差及び周波数誤差を検出し、検出し
た位相誤差及び周波数誤差をなくすように再生データを
初期補正することを特徴とする。
ロックによりヘッド再生信号をヘッド再生信号を離散化
したデータをバッファに書込み、バッファへのデータ書
込みと並行してデータの先頭領域から位相誤差を検出
し、バッファへのデータ書込みと並行してデータ先頭領
域から周波数誤差を検出し、位相誤差及び周波数誤差の
補正状態を初期設定した後に、バッファからデータを読
出しながら先頭領域で位相引き込み及び周波数引き込み
を行う、ことを特徴とする。
クマーク及びユーザデータで構成されたセクタデータで
あり、プリアンブルから位相誤差及び周波数誤差を検出
して初期補正する。バッファは、再生データの先頭領域
の書込み終了した時点で書込みデータの先頭からの読出
しを開始する。
セットのみを検出して補償してもよい。即ち、情報を磁
気記録媒体上に記録して再生する情報記録再生方法に於
いて、再生データの先頭領域から周波数誤差を検出し、
検出された周波数誤差をなくすように再生データを初期
補正することを特徴とする。
よりヘッド再生信号を離散化したデータをバッファに書
込み、バッファへのデータ書込みと並行してデータ先頭
領域から周波数誤差を検出し、周波数誤差の補正状態を
初期設定した後に、バッファからデータを読出しながら
先頭領域で位相引き込み及び周波数引き込みを行う。
(情報記録再生装置その2)本発明は、ヘッドで読み出
されたアナログ波形から、ディジタルデータを復号する
際に最適な判定タイミングを再生するタイミングリカバ
リ部(ディジタルPLLで構成されるタイミング再生ル
ープ)で、サンプリングされた信号から最適なタイミン
グとの位相誤差を検出して補正する。
ード/ライトする最小単位はセクタと呼ばれ、プリアン
ブル、シンクバイトに続きデータが記録される。プリア
ンブルは、周期的なデータパターンが書き込まれ、ヘッ
ドから読み出されたリード波形は正弦波となる。この周
期波形を読み出しながら、タイミング再生ループの同期
を確立する。
込まれている。リードチャネルLSIは、このシンクバ
イトでデータの先頭位置を認識し、データのバイト単位
の同期を確立する。また、低S/Nのリード信号でも、
安定したタイミング再生ループの安定した動作を得るた
めに、プリアンブルで定常位相誤差を低減する必要があ
る。
上に記録して再生する情報記録再生装置に於いて、固定
クロックによりオーバーサンプリングされた信号を補間
してシンボルレートにダウンサンプリングする補間フィ
ルタを備えたタイミングリカバリ部(タイミング再生ル
ープ)と、セクタ内のプリアンブル区間におけるリード
波形を周期波形として扱い、周期的なリファレンス信号
とサンプル信号の相関から信号ポイントとサンプリング
ポイントとの位相誤差を検出し、検出した位相誤差によ
りタイミングリカバリ部を補正してループ動作を開始さ
せる位相オフセット検出器とを備えたことを特徴とす
る。
して、リファレンスとなる正弦信号又は余弦信号とサン
プリング信号の積を、リファレンス正弦信号の周期の整
数倍長の区間で加算平均して求める。
フセット)の検出によれば、複数サンプルの加算平均で
相関を求めることで、位相誤差を検出する際にノイズ影
響を抑えることができる。また信号判定によるレベル比
較が不要なため、判定誤りによる位相誤差の変化が生じ
にくい。
グリカバリ部は、補間フィルタから出力されたシンボル
レートのサンプリング信号と判定器からのシンボル判定
信号との位相誤差を検出する誤差検出器と、誤差検出器
からの位相誤差を積分するループフィルタと、ループフ
ィルタの出力を積分して位相誤差をなくすように補間フ
ィルタの係数を制御するアキュームレータとを備え、位
相オフセット検出器で検出した位相誤差によりアキュー
ムレータを初期化してゼロ位相スタートを行わせる。
信号で初期位相誤差を算出するために、正確な初期位相
誤差をフィードバックすることができ、ループの引き込
みが早くなる。
て再生する情報記録再生装置に於いて、固定クロックに
よりオーバーサンプリングされた信号を補間してシンボ
ルレートにダウンサンプリングする補間フィルタを備え
たタイミングリカバリ部と、セクタ内のプリアンブル区
間におけるリード波形を周期波形として扱い、周期波形
のリファレンス信号とシンボルレートに対しオーバーサ
ンプリングしたサンプリング信号の相関から信号ポイン
トとサンプリングポイントとの位相誤差を検出して補正
し、補正した位相誤差によりタイミングリカバリ部を補
正して動作を開始させる位相オフセット検出器とを備え
たことを特徴とする。
ングによる位相補正が加わるので、シンボルレートでの
判定時の誤差を最小にできる。勿論、正確な初期位相誤
差をフィードバックすることで、ループの引き込みが早
くなる。
ンス信号を正弦信号とした場合、オーバーサンプリング
したサンプリング信号との相関から検出された位相誤差
に正弦信号の位相をシフトして補正する。
ス信号を余弦信号とした場合、オーバーサンプリングさ
れたサンプリング信号との相関から検出された位相誤差
に余弦信号の位相をシフトして補正しても良い。
影響が大きくなり、PR方式のターゲット応答が複雑化
し、プリアンブルパターンでの応答が非対称になり、プ
リアンブルでも多値判定器が必要とされている。そこで
本発明の位相オフセット検出器は、非対称なプリアンブ
ル波形では、プリアンブルの応答が対称となるように入
力波形の位相をシフトして、連続する2サンプルのレベ
ル比較で位相誤差を算出できるようにする。
フィルタから出力されたシンボルレートのサンプリング
信号と判定器からのシンボル判定信号との位相誤差を検
出する誤差検出器と、誤差検出器からの位相を積分する
ループフィルタと、ループフィルタの出力を積分して位
相誤差をなくすように補間フィルタの係数を制御するア
キュームレータとを備え、位相オフセット検出器で検出
した位相誤差によりアキュームレータを初期化してゼロ
位相スタートを行わせる。
ード動作間のシンボルレートの周波数の差である周波数
オフセット(初期周波数誤差)は、高密度記録化に伴っ
て増加しつつあり、引き込み時間と定常位相誤差の増加
させる要因となっている。
録して再生する情報記録再生装置にあっては、固定クロ
ックによりオーバーサンプリングされた信号を補間して
シンボルレートにダウンサンプリングする補間フィルタ
を備えたタイミングリカバリ部と、プリアンブル区間を
正弦波で近似したリード波形の整数倍長で複数のブロッ
クに分割し、各ブロック毎にサンプリング波形とリファ
レス波形との位相誤差を求め、所定ブロック数に亘る位
相誤差の変化率から初期周波数誤差(周波数オフセッ
ト)を検出し、検出した初期周波数誤差によりタイミン
グリカバリ部を補正してループ動作を開始させる周波数
オフセット検出器とを備えたことを特徴とする。
で、予め周波数オフセットを検出し、この値でループフ
ィルタを初期化することで、周波数オフセットの引き込
み量がゼロ状態でループを引き込むことができ、定常位
相誤差及び引き込み時間を改善できる。さらに、周波数
オフセットの引き込み可能レンジを広げることもでき
る。
フィルタから出力されたシンボルレートのサンプリング
信号と判定器からの判定信号との位相誤差を検出する誤
差検出器と、誤差検出器からの位相誤差を積分するルー
プフィルタと、ループフィルタの出力を積分して位相誤
差をなくすように補間フィルタの係数を制御するアキュ
ームレータとを備え、周波数オフセット検出器で検出し
た周波数誤差によりループフィルタを初期化してループ
動作を開始させる。
するタイミングリカバリ部には、オーバーサンプリング
された信号を等化するオーバーサンプリング等化器が設
けられているが、等化器係数のトレーニングに必要な判
定誤差はシンボルレートの信号であり、判定誤差をトレ
ーニングのために直接フィードバックことができない。
記録して再生する情報記録再生装置にあっては、シンボ
ルレートのリード信号を入力して非同期にオーバーサン
プリングしたサンプリング信号を出力するADコンバー
タと、オーバーサンプリングされたサンプリング信号を
波形等化するオーバーサンプリング等化器と、等化信号
を補間してシンボルレートにダウンサンプリングする補
間フィルタを備えたタイミングリカバリ部と、補間フィ
ルタの出力信号と判定器の判定信号から求めたシンボル
レートの判定誤差をオーバーサンプリング等化器のトレ
ーニングにフィードバックする時に、判定誤差をサンプ
リングレートの信号に逆補間するトレーニング回路とを
設けたことを特徴とする。
ボルレートからサンプリングレートを逆補間する信号処
理回路を備え、この信号処理回路に補間フィルタの係数
を設定する。
判定誤差を逆補間してサンプリングレートとすること
で、オーバーサンプリング等化器のトレーニングに従来
のLMS法を採用でき、判定誤差の自乗平均がゼロにな
るようにオーバーサンプリング等化器の係数をトレーニ
ングすることができる。
の判定誤差の平均とオーバーサンプリングリング等化器
の係数の総和との積がゼロになるように、ADコンバー
タの入力信号に加算する直流信号を制御して直流オフセ
ットをキャンセルする直流オフセットキャンセル制御ル
ープを設けたことを特徴とする。
ルレートの判定誤差の積の平均がゼロになるように、A
Dコンバータの入力信号の振幅を制御する自動利得制御
ループを設けたことを特徴とする。
る直流オフセットのキャンセル及び信号振幅を一定にす
る自動利得制御のフィードバックループでも、シンボル
レートの判定誤差の自乗平均がゼロになるように制御す
ることが可能になる。(信号復号回路その2)本発明
は、情報を磁気記録媒体上に記録して再生するリードチ
ャネルLSIとしての信号復号回路を提供する。この信
号復号回路は、固定クロックによりオーバーサンプリン
グされた信号を補間してシンボルレートにダウンサンプ
リングする補間フィルタを備えたタイミングリカバリ部
と、セクタ内のプリアンブル区間におけるリード信号を
周期的な信号の正弦波として近似的に扱い、この正弦波
のリファレンス信号とサンプル信号の相関からシンボル
レートとサンプリングタイミングとの位相誤差を検出
し、検出した位相誤差によりタイミングリカバリ部を補
正してループ動作を開始させる位相オフセット検出器と
を備えたことを特徴とする。
クによりオーバーサンプリングされた信号を補間してシ
ンボルレートにダウンサンプリングする補間フィルタを
備えたタイミングリカバリ部と、セクタ内のプリアンブ
ル区間におけるリード波形を周期波形として扱い、周期
波形のリファレンス信号とシンボルレートに対しオーバ
ーサンプリングしたサンプリング信号の相関から、シン
ボルレートとサンプリングタイミングとの位相誤差を検
出し、検出した位相誤差によりタイミングリカバリ部を
補正して動作を開始させる位相オフセット検出器とを備
えたことを特徴とする。
クによりオーバーサンプリングされた信号を補間してシ
ンボルレートにダウンサンプリングする補間フィルタを
備えたタイミングリカバリ部と、プリアンブル区間を正
弦波に近似したリード波形の整数倍長で複数のブロック
に分割し、各ブロック毎にサンプリング波形とリファレ
ンス波形との位相誤差を求め、所定ブロック数に亘る位
相誤差の変化率から周波数誤差を検出し、検出した周波
数誤差によりタイミングリカバリ部を補正してループ動
作を開始させる周波数オフセット検出器とを備えたこと
を特徴とする。
リード信号を入力して非同期にオーバーサンプリングし
たサンプリング信号を出力するADコンバータと、オー
バーサンプリングされたサンプリング信号を波形等化す
るオーバーサンプリング等化器と、等化信号を補間して
シンボルレートにダウンサンプリングする補間フィルタ
を備えたタイミングリカバリ部と、補間フィルタの出力
信号と判定器の判定信号から求めたシンボルレートの判
定誤差をオーバーサンプリング等化器のトレーニングに
フィードバックする時に、判定誤差をサンプリングレー
トの信号に逆補間するトレーニング回路とを備えたこと
を特徴とする。
レートの判定誤差の平均とオーバーサンプリングリング
等化器の係数の総和との積がゼロになるように、前記A
Dコンバータの入力信号に加算する直流信号を制御して
直流オフセットをキャンセルする直流オフセットキャン
セル制御ループを設けたことを特徴とする。
レートの判定誤差の積の平均がゼロになるように、AD
コンバータの入力信号の振幅を制御する自動利得制御ル
ープを設けたことを特徴とする。尚、本発明の信号復号
回路における詳細は、情報記録再生装置の場合と同じに
なる。 (情報記録再生方法その2)本発明は、情報記録再生方
法を提供する。即ち、本発明は、情報を磁気記録媒体上
に記録して再生し、再生されたリード信号を固定クロッ
クによりオーバーサンプリングして等化した後に補間し
てシンボルレートにダウンサンプリングして判定するタ
イミングリカバリ部を備えた情報記録再生方法に於い
て、セクタ内のプリアンブル区間におけるリード波形を
周期波形として扱い、周期波形のリファレンス波形とサ
ンプル波形の相関から信号ポイントとサンプリングポイ
ントとの位相誤差を検出し、検出した位相誤差によりタ
イミングリカバリ部を補正してループ動作を開始させ
る、ことを特徴とする。
録して再生し、再生されたリード信号を固定クロックに
よりオーバーサンプリングして等化した後に補間してシ
ンボルレートにダウンサンプリングして判定するタイミ
ングリカバリ部を備えた情報記録再生方法に於いて、セ
クタ内のプリアンブル区間におけるリード波形を周期波
形として扱い、周期波形のリファレンス信号とシンボル
レートに対しオーバーサンプリングしたサンプリング信
号の相関から信号ポイントとサンプリングポイントとの
位相誤差を検出し、検出した位相誤差によりタイミング
リカバリ部を補正して動作を開始させる、ことを特徴と
する。
録して再生し、再生されたリード信号を固定クロックに
よりオーバーサンプリングして等化した後に補間してシ
ンボルレートにダウンサンプリングして判定するタイミ
ングリカバリ部を備えた情報記録再生方法に於いて、プ
リアンブル区間を正弦波に近似したリード波形の整数倍
長で複数のブロックに分割し、各ブロック毎にサンプリ
ング波形とリファレス波形との位相誤差を求め、所定ブ
ロック数に亘る位相誤差の変化率から周波数誤差を検出
し、検出した周波数誤差によりタイミングリカバリ部を
補正してループ動作を開始させる、ことを特徴とする。
尚、本発明の情報記録再生方法における詳細は、情報記
録再生装置の場合と同じになる。 (等化器トレーニング方法)本発明は、等化器トレーニ
ング方法を提供する。即ち本発明は、情報を磁気記録媒
体上に記録して再生し、再生されたリード信号を固定ク
ロックによりオーバーサンプリングして等化器で等化し
た後に補間フィルタで補間してシンボルレートにダウン
サンプリングして判定する情報記録再装置の等化器トレ
ーニング方法に於いて、補間された信号と判定信号から
求めたシンボルレートの判定誤差を等化器のトレーニン
グにフィードバックする時に、判定誤差をサンプリング
レートの信号に逆補間することを特徴とする。
に、シンボルレートの判定誤差の平均とオーバーサンプ
リング等化器の係数の総和との積がゼロになるように、
オーバーサンプリング前の入力信号に加算する直流信号
を制御して直流オフセットをキャンセルすることを特徴
とする。
に、シンボルレートの判定誤差の積の平均がゼロになる
ように、オーバーサンプリング前の入力信号の振幅を制
御することを特徴とする。尚、本発明の等化器トレーニ
ング方法における詳細は、情報記録再生装置の場合と同
じになる。
が適用されるハードディスクドライブのブロック図であ
る。図2において、ハードディスクドライブは、SCS
Iコントローラ10、ドライブコントロール12及びデ
ィスクエンクロージャ14で構成される。勿論、ホスト
とのインタフェースはSCSIコントローラ10に限定
されず、適宜のインタフェースコントローラが使用でき
る。
(メインコントロールユニット)16、制御記憶として
使用されるDRAMもしくはSRAMを用いたメモリ1
8、制御プログラムを格納するフラッシュメモリなどの
不揮発性メモリを使用したプログラムメモリ20、ハー
ドディスクコントローラ(HDC)22及びデータバッ
ファ24が設けられる。
インタフェースロジック26、DSP28、リードチャ
ネル(RDC)30及びサーボドライバ32が設けられ
る。更にディスクエンクロージャ14にはヘッドIC3
4が設けられ、ヘッドIC34に対し記録ヘッドと再生
ヘッドを備えた復号ヘッド36−1〜36−6を接続し
ている。
スク38−1〜38−3の各記録面に対し設けられ、V
CM40によるロータリアクチュエータの駆動で磁気デ
ィスク38−1〜38−3の任意のトラック位置に移動
される。磁気ディスク38−1〜38−3はスピンドル
モータ42により一定速度で回転される。SCSIコン
トローラ10のハードディスクコントローラ22には、
フォーマッタやECC処理部を設けられる。
6とデータ再生部48が設けられる。データ再生部48
は、ハードディスクコントローラ22からCRC符号と
ECC符号が付加されたデータを入力し、PLLによる
クロック再生を安定化するためのRLL符号化を行った
後に、磁化反転が隣接する箇所で反転間隔を多少広げる
ための書込補償を行い、そしてドライバによりヘッドI
C34を駆動して記録ヘッドへのガイド電流を発生し、
媒体上に記録する。
蔵したプリアンプにより増幅された再生ヘッドからのア
ナログ電圧を入力してデータを復調する。復調したデー
タは、ハードディスクコントローラ22に送られ、EC
C復号によるエラー訂正とCRC復号による検査処理を
経て復号データとして出力される。
00を備えた図2のデータ再生部48のブロック図であ
る。
れたヘッド再生信号は、可変利得アンプ(VGA)5
0、ローパスフィルタとして機能するCTフィルタ5
2、ADコンバータ54を経由してディジタル信号に変
換された後、FIRフィルタ56で波形等化を受け、等
化済み信号としてセクタ単位でバッファ62に書き込ま
れる。
得を制御し、ヘッド再生信号を一定振幅に補正する。ま
たADコンバータ54は、クロック発振器60からのク
ロックによりヘッド再生信号をサンプリングして離散化
することにより、ディジタル信号に変換している。この
サンプリングのためのクロック発振器60からのクロッ
クは、ヘッド再生信号と非同期の固定クロックとなる。
は、セクタデータ先頭のプリアンブル領域の書込みが終
了した時点で書込データの先頭からの読出しが開始さ
れ、等化済信号xとしてFIR補間フィルタ64に入力
される。
定器66,誤差検出器76、ループフィルタ74及びデ
ィジタルアキュームレータ65を含むループは、ディジ
タルPLLを構成している。このディジタルPLLは、
まず、電圧制御されないクロック発振器60からのフリ
ー・ランニングのクロックによりADコンバータ54を
駆動し、非同期にサンプリングする。また誤差検出器7
6及びループフィルタ74は従来と同じでよいが、VC
Oは、ディジタルアキュームレータ65と補間フィルタ
64で置き換える。ディジタルアキュームレータ65
は、積分動作を行い、一方、FIR補間フィルタ64は
シンボルレートに同期したサンプルを行うリ・サンプラ
として動作する。
ィルタ64の組み合わせによりディジタルVCO75が
構成され、全体的な動作は従来のPLLと同じになる。
ついてビタビアルゴリズムにより正しい信号y∧を判定
し、RLL復号器68でRLL復号を行って、ハードデ
ィスクコントローラ側に出力する。
は、更に位相オフセット検出器70と周波数オフセット
検出器72が設けられている。
ータ54から出力されるセクタデータ先頭のプリアンブ
ル領域を入力して位相オフセット(初期位相誤差)Δτ
0を検出し、この検出した位相オフセットΔτ0をディジ
タルアキュームレータ65にプリセットする。
コンバータ54から出力されるセクタデータ先頭のプリ
アンブル領域を入力して周波数オフセット(初期周波数
誤差)Δf0を検出し、この検出した周波数オフセット
Δf0をループフィルタ74にプリセットする。
りディジタルアキュームレータ65に位相オフセットΔ
τ0がプリセットされ、また周波数オフセット検出器7
2の検出処理によりループフィルタ74に周波数オフセ
ットΔf0がプリセットされると、バッファ62はプリ
アンブル領域の書込み終了時点で、書込みの済んだデー
タの先頭からの読出しを開始する。
期して、誤差検出器76、ループフィルタ74、ディジ
タルVCO75を構成するディジタルアキュームレータ
65とFIR補間フィルタ64によるディジタル的なP
LL動作により、プリアンブル領域のデータに対する位
相引き込み及び周波数引き込みを行った後、プリアンブ
ルデータに続くユーザデータに対し、サンプルレートの
サンプリング信号のタイミングを、シンボルレートとな
る正しいクロックのタイミングに追従させるためのタイ
ミングリカバリが行われる。
0に設けている周波数オフセット検出器72の実施形態
を、位相オフセット検出器70と共に示している。
データ出力について、レジスタ78にn個のサンプルデ
ータa(0)〜a(n)が保持される。このレジスタ7
8に保持されたサンプルデータa(0)〜a(n)は位
相オフセット検出器70に入力され、位相オフセットΔ
τ0が検出される。
ン波形とみなすと、位相オフセット検出器70にあって
は、各サンプル点での位相誤差Δτ(i)を次式を使用
して求めることができる。
器70にあってはn個の位相誤差の平均値を求め、これ
を位相オフセットΔτ0としてループフィルタに出力す
る。
レジスタ80、減算器82−1〜82−m、及び平均演
算器84で構成される。位相誤差レジスタ80には、位
相オフセット検出器70でn個のサンプル点ごとに算出
されたm個の位相オフセット平均値Δτ(0)〜Δτ
(m)が保持される。ここでi番目の位相オフセット平
均値をΔτ(i)とすると、このときの周波数オフセッ
トΔf(i)は次式で求められる。
(2)式に従ってそれぞれの周波数オフセットΔf
(0)〜Δf(n−1)を算出する。減算器82−1〜
82−(m−1)の出力は平均演算器84に入力され、
各周波数オフセットの平均値を算出し、これを周波数オ
フセットΔf0としてループフィルタ74にプリセット
する。
の実施形態以外に、位相オフセットをプリアンブル領域
全体について保持しておき、その後にこれを微分して算
出するなど、他の方法も適用できる。
ブロック図であり、タイミングリカバリ部100のルー
プフィルタ74及びディジタルアキュームレータ65と
共に示している。
図3の誤差検出器76よりFIR補間フィルタ64の出
力信号yとビタビ判定器66で判定された正しい信号y
∧から求めた位相誤差Δτが入力され、また図4に示し
た位相オフセット検出器70と周波数オフセット検出器
72で検出された位相オフセットΔτ0ディジタルアキ
ュームレータ65にプリセットされ、周波数オフセット
Δf0がループフィルタ74にプリセットされる。
タの読出しが開始されると、ループフィルタ74及びデ
ィジタルアキュームレータ65はプリセットされた位相
オフセットΔτ0によりゼロ位相スタートによる位相引
き込みを行い、またループフィルタ74にプリセットさ
れた周波数オフセットΔf0により誤差を補正した周波
数引き込みを行い、素早くタイミングリカバリのための
安定したPLLループ動作に入る。
88−1〜88−kを備え、乗算器90−1〜90−k
により係数テーブル86で与えられる位相誤差Δμに応
じたタップ係数C0〜Ckを乗算した後、加算器92−
2〜92−kで総和をとって、シンボルレートの正しい
タイミングとした信号yを出力する。
相引き込みに加え、周波数オフセットΔf0による周波
数引き込みが、バッファ62から読み出されたセクタデ
ータのプリアンブルに対し行われるため、従来の位相オ
フセットのみのプリセットしたタイミングリカバリに比
べ、本来のクロックに対し、再生データに周波数オフセ
ットが起きていても、短時間で本来のクロックに同期し
たタイミング状態への位相及び周波数引き込みを早く行
うことができる。
リカバリによる動作のタイムチャートである。図6
(A)はADコンバータ54の出力であり、セクタデー
タの先頭部分を示しており、プリアンブル94に続いて
シンクマーク96が設けられ、その後ろにユーザデータ
98が続いている。
は、バッファ62に書き込まれると同時に、位相オフセ
ット検出器70及び周波数オフセット検出器72に入力
され、図6(C)のプリアンブル94の先頭部分で位相
オフセット算出101が行われ、これに並行して図6
(D)のようにプリアンブル94の全領域を使用して周
波数オフセット算出102が行われる。
書込みが終了した時で、ディジタルアキュームレータ6
5には検出された位相オフセットΔτ0がプリセットさ
れ、またループフィルタ74には検出された周波数オフ
セットΔf0がプリセットされ、それぞれのオフセット
の補正条件が初期設定される。
出力のプリアンブル94の書込みが終了すると、その後
の書込みに並行して書込済みのセクタデータの先頭、即
ち図6(B)のようにプリアンブル94−1からの読出
しによるバッファ出力が開始される。
イミングリカバリ部100が動作し、位相オフセットΔ
τ0及び周波数オフセットΔf0のプリセットにより、位
相オフセット及び周波数オフセットの両方について、誤
差をなくしたゼロ状態とした位相引き込み104を開始
し、その後、プリアンブル94−1のデータを使用して
周波数・位相引き込み106を行う。
時点の位相オフセット及び周波数オフセットの両方を補
正した状態でのゼロスタートによる引き込み動作によ
り、周波数及び位相を本来のクロックのタイミングに合
わせる引き込み動作を短時間で完了することができる。
ンブル94,94−1の長さは、図41(A)に示した
従来のタイミングリカバリ部による位相オフセットのみ
の補正状態によるフェーズゼロスタートのプリアンブル
1222に対し、プリアンブルのデータ長が短いデータ
長のフォーマット構成となっている。
よると、セクタデータ先頭のプリアンブルを短くできる
ため、磁気ディスク全体としてのフォーマット効率を高
めることができるるプリアンブル94−1のデータによ
る周波数・位相引き込み106が完了すると、これに続
くシンクマーク96−1及びユーザデータ98−1につ
いては、誤差検出器76からの位相情報に基づくFIR
補間フィルタ64の補間動作で、サンプリングデータの
サンプルタイミングを、シンボルレートとなる本来のク
ロックにおける周波数及び位相に追従させるPLL動作
がディジタル的に実行される。
再生信号に位相オフセットが発生した場合の信号波形図
であり、左側にプリアンブル領域の先頭部分の波形を示
し、右側にプリアンブル領域の終端部分の波形を示し、
中間は省略している。
器60からの固定クロックによる正しいタイミングで得
られるヘッド再生信号110を破線で表わし、これに対
し位相オフセットを持ったヘッド再生信号112を実線
で表わしている。
クにより時間軸に一定間隔で示した縦線のタイミングで
ヘッド再生信号をサンプリングしており、このため位相
オフセットのない正しいヘッド再生信号110の白丸の
サンプル点の値に対し、位相オフセットΔτを持った実
際のヘッド再生信号112は三角のサンプル点の値とな
ってしまう。
で、この位相オフセットΔτを検出してループフィルタ
74にプリセットしてFIR補間フィルタ64によって
補間処理を行わせることで、例えば図7(A)の先頭の
位相オフセットを持つヘッド再生信号112のサンプル
点S1を、正しいクロックタイミングとしたときの白丸
のサンプル点S1'となるように補間処理を行ってい
る。
再生信号について、周波数オフセットがあった場合の信
号波形図であり、左側にプリアンブル領域の先頭部分の
波形を示し、右側にプリアンブル領域の終端部分の波形
を示し、中間は省略している。
数オフセットがない場合の信号波形であり、これに対し
実際に得られた実線のヘッド再生信号114が例えばマ
イナスの周波数オフセットΔfを持っていたとすると、
例えばプリアンブル領域の先頭で一致している波形がプ
リアンブル領域の終端に向かうに従って位相ずれが増加
する波形となる。
周波数オフセット検出器72で検出してループフィルタ
74にプリセットし、FIR補間フィルタ64で補間処
理を行わせることで、例えば図7(B)の先頭から5番
目の周波数数誤差のあるヘッド再生信号114の三角の
サンプル点S5を、周波数オフセットΔfに応じた白丸
のサンプル点S5'となるように補間している。
施形態のブロック図であり、バッファ62をFIRフィ
ルタ56の前段に設け、波形等化前の信号を書き込むよ
うにしたことを特徴とする。これ以外の構成及び動作は
図3の実施形態と同じである。
信号に対しクロック同期となるデータ再生部48に本発
明のタイミングリカバリ部を設けた他の実施形態のブロ
ック図でである。
電圧はヘッドICのプリアンプによって増幅した後、可
変利得アンプ(VGA)50、CTフィルタ52、AD
コンバータ(ADC)54を経由してディジタル信号に
変換される。続いてFIRフィルタ56によって波形等
化を行った後、ビタビ判定器66で復号を行い、更に復
号されたデータはRLL復号器68で復号される。
器76、ループフィルタ74及びクロック発振器60−
1によりADコンバータ54でヘッド再生信号をサンプ
リングするクロックのタイミングを制御するPLLを構
成している。また可変利得アンプ(VGA)50には利
得制御器58−12が設けられ、利得を制御して振幅を
補正する。
リカバリ部65は、FIRフィルタ56の出力信号yと
ビタビ判定器66からの判定値y∧を用いて位相誤差Δ
τを求め、この位相誤差をなくすようにクロック発振器
60−1の発振周波数を制御する。これによりADコン
バータ54のサンプリング位置が制御されるフィードバ
ックループが形成される。
6の出力信号yとその判定値y∧を用いて求め、ゲイン
エラーをなくすように利得制御器58−1の制御電圧を
調整して可変利得アンプ(VGA)50により振幅補正
を行う。
オフセット検出器70と周波数オフセット検出器72が
設けられる。位相オフセット検出器70は、ADコンバ
ータ54から出力されるセクタデータ先頭のプリアンブ
ル領域を入力して位相オフセットΔτ0を検出し、この
検出した位相オフセットΔτ0をループフィルタ74に
プリセットする。
コンバータ54から出力されるセクタデータ先頭のプリ
アンブル領域を入力して周波数オフセットΔf0を検出
し、この検出した周波数オフセットΔf0をループフィ
ルタ74にプリセットする。
セット検出器72の検出処理によりループフィルタ74
に位相オフセットΔτ0および周波数オフセットΔf0の
プリセットが済むと、誤差検出器76及びループフィル
タ74によるPLL動作により、電圧制御発振器60−
1においてプリアンブル領域のデータに対する位相引き
込み及び周波数引き込みを行った後、プリアンブルデー
タに続くユーザデータに対し、ヘッド再生信号にクロッ
クの周波数及び位相に追従させるためのタイミングリカ
バリ動作が行われる。
フセット検出器72の構成及び動作は図3の実施形態と
基本的に同じになる。
ートの詳細)図10は、本発明による信号補間型のタイ
ミング再生を行うタイミングリカバリ部を備えた他の実
施形態のブロック図である。
たリード信号は、可変利得アンプ(VGA)50、ロー
パスフィルタとして機能するCTフィルタ(連続時間フ
ィルタ)52を通過後、クロック発振器60からの固定
クロックにより動作するADコンバータ54で非同期に
サンプリングされてディジタル信号に変換された後、セ
クタ単位でバッファ62に書き込まれる。
は、セクタデータ先頭のプリアンブル領域の所定位置ま
での書込みが終了した時点で書込データの先頭からの読
出しが並行して開始され、FIRフィルタ56による等
化済み信号としてFIR補間フィルタ64に入力され
る。
定器66、誤差検出器76、ループフィルタ74及びデ
ィジタルアキュームレータ65を含むループは、ディジ
タルPLLを構成している。これは図42の従来のPL
Lをディジタル化したもので、VCOを除き容易にディ
ジタル化できる。
制御されないクロック発振器60からのフリー・ランニ
ングの固定クロックによりADコンバータ54を駆動
し、非同期にサンプリングする。
4は従来と同じでよいが、VCOは、ディジタルアキュ
ームレータ65とFIR補間フィルタ64で置き換え
る。ディジタルアキュームレータ65は、従来のVCO
に設けている積分器と同じ動作を行い、一方、FIR補
間フィルタ64はシンボルレートに同期したサンプルを
行うリ・サンプラとしての役割を果たす。
IR補間フィルタ64の組み合わせによりディジタルV
CO75が構成され、従来のVCOとVCOにより制御
されるADコンバータの組み合わせと同じになり、その
ため、PLLの全体的な動作は変わりない。
のシンボルレートに対し早いサンプリングレートとなる
オーバーサンプリングを行っている。このオーバーサン
プリングのため、クロック発振器60は、シンボルレー
トの周波数に対し数パーセント程度高いクロック周波数
を発振している。
は、タイミングリカバリ部100によってタイミングリ
カバリされたシンボルレートのタイミングをもつ等化済
みの信号yについてビタビアルゴリズムにより正しい信
号y∧を判定し、RLL復号器68でRLL復号を行っ
て、ハードディスクコントローラ側に出力する。
には、位相オフセット検出器70と周波数オフセット検
出器72が設けられている。
ータ54から出力されるセクタデータ先頭のプリアンブ
ル領域を入力して位相オフセット(初期位相誤差)Δτ
を検出し、この検出した位相オフセットΔτをディジタ
ルアキュームレータ65にプリセットして初期化するこ
とで、ディジタルPLLループでのゼロ位相スタートに
よりループ引き込みを早くする。
コンバータ54から出力されるセクタデータ先頭のプリ
アンブル領域を入力して周波数オフセットΔfを検出
し、この検出した周波数オフセットΔfをループフィル
タ74にプリセットする。
セット検出器72の検出処理によりディジタルアキュー
ムレータ65に対する位相オフセットΔτのプリセット
及びループフィルタ74に対する周波数オフセットΔf
のプリセットが済むと、バッファ62はプリアンブルの
書込み終了時点で、書込みの済んだデータの先頭からの
読出しを開始する。
期して、誤差検出器76、ループフィルタ74、ディジ
タルアキュームレータ65及びFIR補間フィルタ64
によるディジタル的なPLL動作により、プリアンブル
領域のデータに対する位相引き込み及び周波数引き込み
を行った後、プリアンブルデータに続くユーザデータに
対し、シンボルレートの正しいクロックの周波数及び位
相に追従させるためのタイミングリカバリが行われる。
Rフィルタ56にフィードバックしてトレーニングする
トレーニング回路116を設けている。トレーニング回
路116は、シンボルレートの判定誤差を等化器として
機能するFIRフィルタ56にトレーニングのためにフ
ィードバックする時に、この判定誤差をサンプリングレ
ートの判定誤差に逆補間する。またプリアンブル信号区
間については、その時の判定誤差がトレーニングに使用
されないように拘束条件を設定している。
18、DAコンバータ120及びアナログ加算器122
によって、ADコンバータ54の入力信号に重畳される
直流オフセットをゼロとするように制御する直流オフセ
ットキャンセルの制御ループを設けている。この直流オ
フセットキャンセルのループ制御は、後の説明で明らか
にするように、判定誤差の平均とFIRフィルタ56の
タップ係数の総和との積がゼロとなるように制御する。
DAコンバータ126によって、ADコンバータ54に
対する入力信号の振幅を一定に保つように利得制御器5
8によって可変利得アンプ50を制御するAGC制御ル
ープを設けている。このAGCループ制御は、後の説明
で明らかにするように、FIR補間フィルタ64の出力
と判定誤差の積の平均がゼロとなるように制御する。
リカバリ部100に対応したADコンバータ54、FI
Rフィルタ56、FIR補間フィルタ64、誤差検出器
76、ループフィルタ74、ディジタルアキュームレー
タ65、及び位相オフセット検出器70の部分を取出し
ており、FIR補間フィルタ64については係数テーブ
ル86を取出して示している。
70及びFIR補間フィルタ64の回路構成の実施形態
である。FIR補間フィルタ64は、カスケード接続さ
れた遅延回路130−1〜130−7、入力信号及び各
遅延出力とタップ係数C4〜C-3を乗算する乗算器13
2−1〜132−8、及び加算器134で構成される。
ルタ56を構成するカスケード接続された遅延回路13
6−1〜136−7、加算器138,140,146、
乗算器142,148,セレクタ152、レジスタ14
4,150、及び演算器154で構成され、プリアンブ
ル信号の先頭の8サンプル信号を入力した時点で位相誤
差Δτを検出して出力する。
算手順は、サンプリングレートをTsとすると、次のよ
うになる。 (1)時刻kTsと次の時刻(k+1)Tsにおけるサ
ンプリング信号とリファレンス正弦信号との相関Sk及
びSk+1を求める。 (2)次の時刻(k+1)Tsにおけるサンプリング信
号とリファレンス余弦信号との相関Sk+1を次式によ
り求める。
より求める。
詳細に説明する。まず図11のADコンバータ54に対
する入力信号は
1)データ系列、h(t)は記録チャネル応答、Tはシ
ンボル周期である。
バリのためには補間フィルタは、g(mT)を出力する
必要である。しかし、ADコンバータ54はサンプリン
グ周期Tsでサンプリングしており、また位相ループに
は位相誤差μ(Tsで正規化)があり、それゆえFIR
補間フィルタ64に対する入力は
位相誤差μの関数となる。いまfμ(n)とすると、n
=−N2,…,N1はFIR補間フィルタ64のタップ
係数であり、FIR補間フィルタ64の理想的な出力
は、
サンプルタイミングの補間動作を示している。図13
(A)は入力信号として正弦波形のプリアンブル信号1
60を示しており、オーバーサンプリングによるサンプ
ルレートTsのサンプル点をもっている。このプリアン
ブル信号160はシンボルレートTのシンボル点をもつ
破線のプリアンブル信号162に対し位相誤差μをもっ
ている。
R補間フィルタ64の出力y(mT)は次のようにな
る。
タイミングで、そのとき得られている時刻−3Ts〜4
Tsのサンプル点と位相誤差μに対応した係数セットに
基づき、シンボルレートの正しいタイミングmTでのサ
ンプル点を出力し、これによってサンプルレートTsの
サンプル点はシンボルレートTとなって同期が取られ
る。
シンボルレートでのリ・サンプリングに対し、図12の
位相オフセット検出回路70は、図13(A)における
シンボルレートのプリアンブル信号162に対するオー
バーサンプリングされたサンプルレートのプリアンブル
信号160の位相誤差を検出し、時刻t=0のシンボル
点をそのときの補間出力となるt=mTとなるシンボル
レートのサンプル点のタイミングに強制的にずらすこと
で、所謂ゼロ位相スタートによるディジタルPLL動作
を行って位相引きこみを早める。
おける位相誤差の検出原理を詳細に説明する。図14
は、位相比較法による位相誤差の検出方法を説明する。
図14(A)のプリアンブル波形164は位相誤差がゼ
ロであり、これに対し図14(B)のプリアンブル波形
166は位相誤差Δθをもっている。
シンボルレートをTとすると、周期4Tであり、時刻
(k−2)T〜(k+1)Tでサンプル点(ref2)
(ref1)(−ref2)(−ref1)をもってい
る。ここでプリアンプル波形162は正弦波形及び余弦
波形とみなせることから、 (ref1)=sinθ (ref2)=cosθ となる。
164をリファレンス信号とし、これに対し図14
(B)のプリアンブル波形166をサンプリング信号と
すると、サンプリング信号の位相誤差Δθは次式で与え
られる。
クタ内のプリアンブル区間のリーダ点を周期波形、具体
的には正弦波として扱い、その相関関数から信号ポイン
トとサンプリングポイントの位相誤差Δτを検出する。
この場合の相関関数はリファレンスとなる正弦信号とサ
ンプリング信号の積をリファレンスとなる正弦信号の周
期の整数倍長の区域で加算平均して求めている。
時の相関Skの算出過程を示している。即ち図15
(A)は相関を求めるリファレンス正弦信号の周期の整
数倍長の区間の時刻(k−3)Ts〜(k+4)Tsで
あり、図15(B)に相関Skを算出するための回路ブ
ロックとしてカスケード接続した遅延回路136−1〜
136−7と積和演算器168を示している。
号Z(t)の時刻(k−3)Ts〜(k+4)Tsの信
号ポイントを遅延回路136−1〜136−7のタップ
からZ(k−3)Ts〜Z(k+4)Tsとして入力
し、またリファレンス正弦信号としてr(−3T)〜r
(−4T)=1,0,−1,0,1,0,−1,0を入
力し、両者の積和の加算平均を求めている。
号r(t)は図14(A)に示したように周期4Tのプ
リアンブル信号とみなすことができ、
から出力されるリファレンスを正弦信号とした時の相関
Skは次式で与えられる。
リングレートTsのオーバーサンプリング率aは a=T/Ts で与えられ、例えばオーバーサンプリングはシンボルレ
ートに対し、5%程度高い周波数で行われることから
(a−1)は極小さな値となる。
うにサンプリング信号Z(kTs)とリファレンス信号
r(it)は正弦波であり、時刻kTsで値が0となる
奇関数となっている。また時刻kTsから離れるにした
がってサンプリング信号Z(kTs)とリファレンス信
号r(it)の位相誤差Δτは、(i/2)aずつ、時
刻kTsより前のタイミングでは進み、反対に時刻刻k
Tsより後ろのタイミングでは遅れることになる。
ンプリングによる位相ずれは相殺され、リファレンス信
号を正弦信号とした時の相関Skは次式で近似できる。
(k+1)Tsにおける相関Sk+1の演算である。この
時刻(k+1)Tsにあってはリファレンス正弦信号r
(iT)をシンボルレートTだけシフトすることで同様
にして相関Sk+1を次式で求めることができる。
の相関を算出するための説明図である。図17にあって
は、シンボルレートTのリファレンス正弦信号170を
rsin(t)で示し、また同じくシンボルレートTのリ
ファレンス余弦信号172rcos(t)で示しており、
更にサンプリングレートTsのサンプリング信号174
をZ(t)として示している。そしてリファレンス正弦
信号170とリファレンス余弦信号172はπ/2の位
相誤差があり、且つサンプリング信号174に対し(μ
Ts)の位相誤差を生じている。
(t)=rcos(t)の余弦信号となる場合についての
相関Ckは次式で与えられる。
ファレンスを余弦信号とした場合の相関Ck+1は図16
に示したリファレンスを正弦信号とした場合と同様に次
式で表される。
説明する。リファレンスとなるプリアンブル波形は r(t)=Asinωt または r(t)=Acosωt で表される。但し、ω=2π/Tであり、Tはシンボル
レートである。
号を x(t)=A0sin(ω0t+τ) または x(t)=A0cos(ω0t+τ) とする。このプリアンブル信号x(t)は位相誤差τを
除いてほぼリファレンス信号と等しい波形とみなすこと
ができる。
信号r(t)とリードされたプリアンブル信号x(t)
を掛けた時間平均は、リファレンスのプリアンブル波形
r(t)の相関関数Cτとみなすことができ、次式で与
えられる。
サンプリングしたリファレンスのプリアンブル波形r
(iT)とリードされたプリアンブル信号x(iT)で
表すと
レートTsが等しい時の式(1)(11)(12)(1
3)(15)で与えられる時刻kでの相関Sk,Ckと次
の時刻k+1での相関Sk+1,Ck+1について正規
化された相関空間についてベクトルで表現したものであ
る。
相関(Sk,Ck)で与えられ、これに対しプリアンブ
ルパターンでは1T=1Tsの間に位相がπ/2(ra
d)に進んでベクトル178のように相関(Ck+1,
Sk+1)のベクトル178に回転する。
ルレートTsが小さいオーバーサンプリングにおける相
関(C,S)の相関空間の説明図である。このオーバー
サンプリングの場合には、相関(Ck,Sk)の一次元
に存在するベクトル176に対し、次の次元の相関(C
k+1,Sk+1)のベクトル180はシンボルレート
TとサンプリングレートTsが等しい時のベクトル17
およりオーバーサンプリングによってπ/2より少ない
位相の回転を持つ。
aは1より大きい)とすると、サンプリングレートTs
はシンボルレートTとの間に次の関係を持つ。 Ts=aT この時、時刻kTsから次の時刻(k+1)Tsでの間
での位相変化量が (1/a)(π/2) [rad] となる。
オーバーサンプリングの際のベクトル180の位相誤差
αは次のようになる。
図18のように、時刻kTsから時刻(k+1)Tsの
間に位相がπ/2[rad]に変化するのに対し、オー
バーサンプリングでは図19のように位相が(π/2−
α)[rad]に変化する。このためオーバーサンプリ
ングにおけるベクトル176とベクトル180の関係は
次式で与えられる。
る。
ると相関Ck+1は次のようになる。
kTsと時刻(k+1)Tsでのリファレンスを正弦波
とした場合の相関Sk,Sk+1からリファレンスを余
弦波とした場合の相関Ck+1を導くことができる。
シンボルレートのタイミングとなるベクトル182,1
84,186,188を示し、このシンボルレートのベ
クトルに対するオーバーサンプリングによるベクトルの
関係を示している。ここで、ベクトル182,184,
186,188のそれぞれは、ターゲットとなるプリア
ンブルのレベルRef−c,Ref−sにより表され
る。
0の相関(Ck+1,Sk+1)は次のように表され
る。
1,Sk+1)のベクトル180とターゲットのプリア
ンブルレベルで与えられる(−Ref−s,Ref−
c)のベクトル184となす角度Δτが、理想的なシン
ボルレートのタイミングに対する位相誤差となり次式で
与えられる。
は、(25)式による演算を実行して位相誤差Δτを位
相オフセットとして検出し、ディジタルアキュームレー
タ65に対するリセットでゼロ位相スタートによるディ
ジタルPLL動作を行わせる。
延回路136−1,136−3,136−5,136−
7からの出力(−1,1,−1,1)を、リファレンス
正弦信号とサンプリング信号との積として加算器138
に入力してその和を求め、リファレンスを正弦波形とし
た時の相関Skを出力する。
得られる、リファレンス正弦信号とサンプリング信号の
積として加算器140に入力して加算し、相関Sk+1
を出力する。
42,148、加算器146,144、レジスタ150
は、(23)式の演算を実行して時刻(k+1)Tsに
おけるリファレンスを余弦信号とした場合の相関Ck+
1を求める。
(k+1)Tsにおける相関Sk+1と続いて算出され
た相関Ck+1を逐次選択して入力し、前記(25)式
の演算を実行して目標とするシンボルレートに対するオ
ーバーサンプリングされたサンプリング信号の位相誤差
Δτを算出して図11のディジタルVCO75に設けて
いるディジタルアキュームレータ65にプリセットす
る。
70にあっては、FIR型の補間フィルタを構成してい
るカスケード接続した遅延回路136−1〜136−7
のタップから加算器138,140を使用して相関S
k,Ckを算出し、これに続く演算器154までの回路
により次のシンボルの位相誤差Δτを算出してディジタ
ルVCOのディジタルアキュームレータ65を初期化す
ることにより、ディジタルPLLでの初期位相誤差を0
[rad]に近づけ、プリアンブル信号を使用したタイ
ミングリカバリのための位相引き込みを早くすることが
できる。
平均によって相関Sk,Sk+1を求めていることでノ
イズの影響を抑えることができる。またデータの判定結
果を必要としないため、位相誤差の検出に誤りが生じに
くい。
ィジタルPLLループにあっては、オーバーサンプリン
グによる補正が加わるため、シンボルレートでの判定時
での誤差を最低にできる。
FIR補間フィルタ64と同じタイミングの使用で位相
誤差Δτを算出するため、正確な位相誤差をフィールド
バックすることができ、これによってディジタルPLL
ループの引き込みを早めることができる。
ブル波形が正弦波あるいは余弦波となる対象波形を扱っ
ているが、プリアンブル波形が非対称となる場合には、
上記(9)式の比較法により位相誤差Δθを算出する。
いて、例えば図14(A)の正弦波における時刻kTと
1つ前の時刻(k−1)Tの2つのサンプル点のよう
に、リファレンスが対照となるようにベクトルの回転を
加え、即ち位相をシフトさせ、対称となった連続する2
つのサンプルについて、レベル比較法による前記(9)
式から位相誤差Δθを算出する。
1は、図10の実施形態におけるタイミングリカバリの
際に周波数オフセットを検出して初期設定することによ
りループ引き込みを行うタイミングリカバリ(タイミン
グ再生ループ)の部分を取り出したブロック図である。
ロック発振器60、バッファ62、FIRフィルタ5
6、FIR補間フィルタ64、誤差検出器76、ループ
フィルタ74、ディジタルアキュームレータ65、更に
FIR補間フィルタ64から取り出した係数テーブル8
6を備えている。
ジタルPLLループは、FIRフィルタ56以降の誤差
検出器76、ループフィルタ74、ディジタルアキュー
ムレータ65、係数テーブル86、及びFIR補間フィ
ルタ64を備え、ディジタルVCO75はディジタルア
キュームレータ65、係数テーブル86、及びFIR補
間フィルタ64で構成されており、その構成及び動作は
図11,図12に示した位相誤差の検出とその初期設定
によるループ引き込みの実施形態と同じである。
し、周波数オフセットを検出して初期設定するため、周
波数オフセット検出器72が設けられている。
のプリアンブル区間のリード波形を正弦波に近似した波
形として扱い、このリード波形の整数倍長でブロックに
分割し、各ブロックごとにリファレンス波形との位相誤
差Δωkを求め、この位相誤差Δωkの変化率から周波
数オフセットΔfを検出し、検出した周波数オフセット
をループフィルタ74にプリセットして、PLL動作を
開始する際のループ引き込みを行う。
プにおける周波数オフセットの検出に基づくループ引き
込みのタイムチャートである。図24(A)は磁気ディ
スク媒体上の記録フォーマットであり、ギャップ190
に続いて、1セクタにおけるフォーマット構造を示して
いる。即ち、ギャップ190に続いてプリアンブル19
2が設けられ、続いてシンクバイト194が設けられ、
その後ろにデータ部196が設けられている。
4(B)のようにリードゲート信号E1が時刻t1でイ
ネーブルとなってリードが開始され、リード信号E1は
データ部196の後ろのギャップ190−1に入ってデ
ィスイネーブルとなる。リードゲート信号E1により磁
気ディスクから読み出されたリード信号は、図21のA
Dコンバータ54でクロック発振器60からの固定クロ
ックによりオーバーサンプリングされて、バッファ62
に格納される。
うに所定段数のシフトレジスタであり、周波数オフセッ
ト検出器72において周波数オフセットΔfの検出を行
うに必要な周波数検出時間Tfだけリード信号を遅延し
て出力する。
検出時間Tfだけ遅延したリードゲート信号E2が時刻
t2でイネーブルとなり、この時点からバッファ62に
より遅延されたリード信号のFIRフィルタ56に対す
る出力が行われ、FIRフィルタ56は時刻t2からプ
リアンブル192−1、シンクバイト194−1、デー
タ部196−1を順次入力するようになる。
信号E2の立ち上がりに同期して、図22(E)のルー
プフィルタ初期化制御信号E3が図21のループフィル
タ74に対し出力され、このとき時刻t1〜t2の周波
数検出時間Tfを通じて、周波数オフセット検出器72
において周波数オフセットΔfの検出が行われているこ
とから、この値を使ってループフィルタ74で周波数オ
フセットのプリセットによるループ引き込みが行われる
ことになる。
器72及びループフィルタ74の詳細を、他の回路ブロ
ックと共に示している。図22において周波数オフセッ
ト検出器72は、シフトレジスタ200、相関計算器2
02,206、正規化部204,208、シフトレジス
タ210、ベクトル回転部212、内積演算器214、
余弦変換器216及び増幅器218で構成されている。
タ・イネーブル信号E4で動作するセレクタ220、比
例器222、加算器224、積分器226、加算器22
8、レジスタ230、初期化制御信号E3により動作す
るセレクタ232で構成されている。
数オフセット検出器72の具体的な回路構成の実施形態
である。
オフセット検出に使用するサンプル数をnとすると、N
段の遅延回路236−1〜236−Nをカスケード接続
し、これによって所定の周波数検出時間Tfだけリード
信号を遅延して、次段の等化器として機能するFIRフ
ィルタ56に出力する。
図23の周波数オフセット検出器72に示しているシフ
トレジスタ200とシフトレジスタ210の部分を具体
的を示している。即ちシフトレジスタ200は、周波数
オフセット検出を行うサンプリング数nに対応してn段
の遅延回路238−1〜238−nをカスケード接続し
ている。
弦・正弦・相関計算部240より出力される余弦側の相
関及び正弦側の相関のそれぞれに対応して遅延回路24
2,244を設け、これに続いて遅延回路242−1〜
242−n及び244−1〜244−nをカスケード接
続している。
については、余弦・正弦・相関計算部240には図23
の相関計算機202,206と正規化部204,208
が含まれ、またベクトル回転部212はシフトレジスタ
210の遅延回路242,244の出力で固定的に決め
られており、更に内積演算器214以降は、遅延回路2
46を示すだけで、それ以降は省略している。
ト検出法を説明すると次のようになる。
トTに対しオーバーサンプリング率aによってa倍のオ
ーバーサンプリングを行っており、このサンプリングレ
ートをTsとする。このため、サンプリングレートTs
とシンボルレートTの間には次式の関係がある。
わされるとすると、次のようになる。
のときnが4の倍数であったとすると、 m=4m0 となり、(26)式は次のようになる。
ルするごとに周期4Tの正弦波がm 0周期含まれて、同
じ位相を繰り返すことになる。
出にあっては、サンプリングされたプリアンブルを図2
5のようにnサンプルごとのブロックBkに分割する。
もしリード波形の周波数オフセットΔfがΔf=0なら
ば、ブロックBkには同じ位相の正弦波が含まれる。
ΔfがΔf≠0ならば、ブロックBkに含まれる正弦波
の位相は周波数オフセットΔfに比例して変化する。こ
の周波数オフセットによるシンボルレートTの変化は、
シンボルレート周波数fsymで表わすと、周波数オフセ
ットがないときは
ンボルレートT'は
周波数の変動率αは次のように求まる。
ては、図25のように分割した各ブロックごとにリファ
レンス波形との位相誤差Δωを求め、図26のようにl
ブロック離れた2つのブロックBkとブロックBk+l
の位相誤差の変化率から周波数オフセットを検出する。
イント間の位相誤差Δωは次のようになる。
差Δωは、図27のようにブロック間の距離lに比例し
て大きくなる関係にある。
おける平均位相誤差の検出を説明する。図11、図12
に示した位相誤差を検出してディジタルアキュームレー
タ65にプリセットして行うゼロ位相スタートと同様、
プリアンブルのリード波形が正弦波となることを利用
し、周波数オフセットの検出法においても、相関関数か
らブロック内の位相誤差平均を求める。
オフセットΔfによる位相の変化はないものとする。こ
こで図28(A)のようにk番目のブロックBkに含ま
れる信号を
と正弦のリファレンス及び余弦のリファレンスとの相関
を求める。まず正弦のリファレンス信号Srefと余弦の
リファレンス信号Crefは次式で与えられる。
28(B)の波形となる。また余弦のリファレンス信号
Crefは図28(C)の波形となる。
番目のブロックに含まれるプリアンブル信号xk の位相
誤差をΔωk とすると、正弦及び余弦のリファレンス信
号との相関Csk,Cckは次のようになる。
信号xkの位相誤差をΔωkとすると、(34)式は次の
ようになる。
ンブル信号x(t)は、図28(D)の波形となる。し
たがって、位相誤差Δωkは次式で与えられる。
と、これは次式で与えられる。
ロックにおける位相誤差Δωkの変化率dωに比例す
る。言い換えれば、一定区間離れたブロックの位相誤差
Δωkの差から次式のようにして周波数オフセットΔf
を求めることができる。
ωkを代入すると次式のようになる。
円のベクトルで表わすと次のようになる。まず図29に
おけるベクトルVk,V(k+l)を次のように置く。
クトルV(k+l)の内積となる。即ち次式で与えられ
る。
率dωは比較的小さいことから、次式で近似できる。
で与えられる。
2の回路は、(46)式に従った演算を順次行って周波
数オフセットΔfを出力する。
誤差Δωkは、周波数オフセットΔfに比例して増加又
は減少する。いま図30のように、プリアンブル内にN
個のブロックが含まれているとすると、 { Δωk } 但し、0≦k<N から最小2乗法による図31の回帰直線y=ax+bを
求めれば、傾きaが周波数オフセットΔfに相当する。
ングリカバリのループでシンボルレートの周波数fを制
御するのは、ループフィルタ74の出力値Oep(t)で
ある。このループフィルタ74の出力値Oep(t)とシ
ンボルレートの周波数fとの間には次の関係がある。
が(Δf/Kv)であれば、ループ動作開始時の周波数
オフセットを補償することができる。具体的に、ループ
フィルタ74は図23に示したように、1次のローパス
フィルタで構成されていることから、ループフィルタ7
4の積分器226の出力がΔf/(Kv)となるように
初期化すればよい。
された周波数オフセットΔfを増幅器218で(1/K
v)倍して、ループフィルタ74のセレクタ232の一
方に(Δf/Kv)として入力し、図22の(E)の時
刻t2のタイミングで得られる初期化制御信号E3によ
るセレクタ232の動作で(Δf/Kv)を選択してレ
ジスタ230に読み込み、加算器228より出力される
積分器226の初期出力としてレジスタ230の(Δf
/Kv)を選択して加算器224に入力し、ループフィ
ルタ74の初期出力として次段のディジタルアキューム
レータ65に入力する。
0は、ループフィルタ・イネーブル信号E4が得られて
いないときには固定値0を選択しており、ループフィル
タ・イネーブル信号E4が得られると誤差検出器76の
出力を選択して入力するようになる。
め周波数オフセットが検出できるため、検出された周波
数オフセットによりループフィルタ74を初期化するこ
とで、周波数オフセットをゼロとした状態でプリアンブ
ル信号を入力してディジタルPLLによるループ引き込
みを行うことができ、これによって定常位相誤差及び引
き込み時間を改善できると共に、更に周波数オフセット
の引き込みレンジを広げることができる。
ーニング)図32は、図10の実施形態におけるオーバ
ーサンプリング等化器のトレーニングに関連する回路部
を取り出している。この回路部は、ADコンバータ5
4、クロック発振器60、オーバーサンプリング等化器
として機能するFIRフィルタ56、FIR補間フィル
タ64、誤差検出器76、係数テーブル86、遅延回路
248、トレーニング回路116、更に係数更新回路2
50で構成される。
グ等化器として機能し、シンボルレートに対しADコン
バータ54でオーバーサンプリングしたサンプリング信
号について波形等化を行い、FIR補間フィルタ64に
よってシンボルレートにダウンサンプリングして、図1
0のビタビ判定器66に出力している。
サンプリング等化器の係数をトレーニングするため、ト
レーニング回路115が設けられている。トレーニング
回路116には、誤差検出器76からFIR補間フィル
タ64のシンボルレート出力と、図10に示したビタビ
判定器66からのシンボル判定出力との判定誤差eを入
力する。
6から入力したシンボルレートの判定誤差eをFIRフ
ィルタ56にフィードバックするときに、オーバーサン
プリング信号への逆補間を行う。この逆補間は、後の説
明で明らかにするように、トレーニング回路116に設
けているディジタル信号処理回路でシンボルレートから
サンプリングレートへの等化誤差の補間処理を行う。
トへの等化誤差を補間処理する際に、従属型FIRフィ
ルタはタイミング再生ループで選択されたFIR補間フ
ィルタ64からのタップ係数を、遅延回路248を介し
て入力して使用する。
4とトレーニング回路116の具体例を示した回路図で
ある。図33において、FIR補間フィルタ64は基本
的に図12のゼロ位相スタートについて説明したFIR
補間フィルタと同じであるが、図12が8タップ構成で
あるのに対し、この実施形態にあっては10タップ構成
としている。
130−1〜130−9をカスケード接続し、それぞれ
のタップ側に乗算器132−1〜132−10を設け、
図32の係数テーブル86からの位相誤差μに応じたタ
ップ係数を受けて各タップ出力と乗算し、最終的に加算
器134で加算し、遅延回路252を介して誤差検出器
76にシンボルレートにダウンサンプリングした等化信
号yを出力している。
フィルタで構成されている。この従属型のFIRフィル
タは、誤差検出器76からのシンボルレートの判定誤差
eを乗算器256−1〜256−10に入力し、図32
の係数テーブル86よりFIR補間フィルタ64に与え
られるタップ係数を、遅延回路248を介して入力して
乗算している。
は、遅延回路254−1〜254−10と加算器258
−1〜258−9を交互にカスケード接続した回路の各
加算器258−1〜258−9で加算され、これによっ
てシンボルレートの判定誤差eをサンプリングレートに
逆補間して、図32の係数更新回路250に出力してい
る。
等化器として機能するFIRフィルタ56と、これに対
応して設けている係数更新回路250の一部の具体的な
回路構成であり、これに続く係数更新回路250の残り
部分は図35に示している。
化器として機能するFIRフィルタ56は、遅延回路2
60−1〜260−10をカスケード接続し、そのタッ
プ出力を乗算器262−1〜262−10に入力して、
図35の係数更新部250から与えられるタップ係数C
−5〜C4と乗算した後、加算器263で加算し、遅延
回路264を介してオーバーサンプリングしたサンプリ
ング信号の波形等化を行って、次段のFIR補間フィル
タ64に出力する。
いる係数更新回路250の部分は、プリアンブル区間に
おける係数の調整を行わないようにするプリアンブル拘
束条件を作り出している。プリアンブル拘束条件を設定
する回路部は、FIRフィルタ56の10個のタップ出
力を遅延する遅延回路266−1〜266−10に続い
て、並列的に内積器268,270、遅延回路271,
272及びスカラ積演算部274,276を設け、スカ
ラ積演算部274,276の出力及びFIRフィルタ5
6の順タップ出力をベクトル加算器278で加算し、e
ビットの10個の出力を出している。
はレジスタ296から余弦のレファレンス信号Ref−
cが与えられている。また内積器270及びスカラ積演
算器276には、レジスタ297から正弦のレファレン
ス信号Ref−sが与えられている。
て、図353のbビットの10出力分の遅延回路280
−1〜280−10が設けられ、その出力を乗算器28
4の一方に入力している。乗算器284の他方の入力に
は乗算器282の出力が与えられる。
回路116に設けている従属型FIRフィルタの出力、
即ちシンボルレートからサンプリングレートにアップサ
ンプリングされた判定誤差eが入力し、位相誤差μをゲ
インとして乗算した信号を出力している。
力分の遅延回路286−1〜286−10が設けられ、
ベクトル加算器288と遅延回路290−1〜290−
10を備えたLMSループ292に入力している。LM
Sループ292は、判定誤差が最小となるように、オー
バーサンプリング等化器として機能するFIRフィルタ
56に対するタップ係数C−5〜C4の調整を行い、遅
延回路294−1〜294−10を介してFIRフィル
タ56側に出力する。
250側に設けている内積器268の具体例であり、入
力側の遅延回路266−1〜266−10を併せて示し
ている。この内積器268は従来の遅延回路266−1
〜266−10の各タップ出力を遅延回路295で並列
的に遅延した後、レジスタ296により設定されている
余弦のリファレンスRef−nの値であるRef0〜R
ef9を乗算器298−1〜298−10で乗算した
後、加算器300で加算して内積を求めている。
ている他の内積器270についても同様であり、内積器
270にあっては、レジスタ297により設定するリフ
ァレンスが正弦となる点で相違しているだけである。
サンプリング等化器のトレーニングの詳細を説明する。
補間型のタイミング再生ループでは、信号処理は全てサ
ンプルレートTsのサンプリング周期で行う。このサン
プルレートTsはシンボルレートTより短い周期であ
る。一方、信号判定はシンボルレートTで行う。
は、FIRフィルタ56による等化及びFIR補間フィ
ルタ64による信号補間後の等化信号y∧(t)とター
ゲット応答の理想判定値の差である。そして、タイミン
グ再生ループ、AGCループ、及びオーバーサンプリン
グ等化器の適用等化は、判定誤差e(t)が最小となる
ように制御する。
る。
プリングされた信号のため、オーバーサンプリングされ
た適応等化器に直接フィードバックして、LMS法(最
小2乗法)での係数トレーニングは行うことができな
い。
レーニングループである。即ち、ADコンバータ301
でサンプリングされた信号I(t)は等化器302で波
形等化され、等化信号y(t)を判定器304に入力
し、信号を判定する。判定器304の判定値y∧は、誤
差検出器306に与えられて、(48)式で与えられる
判定誤差e(t)が求められ、この判定誤差e(t)が
最小となるように、LMS係数トレーニング回路308
が等化器302の係数を制御する。このような従来のL
MS法の係数トレーニングにあっては、次式に従ったト
レーニングを行う。
の係数トレーニングは、全てシンボルレートのサンプリ
ング周期を持つ信号の場合に実現できるが、本発明が対
象としているオーバーサンプリング信号補間型のタイミ
ング再生ループでは直接判定誤差e(t)を等化器30
2にフィードバックするトレーニングはできない。
ようにトレーニング回路116で誤差判定器76からの
判定誤差e(t)をシンボルレートからサンプリングレ
ートへ逆補間するようにしている。
型のタイミング再生ループを持つ磁気記録再生装置のチ
ャネル及びリード系を示している。即ちチャネル(伝送
路)310は、ライトヘッド312、媒体314、リー
ドヘッド316、アンプ318、可変利得アンプ50、
CTフィルタ52、ADコンバータ54、適応等化器と
して機能するFIRフィルタ56、サンプリングレート
からシンボルレートにダウンサンプリングするFIR補
間フィルタ64、ビタビ判定器66及びタイミング再生
用PLL320を備える。この内、適応等化器としての
FIRフィルタ56からビタビ判定器66までの部分が
リード信号処理系322となる。
るリードチャネル側を取り出して、各部の信号とそのレ
ートを示している。チャネル310にはシンボルレート
Tの信号xkが入力し、リード信号x(t)として加算
器324でノイズNが重畳され、アンプ318で増幅さ
れた後、加算器326で直流オフセットIofが加わ
り、その後にADコンバータ54でサンプリングされて
サンプリング信号Iとなる。
てのFIRフィルタ56で波形等化を受けて等化信号Z
となり、続いてFIR補間フィルタ64でサンプリング
レートTsからシンボルレートTへのダウンサンプリン
グの補間を受けて等化信号yとなってビタビ判定器66
に与えられ、ビタビ判定器66より判定信号y∧が得ら
れる。
補間のタイミング再生系において、ADコンバータ54
からFIR補間フィルタ64までがオーバーサンプリン
グされたサンプリングレートTsの信号を扱っており、
それ以外の部分はシンボルレートTの信号を扱ってい
る。
ング型の信号補間のタイミング再生ループにおける各信
号を次のように定義する。まずチャネル310から得ら
れるリード信号x(t)は次のようになる。
プリングされる信号即ちAD変換後のサンプリング信号
Iは、次のようになる。
て機能するFIRフィルタ56の係数であるタップ長と
フィルタ係数を次のようにする。即ち、タップ長は
等化器出力Zは次のようになる。
トを行うFIR補間フィルタ64の係数として、タップ
長を
は次のようになる。
能するFIRフィルタ56の係数トレーニング法を説明
する。まず図40に示すように、FIRフィルタ56に
ついて等化の目標となるターゲット特性(PR方式の伝
達関数)をg(T)とする。この場合、図40のFIR
フィルタ56による理想等化信号は次のようになる。
FIRフィルタ56の拘束条件を説明する。通常、等化
器の係数トレーニングは、入力信号{x,k}がランダ
ムパターンで互いの条項が無相関であることが前提とな
っている。このため、周期パターンのプリアンブル区間
でトレーニングを行うと係数が最適化されない。このた
めプリアンブル信号の区間については、トレーニングに
よって係数の値が変化しないようにする拘束条件を加え
なければならない。
出力をタップ長とフィルタ係数を用いて表わすと次のよ
うになる。
うになる。
は、プリアンブル信号によるトレーニングによって係数
値が変化しない拘束条件として(59)式及び(61)
式の拘束条件を満たせばよい。ここで
想出力y(t)の2乗誤差平均が最小となるようにトレ
ーニングを行う。このための2乗誤差は次のようにな
る。
4)式の2乗誤差は、係数{feq(i)}を変数とす
る多変数関数であり、次のようになる。但し、Cは定数
である。
るため、ラグンラジェの未定数乗数法を用いる。即ち、
2乗誤差Zの極値をとる係数を
満たす。
乗誤差mse及び(54)式の等化器出力を用いて展開
すると、次のようになる。
リングレートTsのフィルタ係数であることから、第1
項の中の
Ts、そのときの周波数オフセットがμとなるFIR補
間フィルタ64のj番目の係数である。このことを明示
するために
ようになる。
均値であることから、iとjは無相関で互いに依存する
ことがなく、時間シフトが可能である。したがって(7
1)式を時間シフトすると次のようになる。
ようになる。
ている。
明している。今、ベクトルIを
たベクトルとすると、次式で与えられる。
件であることを示している。したがって、プリアンブル
信号をトレーニング系にフィードバックしていても、プ
リアンブル(Ref−C,Ref−S)の拘束条件によ
り、プリアンブル信号では等化器の係数トレーニングは
行われない。従って、常時リード中はLMSを適用する
ことができる。
る。
116及びFIRフィルタ56の係数更新回路250
は、この(80)式に従ったLMS法により係数トレー
ニングを行うことになる。
器として機能するFIRフィルタ56について、シンボ
ルレートでの判定誤差を補間してサンプリングレートと
し、またプリアンブル信号について拘束条件を設定する
ことで、プリアンブル信号によるトレーニングで係数値
が変化せず、オーバーサンプリング等化器のトレーニン
グに従来のLMS法を採用することができ、確実に判定
誤差の2乗平均が0となるようにオーバーサンプリング
等化器の係数をトレーニングすることができる。
動利得制御)図10の実施形態にあっては、直流オフセ
ット除去ループフィルタ118、DAコンバータ120
及び乗算器122によって、直流オフセットキャンセル
ループを構成している。またAGCループフィルタ12
4、DAコンバータ126によって、自動利得制御ルー
プを構成している。
に対する自動利得制御による入力信号振幅及び直流オフ
セットキャンセルについても、FIRフィルタ56を対
象とした等化器トレーニングと同様、2乗誤差を0とす
るように制御する。
0の直流オフセット除去ループフィルタ118により、
誤差検出器76からの判定誤差eの平均とFIRフィル
タの等化器係数の総和との積が0となるように制御す
る。即ち、前記(64)式で与えられる2乗誤差Zが0
となる条件は、次式で与えられる。
4によりADコンバータ54に対する入力信号振幅を自
動利得制御する際の2乗誤差を0とする制御は、FIR
フィルタ56の出力yと誤差検出器76からの判定誤差
eの積の平均が0となるように制御することである。こ
の関係は次式で与えられる。
ータ先頭のプリアンブル領域から位相オフセットと周波
数オフセットを検出して補正状態を初期設定した後にバ
ッファからデータを読み出しながらプリアンブル領域で
の位相引き込み及び周波数引き込みを行っているが、プ
リアンブル領域から周波数オフセットのみを検出して補
正状態を初期設定した後にバッファからデータを読み出
しながらプリアンブル領域での位相引き込み及び周波数
引き込みを行うようにしてもよい。
ビタビ判定器を例にとるものであったが、本発明はこれ
に限定されず、ビタビ判定器に代わる新たな符号化復号
法として提案されている反復型符号、即ち低密度パリテ
ィ検査符号法やターボ符号化復号化法であってもよい。
とのない適宜の変形を含み、更に上記の実施形態に示し
た数値による限定は受けない。
クの記録再生を例にとるものであったが、これ以外のM
O、光ディスク、磁気テープなどの情報記録再生につい
ても同様に適用することができる。
報記録再生装置に於いて、再生データの先頭領域から位
相誤差及び周波数誤差を検出して初期補正するタイミン
グリカバリ部を備えたことを特徴とする情報記録再生装
置。(1)
て再生する情報記録再生装置に於いて、再生データの先
頭領域から周波数誤差を検出して初期補正するタイミン
グリカバリ部を備えたことを特徴とする情報記録再生装
置。(2)
て再生する信号復号回路に於いて、生データの先頭領域
から位相誤差及び周波数誤差を検出して初期補正するタ
イミングリカバリ部を備えたことを特徴とする信号復号
回路(3)。
て再生する信号復号回路に於いて、再生データの先頭領
域から周波数誤差を検出して初期補正するタイミングリ
カバリ部を備えたことを特徴とする信号復号回路。
(4)
て再生する情報記録再生方法に於いて、再生データの先
頭領域から位相誤差及び周波数誤差を検出し、検出した
前記位相誤差及び周波数誤差をなくすように再生データ
を初期補正することを特徴とする情報記録再生方法。
て再生する情報記録再生方法に於いて、再生データの先
頭領域から周波数誤差を検出し、検出された前記周波数
誤差をなくすように再生データを初期補正することを特
徴とする情報記録再生方法。
て再生する情報記録再生装置に於いて、固定クロックに
よりオーバーサンプリングされた信号を補間してシンボ
ルレートにダウンサンプリングする補間フィルタを備え
たタイミングリカバリ部と、セクタ内のプリアンブル区
間におけるリード波形を周期波形として扱い、前記周期
波形のリファレンス波形とサンプル波形の相関から信号
ポイントとサンプリングポイントとの位相誤差を検出
し、検出した前記位相誤差により前記タイミングリカバ
リ部を補正してループ動作を開始させる位相オフセット
検出器と、を備えたことを特徴とする情報記録再生装
置。(5)
に於いて、前記タイミングリカバリ部は、前記補間フィ
ルタから出力されたシンボルレートのサンプリング信号
と判定器からのシンボル判定信号との位相誤差を検出す
る誤差検出器と、前記誤差検出器からの位相誤差を積分
するループフィルタと、前記ループフィルタの出力を積
分して位相誤差をなくすように前記補間フィルタの係数
を制御するアキュームレータと、を備え、前記位相オフ
セット検出器で検出した前記位相誤差により前記アキュ
ームレータを初期化してゼロ位相スタートを行わせるこ
とを特徴とする情報記録再生装置。(6)
て再生する情報記録再生装置に於いて、固定クロックに
よりオーバーサンプリングされた信号を補間してシンボ
ルレートにダウンサンプリングする補間フィルタを備え
たタイミングリカバリ部と、セクタ内のプリアンブル区
間におけるリード波形を周期波形として扱い、前記周期
波形のリファレンス信号とシンボルレートに対しオーバ
ーサンプリングしたサンプリング信号の相関から信号ポ
イントとサンプリングポイントとの位相誤差を検出し、
検出した位相誤差により前記タイミングリカバリ部を補
正して動作を開始させる位相オフセット検出器と、を備
えたことを特徴とする情報記録再生装置。(7)
して再生する情報記録再生装置に於いて、固定クロック
によりオーバーサンプリングされた信号を補間してシン
ボルレートにダウンサンプリングする補間フィルタを備
えたタイミングリカバリ部と、プリアンブル区間を正弦
波に近似したリード波形の整数倍長で複数のブロックに
分割し、各ブロック毎にサンプリング波形とリファレス
波形との位相誤差を求め、所定ブロック数に亘る前記位
相誤差の変化率から周波数誤差を検出し、検出した周波
数誤差により前記タイミングリカバリ部を補正してルー
プ動作を開始させる周波数オフセット検出器と、を備え
たことを特徴とする情報記録再生装置(8)
装置に於いて、前記タイミングリカバリ部は、前記補間
フィルタから出力されたシンボルレートのサンプリング
信号と判定器からのシンボル判定信号との位相誤差を検
出する誤差検出器と、前記誤差検出器からの位相誤差を
積分するループフィルタと、前記ループフィルタの出力
を積分して位相誤差をなくすように前記補間フィルタの
係数を制御するアキュームレータと、を備え、前記周波
数オフセット検出器で予測した前記周波数誤差により前
記ループフィルタを初期化してループ動作を開始させる
ことを特徴とする情報記録再生装置。(9)
して再生する情報記録再生装置に於いて、シンボルレー
トのリード信号を入力して非同期にオーバーサンプリン
グしたサンプリング信号を出力するADコンバータと、
前記オーバーサンプリングされたサンプリング信号を波
形等化するオーバーサンプリング等化器と、前記等化信
号を補間してシンボルレートにダウンサンプリングする
補間フィルタを備えたタイミングリカバリ部と、前記補
間フィルタの出力信号と判定器の判定信号から求めたシ
ンボルレートの判定誤差を前記オーバーサンプリング等
化器のトレーニングにフィードバックする時に、前記判
定誤差をサンプリングレートの信号に逆補間するトレー
ニング回路と、を備えたことを特徴とする情報記録再生
装置。(10)
して再生する信号復号回路に於いて、固定クロックによ
りオーバーサンプリングされた信号を補間してシンボル
レートにダウンサンプリングする補間フィルタを備えた
タイミングリカバリ部と、セクタ内のプリアンブル区間
におけるリード波形を周期波形として扱い、前記周期波
形のリファレンス波形とサンプル波形の相関から信号ポ
イントとサンプリングポイントとの位相誤差を検出し、
検出した前記位相誤差により前記タイミングリカバリ部
を補正してループ動作を開始させる位相オフセット検出
器と、を備えたことを特徴とする信号復号回路。
して再生する信号復号回路に於いて、固定クロックによ
りオーバーサンプリングされた信号を補間してシンボル
レートにダウンサンプリングする補間フィルタを備えた
タイミングリカバリ部と、セクタ内のプリアンブル区間
におけるリード波形を周期波形として扱い、前記周期波
形のリファレンス信号とシンボルレートに対しオーバー
サンプリングしたサンプリング信号の相関から信号ポイ
ントとサンプリングポイントとの位相誤差を検出し、検
出した位相誤差により前記タイミングリカバリ部を補正
して動作を開始させる位相オフセット検出器と、を備え
たことを特徴とする信号復号回路。
して再生する信号復号回路に於いて、固定クロックによ
りオーバーサンプリングされた信号を補間してシンボル
レートにダウンサンプリングする補間フィルタを備えた
タイミングリカバリ部と、プリアンブル区間を正弦波に
近似したリード波形の整数倍長で複数のブロックに分割
し、各ブロック毎にサンプリング波形とリファレス波形
との位相誤差を求め、所定ブロック数に亘る前記位相誤
差の変化率から周波数誤差を検出し、検出した周波数誤
差により前記タイミングリカバリ部を補正してループ動
作を開始させる周波数オフセット検出器と、を備えたこ
とを特徴とする信号復号回路。
して再生する信号復号回路に於いて、シンボルレートの
リード信号を入力して非同期にオーバーサンプリングし
たサンプリング信号を出力するADコンバータと、前記
オーバーサンプリングされたサンプリング信号を波形等
化するオーバーサンプリング等化器と、前記等化信号を
補間してシンボルレートにダウンサンプリングする補間
フィルタを備えたタイミングリカバリ部と、前記補間フ
ィルタの出力信号と判定器の判定信号から求めたシンボ
ルレートの判定誤差を前記オーバーサンプリング等化器
のトレーニングにフィードバックする時に、前記判定誤
差をサンプリングレートの信号に逆補間するトレーニン
グ回路と、を備えたことを特徴とする信号復号回路。
して再生し、再生されたリード信号を固定クロックによ
りオーバーサンプリングして等化した後に補間してシン
ボルレートにダウンサンプリングして判定するタイミン
グリカバリ部を備えた情報記録再生方法に於いて、セク
タ内のプリアンブル区間におけるリード波形を周期波形
として扱い、前記周期波形のリファレンス波形とサンプ
ル波形の相関から信号ポイントとサンプリングポイント
との位相誤差を検出し、検出した前記位相誤差によりタ
イミングリカバリ部を補正してループ動作を開始させる
ことを特徴とする情報記録再生方法。
して再生し、再生されたリード信号を固定クロックによ
りオーバーサンプリングして等化した後に補間してシン
ボルレートにダウンサンプリングして判定するタイミン
グリカバリ部を備えた情報記録再生方法に於いて、セク
タ内のプリアンブル区間におけるリード波形を周期波形
として扱い、前記周期波形のリファレンス信号とシンボ
ルレートに対しオーバーサンプリングしたサンプリング
信号の相関から信号ポイントとサンプリングポイントと
の位相誤差を検出し、検出した位相誤差により前記タイ
ミングリカバリ部を補正して動作を開始させることを特
徴とする情報記録再生方法。
して再生し、再生されたリード信号を固定クロックによ
りオーバーサンプリングして等化した後に補間してシン
ボルレートにダウンサンプリングして判定するタイミン
グリカバリ部を備えた情報記録再生方法に於いて、プリ
アンブル区間を正弦波に近似したリード波形の整数倍長
で複数のブロックに分割し、各ブロック毎にサンプリン
グ波形とリファレス波形との位相誤差を求め、所定ブロ
ック数に亘る前記位相誤差の変化率から周波数誤差量を
検出し、検出した前記周波数誤差により前記タイミング
リカバリ部を補正してループ動作を開始させることを特
徴とする情報記録再生方法。
して再生し、再生されたリード信号を固定クロックによ
りオーバーサンプリングして等化器で等化した後に補間
フィルタで補間してシンボルレートにダウンサンプリン
グして判定する情報記録再装置の等化器トレーニング方
法に於いて、前記補間された信号と判定信号から求めた
シンボルレートの判定誤差を前記等化器のトレーニング
にフィードバックする時に、前記判定誤差をサンプリン
グレートの信号に逆補間することを特徴とする等化器ト
レーニング方法。
ば、再生データの先頭となるプリアンブル領域における
誤差検出による補償を、位相に対してのみではなく周波
数についても誤差を検出して補償することで、位相引き
込み及び周波数引き込みを短時間で行ってプリアンブル
領域を短くできると共に、引き込むことのできる周波数
の誤差範囲を広くすることができ、この結果、磁気記録
の高密度化と記録再生における信頼性を大幅に向上する
ことができる。
複数サンプルの加算平均で相関を求めることで、位相オ
フセットを検出する際にノイズ影響を抑えることができ
る。また判定結果が不要のため、位相誤差の誤りが生じ
にくい。
オーバーサンプリングされたサンプリングレートで動作
する補間フィルタと同タイミングの信号で位相誤差を算
出するため、正確な位相誤差をフィードバックすること
ができ、ループの引き込みが早くなる。
数オフセットを検出し、この値でループフィルタを初期
化することで、周波数オフセットの引き込み量がゼロ状
態でループを引き込むことができ、定常位相誤差及び引
き込み時間を改善できる。さらに、周波数オフセットの
引き込み可能レンジを広げることもできる。
逆補間してサンプリングレートとすることで、オーバー
サンプリング等化器のトレーニングに従来のLMS法を
採用でき、判定誤差の自乗平均がゼロになるようにオー
バーサンプリング等化器の係数をトレーニングすること
ができる。
ブロック図
再生部のブロック図
セット検出器のブロック図
チャート
アンブル再生データの説明図
再生部の実施形態のブロック図
リ部を備えたデータ再生部の実施形態のブロック図
形態のブロック図
Lループの部分を取出したブロック図
ト検出器の具体的な実施例の回路ブロック図
動作とゼロ位相スタートのための位相のずれを示した説
明図
セットを求める方法における位相誤差なしと位相誤差の
あるプリアンブル波形の説明図
Tsでの相関の算出方法の説明図
正弦信号とした相関の算出方法の説明図
びサンプリング信号と合わせて示した波形説明図
いときのC−S相関空間の基準円に対するプリアンブル
信号の相関ベクトルの説明図
したときのC−S相関空間の基準円に対するプリアンブ
ル信号の相関ベクトルの説明図
レートの相関のベクトルに対するオーバーサンプリング
した場合の相関ベクトルの位相誤差を示した説明図
引き込みのディジタルPLLループの部分を取出したブ
ロック図
のタイムチャート
ループフィルタの回路構成のブロック図
ト検出器におけるレジスタ詳細を示した回路ブロック図
間のブロック分割の説明図
明図
図
弦波リファレンス、余弦波リファレンス及びリード波形
の説明図
ロックのベクトルの内角で表現される位相誤差の変化率
dωの説明図
ループの等化器トレーニング部分を取出したブロック図
回路の具体的実施形態の回路図
体的実施形態の回路図
的実施形態の回路図
生タイミングループのブロック図
ング再生ループを持つ本発明のトレーニング対象となる
リード系のブロック図
部の信号とレートを示した説明図
ーゲット特性の説明図
クトルの説明図
リ部を備えたデータ再生部のブロック図
動作のタイムチャート
バリ部を備えたデータ再生部のブロック図
2,148:乗算器 92−2〜92−k:加算器 100:タイミングリカバリ部 116:トレーニング回路 118:直流オフセット除去ループフィルタ 120,126:DAコンバータ 124:AGCループフィルタ 132−1〜132−8,136−1〜136−7:遅
延回路 134,138,140,146:加算器 154:演算器 168:積和演算器 200,210:シフトレジスタ 202,206:相関計算器 204,208:正規化部 212:ベクトル回転部 214:内積演算器 216:余弦変換器 218:増幅器 220,232:セレクタ 222:比例器 224,228:加算器 226:積分器 230:レジスタ 240:余弦・正弦・相関計算部 250:係数更新回路
21)
グ電圧はヘッドICのプリアンプによって増幅した後、
可変利得アンプ(VGA)1200、ローパスフィルタ
として機能するCTフィルタ1202、ADコンバータ
(ADC)1204を経由してディジタル信号に変換さ
れる。
位相オフセット検出器1214が設けられる。位相オフ
セット検出器1214は、図43(A)のADC出力と
なる再生データの位相引込み用のプリアンブル領域12
23の先頭部分において、図43(B)の初期位相誤差
算出1226により初期位相誤差(位相オフセット)Δ
τ0を検出し、ループフィルタ1218に初期位相誤差
Δτ0をプリセットして図43(C)の位相引き込み1
228を行う。
みは所謂ゼロフェーズスタートを行うこととなり、その
後のプリアンブル1223を使用した周波数・位相引き
込み1230における引き込み時間の短縮を図ってい
る。
ロックによりヘッド再生信号を離散化したデータをバッ
ファに書込み、バッファへのデータ書込みと並行してデ
ータの先頭領域から位相誤差を検出し、バッファへのデ
ータ書込みと並行してデータ先頭領域から周波数誤差を
検出し、位相誤差及び周波数誤差の補正状態を初期設定
した後に、バッファからデータを読出しながら先頭領域
で位相引き込み及び周波数引き込みを行う、ことを特徴
とする。
フィルタから出力されたシンボルレートのサンプリング
信号と判定器からのシンボル判定信号との位相誤差を検
出する誤差検出器と、誤差検出器からの位相誤差を積分
するループフィルタと、ループフィルタの出力を積分し
て位相誤差をなくすように補間フィルタの係数を制御す
るアキュームレータとを備え、位相オフセット検出器で
検出した位相誤差によりアキュームレータを初期化して
ゼロ位相スタートを行わせる。
とリード動作間のシンボルレートの周波数の差である周
波数オフセット(初期周波数誤差)は、高密度記録化に
伴って増加しつつあり、引き込み時間と定常位相誤差の
増加させる要因となっている。
するタイミングリカバリ部には、オーバーサンプリング
された信号を等化するオーバーサンプリング等化器が設
けられているが、等化器係数のトレーニングに必要な判
定誤差はシンボルレートの信号であり、判定誤差をトレ
ーニングのために直接フィードバックすることができな
い。
インタフェースロジック26、DSP28、リードチャ
ネル(RDC)30及びサーボドライバ32が設けられ
る。更にディスクエンクロージャ14にはヘッドIC3
4が設けられ、ヘッドIC34に対し記録ヘッドと再生
ヘッドを備えた複号ヘッド36−1〜36−6を接続し
ている。
スク38−1〜38−3の各記録面に対し設けられ、V
CM40によるロータリアクチュエータの駆動で磁気デ
ィスク38−1〜38−3の任意のトラック位置に移動
される。磁気ディスク38−1〜38−3はスピンドル
モータ42により一定速度で回転される。SCSIコン
トローラ10のハードディスクコントローラ22には、
フォーマッタやECC処理部を設けられる。
定器66,誤差検出器76、ループフィルタ74及びデ
ィジタルアキュームレータ65を含むループは、ディジ
タルPLLを構成している。このディジタルPLLは、
まず、電圧制御されないクロック発振器60からのフリ
ー・ランニングのクロックによりADコンバータ54を
駆動し、非同期にサンプリングする。また誤差検出器7
6及びループフィルタ74は従来と同じでよいが、VC
Oは、ディジタルアキュームレータ65とFIR補間フ
ィルタ64で置き換える。ディジタルアキュームレータ
65は、積分動作を行い、一方、FIR補間フィルタ6
4はシンボルレートに同期したサンプルを行うリ・サン
プラとして動作する。
IR補間フィルタ64の組み合わせによりディジタルV
CO75が構成され、全体的な動作は従来のPLLと同
じになる。
ってそれぞれの周波数オフセットΔf(0)〜Δf(n
−1)を算出する。減算器82−1〜82−mの出力は
平均演算器84に入力され、各周波数オフセットの平均
値を算出し、これを周波数オフセットΔf0としてルー
プフィルタ74にプリセットする。
ンブル94,94−1の長さは、図41(A)に示した
従来のタイミングリカバリ部による位相オフセットのみ
の補正状態によるフェーズゼロスタートのプリアンブル
1223に対し、プリアンブルのデータ長が短いデータ
長のフォーマット構成となっている。
周波数オフセット検出器72で検出してループフィルタ
74にプリセットし、FIR補間フィルタ64で補間処
理を行わせることで、例えば図7(B)の先頭から5番
目の周波数誤差のあるヘッド再生信号114の三角サン
プル点S5を、周波数オフセットΔfに応じた白丸のサ
ンプル点S5’となるように補間している。
器76、ループフィルタ74及びクロック発振器60−
1によりADコンバータ54でヘッド再生信号をサンプ
リングするクロックのタイミングを制御するPLLを構
成している。また可変利得アンプ(VGA)50には利
得制御器58−1が設けられ、利得を制御して振幅を補
正する。
リカバリ部100は、FIRフィルタ56の出力信号y
とビタビ判定器66からの判定値y∧を用いて位相誤差
Δτを求め、この位相誤差をなくすようにクロック発振
器60−1の発振周波数を制御する。これによりADコ
ンバータ54のサンプリング位置が制御されるフィード
バックループが形成される。
相オフセット検出器70と周波数オフセット検出器72
が設けられる。位相オフセット検出器70は、ADコン
バータ54から出力されるセクタデータ先頭のプリアン
ブル領域を入力して位相オフセットΔτ0を検出し、こ
の検出した位相オフセットΔτ0をループフィルタ74
にプリセットする。
バリのためには補間フィルタは、g(mT)を出力する
必要がある。しかし、ADコンバータ54はサンプリン
グ周期Tsでサンプリングしており、また位相ループに
は位相誤差μ(Tsで正規化)があり、それゆえFIR
補間フィルタ64に対する入力は
クタ内のプリアンブル区間のリード波形を周期波形、具
体的には正弦波として扱い、その相関関数から信号ポイ
ントとサンプリングポイントの位相誤差Δτを検出す
る。この場合の相関関数はリファレンスとなる正弦信号
とサンプリング信号の積をリファレンスとなる正弦信号
の周期の整数倍長の区域で加算平均して求めている。
の相関を算出するための説明図である。図17にあって
は、シンボルレートTのリファレンス正弦信号170を
rsin(t)で示し、また同じくシンボルレートTのリ
ファレンス余弦信号172をrcos(t)で示してお
り、更にサンプリングレートTsのサンプリング信号1
74をZ(t)として示している。そしてリファレンス
正弦信号170とリファレンス余弦信号172はπ/2
の位相誤差があり、且つサンプリング信号174に対し
(μTs)の位相誤差を生じている。
ルレートTsが小さいオーバーサンプリングにおける相
関(C,S)の相関空間の説明図である。このオーバー
サンプリングの場合には、相関(Ck,Sk)の一次元
に存在するベクトル176に対し、次の次元の相関(C
k+1,Sk+1)のベクトル180はシンボルレート
TとサンプリングレートTsが等しい時のベクトル17
6よりオーバーサンプリングによってπ/2より少ない
位相の回転を持つ。
+1)Tsで得られるFIRフィルタ56と遅延回路1
36−2,136−4,136−6からの出力(1,−
1,1,−1)を、リファレンス正弦信号とサンプリン
グ信号の積として加算器140に入力して加算し、相関
Sk+1を出力する。
乗算器142,148、加算器146、レジスタ14
4,150は、(23)式の演算を実行して時刻(k+
1)Tsにおけるリファレンスを余弦信号とした場合の
相関Ck+1を求める。
いて、例えば図14(A)の正弦波における時刻kTと
1つ前の時刻(k−1)Tの2つのサンプル点のよう
に、リファレンスが対称となるようにベクトルの回転を
加え、即ち位相をシフトさせ、対称となった連続する2
つのサンプルについて、レベル比較法による前記(9)
式から位相誤差Δθを算出する。
4(B)のようにリードゲート信号E1が時刻t1でイ
ネーブルとなってリードが開始され、リードゲート信号
E1はデータ部196の後ろのギャップ190−1に入
ってディスイネーブルとなる。リードゲート信号E1に
より磁気ディスクから読み出されたリード信号は、図2
1のADコンバータ54でクロック発振器60からの固
定クロックによりオーバーサンプリングされて、バッフ
ァ62に格納される。
ΔfがΔf≠0ならば、ブロックBkに含まれる正弦波
の位相は周波数オフセットΔfに比例して変化する。こ
の周波数オフセットによるシンボルレートTの変化は、
シンボルレート周波数fsynで表わすと、周波数オフセ
ットがないときは
ド信号xkの位相誤差をΔωkとすると、(34)式は次
のようになる。
率dωは比較的小さいことから、次式で近似できる。
2の回路は、(46)式に従った演算を順次行って周波
数オフセットΔfを出力する。
サンプリング等化器の係数をトレーニングするため、ト
レーニング回路116が設けられている。トレーニング
回路116には、誤差検出器76からFIR補間フィル
タ64のシンボルレート出力と、図10に示したビタビ
判定器66からのシンボル判定出力との判定誤差eを入
力する。
化器として機能するFIRフィルタ56は、遅延回路2
60−1〜260−10をカスケード接続し、そのタッ
プ出力を乗算器262−1〜262−10に入力して、
図35の係数更新回路250から与えられるタップ係数
C−5〜C4と乗算した後、加算器263で加算し、遅
延回路264を介してオーバーサンプリングしたサンプ
リング信号の波形等化を行って、次段のFIR補間フィ
ルタ64に出力する。
て、図35のbビットの10出力分の遅延回路280−
1〜280−10が設けられ、その出力を乗算器284
の一方に入力している。乗算器284の他方の入力には
乗算器282の出力が与えられる。
50側に設けている内積器268の具体例であり、入力
側の遅延回路266−1〜266−10を併せて示して
いる。この内積器268は従来の遅延回路266−1〜
266−10の各タップ出力を遅延回路295で並列的
に遅延した後、レジスタ296により設定されている余
弦のリファレンスRef−nの値であるRef0〜Re
f9を乗算器298−1〜298−10で乗算した後、
加算器300で加算して内積を求めている。
は、FIRフィルタ56による等化及びFIR補間フィ
ルタ64による信号補間後の等化信号y∧(t)とター
ゲット応答の理想判定値の差である。そして、タイミン
グ再生ループ、AGCループ、及びオーバーサンプリン
グ等化器の適応等化は、判定誤差e(t)が最小となる
ように制御する。
ようにトレーニング回路116で誤差検出器76からの
判定誤差e(t)をシンボルレートからサンプリングレ
ートへ逆補間するようにしている。
FIRフィルタ56の拘束条件を説明する。通常、等化
器の係数トレーニングは、入力信号{x,k}がランダ
ムパターンで互いの情報が無相関であることが前提とな
っている。このため、周期パターンのプリアンブル区間
でトレーニングを行うと係数が最適化されない。このた
めプリアンブル信号の区間については、トレーニングに
よって係数の値が変化しないようにする拘束条件を加え
なければならない。
るため、ラグランジェの未定数乗数法を用いる。即ち、
2乗誤差Zの極値をとる係数を
動利得制御)図10の実施形態にあっては、直流オフセ
ット除去ループフィルタ118、DAコンバータ120
及びアナログ加算器122によって、直流オフセットキ
ャンセル制御ループを構成している。またAGCループ
フィルタ124、DAコンバータ126によって、自動
利得制御ループを構成している。
て再生する信号復号回路に於いて、再生データの先頭領
域から位相誤差及び周波数誤差を検出して初期補正する
タイミングリカバリ部を備えたことを特徴とする信号復
号回路(3)。
ブロック図
再生部のブロック図
セット検出器のブロック図
チャート
アンブル再生データの説明図
再生部の実施形態のブロック図
リ部を備えたデータ再生部の実施形態のブロック図
形態のブロック図
Lループの部分を取出したブロック図
ト検出器の具体的な実施例の回路ブロック図
動作とゼロ位相スタートのための位相のずれを示した説
明図
セットを求める方法における位相誤差なしと位相誤差の
あるプリアンブル波形の説明図
Tsでの相関の算出方法の説明図
正弦信号とした相関の算出方法の説明図
びサンプリング信号と合わせて示した波形説明図
いときのC−S相関空間の基準円に対するプリアンブル
信号の相関ベクトルの説明図
したときのC−S相関空間の基準円に対するプリアンブ
ル信号の相関ベクトルの説明図
ンボルレートの相関のベクトルに対するオーバーサンプ
リングした場合の相関ベクトルの位相誤差を示した説明
図
引き込みのディジタルPLLループの部分を取出したブ
ロック図
のタイムチャート
ループフィルタの回路構成のブロック図
ト検出器におけるレジスタ詳細を示した回路ブロック図
間のブロック分割の説明図
明図
図
弦波リファレンス、余弦波リファレンス及びリード波形
の説明図
ロックのベクトルの内角で表現される位相誤差の変化率
dωの説明図
ループの等化器トレーニング部分を取出したブロック図
回路の具体的実施形態の回路図
体的実施形態の回路図
的実施形態の回路図
生タイミングループのブロック図
ング再生ループを持つ本発明のトレーニング対象となる
リード系のブロック図
部の信号とレートを示した説明図
ーゲット特性の説明図
クトルの説明図
リ部を備えたデータ再生部のブロック図
動作のタイムチャート
バリ部を備えたデータ再生部のブロック図
Claims (10)
- 【請求項1】情報を磁気記録媒体上に記録して再生する
情報記録再生装置に於いて、 再生データの先頭領域から位相誤差と及び周波数誤差を
検出して初期補正するタイミングリカバリ部を備えたこ
とを特徴とする情報記録再生装置。 - 【請求項2】情報を磁気記録媒体上に記録して再生する
情報記録再生装置に於いて、 再生データの先頭領域から周波数誤差を検出して初期補
正するタイミングリカバリ部を備えたことを特徴とする
情報記録再生装置。 - 【請求項3】情報を磁気記録媒体上に記録して再生する
信号復号回路に於いて、 再生データの先頭領域から位相誤差及び周波数誤差を検
出して初期補正するタイミングリカバリ部を備えたこと
を特徴とする信号復号回路。 - 【請求項4】情報を磁気記録媒体上に記録して再生する
信号復号回路に於いて、 再生データの先頭領域から周波数誤差を検出して初期補
正するタイミングリカバリ部を備えたことを特徴とする
信号復号回路。 - 【請求項5】情報を磁気記録媒体上に記録して再生する
情報記録再生装置に於いて、 固定クロックによりオーバーサンプリングされた信号を
補間してシンボルレートにダウンサンプリングする補間
フィルタを備えたタイミングリカバリ部と、 セクタ内のプリアンブル区間におけるリード波形を周期
波形として近似的に扱い、前記周期波形のリファレンス
波形とサンプル波形の相関から信号ポイントとサンプリ
ングポイントとの位相誤差を検出し、検出した前記位相
誤差により前記タイミングリカバリ部を補正してループ
動作を開始させる位相オフセット検出器と、を備えたこ
とを特徴とする情報記録再生装置。 - 【請求項6】請求項5記載の情報記録再生装置に於い
て、前記タイミングリカバリ部は、前記補間フィルタか
ら出力されたシンボルレートのサンプリング信号と判定
器からのシンボル判定信号との位相誤差を検出する誤差
検出器と、前記誤差検出器からの位相誤差を積分するル
ープフィルタと、前記ループフィルタの出力を積分して
位相誤差をなくすように前記補間フィルタの係数を制御
するアキュームレータと、を備え、前記位相オフセット
検出器で検出した前記位相誤差により前記アキュームレ
ータを初期化してゼロ位相スタートを行わせることを特
徴とする情報記録再生装置。 - 【請求項7】情報を磁気記録媒体上に記録して再生する
情報記録再生装置に於いて、 固定クロックによりオーバーサンプリングされた信号を
補間してシンボルレートにダウンサンプリングする補間
フィルタを備えたタイミングリカバリ部と、 セクタ内のプリアンブル区間におけるリード波形を周期
波形として扱い、前記周期波形のリファレンス信号とシ
ンボルレートに対しオーバーサンプリングしたサンプリ
ング信号の相関から信号ポイントとサンプリングポイン
トとの位相誤差を検出して補正し、補正した位相誤差に
より前記タイミングリカバリ部を補正して動作を開始さ
せる位相オフセット検出器と、を備えたことを特徴とす
る情報記録再生装置。 - 【請求項8】情報を磁気記録媒体上に記録して再生する
情報記録再生装置に於いて、 固定クロックによりオーバーサンプリングされた信号を
補間してシンボルレートにダウンサンプリングする補間
フィルタを備えたタイミングリカバリ部と、プリアンブ
ル区間のリード波形を正弦波に近似し、前記正弦波の周
期の整数倍長でプリアンブルを複数のブロックに分割
し、各ブロック毎にサンプリング波形とリファレス波形
との位相誤差を求め、所定ブロック数に亘る前記位相誤
差の変化率から周波数誤差を検出し、検出した周波数誤
差により前記タイミングリカバリ部を補正してループ動
作を開始させる周波数オフセット検出器と、を備えたこ
とを特徴とする情報記録再生装置。 - 【請求項9】請求項8記載の情報記録再生装置に於い
て、前記タイミングリカバリ部は、前記補間フィルタか
ら出力されたシンボルレートのサンプリング信号と判定
器からのシンボル判定信号との位相誤差を検出する誤差
検出器と、前記誤差検出器からの位相誤差を積分するル
ープフィルタと、前記ループフィルタの出力を積分して
位相誤差をなくすように前記補間フィルタの係数を制御
するアキュームレータと、を備え、前記周波数オフセッ
ト検出器で予測した前記周波数誤差により前記ループフ
ィルタを初期化してループ動作を開始させることを特徴
とする情報記録再生装置。 - 【請求項10】情報を磁気記録媒体上に記録して再生す
る情報記録再生装置に於いて、シンボルレートのリード
信号を入力して非同期にオーバーサンプリングしたサン
プリング信号を出力するADコンバータと、前記オーバ
ーサンプリングされたサンプリング信号を波形等化する
オーバーサンプリング等化器と、 前記等化信号を補間してシンボルレートにダウンサンプ
リングする補間フィルタを備えたタイミングリカバリ部
と、 前記補間フィルタの出力信号と判定器の判定信号から求
めたシンボルレートの判定誤差を前記オーバーサンプリ
ング等化器のトレーニングにフィードバックする時に、
前記判定誤差をサンプリングレートの信号に逆補間する
トレーニング回路と、を備えたことを特徴とする情報記
録再生装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002095505A JP4109003B2 (ja) | 2002-01-21 | 2002-03-29 | 情報記録再生装置、信号復号回路及び方法 |
US10/273,485 US7054088B2 (en) | 2002-01-21 | 2002-10-18 | Information recording and reproducing apparatus and method, and signal decoding circuit for performing timing recovery |
US11/388,377 US7515369B2 (en) | 2002-01-21 | 2006-03-24 | Information recording and reproducing apparatus and method, and signal decoding circuit for performing timing recovery |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011018 | 2002-01-21 | ||
JP2002-11018 | 2002-01-21 | ||
JP2002095505A JP4109003B2 (ja) | 2002-01-21 | 2002-03-29 | 情報記録再生装置、信号復号回路及び方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003281831A true JP2003281831A (ja) | 2003-10-03 |
JP2003281831A5 JP2003281831A5 (ja) | 2005-09-08 |
JP4109003B2 JP4109003B2 (ja) | 2008-06-25 |
Family
ID=26625571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002095505A Expired - Fee Related JP4109003B2 (ja) | 2002-01-21 | 2002-03-29 | 情報記録再生装置、信号復号回路及び方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7054088B2 (ja) |
JP (1) | JP4109003B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007122774A (ja) * | 2005-10-25 | 2007-05-17 | Sony Corp | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
JP2008519558A (ja) * | 2004-11-05 | 2008-06-05 | インターデイジタル テクノロジー コーポレーション | 等化器フィルタのタップ係数を発生するための方法および装置 |
JP2008533925A (ja) * | 2005-03-18 | 2008-08-21 | インターデイジタル テクノロジー コーポレーション | チャネル推定強化型lms等化器 |
JP2009296597A (ja) * | 2008-06-06 | 2009-12-17 | Fujitsu Ltd | 適応的等化器及びその方法 |
JP2011014223A (ja) * | 2009-07-02 | 2011-01-20 | Lsi Corp | リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法 |
WO2014141585A1 (ja) * | 2013-03-13 | 2014-09-18 | 日本電気株式会社 | 利得制御装置及び利得制御方法 |
JP2016189558A (ja) * | 2015-03-30 | 2016-11-04 | ソニーセミコンダクタソリューションズ株式会社 | 位相同期装置、位相同期方法、およびプログラム |
JPWO2015072515A1 (ja) * | 2013-11-15 | 2017-03-16 | 国立研究開発法人産業技術総合研究所 | 受信信号処理装置、通信システム及び受信信号処理方法 |
JP2017084256A (ja) * | 2015-10-30 | 2017-05-18 | 国立大学法人東北大学 | センサシステム |
KR20210134964A (ko) * | 2019-09-30 | 2021-11-11 | 지티이 코포레이션 | 신호 샘플링 방법, 장치 및 광 수신기 |
Families Citing this family (114)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6947243B2 (en) * | 2002-05-24 | 2005-09-20 | Hitachi Global Storage Technologies Netherlands B.V. | Method and system for time-shift based rotational vibration sensing in disk drives |
JP4703088B2 (ja) * | 2002-06-28 | 2011-06-15 | ソニー株式会社 | 光学式記録媒体及び情報処理装置 |
JP2004288229A (ja) * | 2003-01-27 | 2004-10-14 | Fuji Electric Device Technology Co Ltd | 磁気データ埋込装置 |
WO2004075469A2 (en) * | 2003-02-19 | 2004-09-02 | Dotcast Inc. | Joint, adaptive control of equalization, synchronization, and gain in a digital communications receiver |
JP2004280963A (ja) * | 2003-03-17 | 2004-10-07 | Fuji Electric Device Technology Co Ltd | 照合機能付磁気データ埋込装置 |
DE102004014695B4 (de) * | 2003-03-26 | 2007-08-16 | Infineon Technologies Ag | Takt- und Datenwiedergewinnungseinheit |
FI116341B (fi) * | 2003-04-22 | 2005-10-31 | Nokia Corp | Suodatusmenetelmä ja laitteisto |
KR100510685B1 (ko) * | 2003-04-22 | 2005-08-31 | 엘지전자 주식회사 | 역방향 매핑에서 에일리어싱 제거 장치 |
US20040254968A1 (en) * | 2003-06-16 | 2004-12-16 | Ferguson Kevin M. | Interpolation for waveform and vector displays |
US7203017B1 (en) * | 2003-09-23 | 2007-04-10 | Marvell International Ltd. | Timing recovery for data storage channels with buffered sectors |
US7002767B2 (en) * | 2003-09-30 | 2006-02-21 | Agere Systems Inc. | Detection of recorded data employing interpolation with gain compensation |
CN1883000B (zh) * | 2003-11-18 | 2010-05-26 | 索尼株式会社 | 再生装置与再生方法 |
US20050169415A1 (en) * | 2004-01-30 | 2005-08-04 | Agere Systems Inc. | Timing error recovery system |
US7466782B1 (en) * | 2004-02-05 | 2008-12-16 | Maxtor Corporation | Methods, apparatus and computer program products for determining the timing of bits based on frequency error |
EP1728372B8 (en) * | 2004-03-22 | 2013-02-20 | Thomson Licensing | Method and apparatus for use in carrier recovery in a communications system |
US20080253479A1 (en) * | 2004-04-16 | 2008-10-16 | Data Flow Technologies, Inc. | Single and multiple sinewave modulation and demodulation techniques, apparatus, and communications systems |
EP1601113A1 (en) * | 2004-05-25 | 2005-11-30 | STMicroelectronics S.r.l. | Transmission system, particularly for wcdma cellular telephony |
US7623600B2 (en) * | 2004-06-02 | 2009-11-24 | Broadcom Corporation | High speed receive equalizer architecture |
US7405894B2 (en) * | 2004-07-08 | 2008-07-29 | Broadcom Corporation | Frequency, phase, and gain estimation technique for use in a read channel receiver of a hard disk drive |
US7271971B2 (en) * | 2004-12-03 | 2007-09-18 | International Business Machines Corporation | Dynamically adapting a magnetic tape read channel equalizer |
JP4148951B2 (ja) * | 2005-01-12 | 2008-09-10 | 株式会社東芝 | 磁気記録再生装置 |
JP4131968B2 (ja) * | 2005-01-24 | 2008-08-13 | 株式会社東芝 | 磁気発振素子を用いた受信装置 |
JP4583196B2 (ja) * | 2005-02-04 | 2010-11-17 | 富士通セミコンダクター株式会社 | 通信装置 |
JP2006252681A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 光ディスク装置及びpll回路 |
US7773324B2 (en) * | 2005-04-12 | 2010-08-10 | Stmicroelectronics, Inc. | Phase acquisition loop for a read channel and related read channel, system, and method |
US7768732B2 (en) * | 2005-04-12 | 2010-08-03 | Stmicroelectronics, Inc. | Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods |
US7447262B2 (en) * | 2005-05-12 | 2008-11-04 | Rdc Semiconductor Co., Ltd. | Adaptive blind start-up receiver architecture with fractional baud rate sampling for full-duplex multi-level PAM systems |
JP4572742B2 (ja) * | 2005-05-26 | 2010-11-04 | ソニー株式会社 | 周波数制御装置および情報再生装置 |
CN101278495A (zh) * | 2005-09-30 | 2008-10-01 | 富士通株式会社 | 过采样和横向均衡器 |
US7609795B2 (en) * | 2005-10-04 | 2009-10-27 | Via Technologies, Inc. | Interpolation module, interpolator and methods capable of recovering timing in a timing recovery apparatus |
US7965759B2 (en) * | 2005-10-28 | 2011-06-21 | Qualcomm Incorporated | Synchronization codes for wireless communication |
US7917563B1 (en) | 2006-02-07 | 2011-03-29 | Link—A—Media Devices Corporation | Read channel processor |
US8284870B1 (en) * | 2006-02-07 | 2012-10-09 | Link—A—Media Devices Corporation | Timing loop |
WO2007091779A1 (en) | 2006-02-10 | 2007-08-16 | Lg Electronics Inc. | Digital broadcasting receiver and method of processing data |
US9171571B2 (en) * | 2006-02-24 | 2015-10-27 | Stmicrolectronics, Inc. | Read channel operable to calibrate a coefficient of a filter, such as an FIR filter, disposed before an interpolated-timing-recovery circuit, and related integrated circuit, system, and method |
WO2007126196A1 (en) | 2006-04-29 | 2007-11-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
US7817366B1 (en) * | 2006-05-09 | 2010-10-19 | Marvell International Ltd. | Gain adjustment before zero phase start |
WO2007136166A1 (en) | 2006-05-23 | 2007-11-29 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
JP2007335012A (ja) * | 2006-06-15 | 2007-12-27 | Fujitsu Ltd | 制御装置および記憶装置 |
US8441751B1 (en) * | 2006-08-18 | 2013-05-14 | Marvell International Ltd. | Dibit pulse extraction methods and systems |
US7656970B1 (en) * | 2006-09-01 | 2010-02-02 | Redpine Signals, Inc. | Apparatus for a wireless communications system using signal energy to control sample resolution and rate |
US7643235B2 (en) * | 2006-09-28 | 2010-01-05 | Seagate Technology Llc | Synchronization for data communication |
US7873104B2 (en) | 2006-10-12 | 2011-01-18 | Lg Electronics Inc. | Digital television transmitting system and receiving system and method of processing broadcasting data |
JP4271228B2 (ja) * | 2006-11-08 | 2009-06-03 | オリンパス株式会社 | 受信装置 |
CN101346767A (zh) * | 2006-11-29 | 2009-01-14 | 松下电器产业株式会社 | 再现信号处理装置和图像显示装置 |
JP4260187B2 (ja) * | 2007-01-25 | 2009-04-30 | 富士通株式会社 | 周波数同期方法及び装置 |
WO2008097966A2 (en) * | 2007-02-07 | 2008-08-14 | Data Flow Technologies, Inc. | Digital-signal-processing decoding of data modulated onto sinewave carriers |
US7869547B1 (en) * | 2007-02-15 | 2011-01-11 | Link—A—Media Devices Corporation | Preamble acquisition without second order timing loops |
US8570679B2 (en) * | 2007-02-21 | 2013-10-29 | Seagate Technology International | Read channel averaging |
KR101285887B1 (ko) * | 2007-03-26 | 2013-07-11 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101253185B1 (ko) * | 2007-03-26 | 2013-04-10 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101285888B1 (ko) * | 2007-03-30 | 2013-07-11 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
TWI355831B (en) * | 2007-04-02 | 2012-01-01 | Ind Tech Res Inst | Method for estimating and compensating frequency o |
WO2009005326A2 (en) | 2007-07-04 | 2009-01-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
US8433973B2 (en) * | 2007-07-04 | 2013-04-30 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
KR20090012180A (ko) | 2007-07-28 | 2009-02-02 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
US7864477B1 (en) * | 2007-08-13 | 2011-01-04 | Marvell International Ltd. | Circuits, architectures, apparatuses, systems, algorithms and methods and software for automatic gain calibration of a burst signal stream |
KR20090021124A (ko) * | 2007-08-24 | 2009-02-27 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
CN101960754B (zh) * | 2008-03-04 | 2015-03-04 | 日本电气株式会社 | 信号多路复用/分离方法及其装置、以及无线通信系统 |
US8130021B2 (en) * | 2009-01-09 | 2012-03-06 | International Business Machines Corporation | Gain control with multiple integrators |
US7982992B2 (en) * | 2009-01-09 | 2011-07-19 | International Business Machines Corporation | Dual gain control for magnetic data storage system |
GB2520650B (en) | 2009-07-23 | 2015-11-04 | Coreoptics Inc | Clock recovery for optical transmission systems |
US8139305B2 (en) * | 2009-09-14 | 2012-03-20 | Lsi Corporation | Systems and methods for timing and gain acquisition |
US8289061B2 (en) * | 2009-09-29 | 2012-10-16 | Integrated Device Technology, Inc. | Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver |
US8566381B2 (en) | 2010-08-05 | 2013-10-22 | Lsi Corporation | Systems and methods for sequence detection in data processing |
US8237597B2 (en) | 2010-09-21 | 2012-08-07 | Lsi Corporation | Systems and methods for semi-independent loop processing |
US8566378B2 (en) | 2010-09-30 | 2013-10-22 | Lsi Corporation | Systems and methods for retry sync mark detection |
US8614858B2 (en) | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
US8526131B2 (en) | 2010-11-29 | 2013-09-03 | Lsi Corporation | Systems and methods for signal polarity determination |
US8498072B2 (en) | 2010-11-29 | 2013-07-30 | Lsi Corporation | Systems and methods for spiral waveform detection |
JP5510297B2 (ja) * | 2010-12-06 | 2014-06-04 | 富士通株式会社 | 受信回路 |
US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
JP2013016908A (ja) * | 2011-06-30 | 2013-01-24 | Rohm Co Ltd | 正弦波発生装置、デジタル信号プロセッサ、および音声出力装置 |
US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
US8780476B2 (en) * | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
US9450745B2 (en) * | 2012-10-11 | 2016-09-20 | Samsung Electronics Co., Ltd. | Method and apparatus for radio frequency (RF) pulse synchronization in super regenerative receiver (SRR) |
US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
US8693121B1 (en) * | 2013-03-06 | 2014-04-08 | Lsi Corporation | Oversampling storage system captured waveform |
US8780470B1 (en) | 2013-03-11 | 2014-07-15 | Western Digital Technologies, Inc. | Disk drive adjusting digital phase locked loop over sector data with frequency induced phase error measured over preamble |
US8947811B1 (en) * | 2013-03-12 | 2015-02-03 | Western Digital Technologies, Inc. | Disk drive using preamble and postamble to adjust asynchronous signal samples of payload |
US9112538B2 (en) * | 2013-03-13 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for loop feedback |
US9196297B2 (en) | 2013-03-14 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced sync mark mis-detection protection |
US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
US9019645B1 (en) * | 2013-07-09 | 2015-04-28 | Marvell International Ltd. | Applying digital frequency offset to timing loop |
US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
US9323625B2 (en) | 2013-11-12 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for lost synchronization data set reprocessing |
US8861112B1 (en) * | 2014-04-23 | 2014-10-14 | Lsi Corporation | Two dimensional magnetic recording system head separation estimator |
US9064539B1 (en) * | 2014-10-02 | 2015-06-23 | Lsi Corporation | Systems and methods for timing control in a data processing system |
US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
US9313017B1 (en) * | 2015-06-11 | 2016-04-12 | Xilinx, Inc. | Baud-rate CDR circuit and method for low power applications |
US9525576B1 (en) | 2015-07-24 | 2016-12-20 | Seagate Technology Llc | Self-adapting phase-locked loop filter for use in a read channel |
US9613652B2 (en) * | 2015-07-24 | 2017-04-04 | Seagate Technology Llc | Phase error recovery circuitry and method for a magnetic recording device |
US9923737B2 (en) * | 2015-08-24 | 2018-03-20 | Texas Instruments Incorporated | Analog-digital compatible re-sampling |
US10911095B2 (en) * | 2017-08-31 | 2021-02-02 | Tokay Systems Llc | Fallthrough correlation techniques for arbitrary-phase spread spectrum waveforms |
US10665254B1 (en) * | 2018-05-21 | 2020-05-26 | Seagate Technology Llc | Readback waveform oversampling method and apparatus |
US10176835B1 (en) * | 2018-06-22 | 2019-01-08 | Western Digital Technologies, Inc. | Data storage device employing predictive oversampling for servo control |
US11171815B2 (en) * | 2020-01-21 | 2021-11-09 | Credo Technology Group Limited | Digital equalizer with overlappable filter taps |
US11038602B1 (en) * | 2020-02-05 | 2021-06-15 | Credo Technology Group Limited | On-chip jitter evaluation for SerDes |
US11295777B1 (en) * | 2020-10-30 | 2022-04-05 | Seagate Technology Llc | System and method for managing off-track read retry |
US11689191B2 (en) * | 2021-03-30 | 2023-06-27 | Stmicroelectronics International N.V. | High frequency resolution digital sinusoid generator |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
US5576904A (en) * | 1994-09-27 | 1996-11-19 | Cirrus Logic, Inc. | Timing gradient smoothing circuit in a synchronous read channel |
US5572558A (en) * | 1994-11-17 | 1996-11-05 | Cirrus Logic, Inc. | PID loop filter for timing recovery in a sampled amplitude read channel |
US6819514B1 (en) * | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
US5999355A (en) * | 1996-04-30 | 1999-12-07 | Cirrus Logic, Inc. | Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording |
JP4576008B2 (ja) | 1998-05-22 | 2010-11-04 | 株式会社日立グローバルストレージテクノロジーズ | 信号処理装置及び該信号処理装置を搭載したデータ記録再生装置 |
JP2000243042A (ja) | 1999-02-19 | 2000-09-08 | Matsushita Electric Ind Co Ltd | クロックリカバリ装置 |
JP3337997B2 (ja) * | 1999-03-29 | 2002-10-28 | 松下電器産業株式会社 | 周波数検出型位相同期回路 |
JP3486145B2 (ja) * | 2000-01-17 | 2004-01-13 | 松下電器産業株式会社 | デジタル記録データ再生装置 |
US6285219B1 (en) * | 2000-03-30 | 2001-09-04 | Adaptec, Inc. | Dual mode phase and frequency detector |
-
2002
- 2002-03-29 JP JP2002095505A patent/JP4109003B2/ja not_active Expired - Fee Related
- 2002-10-18 US US10/273,485 patent/US7054088B2/en not_active Expired - Fee Related
-
2006
- 2006-03-24 US US11/388,377 patent/US7515369B2/en not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008519558A (ja) * | 2004-11-05 | 2008-06-05 | インターデイジタル テクノロジー コーポレーション | 等化器フィルタのタップ係数を発生するための方法および装置 |
JP2008533925A (ja) * | 2005-03-18 | 2008-08-21 | インターデイジタル テクノロジー コーポレーション | チャネル推定強化型lms等化器 |
US8027423B2 (en) | 2005-10-25 | 2011-09-27 | Sony Corporation | Synchronizing apparatus, synchronizing method, synchronizing program and data reproduction apparatus |
JP2007122774A (ja) * | 2005-10-25 | 2007-05-17 | Sony Corp | 同期装置、同期方法及び同期プログラム並びにデータ再生装置 |
JP2009296597A (ja) * | 2008-06-06 | 2009-12-17 | Fujitsu Ltd | 適応的等化器及びその方法 |
US8787437B2 (en) | 2008-06-06 | 2014-07-22 | Fujitsu Limited | Adaptive equalizer and method thereof |
JP2011014223A (ja) * | 2009-07-02 | 2011-01-20 | Lsi Corp | リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法 |
WO2014141585A1 (ja) * | 2013-03-13 | 2014-09-18 | 日本電気株式会社 | 利得制御装置及び利得制御方法 |
JP6032349B2 (ja) * | 2013-03-13 | 2016-11-24 | 日本電気株式会社 | 利得制御装置及び利得制御方法 |
JPWO2015072515A1 (ja) * | 2013-11-15 | 2017-03-16 | 国立研究開発法人産業技術総合研究所 | 受信信号処理装置、通信システム及び受信信号処理方法 |
JP2016189558A (ja) * | 2015-03-30 | 2016-11-04 | ソニーセミコンダクタソリューションズ株式会社 | 位相同期装置、位相同期方法、およびプログラム |
JP2017084256A (ja) * | 2015-10-30 | 2017-05-18 | 国立大学法人東北大学 | センサシステム |
KR20210134964A (ko) * | 2019-09-30 | 2021-11-11 | 지티이 코포레이션 | 신호 샘플링 방법, 장치 및 광 수신기 |
JP2022531890A (ja) * | 2019-09-30 | 2022-07-12 | 中▲興▼通▲訊▼股▲ふぇん▼有限公司 | 信号サンプリング方法、装置及び光受信機 |
JP7297099B2 (ja) | 2019-09-30 | 2023-06-23 | セインチップス テクノロジー カンパニーリミテッド | 信号サンプリング方法、装置及び光受信機 |
KR102636811B1 (ko) * | 2019-09-30 | 2024-02-15 | 세인칩스 테크놀로지 컴퍼니 리미티드 | 신호 샘플링 방법, 장치 및 광 수신기 |
Also Published As
Publication number | Publication date |
---|---|
US20060181797A1 (en) | 2006-08-17 |
US7515369B2 (en) | 2009-04-07 |
US7054088B2 (en) | 2006-05-30 |
JP4109003B2 (ja) | 2008-06-25 |
US20030137765A1 (en) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003281831A (ja) | 情報記録再生装置、信号復号回路及び方法 | |
JP4641815B2 (ja) | 光ディスク再生装置 | |
JP3749889B2 (ja) | Prml検出を適用する信号処理デバイス、同デバイスを備えたディスク記憶装置、及び同装置におけるフィードバック制御のための信号処理方法 | |
JP2005276412A (ja) | 動的な等化器最適化を行うための装置 | |
JP5444013B2 (ja) | 待ち時間削減ループ回復を含むハード・ディスク・ドライブ・データ・ストレージのためのシステムおよび方法 | |
EP1039463B1 (en) | Signal processing apparatus | |
JP2000251417A (ja) | 位相誤差を予測する方法および位相検出器に関連した装置 | |
JP2001184795A (ja) | 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置 | |
US20050135472A1 (en) | Adaptive equalizer, decoding device, and error detecting device | |
US6791776B2 (en) | Apparatus for information recording and reproducing | |
JP2003016734A (ja) | 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法 | |
JP2002358734A (ja) | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 | |
JP3597433B2 (ja) | データ再生システムにおけるクロック調整装置及び光ディスク装置 | |
JP3609721B2 (ja) | デジタルデータ再生装置及びデジタルデータ再生方法 | |
JP2006286188A (ja) | データ貯蔵機器のデータ検出方法及び装置 | |
JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
TWI335018B (en) | Bit recovery scheme for an asymmetric data channel | |
JP2941713B2 (ja) | データ貯蔵機器のデータ検出方法及び装置 | |
US11018842B1 (en) | Dynamic timing recovery bandwidth modulation for phase offset mitigation | |
US11170815B1 (en) | Cancelling adjacent track interference | |
US7978792B2 (en) | Reproducing apparatus and method, signal processing apparatus and method, and program | |
JP4098660B2 (ja) | ディスク記憶装置及びシンクマーク検出方法 | |
US6847602B2 (en) | Data detection in optical disk drives using decision feedback equalization | |
JP4650130B2 (ja) | 信号処理装置、信号処理方法 | |
JPH07302467A (ja) | 波形等化チャネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |