WO2014141585A1 - 利得制御装置及び利得制御方法 - Google Patents

利得制御装置及び利得制御方法 Download PDF

Info

Publication number
WO2014141585A1
WO2014141585A1 PCT/JP2014/000629 JP2014000629W WO2014141585A1 WO 2014141585 A1 WO2014141585 A1 WO 2014141585A1 JP 2014000629 W JP2014000629 W JP 2014000629W WO 2014141585 A1 WO2014141585 A1 WO 2014141585A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
signal
pilot
gain control
gain
Prior art date
Application number
PCT/JP2014/000629
Other languages
English (en)
French (fr)
Inventor
雄三 鈴木
川合　雅浩
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2015505251A priority Critical patent/JP6032349B2/ja
Publication of WO2014141585A1 publication Critical patent/WO2014141585A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/005—Control by a pilot signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements

Definitions

  • the present invention relates to a gain control apparatus and a gain control method, and more particularly to a technique for controlling the gain of a received signal including a pilot symbol for carrier synchronization.
  • Patent Document 1 discloses a closed loop type automatic gain control system.
  • AGC Automatic Gain Control
  • a part of the output of the main amplifier is returned to the feedback system, and an error signal generated by comparison with the reference voltage is APD ( By using the bias voltage control signal of Avalanche (Photo (Diode)), the gain variation is suppressed.
  • APD Automatic Gain Control
  • FIG. 8 is a diagram showing an example of a closed-loop automatic gain control circuit.
  • the closed-loop automatic gain control circuit is a circuit that is included in a reception device that receives a signal in the IF (intermediate frequency) band as a reception signal 10 through wireless communication, and performs gain control (gain control) on the reception signal 10, for example. is there.
  • the received signal 10 in the IF band is input to the quadrature demodulator 12.
  • the quadrature demodulator 12 converts the received signal 10 into a BB (baseband) signal using the signal input from Lo (local oscillator) 11, and separates it into Ich (in-phase component) and Qch (quadrature component) To do.
  • the Ich signal is also referred to as “Ich signal”
  • the Qch signal is also referred to as “Qch signal”.
  • the quadrature demodulator 12 outputs an Ich signal to an LPF (Low Pass Filter) 13 and outputs a Qch signal to an LPF (Low Pass Filter) 14.
  • LPFs 13 and 14 remove unnecessary high-frequency components from the Ich signal output from the quadrature demodulator 12 and output to the A / D (analog / digital) converter 15.
  • the LPF 14 removes unnecessary high-frequency components from the Qch signal output from the quadrature demodulator 12 and outputs the result to the A / D (analog / digital) converter 16.
  • the A / D converter 15 converts the Ich signal output from the LPF 13 from an analog signal to a digital signal, and outputs it to a digital filter (ROF: Root Cosine Roll Off Filter) 17.
  • the A / D converter 16 converts the Qch signal output from the LPF 14 from an analog signal to a digital signal, and outputs it to a digital filter (ROF) 18.
  • the ROF 17 limits the band of the Ich signal output from the A / D converter 15 in order to remove unnecessary frequency bands, and then outputs it to the carrier synchronization circuit 19.
  • the ROF 18 performs band limitation on the Qch signal output from the A / D converter 16 in order to remove unnecessary frequency bands, and then outputs it to the carrier synchronization circuit 19.
  • the carrier synchronization circuit 19 uses a known signal (hereinafter referred to as a “pilot signal”) inserted in advance on the transmission side to shift the frequency between the received signal 10 and the output signal from Lo (local oscillator) 11. Is detected, and carrier synchronization is achieved by adding phase rotation to the output signals from ROFs 17 and 18 based on the detection result. For example, the carrier synchronization circuit 19 performs symbol determination for each of the output signals (Ich and Qch signals) from the ROFs 17 and 18, and obtains a difference between the output signal before the symbol determination and the output signal after the symbol determination.
  • a pilot signal inserted in advance on the transmission side to shift the frequency between the received signal 10 and the output signal from Lo (local oscillator) 11. Is detected, and carrier synchronization is achieved by adding phase rotation to the output signals from ROFs 17 and 18 based on the detection result.
  • the carrier synchronization circuit 19 performs symbol determination for each of the output signals (Ich and Qch signals) from the ROFs 17 and 18, and obtains
  • an error in the phase direction is calculated, and an output signal (Ich, Qch signal) in which carrier synchronization is established is obtained by adding to the output signal a phase rotation that only corrects the calculated error. Since the carrier synchronization method using a pilot signal is a known technique, further detailed explanation is omitted.
  • the Ich and Qch signals for which carrier synchronization is established are each subjected to gain correction by an automatic gain control (AGC: AutomaticAutoGain Control) circuit 20, and then sent to a determiner 21 for symbol determination.
  • AGC AutomaticAutoGain Control
  • the AGC circuit 20 includes an error estimator 22, an integrator 23, and multipliers 24 and 25.
  • the error estimator 22 is an Ich / Qch signal (D'i, D'q) after symbol determination by the determiner 21 and an input Ich / Qch signal (Di, Dq). By taking the difference, an error in the gain direction (amplitude direction) is estimated, and the estimation result is output to the integrator 23.
  • 10A and 10B show the positional relationship in the orthogonal coordinates (also called ⁇ IQ plane '', where Ich is the horizontal axis and Qch is the vertical axis) of the input signal (Di, Dq) to the AGC circuit 20. It is. 10A and 10B show examples in which the modulation scheme is 16QAM. Also, the input signals (Di, Dq) are represented by white circles, and the lattice points (signal points that should be originally) are represented by black circles.
  • the error estimator 22 has the input signal (Di, Dq) located in the hatching area shown in FIG. 10A. That is, it is determined that the amplitude value of the received signal 10 is larger than a desired value, and a polarity signal 'H' (a signal indicating that the amplitude is larger than the lattice point (expected value)) is output. Further, when Di-D'i ⁇ 0 and Dq-D'q ⁇ 0, the error estimator 22 has the input signal (Di, Dq) located in the hatching area shown in FIG. 10B. That is, it is determined that the amplitude value of the received signal 10 is smaller than a desired value, and a polarity signal 'L' (a signal indicating that the amplitude is smaller than the lattice point (expected value)) is output.
  • Integrator 23 outputs a gain correction value based on the polarity signal obtained from error estimator 22. For example, when the polarity signal is 'H', the down counter is operated in a direction to decrease the gain correction value from the initial value '1'. When the polarity signal is 'L', the gain correction value is set to the initial value '1'. Operate the up counter in the direction of increasing from '. The gain correction value is decreased or increased by a predetermined width such as 0.1 or 0.01. Then, the multipliers 24 and ⁇ 25 multiply the input signal (Di, ⁇ ⁇ ⁇ Dq) to the AGC circuit 20 by the gain correction value output from the integrator 23, thereby reducing the gain fluctuation of the received signal 10. In addition, corrections are made as appropriate. As a result, the input signals (Di, Dq) are corrected in the gain direction so as to be positioned at the lattice points (expected values).
  • the above-described method since the signal output from the determiner 21 is fed back and used for calculating the gain correction value, it is not possible to follow high-speed gain fluctuations. For example, when the gain of the active element (amplifier, frequency converter, etc.) of the analog circuit fluctuates at a high speed due to a sudden change in the ambient temperature, the above-described method cannot follow the severe amplitude fluctuation of the received signal 10, There is a problem that gain correction cannot be performed sufficiently. An error in the amplitude direction (amplitude error) that remains without being corrected causes a deterioration in transmission characteristics. In particular, when high-quality wireless transmission is realized by a super multi-level modulation scheme such as 1024QAM or 2048QAM, burst errors caused by residual errors in the amplitude direction adversely affect transmission characteristics.
  • a super multi-level modulation scheme such as 1024QAM or 2048QAM
  • An object of the present invention is to provide a gain control device and a gain control method capable of improving the accuracy of gain correction in gain control in order to solve the above-described problems.
  • a gain control apparatus is a gain control apparatus that controls a gain of a received signal including a pilot symbol predetermined for carrier synchronization, and extracts a pilot symbol from the received signal
  • a pilot error calculating unit that calculates an error between the pilot symbol extracted by the extracting unit and an expected value of the pilot symbol, and an error calculated by the pilot error calculating unit.
  • a gain correction unit that corrects the gain.
  • a gain control method is a gain control method for controlling a gain of a received signal including a pilot symbol predetermined for carrier synchronization, and extracts a pilot symbol from the received signal.
  • a step of calculating an error between the extracted pilot symbol and an expected value of the pilot symbol, and a step of correcting a gain of the received signal in accordance with the calculated error. is there.
  • FIG. 3 is a configuration diagram of an automatic gain control circuit according to the first embodiment.
  • FIG. 3 is a configuration diagram of a residual error corrector according to the first embodiment.
  • 6 is a diagram showing a flow of error signal derivation in a received signal (payload portion) according to Embodiment 1.
  • FIG. FIG. 3 is a configuration diagram of an automatic gain control circuit according to a second embodiment.
  • 6 is a configuration diagram of a residual error corrector according to Embodiment 3.
  • FIG. 6 is a configuration diagram of a residual error corrector according to Embodiment 4.
  • FIG. It is a schematic block diagram of the automatic gain control circuit which concerns on embodiment. It is a figure which shows an example of a closed loop type automatic gain control circuit.
  • FIG. 1 is a configuration diagram of an automatic gain control circuit 1 according to Embodiment 1 of the present invention.
  • the automatic gain control circuit 1 includes a quadrature demodulator 12, LPFs 13 and 14, A / D converters 15 and 16, ROFs 17 and 18, a carrier synchronization circuit 19, an AGC circuit 20, a determiner 21, and a residual error corrector 100. .
  • the automatic gain control circuit 1 is included in a receiving device that receives, as a received signal 10, an IF (intermediate frequency) band signal transmitted as a transmission signal by wireless communication from a device on the transmission side, for example. Circuit for performing gain control.
  • the automatic gain control circuit 1 has a configuration in which a residual error corrector 100 is added after the AGC circuit 20 in the closed loop type automatic gain control circuit shown in FIG.
  • the operations of the quadrature demodulator 12, the LPFs 13 and 14, the A / D converters 15 and 16, the ROFs 17 and 18, the carrier synchronization circuit 19, the AGC circuit 20, and the determination unit 21 have been described with reference to FIG. Since it is the same as operation
  • pilot symbol for carrier synchronization
  • FIG. 2 is a configuration diagram of residual error corrector 100 according to Embodiment 1 of the present invention.
  • the residual error corrector 100 includes a pilot extractor 101, an error estimator 102, a write counter 103, an estimation result storage (FIFO: First input first output) 104, a read counter 105, an interpolator 106, an adder 107, and a delay unit 108. , And multipliers 110 and 111.
  • the pilot extractor 101 extracts a pilot signal as a received pilot signal from the received signal sequence input via the AGC circuit 20 and outputs it to the error estimator 102.
  • pilot extractor 101 extracts a received pilot signal in each of the Ich signal and the Qch signal.
  • the error estimator 102 estimates (calculates) an amplitude error from the pilot signal (reception pilot signal) extracted by the pilot extractor 101 and a known pilot signal (transmission pilot signal) inserted in advance in the reception signal on the transmission side.
  • the pilot signal inserted into the reception signal on the transmission side to be used for carrier synchronization has a predetermined known value. Therefore, the value of the transmission pilot signal is stored in advance in a storage unit (for example, a memory or the like) included in the residual error corrector 100, and the error estimator 102 stores the value of the transmission pilot signal stored in the storage unit and the received pilot signal. By calculating the difference between the two values, the pilot signal error estimated value (amplitude error) may be calculated.
  • the same value is inserted in all pilot signals, but different values may be sequentially inserted according to a predetermined rule.
  • the values of different pilot signals may be stored in advance in the storage unit in the order according to a predetermined rule, and the error estimator 102 may sequentially compare the values.
  • the error estimator 102 sequentially stores the estimated error value of the pilot signal in the FIFO 104 according to the address indicated by the write counter 103. Further, the interpolator 106 sequentially reads out the estimated error value of the pilot signal from the FIFO 104 according to the address indicated by the read counter 105.
  • the Write counter 103 and the Read counter 105 operate so as to count up the counter value at the same cycle as the pilot signal insertion interval.
  • the interpolator 106 calculates the amplitude error (error estimated value) in the payload portion (here, representing the data body excluding the pilot signal) by interpolation processing using the pilot signal error estimated value obtained from the FIFO 104. Thus, the amplitude error of the received signal (the output signal from the AGC circuit 20) is estimated. Thereafter, the interpolator 106 inverts the polarity of the estimated error value of the estimated received signal (payload portion) and outputs the result to the adder 107.
  • the adder 107 calculates a gain correction value by adding a default value “1” to the error estimation value output from the interpolator 106, and outputs the gain correction value to the multipliers 110 and 111.
  • the multipliers 110 and 111 multiply the output signal from the AGC circuit 20 whose timing is adjusted via the delay unit 108 by the gain correction value, thereby remaining the amplitude error that cannot be corrected by the AGC circuit 20. Reduce.
  • the signal (symbol) of the payload portion in the received signal is also referred to as “payload signal (payload symbol)”.
  • FIG. 3 is a diagram showing a flow of error signal derivation in the received signal (payload portion) according to Embodiment 1 of the present invention.
  • the transmission signal sequence (information sequence sent from the transmission side) consists of n and n symbols, and known redundant signals (pilot signals) are inserted one symbol at a time from the beginning of the transmission signal sequence at m symbol intervals.
  • a symbol is a unit of information that can be transmitted with a wireless reference clock.
  • each signal (pilot signal and payload signal) in the transmission signal sequence on the Ich side and the Pch side is represented by the following symbols.
  • the part corresponding to the pilot signal (transmission pilot signal) in the transmission signal series is expressed by the following code. Further, it is assumed that the pilot signal is subjected to QPSK modulation in which an error is unlikely to occur.
  • the portion corresponding to the payload signal (transmission payload signal) in the transmission signal series is expressed by the following symbols. Further, it is assumed that the payload signal is subjected to arbitrary multilevel modulation. Here, it is assumed that the payload signal is subjected to multilevel modulation having a larger multilevel number than the pilot signal.
  • the portion corresponding to the pilot signal (received pilot signal) extracted by the pilot extractor 101 in the received signal sequence is expressed by the following code.
  • a portion corresponding to the payload signal (received payload signal) in the received signal series is expressed by the following code.
  • Error estimation of the received payload signal is performed by interpolating the error estimate of the received pilot signal.
  • the error estimation value used for the interpolation is an error estimation value estimated from the received pilot signal that is located immediately adjacent to the payload portion including the payload signal that is the error estimation target (before and after in time) and closest.
  • Fig. 3 shows the flow of deriving the estimated error value of the pilot signal.
  • the estimated error E'_k (0 ⁇ k ⁇ m) of the received payload signals Ri_k, Rq_k (0 ⁇ k ⁇ m) is the received pilot signals Ri_0, Rq_0, It is calculated using error estimation values E′_0 and _E′_m calculated from Ri_m and _Rq_m and known transmission pilot signals Si_0, Sq_0, Si_m, and Sq_m.
  • the error estimate E_k (m ⁇ k ⁇ 2m ⁇ ) of the received payload signals Ri_k, Rq_k (m ⁇ k ⁇ 2m ⁇ ) is the same rule, and the received pilot signals Ri_m, Rq_m, Ri_2m, Rq_2m and the known transmitted pilot signals Si_m , Sq_m, Si_2m, ⁇ Sq_2m are calculated by interpolation using error estimates E'_m and E'_2m calculated from Sq_2m.
  • the storage means need not be limited to FIFO.
  • the error estimator 102 sequentially stores the estimated error value E′_km of the received pilot signal in the FIFO 14 according to the address indicated by the write counter 103. Then, the interpolator 106 sequentially reads out the estimated error value E′_km of the received pilot signal from the FIFO 14 according to the address indicated by the Read counter 105. Write counter 103 and Read counter 105 count up at the same period as the pilot signal insertion interval.
  • the error estimate value E'_k (0 ⁇ k ⁇ m) of the payload signal is obtained by calculating the error estimate values E'_0 and E'_m of the received pilot signal located immediately adjacent to and adjacent to the payload part including the payload signal. And obtained by linear interpolation using the following equation (2).
  • E'_k E'_0 ⁇ (m-k) / m + E'_m ⁇ k / m (2) * 0 ⁇ k ⁇ m
  • E'_k E'_m ⁇ (2m-k) / m + E'_2m ⁇ (k-m) / m (3) * M ⁇ k ⁇ 2m
  • the error estimate value E′_k of the payload signal is calculated by using the error estimate value of the received pilot signal located on both sides of the payload portion including the payload signal and nearest to the payload part according to the above-described rule.
  • the count-up method of the write counter 103 and the read counter 105 and the input / output method of the error estimate value of the pilot signal to the FIFO 104 may be performed by any generally conceivable method.
  • the error estimator 102 counts up the write counter 103 according to the output of the pilot signal from the pilot extractor 101, and the write counter 103 indicates the estimated error value estimated from the pilot signal. It may be stored in the address of the FIFO 104 and the read counter 105 may be counted up to indicate the address. Then, the interpolator 106 calculates the error estimated value of the pilot signal at the address indicated by the Read counter 105 and the error estimated value of the pilot signal at the previous address (the pilot signal of the error estimated value at the address indicated by the Read counter 105). (The estimated error value of the pilot signal immediately before in time)), the estimated error value of each payload signal between these pilot signals may be sequentially calculated in time series.
  • Interpolator 106 inverts the polarity of the error estimation value of the received signal (pilot signal and payload signal) after completion of the interpolation processing, and sends it to adder 107.
  • the gain correction value is less than 1 'reduce the amplitude of the received signal
  • the gain correction value is greater than 1 (received value). The value is corrected in the direction of increasing the amplitude of the signal).
  • the multipliers 110 and 111 multiply the received signal (output signal from the AGC circuit 20) whose timing is adjusted by the delay unit 108 by the gain correction value output from the adder 107, thereby obtaining the received signal. Perform gain correction.
  • W_k the gain correction value W_k (k ⁇ 0, m, 2m, ..., n) in the payload signal of the received signal
  • the pilot received with a time delay relative to this payload signal This is because the error information of the signal is used, and it is necessary to multiply the received signal by the gain correction value W_k after adjusting the timing by the delay unit.
  • the delay unit 108 outputs an error estimated value of a payload signal Ri_k, Rq_k from the interpolator 106, and when a gain correction value W_k based on the error estimated value is output to the multipliers 110, 111,
  • the multipliers 110 and 111 operate to delay the payload signals Ri_k and Rq_k and output the multipliers 110 and 111 so that the payload signals Ri_k and Rq_k are gain-corrected by the multipliers 110 and 111.
  • the present embodiment is for carrier synchronization in a multi-level QAM (QuadraturemplAmplitude Modulation) signal demodulation circuit that combines a carrier synchronization function using a known pilot signal and a closed loop automatic gain control function.
  • the residual error generated in the signal output from the closed-loop automatic gain control circuit is estimated using the known pilot signal inserted in, and the gain correction is adaptively performed based on the estimation result.
  • the known pilot signal is used instead of feeding back the symbol determination result to derive the gain correction value, it is possible to follow the error caused by the high-speed gain fluctuation of the received signal. Therefore, it is possible to estimate the amplitude error with high accuracy. Therefore, it is possible to correct the residual amplitude error that cannot be followed by only the closed loop automatic gain control circuit, and it is possible to improve the correction accuracy in the gain control. That is, transmission characteristics can be improved.
  • the number of modulation multi-values is lower than that of the payload signal, and the error estimation value calculated from the pilot signal that is less likely to cause an error is linearly interpolated. An error estimate is derived. This makes it possible to estimate the amplitude error with high accuracy.
  • FIG. 4 is a configuration diagram of the automatic gain control circuit 2 according to the second embodiment of the present invention.
  • the automatic gain control circuit 2 has a configuration in which the determination unit 21 is positioned after the residual error corrector 100. That is, in the second embodiment, the determinator 21 performs symbol determination of the received signal (Ich signal and Qch signal) based on the received signal (Ich signal and Qch signal) after gain correction by the residual error corrector 100. Will do.
  • the operations of the respective components such as the ACG circuit 20 and the residual error corrector 100 are the same as those in the first embodiment, and thus the description thereof is omitted.
  • the position of the residual error corrector 100 is set to a stage preceding the position at which the determiner 21 acquires the received signal (Ich signal and Qch signal). That is, the position of the residual error corrector 100 is not limited to the subsequent stage where the determiner 21 acquires the received signal (Ich signal and Qch signal), as exemplified in the first embodiment.
  • FIG. 5 is a configuration diagram of a residual error corrector 300 according to Embodiment 3 of the present invention.
  • the configuration of the automatic gain control circuit according to the third embodiment is the same as the configuration of the automatic gain control circuit 1 according to the first embodiment, and a description thereof will be omitted.
  • the configuration of the automatic gain control circuit 2 according to the second embodiment may be adopted as the configuration of the automatic gain control circuit according to the third embodiment.
  • the residual error corrector 300 according to the third embodiment is different from the residual error corrector 100 according to the first embodiment in that it further includes a multiplier 200.
  • the multiplier 200 has a function of weighting the error estimation value output from the interpolator 106 with an adjustment value ⁇ ⁇ ⁇ ⁇ (0 ⁇ ⁇ 1) determined in advance. This measure is performed in order to avoid a situation where the gain correction according to the present embodiment is overcompensated and appears as stationary noise.
  • gain fluctuations due to other factors such as thermal noise of the automatic gain control circuit 1 may be added, and a situation may occur in which gain correction is overcompensated.
  • the gain correction is performed even if such gain fluctuation is added based on the result of operating the automatic gain control circuit having the residual error corrector to some extent as the adjustment value ⁇ in advance.
  • a value for reducing the estimated error value so as not to cause overcompensation is determined in advance.
  • ⁇ The closer the value of ⁇ is to “1”, the more the gain correction is over-compensated, and the more likely it is that it appears as stationary noise. On the other hand, as the value is very close to “0”, the gain fluctuation cannot be followed rapidly, and when the value of the received signal is determined, transmission characteristics are deteriorated due to a determination error in the amplitude direction. In view of these, an appropriate value of ⁇ is set in advance during the preliminary examination.
  • the calculated gain correction amount is reduced based on the adjustment value ⁇ determined in advance so that the gain correction is not overcompensated. According to this, it is possible to perform gain correction so as not to be overcompensated even if gain fluctuation due to other factors occurring when performing gain correction is added.
  • FIG. 6 is a configuration diagram of a residual error corrector 400 according to Embodiment 4 of the present invention.
  • the configuration of the automatic gain control circuit according to the fourth embodiment is the same as the configuration of the automatic gain control circuit 1 according to the first embodiment, and a description thereof will be omitted.
  • the configuration of the automatic gain control circuit 2 according to the second embodiment may be adopted as the configuration of the automatic gain control circuit according to the fourth embodiment.
  • Residual error corrector 400 Residual error corrector 400, pilot extractors 201 and 202, error estimators 203 and 204, write counter 103, estimation result storage (FIFO: First input First output) 205, read counter 105, interpolators 207 and 208, addition Units 209 and 210, a delay unit 108, and multipliers 110 and 111.
  • the write counter 103, the read counter 105, the delay unit 108, and the multipliers 110 and 111 are the same as those in the first embodiment, and thus description thereof is omitted.
  • the fourth embodiment is characterized in that the gain correction is performed independently on the Ich component and the Pch component of the received signal.
  • a processing system including a pilot extractor 201, an error estimator 203, an interpolator 207, and an adder 209 performs gain correction on the Ich signal, and a pilot extractor 202, an error estimator 204, an interpolator 208, and In the processing system including the adder 210, gain correction is performed on the Qch signal.
  • the error estimator 203 calculates the difference between the absolute amplitude value of the received pilot signal and the known absolute amplitude value of the transmitted pilot signal as an error estimated value E′i_mk of the amplitude error of the pilot signal in the Ich component.
  • Error estimator 204 calculates the difference between the absolute amplitude value of the received pilot signal and the known absolute amplitude value of the transmitted pilot signal as error estimate value E′q_mk of the amplitude error of the pilot signal in the Qch component.
  • the error estimated values E′i_mk and E′q_mk are expressed by the following equations (4) and (5), respectively.
  • the values of the transmission pilot signals of the Ich signal and the Qch signal are stored in the storage unit (for example, a memory) included in the residual error corrector 100.
  • the storage unit for example, a memory
  • Each of the error estimators 203 and 204 stored in advance calculates the difference between the value of the transmitted pilot signal and the value of the received pilot signal stored in the storage unit, thereby estimating the error estimate (amplitude error) of the pilot signal. May be calculated.
  • the FIFO 205 and the write counter 103 and the read counter 105 for specifying the address of the FIFO 205 are provided to temporarily store the Ich component and the Qch component of the amplitude error estimation value obtained from the pilot signal. Is.
  • the FIFO 205 stores the estimated error values E′i_mk and E′q_mk of the Ich component and the Qch component at the addresses indicated by the write counter 103 and the read counter 105, but in principle, the FIFO 105 according to the first embodiment Since it functions in the same way as in FIG.
  • the method for calculating the error estimate value of the payload signal in the interpolators 207 and 208 is the same as in Embodiment 1 except that the error estimate value of the received pilot signal located immediately adjacent to and adjacent to the payload portion including the payload signal is calculated. And is calculated by linear interpolation. Therefore, detailed description is omitted.
  • the error estimate value E′_k of the payload signal is calculated by using the error estimate value of the received pilot signal located on both sides of the payload portion including the payload signal and nearest to the payload part according to the above-described rule.
  • the count-up method of the write counter 103 and the read counter 105 and the input / output method of the error estimation value of the pilot signal to the FIFO 205 may be performed by any generally conceivable method.
  • any one of the error estimators 203 and 204 counts up the write counter 103 according to the output of the pilot signal from both of the pilot extractors 201 and 202, and the error estimators 203 and 204 Each of these stores the estimated error value estimated from those pilot signals at the address of the FIFO ⁇ ⁇ 205 indicated by the write counter 103, and one of the error estimators 203 and 204 counts the read counter 105 to indicate the address. You may make it up.
  • Each of the interpolators 207 and 208 includes an estimated error value of each pilot signal of the Ich signal and Qch signal of the address indicated by the Read counter 105, and each pilot of the Ich signal and Qch signal of the previous address.
  • the error estimation value of each payload signal between the pilot signals may be sequentially calculated from the signal error estimation value in time series order.
  • the FIFO, Write counter, and Read counter may be prepared separately for the Ich signal and for the Qch signal. Then, an error estimator 203 and an interpolator 207 corresponding to the Ich signal count up the counter for the Ich signal and input / output an estimated error value of the pilot signal, and an error estimator corresponding to the Qch signal 204 and the interpolator 208 may be configured to count up a counter and input / output an estimated error value of a pilot signal for the Qch signal.
  • the multiplier 110 multiplies the Ich component (Ich signal) of the reception signal (output signal from the AGC circuit 20) whose timing is adjusted by the delay unit 108 by the gain correction value Wi_k of the Ich component.
  • Multiplier 111 multiplies the Qch component (Qch signal) of the received signal whose timing is adjusted by delay unit 108 by a gain correction value Wq_k of the Qch component.
  • the error between the pilot signal and its expected value is calculated for each of the Ich signal and the Qch signal, and the Ich signal and the Qch signal are calculated according to each of the calculated errors.
  • Each gain is corrected. According to this, since it is possible to perform gain correction with an appropriate gain correction value for each of the Ich signal and the Qch signal, compared to the case where the respective gain correction values of the Ich signal and the Qch signal are calculated collectively, The accuracy of gain correction can be further improved.
  • the interpolator 106 and the adder 107 calculate one error estimated value and gain correction value for the Ich signal and the Qch signal. Therefore, there is an effect that the circuit scale can be reduced.
  • FIG. 7 is a schematic configuration diagram of the automatic gain control circuit 1 according to the embodiment of the present invention. That is, the automatic gain control circuit 1 according to the present embodiment described above can also be understood as a gain control device 9 shown in FIG.
  • the gain control device 9 includes an extraction unit 91, a pilot error calculation unit 92, and a gain correction unit 93.
  • the gain control device 9 controls the gain of the received signal including pilot symbols that are predetermined for carrier synchronization.
  • Extraction unit 91 extracts pilot symbols from the received signal.
  • the extraction unit 91 corresponds to the pilot extraction unit 101.
  • the pilot error calculation unit 92 calculates an error between the pilot symbol extracted by the extraction unit 91 and the expected value of the pilot symbol. Pilot error calculation unit 92 corresponds to error estimator 102.
  • the gain correction unit 93 corrects the gain of the received signal according to the error calculated by the pilot error calculation unit 92.
  • the gain correction unit 93 corresponds to the interpolator 106, the adder 107, and the multipliers 110 and 111.
  • an error occurring in a received signal is calculated based on a pilot symbol (pilot signal) predetermined for carrier synchronization. Even when high-speed gain fluctuations occur in the signal, an accurate error can be calculated. Since the gain of the received signal is corrected based on the accurately calculated error, the correction accuracy in gain control can be improved. Further, since this is realized by using pilot symbols for the carrier synchronization signal, no extra information is added to the received signal, and the information transmission efficiency is not lowered.
  • the configuration including the AGC circuit 20 is illustrated, but a configuration not including the AGC circuit 20 may be employed.
  • the residual error correction values 100, 300, and 400 may be positioned at the subsequent stage of the carrier synchronization circuit 19.
  • the error estimate value of the payload signal is calculated using the error estimate value of the received pilot signal located immediately adjacent to and adjacent to the payload portion including the payload signal.
  • the error estimate value of the payload signal is calculated using the error estimate value of the received pilot signal located before the payload portion including the payload signal and the error estimate value of the received pilot signal located after the payload signal. For example, it is not limited to the estimated error value of the received pilot signal located nearest. However, preferably, since the error estimation value of the received pilot signal located closest to the payload pilot signal is used as in the above embodiment, the error estimation value of the received pilot signal closer to the payload signal is used. The calculation accuracy of the estimated error value of the payload signal can be further improved.
  • the gain correction value is calculated by adding the inverted polarity of the error estimation value calculated by the interpolators 106, 207, and 208 to the default value '1' as it is, but this is not a limitation. Absent. Interpolators 106, 207, and 208 output an adjusted value proportional to the magnitude of the error estimate, not the error estimate itself with the polarity reversed, and add it to the default value '1' Then, the gain correction value may be calculated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　本発明に係る利得制御装置(9)は、キャリア同期のために予め定められたパイロットシンボルが含まれる受信信号の利得を制御する。利得制御装置(9)は、受信信号からパイロットシンボルを抽出する抽出部(91)と、抽出部(91)が抽出したパイロットシンボルと、パイロットシンボルの期待値との誤差を算出するパイロット誤差算出部(92)と、パイロット誤差算出部(92)が算出した誤差に応じて、受信信号の利得を補正する利得補正部(93)と、を備える。

Description

利得制御装置及び利得制御方法
　本発明は、利得制御装置及び利得制御方法に関し、特に、キャリア同期のためのパイロットシンボルが含まれる受信信号の利得を制御する技術に関する。
　特許文献１には、閉ループ型自動利得制御の方式が開示されている。特許文献１に開示の閉ループによる自動利得制御(AGC:Automatic Gain Control)方式では、主増幅器の出力の一部を帰還系に戻し、基準電圧との比較で生じる誤差信号をバイアス制御回路によってAPD(Avalanche Photo Diode)のバイアス電圧制御信号とすることで、増倍利得変動を抑圧するようにしている。
特開昭５３－７０４７９号公報
　本願出願人は、上述したような閉ループ型自動利得制御において、以下に説明する課題を見出した。以下、その課題について説明する。なお、以下に説明する内容は、本願出願人が新たに検討した内容であって、従来技術を説明するものではない。
　図8は、閉ループ型自動利得制御回路の一例を示す図である。閉ループ型自動利得制御回路は、例えば、無線通信によってIF(中間周波数)帯の信号を受信信号10として受信する受信装置に含まれ、受信信号10に対して利得制御(ゲイン制御)を行う回路である。
　IF帯の受信信号10は、直交復調器12に入力される。直交復調器 12は、Lo(局部発振器)11から入力される信号を用いて、受信信号10をBB(ベースバンド)信号に変換し、かつ、Ich(同相成分)とQch(直交成分)に分離する。以下、Ichの信号を「Ich信号」とも呼び、Qchの信号を「Qch信号」とも呼ぶ。直交復調器12は、Ich信号をLPF(Low Pass Filter)13に出力し、Qch信号をLPF(Low Pass Filter)14に出力する。
　LPF13、14は、直交復調器12から出力されたIch信号における不要な高周波成分を除去し、A/D(アナログディジタル)変換器15に出力する。LPF14は、直交復調器12から出力されたQch信号における不要な高周波成分を除去し、A/D(アナログディジタル)変換器16に出力する。
　A/D変換器15は、LPF13から出力されたIch信号を、アナログ信号からディジタル信号へ変換し、ディジタルフィルタ(ROF:Root Cosine Roll Off Filter)17に出力する。A/D変換器16は、LPF14から出力されたQch信号を、アナログ信号からディジタル信号へ変換し、ディジタルフィルタ(ROF)18に出力する。
　ROF17は、A/D変換器15から出力されたIch信号に対して、不要な周波数帯域を除去するために帯域制限を施した後、キャリア同期回路19に出力する。ROF18は、A/D変換器16から出力されたQch信号に対して、不要な周波数帯域を除去するために帯域制限を施した後、キャリア同期回路19に出力する。
　キャリア同期回路19は、送信側で予め挿入される既知の信号（以下、「パイロット信号」と呼ぶ）を用いて、受信信号10とLo(局部発振器) 11からの出力信号との間の周波数ずれを検出し、この検出結果をもとにROF 17、18からの出力信号に位相回転を加えることにより、キャリア同期を取る。例えば、キャリア同期回路19は、ROF17、18からの出力信号(Ich、Qch信号)の各々をシンボル判定し、シンボル判定される前の出力信号とシンボル判定された後の出力信号の差分を取ることにより、位相方向の誤差を算出し、算出した誤差を補正するだけの位相回転を出力信号に加えることにより、キャリア同期が確立された出力信号(Ich、Qch信号)を得る。なお、パイロット信号を用いたキャリア同期方式は既知の技術なので、これ以上の詳細説明は割愛する。キャリア同期が確立されたIch、Qch信号は、各々自動利得制御(AGC:Automatic Gain Control)回路 20でゲイン補正された後、判定器 21に送られ、シンボル判定される。
　図9に示すように、AGC回路20は、誤差推定器22、積分器23、及び乗算器24、25を有する。AGC回路20において、誤差推定器 22は、判定器 21でシンボル判定された後のIch、Qch信号( D'i, D'q )と、入力されるIch、Qch信号( Di, Dq )との差分を取ることにより、ゲイン方向(振幅方向)の誤差を推定し、推定結果を積分器23へ出力する。
　図10A, 10Bは、AGC回路20への入力信号( Di, Dq )の直交座標(「IQ平面」とも呼び、Ichを横軸とし、Qchを縦軸とする) における、位置関係を示したものである。図10A, 10Bは、変調方式が、16QAMである例を示している。また、入力信号( Di, Dq )を白丸で表現し、格子点(本来あるべき信号点)を黒丸で表現している。
　ここで、Di-D'i>0　かつ Dq-D'q>0 のとき、誤差推定器 22は、入力信号( Di, Dq )が、図10Aに示すハッチング領域に位置する。すなわち、受信信号10の振幅値が所望の値よりも大きいと判断し、極性信号'H'(格子点(期待値)に対して振幅が大きいことを示す信号)を出力する。また、Di-D'i <0　かつ Dq-D'q<0 のとき、誤差推定器 22は、入力信号( Di, Dq )が、図10Bに示すハッチング領域に位置する。すなわち、受信信号10の振幅値が所望の値よりも小さいと判断し、極性信号'L'(格子点(期待値)に対して振幅が小さいことを示す信号)を出力する。
　積分器23は、誤差推定器 22から得られる極性信号に基づいてゲイン補正値を出力する。例えば、極性信号が'H'の場合は、ゲイン補正値を初期値'1'から減少させる方向にダウンカウンタを動作させ、極性信号が'L'の場合は、ゲイン補正値を初期値'1'から増加させる方向にアップカウンタを動作させる。ゲイン補正値は、例えば、0.1ずつ又は0.01ずつ等の所定幅ずつ減少又は増加される。そして、乗算器24, 25は、AGC回路 20への入力信号( Di, Dq )に対して、積分器 23から出力されるゲイン補正値を乗じることにより、受信信号10のゲイン変動を軽減する方向に、適宜補正を行う。これにより、入力信号( Di, Dq )は、格子点(期待値)に位置するように、ゲイン方向に補正される。
　しかしながら、上述した方式では、ゲイン補正値の算出に判定器21から出力される信号をフィードバックして使用しているため、高速なゲイン変動に追従しきれない。例えば、周囲環境温度の急激な変化により、アナログ回路のアクティブ素子(アンプや周波数変換器等)のゲインが高速に変動する場合、上述した方式では、受信信号10の激しい振幅変動に追従できず、ゲイン補正が十分に行えなくなってしまうという課題がある。そして、補正しきれずに残留した振幅方向の誤差(振幅誤差)は、伝送特性の劣化を引き起こす。特に、1024QAMや2048QAM等の超多値変調方式で高品質な無線伝送を実現する場合、振幅方向の残留誤差に起因するバースト誤りは、伝送特性に悪影響を及ぼす。
　本発明の目的は、上述したような課題を解決するために、利得制御における利得補正の精度を向上することができる利得制御装置及び利得制御方法を提供することである。
　本発明の第１の態様に係る利得制御装置は、キャリア同期のために予め定められたパイロットシンボルが含まれる受信信号の利得を制御する利得制御装置であって、前記受信信号からパイロットシンボルを抽出する抽出部と、前記抽出部が抽出したパイロットシンボルと、前記パイロットシンボルの期待値との誤差を算出するパイロット誤差算出部と、前記パイロット誤差算出部が算出した誤差に応じて、前記受信信号の利得を補正する利得補正部と、を備えたものである。
　本発明の第２の態様に係る利得制御方法は、キャリア同期のために予め定められたパイロットシンボルが含まれる受信信号の利得を制御する利得制御方法であって、前記受信信号からパイロットシンボルを抽出するステップと、前記抽出したパイロットシンボルと、前記パイロットシンボルの期待値との誤差を算出するステップと、前記算出した誤差に応じて、前記受信信号の利得を補正するステップと、を備えたものである。
　上述した本発明の各態様によれば、利得制御における利得補正の精度を向上することができる利得制御装置及び利得制御方法を提供することができる。
実施の形態1に係る自動利得制御回路の構成図である。 実施の形態1に係る残留誤差補正器の構成図である。 実施の形態1に係る受信信号(ペイロード部分)における誤差信号導出の流れを示す図である。 実施の形態2に係る自動利得制御回路の構成図である。 実施の形態3に係る残留誤差補正器の構成図である。 実施の形態4に係る残留誤差補正器の構成図である。 実施の形態に係る自動利得制御回路の概略構成図である。 閉ループ式自動利得制御回路の一例を示す図である。 AGC回路の一例を示す図である。 AGC回路入力前の受信信号における信号点配置の一例(16QAM)の図である。 AGC回路入力前の受信信号における信号点配置の一例(16QAM)の図である。
　以下に図面を参照しながら、本発明の好適な実施の形態について説明する。以下の実施の形態に示す具体的な数値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、それに限定されるものではない。また、以下の記載及び図面では、説明の明確化のため、当業者にとって自明な事項等については、適宜、省略及び簡略化がなされている。
＜発明の実施の形態1＞
　図1を参照して、本発明の実施の形態1に係る自動利得制御回路1の構成について説明する。図1は、本発明の実施の形態1に係る自動利得制御回路1の構成図である。
　自動利得制御回路1は、直交復調器12、LPF13、14、A/D変換器15、16、ROF17、18、キャリア同期回路19、AGC回路20、判定器21、及び残留誤差補正器100を有する。自動利得制御回路1は、例えば、送信側の装置から無線通信によって送信信号として送信されたIF(中間周波数)帯の信号を、受信信号10として受信する受信装置に含まれ、受信信号10に対して利得制御を行う回路である。
　自動利得制御回路1は、図8に示す閉ループ型自動利得制御回路におけるAGC回路20の後段に、残留誤差補正器100を加えた構成になっている。なお、直交復調器12、LPF13、14、A/D変換器15、16、ROF17、18、キャリア同期回路19、AGC回路20、及び判定器21の動作については、図8を参照して説明した動作と同様であるため、説明を省略する。
　このような構成により、本実施の形態では、残留誤差補正器100において、AGC回路20で補正しきれなかった残留誤差を補正することで、利得制御における補正の精度を向上することを可能とする。
　なお、自動利得制御回路1が制御する受信信号には、その信号の送信側において、キャリア同期のための既知のパイロット信号(パイロットシンボル)が、予め一定の間隔で挿入されているものとする。
　続いて、図2を参照して、本発明の実施の形態1に係る残留誤差補正器100の構成について説明する。図2は、本発明の実施の形態1に係る残留誤差補正器100の構成図である。
　残留誤差補正器100は、パイロット抽出器101、誤差推定器102、Writeカウンタ103、推定結果格納器(FIFO:First input First output)104、Readカウンタ105、補間器106、加算器107、遅延器108、及び乗算器110、111を有する。
　パイロット抽出器101は、AGC回路 20を経て入力された受信信号系列から、パイロット信号を受信パイロット信号として抜き出し、誤差推定器102に出力する。ここで、パイロット抽出器101は、Ich信号とQch信号のそれぞれにおける受信パイロット信号を抽出する。
　誤差推定器102は、パイロット抽出器101で抜き出したパイロット信号(受信パイロット信号)と、送信側で受信信号に予め挿入される既知のパイロット信号(送信パイロット信号)から、振幅誤差を推定(算出)する。ここで、キャリア同期に利用するために送信側で受信信号に挿入されるパイロット信号は、予め定められた既知の値となっている。そのため、残留誤差補正器100が有する記憶部(例えば、メモリ等)に送信パイロット信号の値を予め格納し、誤差推定器102が、記憶部に格納された送信パイロット信号の値と、受信パイロット信号の値の差分を算出することで、パイロット信号の誤差推定値(振幅誤差)を算出するようにすればよい。ここで、一般的に、パイロット信号は、全て同一の値が挿入されるが、所定の規則に従って順次異なる値が挿入されるようにしてもよい。その場合は、記憶部にも、所定の規則に従った順序で、異なるパイロット信号の値を予め格納し、誤差推定器102が、順次その値を比較していくようにすればよい。
　誤差推定器102は、推定したパイロット信号の誤差推定値を、Writeカウンタ 103が示すアドレスに従って、順次、FIFO 104に格納する。また、補間器106は、Readカウンタ 105が示すアドレスに従って、順次FIFO 104から、パイロット信号の誤差推定値を読み出す。Writeカウンタ103とReadカウンタ105は、パイロット信号の挿入間隔と同一周期で、そのカウンタ値をカウントアップするように動作する。
　補間器106は、FIFO 104から取得したパイロット信号の誤差推定値を用いて、ペイロード部分(ここではパイロット信号を除いたデータ本体を表す)における振幅誤差(誤差推定値)を、補間処理で算出することにより、受信信号(AGC回路20からの出力信号)の振幅誤差を推定する。その後、補間器106は、推定した受信信号(ペイロード部分)の誤差推定値の極性を反転させ、加算器107に出力する。
　加算器107は、補間器 106から出力された誤差推定値にデフォルト値'1'を加えることにより、ゲイン補正値を算出し、乗算器110、111に出力する。そして、乗算器 110, 111は、遅延器108を介してタイミング調整されたAGC回路20からの出力信号に対して、ゲイン補正値を乗じることにより、AGC回路20で補正しきれずに残留した振幅誤差を軽減させる。以下、受信信号におけるペイロード部分の信号(シンボル)を、「ペイロード信号(ペイロードシンボル)」とも呼ぶ。
　続いて、図3に基づいて、本発明の実施の形態1に係る残留誤差補正器100の動作について説明する。図3は、本発明の実施の形態1に係る受信信号(ペイロード部分)における誤差信号導出の流れを示す図である。
　なお、送信信号系列(送信側から送る情報系列)は 、nシンボルからなり、既知の冗長信号(パイロット信号)が、送信信号系列の先頭から順番にmシンボル間隔で、1シンボルずつ挿入されているものとする。シンボルとは、無線の基準クロックで伝送できる情報単位で、QPSK変調は、1クロックで2ビット分の情報を伝送し、1シンボル当たりの取りうる数値は22 = 4通りである。16QAM変調は1クロックで4ビット分の情報を伝送するため、1シンボル当たりの取りうる数値は24 = 16通りである。
　以下、説明の便宜上、Ich側と、Pch側の送信信号系列における各信号(パイロット信号及びペイロード信号)を、下記符号で表現する。
Si_k ( k = 0, 1, 2, ・・・, n ) Ich成分
Sq_k ( k = 0, 1, 2, ・・・, n ) Qch成分
　上記送信信号系列のうち、パイロット信号(送信パイロット信号)に相当する部分を、下記符号で表現する。また、パイロット信号は、誤差の生じにくいQPSK変調が施されているものとする。
Si_mk ( k = 0, 1, 2, ・・・, n/m ) Ich成分
Sq_mk ( k = 0, 1, 2, ・・・, n/m ) Qch成分
　　 ※nはmで割り切れる整数、mkはkのm倍を表す。
　一方、上記送信信号系列のうち、ペイロード信号(送信ペイロード信号)に相当する部分は、下記符号で表現する。また、ペイロード信号は、任意の多値変調が施されているものとする。ここで、ペイロード信号は、パイロット信号よりも多値数の大きい多値変調が施されているものとする。
Si_k ( k ≠ 0, m, 2m, ・・・, n ) Ich成分
Sq_k ( k ≠ 0, m, 2m, ・・・, n ) Qch成分
　前述のnシンボルの送信信号系列Si_k ( k = 0, 1, 2・・・,n )、Sq_k ( k = 0, 1, 2・・・,n )に対応する、nシンボルの受信信号系列(AGC回路20からの出力信号系列)をRi_k ( k = 0, 1, 2・・・,n )、Rq_k ( k = 0, 1,2・・・,n )と定める。すなわち、送信側で送信信号Si_k、Sq_kとして送信した信号を、受信側(自動利得制御回路1側)で受信した信号を、受信信号Ri_k、Rq_kとして表している。
　上記受信信号系列のうち、パイロット抽出器101で抜き出されたパイロット信号(受信パイロット信号)に相当する部分を、下記符号で表現する。
Ri_mk ( k = 0, 1, 2,・・・, n/m ) Ich成分
Rq_mk ( k = 0, 1, 2,・・・, n/m ) Qch成分
※nはmで割り切れる整数、mkはkのm倍を表す。
　また、上記受信信号系列のうち、ペイロード信号（受信ペイロード信号）に相当する部分を、下記符号で表現される。
Ri_k ( k ≠ 0, m, 2m, ・・・, n ) Ich成分
Rq_k ( k ≠ 0, m, 2m, ・・・, n ) Qch成分
　誤差推定器102は、パイロット抽出器101で抽出された受信パイロット信号Ri_mk ( k = 0, 1, 2, ・・・, n/m )、Rq_mk ( k = 0, 1, 2, ・・・, n/m )と、既知の送信パイロット信号 Si_mk ( k = 0, 1, 2・・・,n/m )、Sq_mk ( k = 0, 1, 2・・・,n/m )とを用いて、下記の式(1)によって、パイロット信号における振幅誤差の誤差推定値E'_mk ( k = 0, 1, 2, ・・・, n/m )を求める。
E'_mk ( k = 0, 1, 2, ・・・, n/m ) 
　= √( Ri_mk・Ri_mk + Rq_mk・Rq_mk ) - √( Si_mk・Si_mk + Sq_mk・Sq_mk )
　　・・・(1)
※nはmで割り切れる整数、mkはkのm倍を表す。
　次に、ペイロード信号における振幅誤差の誤差推定値E'_k ( k ≠ 0, m, 2m, ・・・, n )の導出法について述べる。受信ペイロード信号の誤差推定は、受信パイロット信号の誤差推定値を補間することにより、実行される。補間に用いられる誤差推定値は、誤差推定対象のペイロード信号が含まれるペイロード部分の両隣(時間的に前後)、かつ直近に位置する受信パイロット信号から推定した誤差推定値である。
　図3において、パイロード信号の誤差推定値を導出する流れを示している。図3に示すように、受信ペイロード信号Ri_k, Rq_k (0 < k < m )の誤差推定値E'_k ( 0 < k < m )は、その信号の前後に位置する受信パイロット信号Ri_0, Rq_0, Ri_m, Rq_mと既知の送信パイロット信号Si_0, Sq_0, Si_m, Sq_mから計算した誤差推定値E'_0, E'_mを用いて算出される。また、受信ペイロード信号Ri_k, Rq_k (m < k < 2m )の誤差推定値E_k ( m < k < 2m )も同様の規則で、受信パイロット信号Ri_m, Rq_m, Ri_2m, Rq_2mと既知の送信パイロット信号Si_m, Sq_m, Si_2m, Sq_2mから計算した誤差推定値E'_m, E'_2mを用いて、補間処理により算出される。
　このように、ペイロード信号の誤差推定において、誤差推定対象のペイロード信号に対して時間的に前後して発生する情報を用いているため、誤差推定に使用する情報をメモリ等に格納し、タイミング調整する必要がある。本方式では、パイロット信号から得られた誤差推定値E'_km ( k = 0, 1, 2, ・・・, n/m )を、FIFO 104に一時的に格納することにより、タイミング調整を図るが、格納手段としてはFIFOに限定する必要はない。
　誤差推定器102は、受信パイロット信号の誤差推定値E'_kmを、Writeカウンタ 103が示すアドレスに従って、FIFO 14に順次格納される。そして、補間器106は、受信パイロット信号の誤差推定値E'_kmを、Readカウンタ 105が示すアドレスに従って、FIFO 14から順次読み出す。Writeカウンタ 103およびReadカウンタ 105は、パイロット信号の挿入間隔と同一周期でカウントアップする。
　補間器106は、受信パイロット信号の誤差推定値E'_km ( k = 0, 1, 2, ・・・, n/m )を用いて、受信ペイロード信号の誤差推定値E'_k ( k ≠ 0, m, 2m,・・・, n )を線形補間により推定し、パイロット部とペイロード部を合わせた受信信号（AGC回路20からの出力信号）全体の誤差推定値E'_k (　k = 0, 1, 2,・・・, n )を生成する。
　例えば、ペイロード信号の誤差推定値E'_k ( 0 < k < m ) は、そのペイロード信号が含まれるペイロード部分の両隣かつ直近に位置する受信パイロット信号の誤差推定値 E'_0, E'_mを用いて、下記の式(2)で線形補間することにより、得られる。
E'_k　 =　 E'_0 ・( m - k ) /m + E'_m ・ k/m　・・・　(2)
※0 < k < m
　また、ペイロード信号の誤差推定値E'_k ( m < k < 2m )に関しても、同様の規則で受信パイロット信号の誤差推定値 E'_m, E'_2mを用いて、下記の式(3)で線形補間することにより、得られる。
E'_k = E'_m ・( 2m - k ) /m + E'_2m ・ ( k - m ) /m　・・・　(3)
※m < k < 2m
　以降のペイロード信号の誤差推定値E'_k ( 2m < k, k ≠ , m, 2m,・・・, n )に関しても、同様の規則で、そのペイロード信号が含まれるペイロード部分の両隣かつ直近に位置する受信パイロット信号の誤差推定値を用いて、線形補間により同様に算出されるため、詳細な説明は省略する。
　ここで、ペイロード信号の誤差推定値E'_kは、上述の規則により、そのペイロード信号が含まれるペイロード部分の両隣かつ直近に位置する受信パイロット信号の誤差推定値を用いて算出されるのであれば、Writeカウンタ103及びReadカウンタ105のカウントアップ方法、及びFIFO 104へのパイロット信号の誤差推定値の入出力方法は、一般的に考え得る任意の方法によって行うようにしてよい。
　例えば、一態様として、誤差推定器102が、パイロット抽出器101からのパイロット信号の出力に応じて、Writeカウンタ103をカウントアップして、そのパイロット信号から推定した誤差推定値をWriteカウンタ103が示すFIFO 104のアドレスに格納し、Readカウンタ105をそのアドレスを示すようにカウントアップするようにしてもよい。そして、補間器106は、Readカウンタ105が示すアドレスのパイロット信号の誤差推定値と、その一つ前のアドレスのパイロット信号の誤差推定値(Readカウンタ105が示すアドレスの誤差推定値のパイロット信号よりも時間的に一つ前のパイロット信号の誤差推定値)とから、それらのパイロット信号の間の各ペイロード信号の誤差推定値を、時系列順に順次算出するようにすればよい。
　補間器106は、補間処理完了後、受信信号(パイロット信号及びペイロード信号)の誤差推定値の極性を反転し、加算器107へ送る。補間器106は、誤差推定値を、その信号の時系列順(E'_kにおいて、k = 0, 1, 2, ・・・, nの順)となるように加算器107に順次出力する。
　加算器107は、デフォルト値'1' に対して、補間器106から得られる、受信信号のゲイン方向(振幅方向)の誤差推定値を極性反転した値を足し合わせることにより、ゲイン補正値W_k ( k = 0, 1, 2,・・・, n )を算出する。この処理により、受信信号のゲイン方向の誤差推定値が正の極性(受信信号の振幅が格子点(期待値)より大きい)を示すときは、ゲイン補正値が1未満'受信信号の振幅を減らす方向に補正する値)となり、受信信号のゲイン方向の誤差推定値が負の極性（受信信号の振幅が格子点(期待値)より小さい）を示すときは、ゲイン補正値が1より大きく(受信信号の振幅を増やす方向に補正する値)となる。
　そして、乗算器110, 111は、遅延器108でタイミング調整された受信信号(AGC回路20からの出力信号)に対し、加算器107から出力されたゲイン補正値を乗算することにより、受信信号の利得の補正を行う。前述の通り、受信信号のペイロード信号におけるゲイン補正値W_k ( k ≠ 0, m, 2m, ・・・, n )を導出する際に、このペイロード信号に対して時間的に遅れて受信されるパイロット信号の誤差情報を使用しているため、受信信号に対して遅延器108でタイミング調整を行った後に、ゲイン補正値W_kを乗算する必要があるからである。すなわち、遅延器108は、補間器106からあるペイロード信号Ri_k, Rq_kの誤差推定値が出力され、その誤差推定値に基づいたゲイン補正値W_kが乗算器110, 111に出力されているときに、乗算器110, 111でそのペイロード信号Ri_k, Rq_kがゲイン補正されるように、ペイロード信号Ri_k, Rq_kを遅延させて乗算器110, 111出力するように動作する。
　以上に説明したように本実施の形態は、既知のパイロット信号を用いたキャリア同期機能と閉ループ型自動利得制御機能を兼ね備えた多値QAM(Quadrature Amplitude Modulation)信号の復調回路において、キャリア同期のために挿入された既知のパイロット信号を用いて、閉ループ式自動利得制御回路から出力された信号に生じた残留誤差を推定し、この推定結果に基づいて適応的にゲイン補正を行うようにしている。このように、ゲイン補正値の導出に、シンボル判定結果をフィードバックして利用せず、既知のパイロット信号を用いているため、受信信号の高速なゲイン変動に伴って生じる誤差にも追従することができ、高精度な振幅誤差推定が可能となる。よって、閉ループ式自動利得制御回路だけでは追従しきれない残留振幅誤差を補正することができ、利得制御における補正の精度を向上することができる。すなわち、伝送特性を改善することができる。
　また、本実施の形態は、受信信号における振幅誤差の推定において、ペイロード信号よりも変調多値数が低く、誤差の生じにくいパイロット信号から算出した誤差推定値を線形補間することにより、ペイロード信号の誤差推定値を導出するようにしている。これにより、高精度な振幅誤差推定が可能となる。
＜発明の実施の形態2＞
　続いて、図4を参照して、本発明の実施の形態2に係る自動利得制御回路2の構成について説明する。図4は、本発明の実施の形態2に係る自動利得制御回路2の構成図である。
　本実施の形態2に係る自動利得制御回路2は、残留誤差補正器100の後段に判定器 21が位置する構成になっておる。すなわち、本実施の形態2では、判定機21は、残留誤差補正器100によってゲイン補正後の受信信号(Ich信号及びQch信号)に基づいて、受信信号(Ich信号及びQch信号)のシンボル判定を行うことになる。なお、ACG回路20及び残留誤差補正器100等の各構成要素の動作については、実施の形態1と同等であるため、説明は省略する。
　以上に説明したように、本実施の形態2では、残留誤差補正器100の位置を、判定機21が受信信号(Ich信号及びQch信号)を取得する位置の前段となるようにしている。すなわち、残留誤差補正器100の位置は、実施の形態1で例示したように、判定機21が受信信号(Ich信号及びQch信号)を取得する位置の後段に限られるものではない。
＜発明の実施の形態3＞
　続いて、図5を参照して、本発明の実施の形態3に係る残留誤差補正器300の構成について説明する。図5は、本発明の実施の形態3に係る残留誤差補正器300の構成図である。
　なお、本実施の形態3に係る自動利得制御回路の構成は、実施の形態1に係る自動利得制御回路1の構成と同様であるため、説明を省略する。なお、当然に、本実施の形態3に係る自動利得制御回路の構成として、実施の形態2に係る自動利得制御回路2の構成を採用するようにしてもよい。
　本実施の形態3に係る残留誤差補正器300は、実施の形態1に係る残留誤差補正器100と比較して、さらに、乗算器200を有する点が異なる。乗算器200は、補間器106から出力された誤差推定値に対して、事前検討による調整値α ( 0　< α <　1 )を重みづけする機能を有する。この処置は、本実施の形態によるゲイン補正が過補償となり、定常的なノイズとして見えるようになる事態を回避するために行う。上述した残留誤差補正器によるゲイン補正では、ゲイン補正以外に、自動利得制御回路1のサーマルノイズ等の他の要因によるゲイン変動も加わり、ゲイン補正が過補償となってしまう事態が発生し得る。そこで、本実施の形態3では、調整値αとして、事前にある程度、残留誤差補正器を有する自動利得制御回路を動作させた結果に基づいて、そのようなゲイン変動が加わっても、ゲイン補正が過補償とならない程度に誤差推定値を小さくする値が予め定められる。
　αの値が極めて"1"に近い程、ゲイン補正が過補償となり、定常的なノイズとして見える可能性が高くなる。一方で、極めて"0"に近いほど急激なゲイン変動に追従できず、受信信号の値を判定する際に、振幅方向の判定誤りによる伝送特性の劣化を引き起こす。これらを鑑みて、事前検討の際に適切なαの値を予め設定しておく。
　以上に説明したように、本実施の形態3では、算出されるゲイン補正量を、ゲイン補正が過補償とならないように予め定めた調整値αに基づいて低減するようにしている。これによれば、ゲイン補正をする際に生じる他の要因によるゲイン変動が加わっても過補償とならないようにゲイン補正を行うことが可能となる。
＜発明の実施の形態4＞
　続いて、図6を参照して、本発明の実施の形態4に係る残留誤差補正器400の構成について説明する。図6は、本発明の実施の形態4に係る残留誤差補正器400の構成図である。
　なお、本実施の形態4に係る自動利得制御回路の構成は、実施の形態1に係る自動利得制御回路1の構成と同様であるため、説明を省略する。なお、当然に、本実施の形態4に係る自動利得制御回路の構成として、実施の形態2に係る自動利得制御回路2の構成を採用するようにしてもよい。
　残留誤差補正器400は、パイロット抽出器201、202、誤差推定器203、204、Writeカウンタ103、推定結果格納器(FIFO:First input First output)205、Readカウンタ105、補間器207、208、加算器209、210、遅延器108、及び乗算器110、111を有する。Writeカウンタ103、Readカウンタ105、遅延器108、及び乗算器110、111については、実施の形態1と同様であるため、説明を省略する。
　本実施の形態4では、受信信号のIch成分と Pch成分に対して、各々独立にゲイン補正を実施する特徴がある。パイロット抽出器201、誤差推定器203、補間器207、及び加算器209を含む処理系で、Ich信号に対してゲイン補正を実施し、パイロット抽出器202、誤差推定器204、補間器208、及び加算器210を含む処理系で、Qch信号に対してゲイン補正を実施する。
　パイロット抽出器 201は、受信信号(AGC回路20からの出力信号)のIch成分Ri_k ( k = 0, 1, 2, ・・・, n )から、Ich成分における受信パイロット信号Ri_mk ( k = 0, 1, 2, ・・・, n/m )を抽出し、誤差推定器203に出力する。パイロット抽出器 202は、受信信号のQch成分Rq_k ( k = 0, 1, 2, ・・・, n )から、Qch成分における受信パイロット信号Rq_mk ( k = 0, 1, 2, ・・・, n/m )を抽出し、誤差推定器204に出力する。
　誤差推定器203は、受信パイロット信号の振幅絶対値と既知である送信パイロット信号の振幅絶対値との差分を、Ich成分におけるパイロット信号の振幅誤差の誤差推定値E'i_mkとして算出する。誤差推定器204は、受信パイロット信号の振幅絶対値と既知である送信パイロット信号の振幅絶対値との差分を、Qch成分におけるパイロット信号の振幅誤差の誤差推定値E'q_mkとして算出する。誤差推定値E'i_mk, E'q_mkは、それぞれ次式(4),(5)で表現される。
E'i_mk ( k = 0, 1, 2, ・・・, n/m ) = |Ri_mk| - |Si_mk|　・・・ (4) (Ich成分)
E'q_mk ( k = 0, 1, 2, ・・・, n/m ) = |Rq_mk| - |Sq_mk|　・・・ (5) (Qch成分)
※nはmで割り切れる整数、mkはkのm倍を表す。
　なお、本実施の形態4においても、実施の形態1における説明と同様に、残留誤差補正器100が有する記憶部(例えば、メモリ等)にIch信号とQch信号のそれぞれの送信パイロット信号の値を予め格納し、誤差推定器203、204のそれぞれが、記憶部に格納された送信パイロット信号の値と、受信パイロット信号の値の差分を算出することで、パイロット信号の誤差推定値(振幅誤差)を算出するようにすればよい。
　FIFO 205、および、FIFO 205のアドレスを指定するためのWriteカウンタ 103、Readカウンタ 105は、パイロット信号から得られた振幅誤差推定値のIch成分とQch成分とを一時的に格納するために設けたものである。FIFO 205は、Writeカウンタ 103及びReadカウンタ 105が示すアドレスにおいて、Ich成分とQch成分のそれぞれの誤差推定値E'i_mk, E'q_mkが格納されるが、原則、実施の形態1に係るFIFO 105と同様に機能するため説明は省略する。
　補間器207は、パイロット信号から算出したIch成分の誤差推定値E'i_mk ( k = 0, 1, 2, ・・・, n/m )を線形補間し、Ich成分のペイロード信号の誤差推定値を推定する。そして、補間器207は、推定したペイロード信号の誤差推定値の極性を反転し、加算器 209に出力する。一方、補間器208も、同様に、パイロット信号から算出したQch成分　の誤差推定値E'q_mk ( k = 0, 1, 2, ・・・, n/m )から、Qch成分のペイロード信号の誤差推定値を推定する。そして、補間器208は、推定したペイロード信号の誤差推定値の極性を反転し、加算器 210に出力する。
　なお、補間器207、208におけるペイロード信号の誤差推定値の算出方法は、実施の形態１と同様に、そのペイロード信号が含まれるペイロード部分の両隣かつ直近に位置する受信パイロット信号の誤差推定値を用いて、線形補間することで算出される。そのため、詳細な説明は省略する。
　ここで、ペイロード信号の誤差推定値E'_kは、上述の規則により、そのペイロード信号が含まれるペイロード部分の両隣かつ直近に位置する受信パイロット信号の誤差推定値を用いて算出されるのであれば、Writeカウンタ103及びReadカウンタ105のカウントアップ方法、及びFIFO 205へのパイロット信号の誤差推定値の入出力方法は、一般的に考え得る任意の方法によって行うようにしてよい。
　例えば、一態様として、誤差推定器203、204のいずれかが、パイロット抽出器201、202の両方からのパイロット信号の出力に応じて、Writeカウンタ103をカウントアップして、誤差推定器203、204の各々が、それらのパイロット信号から推定した誤差推定値をWriteカウンタ103が示すFIFO 205のアドレスに格納し、誤差推定器203、204のいずれかが、Readカウンタ105をそのアドレスを示すようにカウントアップするようにしてもよい。そして、補間器207、208のそれぞれは、Readカウンタ105が示すアドレスのIch信号とQch信号のそれぞれのパイロット信号の誤差推定値と、その一つ前のアドレスのIch信号とQch信号のそれぞれのパイロット信号の誤差推定値とから、パイロット信号の間の各ペイロード信号の誤差推定値を、時系列順に順次算出するようにすればよい。
　また、FIFO、Writeカウンタ、及びReadカウンタは、Ich信号用のものと、Qch信号用のものを別々に用意するようにしてもよい。そして、Ich信号に対応する誤差推定器203及び補間器207が、Ich信号用のものに対してカウンタのカウントアップ及びパイロット信号の誤差推定値の入出力を行い、Qch信号に対応する誤差推定器204及び補間器208が、Qch信号用のものに対してカウンタのカウントアップ及びパイロット信号の誤差推定値の入出力を行うようにしてもよい。
　加算器209は、補間器207から出力されたIch成分の誤差推定値に"1"を加算することで、Ich成分のゲイン補正値 Wi_k( k = 0, 1, 2, ・・・, n )を算出し、乗算器110に出力する。加算器210は、補間器208から出力されたQch成分の誤差推定値に"1"を加算することで、Qch成分のゲイン補正値Wq_k( k = 0, 1, 2, ・・・, n )を算出し、乗算器111に出力する。
　最後に、乗算器 110は、遅延器108でタイミング調整された受信信号(AGC回路20からの出力信号)のIch成分(Ich信号)に対し、Ich成分のゲイン補正値Wi_kを乗算する。乗算器 111は、遅延器108でタイミング調整された受信信号のQch成分(Qch信号)に対し、Qch成分のゲイン補正値Wq_kを乗算する。これによって、Ich成分とQch成分において、それぞれ独立にゲイン補正を実行する。
　以上に説明したように、本実施の形態4では、Ich信号とQch信号のそれぞれで、パイロット信号とその期待値との誤差を算出し、算出した誤差のそれぞれに応じて、Ich信号とQch信号のそれぞれの利得を補正するようにしている。これによれば、Ich信号とQch信号のそれぞれについて適切なゲイン補正値によって利得補正を行うことができるため、一括でIch信号とQch信号のそれぞれのゲイン補正値を算出する場合と比較して、利得補正の精度をより向上することができる。
　一方で、本実施の形態4との対比によれば、実施の形態1では、補間器106及び加算器107で、Ich信号及びQch信号に対して１つの誤差推定値及びゲイン補正値を算出するだけの回路構成とすることができるため、回路規模を低減することができるという効果もある。
＜実施の形態の概略構成＞
　続いて、図7を参照して、本発明の実施の形態に係る自動利得制御回路1の概略構成となる利得制御装置9の構成について説明する。図7は、本発明の実施の形態に係る自動利得制御回路1の概略構成図である。すなわち、上述した本実施の形態に係る自動利得制御回路1は、その概要構成として、図7に示す利得制御装置9のように捉えることもできる。
　利得制御装置9は、抽出部91、パイロット誤差算出部92、及び利得補正部93を有する。利得制御装置9は、キャリア同期のために予め定められたパイロットシンボルが含まれる受信信号の利得を制御する。
　抽出部91は、受信信号からパイロットシンボルを抽出する。抽出部91は、パイロット抽出部101に対応する。パイロット誤差算出部92は、抽出部91が抽出したパイロットシンボルと、パイロットシンボルの期待値との誤差を算出する。パイロット誤差算出部92は、誤差推定器102に対応する。利得補正部93は、パイロット誤差算出部92が算出した誤差に応じて、受信信号の利得を補正する。利得補正部93は、補間器106、加算器107、及び乗算器110、111に対応する。
　以上に説明したように、本実施の形態によれば、キャリア同期のために予め定められたパイロットシンボル(パイロット信号)に基づいて、受信信号において生じた誤差を算出するようにしているため、受信信号に高速なゲイン変動が生じている場合であっても、正確な誤差を算出することができる。そして、正確に算出した誤差に基づいて、受信信号の利得を補正するようにしているため、利得制御における補正の精度を向上することができる。また、キャリア同期信号のためのパイロットシンボルを流用することで実現しているため、受信信号において余分な情報を増やすことが無く、情報の伝達効率を低下させることがない。
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
　上記の実施の形態では、AGC回路20を含む構成について例示したが、AGC回路20を含まない構成としてもよい。すなわち、キャリア同期回路19の後段に残留誤差補正値100, 300, 400が位置する構成としてもよい。
　上記の実施の形態では、ペイロード信号の誤差推定値を、そのペイロード信号が含まれるペイロード部分の両隣かつ直近に位置する受信パイロット信号の誤差推定値を利用して算出するようにしているが、これに限られない。ペイロード信号の誤差推定値を、そのペイロード信号が含まれるペイロード部分の前に位置する受信パイロット信号の誤差推定値と、後に位置する受信パイロット信号の誤差推定値とを利用して算出するものであれば、直近に位置する受信パイロット信号の誤差推定値に限られない。しかしながら、好ましくは、上記の実施の形態のように、直近に位置する受信パイロット信号の誤差推定値を利用することで、ペイロード信号により近い受信パイロット信号の誤差推定値を利用することになるため、ペイロード信号の誤差推定値の算出精度を、より向上することができる。
　また、補間器106, 207, 208が算出した誤差推定値の極性を反転したものを、そのままデフォルト値'1'に加算して、ゲイン補正値を算出するようにしているが、これに限られない。補間器106, 207, 208は、極性を反転した誤差推定値そのものでなく、その誤差推定値の大きさに比例する調整された値を出力するようにし、その値とデフォルト値'1'に加算して、ゲイン補正値を算出するようにしてもよい。
　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１３年３月１３日に出願された日本出願特願２０１３－０５０３３２を基礎とする優先権を主張し、その開示の全てをここに取り込む。
1, 2　自動利得制御回路
10　受信信号
11　局部発信器
12　直交復調器
13, 14　ローパスフィルタ
15, 16　A/D変換器
17, 18　ディジタルフィルタ
19　キャリア同期回路
20　AGC回路
21　判定器
22　誤差推定器
23　積分器
24, 25, 110, 111, 200　乗算器
100, 300, 400　残留誤差補正器
101, 201, 202　パイロット抽出器
102, 203, 204　誤差推定器
103　Writeカウンタ
104, 205　推定結果格納器
105　Readカウンタ
106, 207, 208　補間器
107, 209, 210　加算器
108　遅延器

Claims (10)

  1. 　キャリア同期のために予め定められたパイロットシンボルが含まれる受信信号の利得を制御する利得制御装置であって、
    　前記受信信号からパイロットシンボルを抽出する抽出手段と、
    　前記抽出手段が抽出したパイロットシンボルと、前記パイロットシンボルの期待値との誤差を算出するパイロット誤差算出手段と、
    　前記パイロット誤差算出手段が算出した誤差に応じて、前記受信信号の利得を補正する利得補正手段と、
    　を備えた利得制御装置。
  2. 　前記利得補正手段は、
    　前記パイロット誤差算出手段が算出した誤差に基づいて、前記受信信号に含まれるペイロードシンボルにおける誤差を推定するペイロード誤差推定手段と、
    　前記ペイロード誤差推定手段が推定した誤差を補正する補正値を算出する補正値算出手段と、
    　前記受信信号の利得の補正として、前記補正値算出手段が算出した補正値を前記ペイロードシンボルに乗算することで、前記ペイロードシンボルの利得を補正する乗算手段と、を有する、
    　請求項１に記載の利得制御装置。
  3. 　前記ペイロード誤差推定手段は、前記ペイロードシンボルの前に位置するパイロットシンボルにおける誤差と、前記ペイロードシンボルの後に位置するパイロットシンボルにおける誤差とから、線形補間によって前記ペイロードシンボルにおける誤差を推定する、
    　請求項２に記載の利得制御装置。
  4. 　前記ペイロード誤差推定手段は、前記ペイロードシンボルの前に位置するパイロットシンボルにおける誤差、及び、前記ペイロードシンボルの後に位置するパイロットシンボルにおける誤差として、前記ペイロードシンボルの直近に位置するパイロットシンボルにおける誤差を利用する、
    　請求項３に記載の利得制御装置。
  5. 　前記利得制御装置は、さらに、前記補正値算出手段が算出する補正値を、前記乗算手段における補正が過補償とならないように予め定めた調整値に基づいて低減する補正値低減手段を備えた、
    　請求項２乃至４のいずれか１項に記載の利得制御装置。
  6. 　前記利得制御装置は、前記受信信号を直交復調してＩチャネルの信号とＱチャネルの信号とに分離するものであって、
    　前記パイロット誤差算出手段は、前記誤差として、ＩＱ平面上における前記受信信号の振幅方向の誤差を算出し、
    　前記利得補正手段は、前記パイロット誤差算出手段が算出した誤差に応じて、前記Ｉチャネルの信号と前記Ｑチャネルの信号を補正する、
    　請求項１乃至５のいずれか１項に記載の利得制御装置。
  7. 　前記利得制御装置は、前記受信信号を直交復調してＩチャネルの信号とＱチャネルの信号とに分離するものであって、
    　前記抽出手段は、
    　前記Ｉチャネルの信号からパイロットシンボルを抽出するＩチャネル抽出手段と、
    　前記Ｑチャネルの信号からパイロットシンボルを抽出するＱチャネル抽出手段と、を有し、
    　前記パイロット誤差算出手段は、
    　前記Ｉチャネル抽出手段が抽出したパイロットシンボルの誤差を算出するＩチャネルパイロット誤差算出手段と、
    　前記Ｑチャネル抽出手段が抽出したパイロットシンボルの誤差を算出するＱチャネルパイロット誤差算出手段と、を有し、
    　前記利得補正手段は、
    　前記Ｉチャネルパイロット誤差算出手段が算出した誤差に応じて、前記Ｉチャネルの信号を補正するＩチャネル利得補正手段と、
    　前記Ｑチャネルパイロット誤差算出手段が算出した誤差に応じて、前記Ｑチャネルの信号を補正するＱチャネル利得補正手段と、を有する、
    　請求項１乃至５のいずれか１項に記載の利得制御装置。
  8. 　前記利得制御装置は、さらに、
    　前記受信信号のシンボル判定を行う判定手段と、
    　前記受信信号と、前記判定手段でシンボル判定後の受信信号との誤差に応じて、前記受信信号の利得を補正する自動利得制御手段と、を備えた、
    　請求項１乃至７のいずれか１項に記載の利得制御装置。
  9. 　前記受信信号に含まれるパイロットシンボルは、前記受信信号に含まれるペイロードシンボルよりも多値数が少ない、
    　請求項２乃至５のいずれか１項に記載の利得制御装置。
  10. 　キャリア同期のために予め定められたパイロットシンボルが含まれる受信信号の利得を制御する利得制御方法であって、
    　前記受信信号からパイロットシンボルを抽出し、
    　前記抽出したパイロットシンボルと、前記パイロットシンボルの期待値との誤差を算出し、
    　前記算出した誤差に応じて、前記受信信号の利得を補正する、
    　を備えた利得制御方法。
PCT/JP2014/000629 2013-03-13 2014-02-06 利得制御装置及び利得制御方法 WO2014141585A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015505251A JP6032349B2 (ja) 2013-03-13 2014-02-06 利得制御装置及び利得制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013050332 2013-03-13
JP2013-050332 2013-03-13

Publications (1)

Publication Number Publication Date
WO2014141585A1 true WO2014141585A1 (ja) 2014-09-18

Family

ID=51536270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/000629 WO2014141585A1 (ja) 2013-03-13 2014-02-06 利得制御装置及び利得制御方法

Country Status (2)

Country Link
JP (1) JP6032349B2 (ja)
WO (1) WO2014141585A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274744A (ja) * 1995-03-30 1996-10-18 Sony Corp 直交周波数分割多重方式による変復調システムとその方法
JPH08307465A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp 受信装置の補償方法・受信装置及び送受信装置
JP2002246860A (ja) * 2001-02-22 2002-08-30 Kddi Research & Development Laboratories Inc 受信装置における振幅レベル自動調整装置
JP2003281831A (ja) * 2002-01-21 2003-10-03 Fujitsu Ltd 情報記録再生装置、信号復号回路及び方法
JP2007336532A (ja) * 2006-05-19 2007-12-27 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274744A (ja) * 1995-03-30 1996-10-18 Sony Corp 直交周波数分割多重方式による変復調システムとその方法
JPH08307465A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp 受信装置の補償方法・受信装置及び送受信装置
JP2002246860A (ja) * 2001-02-22 2002-08-30 Kddi Research & Development Laboratories Inc 受信装置における振幅レベル自動調整装置
JP2003281831A (ja) * 2002-01-21 2003-10-03 Fujitsu Ltd 情報記録再生装置、信号復号回路及び方法
JP2007336532A (ja) * 2006-05-19 2007-12-27 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信方法

Also Published As

Publication number Publication date
JPWO2014141585A1 (ja) 2017-02-16
JP6032349B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
EP2494715B1 (en) Optical receiver having fractional sampling
RU2511719C2 (ru) Схема восстановления несущей и схема демодуляции на основе способа квазикогерентного детектирования
US9712316B2 (en) Reception apparatus, phase error estimation method, and phase error correction method
KR100811892B1 (ko) 고속 무선 통신 시스템에서의 채널 등화 및 반송파 복원방법 및 수신 장치
JP2003283586A (ja) 送信装置
US8155223B2 (en) Receiving device, receiving method, and program
US8938037B1 (en) High speed gain and phase recovery in presence of phase noise
US9178825B2 (en) Data processing method and apparatus
JP5046114B2 (ja) 多値ｑａｍ復調装置とその復調方法及び無線通信システム
JP6746030B2 (ja) 受信装置、受信信号処理方法、制御回路および記憶媒体
JP2010220105A (ja) 無線受信装置および無線受信方法
JP6032349B2 (ja) 利得制御装置及び利得制御方法
CN114391244A (zh) 用于抑制正交频分复用信号中相位噪声的方法和解码器
JP2010050834A (ja) Ｏｆｄｍデジタル信号等化装置、等化方法及び中継装置
KR20170050175A (ko) 파일럿 신호 생성 장치 및 그 방법, 송신 장치
JP2005277605A (ja) 受信方法および装置
KR102065214B1 (ko) 사분의 파이 차분 직교 위상 시프트 키잉 디코더 및 그 디코딩 방법
JP2010135900A (ja) Ｏｆｄｍ復調装置、ｏｆｄｍ復調方法、ｏｆｄｍ復調プログラム、および、コンピュータ読み取り可能な記録媒体
KR100390433B1 (ko) 디지털 ｔｖ 수신기의 에러 추적 장치
US8942328B2 (en) Timing recovery apparatus and method
JP4335125B2 (ja) タイミング同期回路
KR101657103B1 (ko) 16apsk 변조 방식에서의 채널 추정 장치 및 방법
JP2019083442A (ja) 周波数補正器、復調回路、無線機、および周波数補正方法
JP5518261B2 (ja) 等化装置及び等化方法
CN107005259B (zh) 减少wlan系统中的相邻信道干扰的方法和设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14764573

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015505251

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14764573

Country of ref document: EP

Kind code of ref document: A1