JP2002246860A - 受信装置における振幅レベル自動調整装置 - Google Patents
受信装置における振幅レベル自動調整装置Info
- Publication number
- JP2002246860A JP2002246860A JP2001046853A JP2001046853A JP2002246860A JP 2002246860 A JP2002246860 A JP 2002246860A JP 2001046853 A JP2001046853 A JP 2001046853A JP 2001046853 A JP2001046853 A JP 2001046853A JP 2002246860 A JP2002246860 A JP 2002246860A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- correction
- bit
- correction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
も振幅補正の演算時間及び回路規模を大幅に軽減できる
構成の振幅レベル自動調整装置を提供することである。 【解決手段】 ディジタル無線通信システムの受信装置
において、受信電力算出部11は受信信号Sの電力レベ
ルS2を算出し、ビット位置判定部12では受信電力レ
ベルS2の最上位ビット位置を判定する。振幅補正信号
生成部13は判定された最上位ビット位置に応じた振幅
レベル補正信号を生成する振幅補正部14では、受信信
号に、上記振幅レベル補正信号を乗算して振幅変動を一
定範囲に補正した信号を出力する。この場合、上記乗算
はビットシフトと加算で実現する。
Description
システムにおける受信装置の自動利得調整(AGC)用
ディジタル装置に係り、特にプリアンブル部とデータ部
からなるフレーム構成を有する通信方式や、幅広い振幅
レベルを有する受信信号、例えば、OFDM(直交周波
数分割多重、Orthogonal Frequency Division Multiple
xing)受信信号などの受信装置の振幅レベル自動調整等
に好適な装置の改良に関する。
調整(AGC)方法は図5に示すように、受信装置の可
変利得アンプAの出力信号を検波回路Dでアナログ的に
検波し、その検波出力に応じて利得制御回路Gがアンプ
Aの利得を制御していた。
実施する装置は、アナログ回路で構成されるので、ディ
ジタル無線通信システムの受信装置を構成するディジタ
ルICに組み込むことができない問題がある。
で一定である必要があるディジタル無線通信システムに
おいて、上述したアナログ的な回路構成ではその利得を
一定に保持することができない問題がある。本発明の目
的は上述した従来技術の問題を解決するため、ディジタ
ル信号処理により受信信号の振幅レベルを自動調整可能
な装置を提供することにある。
め、第1の発明の受信装置における振幅レベル自動調整
装置は、ディジタル無線通信システムにおける受信装置
において、受信信号の電力レベルを自乗和演算により算
出する受信電力レベル算出手段と、受信電力レベルの最
上位ビット位置を判定し、自乗和演算結果を格納するレ
ジスタの空きビット数を計算するビット判定手段と、上
記判定結果に応じた振幅レベル補正信号を生成する補正
信号生成手段と、上記振幅レベル補正信号に応じて受信
信号の振幅を補正する振幅補正手段と、を備えたことを
要旨とする。
段は、前記振幅レベル補正信号として空きビット数に応
じたビットシフト量からビットシフト信号及び選択信号
を出力し、かつ前記振幅補正手段は受信信号及びその
0.75倍の信号を生成する演算回路、上記選択信号に
応答して上記何れかの信号を選択する選択回路、及び前
記シフト信号に応じて選択回路の出力信号をビットシフ
トするビットシフト回路から成る構成としてもよい。
いて、受信信号のプリアンブル部の電力レベルを自乗和
演算により算出する受信電力レベル算出手段と、受信電
力レベルの最上位ビット位置を判定し、自乗和演算結果
を格納するレジスタの空きビット数を計算するビット判
定手段と、上記判定手段に応じた振幅レベル補正信号を
生成する補正信号生成手段と、上記振幅レベル補正信号
を次のフレーム区間まで保持する保持手段と、保持され
ている振幅レベル補正信号に応じて上記フレーム区間の
プリアンブル部以降のデータ部の信号の振幅を補正する
振幅補正手段と、を備えたことを要旨とする。
整装置の一実施例の基本的構成を示す。同図において、
10はディジタル無線通信システムにおける受信装置に
適用される振幅レベル自動調整装置10で、受信電力レ
ベル算出部11、ビット位置判定部12、補正信号生成
部13及び振幅補正部14から成る。受信電力レベル算
出部11では受信信号Sの電力レベルS2を算出し、ビ
ット位置判定部12は受信電力レベルS2の最上位ビッ
ト位置を判定し、レジスタの空きビット数を算出する。
振幅補正信号生成部13は判定されたビット位置に応じ
た振幅レベル補正信号を生成する。
振幅レベル補正信号に応じて振幅変動を一定範囲に補正
した信号S’を出力する。
あるが、本発明が適用されるディジタル無線通信システ
ムにおける信号のフォーマットがプリアンブル部とデー
タ部から成るフレーム構成を有する場合、本発明の振幅
レベル自動調整装置において、受信電力レベル算出部1
1は一定時間(プリアンブル期間)における受信信号の
累計電力を計算する。また振幅の補正信号生成部13は
振幅補正部14での振幅補正のための演算をビットシフ
ト及び加算だけで簡単に実現できるようにするため、前
記振幅レベル補正信号(振幅を補正する際の利得に対応
した補正係数)を2のn乗、またはその簡単な組み合わ
せにする。この際、演算結果のオーバーフローを避ける
ため、補正信号の振幅を正規化した場合の1以下にす
る。
にレジスタの最上位ビットから求められる空きビット数
のみを判定すればよいこと、空きビット数のみで補正係
数が決まること、ビットシフトと加算の組み合わせで乗
算相当の演算を実現できること、により回路規模を大幅
に軽減できる特長がある。
を図2に示すように信号のフォーマットがプリアンブル
部とデータ部から成るフレーム構成を有するディジタル
無線通信装置に適用した実施例について説明する。同図
において、1は受信アンテナ、2はダウンコンバータ、
3は直交復調器、4はA/Dコンバータ、5は周波数誤
差補正部、6は位相誤差補正部、7はFFT演算回路で
ある。
コンバータ2によりIF信号に変換され、更に直交復調
器3でIF信号からI,Q成分のベースバンド信号が復
調される。このベースバンド信号はA/Dコンバータ4
によりディジタル信号に変換され周波数誤差補正部5に
入力され、ここで周波数誤差を補正する。
差補正部5から振幅レベル自動調整装置10を介して入
力されるデータ部をFFT演算して位相誤差補正部6に
出力し、ここで位相誤差補正を行って最終出力を得る。
位相誤差補正部6はFFT演算のタイミングのずれから
生じる前記位相誤差を補正するものである。
ける振幅レベル自動調整装置10の前述した特長を有す
る具体的構成例を示す。同図において、11aは受信電
力算出部11を構成する自乗和回路で、周波数誤差補正
部5の出力信号をX,Y、装置10で振幅を補正した後
の出力信号をI,Qとする。まず電力a2
ビット位置判定部12は電力a2の最上位ビット位置を
判定し、空きビット数を算出する。a2のビット長をb
とし、自乗和演算結果のビット幅をcとした場合、空き
ビットデータを(c−b)として補正信号生成部13及
び選択信号出力部15に送る。補正信号生成部13で
は、振幅の変動幅は理論的には振幅の最小値と最大値が
3dB程度の範囲内に収まることを理想とし、補正係数
を2(c−b)/2のように定めて生成した振幅レベル
補正信号を出力する。この場合、X、Yに補正係数に応
じて振幅を補正する訳であるが、単に振幅が1ビット増
えると、乗算する補正係数を1次減らすような計算方法
では、6dBの変化幅となってしまう。そこで変化幅を
3dBに抑えるために補正係数は上述のように平方根を
とる。これにより受信信号の振幅が1bit大きくなる
までの間に乗算される補正係数は3dB変化する(同じ
ビット長ならば変化の範囲は3dBである)。このよう
にすれば全ての受信信号の補正出力値を3dBの範囲内
に収束させることができる。このように3dBの範囲内
に収束させるものとした場合、振幅補正部14では、
数)。しかるに上述した補正演算によると理論的には3
dB(=0.714…)のステップでI,Qの数値が変
動することになるが、この演算をそのまま実現させると
すると、計算コストが大きくなってしまう。
るため、3dBではなくその近似値として0.75
(0.5+0.25)のステップでI,Qの数値が変動
するような下記の補正演算を実行する。
記最上位ビット位置信号に応じたビットシフト量2
(c−b)/2を有するシフト信号S1を、また選択信
号出力部15は選択信号S2(b−cが奇数か偶数を示
す信号で、c−bの2進表示の最下位ビット)を、前記
振幅レベル補正信号として出力する。なお、(2)〜
(4)式に示すように補正係数の次数に2分の1乗が含
まれるのは、最上位ビット判定のために自乗和による2
次元の情報を用いているので、補正係数としては1次元
の情報とするためである。
補正演算を実行するため、受信信号X,Yを0.75倍
する演算回路14a、選択回路14b及びシフト回路1
4cから成る。また演算回路14aはシフト回路14a
1,14a2、14a4及び加算器14a3で構成され
る。シフト回路14a1は1ビットシフトにより1/
2、シフト回路14a2は更に1ビットシフトにより1
/4にするもので、加算器14a3の出力には入力を
0.75倍した出力を得ることができる。またシフト回
路14a4は入力X,Yを2倍する。
ビットが偶数の時は、選択信号S2に応答して選択回路
14bは受信信号X,Yを選択し、奇数の時はX,Yの
0.75倍を選択してシフト回路14cに入力する。シ
フト回路14cは2(c−b )/2のビットシフトを行
い、(3)又は(4)式の演算により振幅補正された信
号I,Qを出力する。
図3は入力信号のデータバスライン幅B1が4ビットで
構成され、有効桁が2ビットのケースを例にしている。
まず、入力信号X,Yを2倍、0.5倍、0.25倍、
した信号をそれぞれ演算回路14で算出する。この演算
はビットシフトで簡潔に出来る。0.5倍、0.25
倍、した信号はそれぞれ加算して0.75倍の信号を作
成する。ここで一時的にビットシフトの際、ビットシフ
ト用の図示していないレジスタを拡張するが、演算後は
4ビットに戻す。
和演算を行う。自乗和回路11aを経て得られた演算結
果は自乗和の有効桁の増加に繋がり、対応するためにデ
ータバスライン幅B2を2倍の8ビットとする。また有
効桁も2倍、あるいは2倍+1となる。図では有効桁は
4ビットになったものとしている。ビット位置判定部1
2で有効桁の最上位ビットを検索し、その結果を補正信
号生成部13と選択信号出力(最下位ビット検出)部1
5に送る。図の場合は8ビットのレジスタ13aに対
し、最上位ビット位置信号bが4ビット目にあたるので
2進表示では「100」となる。最下位ビット検出部1
5は最上位ビット位置信号の最下位ビットデータを選択
信号S2として選択回路14bのスイッチに送る。図の
場合は最上位ビット位置信号bが「100」なので、ス
イッチ14bに送られる最下位ビットの値は「0」であ
る。(3)、(4)式で見た場合、このビットの値はビ
ット長が偶数か奇数かの選択信号S2を意味している。
補正信号生成部13では最上位ビット位置信号bを基に
ビットシフト量S1を決定する。S2により選択された
信号に対しビットシフトにより振幅補正を行う。この振
幅補正の結果、上記レジスタのデータバスライン幅B1
と同じ有効桁の振幅補正信号が得られる。上述したよう
に図3の装置は、補正演算をビットシフトと加算処理の
組み合わせの回路構成で実施することができるので、演
算時間を短縮し、回路規模の減少を図ることが可能であ
る。
す。同図において、D1はX,Yに該当する振幅補正前
の数値として装置10に入力したデータ、D2は(2)
式の補正演算により振幅補正をした時の出力データ、D
3は(3),(4)式の補正演算により振幅をした時の
出力データである。D3の分布から図4の装置による振
幅補正の結果、振幅変動を3.75dBの範囲内に収め
られていることがわかる。
た実施例を示す。同図において、1は受信アンテナ、2
はダウンコンバータ、3は直交復調器、4はA/Dコン
バータ、5は周波数誤差補正部、6は1次位相誤差補正
部、6’は2次位相誤差補正部、7はFFT演算回路、
10は上述した振幅レベル自動調整装置である。
はダウンコンバータ2によりIF信号に変換され、更に
直交復調器3でIF信号からI,Q成分のベースバンド
信号が復調される。このベースバンド信号はA/Dコン
バータ4によりディジタル信号に変換され周波数誤差補
正部5に入力される。図7に示したOFDM信号フォー
マットの場合、周波数誤差補正部5において、セレクタ
5aがディジタル変換されたOFDM信号のプリアンブ
ル部のA,Bフィールド成分と、プリアンブル部のCフ
ィールド及びデータ部(ペイロード部)を抽出する。プ
リアンブル部のA,Bフィールド成分はタイミング検出
回路5bに入力され、該回路によりFFTタイミング信
号が検出され、また上記A,Bフィールド成分が周波数
誤差検出回路5cに入力されて周波数誤差が検出され
る。FFTタイミング信号はFFT演算回路8に入力さ
れると共に周波数誤差補正信号生成回路5dは上記周波
数誤差に基づいて周波数誤差補正信号を生成し、該周波
数誤差補正信号を、複素乗算回路5eで、前記Cフィー
ルド成分及びデータ部に複素乗算することにより、周波
数誤差を補正する。
イミング信号に基づいて周波数誤差補正部5からのデー
タ部をFFT演算して1次位相誤差補正部6に出力す
る。1次位相誤差補正部6はFFT演算のタイミングの
ずれから生じる前記位相誤差を補正するもので、セレク
タ6aによりFFT演算回路7の出力からプリアンブル
部のCフィールド成分及びデータ部を抽出すると共に位
相誤差検出回路6bが上記Cフィールド成分に基づいて
位相誤差を検出し、この位相誤差に基づいて位相誤差補
正信号生成回路6cか位相誤差補正信号を生成する。こ
の位相誤差補正信号は複素乗算回路6dで、上記データ
部に複素除算され、前記位相誤差を補正する。
側クロックと受信側クロック間の相対誤差に基づく位相
誤差を補正するために設けている。2次位相誤差補正部
6’送信側クロックと受信側クロック間の相対誤差に起
因して残留する位相誤差を補正するもので、セレクタ7
aにより1次位相誤差補正部6の出力からデータ部のパ
イロット信号を含むI,Q成分を分離する。上記成分は
パイロット信号抽出部7bに入力され、これによりデー
タ部のシンボル間のパイロット信号が抽出される。この
パイロット信号は上記クロック間の相対誤差に起因して
残留する位相誤差に相当する位相を有しているので、位
相誤差補正信号生成回路7cにより上記パイロット信号
の共役信号を位相誤差補正信号として生成する。この共
役信号は複素乗算回路7dによりデータ部のパイロット
信号に複素乗算され、前記位相誤差を補正する。
レベル自動調整装置10の一構成例を示す。同図におい
て、10aは受信電力レベル算出部、10bはビット判
定部、10cは補正信号生成部で、これら各部の機能は
図3の説明から明らかである。10dは保持部で、振幅
レベル補正信号を図7の1フレーム区間まで保持する。
10eは振幅補正部で、保持されている振幅レベル補正
信号に応じて上記フレーム区間のプリアンブル部以降の
データ部の信号の振幅を補正する。
ィジタル的にAGC方式を実現することができ、しかも
ビットシフトと加算のみで補正演算を行うようにしてい
るので、演算時間及び回路規模を大幅に軽減できるので
実用上の効果は多大である。
図である。
実施態様の構成を示すブロック図である。
例を示すブロック図である。
る。
様の構成を示すブロック図である。
示す図である。
構成を示すブロック図である。
Claims (3)
- 【請求項1】 ディジタル無線通信システムにおける受
信装置において、 受信信号の電力レベルを自乗和演算により算出する受信
電力レベル算出手段と、 受信電力レベルの最上位ビット位置を判定し、自乗和演
算結果を格納するレジスタの空きビット数を計算するビ
ット判定手段と、 上記判定結果に応じた振幅レベル補正信号を生成する補
正信号生成手段と、 上記振幅レベル補正信号に応じて受信信号の振幅を補正
する振幅補正手段と、 を備えたことを特徴とする受信装置における振幅レベル
自動調整装置。 - 【請求項2】 前記補正信号生成手段は、前記振幅レベ
ル補正信号として空きビット数に応じたビットシフト量
から、ビットシフト信号及び選択信号を出力し、かつ前
記振幅補正手段は受信信号の2倍及びその0.75倍の
信号を生成する演算回路、上記選択信号に応答して上記
何れかの信号を選択する選択回路、及び前記ビットシフ
ト信号に応じて選択回路の出力信号をビットシフトする
ビットシフト回路から成ることを特徴とする請求項1記
載の受信装置における振幅レベル自動調整装置。 - 【請求項3】 OFDM受信装置において、 受信信号のプリアンブル部の電力レベルを自乗和演算に
より算出する受信電力レベル算出手段と、 受信電力レベルの最上位ビット位置を判定し、自乗和演
算結果を格納するレジスタの空きビット数を計算するビ
ット判定手段と、 上記判定結果に応じた振幅レベル補正信号を生成する補
正信号生成手段と、 上記振幅レベル補正信号を次のフレーム区間まで保持す
る保持手段と、 保持されている振幅レベル補正信号に応じて上記フレー
ム区間のプリアンブル部以降のデータ部の信号の振幅を
補正する振幅補正手段と、 を備えたことを特徴とするOFDM受信装置における振
幅レベル自動調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001046853A JP2002246860A (ja) | 2001-02-22 | 2001-02-22 | 受信装置における振幅レベル自動調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001046853A JP2002246860A (ja) | 2001-02-22 | 2001-02-22 | 受信装置における振幅レベル自動調整装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002246860A true JP2002246860A (ja) | 2002-08-30 |
Family
ID=18908396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001046853A Pending JP2002246860A (ja) | 2001-02-22 | 2001-02-22 | 受信装置における振幅レベル自動調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002246860A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010273089A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 自動利得制御回路および受信回路 |
JP2011034565A (ja) * | 2009-07-29 | 2011-02-17 | Robert Bosch Gmbh | データを処理する装置および該装置を制御する方法 |
WO2014141585A1 (ja) * | 2013-03-13 | 2014-09-18 | 日本電気株式会社 | 利得制御装置及び利得制御方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61129913A (ja) * | 1984-11-28 | 1986-06-17 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルagc回路 |
JPS6453637A (en) * | 1987-08-24 | 1989-03-01 | Nec Corp | Digital agc circuit |
JPH0445605A (ja) * | 1990-06-13 | 1992-02-14 | Canon Inc | ディジタルagc回路 |
JPH06216954A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用agc回路 |
JPH08181554A (ja) * | 1994-12-21 | 1996-07-12 | Toshiba Corp | 自動利得制御回路を備えたディジタル無線通信装置 |
JPH11205278A (ja) * | 1998-01-08 | 1999-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Ofdm復調器用自動利得制御回路および自動利得制御方法 |
JPH11341091A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | 自動利得制御回路 |
JP2000174623A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu General Ltd | 利得制御回路 |
JP2000307544A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 受信装置 |
-
2001
- 2001-02-22 JP JP2001046853A patent/JP2002246860A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61129913A (ja) * | 1984-11-28 | 1986-06-17 | Nippon Telegr & Teleph Corp <Ntt> | デイジタルagc回路 |
JPS6453637A (en) * | 1987-08-24 | 1989-03-01 | Nec Corp | Digital agc circuit |
JPH0445605A (ja) * | 1990-06-13 | 1992-02-14 | Canon Inc | ディジタルagc回路 |
JPH06216954A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用agc回路 |
JPH08181554A (ja) * | 1994-12-21 | 1996-07-12 | Toshiba Corp | 自動利得制御回路を備えたディジタル無線通信装置 |
JPH11205278A (ja) * | 1998-01-08 | 1999-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Ofdm復調器用自動利得制御回路および自動利得制御方法 |
JPH11341091A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | 自動利得制御回路 |
JP2000174623A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu General Ltd | 利得制御回路 |
JP2000307544A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 受信装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010273089A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 自動利得制御回路および受信回路 |
JP2011034565A (ja) * | 2009-07-29 | 2011-02-17 | Robert Bosch Gmbh | データを処理する装置および該装置を制御する方法 |
WO2014141585A1 (ja) * | 2013-03-13 | 2014-09-18 | 日本電気株式会社 | 利得制御装置及び利得制御方法 |
JP6032349B2 (ja) * | 2013-03-13 | 2016-11-24 | 日本電気株式会社 | 利得制御装置及び利得制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3444270B2 (ja) | アレーアンテナ受信装置の校正システム | |
US7245894B2 (en) | Radio receiver and radio signal processing method with controlling gain | |
JP3360731B2 (ja) | アレーアンテナ校正方法およびアレーアンテナ受信装置 | |
JP2006005525A (ja) | 送信装置 | |
JPWO2005083897A1 (ja) | Cdma受信装置および方法 | |
JP2005260337A (ja) | 復調回路および無線通信システム | |
JP4003229B2 (ja) | アレーアンテナ受信装置 | |
EP1222743B1 (en) | Receiver, transceiver, radio unit and method for telecommunication | |
JP4189656B2 (ja) | Agc受信機を用いた携帯電話のアンテナ切り替え方法、およびその携帯端末 | |
EP1265366A1 (en) | A/D Conversion apparatus. | |
EP1301003A1 (en) | Diversity Receiver unit for receiving an ofdm signal | |
US6643339B1 (en) | Receiver and receiving method | |
CN102318196B (zh) | 频率校正电路、频率校正方法及其无线通信设备 | |
JP2002246860A (ja) | 受信装置における振幅レベル自動調整装置 | |
JP2000188568A (ja) | 受信装置 | |
JP2007267357A (ja) | 利得制御受信機 | |
US20040088610A1 (en) | Apparatus for processing signal using minimum mean square error algorithm | |
JP4196380B2 (ja) | 無線受信装置 | |
JP4689463B2 (ja) | 無線通信装置および無線通信装置の無線通信制御方法 | |
US20020137488A1 (en) | Direct conversion receiver for performing phase correction upon change of the gain of low-noise amplifier | |
JP2002077004A (ja) | 逆等化用回線推定装置及び回線推定方法 | |
US9049081B2 (en) | Receiver | |
JP2001339455A (ja) | 受信装置及び無線通信装置 | |
JPH06338796A (ja) | 受信機 | |
JP4030538B2 (ja) | 無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040908 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |