JP2003087008A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【課題】高周波増幅回路等の接続を考慮して平衡入出力
を実現しながらも、積層型誘電体フィルタの小型化を有
効に図る。 【解決手段】誘電体基板１４内に、２つの１／４波長の
共振器を構成する第１及び第２の入力側共振電極１６ａ
及び１６ｂ並びに第１及び第２の出力側共振電極１８ａ
及び１８ｂを有するフィルタ部２０と、複数のストリッ
プライン２２、２４及び２６を有する変換部２８と、こ
れらフィルタ部２０と変換部２８とを接続するための接
続部３０を形成して構成する。誘電体層の積層方向上部
にフィルタ部２０が形成され、積層方向下部に変換部２
８が形成され、フィルタ部２０と変換部２８との間に接
続部３０が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、数百ＭＨｚ〜数Ｇ
Ｈｚのマイクロ波帯において共振回路を構成する積層型
誘電体フィルタに関し、通信機器や電子機器の小型化を
有効に図ることができる積層型誘電体フィルタに関す
る。

【０００２】

【従来の技術】近年、無線通信機器に使用される高周波
フィルタは、小型・薄型化の要求が強いことから、積層
型誘電体フィルタの使用が不可欠となってきている。

【０００３】一般に、積層型誘電体フィルタ、例えば１
／４波長の共振器を用いた積層型誘電体フィルタ４００
は、図３０に示すように、各一端がアース電極に電気的
に接続された複数の共振電極４０２及び４０４と、各一
端がアース電極に電気的に接続され、かつ、各共振電極
４０２及び４０４の開放端側の一部と誘電体層を挟んで
重なる内層アース電極４０６、４０８、４１０及び４１
２と、各共振電極４０２及び４０４間を電磁結合してい
る結合調整電極４１４により構成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、図３０
に示すような積層型誘電体フィルタ４００は、接地電位
を基準電位とした非平衡型での信号の入出力を行うた
め、平衡入力型の例えば高周波増幅回路と接続するに
は、バラン（非平衡−平衡変換器）を使用しなければな
らず、小型化に限界が生じることになる。

【０００５】上述の例は、１／４波長の共振器を用いた
積層型誘電体フィルタであるが、その他、１／２波長の
共振器を用いた平衡型の積層型誘電体フィルタも提案さ
れている（例えば特開平１１−３１７６０３号公報、特
開２０００−３５３９０４号公報、特開２０００−２２
４０４号公報参照）。

【０００６】これらの平衡型の積層型誘電体フィルタ
は、１／２波長の共振器により構成したものであるた
め、どうしても共振器長が長くなり、小型化には不利で
ある。

【０００７】本発明はこのような課題を考慮してなされ
たものであり、高周波増幅回路等の接続を考慮して平衡
入出力を実現しながらも、小型化を有効に図ることがで
きる積層型誘電体フィルタを提供することを目的とす
る。

【０００８】また、本発明の他の目的は、上述の条件に
加えて、非平衡−平衡変換部の後段にＩＣ回路を接続す
る場合に、ＩＣ回路に対して別途ＤＣ電源を接続するた
めの回路を挿入する必要がなくなり、部品点数の削減、
挿入損失の抑制並びにＩＣ回路を含めたサイズの小型化
を図ることができる積層型誘電体フィルタを提供するこ
とにある。

【０００９】また、本発明の他の目的は、上述の条件に
加えて、非平衡−平衡変換部の後段にＩＣ回路を接続す
る場合に、非平衡−平衡変換部とＩＣ回路間のインピー
ダンス整合のための回路を挿入する必要がなくなり、部
品点数の削減、挿入損失の抑制並びにＩＣ回路を含めた
サイズの小型化を図ることができる積層型誘電体フィル
タを提供することにある。

【００１０】また、本発明の他の目的は、上記の条件に
加えて、設計の自由度を増すことができる積層型誘電体
フィルタを提供することにある。

【００１１】また、本発明の他の目的は、上記の条件に
加えて、フィルタ部での電極面積の縮小化を図ることが
できると共に、非平衡−平衡変換部での浮遊結合を抑制
することができる積層型誘電体フィルタを提供すること
にある。

【００１２】

【課題を解決するための手段】本発明に係る積層型誘電
体フィルタは、複数の誘電体層が積層されて構成された
誘電体基板内に、複数の共振器を有する非平衡入出力方
式のフィルタ部と、ストリップラインを有する非平衡−
平衡変換部とが一体化されていることを特徴とする。

【００１３】これにより、フィルタ部として小型化に有
利な１／４波長の共振器にて構成することができ、１／
２波長の共振器により構成された平衡型の積層型誘電体
フィルタよりも小型化を図ることができる。

【００１４】また、一体化することで、フィルタ部と非
平衡−平衡変換部間の特性インピーダンスを特定の値
（例えば５０Ω）に設定する必要がなくなり、両者間の
特性インピーダンスを任意に決定することができるた
め、それぞれの設計の自由度を増すことができる。ま
た、両者間の特性インピーダンスを低く設定することが
できることから、フィルタ部を形成しやすくなり、バラ
ン部を構成するストリップラインの線幅を広げることが
できるため、非平衡−平衡変換部の損失も低減できると
いう効果がある。

【００１５】このように、本発明においては、高周波増
幅回路等の接続を考慮して平衡入出力を実現しながら
も、小型化を有効に図ることができる。

【００１６】そして、前記構成において、前記誘電体基
板は、異種材料による複数の誘電体層を積層して構成す
るようにしてもよい。この場合、前記フィルタ部におけ
る誘電体層の誘電率を、前記非平衡−平衡変換部の誘電
体層の誘電率よりも高くすることが好ましい。

【００１７】これにより、フィルタ部での電極面積の縮
小化を図ることができると共に、非平衡−平衡変換部で
の浮遊結合を抑制することができる。

【００１８】積層型誘電体フィルタの構成例としては、
例えば前記誘電体基板のうち、前記複数の誘電体層の積
層方向上部又は下部に前記フィルタ部を形成し、それ以
外の部分に非平衡−平衡変換部を形成するようにしても
よい。この場合、フィルタ部と非平衡−平衡変換部との
間に、これらフィルタ部と非平衡−平衡変換部間のアイ
ソレーションを目的とした内層アース電極を容易に形成
することができ、特性の向上を図ることができる。

【００１９】また、前記誘電体基板のうち、前記複数の
誘電体層における積層方向の左部又は右部に前記フィル
タ部を形成し、それ以外の部分に前記非平衡−平衡変換
部を形成するようにしてもよい。

【００２０】また、前記誘電体基板の両主面にアース電
極を形成し、前記複数の共振器を構成する共振電極の形
成面と、前記アース電極の形成面とが互いに平行となる
ようにしてもよいし、前記フィルタ部の入出力端子の形
成面と、前記非平衡−平衡変換部を構成するストリップ
ラインの形成面とが互いに直交していてもよい。

【００２１】あるいは、前記誘電体基板の両主面にアー
ス電極を形成し、前記複数の共振器を構成する共振電極
の形成面と、前記アース電極の形成面とが互いに直交し
ていてもよい。この場合、前記フィルタ部の入出力端子
の形成面と、前記非平衡−平衡変換部を構成するストリ
ップラインの形成面とを互いに平行にすることができ、
フィルタ部の入出力端子と前記ストリップラインとを離
れた位置に配置することができる。そのため、フィルタ
部の入出力端子と非平衡−平衡変換部を構成するストリ
ップラインとの不要な干渉をなくすことができ、特性の
向上を図ることができる。

【００２２】また、前記フィルタ部の入力側及び／又は
出力側に前記非平衡−平衡変換部が接続部を通じて接続
されていてもよい。この場合、前記誘電体基板内に前記
アース電極に接続された内層アース電極を有し、前記接
続部は、前記非平衡−平衡変換部に対し、前記内層アー
ス電極を隔てて形成され、かつ、前記非平衡−平衡変換
部の非平衡入出力部と電気的に接続されていてもよい。
なお、前記内層アース電極は、少なくとも前記フィルタ
部と前記非平衡−平衡変換部との間のアイソレーション
を目的として形成されていることが好ましい。

【００２３】また、前記接続部は、前記フィルタ部に対
して容量を介して接続された接続電極を有することが好
ましい。フィルタ部と非平衡−平衡変換部とを直接接続
すると、フィルタ部と非平衡−平衡変換部とが通過特性
上の減衰域で不要なマッチングを起し、減衰域で不要な
ピークが形成されることとなる。そこで、本発明のよう
に、フィルタ部に対して容量を介して非平衡−平衡変換
部と接続することにより、前記容量にて非平衡−平衡変
換部の位相を変え、フィルタ部との不要マッチングを抑
制することができる。また、非平衡−平衡変換部側に接
続電極を配置すると接続電極が非平衡−平衡変換部と結
合し、通過特性の悪化を引き起こすおそれがあるため、
接続電極をフィルタ部側に配置することが好ましい。

【００２４】一方、前記非平衡−平衡変換部は、誘電体
層の一主面に形成され、一端が前記非平衡入出力部を構
成する第１のストリップラインと、誘電体層の一主面に
形成され、かつ、一端部が一方の平衡入出力端子に接続
され、ライン上の任意の位置でアース電極に接続された
第２のストリップラインと、誘電体層の一主面に形成さ
れ、かつ、一端部が他方の平衡入出力端子に接続され、
ライン上の任意の位置でアース電極に接続された第３の
ストリップラインとを有するようにしてもよい。

【００２５】この場合、前記誘電体基板内に前記アース
電極に接続される内層アース電極を有し、前記第２及び
第３のストリップラインの他端はビアホールを介して前
記内層アース電極に接続されていてもよい。

【００２６】また、前記誘電体基板の表面にＤＣ電源に
接続されるＤＣ電極が形成されている場合に、前記非平
衡−平衡変換部は、誘電体層の一主面に形成され、一端
が前記非平衡入出力部を構成する第１のストリップライ
ンと、誘電体層の一主面に形成され、かつ、一端部が一
方の平衡入出力端子に接続され、ライン上の任意の位置
で前記ＤＣ電極に接続された第２のストリップライン
と、誘電体層の一主面に形成され、かつ、一端部が他方
の平衡入出力端子に接続され、ライン上の任意の位置で
前記ＤＣ電極に接続された第３のストリップラインとを
有するようにしてもよい。

【００２７】この場合、前記誘電体基板内に前記アース
電極に接続された内層アース電極を有し、前記第２及び
第３のストリップライン上の各任意の位置を、それぞれ
ビアホールを介して、かつ、前記内層アース電極を隔て
て前記ＤＣ電極に接続するようにしてもよい。あるい
は、前記誘電体基板内に前記ＤＣ電極に接続された内層
ＤＣ電極を有し、第２及び第３のストリップライン上の
各任意の位置を、それぞれ前記ビアホールを介して前記
内層ＤＣ電極に接続するようにしてもよい。

【００２８】ここで、積層型誘電体フィルタの利用形態
の一例について説明する。積層型誘電体フィルタを利用
する場合には、積層型誘電体フィルタの後段にＩＣ回路
を接続する形態が多い。このような形態において、ＩＣ
回路に別途ＤＣ成分を供給するタイプのものがある。

【００２９】通常、このような使用形態では、積層型誘
電体フィルタとＩＣ回路との間にＤＣ成分を供給するた
めの専用回路が必要になる。しかし、本発明において
は、ＤＣ成分に受信信号成分が重畳された平衡信号が出
力されることになるため、前記専用回路を接続する必要
がなく、積層型誘電体フィルタとＩＣ回路を含む回路構
成の小型化を図ることができる。

【００３０】特に、前記第２及び第３のストリップライ
ンは、前記複数の平衡入出力端子を結ぶ線分の２等分線
を中心に線対称となるように配置され、各物理長がほぼ
同一とされていることが好ましい。これにより、各平衡
入出力端子同士の入出力特性のバランスを良好にするこ
とができる。

【００３１】また、本発明においては、前記第１のスト
リップラインにおける前記第２のストリップラインに対
応する第１の部分の幅、該第１の部分の長さ、前記第１
のストリップラインにおける前記第３のストリップライ
ンに対応する第２の部分の幅、該第２の部分の長さ、前
記第２のストリップラインの幅、該第２のストリップラ
インの電気的有効長さ、前記第３のストリップラインの
幅、該第３のストリップラインの電気的有効長さ並びに
前記第１のストリップラインと前記第２及び第３のスト
リップラインとの間における誘電体層の誘電率を適宜変
更することで、前記非平衡−平衡変換部の出力インピー
ダンス、レベルバランス、位相バランスを容易に設定す
ることができる。

【００３２】通常、非平衡−平衡変換部の出力インピー
ダンスは、該非平衡−平衡変換部の入力インピーダンス
の２倍となる。例えば、非平衡−平衡変換部の入力イン
ピーダンスが５０Ωであれば、出力インピーダンスは１
００Ωとなる。ところが、非平衡−平衡変換部の後段に
接続されるＩＣ回路との整合において必要なインピーダ
ンスが例えば５０Ωである場合は、インピーダンス整合
を満足せず、新たにインピーダンス整合のための回路が
必要になる。

【００３３】しかし、本発明では、非平衡−平衡変換部
の入力インピーダンスが５０Ωであったとしても、上述
の各種パラメータを適宜設定することで、非平衡−平衡
変換部の出力インピーダンスをＩＣ回路の入力インピー
ダンスに容易に整合させることができる。

【００３４】また、前記非平衡−平衡変換部の入力イン
ピーダンスが５０Ω以外の値であってもよい。例えば前
記入力インピーダンスを２５Ωにすることで、非平衡−
平衡変換部の出力インピーダンスを５０Ωにすることが
でき、上述の例では、別途インピーダンス整合回路を挿
入することなく、ＩＣ回路とのインピーダンス整合を満
足することができる。これは、積層型誘電体フィルタと
ＩＣ回路を含む回路構成の小型化に寄与する。

【００３５】また、前記非平衡−平衡変換部は、誘電体
層の一主面に形成され、一端が前記非平衡入出力部を構
成する第１のストリップラインと、誘電体層の一主面に
形成され、かつ、一端が一方の平衡入出力端子に接続さ
れ、ライン上の任意の位置で前記アース電極に接続され
た第２のストリップラインと、誘電体層の一主面に形成
され、一端が前記第１のストリップラインの他端と接続
された第３のストリップラインと、誘電体層の一主面に
形成され、かつ、一端が他方の平衡入出力端子に接続さ
れ、ライン上の任意の位置で前記アース電極に接続され
た第４のストリップラインとを有するようにしてもよ
い。

【００３６】この場合、前記フィルタ部の入出力端子の
形成面と、前記非平衡−平衡変換部を構成する第１〜第
４のストリップラインの各形成面とを互いに平行にする
ことができる。これにより、フィルタ部の入出力端子と
前記ストリップラインとが離れた位置に配置されるた
め、フィルタ部の入出力端子と非平衡−平衡変換部を構
成するストリップラインとの不要な干渉をなくすことが
でき、特性の向上を図ることができる。

【００３７】また、前記第２のストリップラインが形成
された誘電体層と、前記第３のストリップラインが形成
された誘電体層との間に前記アース電極に接続された内
層アース電極が形成され、前記第２のストリップライン
上の任意の位置が前記内層アース電極に接続されていて
もよい。この場合、第１のストリップラインと第２のス
トリップラインによる一方のカップリングラインと、第
３のストリップラインと第４のストリップラインによる
他方のカップリングラインとが第２の内層アース電極に
て分離された形態となるため、カップリングライン同士
での干渉を抑制することができ、非平衡−平衡変換部に
おける入出力特性のバランスを良好にすることができ
る。

【００３８】また、前記誘電体基板の表面にＤＣ電源に
接続されるＤＣ電極が形成されている場合に、前記非平
衡−平衡変換部は、誘電体層の一主面に形成され、一端
が前記非平衡入出力部を構成する第１のストリップライ
ンと、誘電体層の一主面に形成され、かつ、一端が一方
の平衡入出力端子に接続され、ライン上の任意の位置で
前記ＤＣ電極に接続された第２のストリップラインと、
誘電体層の一主面に形成され、一端が前記第１のストリ
ップラインの他端と接続された第３のストリップライン
と、誘電体層の一主面に形成され、かつ、一端が他方の
平衡入出力端子に接続され、ライン上の任意の位置で前
記ＤＣ電極に接続された第４のストリップラインとを有
するようにしてもよい。

【００３９】この場合、前記誘電体基板内に前記アース
電極に接続された内層アース電極を設け、前記第２及び
第４のストリップライン上の各任意の位置を、それぞれ
ビアホールを介して、かつ、前記内層アース電極を隔て
て前記ＤＣ電極に接続するようにしてもよい。あるい
は、前記誘電体基板内に前記ＤＣ電極に接続された内層
ＤＣ電極を設け、前記第２及び第４のストリップライン
上の各任意の位置を、それぞれ前記ビアホールを介して
前記内層ＤＣ電極に接続するようにしてもよい。

【００４０】また、本発明においては、前記第１のスト
リップラインの幅、該第１のストリップラインの長さ、
前記第２のストリップラインの幅、該第２のストリップ
ラインの電気的有効長さ、前記第３のストリップライン
の幅、該第３のストリップラインの長さ、前記第４のス
トリップラインの幅、該第４のストリップラインの電気
的有効長さ並びに前記第１のストリップラインから第４
のストリップライン間における１以上の誘電体層の誘電
率を適宜設定することにより、前記非平衡−平衡変換部
の出力インピーダンス、レベルバランス、位相バランス
を容易に設定することができる。

【００４１】ここで、前記非平衡−平衡変換部の入力イ
ンピーダンスを５０Ω以外の値にしてもよい。

【００４２】また、本発明では、複数の共振器間の結合
度を調整する結合調整電極を、前記接続部に対し、前記
共振器を隔てた位置に形成するようにしてもよい。この
場合、結合調整電極を接続部の近傍に形成すると、接続
部（接続部が、前記フィルタ部に対して容量を介して接
続された接続電極を有する場合は、接続電極）との間で
浮遊結合が生じ、不要な整合をなくすことができなくな
るおそれがあるため、前記接続部に対し、前記共振器を
隔てた位置に形成することが好ましい。

【００４３】そして、前記共振器が積層方向に配置され
た複数の共振電極にて構成されている場合、前記結合調
整電極を、前記共振電極間に配された１以上の誘電体層
のうち、１つの誘電体層の一主面に形成するようにして
もよい。

【００４４】また、本発明においては、前記フィルタ部
を構成する複数の共振器の各共振周波数を異ならせ、前
記非平衡−平衡変換部の出力側に等価的にリアクタンス
素子を接続するようにしてもよい。これによって、非平
衡−平衡変換部の後段にＩＣ回路を接続する場合に、非
平衡−平衡変換部とＩＣ回路とのインピーダンス整合を
新たな整合回路を挿入することなく実現させることがで
き、積層型誘電体フィルタとＩＣ回路を含む回路構成の
小型化を図ることができる。

【００４５】

【発明の実施の形態】以下、本発明に係る積層型誘電体
フィルタのいくつかの実施の形態例を図１〜図２９を参
照しながら説明する。なお、この実施の形態では、入力
側を非平衡型、出力側を平衡型とした場合を主体に説明
する。もちろん、この逆の形態も適用できる。

【００４６】まず、第１の実施の形態に係る積層型誘電
体フィルタ１０Ａは、図１に示すように、複数の誘電体
層（Ｓ１〜Ｓ１０：図２参照）が積層、焼成一体化さ
れ、かつ、両主面（第１の誘電体層Ｓ１の一主面及び第
１０の誘電体層Ｓ１０の一主面）にそれぞれアース電極
１２ａ及び１２ｂが形成された誘電体基板１４を有す
る。

【００４７】誘電体基板１４内には、図２に示すよう
に、２つの１／４波長の共振器（入力側共振器並びに出
力側共振器）を構成する第１及び第２の入力側共振電極
１６ａ及び１６ｂ並びに第１及び第２の出力側共振電極
１８ａ及び１８ｂを有するフィルタ部２０と、複数のス
トリップライン２２、２４及び２６を有する非平衡−平
衡変換部（以下、便宜的に変換部２８と記す）と、これ
らフィルタ部２０と変換部２８とを接続するための接続
部３０が形成されている。この例では、積層方向に並ぶ
第１及び第２の入力側共振電極１６ａ及び１６ｂにて１
つの入力側共振器が構成され、積層方向に並ぶ第１及び
第２の出力側共振電極１８ａ及び１８ｂにて１つの出力
側共振器が構成されている。

【００４８】また、誘電体基板１４は、図２に示すよう
に、上から順に、第１の誘電体層Ｓ１〜第１０の誘電体
層Ｓ１０が積み重ねられて構成されている。これら第１
〜第１０の誘電体層Ｓ１〜Ｓ１０は１枚あるいは複数枚
の層にて構成される。

【００４９】フィルタ部２０と変換部２８は、誘電体基
板１４上、誘電体層Ｓ１〜Ｓ１０の積層方向上下に分離
された領域にそれぞれ形成されている。例えば、図２
上、積層方向上部にフィルタ部２０が形成され、積層方
向下部に変換部２８が形成され、両者間に接続部３０が
形成されている。

【００５０】つまり、第２の誘電体層Ｓ２から第５の誘
電体層Ｓ５にかけてフィルタ部２０が形成され、第８及
び第９の誘電体層Ｓ８及びＳ９に変換部２８が形成さ
れ、第５及び第６の誘電体層Ｓ５及びＳ６に接続部３０
が形成されている。更に、この誘電体基板１４内には、
フィルタ部２０と変換部２８とのアイソレーションを目
的とした内層アース電極３２が形成されている。

【００５１】第１及び第２の入力側共振電極１６ａ及び
１６ｂ並びに第１及び第２の出力側共振電極１８ａ及び
１８ｂは、それぞれ２つの１／４波長の共振器を構成す
ることから、例えば図１に示すように、各共振電極１６
ａ、１６ｂ、１８ａ及び１８ｂの短絡端が、誘電体基板
１４の第１の側面１４ａに形成されたアース電極１２ｃ
に接続された形態となっている。

【００５２】また、この積層型誘電体フィルタ１０Ａに
おいては、図１に示すように、誘電体基板１４の外周面
のうち、第２の側面１４ｂには、その中央部分に非平衡
入力端子３４が形成され、その両側にアース電極１２ｄ
が形成されている。また、この第２の側面１４ｂの反対
側の第３の側面１４ｃには、第１及び第２の平衡出力端
子３６ａ及び３６ｂが形成されている。これら非平衡入
力端子３４及び平衡出力端子３６ａ、３６ｂとアース電
極（内層アース電極を含む）との間には、それぞれ絶縁
をとるための領域が確保されている。

【００５３】そして、図２に示すように、第３の誘電体
層Ｓ３の一主面には、第１の入力側共振電極１６ａ及び
第１の出力側共振電極１８ａが形成され、そのうち、第
１の入力側共振電極１６ａの開放端近傍と非平衡入力端
子３４（図１参照）との間に第１のリード電極３８が形
成されている。

【００５４】第４の誘電体層Ｓ４の一主面には、第２の
入力側共振電極１６ｂ及び第２の出力側共振電極１８ｂ
が形成され、そのうち、第２の入力側共振電極１６ｂの
開放端近傍と非平衡入力端子３４との間に第２のリード
電極４１が形成されている。

【００５５】第２の誘電体層Ｓ２の一主面には、各一端
が共に誘電体基板１４の第４の側面１４ｄ（図１参照）
に形成されたアース電極１２ｅに接続され、かつ、それ
ぞれ第１の入力側共振電極１６ａ及び第１の出力側共振
電極１８ａの各開放端と第２の誘電体層Ｓ２を間に挟ん
で重なる第１及び第２の内層アース電極４０及び４２が
形成され、更に、入力側共振器及び出力側共振器間の結
合度を調整するための結合調整電極４４が形成されてい
る。

【００５６】第５の誘電体層Ｓ５の一主面には、各一端
が共に誘電体基板１４の第４の側面１４ｄに形成された
アース電極１２ｅに接続され、かつ、それぞれ第２の入
力側共振電極１６ｂ及び第２の出力側共振電極１８ｂの
各開放端と第４の誘電体層Ｓ４を間に挟んで重なる第３
及び第４の内層アース電極４６及び４８が形成され、更
に、第２の出力側共振電極１８ｂと第４の誘電体層Ｓ４
を間に挟んで重なる出力容量電極５０が形成されてい
る。この出力容量電極５０は、第５の誘電体層Ｓ５に設
けられたビアホール５２を介して接続電極５４と電気的
に接続されるようになっている。

【００５７】また、第６の誘電体層Ｓ６の一主面には、
フィルタ部２０の出力側と変換部２８の入力側とを接続
するための接続電極５４が形成されている。この接続電
極５４は、一端が上述したビアホール５２に接続され、
他端が前記第２の入力側共振電極１６ｂと第４及び第５
の誘電体層Ｓ４及びＳ５を間に挟んで重なるように配置
され、かつ、変換部２８に通じるビアホール５６と接続
されている。上述の出力容量電極５０、ビアホール５２
及び接続電極５４にて接続部３０が構成されることにな
る。

【００５８】第７の誘電体層Ｓ７の一主面には、内層ア
ース電極３２が形成されており、この内層アース電極３
２には、ビアホール５６と絶縁をとるための領域、即ち
電極膜が形成されていない領域が確保されている。

【００５９】第８の誘電体層Ｓ８の一主面には、変換部
２８を構成する第１のストリップライン２２が形成され
ている。この第１のストリップライン２２は、始端６０
（便宜的に、第１の始端６０と記す）から渦巻き状に展
開され、更に、第１の始端６０と線対称の位置（第１及
び第２の平衡出力端子３６ａ及び３６ｂを結ぶ線分の２
等分線ｍを基準とした線対称の位置）に配された終端６
２に向かって渦巻き状に収束するような形状とされてい
る。そして、第１のストリップライン２２のうち、前記
第１の始端６０あるいは第１の始端６０の近傍位置にお
いて、上述した接続電極５４の他端がビアホール５６を
介して電気的に接続されている。以下の説明では、第１
のストリップライン２２上における前記ビアホール５６
との接続位置を第１の接続位置６１と記す。

【００６０】また、第９の誘電体層Ｓ９の一主面には、
変換部２８を構成する第２及び第３のストリップライン
２４及び２６が形成されている。第２のストリップライ
ン２４は、上述した第１のストリップライン２２におけ
る第１の始端６０に対応する始端（便宜的に第２の始端
６４と記す）から第１の平衡出力端子３６ａに向かって
渦巻き状に展開された形状を有し、第３のストリップラ
イン２６は、上述した第１のストリップライン２２にお
ける終端６２に対応する始端（便宜的に第３の始端６６
と記す）から第２の平衡出力端子３６ｂに向かって渦巻
き状に展開された形状を有する。

【００６１】特に、第２及び第３のストリップライン２
４及び２６は、その渦巻き状の形状が互いに線対称（前
記２等分線ｍを基準とした線対称）とされ、各物理長が
ほぼ同一とされている。

【００６２】また、第２のストリップライン２４は、第
２の始端６４あるいは第２の始端６４の近傍位置（第２
の接続位置６５）でビアホール６８を介してアース電極
１２ｂに電気的に接続され、第３のストリップライン２
４は、第３の始端６６あるいは第３の始端６６の近傍位
置（第３の接続位置６７）でビアホール７０を介してア
ース電極１２ｂに電気的に接続されている。

【００６３】つまり、この第１の実施の形態に係る積層
型誘電体フィルタ１０Ａは、入力側共振器及び出力側共
振器を構成する各共振電極１６ａ、１６ｂ、１８ａ及び
１８ｂの形成面と、アース電極１２ａ及び１２ｂの形成
面とが互いに平行であり、かつ、フィルタ部２０の非平
衡入力端子３４の形成面（第２の側面１４ｂ）と、変換
部２８を構成する各ストリップライン２２、２４及び２
６の形成面とが互いに直交した関係にある。

【００６４】更に、この第１の実施の形態では、誘電体
基板１４を構成する複数の誘電体層として、任意に設定
した異種材料による第１〜第１０の誘電体層Ｓ１〜Ｓ１
０を使用し、これらの誘電体層を積層、焼成一体化する
ようにしている。

【００６５】特に、フィルタ部２０の容量を形成する部
分の誘電体層（第１〜第６の誘電体層Ｓ１〜Ｓ６）とし
て高誘電率（例えばε＝２５）の誘電体層を使用し、変
換部２８における誘電体層（第７〜第１０の誘電体層Ｓ
７〜Ｓ１０）として低誘電率（例えばε＝７）の誘電体
層を使用している。

【００６６】このように、第１の実施の形態に係る積層
型誘電体フィルタ１０Ａにおいては、誘電体基板１４内
に、非平衡入力方式のフィルタ部２０と、第１〜第３の
ストリップライン２２、２４及び２６を有する変換部２
８とを一体化するようにしたので、フィルタ部２０とし
て小型化に有利な１／４波長の共振器にて構成すること
ができ、１／２波長の共振器により構成された平衡型の
積層型誘電体フィルタよりも小型化を図ることができ
る。

【００６７】また、一体化することで、フィルタ部２０
と変換部２８間の特性インピーダンスを特定の値（例え
ば５０Ω）に設定する必要がなくなり、両者間の特性イ
ンピーダンスを任意に決定することができるため、それ
ぞれの設計の自由度を増すことができる。また、両者間
の特性インピーダンスを低く設定することができること
から、フィルタ部２０を形成しやすくなり、変換部２８
を構成するストリップライン２２、２４及び２６の線幅
を広げることができるため、変換部２８の損失も低減で
きるという効果がある。

【００６８】特に、この第１の実施の形態では、フィル
タ部２０の容量を形成する部分の誘電体層と、変換部２
８の誘電体層とをそれぞれ異種材料にて構成し、フィル
タ部２０の容量を形成する部分の誘電体層の誘電率を、
変換部２８の誘電体層の誘電率よりも高くしたので、フ
ィルタ部２０での電極面積の縮小化を図ることができる
と共に、変換部２８での浮遊結合を抑制することができ
る。

【００６９】また、誘電体基板１４のうち、誘電体層の
積層方向上部にフィルタ部２０を形成し、積層方向下部
に変換部２８を形成するようにしたので、フィルタ部２
０と変換部２８との間に、これらフィルタ部２０と変換
部２８間のアイソレーションを目的とした内層アース電
極３２を容易に形成することができ、特性の向上を図る
ことができる。また、フィルタ部２０と変換部２８を誘
電体基板１４の上下に配置することで実装面積も低減す
る。

【００７０】ところで、第２の出力側共振電極１８ｂと
変換部２８とを直接接続するタップ構造とした場合、フ
ィルタ部２０と変換部２８とが通過特性上の減衰域で不
要なマッチングを起こし、減衰域で不要なピークが形成
されることとなる。しかし、この第１の実施の形態で
は、第２の出力側共振電極１８ｂに対して出力容量電極
５０を通じ、容量を介してフィルタ部２０と変換部２８
とを接続するようにしたので、前記容量にて変換部２８
の位相を変え、フィルタ部２０との不要マッチングを抑
制することができる。しかも、接続電極５４をフィルタ
部２０側（内層アース電極３２よりもフィルタ部２０寄
り）に形成するようにしたので、通過特性において不要
なピークは発生しなくなる。

【００７１】また、第２及び第３のストリップライン２
４及び２６は、第１及び第２の平衡出力端子３６ａ及び
３６ｂを結ぶ線分の２等分線ｍを中心に線対称となるよ
うに形成するようにしたので、各平衡出力端子３６ａ及
び３６ｂ同士の出力特性のバランスを良好にすることが
できる。

【００７２】なお、この第１の実施の形態に係る積層型
誘電体フィルタ１０Ａにおいては、変換部２８を構成す
る第１〜第３のストリップライン２２、２４及び２６に
おいて、非平衡入力端子３４との干渉を抑制するよう
に、渦巻き状の形状に逃げ８０を設けるようにしてい
る。この第１の実施の形態では、非平衡入力端子３４か
ら一定の距離を保てるように一部屈曲させるようにして
いる。

【００７３】ここで、１つの実験例を示す。この実験例
は、比較例と実施例についての通過特性と反射特性をみ
たものである。

【００７４】比較例は、非平衡型の積層型誘電体フィル
タであり、具体的には、図３０の従来例に係る積層型誘
電体フィルタ４００と同様の構成を有する。実施例は、
上述した第１の実施の形態に係る積層型誘電体フィルタ
１０Ａと同様の構成を有する。

【００７５】実験結果を図３に示す。この図３におい
て、実線Ａは比較例の通過特性を示し、破線Ｂは実施例
の通過特性を示し、実線Ｃは比較例の反射特性を示し、
破線Ｄは実施例の反射特性を示す。なお、比較例の特性
は、バランを接続せずに測定した結果を示す。

【００７６】この実験結果から、実施例は、比較例と比
して減衰極が使用帯域に近接した位置にあり、通過帯域
以外の信号を効率よく減衰でき、しかも、反射が低減さ
れていることがわかる。比較例に別途バランを接続した
場合は、更に特性が劣化することは明らかであるが、実
施例は、別途バランを接続する必要がないため、比較例
よりも飛躍的に特性が向上していることがわかる。

【００７７】次に、第１の実施の形態に係る積層型誘電
体フィルタ１０Ａにおける変換部２８の出力インピーダ
ンス、レベルバランス及び位相バランスの調整について
図４の等価回路を参照しながら説明する。

【００７８】図４の等価回路は、第１の実施の形態に係
る積層型誘電体フィルタ１０Ａの変換部２８を示したも
のであり、第１のストリップライン２２は、第２のスト
リップライン２４に対応する部分（第１の部分２２ａ）
と、第３のストリップライン２６に対応する部分（第２
の部分２２ｂ）とが直列に接続されている。なお、第２
の部分２２ｂの一端（終端６２）は開放端となってい
る。

【００７９】また、ＧＮＤと第１の平衡出力端子３６ａ
間に、第２のストリップライン２４が接続され、ＧＮＤ
と第２の平衡出力端子３６ｂ間に、第３のストリップラ
イン２６が接続されている。

【００８０】ここで、レベルバランスとは、第１及び第
２の平衡出力端子３６ａ及び３６ｂから出力される信号
レベル（絶対値）が同じであることを示し、位相バラン
スとは、第１及び第２の平衡出力端子３６ａ及び３６ｂ
から出力される信号の位相が互いに１８０°であること
を示す。

【００８１】まず、レベルバランスは、第２及び第３の
ストリップライン２４及び２６の幅Ｗ３及びＷ４を適宜
変更することで調整することができる。例えば、第１の
平衡出力端子３６ａから出力される第１の信号レベルが
第２の平衡出力端子３６ｂから出力される第２の信号レ
ベルよりも低い場合、第２のストリップライン２４の幅
Ｗ３を広くする、あるいは第３のストリップライン２６
の幅Ｗ４を狭くすることで、前記第１の信号レベルが上
昇、あるいは第２の信号レベルが低下し、レベルバラン
スを調整することができる。

【００８２】これは、第１のストリップライン２２にお
ける第１の部分２２ａの幅Ｗ１あるいは第２の部分２２
ｂの幅Ｗ２を適宜変更することによってもレベルバラン
スを調整することができる。図５Ａ及び図５Ｂに、第１
のストリップライン２２における第１の部分２２ａの幅
Ｗ１並びに第２のストリップライン２４の幅Ｗ３を狭く
した例を示す。

【００８３】このレベルバランス調整においては、第１
及び第２の信号レベルの位相差が１８０°からずれるお
それがある。そこで、第１のストリップライン２２にお
ける第１の部分２２ａの電気的有効長さＬ１、第２の部
分２２ｂの電気的有効長さＬ２、第２のストリップライ
ン２４の電気的有効長さＬ３及び第３のストリップライ
ン２６の電気的有効長さＬ４のうち、いずれか１以上の
電気的有効長さを適宜変更することで位相バランスを調
整することができる。

【００８４】第１の部分２２ａの電気的有効長さＬ１を
変更する場合は、第１のストリップライン２２上の第１
の接続位置６１を適宜変更し、第２の部分２２ｂの電気
的有効長さＬ２を変更する場合は、終端６２の位置を変
えればよい。また、第２のストリップライン２４の電気
的有効長さＬ３を変更する場合は、第２のストリップラ
イン２４上の第２の接続位置６５を適宜変更し、第３の
ストリップライン２６の電気的有効長さＬ４を変更する
場合は、第３のストリップライン２６上の第３の接続位
置６７を適宜変更すればよい。

【００８５】一方、変換部２８の出力インピーダンス
は、上述の第１のストリップライン２２における第１及
び第２の部分２２ａ及び２２ｂの幅Ｗ１及びＷ２、電気
的有効長さＬ１及びＬ２、第２のストリップライン２４
の幅Ｗ３、電気的有効長さＬ３、並びに第３のストリッ
プライン２６の幅Ｗ４、電気的有効長さＬ４を適宜変更
することでも容易に調整できるが、第１のストリップラ
イン２２と第２のストリップライン２４及び第３のスト
リップライン２６との間に存在する第８の誘電体層Ｓ８
の誘電率を変えることでも容易に調整することができ
る。

【００８６】例えば図６に示すように、第８の誘電体層
Ｓ８の誘電率をε１、第７の誘電体層Ｓ７及び第９の誘
電体層Ｓ９の各誘電率をε２としたとき、ε１＜ε２に
設定した場合、変換部２８の出力インピーダンスは高く
なり、ε１＞ε２に設定した場合、出力インピーダンス
は低くなる。

【００８７】通常、図７に示すように、非平衡−平衡変
換素子２００の出力インピーダンスは、該非平衡−平衡
変換素子２００の入力インピーダンスの２倍となる。例
えば、非平衡−平衡変換素子２００の入力インピーダン
スが５０Ωであれば、出力インピーダンスは１００Ωと
なる。ところが、非平衡−平衡変換素子２００の後段に
ＩＣ回路２０２を接続する場合を想定したとき、該ＩＣ
回路２０２との整合において必要なインピーダンスが例
えば５０Ωである場合は、インピーダンス整合を満足せ
ず、非平衡−平衡変換素子２００とＩＣ回路２０２間に
新たにインピーダンス整合のための回路２０４が必要に
なる。

【００８８】しかし、この第１の実施の形態に係る積層
型誘電体フィルタ１０Ａでは、上述したように、変換部
２８の入力インピーダンスが５０Ωであったとしても、
上述の各種パラメータを適宜設定することで、変換部２
８の出力インピーダンスをＩＣ回路２０２の入力インピ
ーダンスに容易に整合させることができ、図８に示すよ
うに、新たな整合回路の接続を不要とすることができ、
変換部２８の出力段に直接ＩＣ回路２０２を接続するこ
とができる。これは、積層型誘電体フィルタ１０ＡとＩ
Ｃ回路を含めた回路構成の小型化につながる。

【００８９】変換部２８の出力インピーダンスを調整す
る手法としては、上述の各種パラメータを設定するほか
に、変換部２８の出力側に等価的にリアクタンス回路２
０６（図９及び図１０参照）を接続させる方法がある。
この方法は、フィルタ部２０を構成する複数の共振器の
各共振周波数を異ならせることで実現させることができ
る。複数の共振器の各共振周波数を異ならせる方法とし
ては、例えば図９に示すように、出力側共振電極１８の
物理長さを入力側共振電極１６の物理長さよりも短くす
ることや、図１０に示すように、入力側共振電極１６の
開放端部分の面積を出力側共振電極１８の開放端部分の
面積よりも大きくすることなどである。

【００９０】これにより、例えばフィルタ部２０が単体
であれば、各共振器での共振周波数を同等にするように
等価的にリアクタンス回路が接続された形となるが、こ
の第１の実施の形態では、フィルタ部２０と変換部２８
とが一体となっているため、結果的に変換部２８の出力
段に前記リアクタンス回路２０６が接続された形とな
る。このリアクタンス回路２０６が変換部２８の出力イ
ンピーダンスの調整に寄与する。

【００９１】また、この第１の実施の形態においては、
上述したように、フィルタ部２０と変換部２８が一体化
されていることから、フィルタ部２０と変換部２８間の
特性インピーダンスを特定の値（例えば５０Ω）に設定
する必要がない。つまり、変換部２８の入力インピーダ
ンスを５０Ω以外の値に設定することができる。例え
ば、図１１に示すように、フィルタ部２０における出力
側共振電極１８（図２の例では、第２の出力側共振電極
１８ｂ）と接続部３０における出力容量電極５０との間
に形成された静電容量Ｃ１の値を適宜変更することで、
変換部２８の入力インピーダンスを任意の値に調整する
ことができる。

【００９２】なお、図２に示すように、フィルタ部２０
における前記出力側共振電極１８（１８ｂ）と接続部３
０における接続電極５４とを直接ビアホール５２で接続
した場合においては、図１２に示すように、出力側共振
電極１８に対するビアホール５２の接続位置を適宜変更
することで、変換部２８の入力インピーダンスを任意の
値に調整することができる。

【００９３】次に、第１の実施の形態に係る積層型誘電
体フィルタ１０Ａの変形例について図１３〜図１６を参
照しながら説明する。

【００９４】この変形例に係る積層型誘電体フィルタ１
０Ａａは、上述した第１の実施の形態に係る積層型誘電
体フィルタ１０Ａとほぼ同様の構成を有するが、図１３
の等価回路に示すように、変換部２８における第２及び
第３のストリップライン２４及び２６にＤＣ電源が接続
される点で異なる。

【００９５】具体的には、まず、図１４に示すように、
誘電体基板１４の第３の側面１４ｃのうち、第１及び第
２の平衡出力端子３６ａ及び３６ｂの間に、ＤＣ電源に
接続されるＤＣ電極２１０が形成されている。

【００９６】更に、図１５に示すように、第１０の誘電
体層Ｓ１０の下層に位置された第１１の誘電体層Ｓ１１
の一主面に前記ＤＣ電極２１０に接続された内層ＤＣ電
極２１２が形成されている。そして、第２のストリップ
ライン２４における第２の接続位置６５と第３のストリ
ップライン２６における第３の接続位置６７とがそれぞ
れビアホール６８及び７０を介して内層ＤＣ電極２１２
に接続されている。この場合、第１０の誘電体層Ｓ１０
の一主面に形成されたアース電極１２ｂには、前記ビア
ホール６８及び７０と絶縁を確保するための領域２１４
及び２１６が形成されている。

【００９７】これにより、図１３に示すように、第２及
び第３のストリップライン２４及び２６の第２及び第３
の接続位置６５及び６７を介してそれぞれＤＣ電源が接
続され、更に、第２及び第３のストリップライン２４及
び２６とアース電極１２ｂ（ＧＮＤ）間に容量Ｃ２及び
Ｃ３が形成されたものとなる。

【００９８】ここで、積層型誘電体フィルタの利用形態
の一例について説明する。一般に積層型誘電体フィルタ
を利用する場合には、例えば図１６に示すように、積層
型誘電体フィルタ２２０の後段に非平衡−平衡変換素子
２２２を接続し、更にその後段にＩＣ回路２０２を接続
する形態が多い。このような形態において、ＩＣ回路２
０２に別途ＤＣ成分を供給するタイプのものがある。

【００９９】通常、このような使用形態では、図１６に
示すように、積層型誘電体フィルタ２２０とＩＣ回路２
０２との間にＤＣ成分を供給するための専用回路２２４
が必要になる。しかし、上述した図１３〜図１５に示す
変形例に係る積層型誘電体フィルタ１０Ａａの変換部２
８からは、ＤＣ成分に受信信号成分が重畳された平衡信
号が出力されることになるため、前記専用回路２２４を
接続する必要がない。そのため、積層型誘電体フィルタ
１０ＡａとＩＣ回路２０２を含む回路構成の小型化を図
ることができる。

【０１００】次に、第２の実施の形態に係る積層型誘電
体フィルタ１０Ｂについて図１７及び図１８を参照しな
がら説明する。

【０１０１】この第２の実施の形態に係る積層型誘電体
フィルタ１０Ｂは、図１７に示すように、複数の誘電体
層（Ｓ１〜Ｓ１２：図１８参照）が積層、焼成一体化さ
れ、かつ、両主面（第１の誘電体層Ｓ１の一主面及び第
１２の誘電体層Ｓ１２の一主面）にそれぞれアース電極
１２ａ及び１２ｂが形成された誘電体基板１４を有す
る。

【０１０２】そして、図１８に示すように、誘電体基板
１４のうち、誘電体層Ｓ１〜Ｓ１２の積層方向左部にフ
ィルタ部２０が形成され、積層方向右部に変換部２８が
形成され、更に、積層方向下部に接続部３０が形成され
ている。

【０１０３】また、図１７に示すように、誘電体基板１
４の外周面のうち、第４の側面１４ｄには、その中央部
分に非平衡入力端子３４が形成され、その両側にアース
電極１２ｅが形成されている。第４の側面１４ｄの反対
側の第１の側面１４ａには、第１及び第２の平衡出力端
子３６ａ及び３６ｂが形成され、第２及び第３の側面１
４ｂ及び１４ｃにはそれぞれアース電極１２ｄ及び１２
ｆが形成されている。これら非平衡入力端子３４及び平
衡出力端子３６ａ、３６ｂとアース電極（後述する内層
アース電極を含む）との間には、それぞれ絶縁をとるた
めの領域が確保されている。

【０１０４】まず、フィルタ部２０は、図１８に示すよ
うに、第４の誘電体層Ｓ４の一主面に形成された１／４
波長の入力側共振器を構成する入力側共振電極１６と、
第８の誘電体層Ｓ８の一主面に形成された１／４波長の
出力側共振器を構成する出力側共振電極１８とを有す
る。これら共振電極１６及び１８は、途中で屈曲された
Ｌ字状の形状を有し、各短絡端が第４の側面１４ｄ（図
１７参照）のアース電極１２ｅに接続され、各開放端部
分が中間部分よりも幅広に形成されている。

【０１０５】また、第２の誘電体層Ｓ２の一主面には、
一端が非平衡入力端子３４に接続された入力電極９０が
形成されている。この入力電極９０は第２及び第３の誘
電体層Ｓ２及びＳ３間に形成されたビアホール９２を介
して入力側共振電極１６に電気的に接続されるようにな
っている。

【０１０６】第３の誘電体層Ｓ３の一主面には、一端が
アース電極１２ｅに接続され、第３の誘電体層Ｓ３を間
に挟んで入力側共振電極１６の開放端部分と重なる内層
アース電極９４が形成されている。

【０１０７】第５の誘電体層Ｓ５の一主面には、入力側
共振電極１６と第４の誘電体層Ｓ４を間に挟んで重な
り、結合調整電極４４を構成する第１の電極４４ａが形
成され、更に、一端がアース電極１２ｅに接続され、第
４の誘電体層Ｓ４を間に挟んで入力側共振電極１６の開
放端部分と重なる内層アース電極９６が形成されてい
る。

【０１０８】第７の誘電体層Ｓ７の一主面には、出力側
共振電極１８と第７の誘電体層Ｓ７を間に挟んで重な
り、結合調整電極４４を構成する第２の電極４４ｂが形
成され、更に、一端がアース電極１２ｅに接続され、第
７の誘電体層Ｓ７を間に挟んで出力側共振電極１８の開
放端部分と重なる内層アース電極９８が形成されてい
る。

【０１０９】第９の誘電体層Ｓ９の一主面には、一端が
アース電極１２ｅに接続され、第８の誘電体層Ｓ８を間
に挟んで出力側共振電極１８の開放端部分と重なる内層
アース電極１００が形成されている。

【０１１０】なお、結合調整電極４４は、上述した第１
及び第２の電極４４ａ及び４４ｂと、第５及び第６の誘
電体層Ｓ５及びＳ６にかけて形成され、かつ、前記第１
及び第２の電極４４ａ及び４４ｂを電気的に接続するビ
アホール４４ｃとで構成されている。

【０１１１】一方、変換部２８は、第３、第７及び第１
０の誘電体層Ｓ３、Ｓ７及びＳ１０の各一主面に形成さ
れ、それぞれアース電極１２ｄ及び１２ｆに接続された
内層アース電極１０２、１０４及び１０６と、第９、第
８、第６及び第５の誘電体層Ｓ９、Ｓ８、Ｓ６及びＳ５
の一主面に形成された第１〜第４のストリップライン２
２、２４、２６及び１０８とを有する。

【０１１２】第９の誘電体層Ｓ９の一主面に形成された
第１のストリップライン２２は、第１の始端６０から終
端６２（誘電体基板１４の第１の側面１４ａに近接する
箇所）にかけて渦巻き状に展開された形状を有する。第
１のストリップライン２２のうち、前記第１の始端６０
あるいは第１の始端６０の近傍位置（第１の接続位置６
１）において、上述した接続電極５４の他端がビアホー
ル１２０を介して電気的に接続されている。

【０１１３】第２のストリップライン２４は、前記第１
のストリップライン２２の第１の始端６０に対応した位
置に形成された第２の始端６４から第１の平衡出力端子
３６ａに向かって渦巻き状に展開された形状を有する。
第２のストリップライン２２のうち、前記第２の始端６
４あるいは第２の始端６４の近傍位置（第２の接続位置
６５）において、内層アース電極１０４がビアホール１
１０を介して電気的に接続されている。

【０１１４】第３のストリップライン２６は、上述した
第１のストリップライン２２の終端６２に対応する第３
の始端６６から終端１１２にかけて渦巻き状に収束する
ような形状を有し、第１のストリップライン２２におけ
る終端６２と第３のストリップライン２６における第３
の始端６６とは、第６〜第８の誘電体層Ｓ６〜Ｓ８にか
けて形成されたビアホール１１４を通じて電気的に接続
されている。

【０１１５】第４のストリップライン１０８は、前記第
３のストリップライン２６の終端１１２に対応した位置
に形成された第４の始端１１８から第２の平衡出力端子
３６ｂに向かって渦巻き状に展開された形状を有する。
第４のストリップライン１０８のうち、前記第４の始端
１１８あるいは第４の始端１１８の近傍位置（第３の接
続位置１１９）において、内層アース電極１０２とビア
ホール１１６を介して電気的に接続されている。

【０１１６】つまり、この変換部２８は、第１のストリ
ップライン２２と第２のストリップライン２４による一
方のカップリングラインと、第３のストリップライン２
６と第４のストリップライン１０８による他方のカップ
リングラインとが内層アース電極１０４にて分離された
形態となっている。

【０１１７】接続部３０は、第１０の誘電体層Ｓ１０の
一主面に、出力側共振電極１８の中央部分と対向するよ
うに形成された出力容量電極５０と、第１１の誘電体層
Ｓ１１の一主面に形成され、かつ、一端がビアホール５
２を介して出力容量電極５０に接続され、他端がビアホ
ール１２０を介して第１のストリップライン２２におけ
る第１の接続位置６１に接続された接続電極５４にて構
成されている。なお、第１０の誘電体層Ｓ１０の一主面
に形成された内層アース電極１０６には、前記ビアホー
ル１２０と絶縁をとるための領域、即ち電極膜が形成さ
れていない領域が確保されている。

【０１１８】この第２の実施の形態に係る積層型誘電体
フィルタ１０Ｂにおいては、第１の実施の形態に係る積
層型誘電体フィルタ１０Ａと同様に、小型化を有効に図
ることができると共に、それぞれの設計の自由度を増す
ことができる。

【０１１９】フィルタ部２０と変換部２８とのアイソレ
ーションがとれていないため、両者間の不要な結合のお
それがあるが、変換部２８において、第１及び第２のス
トリップライン２２及び２４による一方のカップリング
ラインと、第３及び第４のストリップライン２６及び１
０８による他方のカップリングラインとを内層アース電
極１０４にて分離する形態にしたため、カップリングラ
イン同士での干渉を抑制することができ、変換部２８に
おける入出力特性のバランスを良好にすることができ
る。

【０１２０】また、この第２の実施の形態に係る積層型
誘電体フィルタ１０Ｂにおいても、第１の実施の形態に
係る積層型誘電体フィルタ１０Ａと同様に、入力側共振
器及び出力側共振器を構成する各共振電極１６及び１８
の形成面と、アース電極１２ａ及び１２ｂの形成面とが
互いに平行であり、かつ、フィルタ部２０の非平衡入力
端子３４の形成面と、変換部２８を構成する各ストリッ
プライン２２、２４、２６及び１０８の形成面とが互い
に直交した関係にあるが、非平衡入力端子３４が各スト
リップライン２２、２４、２６及び１０８から離れた位
置に形成されるため、非平衡入力端子３４と各ストリッ
プライン２２、２４、２６及び１０８との不要な干渉を
なくすことができ、各ストリップライン２２、２４、２
６及び１０８に図２に示すような逃げ８０を設ける必要
がなくなる。これは、特性の向上につながる。

【０１２１】この第２の実施の形態に係る積層型誘電体
フィルタ１０Ｂにおいても、第１〜第４のストリップラ
イン２２、２４、２６及び１０８の幅や電気的有効長
さ、並びに第３〜第９の誘電体層Ｓ３〜Ｓ９の誘電率を
適宜変更することで、変換部２８の出力インピーダン
ス、レベルバランス及び位相バランスを調整することが
できる。

【０１２２】第１のストリップライン２２の電気的有効
長さを変更する場合は、第１のストリップライン２２上
の第１の接続位置６１を適宜変更することで容易に実現
でき、第２のストリップライン２４の電気的有効長さを
変更する場合は、第２の接続位置６５を適宜変更するこ
とで容易に実現できる。

【０１２３】また、第３のストリップライン２６の電気
的有効長さを変更する場合は、第３のストリップライン
２６の終端１１２の位置を変えることで容易に実現で
き、第４のストリップライン１０８の電気的有効長さを
変更する場合は、第４のストリップライン１０８上の第
３の接続位置１１９を適宜変更することで容易に実現で
きる。

【０１２４】また、例えば図１９に示すように、第５及
び第８の誘電体層Ｓ５及びＳ８の誘電率をε１、第３、
第４、第６、第７及び第９の誘電体層Ｓ３、Ｓ４、Ｓ
６、Ｓ７及びＳ９の各誘電率をε２としたとき、ε１＜
ε２に設定した場合、変換部２８の出力インピーダンス
は高くなり、ε１＞ε２に設定した場合、出力インピー
ダンスは低くなる。

【０１２５】また、この第２の実施の形態においても、
変換部２８の出力段に等価的にリアクタンス回路を接続
した形態にすることができ、変換部２８の出力インピー
ダンスを適宜変更することができる。また、変換部２８
の入力インピーダンスを任意の値に調整することができ
る。

【０１２６】次に、この第２の実施の形態に係る積層型
誘電体フィルタ１０Ｂの変形例について図２０及び図２
１を参照しながら説明する。

【０１２７】この変形例に係る積層型誘電体フィルタ１
０Ｂａは、上述した第２の実施の形態に係る積層型誘電
体フィルタ１０Ｂとほぼ同様の構成を有するが、以下の
点で異なる。

【０１２８】即ち、図２０に示すように、誘電体基板１
４の第１の側面１４ａのうち、第１及び第２の平衡出力
端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤ
Ｃ電極２１０が形成されている。

【０１２９】更に、図２１に示すように、第６の誘電体
層Ｓ６と第７の誘電体層Ｓ７との間に新たに積層された
第２０の誘電体層Ｓ２０の一主面に前記ＤＣ電極２１０
に接続された第１の内層ＤＣ電極２３０が形成され、第
２の誘電体層Ｓ２と第３の誘電体層Ｓ３との間に新たに
積層された第２１の誘電体層Ｓ２１の一主面に前記ＤＣ
電極２１０に接続された第２の内層ＤＣ電極２３２が形
成されている。

【０１３０】そして、第２のストリップライン２４にお
ける第２の接続位置６５がビアホール１１０を介して第
１の内層ＤＣ電極２３０に接続され、第４のストリップ
ライン１０８における第３の接続位置１１９がビアホー
ル１１６を介して第２の内層ＤＣ電極２３２に接続され
ている。この場合、第７の誘電体層Ｓ７及び第３の誘電
体層Ｓ３の各一主面に形成された内層アース電極１０４
及び１０２には、各ビアホール１１０及び１１６と絶縁
を確保するための領域２３４及び２３６が形成されてい
る。

【０１３１】この変形例に係る積層型誘電体フィルタ１
０Ｂａにおいては、積層型誘電体フィルタ１０Ｂａの後
段に別途ＤＣ成分を供給するタイプのＩＣ回路を接続す
る場合において、変換部２８からは、ＤＣ成分に受信信
号成分が重畳された平衡信号が出力されることになるた
め、ＩＣ回路２０２にＤＣ成分を供給するための専用回
路を接続する必要がない。その結果、積層型誘電体フィ
ルタ１０ＢａとＩＣ回路２０２を含む回路構成の小型化
を図ることができる。

【０１３２】次に、第３の実施の形態に係る積層型誘電
体フィルタ１０Ｃについて図２２及び図２３を参照しな
がら説明する。

【０１３３】この第３の実施の形態に係る積層型誘電体
フィルタ１０Ｃは、図２２に示すように、複数の誘電体
層（Ｓ１〜Ｓ１５：図２３参照）が積層、焼成一体化さ
れ、かつ、両主面にそれぞれアース電極１２ａ及び１２
ｂが形成された誘電体基板１４を有する。特に、この第
３の実施の形態では、第１〜第１５の誘電体層Ｓ１〜Ｓ
１５の各一主面とアース電極１２ａ及び１２ｂの形成面
とが直交した関係にある。

【０１３４】そして、図２３に示すように、誘電体基板
１４のうち、誘電体層Ｓ１〜Ｓ１５の積層方向前半部分
にフィルタ部２０が形成され、積層方向後半部分に変換
部２８が形成され、積層方向中央部分に、接続部３０が
形成されている。

【０１３５】また、図２２に示すように、誘電体基板１
４の外周面のうち、第２の側面１４ｂには、その中央部
分に非平衡入力端子３４が形成され、第４の側面１４ｄ
には、第１の平衡出力端子３６ａが形成され、第１の側
面１４ａには、第２の平衡出力端子３６ｂが形成されて
いる。更に、非平衡入力端子３４及び各平衡出力端子３
６ａ、３６ｂとアース電極（内層アース電極を含む）と
の間には、それぞれ絶縁をとるための領域が確保されて
いる。

【０１３６】まず、フィルタ部２０は、図２３に示すよ
うに、第４の誘電体層Ｓ４の一主面に形成された１／４
波長の入力側共振器を構成する入力側共振電極１６と、
第７の誘電体層Ｓ７の一主面に形成された１／４波長の
出力側共振器を構成する出力側共振電極１８とを有す
る。これら共振電極１６及び１８の開放端部分は中間部
分よりも幅広に形成され、短絡端部分は、上下のアース
電極１２ａ及び１２ｂ（図２２参照）に接続されるよう
に二股に分かれた形状となっている。

【０１３７】また、第２の誘電体層Ｓ２の一主面には入
力電極９０が形成されている。この入力電極９０は、第
１の誘電体層Ｓ１に形成されたビアホール１３０を介し
て非平衡入力端子３４に電気的に接続され、第２及び第
３の誘電体層Ｓ２及びＳ３にかけて形成されたビアホー
ル９２を介して入力側共振電極１６に電気的に接続され
ている。なお、この入力電極９０は、インピーダンス調
整用の電極であり、この例では５０Ωに調整するように
している。

【０１３８】第３の誘電体層Ｓ３の一主面には、両端が
それぞれアース電極１２ａ及び１２ｂに接続され、第３
の誘電体層Ｓ３を間に挟んで入力側共振電極１６の開放
端部分と重なる内層アース電極９４が形成されている。

【０１３９】第５の誘電体層Ｓ５の一主面には、入力側
共振電極１６と第４の誘電体層Ｓ４を間に挟んで重な
り、結合調整電極４４を構成する第１の電極４４ａが形
成され、更に、両端がそれぞれアース電極１２ａ及び１
２ｂに接続され、第４の誘電体層Ｓ４を間に挟んで入力
側共振電極１６の開放端部分と重なる内層アース電極９
６が形成されている。

【０１４０】第６の誘電体層Ｓ６の一主面には、出力側
共振電極１８と第６の誘電体層Ｓ６を間に挟んで重な
り、結合調整電極４４を構成する第２の電極４４ｂが形
成され、更に、両端がそれぞれアース電極１２ａ及び１
２ｂに接続され、第６の誘電体層Ｓ６を間に挟んで出力
側共振電極１８の開放端部分と重なる内層アース電極９
８が形成されている。

【０１４１】なお、結合調整電極４４は、上述した第１
及び第２の電極４４ａ及び４４ｂと、第５の誘電体層Ｓ
５に形成され、かつ、前記第１及び第２の電極４４ａ及
び４４ｂを電気的に接続するビアホール４４ｃとで構成
されている。

【０１４２】第８の誘電体層Ｓ８の一主面には、両端が
それぞれアース電極１２ａ及び１２ｂに接続され、第７
の誘電体層Ｓ７を間に挟んで出力側共振電極１８の開放
端部分と重なる内層アース電極１００が形成され、更
に、出力側共振電極１８の中央部分に対して第７の誘電
体層Ｓ７を間に挟んで重なり、かつ、一端が変換部２８
に接続されたＬ字状の接続電極５４が形成されている。
この接続電極５４は、出力容量電極５０を兼ねた機能を
有し、該接続電極５４にて接続部３０が構成されてい
る。

【０１４３】また、第９の誘電体層Ｓ９の一主面には、
それぞれアース電極１２ａ及び１２ｂに接続され、フィ
ルタ部２０と変換部２８とのアイソレーションを目的と
した内層アース電極３２が形成されている。

【０１４４】一方、変換部２８は、第１２及び第１５の
誘電体層Ｓ１２及びＳ１５の各一主面に形成され、それ
ぞれアース電極１２ａ及び１２ｂに接続された内層アー
ス電極１０４及び１３２と、第１０、第１１、第１３及
び第１４の誘電体層Ｓ１０、Ｓ１１、Ｓ１３及びＳ１４
の各一主面に形成された第１〜第４のストリップライン
２２、２４、２６及び１０８とを有する。

【０１４５】第１０の誘電体層Ｓ１０の一主面に形成さ
れた第１のストリップライン２２は、誘電体基板１４の
下面に近接する位置に形成された第１の始端６０から終
端６２（第１０の誘電体層Ｓ１０のほぼ中央部分）にか
けて渦巻き状に収束された形状を有する。第１のストリ
ップライン２２のうち、前記第１の始端６０あるいは第
１の始端６０の近傍位置（第１の接続位置６１）におい
て、上述した接続電極５４の他端がビアホール１２０を
介して電気的に接続されている。

【０１４６】第２のストリップライン２４は、第１１の
誘電体層Ｓ１１のほぼ中央部分に形成された第２の始端
６４から第１の平衡出力端子３６ａに向かって渦巻き状
に展開された形状を有する。第２のストリップライン２
２のうち、前記第２の始端６４あるいは第２の始端６４
の近傍位置（第２の接続位置６５）において、内層アー
ス電極１０４がビアホール１１０を介して電気的に接続
されている。

【０１４７】第３のストリップライン２６は、上述した
第１のストリップライン２２の終端に対応する第３の始
端６６から終端１１２（誘電体基板１４の下面に近接す
る位置に形成されている）に向かって渦巻き状に展開さ
れた形状を有し、前記第１の始端６２と第３の始端６６
とは、第１０〜第１２の誘電体層Ｓ１０〜Ｓ１２にかけ
て形成されたビアホール１１４を通じて電気的に接続さ
れている。なお、第１２の誘電体層Ｓ１２の一主面に形
成された内層アース電極１０４には、前記ビアホール１
１４と絶縁をとるための領域、即ち電極膜が形成されて
いない領域が確保されている。

【０１４８】第４のストリップライン１０８は、第１４
の誘電体層Ｓ１４のほぼ中央部分に形成された第４の始
端１１８から第２の平衡出力端子３６ｂに向かって渦巻
き状に展開された形状を有する。第４のストリップライ
ン１０８のうち、前記第４の始端１１８あるいは第４の
始端１１８の近傍位置（第３の接続位置１１９）におい
て、内層アース電極１３２とビアホール１１６を介して
電気的に接続されている。

【０１４９】つまり、この変換部２８においても、上述
した第２の実施の形態に係る積層型誘電体フィルタ１０
Ｂの変換部２８と同様に、第１及び第２のストリップラ
イン２２及び２４による一方のカップリングラインと、
第３及び第４のストリップライン２６及び１０８による
他方のカップリングラインとが内層アース電極１０４に
て分離された形態となっている。

【０１５０】また、この第３の実施の形態においても、
第１の実施の形態と同様に、誘電体基板１４を構成する
複数の誘電体層として、任意に設定した異種材料による
第１〜第１５の誘電体層Ｓ１〜Ｓ１５を使用し、これら
の誘電体層Ｓ１〜Ｓ１５を積層、焼成一体化するように
している。

【０１５１】特に、フィルタ部２０の容量を形成する部
分の誘電体層（第１〜第８の誘電体層Ｓ１〜Ｓ８）とし
て高誘電率（例えばε＝２５）の誘電体層を使用し、変
換部２８における誘電体層（第９〜第１５の誘電体層Ｓ
９〜Ｓ１５）として高誘電率（例えばε＝７）の誘電体
層を使用している。

【０１５２】この第３の実施の形態に係る積層型誘電体
フィルタ１０Ｃにおいては、第１の実施の形態に係る積
層型誘電体フィルタ１０Ａと同様に、小型化を有効に図
ることができると共に、それぞれの設計の自由度を増す
ことができる。しかも、フィルタ部２０と変換部２８と
のアイソレーションが内層アース電極３２によって確保
されているため、両者間の不要な結合を有効に防止する
ことができる。

【０１５３】また、変換部２８において、第１及び第２
のストリップライン２２及び２４による一方のカップリ
ングラインと、第３及び第４のストリップライン２６及
び１０８による他方のカップリングラインとを内層アー
ス電極１０４にて分離する形態にしたため、カップリン
グライン同士での干渉を抑制することができ、変換部２
８における出力特性のバランスを良好にすることができ
る。

【０１５４】更に、この第３の実施の形態に係る積層型
誘電体フィルタ１０Ｃにおいては、入力側共振器及び出
力側共振器を構成する各共振電極１６及び１８の形成面
と、アース電極１２ａ及び１２ｂの形成面とが互いに直
交しており、また、フィルタ部２０の非平衡入力端子３
４の形成面と、変換部２８を構成する各ストリップライ
ン２２、２４、２６及び１０８の形成面とが互いに平行
な関係にあるため、非平衡入力端子３４と各ストリップ
ライン２２、２４、２６及び１０８とを離れた位置に形
成することが可能となり、非平衡入力端子３４と各スト
リップライン２２、２４、２６及び１０８との不要な干
渉をなくすことができる。

【０１５５】また、フィルタ部２０の容量を形成する部
分の誘電体層の誘電率を、変換部２８の誘電体層の誘電
率よりも高くしたので、フィルタ部２０での電極面積の
縮小化を図ることができると共に、変換部２８での浮遊
結合を抑制することができる。

【０１５６】この第３の実施の形態に係る積層型誘電体
フィルタ１０Ｃにおいても、第１〜第４のストリップラ
イン２２、２４、２６及び１０８の幅や電気的有効長
さ、並びに第９〜第１５の誘電体層Ｓ９〜Ｓ１５の誘電
率を適宜変更することで、変換部２８の出力インピーダ
ンス、レベルバランス及び位相バランスを調整すること
ができる。

【０１５７】また、この第３の実施の形態においても、
変換部２８の出力段に等価的にリアクタンス回路を接続
した形態にすることができ、変換部２８の出力インピー
ダンスを適宜変更することができる。また、変換部２８
の入力インピーダンスを任意の値に調整することができ
る。

【０１５８】次に、この第３の実施の形態に係る積層型
誘電体フィルタ１０Ｃの変形例について図２４及び図２
５を参照しながら説明する。

【０１５９】この変形例に係る積層型誘電体フィルタ１
０Ｃａは、上述した第３の実施の形態に係る積層型誘電
体フィルタ１０Ｃとほぼ同様の構成を有するが、以下の
点で異なる。

【０１６０】即ち、図２４に示すように、誘電体基板１
４の第３の側面１４ｃのうち、第１及び第２の平衡出力
端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤ
Ｃ電極２１０が形成されている。

【０１６１】更に、図２５に示すように、第１５の誘電
体層Ｓ１５の次に位置された第１６の誘電体層Ｓ１６の
一主面に前記ＤＣ電極２１０に接続された内層ＤＣ電極
２４０が形成されている。そして、第２のストリップラ
イン２４における第２の接続位置６５と第４のストリッ
プライン１０８における第３の接続位置１１９とがそれ
ぞれビアホール１１０及び１１６を介して内層ＤＣ電極
２４０に接続されている。この場合、第１２の誘電体層
Ｓ１２の一主面に形成された内層アース電極１０４に
は、前記ビアホール１１０と絶縁を確保するための領域
２４２が形成され、第１５の誘電体層Ｓ１５の一主面に
形成された内層アース電極１３２には、前記ビアホール
１１６と絶縁を確保するための領域２４４が形成されて
いる。

【０１６２】この変形例に係る積層型誘電体フィルタ１
０Ｃａにおいても、積層型誘電体フィルタ１０Ｃａの後
段に別途ＤＣ成分を供給するタイプのＩＣ回路２０２を
接続する場合において、ＩＣ回路２０２にＤＣ成分を供
給するための専用回路を接続する必要がない。その結
果、積層型誘電体フィルタとＩＣ回路を含む回路構成の
小型化を図ることができる。

【０１６３】次に、第４の実施の形態に係る積層型誘電
体フィルタ１０Ｄについて図２６及び図２７を参照しな
がら説明する。

【０１６４】この第４の実施の形態に係る積層型誘電体
フィルタ１０Ｄは、上述した第１〜第３の実施の形態に
係る積層型誘電体フィルタ１０Ａ〜１０Ｃとは異なり、
平衡入力方式で、かつ、平衡出力方式の構成を有する。

【０１６５】具体的には、この第４の実施の形態に係る
積層型誘電体フィルタ１０Ｄは、図２６に示すように、
複数の誘電体層（Ｓ１〜Ｓ１５：図２７参照）が積層、
焼成一体化され、かつ、両主面（第１の誘電体層Ｓ１の
一主面及び第１５の誘電体層Ｓ１５の一主面）にそれぞ
れアース電極１２ａ及び１２ｂが形成された誘電体基板
１４を有する。

【０１６６】そして、図２７に示すように、誘電体基板
１４のうち、誘電体層Ｓ１〜Ｓ１５の積層方向上部に例
えば入力側変換部２８Ａが形成され、積層方向下部に出
力側変換部２８Ｂが形成され、更に、積層方向中央部に
フィルタ部２０が形成されている。また、入力側変換部
２８Ａとフィルタ部２０との間には入力側接続部３０Ａ
が形成され、出力側変換部２８Ｂとフィルタ部２０との
間には出力側接続部３０Ｂが形成されている。つまり、
この第４の実施の形態に係る積層型誘電体フィルタ１０
Ｄは、第１の実施の形態に係る積層型誘電体フィルタ１
０Ａに入力側変換部２８Ａ及び入力側接続部３０Ａが追
加された構成を有する。

【０１６７】従って、第１の実施の形態に係る積層型誘
電体フィルタ１０Ａと対応する構成部材には同じ符号を
付してその重複説明を省略する。また、入力側変換部２
８Ａ及び出力側変換部２８Ｂ並びに入力側接続部３０Ａ
及び出力側接続部３０Ｂの各構成部材には、入力側の符
号にＡを付し、出力側の符号にＢを付して、これら変換
部２８Ａ、２８Ｂ並びに接続部３０Ａ、３０Ｂの重複説
明を省略する。

【０１６８】この第４の実施の形態では、フィルタ部２
０の上方に入力側変換部２８Ａが配置されることから、
第１の入力側共振電極１６ａ及び第１の出力側共振電極
１８ａが形成された第７の誘電体層Ｓ７と、第２の入力
側共振電極１６ｂ及び第２の出力側共振電極１８ｂが形
成された第９の誘電体層Ｓ９との間に配置された第８の
誘電体層の一主面に結合調整電極４４を形成するように
している。

【０１６９】また、第１及び第２の入力側共振電極１６
ａ及び１６ｂ間には、各開放端部分を電気的に接続する
ビアホール１５０が形成され、第１及び第２の出力側共
振電極１８ａ及び１８ｂ間には、各開放端部分を電気的
に接続するビアホール１５２が形成されている。

【０１７０】また、図２６に示すように、誘電体基板１
４の外周面のうち、第２の側面１４ｂには、中央部分に
アース電極１２ｄが形成され、その両側に第１及び第２
の平衡入力端子３４ａ及び３４ｂが形成されている。第
３の側面１４ｃには、中央部分にアース電極１２ｆが形
成され、その両側に第１及び第２の平衡出力端子３６ａ
及び３６ｂが形成されている。なお、第１及び第４の側
面１４ａ及び１４ｄにはそれぞれアース電極１２ｃ及び
１２ｅが形成されている。これら平衡入力端子３４ａ、
３４ｂ及び平衡出力端子３６ａ、３６ｂとアース電極
（内層アース電極を含む）との間には、それぞれ絶縁を
とるための領域が確保されている。

【０１７１】この第４の実施の形態に係る積層型誘電体
フィルタ１０Ｄにおいては、１／４波長の共振器を用い
た平衡入出力方式の積層型誘電体フィルタを容易に作製
することができると共に、該積層型誘電体フィルタの小
型化をも図ることができる。

【０１７２】この第４の実施の形態に係る積層型誘電体
フィルタ１０Ｄにおいても、出力側変換部２８Ｂにおけ
る第１のストリップライン２２Ｂの第１の部分２２Ｂａ
及び第２の部分２２Ｂｂ、第２のストリップライン２４
Ｂ及び第３のストリップライン２６Ｂの各幅や電気的有
効長さ、並びに第１２〜第１４の誘電体層Ｓ１２〜Ｓ１
４の誘電率を適宜変更することで、出力側変換部２８Ｂ
の出力インピーダンス、レベルバランス及び位相バラン
スを調整することができる。

【０１７３】また、この第４の実施の形態においても、
出力側変換部２８Ｂの出力段に等価的にリアクタンス回
路を接続した形態にすることができ、出力側変換部２８
Ｂの出力インピーダンスを適宜変更することができる。
また、出力側変換部２８Ｂの入力インピーダンスを任意
の値に調整することができる。

【０１７４】次に、第４の実施の形態に係る積層型誘電
体フィルタ１０Ｄの変形例について図２８及び図２９を
参照しながら説明する。

【０１７５】この変形例に係る積層型誘電体フィルタ１
０Ｄａは、上述した第４の実施の形態に係る積層型誘電
体フィルタ１０Ｄとほぼ同様の構成を有するが、以下の
点で異なる。即ち、図２８に示すように、誘電体基板１
４の第３の側面１４ｃのうち、第１及び第２の平衡出力
端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤ
Ｃ電極２１０が形成されている。

【０１７６】更に、図２９に示すように、第１５の誘電
体層Ｓ１５の下層に位置された第１６の誘電体層Ｓ１６
の一主面に前記ＤＣ電極２１０に接続された内層ＤＣ電
極２５０が形成されている。そして、第２のストリップ
ライン２４Ｂにおける第２の接続位置６５Ｂと第３のス
トリップライン２６Ｂにおける第３の接続位置６７Ｂと
がそれぞれビアホール６８Ｂ及び７０Ｂを介して内層Ｄ
Ｃ電極２５０に接続されている。この場合、第１０の誘
電体層Ｓ１０の一主面に形成されたアース電極１２ｂに
は、前記ビアホール６８Ｂ及び７０Ｂと絶縁を確保する
ための領域２５２及び２５４が形成されている。

【０１７７】この変形例に係る積層型誘電体フィルタ１
０Ｄａにおいては、積層型誘電体フィルタ１０Ｄａの後
段に別途ＤＣ成分を供給するタイプのＩＣ回路２０２を
接続する場合において、ＩＣ回路２０２にＤＣ成分を供
給するための専用回路を接続する必要がない。その結
果、積層型誘電体フィルタ１０ＤａとＩＣ回路２０２を
含む回路構成の小型化を図ることができる。

【０１７８】なお、この発明に係る積層型誘電体フィル
タは、上述の実施の形態に限らず、この発明の要旨を逸
脱することなく、種々の構成を採り得ることはもちろん
である。

【０１７９】

【発明の効果】以上説明したように、本発明に係る積層
型誘電体フィルタによれば、以下の効果を奏することが
できる。

【０１８０】（１）高周波増幅回路等の接続を考慮して
平衡入出力を実現しながらも、小型化を有効に図ること
ができる。

【０１８１】（２）非平衡−平衡変換部の後段にＩＣ回
路を接続する場合に、ＩＣ回路に対して別途ＤＣ電源を
接続するための回路を挿入する必要がなくなり、部品点
数の削減、挿入損失の抑制並びにＩＣ回路を含めたサイ
ズの小型化を図ることができる。

【０１８２】（３）非平衡−平衡変換部の後段にＩＣ回
路を接続する場合に、非平衡−平衡変換部とＩＣ回路間
のインピーダンス整合のための回路を挿入する必要がな
くなり、部品点数の削減、挿入損失の抑制並びにＩＣ回
路を含めたサイズの小型化を図ることができる。

【０１８３】（４）設計の自由度を増すことができる。

【０１８４】（５）フィルタ部での電極面積の縮小化を
図ることができると共に、非平衡−平衡変換部での浮遊
結合を抑制することができる。

【図面の簡単な説明】

【図１】第１の実施の形態に係る積層型誘電体フィルタ
を示す斜視図である。

【図２】第１の実施の形態に係る積層型誘電体フィルタ
を示す分解斜視図である。

【図３】比較例と実施例の通過特性と反射特性を示す図
である。

【図４】第１の実施の形態に係る積層型誘電体フィルタ
における変換部の等価回路を示す図である。

【図５】図５Ａは第１のストリップラインにおいて第１
の部分の幅を狭くした例を示す説明図であり、図５Ｂは
第２及び第３のストリップラインのうち、第２のストリ
ップラインの幅を狭くした例を示す説明図である。

【図６】変換部における積層された誘電体層の各誘電率
の関係を示す説明図である。

【図７】非平衡−平衡変換素子の後段にＩＣ回路を接続
した場合の利用形態を示す回路図である。

【図８】第１の実施の形態に係る積層型誘電体フィルタ
の後段にＩＣ回路を接続した場合の利用形態を示す回路
図である。

【図９】変換部の出力側に等価的にリアクタンス回路を
接続させる一例を示す回路図である。

【図１０】変換部の出力側に等価的にリアクタンス回路
を接続させる他の例を示す回路図である。

【図１１】変換部の入力インピーダンスを調整する方法
の一例を示す回路図である。

【図１２】変換部の入力インピーダンスを調整する方法
の他の例を示す回路図である。

【図１３】第１の実施の形態に係る積層型誘電体フィル
タの変形例における変換部の等価回路を示す図である。

【図１４】第１の実施の形態に係る積層型誘電体フィル
タの変形例を示す斜視図である。

【図１５】第１の実施の形態に係る積層型誘電体フィル
タの変形例を示す分解斜視図である。

【図１６】一般的な積層型誘電体フィルタの利用形態を
示す説明図である。

【図１７】第２の実施の形態に係る積層型誘電体フィル
タを示す斜視図である。

【図１８】第２の実施の形態に係る積層型誘電体フィル
タを示す分解斜視図である。

【図１９】変換部における積層された誘電体層の各誘電
率の関係を示す説明図である。

【図２０】第２の実施の形態に係る積層型誘電体フィル
タの変形例を示す斜視図である。

【図２１】第２の実施の形態に係る積層型誘電体フィル
タの変形例を示す分解斜視図である。

【図２２】第３の実施の形態に係る積層型誘電体フィル
タを示す斜視図である。

【図２３】第３の実施の形態に係る積層型誘電体フィル
タを示す分解斜視図である。

【図２４】第３の実施の形態に係る積層型誘電体フィル
タの変形例を示す斜視図である。

【図２５】第３の実施の形態に係る積層型誘電体フィル
タの変形例を示す分解斜視図である。

【図２６】第４の実施の形態に係る積層型誘電体フィル
タを示す斜視図である。

【図２７】第４の実施の形態に係る積層型誘電体フィル
タを示す分解斜視図である。

【図２８】第４の実施の形態に係る積層型誘電体フィル
タの変形例を示す斜視図である。

【図２９】第４の実施の形態に係る積層型誘電体フィル
タの変形例を示す分解斜視図である。

【図３０】従来例に係る積層型誘電体フィルタを示す分
解斜視図である。

【符号の説明】

１０Ａ、１０Ａａ、１０Ｂ、１０Ｂａ、１０Ｃ、１０Ｃ
ａ、１０Ｄ、１０Ｄａ…積層型誘電体フィルタ １２ａ〜１２ｆ…アース電極 １４…誘電体
基板 ２０…フィルタ部 ２２…第１の
ストリップライン ２４…第２のストリップライン ２６…第３の
ストリップライン ２８、２８Ａ、２８Ｂ…変換部 ３０、３０
Ａ、３０Ｂ…接続部 ３２、４０、４２、４６、４８、９４、９６、９８、１
００、１０２、１０４、１０６、１３２…内層アース電
極 ３４…非平衡入力端子 ３６ａ…第１
の平衡出力端子 ３６ｂ…第２の平衡出力端子 ５０…出力容
量電極 ５４…接続電極 １０８…第４
のストリップライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 靖彦 愛知県名古屋市瑞穂区須田町２番56号 日 本碍子株式会社内 (72)発明者 平井 隆己 愛知県名古屋市瑞穂区須田町２番56号 日 本碍子株式会社内 (72)発明者 門田 和博 愛知県名古屋市瑞穂区須田町２番56号 日 本碍子株式会社内 (72)発明者 阪 太伸 愛知県名古屋市瑞穂区須田町２番56号 日 本碍子株式会社内 (72)発明者 木村 広伸 長野県佐久市猿久保664−１ 双信電機株 式会社千曲工場内 Ｆターム(参考） 5J006 HB05 JA01 NA03 5J014 CA00

Claims (31)

【特許請求の範囲】
1. 【請求項１】複数の誘電体層が積層されて構成された誘
   電体基板内に、複数の共振器を有する非平衡入出力方式
   のフィルタ部と、ストリップラインを有する非平衡−平
   衡変換部とが一体化されていることを特徴とする積層型
   誘電体フィルタ。
2. 【請求項２】請求項１記載の積層型誘電体フィルタにお
   いて、 前記誘電体基板は、異種材料による複数の誘電体層が積
   層されて構成されていることを特徴とする積層型誘電体
   フィルタ。
3. 【請求項３】請求項２記載の積層型誘電体フィルタにお
   いて、 前記フィルタ部における誘電体層の誘電率が、前記非平
   衡−平衡変換部の誘電体層の誘電率よりも高いことを特
   徴とする積層型誘電体フィルタ。
4. 【請求項４】請求項１〜３のいずれか１項に記載の積層
   型誘電体フィルタにおいて、 前記誘電体基板のうち、前記複数の誘電体層の積層方向
   上部又は下部に前記フィルタ部が形成され、それ以外の
   部分に非平衡−平衡変換部が形成されていることを特徴
   とする積層型誘電体フィルタ。
5. 【請求項５】請求項１〜３のいずれか１項に記載の積層
   型誘電体フィルタにおいて、 前記誘電体基板のうち、前記複数の誘電体層における積
   層方向の左部又は右部に前記フィルタ部が形成され、そ
   れ以外の部分に前記非平衡−平衡変換部が形成されてい
   ることを特徴とする積層型誘電体フィルタ。
6. 【請求項６】請求項４又は５記載の積層型誘電体フィル
   タにおいて、 前記誘電体基板の両主面にアース電極が形成され、 前記複数の共振器を構成する共振電極の形成面と、前記
   アース電極の形成面とが互いに平行であることを特徴と
   する積層型誘電体フィルタ。
7. 【請求項７】請求項４又は５記載の積層型誘電体フィル
   タにおいて、 前記フィルタ部の入出力端子の形成面と、前記非平衡−
   平衡変換部を構成するストリップラインの形成面とが互
   いに直交していることを特徴とする積層型誘電体フィル
   タ。
8. 【請求項８】請求項４記載の積層型誘電体フィルタにお
   いて、 前記誘電体基板の両主面にアース電極が形成され、 前記複数の共振器を構成する共振電極の形成面と、前記
   アース電極の形成面とが互いに直交していることを特徴
   とする積層型誘電体フィルタ。
9. 【請求項９】請求項４記載の積層型誘電体フィルタにお
   いて、 前記フィルタ部の入出力端子の形成面と、前記非平衡−
   平衡変換部を構成するストリップラインの形成面とが互
   いに平行であることを特徴とする積層型誘電体フィル
   タ。
10. 【請求項１０】請求項１〜９のいずれか１項に記載の積
    層型誘電体フィルタにおいて、 前記フィルタ部の入力側及び／又は出力側に前記非平衡
    −平衡変換部が接続部を通じて接続されていることを特
    徴とする積層型誘電体フィルタ。
11. 【請求項１１】請求項１０記載の積層型誘電体フィルタ
    において、 前記誘電体基板内に前記アース電極に接続された内層ア
    ース電極を有し、 前記接続部は、前記非平衡−平衡変換部に対し、前記内
    層アース電極を隔てて形成され、かつ、前記非平衡−平
    衡変換部の非平衡入出力部と電気的に接続されているこ
    とを特徴とする積層型誘電体フィルタ。
12. 【請求項１２】請求項１１記載の積層型誘電体フィルタ
    において、 前記内層アース電極は、少なくとも前記フィルタ部と前
    記非平衡−平衡変換部との間のアイソレーションを目的
    として形成されていることを特徴とする積層型誘電体フ
    ィルタ。
13. 【請求項１３】請求項１０〜１２のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記接続部は、前記フィルタ部に対して容量を介して接
    続された接続電極を有することを特徴とする積層型誘電
    体フィルタ。
14. 【請求項１４】請求項１１〜１３のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記非平衡−平衡変換部は、 誘電体層の一主面に形成され、一端が前記非平衡入出力
    部を構成する第１のストリップラインと、 誘電体層の一主面に形成され、かつ、一端部が一方の平
    衡入出力端子に接続され、ライン上の任意の位置でアー
    ス電極に接続された第２のストリップラインと、 誘電体層の一主面に形成され、かつ、一端部が他方の平
    衡入出力端子に接続され、ライン上の任意の位置でアー
    ス電極に接続された第３のストリップラインとを有する
    ことを特徴とする積層型誘電体フィルタ。
15. 【請求項１５】請求項１４記載の積層型誘電体フィルタ
    において、 前記誘電体基板内に前記アース電極に接続される内層ア
    ース電極を有し、 前記第２及び第３のストリップラインの他端はビアホー
    ルを介して前記内層アース電極に接続されていることを
    特徴とする積層型誘電体フィルタ。
16. 【請求項１６】請求項１１〜１３のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記誘電体基板の表面にＤＣ電源に接続されるＤＣ電極
    が形成され、 前記非平衡−平衡変換部は、 誘電体層の一主面に形成され、一端が前記非平衡入出力
    部を構成する第１のストリップラインと、 誘電体層の一主面に形成され、かつ、一端部が一方の平
    衡入出力端子に接続され、ライン上の任意の位置で前記
    ＤＣ電極に接続された第２のストリップラインと、 誘電体層の一主面に形成され、かつ、一端部が他方の平
    衡入出力端子に接続され、ライン上の任意の位置で前記
    ＤＣ電極に接続された第３のストリップラインとを有す
    ることを特徴とする積層型誘電体フィルタ。
17. 【請求項１７】請求項１６記載の積層型誘電体フィルタ
    において、 前記誘電体基板内に前記アース電極に接続された内層ア
    ース電極を有し、 前記第２及び第３のストリップライン上の各任意の位置
    は、それぞれビアホールを介して、かつ、前記内層アー
    ス電極を隔てて前記ＤＣ電極に接続されていることを特
    徴とする積層型誘電体フィルタ。
18. 【請求項１８】請求項１７記載の積層型誘電体フィルタ
    において、 前記誘電体基板内に前記ＤＣ電極に接続された内層ＤＣ
    電極を有し、 第２及び第３のストリップライン上の各任意の位置は、
    それぞれ前記ビアホールを介して前記内層ＤＣ電極に接
    続されていることを特徴とする積層型誘電体フィルタ。
19. 【請求項１９】請求項１４〜１８のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記第２及び第３のストリップラインは、前記複数の平
    衡入出力端子を結ぶ線分の２等分線を中心に線対称とな
    るように配置され、各物理長がほぼ同一とされているこ
    とを特徴とする積層型誘電体フィルタ。
20. 【請求項２０】請求項１４〜１９のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記第１のストリップラインにおける前記第２のストリ
    ップラインに対応する第１の部分の幅、該第１の部分の
    長さ、前記第１のストリップラインにおける前記第３の
    ストリップラインに対応する第２の部分の幅、該第２の
    部分の長さ、前記第２のストリップラインの幅、該第２
    のストリップラインの電気的有効長さ、前記第３のスト
    リップラインの幅、該第３のストリップラインの電気的
    有効長さ並びに前記第１のストリップラインと前記第２
    及び第３のストリップラインとの間における誘電体層の
    誘電率が、前記非平衡−平衡変換部の出力インピーダン
    ス、レベルバランス、位相バランスに応じて設定されて
    いることを特徴とする積層型誘電体フィルタ。
21. 【請求項２１】請求項２０記載の積層型誘電体フィルタ
    において、 前記非平衡−平衡変換部の入力インピーダンスが５０Ω
    以外の値であることを特徴とする積層型誘電体フィル
    タ。
22. 【請求項２２】請求項１１〜１３のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記非平衡−平衡変換部は、 誘電体層の一主面に形成され、一端が前記非平衡入出力
    部を構成する第１のストリップラインと、 誘電体層の一主面に形成され、かつ、一端が一方の平衡
    入出力端子に接続され、ライン上の任意の位置で前記ア
    ース電極に接続された第２のストリップラインと、 誘電体層の一主面に形成され、一端が前記第１のストリ
    ップラインの他端と接続された第３のストリップライン
    と、 誘電体層の一主面に形成され、かつ、一端が他方の平衡
    入出力端子に接続され、ライン上の任意の位置で前記ア
    ース電極に接続された第４のストリップラインとを有す
    ることを特徴とする積層型誘電体フィルタ。
23. 【請求項２３】請求項２２記載の積層型誘電体フィルタ
    において、 前記第２のストリップラインが形成された誘電体層と、
    前記第３のストリップラインが形成された誘電体層との
    間に前記アース電極に接続された内層アース電極が形成
    され、 前記第２のストリップライン上の任意の位置が前記内層
    アース電極に接続されていることを特徴とする積層型誘
    電体フィルタ。
24. 【請求項２４】請求項１１〜１３のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記誘電体基板の表面にＤＣ電源に接続されるＤＣ電極
    が形成され、 前記非平衡−平衡変換部は、 誘電体層の一主面に形成され、一端が前記非平衡入出力
    部を構成する第１のストリップラインと、 誘電体層の一主面に形成され、かつ、一端が一方の平衡
    入出力端子に接続され、ライン上の任意の位置で前記Ｄ
    Ｃ電極に接続された第２のストリップラインと、 誘電体層の一主面に形成され、一端が前記第１のストリ
    ップラインの他端と接続された第３のストリップライン
    と、 誘電体層の一主面に形成され、かつ、一端が他方の平衡
    入出力端子に接続され、ライン上の任意の位置で前記Ｄ
    Ｃ電極に接続された第４のストリップラインとを有する
    ことを特徴とする積層型誘電体フィルタ。
25. 【請求項２５】請求項２４記載の積層型誘電体フィルタ
    において、 前記誘電体基板内に前記アース電極に接続された内層ア
    ース電極を有し、 前記第２及び第４のストリップライン上の各任意の位置
    は、それぞれビアホールを介して、かつ、前記内層アー
    ス電極を隔てて前記ＤＣ電極に接続されていることを特
    徴とする積層型誘電体フィルタ。
26. 【請求項２６】請求項２５記載の積層型誘電体フィルタ
    において、 前記誘電体基板内に前記ＤＣ電極に接続された内層ＤＣ
    電極を有し、 前記第２及び第４のストリップライン上の各任意の位置
    は、それぞれ前記ビアホールを介して前記内層ＤＣ電極
    に接続されていることを特徴とする積層型誘電体フィル
    タ。
27. 【請求項２７】請求項２２〜２６のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 前記第１のストリップラインの幅、該第１のストリップ
    ラインの長さ、前記第２のストリップラインの幅、該第
    ２のストリップラインの電気的有効長さ、前記第３のス
    トリップラインの幅、該第３のストリップラインの長
    さ、前記第４のストリップラインの幅、該第４のストリ
    ップラインの電気的有効長さ並びに前記第１のストリッ
    プラインから第４のストリップライン間における１以上
    の誘電体層の誘電率が、前記非平衡−平衡変換部の出力
    インピーダンス、レベルバランス、位相バランスに応じ
    て設定されていることを特徴とする積層型誘電体フィル
    タ。
28. 【請求項２８】請求項２７記載の積層型誘電体フィルタ
    において、 前記非平衡−平衡変換部の入力インピーダンスが５０Ω
    以外の値であることを特徴とする積層型誘電体フィル
    タ。
29. 【請求項２９】請求項１０〜２８のいずれか１項に記載
    の積層型誘電体フィルタにおいて、 複数の共振器間の結合度を調整する結合調整電極が、前
    記接続部に対し、前記共振器を隔てた位置に形成されて
    いることを特徴とする積層型誘電体フィルタ。
30. 【請求項３０】請求項２９記載の積層型誘電体フィルタ
    において、 前記共振器が積層方向に配置された複数の共振電極にて
    構成されている場合、前記結合調整電極は、前記共振電
    極間に配された１以上の誘電体層のうち、１つの誘電体
    層の一主面に形成されていることを特徴とする積層型誘
    電体フィルタ。
31. 【請求項３１】請求項１〜３０のいずれか１項に記載の
    積層型誘電体フィルタにおいて、 前記フィルタ部を構成する複数の共振器の各共振周波数
    が異なり、 前記非平衡−平衡変換部の出力側に等価的にリアクタン
    ス素子が接続されていることを特徴とする積層型誘電体
    フィルタ。