JP2003168904A

JP2003168904A - バラントランス

Info

Publication number: JP2003168904A
Application number: JP2001365691A
Authority: JP
Inventors: Yutaka Makino; 豊牧野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-11-30
Filing date: 2001-11-30
Publication date: 2003-06-13

Abstract

(57)【要約】【課題】ストリップラインのライン長をλ/４からλ/
８へと短縮する事で小型化が可能となるバラントランス
を提供することである【解決手段】第１〜第３の分布定数線路１〜３を有し、
第１の分布定数線路１の一端を信号入力端子ＩＮとし、
第１、第２の分布定数線路１、２の一端を互いに接続
し、第２の分布定数線路２の他端と第３の分布定数線路
３の一端を接地し、第１の分布定数線路１の他端を信号
出力端子ＯＵＴ１とし、第３の分布定数線路３の他端を
信号出力端子ＯＵＴ２としてなり、第２の分布定数線路
２と第１、第３の分布定数線路１、３のそれぞれが電磁
界結合可能に互いに対向して配設されているバラントラ
ンスにおいて、第１〜第３の分布定数線路１〜３の互い
に電磁界結合する部分の長さが、使用する信号の周波数
においてλ／８に形成したことを特徴とするバラントラ
ンスである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はバラントランスに
関し、特にたとえばＵＨＦ帯以上の高周波回路における
伝送線路のインピーダンスを変換するためのインピーダ
ンス変換器や平衡伝送線路の信号及び不平衡伝送線路の
信号を相互に変換するための信号変換器、位相変換器な
どに用いるバラントランスに関する。

【０００２】

【従来の技術】従来のバラントランス１００の構造を図
９に示す。従来のバラントランス１００は特開平１０−
１６３７１５公報に記載されているように、誘電体基板
上に３本のλ／４のストリップライン１０１、１０２、
１０３が順次互いに平行に並べるとともに、ストリップ
ライン１０１、１０２、１０３同士が互いに電磁界結合
可能に配置されていた。その接続としては、ストリップ
ライン１０１の一端が入力端子２００に接続され、スト
リップライン１０１、１０２の一端が接続され、ストリ
ップライン１０２の他端とストリップライン１０３の一
端を接地し、ストリップライン１０１の他端を信号出力
端子２０１と接続し、ストリップライン１０３の他端を
信号出力端子２０２と接続してなる。

【０００３】そして、上述の構成により入力端子２００
から信号が入力されると、一部がストリップライン１０
１とストリップライン１０２との電磁界結合により信号
出力端子２０１から出力されるとともに、一部はストリ
ップライン１０２とストリップライン１０３との電磁界
結合により信号出力端子２０２から信号が出力され、こ
の時の信号出力端子２０１、２０２から出力される信号
の位相は、互いに１８０度ずれたものになる。このよう
にして、信号のレベルが略等しく位相が１８０度ずれた
２つの信号に分けられるものである。

【０００４】

【発明が解決しようとする課題】近年の携帯電話に代表
されるように高周波を用いる電子機器の小型化に伴っ
て、電子部品の小型化の要請が多くなってきている。し
かしながら、電子部品の小型化の要請に応じるために
は、バラントランス１００においても更なる小型化が要
求されるが、従来のバラントランス１００は、誘電体基
板上にλ／４波長のストリップライン１０１、１０２、
１０３をそれぞれ直線状に形成しているので、誘電体基
板の大きさもある程度決まってしまい、小型化は困難と
なっていた。

【０００５】また、ストリップラインを渦巻き状に形成
して誘電体基板上の実質的な面積を小さくしている提案
もなされているが、近年、バラントランス単体で設計さ
れることはなく、他のフィルタ部品とモジュール化させ
る要求があり、更なる小型化が求められていた。

【０００６】しかしながら、単にストリップラインの実
質的な長さを短くしたとしても、挿入損失が低下し、出
力レベルが低下するという問題点を有していた。

【０００７】また、誘電体基板の材料として高誘電率の
ものを用いることによりλ／４波長のストリップライン
１０１、１０２、１０３の実質的な長さを短くすること
が可能であるが、高価であり材料の選択性が落ちるとい
う問題点があった。という問題点を有している。

【０００８】一方、従来のバラントランス１００におい
て、ストリップライン１０１とストリップライン１０３
に電磁界結合するのがストリップライン１０２で共通と
なっており、設計においても、ストリップライン間で一
方の電磁界結合状態を決定した後、同じような他方の電
磁界結合状態を得るようにするのは難しかった。

【０００９】しかも、バラントランスの本来の特性であ
る信号出力端子２０１および２０２から出力されるAmpl
itude Balance（出力レベルの差）が０に近くなるよう
に設計するのも困難であった。即ち、図７（ａ）に信号
出力端子２０１、２０２の２つ出力信号のレベル差を示
すが、例えば、２．２〜２．６GHｚの周波数帯において
使用する場合、周波数帯が２．１GHｚでは２つ出力信号
のレベル差が１．２ｄBと大きな信号レベル差があり、
２．５GHzでは０．８ｄBと略レベルが等しい出力信号が
得られるといったように周波数のバラツキがあり、バラ
ントランスを製造する製造バラツキによって２つ出力信
号のレベル差が異なりすぎるという問題点を有してい
た。

【００１０】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は挿入損失が向上し、かつ、高い
出力レベルが得られるとともに、小型化を図ることがで
きるバラントランスを提供することにある。

【００１１】また、本発明の他の目的は、小型化を達成
しつつ、ストリップライン間の結合レベルの調整を容易
にし、製造により製品にバラツキがあったとしても何れ
の周波数でも２つ出力信号のレベル差を小さくでき、か
つ、一定の出力レベル差を得ることができる信頼性の高
いバラントランスを提供することにある。

【００１２】

【課題を解決するための手段】上述の課題を解決するた
めに本発明は、第１〜第３の分布定数線路を有し、前記
第１の分布定数線路の一端を信号入力端子とし、前記第
１、第２の分布定数線路の一端を互いに接続し、前記第
２の分布定数線路の他端と前記第３の分布定数線路の一
端を接地し、前記第１の分布定数線路の他端を第１の信
号出力端子とし、前記第３の分布定数線路の他端を第２
の信号出力端子としてなり、前記第２の分布定数線路と
第１、第３の分布定数線路のそれぞれが電磁界結合可能
に互いに対向して配設されているバラントランスにおい
て、前記第１〜第３の分布定数線路の互いに電磁界結合
する部分の長さが、使用する信号の波長をλとしたと
き、λ／８に形成したことを特徴とするバラントランス
を提供する。

【００１３】また、前記第２の分布定数線路は、２つの
第１、第２の伝送線路が互いに接続してなり、前記第１
の伝送線路と第１の分布定数線路とが互いに電磁界結合
可能に対向し、前記第２の伝送線路と第３の分布定数線
路とが互いに電磁界結合可能に対向して配置されている
ことを特徴とするバラントランスを提供する。

【作用】本発明の構成によれば、本発明者は鋭意検討の
結果、各第１〜第３の分布定数線路の互いに電磁界結合
する部分の長さが、使用する信号の周波数においてλ／
８となるようにすると、バラントランスの伝送特性にお
ける挿入損失が高く、かつ高い出力レベルが得られるこ
とを見いだしたものである。

【００１４】従って、誘電体基板の材料を高誘電率のも
のとしなくても第１〜第３の分布定数線路の長さが、使
用する信号の周波数においてλ／４に設定されていたも
のに比べて実質的に短くでき、これにより、誘電体層の
平面面積の縮小化が図られた積層型バラントランスを提
供でき、積層型バラントランスを組み込んだ電子部品に
としても小型化する事が可能となる。

【００１５】また、第１の伝送線路は第１の分布定数線
路と、第２伝送線路は第３の分布定数線路と電磁界結合
可能に互いに対向して配置されているので、第１の伝送
線路と第１の分布定数線路との間と第２の伝送線路と第
３の分布定数線路との間のそれぞれで電磁界結合の調整
ができるので、何れの周波数でも２つ出力信号のレベル
差を小さく、かつ、一定の出力レベルを得ることができ
るものである。

【００１６】

【発明の実施の形態】本発明の実施の形態を図面により
説明する。図１はこの発明のバラントランスの構成を示
す等価回路図である。

【００１７】本発明のバラントランス１０は、分布定数
線路であるマイクロストリップライン１〜３を平行に配
置してなる。マイクロストリップライン１〜３は、図１
に示すようにマイクロストリップライン１の一端を信号
入力端子ＩＮとしている。また、マイクロストリップラ
イン１、２の一端が互いに接続されている。また、マイ
クロストリップライン２の他端とマイクロストリップラ
イン３の一端をともに接地している。さらに、マイクロ
ストリップライン１の他端を信号出力端子ＯＵＴ１と
し、マイクロストリップライン３の他端を信号出力端子
ＯＵＴ２としている。

【００１８】そして、本発明の特徴的なところは、マイ
クロストリップライン１とマイクロストリップライン２
が互いに電磁界結合（Ｍ１）されるように対向して配設
され、その電磁界結合部分の長さが、使用する信号の波
長をλとしたとき、互いにλ／８に設定されていること
である。また、マイクロストリップライン３とマイクロ
ストリップライン４とが互いに電磁界結合（Ｍ２）され
るように対向して配設され、その電磁界結合部分の長さ
が、使用する信号の波長をλとしたとき、互いにλ／８
に設定されていることである。

【００１９】このバラントランス１０では、信号入力端
子ＩＮから信号が入力されると、一部はマイクロストリ
ップライン１、２が互いに電磁界結合（Ｍ１）され信号
出力端子ＯＵＴ１から所定の信号が出力される。また、
一部はマイクロストリップライン２、３が互いに電磁界
結合（Ｍ２）され信号出力端子ＯＵＴ２から所定の信号
が出力される。このとき、信号出力端子ＯＵＴ１、２か
ら出力される信号のレベルが等しくなるように、マイク
ロストリップライン１、２とマイクロストリップライン
２、３の幅、間隔等を適宜設定する。そして、この信号
出力端子ＯＵＴ１、２から出力される信号の位相は、互
いに１８０度ずれたものになる。このようにして、信号
のレベルが等しく位相が１８０度ずれた２つの信号に分
けられることになる。

【００２０】次に本発明のバラントランス１０を積層型
の誘電体層内に形成した場合について説明する。図２は
バラントランスを用いたチップ型電子部品の全体構造を
示す斜視図、図３はその分解斜視図である。

【００２１】本発明の積層型バラントランス１０は、積
層体１１と、積層体１１の側面の厚み方向に向けて形成
した端子電極１５ａ〜１５ｆからなる。

【００２２】積層体１は図３に示すように誘電体層１２
ａ〜１２ｆを順次積層してなる。その材質としては、誘
電体セラミック材料と低温焼成化を可能とする酸化物や
低融点ガラス材料とから構成されている。具体的には、
誘電体セラミック材料とは、例えば、ＢａＯ−ＴｉＯ₂
系、Ｃａ−ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系等があり、低
温焼成化するための酸化物としては、ＢｉＶＯ₄、Ｃｕ
Ｏ、Ｌｉ₂Ｏ、Ｂ₂Ｏ₃等がある。

【００２３】次に誘電体層１２ａ〜１２ｆの構造を具体
的に説明する。一番上に積層される誘電体層１２ａの一
方主面には、略全面にアース電極４０が形成され、ビア
ホール導体５０と接続されている。また、アース電極４
０から誘電体基板１２aの全側面に向かって、４つの引
出電極４２、４３、４４、４５が形成され、図２の各端
子電極１５ａ、１５ｃ、１５ｅ、１５ｇにそれぞれ接続
されている。

【００２４】誘電体層１２ｂの一方主面には、図１のス
トリップライン３に相当するストリップライン３１が渦
巻状に形成されている。ストリップライン３１において
は、その外側端部は誘電体層１２ｂの端面側に形成した
引出電極３６が形成されて、信号出力端子（ＯＵＴ２）
となる端子電極１５ｂ（図２）に接続される。なお、ス
トリップライン３１の中心側端部はビアホール導体５０
を介し誘電体層１２a上に形成したアース電極４０に接
続されている。

【００２５】誘電体層１２ｃの一方主面には、図１のス
トリップライン２に相当するストリップライン３２が渦
巻状に形成されている。なお、ストリップライン３２の
中心側端部はビアホール導体５１を介し後述する誘電体
層１２ｅ上に形成した入力端子３５に接続されている。
また、ストリップライン３２の外側端部は誘電体層１２
ｃの側面側に向かって、引出電極３７が形成され、アー
ス電位となる端子電極１５ａ（図２）に接続されてい
る。

【００２６】誘電体層１２ｄの一方主面には、図１のス
トリップライン１に相当するストリップライン３３が渦
巻状に形成されている。ストリップライン３３の中心側
端部は前述したビアホール導体５２を介し入力引出線路
３５に接続されている。また、ストリップライン３３の
外側端部は誘電体層１２ｄの側面側に向かって、引出電
極３８が形成され、信号出力端子（ＯＵＴ１）となる端
子電極１５ｈ（図２）に接続される。

【００２７】誘電体層１２ｅの一方主面には、帯状の入
力端子３５が形成され、一方側がビアホール導体５１、
５２を介しストリップライン３２、３３の中心側端部と
接続されている。また、入力端子３５の他方側は誘電体
層１２ｅの側面側に向かって、引き出され、信号入力端
子（ＩＮ）となる端子電極１５ｅ（図２）に接続されて
いる。

【００２８】誘電体層１２ｆの一方主面には、略全面に
アース電極４１が形成されている。なお、アース電極４
１からは誘電体基板１２ｇの全端面に向かって、４つの
引出電極４６、４７、４８、４９が形成され、アース電
位となる各端子電極１５ａ、１５ｃ、１５ｅ、１５ｇに
夫々接続されている。

【００２９】ここで４本のストリップライン３１、３
２、３３はそれぞれ電磁界結合する部分の長さが使用す
る信号の波長のλ／８となるように設定している。

【００３０】図４は、λ／８のストリップラインを用い
たバラントランス１０とλ／４のストリップラインを用
いたバラントランス１００の周波数特性を示し、縦軸と
して信号出力の挿入損失（Loss）を示す。図からわかる
ように、２．５GHｚ付近の周波数においてはバラントラ
ンス１０がバラントランス１００に比べて高く成ってい
ることがわかる。従って、この周波数帯域のバラントラ
ンス１０を設計すると高い出力レベルが得られるもので
ある。

【００３１】次に本発明の他の実施の形態について説明
する。図５は他の実施の形態におけるバラントランスの
構成を示す等価回路図である。

【００３２】本発明のバラントランス１２は、上述のバ
ラントランス１０と比べて変更した点は、分布定数線路
であるストリップライン２をストリップライン２ａ（第
１の伝送線路）とストリップライン２ｂ（第２の伝送線
路）の２つに分け、そのストリップライン２ａ、２ｂは
互いに並列に接続させている点である。

【００３３】そして、ストリップライン２ａとストリッ
プライン１とが電磁界結合（Ｍ３）可能に対向し、ま
た、ストリップライン２ｂとストリップライン３とが互
いに電磁界結合（Ｍ４）可能に互いに対向して配置さ
れ、互いの電磁界結合している長さがλ／８となってい
る。

【００３４】次に、バラントランス１２を積層型の誘電
体層内に形成した場合について説明する。図６は積層型
のバラントランスが用いられるチップ型電子部品の分解
斜視図である。

【００３５】図６のバラントランス１２が図３のバラン
トランス１０と比べて変更している点は、ストリップラ
イン３２を形成した誘電体層１２ｃを、ストリップライ
ン３２ａ（ストリップライン２ｂに相当）を形成した誘
電体層１２ｃ１とストリップライン３２ｂ（ストリップ
ライン２ａに相当）を形成した誘電体層１２ｃ２に分け
たことにある。

【００３６】また、配置としては、干渉を避けるため、
入力端子３５が形成された誘電体層１２ｅを誘電体層１
２ａ〜１２ｆまでの中心に配置して、縦方向に誘電体層
１２ｃ１は誘電体層１２ｂと隣接させ、また、誘電体層
１２ｃ２は誘電体層１２ｄと隣接させて構成されてい
る。その他の構成や端子電極１５ａ〜１５ｈまでの接続
については上述の説明と同じであるため省略する。

【００３７】図７（ｂ）に、２．０〜５ＧＨｚを使用す
る周波数帯としたλ／８のストリップラインのバラント
ランス１２を製造し、周波数における各信号出力端子Ｏ
ＵＴ１、ＯＵＴ２の信号出力のレベル差の実験を行った
ものを示す。なお、比較例として、図７（ａ）に図９に
示したλ／４のストリップラインのバラントランス１０
０の信号出力端子２０１、２０２の出力信号のレベル差
を示す。

【００３８】本発明のバラントランス１０による２つ出
力信号のレベル差は、図７（ａ）の２つ出力信号のレベ
ル差に比べて、何れの周波数においても低く、かつ一定
に２つ出力信号のレベル差を得ていることがわかる。

【００３９】従って、製造により製品にバラツキがあっ
たとしても何れの周波数でも２つ出力信号のレベル差を
小さくでき、かつ、一定の出力レベル差を得ることがで
きるので、不良が少なくなり信頼性の高いバラントラン
スを提供できる。

【００４０】更に、図８に図６の変形例を示す。図８の
バラントランス１２が図６のバラントランス１０と比べ
て変更している点は、４つのストリップライン３１、３
２ａ、３２ｂ、３３について、誘電体層１２ｇにストリ
ップライン３１とストリップライン３３を同一面に形成
し、誘電体層１２ｈにストリップライン３２ａ、３２ｂ
を同一面に形成したところにある。

【００４１】また、配置としては、ストリップライン３
１とストリップライン３２ａが電磁界結合可能に誘電体
層１２ｇを介して対面する位置に形成し、ストリップラ
イン３３とストリップライン３２ｂが電磁結合可能に誘
電体層１２ｇを介して対面する位置に形成している。ま
た、入力端子３５もストリップライン３２ａ、３２ｂと
誘電体層１２ｈを介して対面するように配置されてい
る。

【００４２】これにより、図６のバラントランス１２に
比べて、誘電体層が少なくてすみ、薄型化が可能とな
る。

【００４３】更に、入力端子３５（図５の入力端子ＩＮ
に相当）に接続されるストリップライン３３、３２ａ、
３２ｂの何れかのストリップラインの２つが誘電体層１
２ｈを介して対面するように設計されている。これによ
り、ビアホール導体や配線の引き回しが複雑にならず、
コンパクトに設計することができる。

【００４４】

【発明の効果】本発明の構成によれば、積層型バラント
ランスの分布定数型線路であるストリップラインがλ/
８で構成されているため平面面積の縮小が図られ、部品
としても小型化する事が可能となり、挿入損失が向上
し、出力レベルも高くできるバラントランスを提供する
ことができる。

【００４５】また、製造バラツキがあったとしても何れ
の周波数でも出力信号のレベル差を小さくでき、かつ、
一定の出力レベルを得ることができるバラントランスを
提供することができる。

【図面の簡単な説明】

【図１】本発明のバラントランスの等価回路図である。

【図２】本発明のバラントランスを用いたチップ型電子
部品の全体構造を示す斜視図である。

【図３】図２の分解斜視図である。

【図４】λ／４のストリップラインを用いたバラントラ
ンスとλ／８のストリップラインを用いたバラントラン
スの周波数における特性を示す図である。

【図５】本発明の他の実施の形態におけるバラントラン
スの等価回路図である。

【図６】図５のバラントランスを用いたチップ型電子部
品の全体構造を示す分解斜視図である。

【図７】（ａ）は従来のバラントランスの周波数と２つ
出力信号のレベル差を示す図であり、（ｂ）は本発明の
図６の構成による２つ出力信号のレベル差を示す図であ
る。

【図８】図６の変形実施例を示す図である。

【図９】従来のバラントランスの等価回路図である。

【符号の説明】

１０：バラントランス１〜３：マイクロストリップライン（分布定数線路）１２ａ〜１２ｆ：誘電体層１５ａ〜１５ｈ：端子電極３１〜３３：ストリップライン（分布定数線路）ＯＵＴ１：信号出力端子ＯＵＴ２：信号出力端子３５：入力電極５０〜５２：ビアホール導体４０、４１：アース電極

Claims

【特許請求の範囲】

【請求項１】第１〜第３の分布定数線路を有し、前記
第１の分布定数線路の一端を信号入力端子とし、前記第
１、第２の分布定数線路の一端を互いに接続し、前記第
２の分布定数線路の他端と前記第３の分布定数線路の一
端を接地し、前記第１の分布定数線路の他端を第１の信
号出力端子とし、前記第３の分布定数線路の他端を第２
の信号出力端子としてなり、前記第２の分布定数線路と第１、第３の分布定数線路の
それぞれが電磁界結合可能に互いに対向して配設されて
いるバラントランスにおいて、前記第１〜第３の分布定数線路の互いに電磁界結合する
部分の長さが、使用する信号の波長をλとしたとき、λ
／８に形成したことを特徴とするバラントランス。
【請求項２】前記第２の分布定数線路は、２つの第
１、第２の伝送線路が互いに接続してなり、前記第１の
伝送線路と第１の分布定数線路とが互いに電磁界結合可
能に対向し、前記第２の伝送線路と第３の分布定数線路
とが互いに電磁界結合可能に対向して配置されているこ
とを特徴とする請求項１記載のバラントランス。