JP4019097B2 - 積層型誘電体フィルタ - Google Patents

Description

本発明は、数百ＭＨｚ〜数ＧＨｚのマイクロ波帯において共振回路を構成する積層型誘電体フィルタに関し、通信機器や電子機器の小型化を有効に図ることができる積層型誘電体フィルタに関する。

近年、無線通信機器に使用される高周波フィルタは、小型・薄型化の要求が強いことから、積層型誘電体フィルタの使用が不可欠となってきている。

一般に、積層型誘電体フィルタ、例えば１／４波長の共振器を用いた積層型誘電体フィルタ４００は、図３０に示すように、各一端がアース電極に電気的に接続された複数の共振電極４０２及び４０４と、各一端がアース電極に電気的に接続され、且つ、各共振電極４０２及び４０４の開放端側の一部と誘電体層を挟んで重なる内層アース電極４０６、４０８、４１０及び４１２と、各共振電極４０２及び４０４間を電磁結合している結合調整電極４１４により構成されている。

しかしながら、図３０に示すような積層型誘電体フィルタ４００は、接地電位を基準電位とした非平衡型での信号の入出力を行うため、平衡入力型の例えば高周波増幅回路と接続するには、バラン（非平衡−平衡変換器）を使用しなければならず、小型化に限界が生じることになる。

上述の例は、１／４波長の共振器を用いた積層型誘電体フィルタであるが、その他、１／２波長の共振器を用いた平衡型の積層型誘電体フィルタも提案されている（例えば特許文献１〜３参照）。

これらの平衡型の積層型誘電体フィルタは、１／２波長の共振器により構成したものであるため、どうしても共振器長が長くなり、小型化には不利である。

特開平１１−３１７６０３号公報 特開２０００−３５３９０４号公報 特開２０００−２２４０４号公報

本発明はこのような課題を考慮してなされたものであり、高周波増幅回路等の接続を考慮して平衡入出力を実現しながらも、小型化を有効に図ることができる積層型誘電体フィルタを提供することを目的とする。

また、本発明の他の目的は、上述の条件に加えて、非平衡−平衡変換部の後段にＩＣ回路を接続する場合に、ＩＣ回路に対して別途ＤＣ電源を接続するための回路を挿入する必要がなくなり、部品点数の削減、挿入損失の抑制並びにＩＣ回路を含めたサイズの小型化を図ることができる積層型誘電体フィルタを提供することにある。

また、本発明の他の目的は、上述の条件に加えて、非平衡−平衡変換部の後段にＩＣ回路を接続する場合に、非平衡−平衡変換部とＩＣ回路間のインピーダンス整合のための回路を挿入する必要がなくなり、部品点数の削減、挿入損失の抑制並びにＩＣ回路を含めたサイズの小型化を図ることができる積層型誘電体フィルタを提供することにある。

また、本発明の他の目的は、上記の条件に加えて、設計の自由度を増すことができる積層型誘電体フィルタを提供することにある。

また、本発明の他の目的は、上記の条件に加えて、フィルタ部での電極面積の縮小化を図ることができると共に、非平衡−平衡変換部での浮遊結合を抑制することができる積層型誘電体フィルタを提供することにある。

本発明に係る積層型誘電体フィルタは、複数の誘電体層が積層されて構成された誘電体基板内に、複数の共振器を有する非平衡入出力方式のフィルタ部と、ストリップラインを有する非平衡−平衡変換部とが一体化され、インピーダンス整合回路を介在させることなく、前記ＩＣ回路と接続されることを特徴とする。この場合、前記フィルタ部と前記非平衡−平衡変換部とが５０オーム以外のインピーダンスで接続されていてもよい。

これにより、フィルタ部として小型化に有利な１／４波長の共振器にて構成することができ、１／２波長の共振器により構成された平衡型の積層型誘電体フィルタよりも小型化を図ることができる。

また、一体化することで、フィルタ部と非平衡−平衡変換部間の特性インピーダンスを特定の値（例えば５０オーム）に設定する必要がなくなり、両者間の特性インピーダンスを任意に決定することができるため、それぞれの設計の自由度を増すことができる。また、両者間の特性インピーダンスを低く設定することができることから、フィルタ部を形成しやすくなり、バラン部を構成するストリップラインの線幅を広げることができるため、非平衡−平衡変換部の損失も低減できるという効果がある。

このように、本発明においては、高周波増幅回路等の接続を考慮して平衡入出力を実現しながらも、小型化を有効に図ることができる。

そして、前記構成において、前記誘電体基板は、異種材料による複数の誘電体層を積層して構成するようにしてもよい。この場合、前記フィルタ部における誘電体層の誘電率を、前記非平衡−平衡変換部の誘電体層の誘電率よりも高くすることが好ましい。

これにより、フィルタ部での電極面積の縮小化を図ることができると共に、非平衡−平衡変換部での浮遊結合を抑制することができる。

積層型誘電体フィルタの構成例としては、例えば前記誘電体基板のうち、前記複数の誘電体層の積層方向上部又は下部に前記フィルタ部を形成し、それ以外の部分に非平衡−平衡変換部を形成するようにしてもよい。この場合、フィルタ部と非平衡−平衡変換部との間に、これらフィルタ部と非平衡−平衡変換部間のアイソレーションを目的とした内層アース電極を容易に形成することができ、特性の向上を図ることができる。

また、前記誘電体基板のうち、前記複数の誘電体層における積層方向の左部又は右部に前記フィルタ部を形成し、それ以外の部分に前記非平衡−平衡変換部を形成するようにしてもよい。

また、前記誘電体基板の両主面にアース電極を形成し、前記複数の共振器を構成する共振電極の形成面と、前記アース電極の形成面とが互いに平行となるようにしてもよいし、前記フィルタ部の入出力端子の形成面と、前記非平衡−平衡変換部を構成するストリップラインの形成面とが互いに直交していてもよい。

あるいは、前記誘電体基板の両主面にアース電極を形成し、前記複数の共振器を構成する共振電極の形成面と、前記アース電極の形成面とが互いに直交していてもよい。この場合、前記フィルタ部の入出力端子の形成面と、前記非平衡−平衡変換部を構成するストリップラインの形成面とを互いに平行にすることができ、フィルタ部の入出力端子と前記ストリップラインとを離れた位置に配置することができる。そのため、フィルタ部の入出力端子と非平衡−平衡変換部を構成するストリップラインとの不要な干渉をなくすことができ、特性の向上を図ることができる。

また、前記フィルタ部の入力側及び／又は出力側に前記非平衡−平衡変換部が接続部を通じて接続されていてもよい。この場合、前記誘電体基板内に前記アース電極に接続された内層アース電極を有し、前記接続部は、前記非平衡−平衡変換部に対し、前記内層アース電極を隔てて形成され、且つ、前記非平衡−平衡変換部の非平衡入出力部と電気的に接続されていてもよい。なお、前記内層アース電極は、少なくとも前記フィルタ部と前記非平衡−平衡変換部との間のアイソレーションを目的として形成されていることが好ましい。

また、前記接続部は、前記フィルタ部に対して容量を介して接続された接続電極を有することが好ましい。フィルタ部と非平衡−平衡変換部とを直接接続すると、フィルタ部と非平衡−平衡変換部とが通過特性上の減衰域で不要なマッチングを起し、減衰域で不要なピークが形成されることとなる。そこで、本発明のように、フィルタ部に対して容量を介して非平衡−平衡変換部と接続することにより、前記容量にて非平衡−平衡変換部の位相を変え、フィルタ部との不要マッチングを抑制することができる。また、非平衡−平衡変換部側に接続電極を配置すると接続電極が非平衡−平衡変換部と結合し、通過特性の悪化を引き起こすおそれがあるため、接続電極をフィルタ部側に配置することが好ましい。

一方、前記非平衡−平衡変換部は、誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、誘電体層の一主面に形成され、且つ、一端部が一方の平衡入出力端子に接続され、ライン上の任意の位置でアース電極に接続された第２のストリップラインと、誘電体層の一主面に形成され、且つ、一端部が他方の平衡入出力端子に接続され、ライン上の任意の位置でアース電極に接続された第３のストリップラインとを有するようにしてもよい。

この場合、前記誘電体基板内に前記アース電極に接続される内層アース電極を有し、前記第２及び第３のストリップラインの他端はビアホールを介して前記内層アース電極に接続されていてもよい。

また、前記外部のＩＣ回路は、ＤＣ成分が供給されるタイプの回路であり、前記誘電体基板の表面にＤＣ電源に接続されるＤＣ電極が形成されている場合に、前記非平衡−平衡変換部は、誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、誘電体層の一主面に形成され、且つ、一端部が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第２のストリップラインと、誘電体層の一主面に形成され、且つ、一端部が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第３のストリップラインとを有するようにしてもよい。

この場合、前記誘電体基板内に前記アース電極に接続された内層アース電極を有し、前記第２及び第３のストリップライン上の各任意の位置を、それぞれビアホールを介して、且つ、前記内層アース電極を隔てて前記ＤＣ電極に接続するようにしてもよい。あるいは、前記誘電体基板内に前記ＤＣ電極に接続された内層ＤＣ電極を有し、第２及び第３のストリップライン上の各任意の位置を、それぞれ前記ビアホールを介して前記内層ＤＣ電極に接続するようにしてもよい。

ここで、積層型誘電体フィルタの利用形態の一例について説明する。積層型誘電体フィルタを利用する場合には、積層型誘電体フィルタの後段にＩＣ回路を接続する形態が多い。このような形態において、ＩＣ回路に別途ＤＣ成分を供給するタイプのものがある。

通常、このような使用形態では、積層型誘電体フィルタとＩＣ回路との間にＤＣ成分を供給するための専用回路が必要になる。しかし、本発明においては、ＤＣ成分に受信信号成分が重畳された平衡信号が出力されることになるため、前記専用回路を接続する必要がなく、積層型誘電体フィルタとＩＣ回路を含む回路構成の小型化を図ることができる。

特に、前記第２及び第３のストリップラインは、前記複数の平衡入出力端子を結ぶ線分の２等分線を中心に線対称となるように配置され、各物理長がほぼ同一とされていることが好ましい。これにより、各平衡入出力端子同士の入出力特性のバランスを良好にすることができる。

また、本発明においては、前記第１のストリップラインにおける前記第２のストリップラインに対応する第１の部分の幅、該第１の部分の長さ、前記第１のストリップラインにおける前記第３のストリップラインに対応する第２の部分の幅、該第２の部分の長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの電気的有効長さ並びに前記第１のストリップラインと前記第２及び第３のストリップラインとの間における誘電体層の誘電率を適宜変更することで、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスを容易に設定することができる。

通常、非平衡−平衡変換部の出力インピーダンスは、該非平衡−平衡変換部の入力インピーダンスの２倍となる。例えば、非平衡−平衡変換部の入力インピーダンスが５０オームであれば、出力インピーダンスは１００オームとなる。ところが、非平衡−平衡変換部の後段に接続されるＩＣ回路との整合において必要なインピーダンスが例えば５０オームである場合は、インピーダンス整合を満足せず、新たにインピーダンス整合のための回路が必要になる。

しかし、本発明では、非平衡−平衡変換部の入力インピーダンスが５０オームであったとしても、上述の各種パラメータを適宜設定することで、非平衡−平衡変換部の出力インピーダンスをＩＣ回路の入力インピーダンスに容易に整合させることができる。

また、前記非平衡−平衡変換部の入力インピーダンスが５０オーム以外の値であってもよい。例えば前記入力インピーダンスを２５オームにすることで、非平衡−平衡変換部の出力インピーダンスを５０オームにすることができ、上述の例では、別途インピーダンス整合回路を挿入することなく、ＩＣ回路とのインピーダンス整合を満足することができる。これは、積層型誘電体フィルタとＩＣ回路を含む回路構成の小型化に寄与する。

また、前記非平衡−平衡変換部は、誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、誘電体層の一主面に形成され、且つ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記アース電極に接続された第２のストリップラインと、誘電体層の一主面に形成され、一端が前記第１のストリップラインの他端と接続された第３のストリップラインと、誘電体層の一主面に形成され、且つ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記アース電極に接続された第４のストリップラインとを有するようにしてもよい。

この場合、前記フィルタ部の入出力端子の形成面と、前記非平衡−平衡変換部を構成する第１〜第４のストリップラインの各形成面とを互いに平行にすることができる。これにより、フィルタ部の入出力端子と前記ストリップラインとが離れた位置に配置されるため、フィルタ部の入出力端子と非平衡−平衡変換部を構成するストリップラインとの不要な干渉をなくすことができ、特性の向上を図ることができる。

また、前記第２のストリップラインが形成された誘電体層と、前記第３のストリップラインが形成された誘電体層との間に前記アース電極に接続された内層アース電極が形成され、前記第２のストリップライン上の任意の位置が前記内層アース電極に接続されていてもよい。この場合、第１のストリップラインと第２のストリップラインによる一方のカップリングラインと、第３のストリップラインと第４のストリップラインによる他方のカップリングラインとが第２の内層アース電極にて分離された形態となるため、カップリングライン同士での干渉を抑制することができ、非平衡−平衡変換部における入出力特性のバランスを良好にすることができる。

また、前記外部のＩＣ回路は、ＤＣ成分が供給されるタイプの回路であり、前記誘電体基板の表面にＤＣ電源に接続されるＤＣ電極が形成されている場合に、前記非平衡−平衡変換部は、誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、誘電体層の一主面に形成され、且つ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第２のストリップラインと、誘電体層の一主面に形成され、一端が前記第１のストリップラインの他端と接続された第３のストリップラインと、誘電体層の一主面に形成され、且つ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第４のストリップラインとを有するようにしてもよい。

この場合、前記誘電体基板内に前記アース電極に接続された内層アース電極を設け、前記第２及び第４のストリップライン上の各任意の位置を、それぞれビアホールを介して、且つ、前記内層アース電極を隔てて前記ＤＣ電極に接続するようにしてもよい。あるいは、前記誘電体基板内に前記ＤＣ電極に接続された内層ＤＣ電極を設け、前記第２及び第４のストリップライン上の各任意の位置を、それぞれ前記ビアホールを介して前記内層ＤＣ電極に接続するようにしてもよい。

また、本発明においては、前記第１のストリップラインの幅、該第１のストリップラインの長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの長さ、前記第４のストリップラインの幅、該第４のストリップラインの電気的有効長さ並びに前記第１のストリップラインから第４のストリップライン間における１以上の誘電体層の誘電率を適宜設定することにより、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスを容易に設定することができる。

ここで、前記非平衡−平衡変換部の入力インピーダンスを５０オーム以外の値にしてもよい。

また、本発明では、複数の共振器間の結合度を調整する結合調整電極を、前記接続部に対し、前記共振器を隔てた位置に形成するようにしてもよい。この場合、結合調整電極を接続部の近傍に形成すると、接続部（接続部が、前記フィルタ部に対して容量を介して接続された接続電極を有する場合は、接続電極）との間で浮遊結合が生じ、不要な整合をなくすことができなくなるおそれがあるため、前記接続部に対し、前記共振器を隔てた位置に形成することが好ましい。

そして、前記共振器が積層方向に配置された複数の共振電極にて構成されている場合、前記結合調整電極を、前記共振電極間に配された１以上の誘電体層のうち、１つの誘電体層の一主面に形成するようにしてもよい。

また、本発明においては、前記フィルタ部を構成する複数の共振器の各共振周波数を異ならせ、前記非平衡−平衡変換部の出力側に等価的にリアクタンス素子を接続するようにしてもよい。これによって、非平衡−平衡変換部の後段にＩＣ回路を接続する場合に、非平衡−平衡変換部とＩＣ回路とのインピーダンス整合を新たな整合回路を挿入することなく実現させることができ、積層型誘電体フィルタとＩＣ回路を含む回路構成の小型化を図ることができる。

以上説明したように、本発明に係る積層型誘電体フィルタによれば、以下の効果を奏することができる。

（１）高周波増幅回路等の接続を考慮して平衡入出力を実現しながらも、小型化を有効に図ることができる。

（２）非平衡−平衡変換部の後段にＩＣ回路を接続する場合に、ＩＣ回路に対して別途ＤＣ電源を接続するための回路を挿入する必要がなくなり、部品点数の削減、挿入損失の抑制並びにＩＣ回路を含めたサイズの小型化を図ることができる。

（３）非平衡−平衡変換部の後段にＩＣ回路を接続する場合に、非平衡−平衡変換部とＩＣ回路間のインピーダンス整合のための回路を挿入する必要がなくなり、部品点数の削減、挿入損失の抑制並びにＩＣ回路を含めたサイズの小型化を図ることができる。

（４）設計の自由度を増すことができる。

（５）フィルタ部での電極面積の縮小化を図ることができると共に、非平衡−平衡変換部での浮遊結合を抑制することができる。

以下、本発明に係る積層型誘電体フィルタのいくつかの実施の形態例を図１〜図２９を参照しながら説明する。なお、この実施の形態では、入力側を非平衡型、出力側を平衡型とした場合を主体に説明する。もちろん、この逆の形態も適用できる。

先ず、第１の実施の形態に係る積層型誘電体フィルタ１０Ａは、図１に示すように、複数の誘電体層（Ｓ１〜Ｓ１０：図２参照）が積層、焼成一体化され、且つ、両主面（第１の誘電体層Ｓ１の一主面及び第１０の誘電体層Ｓ１０の一主面）にそれぞれアース電極１２ａ及び１２ｂが形成された誘電体基板１４を有する。

誘電体基板１４内には、図２に示すように、２つの１／４波長の共振器（入力側共振器並びに出力側共振器）を構成する第１及び第２の入力側共振電極１６ａ及び１６ｂ並びに第１及び第２の出力側共振電極１８ａ及び１８ｂを有するフィルタ部２０と、複数のストリップライン２２、２４及び２６を有する非平衡−平衡変換部（以下、便宜的に変換部２８と記す）と、これらフィルタ部２０と変換部２８とを接続するための接続部３０が形成されている。この例では、積層方向に並ぶ第１及び第２の入力側共振電極１６ａ及び１６ｂにて１つの入力側共振器が構成され、積層方向に並ぶ第１及び第２の出力側共振電極１８ａ及び１８ｂにて１つの出力側共振器が構成されている。

また、誘電体基板１４は、図２に示すように、上から順に、第１の誘電体層Ｓ１〜第１０の誘電体層Ｓ１０が積み重ねられて構成されている。これら第１〜第１０の誘電体層Ｓ１〜Ｓ１０は１枚あるいは複数枚の層にて構成される。

フィルタ部２０と変換部２８は、誘電体基板１４上、誘電体層Ｓ１〜Ｓ１０の積層方向上下に分離された領域にそれぞれ形成されている。例えば、図２上、積層方向上部にフィルタ部２０が形成され、積層方向下部に変換部２８が形成され、両者間に接続部３０が形成されている。

つまり、第２の誘電体層Ｓ２から第５の誘電体層Ｓ５にかけてフィルタ部２０が形成され、第８及び第９の誘電体層Ｓ８及びＳ９に変換部２８が形成され、第５及び第６の誘電体層Ｓ５及びＳ６に接続部３０が形成されている。さらに、この誘電体基板１４内には、フィルタ部２０と変換部２８とのアイソレーションを目的とした内層アース電極３２が形成されている。

第１及び第２の入力側共振電極１６ａ及び１６ｂ並びに第１及び第２の出力側共振電極１８ａ及び１８ｂは、それぞれ２つの１／４波長の共振器を構成することから、例えば図１に示すように、各共振電極１６ａ、１６ｂ、１８ａ及び１８ｂの短絡端が、誘電体基板１４の第１の側面１４ａに形成されたアース電極１２ｃに接続された形態となっている。

また、この積層型誘電体フィルタ１０Ａにおいては、図１に示すように、誘電体基板１４の外周面のうち、第２の側面１４ｂには、その中央部分に非平衡入力端子３４が形成され、その両側にアース電極１２ｄが形成されている。また、この第２の側面１４ｂの反対側の第３の側面１４ｃには、第１及び第２の平衡出力端子３６ａ及び３６ｂが形成されている。これら非平衡入力端子３４及び平衡出力端子３６ａ、３６ｂとアース電極（内層アース電極を含む）との間には、それぞれ絶縁をとるための領域が確保されている。

そして、図２に示すように、第３の誘電体層Ｓ３の一主面には、第１の入力側共振電極１６ａ及び第１の出力側共振電極１８ａが形成され、そのうち、第１の入力側共振電極１６ａの開放端近傍と非平衡入力端子３４（図１参照）との間に第１のリード電極３８が形成されている。

第４の誘電体層Ｓ４の一主面には、第２の入力側共振電極１６ｂ及び第２の出力側共振電極１８ｂが形成され、そのうち、第２の入力側共振電極１６ｂの開放端近傍と非平衡入力端子３４との間に第２のリード電極４１が形成されている。

第２の誘電体層Ｓ２の一主面には、各一端が共に誘電体基板１４の第４の側面１４ｄ（図１参照）に形成されたアース電極１２ｅに接続され、且つ、それぞれ第１の入力側共振電極１６ａ及び第１の出力側共振電極１８ａの各開放端と第２の誘電体層Ｓ２を間に挟んで重なる第１及び第２の内層アース電極４０及び４２が形成され、さらに、入力側共振器及び出力側共振器間の結合度を調整するための結合調整電極４４が形成されている。

第５の誘電体層Ｓ５の一主面には、各一端が共に誘電体基板１４の第４の側面１４ｄに形成されたアース電極１２ｅに接続され、且つ、それぞれ第２の入力側共振電極１６ｂ及び第２の出力側共振電極１８ｂの各開放端と第４の誘電体層Ｓ４を間に挟んで重なる第３及び第４の内層アース電極４６及び４８が形成され、さらに、第２の出力側共振電極１８ｂと第４の誘電体層Ｓ４を間に挟んで重なる出力容量電極５０が形成されている。この出力容量電極５０は、第５の誘電体層Ｓ５に設けられたビアホール５２を介して接続電極５４と電気的に接続されるようになっている。

また、第６の誘電体層Ｓ６の一主面には、フィルタ部２０の出力側と変換部２８の入力側とを接続するための接続電極５４が形成されている。この接続電極５４は、一端が上述したビアホール５２に接続され、他端が前記第２の入力側共振電極１６ｂと第４及び第５の誘電体層Ｓ４及びＳ５を間に挟んで重なるように配置され、且つ、変換部２８に通じるビアホール５６と接続されている。上述の出力容量電極５０、ビアホール５２及び接続電極５４にて接続部３０が構成されることになる。

第７の誘電体層Ｓ７の一主面には、内層アース電極３２が形成されており、この内層アース電極３２には、ビアホール５６と絶縁をとるための領域、すなわち、電極膜が形成されていない領域が確保されている。

第８の誘電体層Ｓ８の一主面には、変換部２８を構成する第１のストリップライン２２が形成されている。この第１のストリップライン２２は、始端６０（便宜的に、第１の始端６０と記す）から渦巻き状に展開され、さらに、第１の始端６０と線対称の位置（第１及び第２の平衡出力端子３６ａ及び３６ｂを結ぶ線分の２等分線ｍを基準とした線対称の位置）に配された終端６２に向かって渦巻き状に収束するような形状とされている。そして、第１のストリップライン２２のうち、前記第１の始端６０あるいは第１の始端６０の近傍位置において、上述した接続電極５４の他端がビアホール５６を介して電気的に接続されている。以下の説明では、第１のストリップライン２２上における前記ビアホール５６との接続位置を第１の接続位置６１と記す。

また、第９の誘電体層Ｓ９の一主面には、変換部２８を構成する第２及び第３のストリップライン２４及び２６が形成されている。第２のストリップライン２４は、上述した第１のストリップライン２２における第１の始端６０に対応する始端（便宜的に第２の始端６４と記す）から第１の平衡出力端子３６ａに向かって渦巻き状に展開された形状を有し、第３のストリップライン２６は、上述した第１のストリップライン２２における終端６２に対応する始端（便宜的に第３の始端６６と記す）から第２の平衡出力端子３６ｂに向かって渦巻き状に展開された形状を有する。

特に、第２及び第３のストリップライン２４及び２６は、その渦巻き状の形状が互いに線対称（前記２等分線ｍを基準とした線対称）とされ、各物理長がほぼ同一とされている。

また、第２のストリップライン２４は、第２の始端６４あるいは第２の始端６４の近傍位置（第２の接続位置６５）でビアホール６８を介してアース電極１２ｂに電気的に接続され、第３のストリップライン２４は、第３の始端６６あるいは第３の始端６６の近傍位置（第３の接続位置６７）でビアホール７０を介してアース電極１２ｂに電気的に接続されている。

つまり、この第１の実施の形態に係る積層型誘電体フィルタ１０Ａは、入力側共振器及び出力側共振器を構成する各共振電極１６ａ、１６ｂ、１８ａ及び１８ｂの形成面と、アース電極１２ａ及び１２ｂの形成面とが互いに平行であり、且つ、フィルタ部２０の非平衡入力端子３４の形成面（第２の側面１４ｂ）と、変換部２８を構成する各ストリップライン２２、２４及び２６の形成面とが互いに直交した関係にある。

さらに、この第１の実施の形態では、誘電体基板１４を構成する複数の誘電体層として、任意に設定した異種材料による第１〜第１０の誘電体層Ｓ１〜Ｓ１０を使用し、これらの誘電体層を積層、焼成一体化するようにしている。

特に、フィルタ部２０の容量を形成する部分の誘電体層（第１〜第６の誘電体層Ｓ１〜Ｓ６）として高誘電率（例えばε＝２５）の誘電体層を使用し、変換部２８における誘電体層（第７〜第１０の誘電体層Ｓ７〜Ｓ１０）として低誘電率（例えばε＝７）の誘電体層を使用している。

このように、第１の実施の形態に係る積層型誘電体フィルタ１０Ａにおいては、誘電体基板１４内に、非平衡入力方式のフィルタ部２０と、第１〜第３のストリップライン２２、２４及び２６を有する変換部２８とを一体化するようにしたので、フィルタ部２０として小型化に有利な１／４波長の共振器にて構成することができ、１／２波長の共振器により構成された平衡型の積層型誘電体フィルタよりも小型化を図ることができる。

また、一体化することで、フィルタ部２０と変換部２８間の特性インピーダンスを特定の値（例えば５０オーム）に設定する必要がなくなり、両者間の特性インピーダンスを任意に決定することができるため、それぞれの設計の自由度を増すことができる。また、両者間の特性インピーダンスを低く設定することができることから、フィルタ部２０を形成しやすくなり、変換部２８を構成するストリップライン２２、２４及び２６の線幅を広げることができるため、変換部２８の損失も低減できるという効果がある。

特に、この第１の実施の形態では、フィルタ部２０の容量を形成する部分の誘電体層と、変換部２８の誘電体層とをそれぞれ異種材料にて構成し、フィルタ部２０の容量を形成する部分の誘電体層の誘電率を、変換部２８の誘電体層の誘電率よりも高くしたので、フィルタ部２０での電極面積の縮小化を図ることができると共に、変換部２８での浮遊結合を抑制することができる。

また、誘電体基板１４のうち、誘電体層の積層方向上部にフィルタ部２０を形成し、積層方向下部に変換部２８を形成するようにしたので、フィルタ部２０と変換部２８との間に、これらフィルタ部２０と変換部２８間のアイソレーションを目的とした内層アース電極３２を容易に形成することができ、特性の向上を図ることができる。また、フィルタ部２０と変換部２８を誘電体基板１４の上下に配置することで実装面積も低減する。

ところで、第２の出力側共振電極１８ｂと変換部２８とを直接接続するタップ構造とした場合、フィルタ部２０と変換部２８とが通過特性上の減衰域で不要なマッチングを起こし、減衰域で不要なピークが形成されることとなる。しかし、この第１の実施の形態では、第２の出力側共振電極１８ｂに対して出力容量電極５０を通じ、容量を介してフィルタ部２０と変換部２８とを接続するようにしたので、前記容量にて変換部２８の位相を変え、フィルタ部２０との不要マッチングを抑制することができる。しかも、接続電極５４をフィルタ部２０側（内層アース電極３２よりもフィルタ部２０寄り）に形成するようにしたので、通過特性において不要なピークは発生しなくなる。

また、第２及び第３のストリップライン２４及び２６は、第１及び第２の平衡出力端子３６ａ及び３６ｂを結ぶ線分の２等分線ｍを中心に線対称となるように形成するようにしたので、各平衡出力端子３６ａ及び３６ｂ同士の出力特性のバランスを良好にすることができる。

なお、この第１の実施の形態に係る積層型誘電体フィルタ１０Ａにおいては、変換部２８を構成する第１〜第３のストリップライン２２、２４及び２６において、非平衡入力端子３４との干渉を抑制するように、渦巻き状の形状に逃げ８０を設けるようにしている。この第１の実施の形態では、非平衡入力端子３４から一定の距離を保てるように一部屈曲させるようにしている。

ここで、１つの実験例を示す。この実験例は、比較例と実施例についての通過特性と反射特性をみたものである。

比較例は、非平衡型の積層型誘電体フィルタであり、具体的には、図３０の従来例に係る積層型誘電体フィルタ４００と同様の構成を有する。実施例は、上述した第１の実施の形態に係る積層型誘電体フィルタ１０Ａと同様の構成を有する。

実験結果を図３に示す。この図３において、実線Ａは比較例の通過特性を示し、破線Ｂは実施例の通過特性を示し、実線Ｃは比較例の反射特性を示し、破線Ｄは実施例の反射特性を示す。なお、比較例の特性は、バランを接続せずに測定した結果を示す。

この実験結果から、実施例は、比較例と比して減衰極が使用帯域に近接した位置にあり、通過帯域以外の信号を効率よく減衰でき、しかも、反射が低減されていることがわかる。比較例に別途バランを接続した場合は、さらに特性が劣化することは明らかであるが、実施例は、別途バランを接続する必要がないため、比較例よりも飛躍的に特性が向上していることがわかる。

次に、第１の実施の形態に係る積層型誘電体フィルタ１０Ａにおける変換部２８の出力インピーダンス、レベルバランス及び位相バランスの調整について図４の等価回路を参照しながら説明する。

図４の等価回路は、第１の実施の形態に係る積層型誘電体フィルタ１０Ａの変換部２８を示したものであり、第１のストリップライン２２は、第２のストリップライン２４に対応する部分（第１の部分２２ａ）と、第３のストリップライン２６に対応する部分（第２の部分２２ｂ）とが直列に接続されている。なお、第２の部分２２ｂの一端（終端６２）は開放端となっている。

また、ＧＮＤと第１の平衡出力端子３６ａ間に、第２のストリップライン２４が接続され、ＧＮＤと第２の平衡出力端子３６ｂ間に、第３のストリップライン２６が接続されている。

ここで、レベルバランスとは、第１及び第２の平衡出力端子３６ａ及び３６ｂから出力される信号レベル（絶対値）が同じであることを示し、位相バランスとは、第１及び第２の平衡出力端子３６ａ及び３６ｂから出力される信号の位相が互いに１８０°であることを示す。

先ず、レベルバランスは、第２及び第３のストリップライン２４及び２６の幅Ｗ３及びＷ４を適宜変更することで調整することができる。例えば、第１の平衡出力端子３６ａから出力される第１の信号レベルが第２の平衡出力端子３６ｂから出力される第２の信号レベルよりも低い場合、第２のストリップライン２４の幅Ｗ３を広くする、あるいは第３のストリップライン２６の幅Ｗ４を狭くすることで、前記第１の信号レベルが上昇、あるいは第２の信号レベルが低下し、レベルバランスを調整することができる。

これは、第１のストリップライン２２における第１の部分２２ａの幅Ｗ１あるいは第２の部分２２ｂの幅Ｗ２を適宜変更することによってもレベルバランスを調整することができる。図５Ａ及び図５Ｂに、第１のストリップライン２２における第１の部分２２ａの幅Ｗ１並びに第２のストリップライン２４の幅Ｗ３を狭くした例を示す。

このレベルバランス調整においては、第１及び第２の信号レベルの位相差が１８０°からずれるおそれがある。そこで、第１のストリップライン２２における第１の部分２２ａの電気的有効長さＬ１、第２の部分２２ｂの電気的有効長さＬ２、第２のストリップライン２４の電気的有効長さＬ３及び第３のストリップライン２６の電気的有効長さＬ４のうち、いずれか１以上の電気的有効長さを適宜変更することで位相バランスを調整することができる。

第１の部分２２ａの電気的有効長さＬ１を変更する場合は、第１のストリップライン２２上の第１の接続位置６１を適宜変更し、第２の部分２２ｂの電気的有効長さＬ２を変更する場合は、終端６２の位置を変えればよい。また、第２のストリップライン２４の電気的有効長さＬ３を変更する場合は、第２のストリップライン２４上の第２の接続位置６５を適宜変更し、第３のストリップライン２６の電気的有効長さＬ４を変更する場合は、第３のストリップライン２６上の第３の接続位置６７を適宜変更すればよい。

一方、変換部２８の出力インピーダンスは、上述の第１のストリップライン２２における第１及び第２の部分２２ａ及び２２ｂの幅Ｗ１及びＷ２、電気的有効長さＬ１及びＬ２、第２のストリップライン２４の幅Ｗ３、電気的有効長さＬ３、並びに第３のストリップライン２６の幅Ｗ４、電気的有効長さＬ４を適宜変更することでも容易に調整できるが、第１のストリップライン２２と第２のストリップライン２４及び第３のストリップライン２６との間に存在する第８の誘電体層Ｓ８の誘電率を変えることでも容易に調整することができる。

例えば図６に示すように、第８の誘電体層Ｓ８の誘電率をε１、第７の誘電体層Ｓ７及び第９の誘電体層Ｓ９の各誘電率をε２としたとき、ε１＜ε２に設定した場合、変換部２８の出力インピーダンスは高くなり、ε１＞ε２に設定した場合、出力インピーダンスは低くなる。

通常、図７に示すように、非平衡−平衡変換素子２００の出力インピーダンスは、該非平衡−平衡変換素子２００の入力インピーダンスの２倍となる。例えば、非平衡−平衡変換素子２００の入力インピーダンスが５０オームであれば、出力インピーダンスは１００オームとなる。ところが、非平衡−平衡変換素子２００の後段にＩＣ回路２０２を接続する場合を想定したとき、該ＩＣ回路２０２との整合において必要なインピーダンスが例えば５０オームである場合は、インピーダンス整合を満足せず、非平衡−平衡変換素子２００とＩＣ回路２０２間に新たにインピーダンス整合のための回路２０４が必要になる。

しかし、この第１の実施の形態に係る積層型誘電体フィルタ１０Ａでは、上述したように、変換部２８の入力インピーダンスが５０オームであったとしても、上述の各種パラメータを適宜設定することで、変換部２８の出力インピーダンスをＩＣ回路２０２の入力インピーダンスに容易に整合させることができ、図８に示すように、新たな整合回路の接続を不要とすることができ、変換部２８の出力段に直接ＩＣ回路２０２を接続することができる。これは、積層型誘電体フィルタ１０ＡとＩＣ回路を含めた回路構成の小型化につながる。

変換部２８の出力インピーダンスを調整する手法としては、上述の各種パラメータを設定するほかに、変換部２８の出力側に等価的にリアクタンス回路２０６（図９及び図１０参照）を接続させる方法がある。この方法は、フィルタ部２０を構成する複数の共振器の各共振周波数を異ならせることで実現させることができる。複数の共振器の各共振周波数を異ならせる方法としては、例えば図９に示すように、出力側共振電極１８の物理長さを入力側共振電極１６の物理長さよりも短くすることや、図１０に示すように、入力側共振電極１６の開放端部分の面積を出力側共振電極１８の開放端部分の面積よりも大きくすること等である。

これにより、例えばフィルタ部２０が単体であれば、各共振器での共振周波数を同等にするように等価的にリアクタンス回路が接続された形となるが、この第１の実施の形態では、フィルタ部２０と変換部２８とが一体となっているため、結果的に変換部２８の出力段に前記リアクタンス回路２０６が接続された形となる。このリアクタンス回路２０６が変換部２８の出力インピーダンスの調整に寄与する。

また、この第１の実施の形態においては、上述したように、フィルタ部２０と変換部２８が一体化されていることから、フィルタ部２０と変換部２８間の特性インピーダンスを特定の値（例えば５０オーム）に設定する必要がない。つまり、変換部２８の入力インピーダンスを５０オーム以外の値に設定することができる。例えば、図１１に示すように、フィルタ部２０における出力側共振電極１８（図２の例では、第２の出力側共振電極１８ｂ）と接続部３０における出力容量電極５０との間に形成された静電容量Ｃ１の値を適宜変更することで、変換部２８の入力インピーダンスを任意の値に調整することができる。

なお、図２に示すように、フィルタ部２０における前記出力側共振電極１８（１８ｂ）と接続部３０における接続電極５４とを直接ビアホール５２で接続した場合においては、図１２に示すように、出力側共振電極１８に対するビアホール５２の接続位置を適宜変更することで、変換部２８の入力インピーダンスを任意の値に調整することができる。

次に、第１の実施の形態に係る積層型誘電体フィルタ１０Ａの変形例について図１３〜図１６を参照しながら説明する。

この変形例に係る積層型誘電体フィルタ１０Ａａは、上述した第１の実施の形態に係る積層型誘電体フィルタ１０Ａとほぼ同様の構成を有するが、図１３の等価回路に示すように、変換部２８における第２及び第３のストリップライン２４及び２６にＤＣ電源が接続される点で異なる。

具体的には、先ず、図１４に示すように、誘電体基板１４の第３の側面１４ｃのうち、第１及び第２の平衡出力端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤＣ電極２１０が形成されている。

さらに、図１５に示すように、第１０の誘電体層Ｓ１０の下層に位置された第１１の誘電体層Ｓ１１の一主面に前記ＤＣ電極２１０に接続された内層ＤＣ電極２１２が形成されている。そして、第２のストリップライン２４における第２の接続位置６５と第３のストリップライン２６における第３の接続位置６７とがそれぞれビアホール６８及び７０を介して内層ＤＣ電極２１２に接続されている。この場合、第１０の誘電体層Ｓ１０の一主面に形成されたアース電極１２ｂには、前記ビアホール６８及び７０と絶縁を確保するための領域２１４及び２１６が形成されている。

これにより、図１３に示すように、第２及び第３のストリップライン２４及び２６の第２及び第３の接続位置６５及び６７を介してそれぞれＤＣ電源が接続され、さらに、第２及び第３のストリップライン２４及び２６とアース電極１２ｂ（ＧＮＤ）間に容量Ｃ２及びＣ３が形成されたものとなる。

ここで、積層型誘電体フィルタの利用形態の一例について説明する。一般に積層型誘電体フィルタを利用する場合には、例えば図１６に示すように、積層型誘電体フィルタ２２０の後段に非平衡−平衡変換素子２２２を接続し、さらにその後段にＩＣ回路２０２を接続する形態が多い。このような形態において、ＩＣ回路２０２に別途ＤＣ成分を供給するタイプのものがある。

通常、このような使用形態では、図１６に示すように、積層型誘電体フィルタ２２０とＩＣ回路２０２との間にＤＣ成分を供給するための専用回路２２４が必要になる。しかし、上述した図１３〜図１５に示す変形例に係る積層型誘電体フィルタ１０Ａａの変換部２８からは、ＤＣ成分に受信信号成分が重畳された平衡信号が出力されることになるため、前記専用回路２２４を接続する必要がない。そのため、積層型誘電体フィルタ１０ＡａとＩＣ回路２０２を含む回路構成の小型化を図ることができる。

次に、第２の実施の形態に係る積層型誘電体フィルタ１０Ｂについて図１７及び図１８を参照しながら説明する。

この第２の実施の形態に係る積層型誘電体フィルタ１０Ｂは、図１７に示すように、複数の誘電体層（Ｓ１〜Ｓ１２：図１８参照）が積層、焼成一体化され、且つ、両主面（第１の誘電体層Ｓ１の一主面及び第１２の誘電体層Ｓ１２の一主面）にそれぞれアース電極１２ａ及び１２ｂが形成された誘電体基板１４を有する。

そして、図１８に示すように、誘電体基板１４のうち、誘電体層Ｓ１〜Ｓ１２の積層方向左部にフィルタ部２０が形成され、積層方向右部に変換部２８が形成され、さらに、積層方向下部に接続部３０が形成されている。

また、図１７に示すように、誘電体基板１４の外周面のうち、第４の側面１４ｄには、その中央部分に非平衡入力端子３４が形成され、その両側にアース電極１２ｅが形成されている。第４の側面１４ｄの反対側の第１の側面１４ａには、第１及び第２の平衡出力端子３６ａ及び３６ｂが形成され、第２及び第３の側面１４ｂ及び１４ｃにはそれぞれアース電極１２ｄ及び１２ｆが形成されている。これら非平衡入力端子３４及び平衡出力端子３６ａ、３６ｂとアース電極（後述する内層アース電極を含む）との間には、それぞれ絶縁をとるための領域が確保されている。

先ず、フィルタ部２０は、図１８に示すように、第４の誘電体層Ｓ４の一主面に形成された１／４波長の入力側共振器を構成する入力側共振電極１６と、第８の誘電体層Ｓ８の一主面に形成された１／４波長の出力側共振器を構成する出力側共振電極１８とを有する。これら共振電極１６及び１８は、途中で屈曲されたＬ字状の形状を有し、各短絡端が第４の側面１４ｄ（図１７参照）のアース電極１２ｅに接続され、各開放端部分が中間部分よりも幅広に形成されている。

また、第２の誘電体層Ｓ２の一主面には、一端が非平衡入力端子３４に接続された入力電極９０が形成されている。この入力電極９０は第２及び第３の誘電体層Ｓ２及びＳ３間に形成されたビアホール９２を介して入力側共振電極１６に電気的に接続されるようになっている。

第３の誘電体層Ｓ３の一主面には、一端がアース電極１２ｅに接続され、第３の誘電体層Ｓ３を間に挟んで入力側共振電極１６の開放端部分と重なる内層アース電極９４が形成されている。

第５の誘電体層Ｓ５の一主面には、入力側共振電極１６と第４の誘電体層Ｓ４を間に挟んで重なり、結合調整電極４４を構成する第１の電極４４ａが形成され、さらに、一端がアース電極１２ｅに接続され、第４の誘電体層Ｓ４を間に挟んで入力側共振電極１６の開放端部分と重なる内層アース電極９６が形成されている。

第７の誘電体層Ｓ７の一主面には、出力側共振電極１８と第７の誘電体層Ｓ７を間に挟んで重なり、結合調整電極４４を構成する第２の電極４４ｂが形成され、さらに、一端がアース電極１２ｅに接続され、第７の誘電体層Ｓ７を間に挟んで出力側共振電極１８の開放端部分と重なる内層アース電極９８が形成されている。

第９の誘電体層Ｓ９の一主面には、一端がアース電極１２ｅに接続され、第８の誘電体層Ｓ８を間に挟んで出力側共振電極１８の開放端部分と重なる内層アース電極１００が形成されている。

なお、結合調整電極４４は、上述した第１及び第２の電極４４ａ及び４４ｂと、第５及び第６の誘電体層Ｓ５及びＳ６にかけて形成され、且つ、前記第１及び第２の電極４４ａ及び４４ｂを電気的に接続するビアホール４４ｃとで構成されている。

一方、変換部２８は、第３、第７及び第１０の誘電体層Ｓ３、Ｓ７及びＳ１０の各一主面に形成され、それぞれアース電極１２ｄ及び１２ｆに接続された内層アース電極１０２、１０４及び１０６と、第９、第８、第６及び第５の誘電体層Ｓ９、Ｓ８、Ｓ６及びＳ５の一主面に形成された第１〜第４のストリップライン２２、２４、２６及び１０８とを有する。

第９の誘電体層Ｓ９の一主面に形成された第１のストリップライン２２は、第１の始端６０から終端６２（誘電体基板１４の第１の側面１４ａに近接する箇所）にかけて渦巻き状に展開された形状を有する。第１のストリップライン２２のうち、前記第１の始端６０あるいは第１の始端６０の近傍位置（第１の接続位置６１）において、上述した接続電極５４の他端がビアホール１２０を介して電気的に接続されている。

第２のストリップライン２４は、前記第１のストリップライン２２の第１の始端６０に対応した位置に形成された第２の始端６４から第１の平衡出力端子３６ａに向かって渦巻き状に展開された形状を有する。第２のストリップライン２２のうち、前記第２の始端６４あるいは第２の始端６４の近傍位置（第２の接続位置６５）において、内層アース電極１０４がビアホール１１０を介して電気的に接続されている。

第３のストリップライン２６は、上述した第１のストリップライン２２の終端６２に対応する第３の始端６６から終端１１２にかけて渦巻き状に収束するような形状を有し、第１のストリップライン２２における終端６２と第３のストリップライン２６における第３の始端６６とは、第６〜第８の誘電体層Ｓ６〜Ｓ８にかけて形成されたビアホール１１４を通じて電気的に接続されている。

第４のストリップライン１０８は、前記第３のストリップライン２６の終端１１２に対応した位置に形成された第４の始端１１８から第２の平衡出力端子３６ｂに向かって渦巻き状に展開された形状を有する。第４のストリップライン１０８のうち、前記第４の始端１１８あるいは第４の始端１１８の近傍位置（第３の接続位置１１９）において、内層アース電極１０２とビアホール１１６を介して電気的に接続されている。

つまり、この変換部２８は、第１のストリップライン２２と第２のストリップライン２４による一方のカップリングラインと、第３のストリップライン２６と第４のストリップライン１０８による他方のカップリングラインとが内層アース電極１０４にて分離された形態となっている。

接続部３０は、第１０の誘電体層Ｓ１０の一主面に、出力側共振電極１８の中央部分と対向するように形成された出力容量電極５０と、第１１の誘電体層Ｓ１１の一主面に形成され、且つ、一端がビアホール５２を介して出力容量電極５０に接続され、他端がビアホール１２０を介して第１のストリップライン２２における第１の接続位置６１に接続された接続電極５４にて構成されている。なお、第１０の誘電体層Ｓ１０の一主面に形成された内層アース電極１０６には、前記ビアホール１２０と絶縁をとるための領域、すなわち、電極膜が形成されていない領域が確保されている。

この第２の実施の形態に係る積層型誘電体フィルタ１０Ｂにおいては、第１の実施の形態に係る積層型誘電体フィルタ１０Ａと同様に、小型化を有効に図ることができると共に、それぞれの設計の自由度を増すことができる。

フィルタ部２０と変換部２８とのアイソレーションがとれていないため、両者間の不要な結合のおそれがあるが、変換部２８において、第１及び第２のストリップライン２２及び２４による一方のカップリングラインと、第３及び第４のストリップライン２６及び１０８による他方のカップリングラインとを内層アース電極１０４にて分離する形態にしたため、カップリングライン同士での干渉を抑制することができ、変換部２８における入出力特性のバランスを良好にすることができる。

また、この第２の実施の形態に係る積層型誘電体フィルタ１０Ｂにおいても、第１の実施の形態に係る積層型誘電体フィルタ１０Ａと同様に、入力側共振器及び出力側共振器を構成する各共振電極１６及び１８の形成面と、アース電極１２ａ及び１２ｂの形成面とが互いに平行であり、且つ、フィルタ部２０の非平衡入力端子３４の形成面と、変換部２８を構成する各ストリップライン２２、２４、２６及び１０８の形成面とが互いに直交した関係にあるが、非平衡入力端子３４が各ストリップライン２２、２４、２６及び１０８から離れた位置に形成されるため、非平衡入力端子３４と各ストリップライン２２、２４、２６及び１０８との不要な干渉をなくすことができ、各ストリップライン２２、２４、２６及び１０８に図２に示すような逃げ８０を設ける必要がなくなる。これは、特性の向上につながる。

この第２の実施の形態に係る積層型誘電体フィルタ１０Ｂにおいても、第１〜第４のストリップライン２２、２４、２６及び１０８の幅や電気的有効長さ、並びに第３〜第９の誘電体層Ｓ３〜Ｓ９の誘電率を適宜変更することで、変換部２８の出力インピーダンス、レベルバランス及び位相バランスを調整することができる。

第１のストリップライン２２の電気的有効長さを変更する場合は、第１のストリップライン２２上の第１の接続位置６１を適宜変更することで容易に実現でき、第２のストリップライン２４の電気的有効長さを変更する場合は、第２の接続位置６５を適宜変更することで容易に実現できる。

また、第３のストリップライン２６の電気的有効長さを変更する場合は、第３のストリップライン２６の終端１１２の位置を変えることで容易に実現でき、第４のストリップライン１０８の電気的有効長さを変更する場合は、第４のストリップライン１０８上の第３の接続位置１１９を適宜変更することで容易に実現できる。

また、例えば図１９に示すように、第５及び第８の誘電体層Ｓ５及びＳ８の誘電率をε１、第３、第４、第６、第７及び第９の誘電体層Ｓ３、Ｓ４、Ｓ６、Ｓ７及びＳ９の各誘電率をε２としたとき、ε１＜ε２に設定した場合、変換部２８の出力インピーダンスは高くなり、ε１＞ε２に設定した場合、出力インピーダンスは低くなる。

また、この第２の実施の形態においても、変換部２８の出力段に等価的にリアクタンス回路を接続した形態にすることができ、変換部２８の出力インピーダンスを適宜変更することができる。また、変換部２８の入力インピーダンスを任意の値に調整することができる。

次に、この第２の実施の形態に係る積層型誘電体フィルタ１０Ｂの変形例について図２０及び図２１を参照しながら説明する。

この変形例に係る積層型誘電体フィルタ１０Ｂａは、上述した第２の実施の形態に係る積層型誘電体フィルタ１０Ｂとほぼ同様の構成を有するが、以下の点で異なる。

すなわち、図２０に示すように、誘電体基板１４の第１の側面１４ａのうち、第１及び第２の平衡出力端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤＣ電極２１０が形成されている。

さらに、図２１に示すように、第６の誘電体層Ｓ６と第７の誘電体層Ｓ７との間に新たに積層された第２０の誘電体層Ｓ２０の一主面に前記ＤＣ電極２１０に接続された第１の内層ＤＣ電極２３０が形成され、第２の誘電体層Ｓ２と第３の誘電体層Ｓ３との間に新たに積層された第２１の誘電体層Ｓ２１の一主面に前記ＤＣ電極２１０に接続された第２の内層ＤＣ電極２３２が形成されている。

そして、第２のストリップライン２４における第２の接続位置６５がビアホール１１０を介して第１の内層ＤＣ電極２３０に接続され、第４のストリップライン１０８における第３の接続位置１１９がビアホール１１６を介して第２の内層ＤＣ電極２３２に接続されている。この場合、第７の誘電体層Ｓ７及び第３の誘電体層Ｓ３の各一主面に形成された内層アース電極１０４及び１０２には、各ビアホール１１０及び１１６と絶縁を確保するための領域２３４及び２３６が形成されている。

この変形例に係る積層型誘電体フィルタ１０Ｂａにおいては、積層型誘電体フィルタ１０Ｂａの後段に別途ＤＣ成分を供給するタイプのＩＣ回路を接続する場合において、変換部２８からは、ＤＣ成分に受信信号成分が重畳された平衡信号が出力されることになるため、ＩＣ回路２０２にＤＣ成分を供給するための専用回路を接続する必要がない。その結果、積層型誘電体フィルタ１０ＢａとＩＣ回路２０２を含む回路構成の小型化を図ることができる。

次に、第３の実施の形態に係る積層型誘電体フィルタ１０Ｃについて図２２及び図２３を参照しながら説明する。

この第３の実施の形態に係る積層型誘電体フィルタ１０Ｃは、図２２に示すように、複数の誘電体層（Ｓ１〜Ｓ１５：図２３参照）が積層、焼成一体化され、且つ、両主面にそれぞれアース電極１２ａ及び１２ｂが形成された誘電体基板１４を有する。特に、この第３の実施の形態では、第１〜第１５の誘電体層Ｓ１〜Ｓ１５の各一主面とアース電極１２ａ及び１２ｂの形成面とが直交した関係にある。

そして、図２３に示すように、誘電体基板１４のうち、誘電体層Ｓ１〜Ｓ１５の積層方向前半部分にフィルタ部２０が形成され、積層方向後半部分に変換部２８が形成され、積層方向中央部分に、接続部３０が形成されている。

また、図２２に示すように、誘電体基板１４の外周面のうち、第２の側面１４ｂには、その中央部分に非平衡入力端子３４が形成され、第４の側面１４ｄには、第１の平衡出力端子３６ａが形成され、第１の側面１４ａには、第２の平衡出力端子３６ｂが形成されている。さらに、非平衡入力端子３４及び各平衡出力端子３６ａ、３６ｂとアース電極（内層アース電極を含む）との間には、それぞれ絶縁をとるための領域が確保されている。

先ず、フィルタ部２０は、図２３に示すように、第４の誘電体層Ｓ４の一主面に形成された１／４波長の入力側共振器を構成する入力側共振電極１６と、第７の誘電体層Ｓ７の一主面に形成された１／４波長の出力側共振器を構成する出力側共振電極１８とを有する。これら共振電極１６及び１８の開放端部分は中間部分よりも幅広に形成され、短絡端部分は、上下のアース電極１２ａ及び１２ｂ（図２２参照）に接続されるように二股に分かれた形状となっている。

また、第２の誘電体層Ｓ２の一主面には入力電極９０が形成されている。この入力電極９０は、第１の誘電体層Ｓ１に形成されたビアホール１３０を介して非平衡入力端子３４に電気的に接続され、第２及び第３の誘電体層Ｓ２及びＳ３にかけて形成されたビアホール９２を介して入力側共振電極１６に電気的に接続されている。なお、この入力電極９０は、インピーダンス調整用の電極であり、この例では５０オームに調整するようにしている。

第３の誘電体層Ｓ３の一主面には、両端がそれぞれアース電極１２ａ及び１２ｂに接続され、第３の誘電体層Ｓ３を間に挟んで入力側共振電極１６の開放端部分と重なる内層アース電極９４が形成されている。

第５の誘電体層Ｓ５の一主面には、入力側共振電極１６と第４の誘電体層Ｓ４を間に挟んで重なり、結合調整電極４４を構成する第１の電極４４ａが形成され、さらに、両端がそれぞれアース電極１２ａ及び１２ｂに接続され、第４の誘電体層Ｓ４を間に挟んで入力側共振電極１６の開放端部分と重なる内層アース電極９６が形成されている。

第６の誘電体層Ｓ６の一主面には、出力側共振電極１８と第６の誘電体層Ｓ６を間に挟んで重なり、結合調整電極４４を構成する第２の電極４４ｂが形成され、さらに、両端がそれぞれアース電極１２ａ及び１２ｂに接続され、第６の誘電体層Ｓ６を間に挟んで出力側共振電極１８の開放端部分と重なる内層アース電極９８が形成されている。

なお、結合調整電極４４は、上述した第１及び第２の電極４４ａ及び４４ｂと、第５の誘電体層Ｓ５に形成され、且つ、前記第１及び第２の電極４４ａ及び４４ｂを電気的に接続するビアホール４４ｃとで構成されている。

第８の誘電体層Ｓ８の一主面には、両端がそれぞれアース電極１２ａ及び１２ｂに接続され、第７の誘電体層Ｓ７を間に挟んで出力側共振電極１８の開放端部分と重なる内層アース電極１００が形成され、さらに、出力側共振電極１８の中央部分に対して第７の誘電体層Ｓ７を間に挟んで重なり、且つ、一端が変換部２８に接続されたＬ字状の接続電極５４が形成されている。この接続電極５４は、出力容量電極５０を兼ねた機能を有し、該接続電極５４にて接続部３０が構成されている。

また、第９の誘電体層Ｓ９の一主面には、それぞれアース電極１２ａ及び１２ｂに接続され、フィルタ部２０と変換部２８とのアイソレーションを目的とした内層アース電極３２が形成されている。

一方、変換部２８は、第１２及び第１５の誘電体層Ｓ１２及びＳ１５の各一主面に形成され、それぞれアース電極１２ａ及び１２ｂに接続された内層アース電極１０４及び１３２と、第１０、第１１、第１３及び第１４の誘電体層Ｓ１０、Ｓ１１、Ｓ１３及びＳ１４の各一主面に形成された第１〜第４のストリップライン２２、２４、２６及び１０８とを有する。

第１０の誘電体層Ｓ１０の一主面に形成された第１のストリップライン２２は、誘電体基板１４の下面に近接する位置に形成された第１の始端６０から終端６２（第１０の誘電体層Ｓ１０のほぼ中央部分）にかけて渦巻き状に収束された形状を有する。第１のストリップライン２２のうち、前記第１の始端６０あるいは第１の始端６０の近傍位置（第１の接続位置６１）において、上述した接続電極５４の他端がビアホール１２０を介して電気的に接続されている。

第２のストリップライン２４は、第１１の誘電体層Ｓ１１のほぼ中央部分に形成された第２の始端６４から第１の平衡出力端子３６ａに向かって渦巻き状に展開された形状を有する。第２のストリップライン２２のうち、前記第２の始端６４あるいは第２の始端６４の近傍位置（第２の接続位置６５）において、内層アース電極１０４がビアホール１１０を介して電気的に接続されている。

第３のストリップライン２６は、上述した第１のストリップライン２２の終端に対応する第３の始端６６から終端１１２（誘電体基板１４の下面に近接する位置に形成されている）に向かって渦巻き状に展開された形状を有し、前記第１の始端６２と第３の始端６６とは、第１０〜第１２の誘電体層Ｓ１０〜Ｓ１２にかけて形成されたビアホール１１４を通じて電気的に接続されている。なお、第１２の誘電体層Ｓ１２の一主面に形成された内層アース電極１０４には、前記ビアホール１１４と絶縁をとるための領域、すなわち、電極膜が形成されていない領域が確保されている。

第４のストリップライン１０８は、第１４の誘電体層Ｓ１４のほぼ中央部分に形成された第４の始端１１８から第２の平衡出力端子３６ｂに向かって渦巻き状に展開された形状を有する。第４のストリップライン１０８のうち、前記第４の始端１１８あるいは第４の始端１１８の近傍位置（第３の接続位置１１９）において、内層アース電極１３２とビアホール１１６を介して電気的に接続されている。

つまり、この変換部２８においても、上述した第２の実施の形態に係る積層型誘電体フィルタ１０Ｂの変換部２８と同様に、第１及び第２のストリップライン２２及び２４による一方のカップリングラインと、第３及び第４のストリップライン２６及び１０８による他方のカップリングラインとが内層アース電極１０４にて分離された形態となっている。

また、この第３の実施の形態においても、第１の実施の形態と同様に、誘電体基板１４を構成する複数の誘電体層として、任意に設定した異種材料による第１〜第１５の誘電体層Ｓ１〜Ｓ１５を使用し、これらの誘電体層Ｓ１〜Ｓ１５を積層、焼成一体化するようにしている。

特に、フィルタ部２０の容量を形成する部分の誘電体層（第１〜第８の誘電体層Ｓ１〜Ｓ８）として高誘電率（例えばε＝２５）の誘電体層を使用し、変換部２８における誘電体層（第９〜第１５の誘電体層Ｓ９〜Ｓ１５）として高誘電率（例えばε＝７）の誘電体層を使用している。

この第３の実施の形態に係る積層型誘電体フィルタ１０Ｃにおいては、第１の実施の形態に係る積層型誘電体フィルタ１０Ａと同様に、小型化を有効に図ることができると共に、それぞれの設計の自由度を増すことができる。しかも、フィルタ部２０と変換部２８とのアイソレーションが内層アース電極３２によって確保されているため、両者間の不要な結合を有効に防止することができる。

また、変換部２８において、第１及び第２のストリップライン２２及び２４による一方のカップリングラインと、第３及び第４のストリップライン２６及び１０８による他方のカップリングラインとを内層アース電極１０４にて分離する形態にしたため、カップリングライン同士での干渉を抑制することができ、変換部２８における出力特性のバランスを良好にすることができる。

さらに、この第３の実施の形態に係る積層型誘電体フィルタ１０Ｃにおいては、入力側共振器及び出力側共振器を構成する各共振電極１６及び１８の形成面と、アース電極１２ａ及び１２ｂの形成面とが互いに直交しており、また、フィルタ部２０の非平衡入力端子３４の形成面と、変換部２８を構成する各ストリップライン２２、２４、２６及び１０８の形成面とが互いに平行な関係にあるため、非平衡入力端子３４と各ストリップライン２２、２４、２６及び１０８とを離れた位置に形成することが可能となり、非平衡入力端子３４と各ストリップライン２２、２４、２６及び１０８との不要な干渉をなくすことができる。

また、フィルタ部２０の容量を形成する部分の誘電体層の誘電率を、変換部２８の誘電体層の誘電率よりも高くしたので、フィルタ部２０での電極面積の縮小化を図ることができると共に、変換部２８での浮遊結合を抑制することができる。

この第３の実施の形態に係る積層型誘電体フィルタ１０Ｃにおいても、第１〜第４のストリップライン２２、２４、２６及び１０８の幅や電気的有効長さ、並びに第９〜第１５の誘電体層Ｓ９〜Ｓ１５の誘電率を適宜変更することで、変換部２８の出力インピーダンス、レベルバランス及び位相バランスを調整することができる。

また、この第３の実施の形態においても、変換部２８の出力段に等価的にリアクタンス回路を接続した形態にすることができ、変換部２８の出力インピーダンスを適宜変更することができる。また、変換部２８の入力インピーダンスを任意の値に調整することができる。

次に、この第３の実施の形態に係る積層型誘電体フィルタ１０Ｃの変形例について図２４及び図２５を参照しながら説明する。

この変形例に係る積層型誘電体フィルタ１０Ｃａは、上述した第３の実施の形態に係る積層型誘電体フィルタ１０Ｃとほぼ同様の構成を有するが、以下の点で異なる。

すなわち、図２４に示すように、誘電体基板１４の第３の側面１４ｃのうち、第１及び第２の平衡出力端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤＣ電極２１０が形成されている。

さらに、図２５に示すように、第１５の誘電体層Ｓ１５の次に位置された第１６の誘電体層Ｓ１６の一主面に前記ＤＣ電極２１０に接続された内層ＤＣ電極２４０が形成されている。そして、第２のストリップライン２４における第２の接続位置６５と第４のストリップライン１０８における第３の接続位置１１９とがそれぞれビアホール１１０及び１１６を介して内層ＤＣ電極２４０に接続されている。この場合、第１２の誘電体層Ｓ１２の一主面に形成された内層アース電極１０４には、前記ビアホール１１０と絶縁を確保するための領域２４２が形成され、第１５の誘電体層Ｓ１５の一主面に形成された内層アース電極１３２には、前記ビアホール１１６と絶縁を確保するための領域２４４が形成されている。

この変形例に係る積層型誘電体フィルタ１０Ｃａにおいても、積層型誘電体フィルタ１０Ｃａの後段に別途ＤＣ成分を供給するタイプのＩＣ回路２０２を接続する場合において、ＩＣ回路２０２にＤＣ成分を供給するための専用回路を接続する必要がない。その結果、積層型誘電体フィルタとＩＣ回路を含む回路構成の小型化を図ることができる。

次に、第４の実施の形態に係る積層型誘電体フィルタ１０Ｄについて図２６及び図２７を参照しながら説明する。

この第４の実施の形態に係る積層型誘電体フィルタ１０Ｄは、上述した第１〜第３の実施の形態に係る積層型誘電体フィルタ１０Ａ〜１０Ｃとは異なり、平衡入力方式で、且つ、平衡出力方式の構成を有する。

具体的には、この第４の実施の形態に係る積層型誘電体フィルタ１０Ｄは、図２６に示すように、複数の誘電体層（Ｓ１〜Ｓ１５：図２７参照）が積層、焼成一体化され、且つ、両主面（第１の誘電体層Ｓ１の一主面及び第１５の誘電体層Ｓ１５の一主面）にそれぞれアース電極１２ａ及び１２ｂが形成された誘電体基板１４を有する。

そして、図２７に示すように、誘電体基板１４のうち、誘電体層Ｓ１〜Ｓ１５の積層方向上部に例えば入力側変換部２８Ａが形成され、積層方向下部に出力側変換部２８Ｂが形成され、さらに、積層方向中央部にフィルタ部２０が形成されている。また、入力側変換部２８Ａとフィルタ部２０との間には入力側接続部３０Ａが形成され、出力側変換部２８Ｂとフィルタ部２０との間には出力側接続部３０Ｂが形成されている。つまり、この第４の実施の形態に係る積層型誘電体フィルタ１０Ｄは、第１の実施の形態に係る積層型誘電体フィルタ１０Ａに入力側変換部２８Ａ及び入力側接続部３０Ａが追加された構成を有する。

従って、第１の実施の形態に係る積層型誘電体フィルタ１０Ａと対応する構成部材には同じ符号を付してその重複説明を省略する。また、入力側変換部２８Ａ及び出力側変換部２８Ｂ並びに入力側接続部３０Ａ及び出力側接続部３０Ｂの各構成部材には、入力側の符号にＡを付し、出力側の符号にＢを付して、これら変換部２８Ａ、２８Ｂ並びに接続部３０Ａ、３０Ｂの重複説明を省略する。

この第４の実施の形態では、フィルタ部２０の上方に入力側変換部２８Ａが配置されることから、第１の入力側共振電極１６ａ及び第１の出力側共振電極１８ａが形成された第７の誘電体層Ｓ７と、第２の入力側共振電極１６ｂ及び第２の出力側共振電極１８ｂが形成された第９の誘電体層Ｓ９との間に配置された第８の誘電体層の一主面に結合調整電極４４を形成するようにしている。

また、第１及び第２の入力側共振電極１６ａ及び１６ｂ間には、各開放端部分を電気的に接続するビアホール１５０が形成され、第１及び第２の出力側共振電極１８ａ及び１８ｂ間には、各開放端部分を電気的に接続するビアホール１５２が形成されている。

また、図２６に示すように、誘電体基板１４の外周面のうち、第２の側面１４ｂには、中央部分にアース電極１２ｄが形成され、その両側に第１及び第２の平衡入力端子３４ａ及び３４ｂが形成されている。第３の側面１４ｃには、中央部分にアース電極１２ｆが形成され、その両側に第１及び第２の平衡出力端子３６ａ及び３６ｂが形成されている。なお、第１及び第４の側面１４ａ及び１４ｄにはそれぞれアース電極１２ｃ及び１２ｅが形成されている。これら平衡入力端子３４ａ、３４ｂ及び平衡出力端子３６ａ、３６ｂとアース電極（内層アース電極を含む）との間には、それぞれ絶縁をとるための領域が確保されている。

この第４の実施の形態に係る積層型誘電体フィルタ１０Ｄにおいては、１／４波長の共振器を用いた平衡入出力方式の積層型誘電体フィルタを容易に作製することができると共に、該積層型誘電体フィルタの小型化をも図ることができる。

この第４の実施の形態に係る積層型誘電体フィルタ１０Ｄにおいても、出力側変換部２８Ｂにおける第１のストリップライン２２Ｂの第１の部分２２Ｂａ及び第２の部分２２Ｂｂ、第２のストリップライン２４Ｂ及び第３のストリップライン２６Ｂの各幅や電気的有効長さ、並びに第１２〜第１４の誘電体層Ｓ１２〜Ｓ１４の誘電率を適宜変更することで、出力側変換部２８Ｂの出力インピーダンス、レベルバランス及び位相バランスを調整することができる。

また、この第４の実施の形態においても、出力側変換部２８Ｂの出力段に等価的にリアクタンス回路を接続した形態にすることができ、出力側変換部２８Ｂの出力インピーダンスを適宜変更することができる。また、出力側変換部２８Ｂの入力インピーダンスを任意の値に調整することができる。

次に、第４の実施の形態に係る積層型誘電体フィルタ１０Ｄの変形例について図２８及び図２９を参照しながら説明する。

この変形例に係る積層型誘電体フィルタ１０Ｄａは、上述した第４の実施の形態に係る積層型誘電体フィルタ１０Ｄとほぼ同様の構成を有するが、以下の点で異なる。すなわち、図２８に示すように、誘電体基板１４の第３の側面１４ｃのうち、第１及び第２の平衡出力端子３６ａ及び３６ｂの間に、ＤＣ電源に接続されるＤＣ電極２１０が形成されている。

さらに、図２９に示すように、第１５の誘電体層Ｓ１５の下層に位置された第１６の誘電体層Ｓ１６の一主面に前記ＤＣ電極２１０に接続された内層ＤＣ電極２５０が形成されている。そして、第２のストリップライン２４Ｂにおける第２の接続位置６５Ｂと第３のストリップライン２６Ｂにおける第３の接続位置６７Ｂとがそれぞれビアホール６８Ｂ及び７０Ｂを介して内層ＤＣ電極２５０に接続されている。この場合、第１０の誘電体層Ｓ１０の一主面に形成されたアース電極１２ｂには、前記ビアホール６８Ｂ及び７０Ｂと絶縁を確保するための領域２５２及び２５４が形成されている。

この変形例に係る積層型誘電体フィルタ１０Ｄａにおいては、積層型誘電体フィルタ１０Ｄａの後段に別途ＤＣ成分を供給するタイプのＩＣ回路２０２を接続する場合において、ＩＣ回路２０２にＤＣ成分を供給するための専用回路を接続する必要がない。その結果、積層型誘電体フィルタ１０ＤａとＩＣ回路２０２を含む回路構成の小型化を図ることができる。

なお、この発明に係る積層型誘電体フィルタは、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

第１の実施の形態に係る積層型誘電体フィルタを示す斜視図である。 第１の実施の形態に係る積層型誘電体フィルタを示す分解斜視図である。 比較例と実施例の通過特性と反射特性を示す図である。 第１の実施の形態に係る積層型誘電体フィルタにおける変換部の等価回路を示す図である。 図５Ａは第１のストリップラインにおいて第１の部分の幅を狭くした例を示す説明図であり、図５Ｂは第２及び第３のストリップラインのうち、第２のストリップラインの幅を狭くした例を示す説明図である。 変換部における積層された誘電体層の各誘電率の関係を示す説明図である。 非平衡−平衡変換素子の後段にＩＣ回路を接続した場合の利用形態を示す回路図である。 第１の実施の形態に係る積層型誘電体フィルタの後段にＩＣ回路を接続した場合の利用形態を示す回路図である。 変換部の出力側に等価的にリアクタンス回路を接続させる一例を示す回路図である。 変換部の出力側に等価的にリアクタンス回路を接続させる他の例を示す回路図である。 変換部の入力インピーダンスを調整する方法の一例を示す回路図である。 変換部の入力インピーダンスを調整する方法の他の例を示す回路図である。 第１の実施の形態に係る積層型誘電体フィルタの変形例における変換部の等価回路を示す図である。 第１の実施の形態に係る積層型誘電体フィルタの変形例を示す斜視図である。 第１の実施の形態に係る積層型誘電体フィルタの変形例を示す分解斜視図である。 一般的な積層型誘電体フィルタの利用形態を示す説明図である。 第２の実施の形態に係る積層型誘電体フィルタを示す斜視図である。 第２の実施の形態に係る積層型誘電体フィルタを示す分解斜視図である。 変換部における積層された誘電体層の各誘電率の関係を示す説明図である。 第２の実施の形態に係る積層型誘電体フィルタの変形例を示す斜視図である。 第２の実施の形態に係る積層型誘電体フィルタの変形例を示す分解斜視図である。 第３の実施の形態に係る積層型誘電体フィルタを示す斜視図である。 第３の実施の形態に係る積層型誘電体フィルタを示す分解斜視図である。 第３の実施の形態に係る積層型誘電体フィルタの変形例を示す斜視図である。 第３の実施の形態に係る積層型誘電体フィルタの変形例を示す分解斜視図である。 第４の実施の形態に係る積層型誘電体フィルタを示す斜視図である。 第４の実施の形態に係る積層型誘電体フィルタを示す分解斜視図である。 第４の実施の形態に係る積層型誘電体フィルタの変形例を示す斜視図である。 第４の実施の形態に係る積層型誘電体フィルタの変形例を示す分解斜視図である。 従来例に係る積層型誘電体フィルタを示す分解斜視図である。

符号の説明

１０Ａ、１０Ａａ、１０Ｂ、１０Ｂａ、１０Ｃ、１０Ｃａ、１０Ｄ、１０Ｄａ…積層型誘電体フィルタ
１２ａ〜１２ｆ…アース電極 １４…誘電体基板
２０…フィルタ部 ２２…第１のストリップライン
２４…第２のストリップライン ２６…第３のストリップライン
２８、２８Ａ、２８Ｂ…変換部 ３０、３０Ａ、３０Ｂ…接続部
３２、４０、４２、４６、４８、９４、９６、９８、１００、１０２、１０４、１０６、１３２…内層アース電極
３４…非平衡入力端子 ３６ａ…第１の平衡出力端子
３６ｂ…第２の平衡出力端子 ５０…出力容量電極
５４…接続電極 １０８…第４のストリップライン

Claims (10)

1. 複数の誘電体層が積層されて構成された誘電体基板内に、複数の共振器を有する非平衡入出力方式のフィルタ部と、ストリップラインを有する非平衡−平衡変換部とが一体化され、インピーダンス整合回路を介在させることなく、ＩＣ回路と接続される積層型誘電体フィルタにおいて、
   前記フィルタ部の入力側及び／又は出力側に前記非平衡−平衡変換部が接続部を通じて接続され、
   前記誘電体基板内に内層アース電極を有し、
   前記接続部は、前記非平衡−平衡変換部に対し、前記内層アース電極を隔てて形成され、且つ、前記非平衡−平衡変換部の非平衡入出力部と電気的に接続され、
   前記誘電体基板の表面にＤＣ電源に接続されるＤＣ電極が形成され、
   前記非平衡−平衡変換部は、
   誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、
   誘電体層の一主面に形成され、且つ、一端部が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第２のストリップラインと、
   誘電体層の一主面に形成され、且つ、一端部が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第３のストリップラインとを有することを特徴とする積層型誘電体フィルタ。
2. 請求項１記載の積層型誘電体フィルタにおいて、
   前記フィルタ部と前記非平衡−平衡変換部とが５０オーム以外のインピーダンスで接続されていることを特徴とする積層型誘電体フィルタ。
3. 請求項１記載の積層型誘電体フィルタにおいて、
   前記誘電体基板内に内層アース電極を有し、
   前記第２及び第３のストリップライン上の各任意の位置は、それぞれビアホールを介して、且つ、前記内層アース電極を隔てて前記ＤＣ電極に接続されていることを特徴とする積層型誘電体フィルタ。
4. 請求項３記載の積層型誘電体フィルタにおいて、
   前記誘電体基板内に前記ＤＣ電極に接続された内層ＤＣ電極を有し、
   第２及び第３のストリップライン上の各任意の位置は、それぞれ前記ビアホールを介して前記内層ＤＣ電極に接続されていることを特徴とする積層型誘電体フィルタ。
5. 請求項１〜４のいずれか１項に記載の積層型誘電体フィルタにおいて、
   前記第１のストリップラインにおける前記第２のストリップラインに対応する第１の部分の幅、該第１の部分の長さ、前記第１のストリップラインにおける前記第３のストリップラインに対応する第２の部分の幅、該第２の部分の長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの電気的有効長さ並びに前記第１のストリップラインと前記第２及び第３のストリップラインとの間における誘電体層の誘電率が、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスに応じて設定されていることを特徴とする積層型誘電体フィルタ。
6. 複数の誘電体層が積層されて構成された誘電体基板内に、複数の共振器を有する非平衡入出力方式のフィルタ部と、ストリップラインを有する非平衡−平衡変換部とが一体化され、インピーダンス整合回路を介在させることなく、ＩＣ回路と接続される積層型誘電体フィルタにおいて、
   前記フィルタ部の入力側及び／又は出力側に前記非平衡−平衡変換部が接続部を通じて接続され、
   前記誘電体基板内に内層アース電極を有し、
   前記接続部は、前記非平衡−平衡変換部に対し、前記内層アース電極を隔てて形成され、且つ、前記非平衡−平衡変換部の非平衡入出力部と電気的に接続され、
   前記誘電体基板の表面にＤＣ電源に接続されるＤＣ電極が形成され、
   前記非平衡−平衡変換部は、
   誘電体層の一主面に形成され、一端が前記非平衡入出力部を構成する第１のストリップラインと、
   誘電体層の一主面に形成され、且つ、一端が一方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第２のストリップラインと、
   誘電体層の一主面に形成され、一端が前記第１のストリップラインの他端と接続された第３のストリップラインと、
   誘電体層の一主面に形成され、且つ、一端が他方の平衡入出力端子に接続され、ライン上の任意の位置で前記ＤＣ電極に接続された第４のストリップラインとを有することを特徴とする積層型誘電体フィルタ。
7. 請求項６記載の積層型誘電体フィルタにおいて、
   前記誘電体基板内に内層アース電極を有し、
   前記第２及び第４のストリップライン上の各任意の位置は、それぞれビアホールを介して、且つ、前記内層アース電極を隔てて前記ＤＣ電極に接続されていることを特徴とする積層型誘電体フィルタ。
8. 請求項７記載の積層型誘電体フィルタにおいて、
   前記誘電体基板内に前記ＤＣ電極に接続された内層ＤＣ電極を有し、
   前記第２及び第４のストリップライン上の各任意の位置は、それぞれ前記ビアホールを介して前記内層ＤＣ電極に接続されていることを特徴とする積層型誘電体フィルタ。
9. 請求項６〜８のいずれか１項に記載の積層型誘電体フィルタにおいて、
   前記第１のストリップラインの幅、該第１のストリップラインの長さ、前記第２のストリップラインの幅、該第２のストリップラインの電気的有効長さ、前記第３のストリップラインの幅、該第３のストリップラインの長さ、前記第４のストリップラインの幅、該第４のストリップラインの電気的有効長さ並びに前記第１のストリップラインから第４のストリップライン間における１以上の誘電体層の誘電率が、前記非平衡−平衡変換部の出力インピーダンス、レベルバランス、位相バランスに応じて設定されていることを特徴とする積層型誘電体フィルタ。
10. 請求項１〜９のいずれか１項に記載の積層型誘電体フィルタにおいて、
    前記フィルタ部を構成する複数の共振器の各共振周波数が異なることを特徴とする積層型誘電体フィルタ。

Images