以下、本発明に係る積層型誘電体フィルタのいくつかの実施の形態例を図1〜図29を参照しながら説明する。なお、この実施の形態では、入力側を非平衡型、出力側を平衡型とした場合を主体に説明する。もちろん、この逆の形態も適用できる。
先ず、第1の実施の形態に係る積層型誘電体フィルタ10Aは、図1に示すように、複数の誘電体層(S1〜S10:図2参照)が積層、焼成一体化され、且つ、両主面(第1の誘電体層S1の一主面及び第10の誘電体層S10の一主面)にそれぞれアース電極12a及び12bが形成された誘電体基板14を有する。
誘電体基板14内には、図2に示すように、2つの1/4波長の共振器(入力側共振器並びに出力側共振器)を構成する第1及び第2の入力側共振電極16a及び16b並びに第1及び第2の出力側共振電極18a及び18bを有するフィルタ部20と、複数のストリップライン22、24及び26を有する非平衡−平衡変換部(以下、便宜的に変換部28と記す)と、これらフィルタ部20と変換部28とを接続するための接続部30が形成されている。この例では、積層方向に並ぶ第1及び第2の入力側共振電極16a及び16bにて1つの入力側共振器が構成され、積層方向に並ぶ第1及び第2の出力側共振電極18a及び18bにて1つの出力側共振器が構成されている。
また、誘電体基板14は、図2に示すように、上から順に、第1の誘電体層S1〜第10の誘電体層S10が積み重ねられて構成されている。これら第1〜第10の誘電体層S1〜S10は1枚あるいは複数枚の層にて構成される。
フィルタ部20と変換部28は、誘電体基板14上、誘電体層S1〜S10の積層方向上下に分離された領域にそれぞれ形成されている。例えば、図2上、積層方向上部にフィルタ部20が形成され、積層方向下部に変換部28が形成され、両者間に接続部30が形成されている。
つまり、第2の誘電体層S2から第5の誘電体層S5にかけてフィルタ部20が形成され、第8及び第9の誘電体層S8及びS9に変換部28が形成され、第5及び第6の誘電体層S5及びS6に接続部30が形成されている。さらに、この誘電体基板14内には、フィルタ部20と変換部28とのアイソレーションを目的とした内層アース電極32が形成されている。
第1及び第2の入力側共振電極16a及び16b並びに第1及び第2の出力側共振電極18a及び18bは、それぞれ2つの1/4波長の共振器を構成することから、例えば図1に示すように、各共振電極16a、16b、18a及び18bの短絡端が、誘電体基板14の第1の側面14aに形成されたアース電極12cに接続された形態となっている。
また、この積層型誘電体フィルタ10Aにおいては、図1に示すように、誘電体基板14の外周面のうち、第2の側面14bには、その中央部分に非平衡入力端子34が形成され、その両側にアース電極12dが形成されている。また、この第2の側面14bの反対側の第3の側面14cには、第1及び第2の平衡出力端子36a及び36bが形成されている。これら非平衡入力端子34及び平衡出力端子36a、36bとアース電極(内層アース電極を含む)との間には、それぞれ絶縁をとるための領域が確保されている。
そして、図2に示すように、第3の誘電体層S3の一主面には、第1の入力側共振電極16a及び第1の出力側共振電極18aが形成され、そのうち、第1の入力側共振電極16aの開放端近傍と非平衡入力端子34(図1参照)との間に第1のリード電極38が形成されている。
第4の誘電体層S4の一主面には、第2の入力側共振電極16b及び第2の出力側共振電極18bが形成され、そのうち、第2の入力側共振電極16bの開放端近傍と非平衡入力端子34との間に第2のリード電極41が形成されている。
第2の誘電体層S2の一主面には、各一端が共に誘電体基板14の第4の側面14d(図1参照)に形成されたアース電極12eに接続され、且つ、それぞれ第1の入力側共振電極16a及び第1の出力側共振電極18aの各開放端と第2の誘電体層S2を間に挟んで重なる第1及び第2の内層アース電極40及び42が形成され、さらに、入力側共振器及び出力側共振器間の結合度を調整するための結合調整電極44が形成されている。
第5の誘電体層S5の一主面には、各一端が共に誘電体基板14の第4の側面14dに形成されたアース電極12eに接続され、且つ、それぞれ第2の入力側共振電極16b及び第2の出力側共振電極18bの各開放端と第4の誘電体層S4を間に挟んで重なる第3及び第4の内層アース電極46及び48が形成され、さらに、第2の出力側共振電極18bと第4の誘電体層S4を間に挟んで重なる出力容量電極50が形成されている。この出力容量電極50は、第5の誘電体層S5に設けられたビアホール52を介して接続電極54と電気的に接続されるようになっている。
また、第6の誘電体層S6の一主面には、フィルタ部20の出力側と変換部28の入力側とを接続するための接続電極54が形成されている。この接続電極54は、一端が上述したビアホール52に接続され、他端が前記第2の入力側共振電極16bと第4及び第5の誘電体層S4及びS5を間に挟んで重なるように配置され、且つ、変換部28に通じるビアホール56と接続されている。上述の出力容量電極50、ビアホール52及び接続電極54にて接続部30が構成されることになる。
第7の誘電体層S7の一主面には、内層アース電極32が形成されており、この内層アース電極32には、ビアホール56と絶縁をとるための領域、すなわち、電極膜が形成されていない領域が確保されている。
第8の誘電体層S8の一主面には、変換部28を構成する第1のストリップライン22が形成されている。この第1のストリップライン22は、始端60(便宜的に、第1の始端60と記す)から渦巻き状に展開され、さらに、第1の始端60と線対称の位置(第1及び第2の平衡出力端子36a及び36bを結ぶ線分の2等分線mを基準とした線対称の位置)に配された終端62に向かって渦巻き状に収束するような形状とされている。そして、第1のストリップライン22のうち、前記第1の始端60あるいは第1の始端60の近傍位置において、上述した接続電極54の他端がビアホール56を介して電気的に接続されている。以下の説明では、第1のストリップライン22上における前記ビアホール56との接続位置を第1の接続位置61と記す。
また、第9の誘電体層S9の一主面には、変換部28を構成する第2及び第3のストリップライン24及び26が形成されている。第2のストリップライン24は、上述した第1のストリップライン22における第1の始端60に対応する始端(便宜的に第2の始端64と記す)から第1の平衡出力端子36aに向かって渦巻き状に展開された形状を有し、第3のストリップライン26は、上述した第1のストリップライン22における終端62に対応する始端(便宜的に第3の始端66と記す)から第2の平衡出力端子36bに向かって渦巻き状に展開された形状を有する。
特に、第2及び第3のストリップライン24及び26は、その渦巻き状の形状が互いに線対称(前記2等分線mを基準とした線対称)とされ、各物理長がほぼ同一とされている。
また、第2のストリップライン24は、第2の始端64あるいは第2の始端64の近傍位置(第2の接続位置65)でビアホール68を介してアース電極12bに電気的に接続され、第3のストリップライン24は、第3の始端66あるいは第3の始端66の近傍位置(第3の接続位置67)でビアホール70を介してアース電極12bに電気的に接続されている。
つまり、この第1の実施の形態に係る積層型誘電体フィルタ10Aは、入力側共振器及び出力側共振器を構成する各共振電極16a、16b、18a及び18bの形成面と、アース電極12a及び12bの形成面とが互いに平行であり、且つ、フィルタ部20の非平衡入力端子34の形成面(第2の側面14b)と、変換部28を構成する各ストリップライン22、24及び26の形成面とが互いに直交した関係にある。
さらに、この第1の実施の形態では、誘電体基板14を構成する複数の誘電体層として、任意に設定した異種材料による第1〜第10の誘電体層S1〜S10を使用し、これらの誘電体層を積層、焼成一体化するようにしている。
特に、フィルタ部20の容量を形成する部分の誘電体層(第1〜第6の誘電体層S1〜S6)として高誘電率(例えばε=25)の誘電体層を使用し、変換部28における誘電体層(第7〜第10の誘電体層S7〜S10)として低誘電率(例えばε=7)の誘電体層を使用している。
このように、第1の実施の形態に係る積層型誘電体フィルタ10Aにおいては、誘電体基板14内に、非平衡入力方式のフィルタ部20と、第1〜第3のストリップライン22、24及び26を有する変換部28とを一体化するようにしたので、フィルタ部20として小型化に有利な1/4波長の共振器にて構成することができ、1/2波長の共振器により構成された平衡型の積層型誘電体フィルタよりも小型化を図ることができる。
また、一体化することで、フィルタ部20と変換部28間の特性インピーダンスを特定の値(例えば50オーム)に設定する必要がなくなり、両者間の特性インピーダンスを任意に決定することができるため、それぞれの設計の自由度を増すことができる。また、両者間の特性インピーダンスを低く設定することができることから、フィルタ部20を形成しやすくなり、変換部28を構成するストリップライン22、24及び26の線幅を広げることができるため、変換部28の損失も低減できるという効果がある。
特に、この第1の実施の形態では、フィルタ部20の容量を形成する部分の誘電体層と、変換部28の誘電体層とをそれぞれ異種材料にて構成し、フィルタ部20の容量を形成する部分の誘電体層の誘電率を、変換部28の誘電体層の誘電率よりも高くしたので、フィルタ部20での電極面積の縮小化を図ることができると共に、変換部28での浮遊結合を抑制することができる。
また、誘電体基板14のうち、誘電体層の積層方向上部にフィルタ部20を形成し、積層方向下部に変換部28を形成するようにしたので、フィルタ部20と変換部28との間に、これらフィルタ部20と変換部28間のアイソレーションを目的とした内層アース電極32を容易に形成することができ、特性の向上を図ることができる。また、フィルタ部20と変換部28を誘電体基板14の上下に配置することで実装面積も低減する。
ところで、第2の出力側共振電極18bと変換部28とを直接接続するタップ構造とした場合、フィルタ部20と変換部28とが通過特性上の減衰域で不要なマッチングを起こし、減衰域で不要なピークが形成されることとなる。しかし、この第1の実施の形態では、第2の出力側共振電極18bに対して出力容量電極50を通じ、容量を介してフィルタ部20と変換部28とを接続するようにしたので、前記容量にて変換部28の位相を変え、フィルタ部20との不要マッチングを抑制することができる。しかも、接続電極54をフィルタ部20側(内層アース電極32よりもフィルタ部20寄り)に形成するようにしたので、通過特性において不要なピークは発生しなくなる。
また、第2及び第3のストリップライン24及び26は、第1及び第2の平衡出力端子36a及び36bを結ぶ線分の2等分線mを中心に線対称となるように形成するようにしたので、各平衡出力端子36a及び36b同士の出力特性のバランスを良好にすることができる。
なお、この第1の実施の形態に係る積層型誘電体フィルタ10Aにおいては、変換部28を構成する第1〜第3のストリップライン22、24及び26において、非平衡入力端子34との干渉を抑制するように、渦巻き状の形状に逃げ80を設けるようにしている。この第1の実施の形態では、非平衡入力端子34から一定の距離を保てるように一部屈曲させるようにしている。
ここで、1つの実験例を示す。この実験例は、比較例と実施例についての通過特性と反射特性をみたものである。
比較例は、非平衡型の積層型誘電体フィルタであり、具体的には、図30の従来例に係る積層型誘電体フィルタ400と同様の構成を有する。実施例は、上述した第1の実施の形態に係る積層型誘電体フィルタ10Aと同様の構成を有する。
実験結果を図3に示す。この図3において、実線Aは比較例の通過特性を示し、破線Bは実施例の通過特性を示し、実線Cは比較例の反射特性を示し、破線Dは実施例の反射特性を示す。なお、比較例の特性は、バランを接続せずに測定した結果を示す。
この実験結果から、実施例は、比較例と比して減衰極が使用帯域に近接した位置にあり、通過帯域以外の信号を効率よく減衰でき、しかも、反射が低減されていることがわかる。比較例に別途バランを接続した場合は、さらに特性が劣化することは明らかであるが、実施例は、別途バランを接続する必要がないため、比較例よりも飛躍的に特性が向上していることがわかる。
次に、第1の実施の形態に係る積層型誘電体フィルタ10Aにおける変換部28の出力インピーダンス、レベルバランス及び位相バランスの調整について図4の等価回路を参照しながら説明する。
図4の等価回路は、第1の実施の形態に係る積層型誘電体フィルタ10Aの変換部28を示したものであり、第1のストリップライン22は、第2のストリップライン24に対応する部分(第1の部分22a)と、第3のストリップライン26に対応する部分(第2の部分22b)とが直列に接続されている。なお、第2の部分22bの一端(終端62)は開放端となっている。
また、GNDと第1の平衡出力端子36a間に、第2のストリップライン24が接続され、GNDと第2の平衡出力端子36b間に、第3のストリップライン26が接続されている。
ここで、レベルバランスとは、第1及び第2の平衡出力端子36a及び36bから出力される信号レベル(絶対値)が同じであることを示し、位相バランスとは、第1及び第2の平衡出力端子36a及び36bから出力される信号の位相が互いに180°であることを示す。
先ず、レベルバランスは、第2及び第3のストリップライン24及び26の幅W3及びW4を適宜変更することで調整することができる。例えば、第1の平衡出力端子36aから出力される第1の信号レベルが第2の平衡出力端子36bから出力される第2の信号レベルよりも低い場合、第2のストリップライン24の幅W3を広くする、あるいは第3のストリップライン26の幅W4を狭くすることで、前記第1の信号レベルが上昇、あるいは第2の信号レベルが低下し、レベルバランスを調整することができる。
これは、第1のストリップライン22における第1の部分22aの幅W1あるいは第2の部分22bの幅W2を適宜変更することによってもレベルバランスを調整することができる。図5A及び図5Bに、第1のストリップライン22における第1の部分22aの幅W1並びに第2のストリップライン24の幅W3を狭くした例を示す。
このレベルバランス調整においては、第1及び第2の信号レベルの位相差が180°からずれるおそれがある。そこで、第1のストリップライン22における第1の部分22aの電気的有効長さL1、第2の部分22bの電気的有効長さL2、第2のストリップライン24の電気的有効長さL3及び第3のストリップライン26の電気的有効長さL4のうち、いずれか1以上の電気的有効長さを適宜変更することで位相バランスを調整することができる。
第1の部分22aの電気的有効長さL1を変更する場合は、第1のストリップライン22上の第1の接続位置61を適宜変更し、第2の部分22bの電気的有効長さL2を変更する場合は、終端62の位置を変えればよい。また、第2のストリップライン24の電気的有効長さL3を変更する場合は、第2のストリップライン24上の第2の接続位置65を適宜変更し、第3のストリップライン26の電気的有効長さL4を変更する場合は、第3のストリップライン26上の第3の接続位置67を適宜変更すればよい。
一方、変換部28の出力インピーダンスは、上述の第1のストリップライン22における第1及び第2の部分22a及び22bの幅W1及びW2、電気的有効長さL1及びL2、第2のストリップライン24の幅W3、電気的有効長さL3、並びに第3のストリップライン26の幅W4、電気的有効長さL4を適宜変更することでも容易に調整できるが、第1のストリップライン22と第2のストリップライン24及び第3のストリップライン26との間に存在する第8の誘電体層S8の誘電率を変えることでも容易に調整することができる。
例えば図6に示すように、第8の誘電体層S8の誘電率をε1、第7の誘電体層S7及び第9の誘電体層S9の各誘電率をε2としたとき、ε1<ε2に設定した場合、変換部28の出力インピーダンスは高くなり、ε1>ε2に設定した場合、出力インピーダンスは低くなる。
通常、図7に示すように、非平衡−平衡変換素子200の出力インピーダンスは、該非平衡−平衡変換素子200の入力インピーダンスの2倍となる。例えば、非平衡−平衡変換素子200の入力インピーダンスが50オームであれば、出力インピーダンスは100オームとなる。ところが、非平衡−平衡変換素子200の後段にIC回路202を接続する場合を想定したとき、該IC回路202との整合において必要なインピーダンスが例えば50オームである場合は、インピーダンス整合を満足せず、非平衡−平衡変換素子200とIC回路202間に新たにインピーダンス整合のための回路204が必要になる。
しかし、この第1の実施の形態に係る積層型誘電体フィルタ10Aでは、上述したように、変換部28の入力インピーダンスが50オームであったとしても、上述の各種パラメータを適宜設定することで、変換部28の出力インピーダンスをIC回路202の入力インピーダンスに容易に整合させることができ、図8に示すように、新たな整合回路の接続を不要とすることができ、変換部28の出力段に直接IC回路202を接続することができる。これは、積層型誘電体フィルタ10AとIC回路を含めた回路構成の小型化につながる。
変換部28の出力インピーダンスを調整する手法としては、上述の各種パラメータを設定するほかに、変換部28の出力側に等価的にリアクタンス回路206(図9及び図10参照)を接続させる方法がある。この方法は、フィルタ部20を構成する複数の共振器の各共振周波数を異ならせることで実現させることができる。複数の共振器の各共振周波数を異ならせる方法としては、例えば図9に示すように、出力側共振電極18の物理長さを入力側共振電極16の物理長さよりも短くすることや、図10に示すように、入力側共振電極16の開放端部分の面積を出力側共振電極18の開放端部分の面積よりも大きくすること等である。
これにより、例えばフィルタ部20が単体であれば、各共振器での共振周波数を同等にするように等価的にリアクタンス回路が接続された形となるが、この第1の実施の形態では、フィルタ部20と変換部28とが一体となっているため、結果的に変換部28の出力段に前記リアクタンス回路206が接続された形となる。このリアクタンス回路206が変換部28の出力インピーダンスの調整に寄与する。
また、この第1の実施の形態においては、上述したように、フィルタ部20と変換部28が一体化されていることから、フィルタ部20と変換部28間の特性インピーダンスを特定の値(例えば50オーム)に設定する必要がない。つまり、変換部28の入力インピーダンスを50オーム以外の値に設定することができる。例えば、図11に示すように、フィルタ部20における出力側共振電極18(図2の例では、第2の出力側共振電極18b)と接続部30における出力容量電極50との間に形成された静電容量C1の値を適宜変更することで、変換部28の入力インピーダンスを任意の値に調整することができる。
なお、図2に示すように、フィルタ部20における前記出力側共振電極18(18b)と接続部30における接続電極54とを直接ビアホール52で接続した場合においては、図12に示すように、出力側共振電極18に対するビアホール52の接続位置を適宜変更することで、変換部28の入力インピーダンスを任意の値に調整することができる。
次に、第1の実施の形態に係る積層型誘電体フィルタ10Aの変形例について図13〜図16を参照しながら説明する。
この変形例に係る積層型誘電体フィルタ10Aaは、上述した第1の実施の形態に係る積層型誘電体フィルタ10Aとほぼ同様の構成を有するが、図13の等価回路に示すように、変換部28における第2及び第3のストリップライン24及び26にDC電源が接続される点で異なる。
具体的には、先ず、図14に示すように、誘電体基板14の第3の側面14cのうち、第1及び第2の平衡出力端子36a及び36bの間に、DC電源に接続されるDC電極210が形成されている。
さらに、図15に示すように、第10の誘電体層S10の下層に位置された第11の誘電体層S11の一主面に前記DC電極210に接続された内層DC電極212が形成されている。そして、第2のストリップライン24における第2の接続位置65と第3のストリップライン26における第3の接続位置67とがそれぞれビアホール68及び70を介して内層DC電極212に接続されている。この場合、第10の誘電体層S10の一主面に形成されたアース電極12bには、前記ビアホール68及び70と絶縁を確保するための領域214及び216が形成されている。
これにより、図13に示すように、第2及び第3のストリップライン24及び26の第2及び第3の接続位置65及び67を介してそれぞれDC電源が接続され、さらに、第2及び第3のストリップライン24及び26とアース電極12b(GND)間に容量C2及びC3が形成されたものとなる。
ここで、積層型誘電体フィルタの利用形態の一例について説明する。一般に積層型誘電体フィルタを利用する場合には、例えば図16に示すように、積層型誘電体フィルタ220の後段に非平衡−平衡変換素子222を接続し、さらにその後段にIC回路202を接続する形態が多い。このような形態において、IC回路202に別途DC成分を供給するタイプのものがある。
通常、このような使用形態では、図16に示すように、積層型誘電体フィルタ220とIC回路202との間にDC成分を供給するための専用回路224が必要になる。しかし、上述した図13〜図15に示す変形例に係る積層型誘電体フィルタ10Aaの変換部28からは、DC成分に受信信号成分が重畳された平衡信号が出力されることになるため、前記専用回路224を接続する必要がない。そのため、積層型誘電体フィルタ10AaとIC回路202を含む回路構成の小型化を図ることができる。
次に、第2の実施の形態に係る積層型誘電体フィルタ10Bについて図17及び図18を参照しながら説明する。
この第2の実施の形態に係る積層型誘電体フィルタ10Bは、図17に示すように、複数の誘電体層(S1〜S12:図18参照)が積層、焼成一体化され、且つ、両主面(第1の誘電体層S1の一主面及び第12の誘電体層S12の一主面)にそれぞれアース電極12a及び12bが形成された誘電体基板14を有する。
そして、図18に示すように、誘電体基板14のうち、誘電体層S1〜S12の積層方向左部にフィルタ部20が形成され、積層方向右部に変換部28が形成され、さらに、積層方向下部に接続部30が形成されている。
また、図17に示すように、誘電体基板14の外周面のうち、第4の側面14dには、その中央部分に非平衡入力端子34が形成され、その両側にアース電極12eが形成されている。第4の側面14dの反対側の第1の側面14aには、第1及び第2の平衡出力端子36a及び36bが形成され、第2及び第3の側面14b及び14cにはそれぞれアース電極12d及び12fが形成されている。これら非平衡入力端子34及び平衡出力端子36a、36bとアース電極(後述する内層アース電極を含む)との間には、それぞれ絶縁をとるための領域が確保されている。
先ず、フィルタ部20は、図18に示すように、第4の誘電体層S4の一主面に形成された1/4波長の入力側共振器を構成する入力側共振電極16と、第8の誘電体層S8の一主面に形成された1/4波長の出力側共振器を構成する出力側共振電極18とを有する。これら共振電極16及び18は、途中で屈曲されたL字状の形状を有し、各短絡端が第4の側面14d(図17参照)のアース電極12eに接続され、各開放端部分が中間部分よりも幅広に形成されている。
また、第2の誘電体層S2の一主面には、一端が非平衡入力端子34に接続された入力電極90が形成されている。この入力電極90は第2及び第3の誘電体層S2及びS3間に形成されたビアホール92を介して入力側共振電極16に電気的に接続されるようになっている。
第3の誘電体層S3の一主面には、一端がアース電極12eに接続され、第3の誘電体層S3を間に挟んで入力側共振電極16の開放端部分と重なる内層アース電極94が形成されている。
第5の誘電体層S5の一主面には、入力側共振電極16と第4の誘電体層S4を間に挟んで重なり、結合調整電極44を構成する第1の電極44aが形成され、さらに、一端がアース電極12eに接続され、第4の誘電体層S4を間に挟んで入力側共振電極16の開放端部分と重なる内層アース電極96が形成されている。
第7の誘電体層S7の一主面には、出力側共振電極18と第7の誘電体層S7を間に挟んで重なり、結合調整電極44を構成する第2の電極44bが形成され、さらに、一端がアース電極12eに接続され、第7の誘電体層S7を間に挟んで出力側共振電極18の開放端部分と重なる内層アース電極98が形成されている。
第9の誘電体層S9の一主面には、一端がアース電極12eに接続され、第8の誘電体層S8を間に挟んで出力側共振電極18の開放端部分と重なる内層アース電極100が形成されている。
なお、結合調整電極44は、上述した第1及び第2の電極44a及び44bと、第5及び第6の誘電体層S5及びS6にかけて形成され、且つ、前記第1及び第2の電極44a及び44bを電気的に接続するビアホール44cとで構成されている。
一方、変換部28は、第3、第7及び第10の誘電体層S3、S7及びS10の各一主面に形成され、それぞれアース電極12d及び12fに接続された内層アース電極102、104及び106と、第9、第8、第6及び第5の誘電体層S9、S8、S6及びS5の一主面に形成された第1〜第4のストリップライン22、24、26及び108とを有する。
第9の誘電体層S9の一主面に形成された第1のストリップライン22は、第1の始端60から終端62(誘電体基板14の第1の側面14aに近接する箇所)にかけて渦巻き状に展開された形状を有する。第1のストリップライン22のうち、前記第1の始端60あるいは第1の始端60の近傍位置(第1の接続位置61)において、上述した接続電極54の他端がビアホール120を介して電気的に接続されている。
第2のストリップライン24は、前記第1のストリップライン22の第1の始端60に対応した位置に形成された第2の始端64から第1の平衡出力端子36aに向かって渦巻き状に展開された形状を有する。第2のストリップライン22のうち、前記第2の始端64あるいは第2の始端64の近傍位置(第2の接続位置65)において、内層アース電極104がビアホール110を介して電気的に接続されている。
第3のストリップライン26は、上述した第1のストリップライン22の終端62に対応する第3の始端66から終端112にかけて渦巻き状に収束するような形状を有し、第1のストリップライン22における終端62と第3のストリップライン26における第3の始端66とは、第6〜第8の誘電体層S6〜S8にかけて形成されたビアホール114を通じて電気的に接続されている。
第4のストリップライン108は、前記第3のストリップライン26の終端112に対応した位置に形成された第4の始端118から第2の平衡出力端子36bに向かって渦巻き状に展開された形状を有する。第4のストリップライン108のうち、前記第4の始端118あるいは第4の始端118の近傍位置(第3の接続位置119)において、内層アース電極102とビアホール116を介して電気的に接続されている。
つまり、この変換部28は、第1のストリップライン22と第2のストリップライン24による一方のカップリングラインと、第3のストリップライン26と第4のストリップライン108による他方のカップリングラインとが内層アース電極104にて分離された形態となっている。
接続部30は、第10の誘電体層S10の一主面に、出力側共振電極18の中央部分と対向するように形成された出力容量電極50と、第11の誘電体層S11の一主面に形成され、且つ、一端がビアホール52を介して出力容量電極50に接続され、他端がビアホール120を介して第1のストリップライン22における第1の接続位置61に接続された接続電極54にて構成されている。なお、第10の誘電体層S10の一主面に形成された内層アース電極106には、前記ビアホール120と絶縁をとるための領域、すなわち、電極膜が形成されていない領域が確保されている。
この第2の実施の形態に係る積層型誘電体フィルタ10Bにおいては、第1の実施の形態に係る積層型誘電体フィルタ10Aと同様に、小型化を有効に図ることができると共に、それぞれの設計の自由度を増すことができる。
フィルタ部20と変換部28とのアイソレーションがとれていないため、両者間の不要な結合のおそれがあるが、変換部28において、第1及び第2のストリップライン22及び24による一方のカップリングラインと、第3及び第4のストリップライン26及び108による他方のカップリングラインとを内層アース電極104にて分離する形態にしたため、カップリングライン同士での干渉を抑制することができ、変換部28における入出力特性のバランスを良好にすることができる。
また、この第2の実施の形態に係る積層型誘電体フィルタ10Bにおいても、第1の実施の形態に係る積層型誘電体フィルタ10Aと同様に、入力側共振器及び出力側共振器を構成する各共振電極16及び18の形成面と、アース電極12a及び12bの形成面とが互いに平行であり、且つ、フィルタ部20の非平衡入力端子34の形成面と、変換部28を構成する各ストリップライン22、24、26及び108の形成面とが互いに直交した関係にあるが、非平衡入力端子34が各ストリップライン22、24、26及び108から離れた位置に形成されるため、非平衡入力端子34と各ストリップライン22、24、26及び108との不要な干渉をなくすことができ、各ストリップライン22、24、26及び108に図2に示すような逃げ80を設ける必要がなくなる。これは、特性の向上につながる。
この第2の実施の形態に係る積層型誘電体フィルタ10Bにおいても、第1〜第4のストリップライン22、24、26及び108の幅や電気的有効長さ、並びに第3〜第9の誘電体層S3〜S9の誘電率を適宜変更することで、変換部28の出力インピーダンス、レベルバランス及び位相バランスを調整することができる。
第1のストリップライン22の電気的有効長さを変更する場合は、第1のストリップライン22上の第1の接続位置61を適宜変更することで容易に実現でき、第2のストリップライン24の電気的有効長さを変更する場合は、第2の接続位置65を適宜変更することで容易に実現できる。
また、第3のストリップライン26の電気的有効長さを変更する場合は、第3のストリップライン26の終端112の位置を変えることで容易に実現でき、第4のストリップライン108の電気的有効長さを変更する場合は、第4のストリップライン108上の第3の接続位置119を適宜変更することで容易に実現できる。
また、例えば図19に示すように、第5及び第8の誘電体層S5及びS8の誘電率をε1、第3、第4、第6、第7及び第9の誘電体層S3、S4、S6、S7及びS9の各誘電率をε2としたとき、ε1<ε2に設定した場合、変換部28の出力インピーダンスは高くなり、ε1>ε2に設定した場合、出力インピーダンスは低くなる。
また、この第2の実施の形態においても、変換部28の出力段に等価的にリアクタンス回路を接続した形態にすることができ、変換部28の出力インピーダンスを適宜変更することができる。また、変換部28の入力インピーダンスを任意の値に調整することができる。
次に、この第2の実施の形態に係る積層型誘電体フィルタ10Bの変形例について図20及び図21を参照しながら説明する。
この変形例に係る積層型誘電体フィルタ10Baは、上述した第2の実施の形態に係る積層型誘電体フィルタ10Bとほぼ同様の構成を有するが、以下の点で異なる。
すなわち、図20に示すように、誘電体基板14の第1の側面14aのうち、第1及び第2の平衡出力端子36a及び36bの間に、DC電源に接続されるDC電極210が形成されている。
さらに、図21に示すように、第6の誘電体層S6と第7の誘電体層S7との間に新たに積層された第20の誘電体層S20の一主面に前記DC電極210に接続された第1の内層DC電極230が形成され、第2の誘電体層S2と第3の誘電体層S3との間に新たに積層された第21の誘電体層S21の一主面に前記DC電極210に接続された第2の内層DC電極232が形成されている。
そして、第2のストリップライン24における第2の接続位置65がビアホール110を介して第1の内層DC電極230に接続され、第4のストリップライン108における第3の接続位置119がビアホール116を介して第2の内層DC電極232に接続されている。この場合、第7の誘電体層S7及び第3の誘電体層S3の各一主面に形成された内層アース電極104及び102には、各ビアホール110及び116と絶縁を確保するための領域234及び236が形成されている。
この変形例に係る積層型誘電体フィルタ10Baにおいては、積層型誘電体フィルタ10Baの後段に別途DC成分を供給するタイプのIC回路を接続する場合において、変換部28からは、DC成分に受信信号成分が重畳された平衡信号が出力されることになるため、IC回路202にDC成分を供給するための専用回路を接続する必要がない。その結果、積層型誘電体フィルタ10BaとIC回路202を含む回路構成の小型化を図ることができる。
次に、第3の実施の形態に係る積層型誘電体フィルタ10Cについて図22及び図23を参照しながら説明する。
この第3の実施の形態に係る積層型誘電体フィルタ10Cは、図22に示すように、複数の誘電体層(S1〜S15:図23参照)が積層、焼成一体化され、且つ、両主面にそれぞれアース電極12a及び12bが形成された誘電体基板14を有する。特に、この第3の実施の形態では、第1〜第15の誘電体層S1〜S15の各一主面とアース電極12a及び12bの形成面とが直交した関係にある。
そして、図23に示すように、誘電体基板14のうち、誘電体層S1〜S15の積層方向前半部分にフィルタ部20が形成され、積層方向後半部分に変換部28が形成され、積層方向中央部分に、接続部30が形成されている。
また、図22に示すように、誘電体基板14の外周面のうち、第2の側面14bには、その中央部分に非平衡入力端子34が形成され、第4の側面14dには、第1の平衡出力端子36aが形成され、第1の側面14aには、第2の平衡出力端子36bが形成されている。さらに、非平衡入力端子34及び各平衡出力端子36a、36bとアース電極(内層アース電極を含む)との間には、それぞれ絶縁をとるための領域が確保されている。
先ず、フィルタ部20は、図23に示すように、第4の誘電体層S4の一主面に形成された1/4波長の入力側共振器を構成する入力側共振電極16と、第7の誘電体層S7の一主面に形成された1/4波長の出力側共振器を構成する出力側共振電極18とを有する。これら共振電極16及び18の開放端部分は中間部分よりも幅広に形成され、短絡端部分は、上下のアース電極12a及び12b(図22参照)に接続されるように二股に分かれた形状となっている。
また、第2の誘電体層S2の一主面には入力電極90が形成されている。この入力電極90は、第1の誘電体層S1に形成されたビアホール130を介して非平衡入力端子34に電気的に接続され、第2及び第3の誘電体層S2及びS3にかけて形成されたビアホール92を介して入力側共振電極16に電気的に接続されている。なお、この入力電極90は、インピーダンス調整用の電極であり、この例では50オームに調整するようにしている。
第3の誘電体層S3の一主面には、両端がそれぞれアース電極12a及び12bに接続され、第3の誘電体層S3を間に挟んで入力側共振電極16の開放端部分と重なる内層アース電極94が形成されている。
第5の誘電体層S5の一主面には、入力側共振電極16と第4の誘電体層S4を間に挟んで重なり、結合調整電極44を構成する第1の電極44aが形成され、さらに、両端がそれぞれアース電極12a及び12bに接続され、第4の誘電体層S4を間に挟んで入力側共振電極16の開放端部分と重なる内層アース電極96が形成されている。
第6の誘電体層S6の一主面には、出力側共振電極18と第6の誘電体層S6を間に挟んで重なり、結合調整電極44を構成する第2の電極44bが形成され、さらに、両端がそれぞれアース電極12a及び12bに接続され、第6の誘電体層S6を間に挟んで出力側共振電極18の開放端部分と重なる内層アース電極98が形成されている。
なお、結合調整電極44は、上述した第1及び第2の電極44a及び44bと、第5の誘電体層S5に形成され、且つ、前記第1及び第2の電極44a及び44bを電気的に接続するビアホール44cとで構成されている。
第8の誘電体層S8の一主面には、両端がそれぞれアース電極12a及び12bに接続され、第7の誘電体層S7を間に挟んで出力側共振電極18の開放端部分と重なる内層アース電極100が形成され、さらに、出力側共振電極18の中央部分に対して第7の誘電体層S7を間に挟んで重なり、且つ、一端が変換部28に接続されたL字状の接続電極54が形成されている。この接続電極54は、出力容量電極50を兼ねた機能を有し、該接続電極54にて接続部30が構成されている。
また、第9の誘電体層S9の一主面には、それぞれアース電極12a及び12bに接続され、フィルタ部20と変換部28とのアイソレーションを目的とした内層アース電極32が形成されている。
一方、変換部28は、第12及び第15の誘電体層S12及びS15の各一主面に形成され、それぞれアース電極12a及び12bに接続された内層アース電極104及び132と、第10、第11、第13及び第14の誘電体層S10、S11、S13及びS14の各一主面に形成された第1〜第4のストリップライン22、24、26及び108とを有する。
第10の誘電体層S10の一主面に形成された第1のストリップライン22は、誘電体基板14の下面に近接する位置に形成された第1の始端60から終端62(第10の誘電体層S10のほぼ中央部分)にかけて渦巻き状に収束された形状を有する。第1のストリップライン22のうち、前記第1の始端60あるいは第1の始端60の近傍位置(第1の接続位置61)において、上述した接続電極54の他端がビアホール120を介して電気的に接続されている。
第2のストリップライン24は、第11の誘電体層S11のほぼ中央部分に形成された第2の始端64から第1の平衡出力端子36aに向かって渦巻き状に展開された形状を有する。第2のストリップライン22のうち、前記第2の始端64あるいは第2の始端64の近傍位置(第2の接続位置65)において、内層アース電極104がビアホール110を介して電気的に接続されている。
第3のストリップライン26は、上述した第1のストリップライン22の終端に対応する第3の始端66から終端112(誘電体基板14の下面に近接する位置に形成されている)に向かって渦巻き状に展開された形状を有し、前記第1の始端62と第3の始端66とは、第10〜第12の誘電体層S10〜S12にかけて形成されたビアホール114を通じて電気的に接続されている。なお、第12の誘電体層S12の一主面に形成された内層アース電極104には、前記ビアホール114と絶縁をとるための領域、すなわち、電極膜が形成されていない領域が確保されている。
第4のストリップライン108は、第14の誘電体層S14のほぼ中央部分に形成された第4の始端118から第2の平衡出力端子36bに向かって渦巻き状に展開された形状を有する。第4のストリップライン108のうち、前記第4の始端118あるいは第4の始端118の近傍位置(第3の接続位置119)において、内層アース電極132とビアホール116を介して電気的に接続されている。
つまり、この変換部28においても、上述した第2の実施の形態に係る積層型誘電体フィルタ10Bの変換部28と同様に、第1及び第2のストリップライン22及び24による一方のカップリングラインと、第3及び第4のストリップライン26及び108による他方のカップリングラインとが内層アース電極104にて分離された形態となっている。
また、この第3の実施の形態においても、第1の実施の形態と同様に、誘電体基板14を構成する複数の誘電体層として、任意に設定した異種材料による第1〜第15の誘電体層S1〜S15を使用し、これらの誘電体層S1〜S15を積層、焼成一体化するようにしている。
特に、フィルタ部20の容量を形成する部分の誘電体層(第1〜第8の誘電体層S1〜S8)として高誘電率(例えばε=25)の誘電体層を使用し、変換部28における誘電体層(第9〜第15の誘電体層S9〜S15)として高誘電率(例えばε=7)の誘電体層を使用している。
この第3の実施の形態に係る積層型誘電体フィルタ10Cにおいては、第1の実施の形態に係る積層型誘電体フィルタ10Aと同様に、小型化を有効に図ることができると共に、それぞれの設計の自由度を増すことができる。しかも、フィルタ部20と変換部28とのアイソレーションが内層アース電極32によって確保されているため、両者間の不要な結合を有効に防止することができる。
また、変換部28において、第1及び第2のストリップライン22及び24による一方のカップリングラインと、第3及び第4のストリップライン26及び108による他方のカップリングラインとを内層アース電極104にて分離する形態にしたため、カップリングライン同士での干渉を抑制することができ、変換部28における出力特性のバランスを良好にすることができる。
さらに、この第3の実施の形態に係る積層型誘電体フィルタ10Cにおいては、入力側共振器及び出力側共振器を構成する各共振電極16及び18の形成面と、アース電極12a及び12bの形成面とが互いに直交しており、また、フィルタ部20の非平衡入力端子34の形成面と、変換部28を構成する各ストリップライン22、24、26及び108の形成面とが互いに平行な関係にあるため、非平衡入力端子34と各ストリップライン22、24、26及び108とを離れた位置に形成することが可能となり、非平衡入力端子34と各ストリップライン22、24、26及び108との不要な干渉をなくすことができる。
また、フィルタ部20の容量を形成する部分の誘電体層の誘電率を、変換部28の誘電体層の誘電率よりも高くしたので、フィルタ部20での電極面積の縮小化を図ることができると共に、変換部28での浮遊結合を抑制することができる。
この第3の実施の形態に係る積層型誘電体フィルタ10Cにおいても、第1〜第4のストリップライン22、24、26及び108の幅や電気的有効長さ、並びに第9〜第15の誘電体層S9〜S15の誘電率を適宜変更することで、変換部28の出力インピーダンス、レベルバランス及び位相バランスを調整することができる。
また、この第3の実施の形態においても、変換部28の出力段に等価的にリアクタンス回路を接続した形態にすることができ、変換部28の出力インピーダンスを適宜変更することができる。また、変換部28の入力インピーダンスを任意の値に調整することができる。
次に、この第3の実施の形態に係る積層型誘電体フィルタ10Cの変形例について図24及び図25を参照しながら説明する。
この変形例に係る積層型誘電体フィルタ10Caは、上述した第3の実施の形態に係る積層型誘電体フィルタ10Cとほぼ同様の構成を有するが、以下の点で異なる。
すなわち、図24に示すように、誘電体基板14の第3の側面14cのうち、第1及び第2の平衡出力端子36a及び36bの間に、DC電源に接続されるDC電極210が形成されている。
さらに、図25に示すように、第15の誘電体層S15の次に位置された第16の誘電体層S16の一主面に前記DC電極210に接続された内層DC電極240が形成されている。そして、第2のストリップライン24における第2の接続位置65と第4のストリップライン108における第3の接続位置119とがそれぞれビアホール110及び116を介して内層DC電極240に接続されている。この場合、第12の誘電体層S12の一主面に形成された内層アース電極104には、前記ビアホール110と絶縁を確保するための領域242が形成され、第15の誘電体層S15の一主面に形成された内層アース電極132には、前記ビアホール116と絶縁を確保するための領域244が形成されている。
この変形例に係る積層型誘電体フィルタ10Caにおいても、積層型誘電体フィルタ10Caの後段に別途DC成分を供給するタイプのIC回路202を接続する場合において、IC回路202にDC成分を供給するための専用回路を接続する必要がない。その結果、積層型誘電体フィルタとIC回路を含む回路構成の小型化を図ることができる。
次に、第4の実施の形態に係る積層型誘電体フィルタ10Dについて図26及び図27を参照しながら説明する。
この第4の実施の形態に係る積層型誘電体フィルタ10Dは、上述した第1〜第3の実施の形態に係る積層型誘電体フィルタ10A〜10Cとは異なり、平衡入力方式で、且つ、平衡出力方式の構成を有する。
具体的には、この第4の実施の形態に係る積層型誘電体フィルタ10Dは、図26に示すように、複数の誘電体層(S1〜S15:図27参照)が積層、焼成一体化され、且つ、両主面(第1の誘電体層S1の一主面及び第15の誘電体層S15の一主面)にそれぞれアース電極12a及び12bが形成された誘電体基板14を有する。
そして、図27に示すように、誘電体基板14のうち、誘電体層S1〜S15の積層方向上部に例えば入力側変換部28Aが形成され、積層方向下部に出力側変換部28Bが形成され、さらに、積層方向中央部にフィルタ部20が形成されている。また、入力側変換部28Aとフィルタ部20との間には入力側接続部30Aが形成され、出力側変換部28Bとフィルタ部20との間には出力側接続部30Bが形成されている。つまり、この第4の実施の形態に係る積層型誘電体フィルタ10Dは、第1の実施の形態に係る積層型誘電体フィルタ10Aに入力側変換部28A及び入力側接続部30Aが追加された構成を有する。
従って、第1の実施の形態に係る積層型誘電体フィルタ10Aと対応する構成部材には同じ符号を付してその重複説明を省略する。また、入力側変換部28A及び出力側変換部28B並びに入力側接続部30A及び出力側接続部30Bの各構成部材には、入力側の符号にAを付し、出力側の符号にBを付して、これら変換部28A、28B並びに接続部30A、30Bの重複説明を省略する。
この第4の実施の形態では、フィルタ部20の上方に入力側変換部28Aが配置されることから、第1の入力側共振電極16a及び第1の出力側共振電極18aが形成された第7の誘電体層S7と、第2の入力側共振電極16b及び第2の出力側共振電極18bが形成された第9の誘電体層S9との間に配置された第8の誘電体層の一主面に結合調整電極44を形成するようにしている。
また、第1及び第2の入力側共振電極16a及び16b間には、各開放端部分を電気的に接続するビアホール150が形成され、第1及び第2の出力側共振電極18a及び18b間には、各開放端部分を電気的に接続するビアホール152が形成されている。
また、図26に示すように、誘電体基板14の外周面のうち、第2の側面14bには、中央部分にアース電極12dが形成され、その両側に第1及び第2の平衡入力端子34a及び34bが形成されている。第3の側面14cには、中央部分にアース電極12fが形成され、その両側に第1及び第2の平衡出力端子36a及び36bが形成されている。なお、第1及び第4の側面14a及び14dにはそれぞれアース電極12c及び12eが形成されている。これら平衡入力端子34a、34b及び平衡出力端子36a、36bとアース電極(内層アース電極を含む)との間には、それぞれ絶縁をとるための領域が確保されている。
この第4の実施の形態に係る積層型誘電体フィルタ10Dにおいては、1/4波長の共振器を用いた平衡入出力方式の積層型誘電体フィルタを容易に作製することができると共に、該積層型誘電体フィルタの小型化をも図ることができる。
この第4の実施の形態に係る積層型誘電体フィルタ10Dにおいても、出力側変換部28Bにおける第1のストリップライン22Bの第1の部分22Ba及び第2の部分22Bb、第2のストリップライン24B及び第3のストリップライン26Bの各幅や電気的有効長さ、並びに第12〜第14の誘電体層S12〜S14の誘電率を適宜変更することで、出力側変換部28Bの出力インピーダンス、レベルバランス及び位相バランスを調整することができる。
また、この第4の実施の形態においても、出力側変換部28Bの出力段に等価的にリアクタンス回路を接続した形態にすることができ、出力側変換部28Bの出力インピーダンスを適宜変更することができる。また、出力側変換部28Bの入力インピーダンスを任意の値に調整することができる。
次に、第4の実施の形態に係る積層型誘電体フィルタ10Dの変形例について図28及び図29を参照しながら説明する。
この変形例に係る積層型誘電体フィルタ10Daは、上述した第4の実施の形態に係る積層型誘電体フィルタ10Dとほぼ同様の構成を有するが、以下の点で異なる。すなわち、図28に示すように、誘電体基板14の第3の側面14cのうち、第1及び第2の平衡出力端子36a及び36bの間に、DC電源に接続されるDC電極210が形成されている。
さらに、図29に示すように、第15の誘電体層S15の下層に位置された第16の誘電体層S16の一主面に前記DC電極210に接続された内層DC電極250が形成されている。そして、第2のストリップライン24Bにおける第2の接続位置65Bと第3のストリップライン26Bにおける第3の接続位置67Bとがそれぞれビアホール68B及び70Bを介して内層DC電極250に接続されている。この場合、第10の誘電体層S10の一主面に形成されたアース電極12bには、前記ビアホール68B及び70Bと絶縁を確保するための領域252及び254が形成されている。
この変形例に係る積層型誘電体フィルタ10Daにおいては、積層型誘電体フィルタ10Daの後段に別途DC成分を供給するタイプのIC回路202を接続する場合において、IC回路202にDC成分を供給するための専用回路を接続する必要がない。その結果、積層型誘電体フィルタ10DaとIC回路202を含む回路構成の小型化を図ることができる。
なお、この発明に係る積層型誘電体フィルタは、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。