WO2004091036A1 - 受動部品 - Google Patents

受動部品 Download PDF

Info

Publication number
WO2004091036A1
WO2004091036A1 PCT/JP2004/004765 JP2004004765W WO2004091036A1 WO 2004091036 A1 WO2004091036 A1 WO 2004091036A1 JP 2004004765 W JP2004004765 W JP 2004004765W WO 2004091036 A1 WO2004091036 A1 WO 2004091036A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
dielectric substrate
dielectric
passive component
shield
Prior art date
Application number
PCT/JP2004/004765
Other languages
English (en)
French (fr)
Inventor
Masaki Urano
Takami Hirai
Yasuhiko Mizutani
Kouhei Takase
Original Assignee
Soshin Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soshin Electric Co., Ltd. filed Critical Soshin Electric Co., Ltd.
Priority to CN200480009029A priority Critical patent/CN100594631C/zh
Priority to US10/551,273 priority patent/US7348868B2/en
Priority to EP16176336.2A priority patent/EP3098900B1/en
Priority to EP04725162.4A priority patent/EP1610408B1/en
Publication of WO2004091036A1 publication Critical patent/WO2004091036A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities

Definitions

  • the present invention relates to passive components including a laminated dielectric filter and the like constituting a resonance circuit in a microphone mouthband of several hundred MHz to several GHz, and can effectively reduce the size of communication devices and electronic devices.
  • passive components including a laminated dielectric filter and the like constituting a resonance circuit in a microphone mouthband of several hundred MHz to several GHz, and can effectively reduce the size of communication devices and electronic devices.
  • Background art
  • the wiring pattern formed on the wiring substrate and the input / output terminals formed on the side surfaces of the laminated dielectric passive component are soldered or the like. Electrical connection (side mounting).
  • the present invention has been made in view of such a problem, and can solve various problems due to side mounting, and can effectively suppress characteristic fluctuations and effectively simplify a manufacturing process.
  • the purpose is to provide parts. Disclosure of the invention
  • the passive component according to the present invention is a passive component having a plurality of electrodes constituting a passive circuit and at least one terminal led out to the outside in a dielectric substrate formed by laminating a plurality of dielectric layers. In the component, the terminal is led out only to the lower surface of the dielectric substrate.
  • the terminals formed only on the lower surface of the dielectric substrate may be mounted on the wiring board by a surface mounting method. Area can be made smaller than in the case of.
  • the terminals are present only on the lower surface of the dielectric substrate, the area of the plurality of electrodes can be reduced, and it is difficult for stray capacitance to be formed between these terminals and the electrodes. Therefore, the isolation characteristics of passive components are improved.
  • the one or more terminals include a plurality of terminals through which signals are input / output and one or more shield terminals, and a plurality of terminals through which the signals are input / output are provided on a lower surface of the dielectric substrate.
  • the shield terminals are arranged between the terminals. This ensures isolation between a plurality of terminals through which the signal is input and output can do.
  • the terminal may be an electrode formed by a via hole in the dielectric substrate. This can prevent the terminals from peeling off from the dielectric substrate, and can also suppress the occurrence of cracks in the electrodes. Further, since the electrodes can be formed simultaneously with the formation of the via holes in the dielectric substrate, the step of forming the electrodes on the lower surface of the dielectric substrate can be omitted, and the steps can be simplified. Further, since the thickness of the electrode can be increased, the same mechanical strength as that of the conventional side terminal can be obtained.
  • the diameter of the electrode forming the terminal is set to be larger than the diameter of the via hole. It is preferable to set a large value. As a result, the facing area between the wiring pattern of the wiring board and the terminal can be increased, and generation of an unnecessary inductance component can be suppressed.
  • the terminal may be formed by an electrode formed on a lower surface of the dielectric substrate, or a shield electrode may be formed in the dielectric substrate.
  • the dielectric constant ⁇ r of the dielectric layer between the shield electrode and the lower surface of the dielectric substrate is set to ⁇ r ⁇ 20. May be. In this case, the occurrence of stray capacitance between the shield electrode and the terminal can be suppressed, and the isolation characteristics can be improved.
  • the dielectric constant ⁇ r of the dielectric layer between the shield electrode and the lower surface of the dielectric substrate is set to ⁇ r> 20. Is also good.
  • the shield electrode in the dielectric substrate and the wiring pattern of the wiring substrate can be electrically connected via a capacitor, it is necessary to form an external terminal corresponding to the shield electrode on the lower surface of the dielectric substrate. Disappears.
  • the terminal dimensions must be reduced.However, since it is not necessary to form external terminals corresponding to the shield electrodes, the area of the terminals can be increased. As a result, the mechanical strength of the terminal can be improved.
  • the passive circuit formed in the dielectric substrate is a filter having one or more resonators
  • the resonator is formed by a peer hole, and one of the two end faces of the via hole is used. It may have a short-circuit end and an open end.
  • FIG. 1 is an exploded perspective view showing the passive component according to the first embodiment.
  • FIG. 2 is a longitudinal sectional view showing the passive component according to the first embodiment.
  • FIG. 3 is an exploded perspective view showing a passive component according to the second embodiment.
  • FIG. 4 is a longitudinal sectional view showing a passive component according to the second embodiment.
  • FIG. 5 is an exploded perspective view showing a passive component according to the third embodiment.
  • FIG. 6 is an exploded perspective view showing a passive component according to the fourth embodiment.
  • FIG. 7 is an exploded perspective view showing a passive component according to the fifth embodiment.
  • FIG. 8 is an explanatory diagram showing a pattern example of a terminal formed on the lower surface of the dielectric substrate.
  • the passive component 1 OA has a structure in which a plurality of dielectric layers (S 1 to S 7) are laminated, fired and integrated, and Dielectric substrate 14 having inner shield electrodes 12a and 12b formed on the surfaces (one main surface of second dielectric layer S2 and one main surface of sixth dielectric layer S6), respectively. Having.
  • the dielectric substrate 14 is configured by stacking a first dielectric layer S1 to a seventh dielectric layer S7 in order from the top. These first to seventh dielectric layers S1 to S7 are composed of one or a plurality of layers.
  • the dielectric substrate 14 has a filter portion 16 that forms two quarter-wavelength resonators (an input side resonator 18 and an output side resonator 20).
  • the filter portion 16 has an input-side resonance electrode 26 and an output-side resonance electrode 28 formed on one main surface of the fourth dielectric layer S4.
  • One end of the input-side resonance electrode 26 (the end formed near the first side surface 14a of the dielectric substrate 14) and one end of the output-side resonance electrode 28 ( The end formed near the first side surface 14a) is electrically connected to the inner-layer shield electrodes 12a and 12b through via holes 22 and 24, respectively. That is, one end of the input-side resonance electrode 26 and the other end of the output-side resonance electrode 28 each constitute a short-circuit end.
  • the input resonance electrode 26 has an input tap electrode 30 formed from a central portion thereof toward the second side surface 14 b (the side surface opposite to the output resonance electrode 28) of the dielectric substrate 14. Have been.
  • the output-side resonance electrode 28 has an output tap electrode 32 formed from the central portion thereof toward the third side surface 14 c (the side opposite to the second side surface 14 b) of the dielectric substrate 14. Has been established.
  • one main surface of the third dielectric layer S3 faces the open ends of the input-side resonance electrode 26 and the output-side resonance electrode 28, and the fourth side surface 14 of the dielectric substrate 14 d (the side opposite to the first side 14 a) and the degree of coupling between the inner-layer shield electrodes 34 and 36 formed near the input-side resonator 18 and the output-side resonator 20.
  • a coupling adjustment electrode 38 for adjusting the coupling.
  • One main surface of the fifth dielectric layer S5 is opposed to the open ends of the input-side resonance electrode 26 and the output-side resonance electrode 28, and the fourth side surface 14d of the dielectric substrate 14 is formed.
  • the inner layer shield electrode 12 a is connected to the inner layer shield electrode via via holes 44 and 46 penetrating the second dielectric layer S 2 near the fourth side surface 14 d of the dielectric substrate 14.
  • the inner shield electrode 12 b is electrically connected to 34 and 36, and the inner shield electrode 12 b is connected to a peer penetrating the fifth dielectric layer S 5 near the fourth side surface 14 d of the dielectric substrate 14. It is electrically connected to the inner layer shield electrodes 39 and 40 via the holes 45 and 47.
  • the passive component 1 OA has one of the dielectric layers constituting the dielectric substrate 14, one of which constitutes an input terminal in the lowermost dielectric layer S 7.
  • the input electrode layer 48, one output electrode layer 50 constituting the output terminal, and four shield electrode layers 52a to 52d constituting the shield terminal are formed by via holes.
  • the input electrode layer 48 is formed near the second side surface 14 b of the dielectric substrate 14, the output electrode layer 50 is formed near the third side surface 14 c of the dielectric substrate 14, Of the four shield electrode layers 52a to 52d, two shield electrode layers 52a and 52b are formed near the first side surface 14a of the dielectric substrate 14, The other two shield electrode layers 52 c and 52 d are formed near the fourth side surface 14 d of the dielectric substrate 14.
  • the input electrode layer 48 is located in the vicinity of the second side surface 14 b of the dielectric substrate 14, and has a via hole 5 4 and an input tap formed in the fourth to sixth dielectric layers S 4 to S 6. It is electrically connected to the input-side resonance electrode 26 via the electrode 30.
  • the output electrode layer 50 is located in the vicinity of the third side surface 14 c of the dielectric substrate 14, and has a via hole 56 formed between the fourth to sixth dielectric layers S 4 to S 6 and an output tap. It is electrically connected to the output-side resonance electrode 28 via the electrode 32.
  • the two shield electrode layers 52a and 52b are connected to the short-circuited ends of the inner-layer shield electrodes 12a and 12b and the input-side resonance electrode 26 and the output-side resonance via the via holes 22 and 24, respectively.
  • the other two shield electrode layers 52c and 52d are electrically connected to the short-circuited end of the electrode 28, and the inner shield electrodes 39, 40, through the via holes 45 and 47. It is electrically connected to 1 2 b.
  • the diameters of the input electrode layer 48, the output electrode layer 50, and the four shield electrode layers 52a to 52d are larger than the diameters of the via holes 22, 24, 44 and 46 described above. It is set to a large value.
  • the input electrode layer 48 forming the input terminal, the output electrode layer 50 forming the output terminal, and the shield terminal are formed on the dielectric substrate 14 by forming the four shield electrode layers 52 a to 52 d constituting the element in the lowermost dielectric layer S 7 with via holes. Is led out only to the lower surface.
  • the terminals formed only on the lower surface of the dielectric substrate 14 may be mounted on the wiring board by the surface mounting method.
  • the mounting area can be made smaller than that of the side mounting.
  • the input terminal, the output terminal, and the shield terminal exist only on the lower surface of the dielectric substrate 14, the distance between each terminal and a plurality of electrodes constituting the filter section 16 becomes long, and the terminals float between these terminals. The capacitance is hardly formed. Therefore, the isolation characteristics of the passive component 10 A are improved.
  • the passive component is hardly affected by other components in contact with the shield plate installed near the 1 O A, and fluctuations in characteristics can be reduced.
  • the input electrode layer 48, the output electrode layer 50, and the shield electrode layers 52 a to 52 d are formed in the dielectric substrate 14 via holes. Since these layers are formed, it is possible to prevent the electrode layers from peeling off from the dielectric substrate 14 and to suppress the occurrence of cracks in each electrode layer.
  • the above-described electrode layers 48, 50, and 52 a to 52 d are formed. Since it can be formed, the step of forming terminals on the lower surface of the dielectric substrate 14 can be omitted, and the step can be simplified. In addition, since the thickness of each of the electrode layers 48, 50 and 52a to 52d can be increased, the same mechanical strength as the conventional side terminal (terminal formed on the side surface of the dielectric substrate 14) is obtained. Obtainable.
  • each electrode layer 48, 50 and 52a to 52d should be set to be larger than the diameter of each via hole 22, 24, 44, 45, 46 and 47.
  • Figure 2 As shown in the figure, the facing area between the input wiring pattern 62 of the wiring board 60 and the input electrode layer 48, the facing area between the output wiring pattern 64 and the output electrode layer 50, and the shield wiring pattern 66 The areas opposed to the shield electrode layers 52a to 52d can be respectively increased, and generation of unnecessary inductance components can be suppressed.
  • a passive component 10B according to a second embodiment will be described with reference to FIGS.
  • the passive component 10B according to the second embodiment has substantially the same configuration as the passive component 1OA according to the above-described first embodiment, as shown in FIGS.
  • the difference is that the side resonator 18 and the output side resonator 20 are formed by via holes 70 and 72, respectively.
  • the input side resonator 18 extends from the vicinity of the first side surface 14 a to the fourth side surface 14 d on the main surface of the third dielectric layer S 3.
  • a first electrode 74 extending to the vicinity, and a fourth surface from the vicinity of the first side surface 14a of the dielectric substrate 14 on the main surface of the fifth dielectric layer S5.
  • the second electrode 76 formed and extending through the third and fourth dielectric layers S 3 and S 4, and extending to the center of the first electrode 74. It has the above-described via hole 0.70 that connects to the central portion of the second electrode 76.
  • Both ends of the first electrode 74 are electrically connected to the inner-layer shield electrode 12b via via holes 78 and 79, respectively.
  • an input tap electrode 30 is formed from a central portion thereof toward the second side surface 14 b of the dielectric substrate 14. That is, the first electrode 74 forms a short-circuit end of the input-side resonator 18.
  • the second electrode 76 has a form facing the inner-layer shield electrode 12 b with the dielectric layer interposed therebetween, and forms an open end of the input-side resonator 18.
  • the output-side resonator 20 is similar to the input-side resonator 18, from the vicinity of the first side surface 14 a to the vicinity of the fourth side surface 14 d on the main surface of the third dielectric layer S 3. And a first electrode 80 forming a short-circuit end of the output-side resonator 20, and a vicinity of the first side surface 14 a on the main surface of the fifth dielectric layer S 5 And a second electrode 82 extending from the second side to the fourth side 14 d and forming an open end of the output-side resonator 20. And the above-described via hole 72 penetrating through the fourth dielectric layers S 3 and S 4 and electrically connecting the first electrode 80 and the second electrode 82.
  • Both ends of the first electrode 80 are electrically connected to the inner-layer shield electrode 12b through via holes 84 and 86, respectively.
  • an output tap electrode 32 is formed from a central portion thereof toward the third side surface 14c of the dielectric substrate 14.
  • a first side surface 14a of the dielectric substrate 14 is formed, and the first electrode 74 of the input-side resonator 18 and the output A first coupling adjustment electrode 88 opposed to the first electrode 80 of the side resonator 20 with the third dielectric layer S 3 interposed therebetween, and a fourth side surface 14 of the dielectric substrate 14
  • the first electrode 74 of the input-side resonator 18 and the first electrode 80 of the output-side resonator 20 opposing the third dielectric layer S 3 are formed near d.
  • two coupling adjustment electrodes 90 are formed near d.
  • the passive component 10 B includes a single input electrode film 9 2 constituting an input terminal on the back surface of the seventh dielectric layer S 7 (the lower surface of the dielectric substrate 14). And one output electrode film 94 forming an output terminal, and two shield electrode films 96 and 98 forming a shield terminal.
  • the input electrode film 92 is formed near the second side surface 14 b of the dielectric substrate 14, and the output electrode film 94 is formed near the third side surface 14 c of the dielectric substrate 14
  • one shield electrode film 96 is located near the first side surface 14a of the dielectric substrate 14 and the second side surface.
  • the shield electrode film 98 is formed so as to extend from the vicinity of 14 b to the vicinity of the third side surface 14 c, and the other shield electrode film 98 is in the vicinity of the fourth side surface 14 d of the dielectric substrate 14. Further, it is formed to extend from the vicinity of the second side surface 14b to the vicinity of the third side surface 14c.
  • the input electrode film 92 is located near the second side surface 14 b of the dielectric substrate 14, and has a via hole 100 formed over the fifth and sixth dielectric layers S 5 and S 6.
  • the output electrode film 94 is located in the vicinity of the third side surface 14 c of the dielectric substrate 14, and is a via hole 10 formed over the fifth and sixth dielectric layers S 5 and S 6. It is electrically connected to the second electrode 82 of the output-side resonator 20 via 2 and the output tap electrode 32.
  • one shield electrode film 96 is located near the first side surface 14 a of the dielectric substrate 14 and has a via hole 1 that penetrates the second to seventh dielectric layers S 2 to S 7.
  • the other two shield electrode films 98 are electrically connected to the inner-layer shield electrodes 12 a and 12 b through the fourth and first side surfaces 14 d and 14 d, respectively.
  • the sixth and seventh dielectric layers S between the inner shield electrode 12 b and the lower surface of the dielectric substrate 14. 6 and S7 are made of a material having a dielectric constant of sr ⁇ 20.
  • the passive component 10 B includes an input electrode film 92 forming an input terminal, an output electrode film 94 forming an output terminal, and two components forming a shield terminal.
  • the shield electrode films 96 and 98 are formed on the back surface of the lowermost dielectric layer S7, the input terminals, output terminals and shield terminals are led out only to the lower surface of the dielectric substrate 14. I have.
  • the mounting area of the passive component 10B can be made smaller than that in the case of side mounting.
  • the isolation characteristics of the passive component 10B are improved.
  • the manufacturing process is simplified, and the manufacturing cost can be reduced. Variations in characteristics can be reduced.
  • the input-side resonator 18 and the output-side resonator 20 are formed by via holes 70 and 72, respectively, and the short-circuited end of the input-side resonator 18 is formed at one end of the via hole 70. It consists of electrodes 74, and the open end of input side resonator 18 is connected to the other end of via hole 70.
  • the output side resonator 20 is constituted by the formed second electrode 76, the short-circuited end of the output side resonator 20 is constituted by the first electrode 80 formed at one end of the peer hole 72, and the output side resonator 20 is opened. Since the end is constituted by the second electrode 82 formed at the other end of the via hole 72, the following operation can be obtained.
  • a portion of the input-side resonator 18 or the output-side resonator 20 that requires a capacitance for example, a connection between the first and second coupling adjustment electrodes 88 and 90 and the first electrodes 74 and 80.
  • the Q value of the input side resonator 18 and the output side resonator 20 is increased by making the material with the rate ⁇ r (> 20) and making other dielectric layers with the material with high Q value. And low loss characteristics can be obtained.
  • the passive component 10C according to the third embodiment has substantially the same configuration as the passive component 10B according to the above-described second embodiment.
  • the shield electrode films 96 and 98 are not formed on the lower surface of the plate 14 and the inner shield electrode of the dielectric layers S1 to S7 constituting the dielectric substrate 14
  • the sixth and seventh dielectric layers S 6 and S 7 between 12 b and the lower surface of the dielectric substrate 14 are made of a material having a dielectric constant of r (> 20). Different.
  • the inner-layer shield electrode 12 b in the dielectric substrate 14 and the shield wiring pattern 66 of the wiring substrate 60 can be electrically connected via the capacitor.
  • shield electrode films 96 and 98 constituting the shield terminals on the lower surface of the dielectric substrate 14.
  • the dimensions of input terminals, output terminals, and shield terminals must be reduced, but in the third embodiment, it is necessary to form shield electrode films 96 and 98. Therefore, the dimensions of the input electrode film 92 and the output electrode film 94 can be increased. Thereby, the mechanical strength of the input electrode film 92 and the output electrode film 94 can be improved.
  • a passive component 10D according to a fourth embodiment will be described with reference to FIG.
  • the passive component 10D according to the fourth embodiment has substantially the same configuration as the passive component 1OA according to the first embodiment described above. 14 in that it has a filter section 16 and an unbalanced-to-balanced conversion section 120 (hereinafter simply referred to as a conversion section).
  • the passive component 10 D includes a second dielectric layer S 2, a sixth dielectric layer S 6, a ninth dielectric layer S 9, and a first dielectric layer Inner-layer shield electrodes 12a, 122, 124 and 12b are respectively formed on the main surfaces of S11, and DC electrodes are formed on the main surface of the 10th dielectric layer S10. 1 2 6 is formed.
  • a balanced input / output terminal 128 is formed on the lower surface of the second dielectric layer S 12 near the third side surface 14 c of the dielectric substrate 14, and the second side surface 14 2
  • An unbalanced input / output terminal 130 and a DC terminal 132 are formed near b, and a shield terminal 134 is formed in the center.
  • first to third resonators 13 6, 13 8, and 140 are respectively formed, and the first side surface 1 of the dielectric substrate 14 is respectively provided.
  • the first to third resonance electrodes 14 2, 14 4 and 14 6 extending from the vicinity of 4 a to the vicinity of the fourth side surface 14 d, and the first resonance electrode 14 2 to the second And a lead electrode 148 extending toward the side surface 14b.
  • the main surface of the third dielectric layer S3 faces the open ends of the first to third resonance electrodes 144, 144, and 146, and the fourth side surface of the dielectric substrate 14 Adjust the degree of coupling between the three inner-layer shield electrodes 15 0, 15 2 and 15 4 formed close to 14 d, and the first and second resonators 13 6 and 13 8 And a first coupling adjustment electrode 156 are formed.
  • the ends near the first side surface 14 a of the dielectric substrate 14 are the second to sixth dielectric electrodes, respectively. It is connected to the inner-layer shield electrodes 12 a and 122 through via holes 158, 160 and 162 penetrating the body layers S 2 to S 6.
  • the three inner-layer shield electrodes 15 0, 15 2, and 15 4 are respectively connected to the second to sixth dielectric layers S 2 to S at portions adjacent to the fourth side surface 14 d of the dielectric substrate 14. 6 are connected to the inner layer shield electrodes 12 a and 122 through via holes 16 6, 16 68 and 170.
  • the inner shield electrode 1 2 2 is formed in the vicinity of the first side surface 14 a of the dielectric substrate 14 ′ in a via hole 1 7 2 penetrating through the sixth to 12th dielectric layers S 6 to S 12. And via holes penetrating through the sixth to 12th dielectric layers S6 to S12 in the vicinity of the fourth side surface 14d of the dielectric substrate 14 Through these steps, they are electrically connected to the inner shield electrodes 124 and 12b and to the shield terminals 134 formed on the lower surface of the dielectric substrate 14.
  • the main surface of the fifth dielectric layer S5 has a second coupling adjustment electrode 180 for adjusting the degree of coupling between the second and third resonators 1380 and 140. And an output capacitance electrode 182 that overlaps with the third resonance electrode 146 and the fourth dielectric layer S4 interposed therebetween.
  • a first stripline electrode 184 constituting the conversion section 120 is formed, and on the main surface of the eighth dielectric layer S8, Second and third strip line electrodes 186 and 188 that constitute the part 120 are formed.
  • One end of the first strip line electrode 18 4 is electrically connected to the output capacitance electrode 18 2 through a via hole 190 passing through the fifth and sixth dielectric layers S 5 and S 6 .
  • the other end of the first stripline electrode 184 is open.
  • a region for insulating the via hole 190 that is, a region where the electrode film is not formed is secured.
  • One end of the second stripline electrode 186 and one end of the third stripline electrode 188 are connected to via holes 192 and 199 both passing through the eighth and ninth dielectric layers S8 and S9. 4 is electrically connected to the DC electrodes 1 26.
  • the other end of the second strip line electrode 186 and the other end of the third strip line electrode 188 are both located near the third side surface 14 c of the dielectric substrate 14, Electrically connected to the balanced input / output terminals 1 28 formed on the lower surface of the dielectric substrate 14 through the via holes 1 96 and 1 98 penetrating the first and second dielectric layers S 8 to S 12 I have.
  • the DC electrode 126 has an overhanging electrode 200 projecting toward the second side surface 14 b of the dielectric substrate 14. Is electrically connected to a DC terminal 132 formed on the lower surface of the dielectric substrate 14 through a via hole 202 penetrating through the dielectric layers S10 to S12.
  • the mounting area of the passive component 10D can be made smaller than that in the case of side mounting. it can.
  • the isolation characteristics of the passive component 10D are improved.
  • the manufacturing process is simplified, and the manufacturing cost can be reduced. Variations in characteristics can be reduced.
  • the passive component 10E according to the fifth embodiment has substantially the same configuration as the passive component 1OA according to the first embodiment described above, as shown in FIG. The difference is that there is a lumped constant filter part 210 in 14.
  • the inner shield electrode 212 is formed on the main surface of the 10th dielectric layer S10. Also, of the lower surface of the first dielectric layer S 11, a corner portion 2 1 4 including the first side surface 14 a and the third side surface 14 c of the dielectric substrate 14, Shield terminal at the part including the center of the side 14a, the corner part 2 16 including the second side 14b and the fourth side 14d, and the part including the center of the fourth side 14d. 2 18 a to 2 18 d are formed, and the input terminal 2 2 2 is connected to the part 2 220 including the third side 14 c and the fourth side 14 d of the dielectric substrate 14. An output terminal 226 is formed at a corner portion 224 of the formed dielectric substrate 154, which includes a first side surface 414a and a second side surface 414b.
  • first to fifth inductor electrodes 228a to 228e for forming inductance are formed on the main surfaces of the second to fifth dielectric layers S2 to S5.
  • the first to fifth inductor electrodes 228a to 228e are formed in a coil shape via via holes 230, 232, 234, and 236, respectively.
  • first to fourth capacitor electrodes 238a to 238d for forming capacitors are formed on the main surfaces of the seventh to ninth dielectric layers S7 to S9.
  • the first capacitor electrode 2 38 a is formed on the main surface of the seventh dielectric layer S 7 at a corner portion including the first side surface 14 a and the second side surface 14 b of the dielectric substrate 14.
  • the second capacitor electrode 238 b is formed closer to 2 24, and the third side surface 14 c of the dielectric substrate 14 and the fourth side of the fourth surface of the main surface of the eighth dielectric layer S 8.
  • the corner portion including the side surface 14 d is formed closer to 220.
  • the third capacitance electrode 2 3 8 c is formed on the main surface of the ninth dielectric layer S 9 near the corner 2 2 4 of the dielectric substrate 14, and the fourth capacitance electrode 2 3 8 d is formed on the main surface of the ninth dielectric layer S9 near the corner part 220.
  • One end of the first inductor electrode 2 28 a is located near the corner portion 220 of the second dielectric layer S 2, and the second to eleventh dielectric layer S 2
  • the second capacitor electrode 238 b, the fourth capacitor electrode 238 d, and the input terminal 2 2 2 formed on the lower surface of the dielectric substrate 14 through a via hole 240 penetrating through 2 to S 11. Connected.
  • the fifth inductor electrode 228 e is located close to the corner portion 224 of the sixth dielectric layer S 6, and the sixth to eleventh dielectric layer S 6 to S 11 through a via hole 2 42 to the first capacitor electrode 2 38 a, the third capacitor electrode 2 38 c and the output terminal 2 2 6 formed on the lower surface of the dielectric substrate 14.
  • the mounting area of the passive component 10E can be made smaller than that in the case of side mounting. it can.
  • the isolation characteristics of the passive component 10 E are improved. Manufacturing The process is simplified, and the manufacturing cost can be reduced. Variations in characteristics can be reduced.
  • the input terminal 222 and the output terminal 226 are diagonal.
  • An example is shown in which the shield terminals 218 a to 218 d are arranged on the upper part and other parts are arranged.
  • eight terminals are provided on the lower surface of the dielectric substrate 14.
  • I / O terminals 250a to 250d and shield terminals 252a to 252d may be arranged in a pin arrangement.
  • the isolation between the input / output terminals 250a to 250d must be ensured because the distance between the input / output terminals 250a to 250d is far and the adjacent terminals are the shield terminals 252a to 252d. Can be.
  • the passive component according to the present invention is not limited to the above-described embodiment, and may adopt various configurations without departing from the gist of the present invention.

Abstract

　受動部品（１０Ａ）は、最下層の誘電体層（Ｓ７）内に、入力端子を構成する１つの入力電極層（４８）と、出力端子を構成する１つの出力電極層（５０）と、シールド端子を構成する４つのシールド電極層（５２ａ～５２ｄ）がビアホールにて形成されている。入力電極層（４８）は、誘電体基板（１４）の第２の側面（１４ｂ）の近傍であって、第４～第６の誘電体層（Ｓ４～Ｓ６）にかけて形成されたビアホール（５４）と入力タップ電極（３０）とを介して入力側共振電極（２６）に電気的に接続されている。出力電極層（５０）は、誘電体基板（１４）の第３の側面（１４ｃ）の近傍であって、第４～第６の誘電体層（Ｓ４～Ｓ６）にかけて形成されたビアホール（５６）と出力タップ電極（３２）とを介して出力側共振電極（２８）に電気的に接続されている。

Description

明 細 書 受動部品 技術分野
本発明は、 数百 MH z〜数 GH zのマイク口波帯において共振回路を構成する 積層型誘電体フィルタ等を含む受動部品に関し、 通信機器や電子機器の小型化を 有効に図ることができる受動部品に関する。 背景技術
近時、 I Cが高集積化され、 I C自体の小型化が急速に進んでいる。 これに伴 い、 前記 I Cの周辺に使用されるフィルタ等の受動部品も小型化が進んでいる。 また、 受動部品の小型化には、 誘電体基板を使用した積層型誘電体受動部品が有 効である （例えば特開 2002— 280805号公報及び特開 2002— 261 643号公報参照） 。
このような積層型誘電体受動部品を例えば配線基板に実装する場合は、 該配線 基板に形成された配線パターンと、 積層型誘電体受動部品の側面に形成された入 出力端子とを半田等で電気的に接続するようにしている （側面実装） 。
また、 従来では、 チップ状の電子部品の外周面に形成された端子を表面実装の 下面電極の一部として利用する例も提案されている （例えば特開平 10— 150 138号公報参照） 。
ところで、 製品を配線基板に実装する方法としては、 上述した側面実装のほか に、 ワイヤボンディングやリード線にて電気的に接続する手法がある。 特に、 受 動部品においては側面実装が主流である。
しかし、 上述の側面実装は、 以下のような問題点がある。
(1) 広い実装面積を確保する必要がある。 つまり、 実装面積として、 受動部品 の被実装面の面積よりも大きな面積 （例えば被実装面の面積の約 1. 5倍） を確 保する必要がある。 ( 2 ) 受動部品の側面に形成された電極 （側面電極） の浮遊容量によってァイソ レーション特性が劣化する。
( 3 ) 側面電極を受動部品の側面に形成する必要から製造工程が多くなる。
( 4 ) 受動部品の近傍に設置されたシールド板や隣接する他部品の影響によって 特性が変動する。
本発明は、 このような課題を考慮してなされたものであり、 側面実装による 種々の問題点を解決することができ、 特性変動の抑制、 製造工程の簡単化を有効 に図ることができる受動部品を提供することを目的とする。 発明の開示
本発明に係る受動部品は、 複数の誘電体層が積層されて構成された誘電体基板 内に、 受動回路を構成する複数の電極と外部に導出された 1以上の端子とを有す る受動部品において、 前記端子が前記誘電体基板の下面のみに導出されているこ とを特徴とする。
これにより、 受動部品を例えば配線基板等に実装する場合に、 誘電体基板の下 面のみに形成された端子を表面実装方式で配線基板に実装すればよいため、 受動 部品の実装面積を側面実装の場合よりも狭い面積にすることができる。
端子が誘電体基板の下面のみに存在するため、 複数の電極の面積を小さくでき これら端子と電極間に浮遊容量が形成されにくくなる。 従って、 受動部品のアイ ソレーション特性は改善する。
受動部品の側面に電極を形成する必要がなくなるため、 製造工程も簡単になり、 製造コストの低廉化を図ることができる。
受動部品の近傍に設置されたシールド板や隣接する他部品の影響を受けにくく なり、 特性の変動を小さくすることができる。
そして、 前記構成において、 前記 1以上の端子が、 信号が入出力される複数の 端子と 1以上のシールド端子とを有し、 前記誘電体基板の下面には、 前記信号が 入出力される複数の端子の間に前記シールド端子が配列されることが好ましい。 これにより、 前記信号が入出力される複数の端子の間のアイソレーションを確保 することができる。
また、 前記構成において、 前記端子は、 前記誘電体基板内にビアホールにて形 成された電極でもよい。 これにより、 端子の誘電体基板からの剥離を防止するこ とができ、 電極へのクラックの発生も抑制することができる。 また、 誘電体基板 内へのビアホールの形成と同時に前記電極を形成することができるため、 誘電体 基板の下面に電極を形成する工程を省略することができ、 工程を簡素化すること ができる。 また、 電極の厚みを厚くできるため、 従来の側面端子と同等の機械的 強度を得ることができる。
特に、 前記誘電体基板内に複数の電極間を電気的に接続する 1以上のビアホ一 ルが形成されている場合に、 前記端子を構成する前記電極の径を、 前記ビアホー ルの径よりも大きく設定することが好ましい。 これにより、 配線基板の配線パタ —ンと端子との対向面積を増加させることができ、 不要なインダク夕ンス成分の 発生を抑制することができる。
また、 前記構成において、 前記端子を前記誘電体基板の下面に形成された電極 にて形成するようにしてもよいし、 前記誘電体基板内にシールド電極を形成する ようにしてもよい。
また、 前記構成において、 前記誘電体基板を構成する誘電体層のうち、 前記シ —ルド電極と前記誘電体基板の下面間の誘電体層の誘電率 ε rを、 ε r < 2 0に してもよい。 この場合、 シ一ルド電極と端子との間の浮遊容量の発生を抑えるこ とができ、 アイソレーション特性を改善することができる。
また、 前記構成において、 前記誘電体基板を構成する誘電体層のうち、 前記シ ールド電極と前記誘電体基板の下面間の誘電体層の誘電率 ε rを、 ε r > 2 0に してもよい。
この場合、 誘電体基板内のシールド電極と配線基板の配線パターンとを容量を 介して電気的に接続することができるため、 誘電体基板の下面にシールド電極に. 対応する外部端子を形成する必要がなくなる。 一般に、 受動部品の小型化に際し、 端子寸法を小さくしなければならないが、 前記シールド電極に対応する外部端子 を形成する必要がないため、 前記端子の面積を大きくすることができ、 これによ り、 端子の機械的強度を向上させることができる。
前記誘電体基板内に形成される受動回路を、 1以上の共振器を有するフィルタ とした場合は、 該共振器をピアホールにて形成し、 該ビアホールの両端面のうち、 いずれか一方の端面で短絡端と開放端とを有するようにしてもよい。
以上説明したように、 本発明に係る受動部品によれば、 側面実装による種々の 問題点を解決することができ、 特性変動の抑制、 製造工程の簡単化を有効に図る ことができる。 図面の簡単な説明
図 1は、 第 1の実施の形態に係る受動部品を示す分解斜視図である。
図 2は、 第 1の実施の形態に係る受動部品を示す縦断面図である。
図 3は、 第 2の実施の形態に係る受動部品を示す分解斜視図である。
図 4は、 第 2の実施の形態に係る受動部品を示す縦断面図である。
図 5は、 第 3の実施の形態に係る受動部品を示す分解斜視図である。
図 6は、 第 4の実施の形態に係る受動部品を示す分解斜視図である。
図 7は、 第 5の実施の形態に係る受動部品を示す分解斜視図である。
図 8は、 誘電体基板の下面に形成される端子のパターン例を示す説明図である。 発明を実施するための最良の形態
以下、 本発明に係る受動部品の実施の形態例を図 1〜図 8を参照しながら説明 する。
まず、 第 1の実施の形態に係る受動部品 1 O Aは、 図 1及び図 2に示すように、 複数の誘電体層 （S 1〜S 7 ) が積層、 焼成一体化され、 かつ、 両主面 （第 2の 誘電体層 S 2の一主面及び第 6の誘電体層 S 6の一主面） にそれぞれ内層シール ド電極 1 2 a及び 1 2 bが形成された誘電体基板 1 4を有する。
誘電体基板 1 4は、 上から順に、 第 1の誘電体層 S 1〜第 7の誘電体層 S 7が 積み重ねられて構成されている。 これら第 1〜第 7の誘電体層 S 1〜S 7は 1枚 あるいは複数枚の層にて構成される。 誘電体基板 1 4内には、 2つの 1 / 4波長の共振器 （入力側共振器 1 8及び出 力側共振器 2 0 ) を構成するフィル夕部 1 6を有する。 このフィル夕部 1 6は第 4の誘電体層 S 4の一主面に形成された入力側共振電極 2 6と出力側共振電極 2 8とを有する。
入力側共振電極 2 6の一方の端部 （誘電体基板 1 4の第 1の側面 1 4 aに近接 した位置に形成された端部） と、 出力側共振電極 2 8の一方の端部 （前記第 1の 側面 1 4 aに近接した位置に形成された端部） は、 それぞれビアホール 2 2及び 2 4を介して内層シールド電極 1 2 a及び 1 2 bに電気的に接続されている。 即 ち、 入力側共振電極 2 6の一方の端部と、 出力側共振電極 2 8の他方の端部は、 それぞれ短絡端を構成する。
入力側共振電極 2 6は、 その中央部分から誘電体基板 1 4の第 2の側面 1 4 b (出力側共振電極 2 8とは反対側の側面） に向けて入力タップ電極 3 0が形成さ れている。 出力側共振電極 2 8は、 その中央部分から誘電体基板 1 4の第 3の側 面 1 4 c (第 2の側面 1 4 bと反対側の側面） に向けて出力タップ電極 3 2が形 成されている。
また、 第 3の誘電体層 S 3の一主面には、 入力側共振電極 2 6及び出力側共振 電極 2 8の各開放端と対向し、 誘電体基板 1 4の第 4の側面 1 4 d (前記第 1の 側面 1 4 aと反対側の側面） に近接して形成された内層シールド電極 3 4及び 3 6と、 入力側共振器 1 8及び出力側共振器 2 0間の結合度を調整するための結合 調整電極 3 8とが形成されている。
第 5の誘電体層 S 5の一主面には、 入力側共振電極 2 6及び出力側共振電極 2 8の各開放端と対向し、 誘電体基板 1 4の前記第 4の側面 1 4 dに近接して形成 された内層シールド電極 3 9及び 4 0と、 入力側共振器 1 8及び出力側共振器 2 0間の結合を調整するための結合調整電極 4 2とが形成されている。
内層シールド電極 1 2 aは、 誘電体基板 1 4の第 4の側面 1 4 dの近傍におい て、 第 2の誘電体層 S 2を貫通するビアホール 4 4及び 4 6を介して内層シール ド電極 3 4及び 3 6に電気的に接続され、 内層シールド電極 1 2 bは、 誘電体基 板 1 4の第 4の側面 1 4 dの近傍において、 第 5の誘電体層 S 5を貫通するピア ホール 4 5及び 4 7を介して内層シールド電極 3 9及び 4 0に電気的に接続され ている。
そして、 この第 1の実施の形態に係る受動部品 1 O Aは、 誘電体基板 1 4を構 成する誘電体層のうち、 最下層の誘電体層 S 7内に、 入力端子を構成する 1つの 入力電極層 4 8と、 出力端子を構成する 1つの出力電極層 5 0と、 シールド端子 を構成する 4つのシールド電極層 5 2 a〜5 2 dがビアホールにて形成されてい る。
入力電極層 4 8は誘電体基板 1 4の第 2の側面 1 4 bの近傍に形成され、 出力 電極層 5 0は誘電体基板 1 4の第 3の側面 1 4 cの近傍に形成され、 4つのシ一 ルド電極層 5 2 a〜 5 2 dのうち、 2つのシールド電極層 5 2 a及び 5 2 bは誘 電体基板 1 4の第 1の側面 1 4 aの近傍に形成され、 他の 2つのシールド電極層 5 2 c及び 5 2 dは誘電体基板 1 4の第 4の側面 1 4 dの近傍に形成されている。 入力電極層 4 8は、 誘電体基板 1 4の第 2の側面 1 4 bの近傍であって、 第 4 〜第 6の誘電体層 S 4〜S 6にかけて形成されたビアホール 5 4と入力タップ電 極 3 0とを介して入力側共振電極 2 6に電気的に接続されている。 出力電極層 5 0は、 誘電体基板 1 4の第 3の側面 1 4 cの近傍であって、 第 4〜第 6の誘電体 層 S 4〜S 6にかけて形成されたビアホール 5 6と出力タップ電極 3 2とを介し て出力側共振電極 2 8に電気的に接続されている。
また、 2つのシールド電極層 5 2 a及び 5 2 bは、 前記ビアホール 2 2及び 2 4を介して内層シールド電極 1 2 a及び 1 2 b並びに入力側共振電極 2 6の短絡 端及び出力側共振電極 2 8の短絡端に電気的に接続され、 他の 2つのシールド電 極層 5 2 c及び 5 2 dは、 前記ビアホール 4 5及び 4 7を介して内層シールド電 極 3 9、 4 0、 1 2 bに電気的に接続されている。
更に、 入力電極層 4 8、 出力電極層 5 0、 4つのシールド電極層 5 2 a〜 5 2 dの各径は、 上述した各ビアホール 2 2、 2 4、 4 4及び 4 6の径よりも大きく 設定されている。
このように、 第 1の実施の形態に係る受動部品 1 O Aにおいては、 入力端子を 構成する入力電極層 4 8と、 出力端子を構成する出力電極層 5 0と、 シールド端 子を構成する 4つのシールド電極層 5 2 a〜5 2 dとを最下層の誘電体層 S 7に ビアホールにて形成することにより、 前記入力端子、 出力端子及びシールド端子 を誘電体基板 1 4の下面のみに導出するようにしている。
これにより、 受動部品 1 O Aを例えば配線基板等に実装する場合に、 誘電体基 板 1 4の下面のみに形成された端子を表面実装方式で配線基板に実装すればよい ため、 受動部品 1 O Aの実装面積を側面実装の場合よりも狭い面積にすることが できる。
入力端子、 出力端子及びシールド端子が誘電体基板 1 4の下面のみに存在する ため、 各端子とフィルタ部 1 6を構成する複数の電極との距離が遠くなり、 これ ら端子と電極間に浮遊容量は形成されにくくなる。 従って、 受動部品 1 0 Aのァ イソレーション特性は改善する。
受動部品 1 O Aの側面に電極を形成する必要がなくなるため、 製造工程も簡単 になり、 製造コストの低廉化を図ることができる。
受動部品 1 O Aの近傍に設置されたシールド板ゃ瞵接する他部品の影響を受け にくくなり、 特性の変動を小さくすることができる。
特に、 この第 1の実施の形態に係る受動部品 1 O Aにおいては、 入力電極層 4 8、 出力電極層 5 0及びシールド電極層 5 2 a〜 5 2 dを誘電体基板 1 4内にピ ァホールにて形成するようにしているため、 これら電極層の誘電体基板 1 4から の剥離を防止することができ、 各電極層へのクラックの発生も抑制することがで きる。
また、 誘電体基板 1 4内へのビアホール 2 2、 2 4、 4 4、 4 5、 4 6及び 4 7の形成と同時に上述の電極層 4 8、 5 0及び 5 2 a〜5 2 dを形成することが できるため、 誘電体基板 1 4の下面に端子を形成する工程を省略することができ、 工程を簡素化することができる。 また、 各電極層 4 8、 5 0及び 5 2 a〜5 2 d の厚みを厚くできるため、 従来の側面端子 （誘電体基板 1 4の側面に形成された 端子） と同等の機械的強度を得ることができる。
特に、 各電極層 4 8、 5 0及び 5 2 a〜5 2 dの径を、 各ビアホール 2 2、 2 4、 4 4、 4 5、 4 6及び 4 7の径よりも大きく設定するようにしたので、 図 2 に示すように、 配線基板 6 0の入力配線パターン 6 2と入力電極層 4 8との対向 面積、 出力配線パターン 6 4と出力電極層 5 0との対向面積、 並びにシールド配 線パターン 6 6とシールド電極層 5 2 a〜 5 2 dとの対向面積をそれぞれ増加さ せることができ、 不要なィンダク夕ンス成分の発生を抑制することができる。 次に、 第 2の実施の形態に係る受動部品 1 0 Bについて図 3及び図 4を参照し ながら説明する。
この第 2の実施の形態に係る受動部品 1 0 Bは、 図 3及び図 4に示すように、 上述した第 1の実施の形態に係る受動部品 1 O Aとほぼ同様の構成を有するが、 入力側共振器 1 8と出力側共振器 2 0がそれぞれビアホール 7 0及び 7 2にて構 成されている点で異なる。
具体的には、 図 3に示すように、 入力側共振器 1 8は、 第 3の誘電体層 S 3の 主面において第 1の側面 1 4 aの近傍から第 4の側面 1 4 dの近傍にかけて延在 して形成された第 1の電極 7 4と、 第 5の誘電体層 S 5の主面において誘電体基 板 1 4の第 1の側面 1 4 aの近傍から第 4の側面 1 4 dの近傍にかけて延在して. 形成された第 2の電極 7 6と、 第 3及び第 4の誘電体層 S 3及び S 4を貫通し、 第 1の電極 7 4の中央部分と第 2の電極 7 6の中央部分とを接続する上述したピ ァホール.7 0とを有する。
第 1の電極 7 4の両端部は、 それぞれビアホール 7 8及び 7 9を介して内層シ 一ルド電極 1 2 bに電気的に接続されている。 第 2の電極 7 6は、 その中央部分 から誘電体基板 1 4の第 2の側面 1 4 bに向けて入カタップ電極 3 0が形成され ている。 つまり、 第 1の電極 7 4は、 入力側共振器 1 8の短絡端を形成する。 第 2の電極 7 6は、 内層シールド電極 1 2 bと誘電体層を間に挟んで対向した形態 であり、 入力側共振器 1 8の開放端を形成する。
出力側共振器 2 0は、 前記入力側共振器 1 8と同様に、 第 3の誘電体層 S 3の 主面において第 1の側面 1 4 aの近傍から第 4の側面 1 4 dの近傍に延在して形 成され、 出力側共振器 2 0の短絡端を形成する第 1の電極 8 0と、 第 5の誘電体 層 S 5の主面において第 1の側面 1 4 aの近傍から第 4の側面 1 4 dの近傍に延 在して形成され、 出力側共振器 2 0の開放端を形成する第 2の電極 8 2と、 第 3 及び第 4の誘電体層 S 3及び S 4を貫通し、 これら第 1の電極 8 0と第 2の電極 8 2とを電気的に接続する上述したビアホール 7 2とを有する。
第 1の電極 8 0の両端部は、 それぞれビアホール 8 4及び 8 6を介して内層シ 一ルド電極 1 2 bに電気的に接続されている。 第 2の電極 8 2は、 その中央部分 から誘電体基板 1 4の第 3の側面 1 4 cに向けて出力タップ電極 3 2が形成され ている。
また、 第 4の誘電体層 S 4の主面には、 誘電体基板 1 4の第 1の側面 1 4 a寄 りに形成され、 入力側共振器 1 8の第 1の電極 7 4及び出力側共振器 2 0の第 1 の電極 8 0と第 3の誘電体層 S 3を間に挟んで対向する第 1の結合調整電極 8 8 と、 誘電体基板 1 4の第 4の側面 1 4 d寄りに形成され、 入力側共振器 1 8の第 1の電極 7 4及び出力側共振器 2 0の第 1の電極 8 0と第 3の誘電体層 S 3を間 に挟んで対向する第 2の結合調整電極 9 0とを有する。
そして、 この第 2の実施の形態に係る受動部品 1 0 Bは、 第 7の誘電体層 S 7 の裏面 （誘電体基板 1 4の下面） に入力端子を構成する 1つの入力電極膜 9 2と、 出力端子を構成する 1つの出力電極膜 9 4と、 シールド端子を構成する 2つのシ 一ルド電極膜 9 6及び 9 8が形成されている。
入力電極膜 9 2は、 誘電体基板 1 4の第 2の側面 1 4 bの近傍に形成され、 出 力電極膜 9 4は誘電体基板 1 4の第 3の側面 1 4 cの近傍に形成され、 2つのシ 一ルド電極膜 9 6及び 9 8のうち、 1つのシールド電極膜 9 6は誘電体基板 1 4 の第 1の側面 1 4 aの近傍であって、 かつ、 第 2の側面 1 4 bの近傍から第 3の 側面 1 4 cの近傍にかけて延在して形成され、 他のシールド電極膜 9 8は誘電体 基板 1 4の第 4の側面 1 4 dの近傍であつて、 かつ、 第 2の側面 1 4 bの近傍か ら第 3の側面 1 4 cの近傍にかけて延在して形成されている。
また、 入力電極膜 9 2は、 誘電体基板 1 4の第 2の側面 1 4 bの近傍であって、 第 5及び第 6の誘電体層 S 5及び S 6にかけて形成されたビアホール 1 0 0と入 力タップ電極 3 0とを介して入力側共振器 1 8の第 2の電極 7 6に電気的に接続 されている。 出力電極膜 9 4は、 誘電体基板 1 4の第 3の側面 1 4 cの近傍であ つて、 第 5及び第 6の誘電体層 S 5及び S 6にかけて形成されたビアホール 1 0 2と出力タップ電極 3 2とを介して出力側共振器 2 0の第 2の電極 8 2に電気的 に接続されている。
また、 1つのシールド電極膜 9 6は、 誘電体基板 1 4の第 1の側面 1 4 aの近 傍であって、 第 2〜第 7の誘電体層 S 2〜S 7を貫通するビアホール 1 0 4及び 1 0 6を介して内層シールド電極 1 2 a及び 1 2 bに電気的に接続され、 他の 2 つのシールド電極膜 9 8は、 誘電体基板 1 4の第 4の側面 1 4 dの近傍であって、 第 2〜第 7の誘電体層 S 2〜S 7を貫通するビアホール 1 0 8及び 1 1 0を介し て内層シ一ルド電極 1 2 a及び 1 2 bに電気的に接続されている。
更に、 誘電体基板 1 4を構成する誘電体層 S 1〜S 7のうち、 内層シールド電 極 1 2 bと誘電体基板 1 4の下面との間の第 6及び第 7の誘電体層 S 6及び S 7 は、 誘電率 s r « 2 0 ) の材料が使用されている。
このように、 第 2の実施の形態に係る受動部品 1 0 Bは、 入力端子を構成する 入力電極膜 9 2と、 出力端子を構成する出力電極膜 9 4と、 シールド端子を構成 する 2つのシールド電極膜 9 6及び 9 8とを最下層の誘電体層 S 7の裏面に形成 することにより、 前記入力端子、 出力端子及びシールド端子を誘電体基板 1 4の 下面のみに導出するようにしている。
そのため、 上述した第 1の実施の形態と同様に、 受動部品 1 0 Bの実装面積を 側面実装の場合よりも狭い面積にすることができる。 受動部品 1 0 Bのアイソレ ーシヨン特性が改善する。 製造工程が簡単になり、 製造コストの低廉化を図るこ とができる。 特性の変動を小さくすることができる。
特に、 誘電体基板 1 4を構成する誘電体層 S 1〜S 7のうち、 内層シールド電 極 1 2 bと誘電体基板 1 4の下面間の誘電体層 S 6及び S 7の誘電率 ε rを、 ε rく 2 0としたので、 内層シールド電極 1 2 bと入力端子や出力端子との間の浮 遊容量の発生を抑えることができ、 アイソレーション特性を改善することができ る。
また、 入力側共振器 1 8と出力側共振器 2 0をそれぞれビアホール 7 0及び 7 2にて形成し、 入力側共振器 1 8の短絡端をビアホール 7 0の一端に形成された 第 1の電極 7 4で構成し、 入力側共振器 1 8の開放端をビアホール 7 0の他端に 形成された第 2の電極 7 6で構成し、 出力側共振器 2 0の短絡端をピアホール 7 2の一端に形成された第 1の電極 8 0で構成し、 出力側共振器 2 0の開放端をビ ァホール 7 2の他端に形成された第 2の電極 8 2で構成するようにしたので、 以 下の作用を得ることができる。
即ち、 入力側共振器 1 8や出力側共振器 2 0において容量が必要な部分、 例え ば第 1及び第 2の結合調整電極 8 8及び 9 0と第 1の電極 7 4及び 8 0との間の 第 3の誘電体層 S 3や、 第 1及び第 2の結合調整電極 8 8及び 9 0と第 2の電極 7 6及び 8 2との間の第 4の誘電体層 S 4を誘電率 ε r (> 2 0 ) の材料で作製 し、 その他の誘電体層を Q値の高い材料で作製することで、 入力側共振器 1 8及 び出力側共振器 2 0の Q値を上げることができ、 低損失の特性を得ることができ る。
次に、 第 3の実施の形態に係る受動部品 1 0 Cについて図 5を参照しながら説 明する。
この第 3の実施の形態に係る受動部品 1 0 Cは、 図 5に示すように、 上述した 第 2の実施の形態に係る受動部品 1 0 Bとほぼ同様の構成を有するが、 誘電体基 板 1 4の下面にシールド電極膜 9 6及び 9 8 (図 3参照） が形成されていないこ とと、 誘電体基板 1 4を構成する誘電体層 S 1〜S 7のうち、 内層シールド電極 1 2 bと誘電体基板 1 4の下面との間の第 6及び第 7の誘電体層 S 6及び S 7と して、 誘電率 £ r (> 2 0 ) の材料が使用されている点で異なる。
これにより、 誘電体基板 1 4内の内層シールド電極 1 2 bと配線基板 6 0のシ —ルド配線パターン 6 6とを容量を介して電気的に接続することができる。
そのため、 誘電体基板 1 4の下面にシールド端子を構成するシールド電極膜 9 6及び 9 8 (図 3参照） を形成する必要がなくなる。 一般に、 受動部品の小型化 に際し、 入力端子や出力端子並びにシールド端子の寸法を小さくしなければなら ないが、 この第 3の実施の形態では、 シールド電極膜 9 6及び 9 8を形成する必 要がないため、 入力電極膜 9 2や出力電極膜 9 4の寸法を大きくすることができ る。 これにより、 入力電極膜 9 2及び出力電極膜 9 4の機械的強度を向上させる ことができる。 次に、 第 4の実施の形態に係る受動部品 1 0 Dについて図 6を参照しながら説 明する。
この第 4の実施の形態に係る受動部品 1 0 Dは、 図 6に示すように、 上述した 第 1の実施の形態に係る受動部品 1 O Aとほぼ同様の構成を有するが、 誘電体基 板 1 4内にフィルタ部 1 6と非平衡一平衡変換部 1 2 0 (以下、 単に変換部と記 す） を有する点で異なる。
この第 4の実施の形態に係る受動部品 1 0 Dは、 第 2の誘電体層 S 2、 第 6の 誘電体層 S 6、 第 9の誘電体層 S 9、 第 1 1の誘電体層 S 1 1の各主面にそれぞ れ内層シールド電極 1 2 a、 1 2 2、 1 2 4及び 1 2 bが形成され、 第 1 0の誘 電体層 S 1 0の主面に D C電極 1 2 6が形成されている。 また、 第 1 2の誘電体 層 S 1 2の下面のうち、 誘電体基板 1 4の第 3の側面 1 4 cの近傍に平衡入出力 端子 1 2 8が形成され、 第 2の側面 1 4 bの近傍に非平衡入出力端子 1 3 0と D C端子 1 3 2が形成され、 中央部分にシールド端子 1 3 4が形成されている。 第 4の誘電体層 S 4の主面には、 第 1〜第 3の共振器 1 3 6、 1 3 8及び 1 4 0をそれぞれ構成し、 それぞれ誘電体基板 1 4の第 1の側面 1 4 aの近傍から第 4の側面 1 4 dの近傍まで延在する第 1〜第 3の共振電極 1 4 2、 1 4 4及び 1 4 6と、 第 1の共振電極 1 4 2から第 2の側面 1 4 bに向かって延在するリード 電極 1 4 8とが形成されている。
第 3の誘電体層 S 3の主面には、 第 1〜第 3の共振電極 1 4 2、 1 4 4及び1 4 6の開放端と対向し、 誘電体基板 1 4の第 4の側面 1 4 dに近接して形成され た 3つの内層シールド電極 1 5 0、 1 5 2及び 1 5 4と、 第 1及び第 2の共振器 1 3 6及び 1 3 8間の結合度を調整するための第 1の結合調整電極 1 5 6とが形 成されている。
第 1〜第 3の共振電極 1 4 2、 1 4 4及び 1 4 6のうち、 誘電体基板 1 4の第 1の側面 1 4 aに近接する端部は、 それぞれ第 2〜第 6の誘電体層 S 2〜 S 6を 貫通するビアホール 1 5 8、 1 6 0及び 1 6 2を通じて内層シールド電極 1 2 a 及び 1 2 2と接続される。
第 1の共振電極 1 4 2から延びるリード電極 1 4 8のうち、 誘電体基板 1 4の 第 2の側面 1 4 bに近接する端部は、 第 4〜第 1 2の誘電体層 S 4〜S 1 2を貫 通するビアホール 1 6 4を通じて誘電体基板 1 4の下面に形成された非平衡入出 力端子 1 3 0に電気的に接続される。
3つの内層シールド電極 1 5 0、 1 5 2及び 1 5 4は、 誘電体基板 1 4の第 4 の側面 1 4 dに近接する部分においてそれぞれ第 2〜第 6の誘電体層 S 2〜S 6 を貫通するビアホール 1 6 6、 1 6 8及び 1 7 0を通じて内層シ一ルド電極 1 2 a及び 1 2 2と接続される。
また、 内層シールド電極 1 2 2は、 誘電体基板 1 4の第 1の側面 1 4 aの近傍' において第 6〜第 1 2の誘電体層 S 6〜 S 1 2を貫通するビアホール 1 7 2及び 1 7 4と、 誘電体基板 1 4の第 4の側面 1 4 dの近傍において第 6〜第 1 2の誘 電体層 S 6〜S 1 2を貫通するビアホール 1 7 6及び 1 7 8とを通じて内層シー ルド電極 1 2 4及び 1 2 b並びに誘電体基板 1 4の下面に形成されたシールド端 子 1 3 4に電気的に接続される。
一方、 第 5の誘電体層 S 5の主面には、，第 2及び第 3の共振器 1 3 8及び 1 4 0間の結合度を調整するための第 2の結合調整電極 1 8 0と、 第 3の共振電極 1 4 6と第 4の誘電体層 S 4を間に挟んで重なる出力容量電極 1 8 2とが形成され ている。
第 7の誘電体層 S 7の主面には、 変換部 1 2 0を構成する第 1のストリッブラ イン電極 1 8 4が形成され、 第 8の誘電体層 S 8の主面には、 変換部 1 2 0を構 成する第 2及び第 3のストリップライン電極 1 8 6及び 1 8 8が形成されている。 第 1のストリップライン電極 1 8 4の一端は、 第 5及び第 6の誘電体層 S 5及 び S 6を貫通するビアホール 1 9 0を通じて出力容量電極 1 8 2と電気的に接続 されている。 第 1のストリップライン電極 1 8 4の他端は開放とされている。 内 層シ一ルド電極 1 2 2には、 ビアホール 1 9 0と絶縁をとるための領域、 即ち電 極膜が形成されていない領域が確保されている。
第 2のストリップライン電極 1 8 6の一端と第 3のストリップライン電極 1 8 8の一端は、 共に第 8及び第 9の誘電体層 S 8及び S 9を貫通するビアホール 1 9 2及び 1 9 4を通じて D C電極 1 2 6に電気的に接続されている。 内層シール ド電極 1 2 4には、 ビアホール 1 9 2及び 1 9 4と絶縁をとるための領域、 即ち 電極膜が形成されていない領域が確保されている。
第 2のストリップライン電極 1 8 6の他端と第 3のストリップライン電極 1 8 8の他端は、 共に誘電体基板 1 4の第 3の側面 1 4 cの近傍に位置され、 第 8〜 第 1 2の誘電体層 S 8〜S 1 2を貫通するビアホール 1 9 6及び 1 9 8を通じて 誘電体基板 1 4の下面に形成された平衡入出力端子 1 2 8に電気的に接続されて いる。
D C電極 1 2 6は、 誘電体基板 1 4の第 2の側面 1 4 bに向かって突出する張 出し電極 2 0 0を有し、 該張出し電極 2 0 0は、 第 1 0〜第 1 2の誘電体層 S 1 0〜S 1 2を貫通するビアホール 2 0 2を通じて誘電体基板 1 4の下面に形成さ れた D C端子 1 3 2に電気的に接続される。
この第 4の実施の形態に係る受動部品 1 0 Dにおいても、 上述した第 1の実施 の形態と同様に、 受動部品 1 0 Dの実装面積を側面実装の場合よりも狭い面積に することができる。 受動部品 1 0 Dのアイソレーション特性が改善する。 製造ェ 程が簡単になり、 製造コストの低廉化を図ることができる。 特性の変動を小さく することができる。
次に、 第 5の実施の形態に係る受動部品 1 0 Eについて図 7を参照しながら説 明する。
この第 5の実施の形態に係る受動部品 1 0 Eは、 図 7に示すように、 上述した 第 1の実施の形態に係る受動部品 1 O Aとほぼ同様の構成を有するが、 誘電体基 板 1 4内に集中定数のフィル夕部 2 1 0を有する点で異なる。
この第 5の実施の形態に係る受動部品 1 0 Eは、 第 1 0の誘電体層 S 1 0の主 面に内層シールド電極 2 1 2が形成されている。 また、 第 1 1の誘電体層 S 1 1 の下面のうち、 誘電体基板 1 4の第 1の側面 1 4 aと第 3の側面 1 4 cを含むコ —ナ一部分 2 1 4、 第 1の側面 1 4 aの中央を含む部分、 第 2の側面 1 4 bと第 4の側面 1 4 dを含むコーナー部分 2 1 6、 第 4の側面 1 4 dの中央を含む部分 にそれぞれシールド端子 2 1 8 a ~ 2 1 8 dが形成され、 誘電体基板 1 4の第 3 の側面 1 4 cと第 4の側面 1 4 dを含むコ一ナ一部分 2 2 0に入力端子 2 2 2が 形成され、 誘電体基板 1 4の第 1の側面 1 4 aと第 2の側面 1 4 bを含むコーナ 一部分 2 2 4に出力端子 2 2 6が形成されている。
そして、 第 2〜第 5の誘電体層 S 2〜S 5の主面には、 インダク夕ンス形成用 の第 1〜 5のインダクタ電極 2 2 8 a〜2 2 8 eが形成されている。 第 1〜第 5 のィンダクタ電極 2 2 8 a〜2 2 8 eは、 それぞれビアホール 2 3 0、 2 3 2、 2 3 4及び 2 3 6を介してコイル状に形成される。
第 7〜第 9の誘電体層 S 7〜S 9の主面には、 容量形成用の第 1〜第 4の容量 電極 2 3 8 a〜2 3 8 dが形成される。
第 1の容量電極 2 3 8 aは、 第 7の誘電体層 S 7の主面のうち、 誘電体基板 1 4の第 1の側面 1 4 aと第 2の側面 1 4 bを含むコーナ一部分 2 2 4寄りに形成 され、 第 2の容量電極 2 3 8 bは、 第 8の誘電体層 S 8の主面のうち、 誘電体基 板 1 4の第 3の側面 1 4 cと第 4の側面 1 4 dを含むコーナー部分 2 2 0寄りに 形成されている。
第 3の容量電極 2 3 8 cは、 第 9の誘電体層 S 9の主面のうち、 誘電体基板 1 4の前記コーナー部分 2 2 4寄りに形成され、 第 4の容量電極 2 3 8 dは、 第 9 の誘電体層 S 9の主面のうち、 前記コーナ一部分 2 2 0寄りに形成されている。 そして、 第 1のインダクタ電極 2 2 8 aの一端は、 第 2の誘電体層 S 2のうち、 前記コーナー部分 2 2 0に近接して位置され、 第 2〜第 1 1の誘電体層 S 2〜S 1 1を貫通するビアホール 2 4 0を通じて第 2の容量電極 2 3 8 b、 第 4の容量 電極 2 3 8 d並びに誘電体基板 1 4の下面に形成された入力端子 2 2 2に接続さ れる。
第 5のインダクタ電極 2 2 8 eの一端は、 第 6の誘電体層 S 6のうち、 前記コ ーナ一部分 2 2 4に近接して位置され、 第 6〜第 1 1の誘電体層 S 6〜S 1 1を 貫通するビアホール 2 4 2を通じて第 1の容量電極 2 3 8 a、 第 3の容量電極 2 3 8 c並びに誘電体基板 1 4の下面に形成された出力端子 2 2 6に接続される。 この第 5の実施の形態に係る受動部品 1 0 Eにおいても、 上述した第 1の実施 の形態と同様に、 受動部品 1 0 Eの実装面積を側面実装の場合よりも狭い面積に することができる。 受動部品 1 0 Eのアイソレーション特性が改善する。 製造ェ 程が簡単になり、 製造コストの低廉化を図ることができる。 特性の変動を小さく することができる。
例えば第 5の実施の形態に係る受動部品 10Eでは、 誘電体基板 14の下面に 形成される 6つの端子 218 a〜218 d、 222及び 226のうち、 入力端子 222と出力端子 226とを対角上に配置し、 その他の部分にシールド端子 21 8 a〜218 dを配置した例を示したが、 その他、 図 8に示すように、 誘電体基 板 14の下面に例えば 8つの端子 （入出力端子 250 a~250 d、 シールド端 子 252 a〜252 d) が形成される場合に、 入出力端子 250 a〜250 dと シールド端子 252 a〜252 dを巿松配列で配置するようにしてもよい。 この場合も、 入出力端子 250 a〜250 d間が遠ざかり、 しかも、 隣接する 端子がシールド端子 252 a〜252 dとなることから、 入出力端子 250 a〜 250 d間のアイソレーションを確保することができる。
なお、 本発明に係る受動部品は、 上述の実施の形態に限らず、 本発明の要旨を 逸脱することなく、 種々の構成を採り得ることはもちろんである。

Claims

請求の範囲
1. 複数の誘電体層が積層されて構成された誘電体基板 （14) 内に、 受動回 路を構成する複数の電極と外部に導出された 1以上の端子とを有する受動部品に おいて、
前記端子が前記誘電体基板 （14) の下面のみに導出されていることを特徴と する受動部品。
2. 請求項 1記載の受動部品において、
前記 1以上の端子は、 信号が入出力される複数の端子と 1以上のシールド端子 とを有し、
前記誘電体基板 （14) の下面には、 前記信号が入出力される複数の端子の間 に前記シールド端子が配列されていることを特徴とする受動部品。
3. 請求項 1又は 2記載の受動部品において、
前記誘電体基板 （14) 内に複数の電極間を電気的に接続する 1以上のビアホ ールが形成されている場合に、
前記端子は、 前記誘電体基板 （14) 内にビアホールにて形成された電極にて 形成され、
前記端子を構成する前記電極の径は、 前記ビアホールの径よりも大きいことを 特徴とする受動部品。
4. 請求項 1又は 2記載の受動部品において、
前記端子が前記誘電体基板 （14) の下面に形成された電極にて形成されてい ることを特徴とする受動部品。
5. 請求項 1〜 4のいずれか 1項に記載の受動部品において、
前記誘電体基板 （14) 内にシールド電極が形成されていることを特徴とする 受動部品。
6. 請求項 5記載の受動部品において、
前記誘電体基板 （14) を構成する誘電体層のうち、 前記シールド電極と前記 誘電体基板 （14) の下面間の誘電体層の誘電率 ε rが、 e r<20であること を特徴とする受動部品。
7 · 請求項 5記載の受動部品において、
前記誘電体基板 （14) を構成する誘電体層のうち、 前記シールド電極と前記 誘電体基板 （14) の下面間の誘電体層の誘電率 ε rが、 ε ΐ">20であること を特徴とする受動部品。
8. 請求項 1記載の受動部品において、
前記誘電体基板 （14) 内に、 フィル夕 （16) を構成する 1以上の共振器を 有し、
前記共振器はビアホールにて形成され、
前記ビアホールの両端面のうち、 いずれか一方の端面で短絡端と開放端とを有 することを特徴とする受動部品。
PCT/JP2004/004765 2003-04-01 2004-04-01 受動部品 WO2004091036A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200480009029A CN100594631C (zh) 2003-04-01 2004-04-01 无源元件
US10/551,273 US7348868B2 (en) 2003-04-01 2004-04-01 Passive component having stacked dielectric layers
EP16176336.2A EP3098900B1 (en) 2003-04-01 2004-04-01 Passive component
EP04725162.4A EP1610408B1 (en) 2003-04-01 2004-04-01 Passive component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-098608 2003-04-01
JP2003098608A JP2004312065A (ja) 2003-04-01 2003-04-01 受動部品

Publications (1)

Publication Number Publication Date
WO2004091036A1 true WO2004091036A1 (ja) 2004-10-21

Family

ID=33156679

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004765 WO2004091036A1 (ja) 2003-04-01 2004-04-01 受動部品

Country Status (6)

Country Link
US (1) US7348868B2 (ja)
EP (2) EP3098900B1 (ja)
JP (1) JP2004312065A (ja)
KR (1) KR100744203B1 (ja)
CN (1) CN100594631C (ja)
WO (1) WO2004091036A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1816701A1 (en) * 2004-11-26 2007-08-08 Soshin Electric Co. Ltd. Passive part

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312065A (ja) 2003-04-01 2004-11-04 Soshin Electric Co Ltd 受動部品
US7369018B2 (en) * 2004-08-19 2008-05-06 Matsushita Electric Industrial Co., Ltd. Dielectric filter
JP3883565B1 (ja) * 2006-02-28 2007-02-21 Ｔｄｋ株式会社 チップアンテナ
JP4640218B2 (ja) * 2006-02-28 2011-03-02 Ｔｄｋ株式会社 積層型誘電体共振器およびバンドパスフィルタ
KR100712419B1 (ko) * 2006-06-08 2007-04-27 전자부품연구원 대역통과필터
US7649431B2 (en) * 2006-10-27 2010-01-19 Samsung Electro-Mechanics Co., Ltd. Band pass filter
WO2009028691A1 (ja) * 2007-08-29 2009-03-05 Kyocera Corporation バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器
CN103095245B (zh) * 2008-01-17 2016-09-28 株式会社村田制作所 叠层型谐振器和叠层型滤波器
CN102986084B (zh) * 2010-07-06 2015-08-05 株式会社村田制作所 定向耦合器
WO2013069419A1 (ja) * 2011-11-09 2013-05-16 株式会社村田製作所 積層型ｌｃフィルタ
WO2014045648A1 (ja) * 2012-09-19 2014-03-27 株式会社村田製作所 フィルタ
KR102075284B1 (ko) * 2015-12-16 2020-02-07 쿠무 네트웍스, 아이엔씨. 시간 지연 필터
CN109804723B (zh) 2016-10-11 2021-01-15 株式会社村田制作所 电子部件
JP7232083B2 (ja) * 2019-03-05 2023-03-02 太陽誘電株式会社 フィルタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104606A (ja) * 1992-09-24 1994-04-15 Tdk Corp バンドパスフィルタ
WO2001069710A1 (fr) * 2000-03-15 2001-09-20 Matsushita Electric Industrial Co., Ltd. Composant electronique multicouche, duplexeur d'antenne multicouche, et appareil de communication

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1541990B2 (de) * 1967-10-12 1976-09-23 Siemens AG, 1000 Berlin und 8000 München Mikrowellenfilter in gedruckter schaltungstechnik
JPH0385903A (ja) * 1989-08-30 1991-04-11 Kyocera Corp 帯域通過フィルタ
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP2851966B2 (ja) 1992-03-27 1999-01-27 日本碍子株式会社 積層型誘電体フィルター
JPH06132706A (ja) * 1992-09-07 1994-05-13 Murata Mfg Co Ltd 誘電体共振部品
JP2860018B2 (ja) 1992-09-16 1999-02-24 日本碍子株式会社 誘電体フィルタ
JPH077306A (ja) 1993-06-17 1995-01-10 Ube Ind Ltd 誘電体フィルタ及びその実装方法
JPH0832308A (ja) 1994-07-15 1996-02-02 Toko Inc 誘電体フィルタとその特性調整方法
JPH0887787A (ja) 1994-09-14 1996-04-02 Toshiba Corp 磁気記録再生装置
JP3434937B2 (ja) * 1995-07-07 2003-08-11 京セラ株式会社 フィルター
JP3127792B2 (ja) * 1995-07-19 2001-01-29 株式会社村田製作所 Ｌｃ共振器およびｌｃフィルタ
JPH09214204A (ja) 1996-02-01 1997-08-15 Sumitomo Kinzoku Electro Device:Kk 積層フィルタ
US6133809A (en) * 1996-04-22 2000-10-17 Murata Manufacturing Co., Ltd. LC filter with a parallel ground electrode
JPH1028006A (ja) 1996-07-10 1998-01-27 Kyocera Corp 積層共振器および積層誘電体フィルタならびに積層誘電体フィルタの共振特性調整方法
JP4023698B2 (ja) 1996-11-15 2007-12-19 シチズン電子株式会社 下面電極付き側面使用電子部品の製造方法
US5834994A (en) * 1997-01-17 1998-11-10 Motorola Inc. Multilayer lowpass filter with improved ground plane configuration
JPH10335903A (ja) 1997-05-28 1998-12-18 Sharp Corp 電圧制御通過帯域可変フィルタ、電圧制御共振周波数可変共振器およびそれらを用いる高周波回路モジュール
US5977850A (en) * 1997-11-05 1999-11-02 Motorola, Inc. Multilayer ceramic package with center ground via for size reduction
JPH11346104A (ja) 1998-05-29 1999-12-14 Philips Japan Ltd 誘電体フィルタ
JP2000151206A (ja) 1998-11-06 2000-05-30 Ngk Insulators Ltd 積層型誘電体フィルタ
JP2000165171A (ja) 1998-11-30 2000-06-16 Murata Mfg Co Ltd Ｌｃ共振器部品及びｌｃフィルタ
JP2001189605A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP2001217607A (ja) * 2000-02-03 2001-08-10 Ngk Insulators Ltd アンテナ装置
KR20010094784A (ko) * 2000-04-06 2001-11-03 윤종용 커패시터 보상회로를 갖는 콤라인 구조의 무선필터
JP2002261643A (ja) 2001-02-28 2002-09-13 Tdk Corp 無線通信モジュール
JP2002280805A (ja) 2001-03-15 2002-09-27 Matsushita Electric Ind Co Ltd 誘電体フィルタおよびそれを用いたアンテナ共用器と通信機器
JP2002270465A (ja) 2001-03-08 2002-09-20 Soshin Electric Co Ltd 積層電子部品の端子電極
US7023301B2 (en) * 2001-05-16 2006-04-04 Matsushita Electric Industrial Co., Ltd. Laminated filter with a single shield conductor, integrated device, and communication apparatus
EP1265358A3 (en) * 2001-05-25 2008-11-12 Toko Kabushiki Kaisha Laminated electronic component
JP2003087008A (ja) * 2001-07-02 2003-03-20 Ngk Insulators Ltd 積層型誘電体フィルタ
US6483404B1 (en) * 2001-08-20 2002-11-19 Xytrans, Inc. Millimeter wave filter for surface mount applications
JP2003078103A (ja) 2001-08-31 2003-03-14 Kyocera Corp 回路基板
JP2003086755A (ja) 2001-09-11 2003-03-20 Sony Corp ハイブリッドモジュール
JP2003087005A (ja) 2001-09-12 2003-03-20 Koa Corp 多層バンドパスフィルタ及びその製造方法
JP2004297764A (ja) * 2003-03-07 2004-10-21 Murata Mfg Co Ltd バンドパスフィルタ
JP2004312065A (ja) 2003-04-01 2004-11-04 Soshin Electric Co Ltd 受動部品
US20050088258A1 (en) * 2003-10-27 2005-04-28 Xytrans, Inc. Millimeter wave surface mount filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104606A (ja) * 1992-09-24 1994-04-15 Tdk Corp バンドパスフィルタ
WO2001069710A1 (fr) * 2000-03-15 2001-09-20 Matsushita Electric Industrial Co., Ltd. Composant electronique multicouche, duplexeur d'antenne multicouche, et appareil de communication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1816701A1 (en) * 2004-11-26 2007-08-08 Soshin Electric Co. Ltd. Passive part
EP1816701A4 (en) * 2004-11-26 2007-11-21 Soshin Electric PASSIVE PART
CN101065879B (zh) * 2004-11-26 2013-03-27 双信电机株式会社 无源部件

Also Published As

Publication number Publication date
JP2004312065A (ja) 2004-11-04
US20060192637A1 (en) 2006-08-31
KR100744203B1 (ko) 2007-08-01
US7348868B2 (en) 2008-03-25
EP3098900B1 (en) 2020-05-06
CN100594631C (zh) 2010-03-17
CN1768444A (zh) 2006-05-03
KR20050122228A (ko) 2005-12-28
EP1610408A4 (en) 2006-08-30
EP1610408B1 (en) 2017-06-21
EP1610408A1 (en) 2005-12-28
EP3098900A1 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
EP1536558B1 (en) Balun
US8482366B2 (en) Laminated balance filter
US7978031B2 (en) High frequency module provided with power amplifier
JP4525864B2 (ja) 積層バランスフィルタ
US8143968B2 (en) Thin film balun
US7663448B2 (en) Laminated balun with an integrally mounted matching circuit
JP2003087008A (ja) 積層型誘電体フィルタ
WO2004091036A1 (ja) 受動部品
KR100558458B1 (ko) 적층형 발룬 트랜스포머
US8823468B2 (en) Multilayer filter
US8085111B2 (en) Thin film balun
JP3390344B2 (ja) 積層型誘電体フィルタ及び高周波回路基板
US8456256B2 (en) Electronic component and passive component
US8120446B2 (en) Electronic component
US8018305B2 (en) Electronic component
JP4012923B2 (ja) 受動部品
US7567152B2 (en) Passive part
US8797118B2 (en) Passive component
JP3955212B2 (ja) 積層型誘電体フィルタ
JP3176859B2 (ja) 誘電体フィルタ
JPH04284703A (ja) 多層基板による誘電体フィルタ
JP3098415B2 (ja) 積層型誘電体フィルタ
JPH10276005A (ja) フィルタ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006192637

Country of ref document: US

Ref document number: 10551273

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057018527

Country of ref document: KR

REEP Request for entry into the european phase

Ref document number: 2004725162

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048090290

Country of ref document: CN

Ref document number: 2004725162

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057018527

Country of ref document: KR

Ref document number: 2004725162

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10551273

Country of ref document: US