JP2002353420A - Ｍｆｏｓメモリトランジスタおよびその製造方法 - Google Patents
Ｍｆｏｓメモリトランジスタおよびその製造方法Info
- Publication number
- JP2002353420A JP2002353420A JP2002070892A JP2002070892A JP2002353420A JP 2002353420 A JP2002353420 A JP 2002353420A JP 2002070892 A JP2002070892 A JP 2002070892A JP 2002070892 A JP2002070892 A JP 2002070892A JP 2002353420 A JP2002353420 A JP 2002353420A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- gate
- transistor structure
- oxide
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000002161 passivation Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 78
- 238000000151 deposition Methods 0.000 claims description 35
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 14
- 238000000224 chemical solution deposition Methods 0.000 claims description 13
- 229910018516 Al—O Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 8
- 229910010052 TiAlO Inorganic materials 0.000 claims description 8
- 229910009580 YMnO Inorganic materials 0.000 claims description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 7
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 7
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 claims description 7
- 229910003446 platinum oxide Inorganic materials 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910018557 Si O Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 5
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910018125 Al-Si Inorganic materials 0.000 claims 1
- 229910018520 Al—Si Inorganic materials 0.000 claims 1
- 229910009567 YMnO3 Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 239000002243 precursor Substances 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- -1 germanium alkoxides Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- QCLBYKBXUGLVFI-UHFFFAOYSA-N CC(C(C)(C)C)CCCCC.[Zr] Chemical compound CC(C(C)(C)C)CCCCC.[Zr] QCLBYKBXUGLVFI-UHFFFAOYSA-N 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007926 ZrCl Inorganic materials 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229940046892 lead acetate Drugs 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004375 physisorption Methods 0.000 description 1
- XPGAWFIWCWKDDL-UHFFFAOYSA-N propan-1-olate;zirconium(4+) Chemical compound [Zr+4].CCC[O-].CCC[O-].CCC[O-].CCC[O-] XPGAWFIWCWKDDL-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- PKLMYPSYVKAPOX-UHFFFAOYSA-N tetra(propan-2-yloxy)germane Chemical compound CC(C)O[Ge](OC(C)C)(OC(C)C)OC(C)C PKLMYPSYVKAPOX-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- DUNKXUFBGCUVQW-UHFFFAOYSA-J zirconium tetrachloride Chemical compound Cl[Zr](Cl)(Cl)Cl DUNKXUFBGCUVQW-UHFFFAOYSA-J 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Abstract
(57)【要約】
【課題】 メモリトランジスタの信頼性を向上する強誘
電体トランジスタ構造およびその製造方法を提供するこ
と。 【解決手段】 本発明の強誘電体トランジスタ構造は、
ａ）半導体基板上に下部と、側面と、上部とを有する強
誘電体ゲートと、ｂ）強誘電体ゲートと半導体基板との
間に挿入されるゲート絶縁体と、ｃ）側面に隣接するパ
ッシベーション側壁とを含む。上記半導体基板はシリコ
ンまたはＳＯＩであり、上記強誘電体ゲートは、ＰＧ
Ｏ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、Ｓ
ＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3であ
る。
電体トランジスタ構造およびその製造方法を提供するこ
と。 【解決手段】 本発明の強誘電体トランジスタ構造は、
ａ）半導体基板上に下部と、側面と、上部とを有する強
誘電体ゲートと、ｂ）強誘電体ゲートと半導体基板との
間に挿入されるゲート絶縁体と、ｃ）側面に隣接するパ
ッシベーション側壁とを含む。上記半導体基板はシリコ
ンまたはＳＯＩであり、上記強誘電体ゲートは、ＰＧ
Ｏ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、Ｓ
ＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、概して、半導体技
術に関し、より詳細には、金属−強誘電体−絶縁体−半
導体（ＭＦＩＳ）トランジスタ構造およびその製造方法
に関する。ＭＦＩＳトランジスタはＭＦＯＳトランジス
タと同様であるが、絶縁体材料として酸化物を用いた構
造に限定されない。
術に関し、より詳細には、金属−強誘電体−絶縁体−半
導体（ＭＦＩＳ）トランジスタ構造およびその製造方法
に関する。ＭＦＩＳトランジスタはＭＦＯＳトランジス
タと同様であるが、絶縁体材料として酸化物を用いた構
造に限定されない。
【０００２】
【従来の技術】従来より、１トランジスタ強誘電体メモ
リトランジスタは、上部電極を有する強誘電体ゲートを
備えた強誘電体電極スタックを利用してきた。このデバ
イスは、強誘電体材料を堆積し、続いて上に金属層を堆
積することによって形成される。次に、これらの層は、
プラズマエッチングされる。プラズマエッチングは、強
誘電体ゲートの強誘電特性を劣化させ、それによってメ
モリトランジスタの信頼性が低下する。強誘電体材料は
また、水素による汚染を防ぐために不動態化される必要
がある。パッシベーション層はまた、強誘電体材料とそ
の下の酸化物との間での不要な相互作用を低下させるた
めに用いられた。
リトランジスタは、上部電極を有する強誘電体ゲートを
備えた強誘電体電極スタックを利用してきた。このデバ
イスは、強誘電体材料を堆積し、続いて上に金属層を堆
積することによって形成される。次に、これらの層は、
プラズマエッチングされる。プラズマエッチングは、強
誘電体ゲートの強誘電特性を劣化させ、それによってメ
モリトランジスタの信頼性が低下する。強誘電体材料は
また、水素による汚染を防ぐために不動態化される必要
がある。パッシベーション層はまた、強誘電体材料とそ
の下の酸化物との間での不要な相互作用を低下させるた
めに用いられた。
【０００３】
【発明が解決しようとする課題】上述のように、プラズ
マエッチングは、強誘電体ゲートの強誘電特性を劣化さ
せ、それによってメモリトランジスタの信頼性が低下す
る。従って、メモリトランジスタの信頼性を向上する強
誘電体トランジスタ構造およびその製造方法が必要であ
る。
マエッチングは、強誘電体ゲートの強誘電特性を劣化さ
せ、それによってメモリトランジスタの信頼性が低下す
る。従って、メモリトランジスタの信頼性を向上する強
誘電体トランジスタ構造およびその製造方法が必要であ
る。
【０００４】
【課題を解決するための手段】本発明による強誘電体ト
ランジスタ構造は、ａ）半導体基板上に下部と、側面
と、上部とを有する強誘電体ゲートと、ｂ）該強誘電体
ゲートと該半導体基板との間に挿入されるゲート絶縁体
と、ｃ）該側面に隣接するパッシベーション側壁とを含
み、これにより上記目的を達成する。
ランジスタ構造は、ａ）半導体基板上に下部と、側面
と、上部とを有する強誘電体ゲートと、ｂ）該強誘電体
ゲートと該半導体基板との間に挿入されるゲート絶縁体
と、ｃ）該側面に隣接するパッシベーション側壁とを含
み、これにより上記目的を達成する。
【０００５】前記半導体基板はシリコンまたはＳＯＩで
あってもよい。
あってもよい。
【０００６】前記強誘電体ゲートは、ＰＧＯ、ＰＺＴ、
ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、ＢＴ
Ｏ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3であってもよい。
ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、ＢＴ
Ｏ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3であってもよい。
【０００７】前記ゲート絶縁体は、窒化シリコン、窒素
注入シリコン酸化物または酸窒化シリコンであってもよ
い。
注入シリコン酸化物または酸窒化シリコンであってもよ
い。
【０００８】前記ゲート絶縁体は、ＺｒＯ2、ジルコニ
ウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、ハ
フニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−
Ｏ、酸化ランタンまたはＴａ2Ｏ5であってもよい。
ウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、ハ
フニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−
Ｏ、酸化ランタンまたはＴａ2Ｏ5であってもよい。
【０００９】前記強誘電体ゲートは、化学溶液堆積（Ｃ
ＳＤ）法を用いて堆積されてもよい。
ＳＤ）法を用いて堆積されてもよい。
【００１０】前記パッシベーション側壁は、ＴｉＯ2、
Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4を含んでもよ
い。
Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4を含んでもよ
い。
【００１１】前記強誘電体ゲート上に上部電極をさらに
含んでもよい。
含んでもよい。
【００１２】前記上部電極は、イリジウム、プラチナ、
ルテニウム、酸化イリジウム、酸化プラチナまたは酸化
ルテニウムを含んでもよい。
ルテニウム、酸化イリジウム、酸化プラチナまたは酸化
ルテニウムを含んでもよい。
【００１３】本発明による強誘電体トランジスタ構造
は、半導体基板上に下部と、側面と、上部とを有する強
誘電体ゲートを含む強誘電体トランジスタ構造であっ
て、該強誘電体ゲートは、該下部上にあるゲート絶縁体
と、該側面上にあるパッシベーション側壁と、該上部に
ある上部電極とを組み合わせてカプセル化され、これに
より上記目的を達成する。
は、半導体基板上に下部と、側面と、上部とを有する強
誘電体ゲートを含む強誘電体トランジスタ構造であっ
て、該強誘電体ゲートは、該下部上にあるゲート絶縁体
と、該側面上にあるパッシベーション側壁と、該上部に
ある上部電極とを組み合わせてカプセル化され、これに
より上記目的を達成する。
【００１４】前記半導体基板はシリコンまたはＳＯＩで
あってもよい。
あってもよい。
【００１５】前記強誘電体ゲートは、ＰＧＯ、ＰＺＴ、
ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、ＢＴ
Ｏ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3であってもよい。
ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、ＢＴ
Ｏ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3であってもよい。
【００１６】前記ゲート絶縁体は、ＺｒＯ2、ジルコニ
ウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、ハ
フニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−
Ｏ、酸化ランタンまたはＴａ2Ｏ5であってもよい。
ウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、ハ
フニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−
Ｏ、酸化ランタンまたはＴａ2Ｏ5であってもよい。
【００１７】前記強誘電体ゲートは、化学溶液堆積（Ｃ
ＳＤ）法を用いて堆積されてもよい。
ＳＤ）法を用いて堆積されてもよい。
【００１８】前記上部電極は、イリジウム、プラチナ、
ルテニウム、酸化イリジウム、酸化プラチナまたは酸化
ルテニウムを含んでもよい。
ルテニウム、酸化イリジウム、酸化プラチナまたは酸化
ルテニウムを含んでもよい。
【００１９】前記パッシベーション側壁は、ＴｉＯ2、
Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4を含んでもよ
い。
Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4を含んでもよ
い。
【００２０】前記ゲート絶縁体は、窒化シリコン、窒素
注入シリコン酸化物または酸窒化シリコンであってもよ
い。
注入シリコン酸化物または酸窒化シリコンであってもよ
い。
【００２１】本発明による基板上に強誘電体トランジス
タ構造を製造する方法は、ａ）該基板上にゲート絶縁体
を形成する工程と、ｂ）該基板上にダミーゲート構造を
製造する工程と、ｃ）該ダミーゲート構造を除去する工
程と、ｄ）該基板上にパッシベーション絶縁体を堆積す
る工程と、ｅ）異方性エッチングを用いて該パッシベー
ション絶縁体をエッチングし、それによってパッシベー
ション側壁を形成する工程と、ｆ）該基板上に強誘電体
材料を堆積する工程と、ｇ）化学的機械的研磨（ＣＭ
Ｐ）を用いて該強誘電体材料を研磨し、それにより強誘
電体ゲートを形成する工程と、ｈ）該強誘電体ゲート上
に上部電極を形成する工程とを包含し、これにより上記
目的を達成する。
タ構造を製造する方法は、ａ）該基板上にゲート絶縁体
を形成する工程と、ｂ）該基板上にダミーゲート構造を
製造する工程と、ｃ）該ダミーゲート構造を除去する工
程と、ｄ）該基板上にパッシベーション絶縁体を堆積す
る工程と、ｅ）異方性エッチングを用いて該パッシベー
ション絶縁体をエッチングし、それによってパッシベー
ション側壁を形成する工程と、ｆ）該基板上に強誘電体
材料を堆積する工程と、ｇ）化学的機械的研磨（ＣＭ
Ｐ）を用いて該強誘電体材料を研磨し、それにより強誘
電体ゲートを形成する工程と、ｈ）該強誘電体ゲート上
に上部電極を形成する工程とを包含し、これにより上記
目的を達成する。
【００２２】前記ダミーゲートを形成する工程は、ａ）
ダミーゲート材料層を堆積し、パターニングし、それに
よってダミーゲートを形成する工程と、ｂ）該ダミーゲ
ート上に酸化物を形成する工程と、ｃ）該酸化物を研磨
して、該ダミーゲートを露出させる工程とによって達成
されてもよい。
ダミーゲート材料層を堆積し、パターニングし、それに
よってダミーゲートを形成する工程と、ｂ）該ダミーゲ
ート上に酸化物を形成する工程と、ｃ）該酸化物を研磨
して、該ダミーゲートを露出させる工程とによって達成
されてもよい。
【００２３】前記ダミーゲート材料層は窒化シリコンま
たはポリシリコンであってもよい。
たはポリシリコンであってもよい。
【００２４】前記研磨する工程は、化学的機械的研磨
（ＣＭＰ）を用いて達成されてもよい。
（ＣＭＰ）を用いて達成されてもよい。
【００２５】前記ゲート絶縁体を堆積する工程は、化学
的気相成長法（ＣＶＤ）、パルスＣＶＤ、スパッタリン
グまたは蒸着によって達成されてもよい。
的気相成長法（ＣＶＤ）、パルスＣＶＤ、スパッタリン
グまたは蒸着によって達成されてもよい。
【００２６】前記ゲート絶縁体を堆積する工程は、Ｚｒ
Ｏ2、ジルコニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−
Ｏ、ＨｆＯ2、ハフニウムシリケート、Ｈｆ−Ａｌ−
Ｏ、Ｌａ−Ａｌ−Ｏ、酸化ランタンまたはＴａ2Ｏ5を堆
積してもよい。
Ｏ2、ジルコニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−
Ｏ、ＨｆＯ2、ハフニウムシリケート、Ｈｆ−Ａｌ−
Ｏ、Ｌａ−Ａｌ−Ｏ、酸化ランタンまたはＴａ2Ｏ5を堆
積してもよい。
【００２７】前記強誘電体材料を堆積する工程は、金属
有機化学的気相成長法（ＭＯＣＶＤ）または化学溶液堆
積法（ＣＳＤ）によって達成されてもよい。
有機化学的気相成長法（ＭＯＣＶＤ）または化学溶液堆
積法（ＣＳＤ）によって達成されてもよい。
【００２８】前記強誘電体材料を堆積する工程は、ＰＧ
Ｏ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、Ｓ
ＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3を堆積
してもよい。
Ｏ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、Ｓ
ＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3を堆積
してもよい。
【００２９】前記上部電極は、イリジウム、プラチナ、
酸化イリジウムまたは酸化プラチナであってもよい。
酸化イリジウムまたは酸化プラチナであってもよい。
【００３０】前記上部電極を形成する工程は、上部電極
層を堆積してパターニングすることによって達成されて
もよい。
層を堆積してパターニングすることによって達成されて
もよい。
【００３１】前記上部電極を形成する工程は、ダマシン
法を用いて達成されてもよい。
法を用いて達成されてもよい。
【００３２】前記パッシベーション絶縁体を堆積する工
程は、ＴｉＯ2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4
を堆積してもよい。
程は、ＴｉＯ2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4
を堆積してもよい。
【００３３】前記パッシベーション絶縁体をエッチング
する工程は、異方性プラズマエッチングを用いて達成さ
れてもよい。
する工程は、異方性プラズマエッチングを用いて達成さ
れてもよい。
【００３４】半導体基板上に強誘電体ゲートを備えた強
誘電体トランジスタ構造が提供される。強誘電体ゲート
は下部を有しており、この下部と半導体基板との間にゲ
ート誘電体が挿入される。強誘電体ゲートはまた、パッ
シベーション側壁と隣接する側面、および上部電極で覆
われる上部を有する。上部電極と、パッシベーション側
壁と、ゲート誘電体とは、強誘電体ゲートをカプセル化
するように機能し、それによって酸素、水素または他の
不純物に起因する汚染を低減するか、またはなくす。
誘電体トランジスタ構造が提供される。強誘電体ゲート
は下部を有しており、この下部と半導体基板との間にゲ
ート誘電体が挿入される。強誘電体ゲートはまた、パッ
シベーション側壁と隣接する側面、および上部電極で覆
われる上部を有する。上部電極と、パッシベーション側
壁と、ゲート誘電体とは、強誘電体ゲートをカプセル化
するように機能し、それによって酸素、水素または他の
不純物に起因する汚染を低減するか、またはなくす。
【００３５】本発明の強誘電体ゲート構造を製造する方
法もまた提供される。ゲート絶縁体材料は、基板上に形
成される。ダミーゲート構造は、ゲート絶縁材料上に形
成され、オープンゲート領域を製造するために除去され
る。パッシベーション絶縁体が、オープンゲート領域を
含む基板上に堆積される。パッシベーション絶縁体に異
方性プラズマエッチングを施して、パッシベーション側
壁を形成する。オープンゲート領域を含む基板上に強誘
電体材料を堆積し、次いでＣＭＰを用いて研磨する。そ
の後、上部電極が、残った強誘電体材料上に形成され
る。上部電極と、パッシベーション側壁と、ゲート絶縁
体との組み合わせが、強誘電体材料をカプセル化し、か
つ保護するように機能する。
法もまた提供される。ゲート絶縁体材料は、基板上に形
成される。ダミーゲート構造は、ゲート絶縁材料上に形
成され、オープンゲート領域を製造するために除去され
る。パッシベーション絶縁体が、オープンゲート領域を
含む基板上に堆積される。パッシベーション絶縁体に異
方性プラズマエッチングを施して、パッシベーション側
壁を形成する。オープンゲート領域を含む基板上に強誘
電体材料を堆積し、次いでＣＭＰを用いて研磨する。そ
の後、上部電極が、残った強誘電体材料上に形成され
る。上部電極と、パッシベーション側壁と、ゲート絶縁
体との組み合わせが、強誘電体材料をカプセル化し、か
つ保護するように機能する。
【００３６】ゲート絶縁体は、好ましくは、ＺｒＯ2、
ジルコニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、Ｈｆ
Ｏ2、ハフニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−
Ａｌ−Ｏ、酸化ランタン、Ｔａ2Ｏ5または他の適切な高
ｋ材料である。しかしながら、ゲート絶縁体は、窒化シ
リコン、窒素注入二酸化シリコンまたは酸窒化シリコン
であってもよい。
ジルコニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、Ｈｆ
Ｏ2、ハフニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−
Ａｌ−Ｏ、酸化ランタン、Ｔａ2Ｏ5または他の適切な高
ｋ材料である。しかしながら、ゲート絶縁体は、窒化シ
リコン、窒素注入二酸化シリコンまたは酸窒化シリコン
であってもよい。
【００３７】パッシベーション側壁は、好ましくは、Ｔ
ｉＯ2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4である。
ｉＯ2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4である。
【００３８】強誘電体材料は、好ましくは、ＰＧＯ、Ｐ
ＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、
ＢＴＯ、ＢＬＴ、ＬＮＯ、ＹＭｎＯ3または他の適切な
材料である。
ＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、
ＢＴＯ、ＢＬＴ、ＬＮＯ、ＹＭｎＯ3または他の適切な
材料である。
【００３９】上部電極は、好ましくは、イリジウム、プ
ラチナ、ルテニウム、酸化イリジウム、酸化プラチナ、
酸化ルテニウムまたは他の適切な材料である。
ラチナ、ルテニウム、酸化イリジウム、酸化プラチナ、
酸化ルテニウムまたは他の適切な材料である。
【００４０】
【発明の実施の形態】図１は、最新のプロセスを用いて
調製された半導体構造１０を示す。トレンチ分離（ＳＴ
Ｉ）を用いて、基板１６上にアイソレーション領域１２
とアクティブデバイス領域１４を製造した。図１にはＳ
ＴＩ構造を示しているが、ＳＴＩの代わりにＬＯＣＯＳ
分離を用いることもまた可能である。半導体基板は、好
ましくは、シリコンまたは絶縁体上シリコン（ＳＯＩ）
である。
調製された半導体構造１０を示す。トレンチ分離（ＳＴ
Ｉ）を用いて、基板１６上にアイソレーション領域１２
とアクティブデバイス領域１４を製造した。図１にはＳ
ＴＩ構造を示しているが、ＳＴＩの代わりにＬＯＣＯＳ
分離を用いることもまた可能である。半導体基板は、好
ましくは、シリコンまたは絶縁体上シリコン（ＳＯＩ）
である。
【００４１】図２は、ゲート絶縁体材料１８（ゲート誘
電体とも呼ばれ得る）を形成した後の半導体構造１０を
示す。ゲート絶縁体材料１８は、続く工程で堆積される
強誘電体材料とあまり反応しない金属酸化物である。ゲ
ート絶縁体材料は、二酸化シリコン、窒素注入二酸化シ
リコン、窒化シリコンまたは酸窒化シリコンであり得る
が、ゲート絶縁体材料１８は、好ましくは高ｋ材料であ
る。酸化ジルコニウム（ＺｒＯ2）は現在好ましい材料
である。ＺｒＯ2は好ましい材料であるが、ジルコニウ
ムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、ハフ
ニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−Ｏ、
酸化ランタンおよびＴａ2Ｏ5を含む他の適切な高ｋ材料
を用いてもよい。
電体とも呼ばれ得る）を形成した後の半導体構造１０を
示す。ゲート絶縁体材料１８は、続く工程で堆積される
強誘電体材料とあまり反応しない金属酸化物である。ゲ
ート絶縁体材料は、二酸化シリコン、窒素注入二酸化シ
リコン、窒化シリコンまたは酸窒化シリコンであり得る
が、ゲート絶縁体材料１８は、好ましくは高ｋ材料であ
る。酸化ジルコニウム（ＺｒＯ2）は現在好ましい材料
である。ＺｒＯ2は好ましい材料であるが、ジルコニウ
ムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、ハフ
ニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−Ｏ、
酸化ランタンおよびＴａ2Ｏ5を含む他の適切な高ｋ材料
を用いてもよい。
【００４２】ゲート絶縁体材料が高ｋ材料である場合、
ゲート絶縁体材料１８は、好ましくは、０．５ｎｍ〜１
０ｎｍの間の厚さの熱酸化物換算膜厚まで堆積される。
熱酸化物換算膜厚は、これらの材料に関連するより高い
誘電率に起因して、二酸化シリコンの厚さに比べて実際
にはより大きな厚さを有することができる。ゲート絶縁
体材料は、好ましくは、約１ｎｍ〜１００ｎｍの間の厚
さに堆積される。
ゲート絶縁体材料１８は、好ましくは、０．５ｎｍ〜１
０ｎｍの間の厚さの熱酸化物換算膜厚まで堆積される。
熱酸化物換算膜厚は、これらの材料に関連するより高い
誘電率に起因して、二酸化シリコンの厚さに比べて実際
にはより大きな厚さを有することができる。ゲート絶縁
体材料は、好ましくは、約１ｎｍ〜１００ｎｍの間の厚
さに堆積される。
【００４３】ゲート絶縁体材料１８を堆積するために、
種々の方法が利用可能である。ゲート絶縁体材料が二酸
化シリコンの場合、このゲート絶縁体材料は、熱によっ
て成長し、その後所望ならば注入が行われ得る。堆積さ
れるゲート絶縁体材料が他の材料の場合、利用可能な堆
積方法は、パルスＣＶＤ、スパッタリングまたは蒸着を
含む化学的気相成長法を含む。
種々の方法が利用可能である。ゲート絶縁体材料が二酸
化シリコンの場合、このゲート絶縁体材料は、熱によっ
て成長し、その後所望ならば注入が行われ得る。堆積さ
れるゲート絶縁体材料が他の材料の場合、利用可能な堆
積方法は、パルスＣＶＤ、スパッタリングまたは蒸着を
含む化学的気相成長法を含む。
【００４４】例えば、ＺｒＯ2は、「パルスＣＶＤ」と
も呼ばれる原子層堆積法を用いて堆積され得る。原子層
堆積法は、材料の極薄層を基板上に堆積するための用い
られる。原子層堆積法は、化学吸着として公知の化学現
象を利用する。化学吸着では、気相状態の材料を表面に
吸着し、単層を形成する。多くの従来の堆積技術は、純
粋に統計学的な表面カバレッジを有する多層堆積領域を
製造する物理吸着プロセスを利用する。化学吸着を利用
することによって、厚さおよび組成が極めて均一な膜が
成長し得る。例えば、ＺｒＯ2膜は、塩化ジルコニウム
（ＺｒＣｌ4）を用いて第１の単層を形成し、ＺｒＣｌ4
系をパージして、次に表面を水蒸気（Ｈ2Ｏ）に曝すこ
とによってシリコン上に成長すると報告されている。酸
化ジルコニウム層を製造する他の前駆体には、ジルコニ
ウムプロポキシド（Ｚｒ（ｉＯＰｒ）4）およびジルコ
ニウムテトラメチルヘプタンジオネート（Ｚｒ（ｔｍｈ
ｄ）4）が含まれる。化学吸着は、所与の気相−固相の
組み合わせに対して、極めて限られた温度範囲および圧
力範囲で生じる。例えば、酸化ジルコニウムは、ＺｒＣ
ｌ4およびＨ2Ｏを用いて３００℃の温度でシリコン基板
上に堆積されると報告されている。このプロセスによっ
て単層が製造されるので、酸化ジルコニウムのより厚い
層は、さらなる単層を追加することによって製造され
る。
も呼ばれる原子層堆積法を用いて堆積され得る。原子層
堆積法は、材料の極薄層を基板上に堆積するための用い
られる。原子層堆積法は、化学吸着として公知の化学現
象を利用する。化学吸着では、気相状態の材料を表面に
吸着し、単層を形成する。多くの従来の堆積技術は、純
粋に統計学的な表面カバレッジを有する多層堆積領域を
製造する物理吸着プロセスを利用する。化学吸着を利用
することによって、厚さおよび組成が極めて均一な膜が
成長し得る。例えば、ＺｒＯ2膜は、塩化ジルコニウム
（ＺｒＣｌ4）を用いて第１の単層を形成し、ＺｒＣｌ4
系をパージして、次に表面を水蒸気（Ｈ2Ｏ）に曝すこ
とによってシリコン上に成長すると報告されている。酸
化ジルコニウム層を製造する他の前駆体には、ジルコニ
ウムプロポキシド（Ｚｒ（ｉＯＰｒ）4）およびジルコ
ニウムテトラメチルヘプタンジオネート（Ｚｒ（ｔｍｈ
ｄ）4）が含まれる。化学吸着は、所与の気相−固相の
組み合わせに対して、極めて限られた温度範囲および圧
力範囲で生じる。例えば、酸化ジルコニウムは、ＺｒＣ
ｌ4およびＨ2Ｏを用いて３００℃の温度でシリコン基板
上に堆積されると報告されている。このプロセスによっ
て単層が製造されるので、酸化ジルコニウムのより厚い
層は、さらなる単層を追加することによって製造され
る。
【００４５】ＺｒＯ2はまた、上述の前駆体および他の
前駆体を用いてより一般的なＣＶＤプロセスで堆積され
得る。
前駆体を用いてより一般的なＣＶＤプロセスで堆積され
得る。
【００４６】従来のシステムを用いた別の堆積技術は、
高ｋ材料の薄層を生成するためにターゲットをスパッタ
リングすることである。高純度の金属ターゲットのスパ
ッタリングが用いられる。次に、ウェハを用意して、堆
積チャンバ内に配置する。次いで、ウェハを室温〜５０
０℃の間の温度に加熱する。次いで、アルゴン（Ａｒ）
および酸素（Ｏ2）の混合気を堆積チャンバに導入す
る。約５００Ｗ〜５ｋＷの間のスパッタリング出力を用
いてプラズマをチャンバ内に生成する。ジルコニウム用
のシャッターを開けて、ウェハ上にジルコニウムを堆積
し、その後シャッターを閉じる。チャンバ内の酸素圧力
によってターゲット材料が、ウェハ上に堆積すると同時
にＺｒＯ2が形成される。
高ｋ材料の薄層を生成するためにターゲットをスパッタ
リングすることである。高純度の金属ターゲットのスパ
ッタリングが用いられる。次に、ウェハを用意して、堆
積チャンバ内に配置する。次いで、ウェハを室温〜５０
０℃の間の温度に加熱する。次いで、アルゴン（Ａｒ）
および酸素（Ｏ2）の混合気を堆積チャンバに導入す
る。約５００Ｗ〜５ｋＷの間のスパッタリング出力を用
いてプラズマをチャンバ内に生成する。ジルコニウム用
のシャッターを開けて、ウェハ上にジルコニウムを堆積
し、その後シャッターを閉じる。チャンバ内の酸素圧力
によってターゲット材料が、ウェハ上に堆積すると同時
にＺｒＯ2が形成される。
【００４７】本発明の堆積方法の別の代替的な実施形態
では、ターゲットの蒸発を用いて薄層を堆積する。基本
的なプロセスは、ターゲットをプラズマに曝す代わり
に、ターゲットを約１，０００〜２，０００℃の間の温
度まで加熱するという点を除いて、スパッタリングにつ
いて先に行った説明と実質的には同一である。上述した
ように、シャッターは堆積時間を制御するために用いら
れ得る。
では、ターゲットの蒸発を用いて薄層を堆積する。基本
的なプロセスは、ターゲットをプラズマに曝す代わり
に、ターゲットを約１，０００〜２，０００℃の間の温
度まで加熱するという点を除いて、スパッタリングにつ
いて先に行った説明と実質的には同一である。上述した
ように、シャッターは堆積時間を制御するために用いら
れ得る。
【００４８】図３は、ゲート絶縁材料１８上に堆積され
たダミー層２０を示す。ダミー層は、約２００ｎｍ〜４
００ｎｍの間の厚さまで堆積される。ダミー層は、好ま
しくは、窒化シリコンまたはポリシリコンである。ダミ
ー層は、好ましくは、選択的にエッチングされることに
よって、その下の材料またはその横の材料に影響を及ぼ
すことなく、容易に除去される。
たダミー層２０を示す。ダミー層は、約２００ｎｍ〜４
００ｎｍの間の厚さまで堆積される。ダミー層は、好ま
しくは、窒化シリコンまたはポリシリコンである。ダミ
ー層は、好ましくは、選択的にエッチングされることに
よって、その下の材料またはその横の材料に影響を及ぼ
すことなく、容易に除去される。
【００４９】図４は、上にマスク層（図示せず）を用い
てダミー層をパターニングし、そのダミー層をプラズマ
エッチングすることによって形成されたダミーゲート構
造２２を示す。プラズマエッチングは、ゲート絶縁体材
料で停止し得る。あるいは、プラズマエッチングは、マ
スクパターンによって覆われていない領域からゲート絶
縁体材料を部分的にまたは完全に除去し得る。ソース領
域２４およびドレイン領域２６は、ダミーゲート構造２
２に隣接して形成される。ソース領域２４およびドレイ
ン領域２６は、任意の最新プロセスによって形成され得
るが、好ましくはイオン注入によって形成され得る。
てダミー層をパターニングし、そのダミー層をプラズマ
エッチングすることによって形成されたダミーゲート構
造２２を示す。プラズマエッチングは、ゲート絶縁体材
料で停止し得る。あるいは、プラズマエッチングは、マ
スクパターンによって覆われていない領域からゲート絶
縁体材料を部分的にまたは完全に除去し得る。ソース領
域２４およびドレイン領域２６は、ダミーゲート構造２
２に隣接して形成される。ソース領域２４およびドレイ
ン領域２６は、任意の最新プロセスによって形成され得
るが、好ましくはイオン注入によって形成され得る。
【００５０】図５は、酸化物層３０を堆積した後の半導
体構造１０を示す。酸化物層３０は、ダミーゲート構造
およびその周りの領域の上に堆積される。酸化物層３０
は、酸化物の最も低い部分がダミーゲート構造２２と少
なくとも同じ高さとなる厚さまで堆積される。この厚さ
は、好ましくは、基板１６上のダミーゲート構造２２の
高さの１〜２倍である。酸化物層を堆積した後、化学的
機械的研磨（ＣＭＰ）を用いて研磨を行って、ダミーゲ
ート構造２２を露出させる。ＣＭＰプロセスは、好まし
くは、ダミーゲート構造２２の大部分を除去することな
く、ダミーゲート構造２２の上部で停止する。
体構造１０を示す。酸化物層３０は、ダミーゲート構造
およびその周りの領域の上に堆積される。酸化物層３０
は、酸化物の最も低い部分がダミーゲート構造２２と少
なくとも同じ高さとなる厚さまで堆積される。この厚さ
は、好ましくは、基板１６上のダミーゲート構造２２の
高さの１〜２倍である。酸化物層を堆積した後、化学的
機械的研磨（ＣＭＰ）を用いて研磨を行って、ダミーゲ
ート構造２２を露出させる。ＣＭＰプロセスは、好まし
くは、ダミーゲート構造２２の大部分を除去することな
く、ダミーゲート構造２２の上部で停止する。
【００５１】図６は、ダミーゲート構造を除去した後の
半導体構造１０を示す。ダミーゲート構造を除去してオ
ープンゲート領域３２を残す。ダミーゲート構造は、好
ましくは、ウェットエッチングプロセスを用いて除去さ
れる。
半導体構造１０を示す。ダミーゲート構造を除去してオ
ープンゲート領域３２を残す。ダミーゲート構造は、好
ましくは、ウェットエッチングプロセスを用いて除去さ
れる。
【００５２】図７は、パッシベーション絶縁体３４を堆
積した後の半導体構造１０を示す。パッシベーション絶
縁体３４は、好ましくは、このパッシベーション絶縁体
中を通る酸素または水素の拡散を低減するか、またはな
くす材料から選択される。パッシベーション絶縁体３４
を形成する好ましい材料は、ＴｉＯ2、Ａｌ2Ｏ3、Ｔｉ
ＡｌＯxおよびＳｉ3Ｎ4である。パッシベーション絶縁
体３４は、当業者に公知のスパッタリングまたは他の適
切な方法によって堆積され得る。
積した後の半導体構造１０を示す。パッシベーション絶
縁体３４は、好ましくは、このパッシベーション絶縁体
中を通る酸素または水素の拡散を低減するか、またはな
くす材料から選択される。パッシベーション絶縁体３４
を形成する好ましい材料は、ＴｉＯ2、Ａｌ2Ｏ3、Ｔｉ
ＡｌＯxおよびＳｉ3Ｎ4である。パッシベーション絶縁
体３４は、当業者に公知のスパッタリングまたは他の適
切な方法によって堆積され得る。
【００５３】図８は、パッシベーション絶縁体３４を異
方性プラズマエッチングした後の半導体構造１０を示
す。異方性エッチングによって、水平面からパッシベー
ション絶縁体３４を除去してパッシベーション側壁３６
を残す。
方性プラズマエッチングした後の半導体構造１０を示
す。異方性エッチングによって、水平面からパッシベー
ション絶縁体３４を除去してパッシベーション側壁３６
を残す。
【００５４】図９は、強誘電体材料３８を堆積した後の
半導体構造１０を示す。強誘電体材料によってオープン
ゲート領域が埋められる。好ましくは、強誘電体材料３
８は、オープンゲート領域の深さよりも大きい厚さに堆
積される。強誘電体材料３８は、金属有機化学的気相成
長法（ＭＯＣＶＤ）または化学溶液堆積法（ＣＳＤ）に
よって堆積され得る。強誘電体材料は、好ましくは、Ｐ
ＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、
ＳＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯおよびＹＭｎＯ3から
選択される。
半導体構造１０を示す。強誘電体材料によってオープン
ゲート領域が埋められる。好ましくは、強誘電体材料３
８は、オープンゲート領域の深さよりも大きい厚さに堆
積される。強誘電体材料３８は、金属有機化学的気相成
長法（ＭＯＣＶＤ）または化学溶液堆積法（ＣＳＤ）に
よって堆積され得る。強誘電体材料は、好ましくは、Ｐ
ＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、
ＳＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯおよびＹＭｎＯ3から
選択される。
【００５５】例えば、ＰＧＯ材料（Ｐｂ5Ｇｅ3Ｏ11とも
呼ばれ得る）は、以下の好ましい方法を用いて堆積され
得る。ＰＧＯ材料は、金属有機化学的気相成長法（ＭＯ
ＣＶＤ）およびＲＴＰ（急速熱処理）アニーリング技術
によって堆積される。ＰＧＯ材料は、４５０〜５５０℃
の間の温度で堆積され得る。
呼ばれ得る）は、以下の好ましい方法を用いて堆積され
得る。ＰＧＯ材料は、金属有機化学的気相成長法（ＭＯ
ＣＶＤ）およびＲＴＰ（急速熱処理）アニーリング技術
によって堆積される。ＰＧＯ材料は、４５０〜５５０℃
の間の温度で堆積され得る。
【００５６】ＰＧＯ材料を成長させるために、液体送達
システムを備えたＥＭＣＯＲＥ酸化物ＭＯＣＶＤ反応器
を用いた。ＰＧＯ材料の前駆体を表１に一覧する。
システムを備えたＥＭＣＯＲＥ酸化物ＭＯＣＶＤ反応器
を用いた。ＰＧＯ材料の前駆体を表１に一覧する。
【００５７】
【表１】 表１は、ＰＧＯ薄膜用の前駆体の特性を示す。
【００５８】ゲルマニウムアルコキシド、ゲルマニウム
ハロゲン化物、鉛アルキルおよび鉛ハロゲン化物等の液
体前駆体は、温度が制御されたバブラーを用いて前駆体
蒸気を生成する。鉛β−ジケトネート等の固体前駆体を
溶媒に溶解させて、フラッシュ蒸発器に接続された液体
送達システムを用いて前駆体蒸気を生成する。表２は、
本発明のいくつかの局面において用いられ得るＰＧＯ前
駆体の一覧である。
ハロゲン化物、鉛アルキルおよび鉛ハロゲン化物等の液
体前駆体は、温度が制御されたバブラーを用いて前駆体
蒸気を生成する。鉛β−ジケトネート等の固体前駆体を
溶媒に溶解させて、フラッシュ蒸発器に接続された液体
送達システムを用いて前駆体蒸気を生成する。表２は、
本発明のいくつかの局面において用いられ得るＰＧＯ前
駆体の一覧である。
【００５９】
【表２】 表２は、ＰＧＯ膜用の前駆体の特性を示す。
【００６０】表３は、本発明のいくつかの局面において
用いられる別の利用可能な溶媒の一覧である。
用いられる別の利用可能な溶媒の一覧である。
【００６１】
【表３】 表３は、ＰＧＯ膜用の溶媒の特性を示す。
【００６２】５：３のモル比の［Ｐｂ（ｔｈｄ）2］お
よび［Ｇｅ（ＥＴＯ）4］を、８：２：１のモル比でテ
トラヒドロフランと、イソプロパノールと、テトラグリ
ムとを混合した溶媒に溶解させた。前駆体溶液は、０．
１〜０．３Ｍ／Ｌの濃度のＰｂ 5Ｇｅ3Ｏ11を有する。
０．１ｍｌ／分の速度のポンプで蒸発器（１５０℃）内
へこの溶液を注入して、前駆体ガスを形成した。１５０
〜１７０℃で予熱したアルゴンフローを用いて、この前
駆体ガスを反応器に導入した。堆積温度および堆積圧力
は、それぞれ５００℃および５〜１０Ｔｏｒｒである。
酸素（１０００〜２０００ｓｃｃｍ）を含有するシュラ
ウドフロー（Ａｒ４０００ｓｃｃｍ）を反応器に導入し
た。堆積した後、ＰＧＯ材料を酸素雰囲気中で室温まで
冷却した。ＰＧＯ材料は、ＲＴＰを用いてアニーリング
され得る。
よび［Ｇｅ（ＥＴＯ）4］を、８：２：１のモル比でテ
トラヒドロフランと、イソプロパノールと、テトラグリ
ムとを混合した溶媒に溶解させた。前駆体溶液は、０．
１〜０．３Ｍ／Ｌの濃度のＰｂ 5Ｇｅ3Ｏ11を有する。
０．１ｍｌ／分の速度のポンプで蒸発器（１５０℃）内
へこの溶液を注入して、前駆体ガスを形成した。１５０
〜１７０℃で予熱したアルゴンフローを用いて、この前
駆体ガスを反応器に導入した。堆積温度および堆積圧力
は、それぞれ５００℃および５〜１０Ｔｏｒｒである。
酸素（１０００〜２０００ｓｃｃｍ）を含有するシュラ
ウドフロー（Ａｒ４０００ｓｃｃｍ）を反応器に導入し
た。堆積した後、ＰＧＯ材料を酸素雰囲気中で室温まで
冷却した。ＰＧＯ材料は、ＲＴＰを用いてアニーリング
され得る。
【００６３】あるいは、ＭＯＣＶＤの代わりに、ＣＳＤ
プロセスを用いて、強誘電体材料を堆積してもよい。Ｃ
ＳＤプロセスの１つの形式は、スピンオン法である。例
えば、スピンオン法を用いて、ＰＧＯ薄膜を堆積しても
よい。前駆体は、ジ（エチレングリコール）エチルエー
テル溶液中の鉛アセテートおよびゲルマニウムイソプロ
ポキシドである。前駆体は、基板上でスピンされ、基板
上全体に膜を形成する。この膜を５０〜３５０℃で１〜
１０分間ベーキングし、溶媒を蒸発させて有機成分を無
くすために、４００〜５００℃で１〜１５分間の各スピ
ンコーティングした後に予備アニーリングを行う。各ス
ピンコーティング層は、約１０ｎｍ〜１００ｎｍの間の
厚さを有する。数回繰り返した後に所望の厚さのＰＧＯ
膜が製造され得る。ＰＧＯ膜は、酸素雰囲気中５００〜
６００℃で５分〜３時間で結晶化される。過剰に実験す
ることなく、プロセスを最適化することで所望の膜厚が
達成され得る。
プロセスを用いて、強誘電体材料を堆積してもよい。Ｃ
ＳＤプロセスの１つの形式は、スピンオン法である。例
えば、スピンオン法を用いて、ＰＧＯ薄膜を堆積しても
よい。前駆体は、ジ（エチレングリコール）エチルエー
テル溶液中の鉛アセテートおよびゲルマニウムイソプロ
ポキシドである。前駆体は、基板上でスピンされ、基板
上全体に膜を形成する。この膜を５０〜３５０℃で１〜
１０分間ベーキングし、溶媒を蒸発させて有機成分を無
くすために、４００〜５００℃で１〜１５分間の各スピ
ンコーティングした後に予備アニーリングを行う。各ス
ピンコーティング層は、約１０ｎｍ〜１００ｎｍの間の
厚さを有する。数回繰り返した後に所望の厚さのＰＧＯ
膜が製造され得る。ＰＧＯ膜は、酸素雰囲気中５００〜
６００℃で５分〜３時間で結晶化される。過剰に実験す
ることなく、プロセスを最適化することで所望の膜厚が
達成され得る。
【００６４】図１０は、強誘電体材料にＣＭＰを施し
て、強誘電体ゲート４０を製造した後の半導体構造１０
を示す。ＣＭＰプロセスは、好ましくは、パッシベーシ
ョン側壁３６の上部で停止する。あるいは、ＣＭＰプロ
セスは、パッシベーション側壁３６の上部からほんの少
しだけ下に及んでもよい。
て、強誘電体ゲート４０を製造した後の半導体構造１０
を示す。ＣＭＰプロセスは、好ましくは、パッシベーシ
ョン側壁３６の上部で停止する。あるいは、ＣＭＰプロ
セスは、パッシベーション側壁３６の上部からほんの少
しだけ下に及んでもよい。
【００６５】図１１は、電極層４２を堆積した後の半導
体構造１０を示す。電極層４２は、イリジウム、プラチ
ナ、ルテニウムまたはそれらの酸化物を含む。電極層４
２をパターニングしてエッチングをすることによって、
図１２に示される上部電極４４が形成される。電極層４
２は、フォトレジストまたは硬質マスク材料（例えば、
ＴｉＮ、ＴｉＯ2、ＴｉＡｌＯ3、ＳｉＯ2、ＳｉＮまた
は他の適切な材料）を用いてパターニングされ得る。電
極層は、プラズマエッチングまたは他の適切なエッチン
グプロセスによってエッチングされ得る。
体構造１０を示す。電極層４２は、イリジウム、プラチ
ナ、ルテニウムまたはそれらの酸化物を含む。電極層４
２をパターニングしてエッチングをすることによって、
図１２に示される上部電極４４が形成される。電極層４
２は、フォトレジストまたは硬質マスク材料（例えば、
ＴｉＮ、ＴｉＯ2、ＴｉＡｌＯ3、ＳｉＯ2、ＳｉＮまた
は他の適切な材料）を用いてパターニングされ得る。電
極層は、プラズマエッチングまたは他の適切なエッチン
グプロセスによってエッチングされ得る。
【００６６】別の実施形態では、埋め込み（すなわちダ
マシン）法を用いて上部電極４４が形成され得る。トレ
ンチは、先に詳述した強誘電体ゲートを形成する際に用
いられる方法と同様の方法を用いて形成される。次に、
イリジウム、プラチナ、ルテニウムまたはこれらの酸化
物等の金属をトレンチ内に堆積して、ＣＭＰを用いて研
磨し、上部電極４４が形成される。
マシン）法を用いて上部電極４４が形成され得る。トレ
ンチは、先に詳述した強誘電体ゲートを形成する際に用
いられる方法と同様の方法を用いて形成される。次に、
イリジウム、プラチナ、ルテニウムまたはこれらの酸化
物等の金属をトレンチ内に堆積して、ＣＭＰを用いて研
磨し、上部電極４４が形成される。
【００６７】図１２は、強誘電体ゲート構造４６を有す
る半導体構造１０を示す。強誘電体ゲート構造４６は、
下にあるゲート絶縁体材料１８、側面に沿ってあるパッ
シベーション側壁３６、上にある上部電極４４によって
保護された強誘電体ゲート４０を含む。これによって、
強誘電体ゲート４０へと拡散する酸素または水素による
強誘電体ゲート４０の汚染を低減するか、またはなく
す。
る半導体構造１０を示す。強誘電体ゲート構造４６は、
下にあるゲート絶縁体材料１８、側面に沿ってあるパッ
シベーション側壁３６、上にある上部電極４４によって
保護された強誘電体ゲート４０を含む。これによって、
強誘電体ゲート４０へと拡散する酸素または水素による
強誘電体ゲート４０の汚染を低減するか、またはなく
す。
【００６８】図１３は、パッシベーション層４８が強誘
電体ゲート構造４６上に堆積された半導体構造１０を示
す。
電体ゲート構造４６上に堆積された半導体構造１０を示
す。
【００６９】図１４は、最新技術の方法を用いて最後の
メタライゼーションを行った後の半導体構造１０を示
す。ソース領域２４、ドレイン領域２６および上部電極
４４への配線５０を簡略化した構造で示す。銅メタライ
ゼーションを含む任意の最新技術のメタライゼーション
様式を用いることができる。メタライゼーションは、バ
リア層および種々のメタライゼーション様式と共に用い
られる他の層を含み得る。
メタライゼーションを行った後の半導体構造１０を示
す。ソース領域２４、ドレイン領域２６および上部電極
４４への配線５０を簡略化した構造で示す。銅メタライ
ゼーションを含む任意の最新技術のメタライゼーション
様式を用いることができる。メタライゼーションは、バ
リア層および種々のメタライゼーション様式と共に用い
られる他の層を含み得る。
【００７０】上記では、エッチングを行った後に堆積を
用いたメタライゼーションを説明しているが、この代わ
りにダマシンメタライゼーション法を用いることもまた
可能である。例えば、銅メタライゼーションの場合に
は、ダマシンメタライゼーション法を用いることが好ま
しい。
用いたメタライゼーションを説明しているが、この代わ
りにダマシンメタライゼーション法を用いることもまた
可能である。例えば、銅メタライゼーションの場合に
は、ダマシンメタライゼーション法を用いることが好ま
しい。
【００７１】従って、本発明によれば、強誘電体ゲート
とパッシベーション側壁とを有する強誘電体トランジス
タゲート構造が提供される。パッシベーション側壁は、
酸素または水素の強誘電体ゲートへの拡散を低減する
か、またはなくす絶縁体として機能する。また、強誘電
体ゲート構造を製造する方法を提供する。上記方法は、
ダミーゲート構造を形成する工程と、ダミーゲート構造
を除去する工程と、パッシベーション絶縁体材料を堆積
する工程と、異方性プラズマエッチングを用いてパッシ
ベーション絶縁体材料をエッチングし、パッシベーショ
ン側壁を形成する工程と、強誘電体材料を堆積する工程
と、ＣＭＰを用いて強誘電体材料を研磨する工程と、強
誘電体材料上に上部電極を形成する工程とを包含する。
とパッシベーション側壁とを有する強誘電体トランジス
タゲート構造が提供される。パッシベーション側壁は、
酸素または水素の強誘電体ゲートへの拡散を低減する
か、またはなくす絶縁体として機能する。また、強誘電
体ゲート構造を製造する方法を提供する。上記方法は、
ダミーゲート構造を形成する工程と、ダミーゲート構造
を除去する工程と、パッシベーション絶縁体材料を堆積
する工程と、異方性プラズマエッチングを用いてパッシ
ベーション絶縁体材料をエッチングし、パッシベーショ
ン側壁を形成する工程と、強誘電体材料を堆積する工程
と、ＣＭＰを用いて強誘電体材料を研磨する工程と、強
誘電体材料上に上部電極を形成する工程とを包含する。
【００７２】
【発明の効果】上述してきたように、本発明による強誘
電体トランジスタ構造は、ａ）半導体基板上に下部と、
側面と、上部とを有する強誘電体ゲートと、ｂ）強誘電
体ゲートと半導体基板との間に挿入されるゲート絶縁体
と、ｃ）側面に隣接するパッシベーション側壁とを含
む。上記構造を有する強誘電体トランジスタは、パッシ
ベーション側壁と、ゲート誘電体と、強誘電体ゲートの
上部とが、強誘電体ゲートをカプセル化するように機能
し、それによって酸素、水素または他の不純物に起因す
る汚染を低減するか、またはなくすことができ、トラン
ジスタの信頼性を向上させる。
電体トランジスタ構造は、ａ）半導体基板上に下部と、
側面と、上部とを有する強誘電体ゲートと、ｂ）強誘電
体ゲートと半導体基板との間に挿入されるゲート絶縁体
と、ｃ）側面に隣接するパッシベーション側壁とを含
む。上記構造を有する強誘電体トランジスタは、パッシ
ベーション側壁と、ゲート誘電体と、強誘電体ゲートの
上部とが、強誘電体ゲートをカプセル化するように機能
し、それによって酸素、水素または他の不純物に起因す
る汚染を低減するか、またはなくすことができ、トラン
ジスタの信頼性を向上させる。
【図１】図１は、さらなる処理を施すことが可能な状態
の半導体基板の断面図である。
の半導体基板の断面図である。
【図２】図２は、誘電体層が基板上にある半導体基板の
断面図である。
断面図である。
【図３】図３は、ダミー層が誘電体層上にある半導体基
板の断面図である。
板の断面図である。
【図４】図４は、ダミーゲート構造が誘電体層上にある
半導体基板の断面図である。
半導体基板の断面図である。
【図５】図５は、ダミーゲート構造が酸化物によって囲
まれた半導体基板の断面図である。
まれた半導体基板の断面図である。
【図６】図６は、ダミーゲートを除去した後の半導体基
板の断面図である。
板の断面図である。
【図７】図７は、パッシベーション絶縁体層を堆積した
後の半導体基板の断面図である。
後の半導体基板の断面図である。
【図８】図８は、パッシベーション絶縁体層を異方性プ
ラズマエッチングした後の半導体基板の断面図である。
ラズマエッチングした後の半導体基板の断面図である。
【図９】図９は、強誘電体材料層を堆積した後の半導体
基板の断面図である。
基板の断面図である。
【図１０】図１０は、強誘電体材料層に化学的機械的研
磨を施した後の半導体基板の断面図である。
磨を施した後の半導体基板の断面図である。
【図１１】図１１は、上部電極層を堆積した後の半導体
基板の断面図である。
基板の断面図である。
【図１２】図１２は、上部電極を示す半導体基板の断面
図である。
図である。
【図１３】図１３は、パッシベーション層がデバイス構
造上にある半導体基板の断面図である。
造上にある半導体基板の断面図である。
【図１４】図１４は、デバイス構造との金属コンタクト
を示す半導体基板の断面図である。
を示す半導体基板の断面図である。
１０ 半導体構造 １２ アイソレーション領域 １４ アクティブデバイス領域 １６ 基板 １８ ゲート絶縁体材料 ２２ ダミーゲート構造 ２４ ソース領域 ２６ ドレイン領域 ３０ 酸化物層 ３２ オープンゲート領域 ３４ パッシベーション絶縁体 ３６ パッシベーション側壁 ３８ 強誘電体材料 ４０ 強誘電体ゲート ４２ 電極層 ４４ 上部電極 ４６ 強誘電体ゲート構造 ４８ パッシベーション層 ５０ 配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/792 (72)発明者 ティンカイ リー アメリカ合衆国 ワシントン 98683， バンクーバー， エスイー 23アールディ ー ストリート 18701 Ｆターム(参考） 4K029 AA06 AA24 BA43 BA52 BD01 CA01 CA05 GA00 4K030 BA01 BA02 BA10 BA22 BA42 BA48 CA04 CA12 5F083 FR06 GA25 HA02 JA02 JA05 JA06 JA15 JA19 JA37 JA38 JA43 MA06 MA16 MA19 PR03 PR21 PR22 PR23 PR34 PR40 5F101 BA62 BB05 BD02 BD30 BD35 BF01 BH02 BH14 BH16
Claims (30)
- 【請求項１】 ａ）半導体基板上に下部と、側面と、上
部とを有する強誘電体ゲートと、 ｂ）該強誘電体ゲートと該半導体基板との間に挿入され
るゲート絶縁体と、 ｃ）該側面に隣接するパッシベーション側壁と を含む強誘電体トランジスタ構造。 - 【請求項２】 前記半導体基板はシリコンまたはＳＯＩ
である、請求項１に記載の強誘電体トランジスタ構造。 - 【請求項３】 前記強誘電体ゲートは、ＰＧＯ、ＰＺ
Ｔ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、Ｂ
ＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3である、請求項
１に記載の強誘電体トランジスタ構造。 - 【請求項４】 前記ゲート絶縁体は、窒化シリコン、窒
素注入シリコン酸化物または酸窒化シリコンである、請
求項１に記載の強誘電体トランジスタ構造。 - 【請求項５】 前記ゲート絶縁体は、ＺｒＯ2、ジルコ
ニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、ＨｆＯ2、
ハフニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−Ａｌ−
Ｏ、酸化ランタンまたはＴａ2Ｏ5である、請求項１に記
載の強誘電体トランジスタ構造。 - 【請求項６】 前記強誘電体ゲートは、化学溶液堆積
（ＣＳＤ）法を用いて堆積される、請求項１に記載の強
誘電体トランジスタ構造。 - 【請求項７】 前記パッシベーション側壁は、Ｔｉ
Ｏ2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4を含む、請
求項１に記載の強誘電体トランジスタ構造。 - 【請求項８】 前記強誘電体ゲート上に上部電極をさら
に含む、請求項１に記載の強誘電体トランジスタ構造。 - 【請求項９】 前記上部電極は、イリジウム、プラチ
ナ、ルテニウム、酸化イリジウム、酸化プラチナまたは
酸化ルテニウムを含む、請求項８に記載の強誘電体トラ
ンジスタ構造。 - 【請求項１０】 半導体基板上に下部と、側面と、上部
とを有する強誘電体ゲートを含む強誘電体トランジスタ
構造であって、該強誘電体ゲートは、該下部上にあるゲ
ート絶縁体と、該側面上にあるパッシベーション側壁
と、該上部にある上部電極とを組み合わせてカプセル化
される、強誘電体トランジスタ構造。 - 【請求項１１】 前記半導体基板はシリコンまたはＳＯ
Ｉである、請求項１０に記載の強誘電体トランジスタ構
造。 - 【請求項１２】 前記強誘電体ゲートは、ＰＧＯ、ＰＺ
Ｔ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴＮ、ＳＴＯ、Ｂ
ＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3である、請求項
１０に記載の強誘電体トランジスタ構造。 - 【請求項１３】 前記ゲート絶縁体は、ＺｒＯ2、ジル
コニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ−Ｏ、Ｈｆ
Ｏ2、ハフニウムシリケート、Ｈｆ−Ａｌ−Ｏ、Ｌａ−
Ａｌ−Ｏ、酸化ランタンまたはＴａ2Ｏ5である、請求項
１０に記載の強誘電体トランジスタ構造。 - 【請求項１４】 前記強誘電体ゲートは、化学溶液堆積
（ＣＳＤ）法を用いて堆積される、請求項１０に記載の
強誘電体トランジスタ構造。 - 【請求項１５】 前記上部電極は、イリジウム、プラチ
ナ、ルテニウム、酸化イリジウム、酸化プラチナまたは
酸化ルテニウムを含む、請求項１０に記載の強誘電体ト
ランジスタ構造。 - 【請求項１６】 前記パッシベーション側壁は、ＴｉＯ
2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ3Ｎ4を含む、請求
項１０に記載の強誘電体トランジスタ構造。 - 【請求項１７】 前記ゲート絶縁体は、窒化シリコン、
窒素注入シリコン酸化物または酸窒化シリコンである、
請求項１０に記載の強誘電体トランジスタ構造。 - 【請求項１８】 基板上に強誘電体トランジスタ構造を
製造する方法であって、 ａ）該基板上にゲート絶縁体を形成する工程と、 ｂ）該基板上にダミーゲート構造を製造する工程と、 ｃ）該ダミーゲート構造を除去する工程と、 ｄ）該基板上にパッシベーション絶縁体を堆積する工程
と、 ｅ）異方性エッチングを用いて該パッシベーション絶縁
体をエッチングし、それによってパッシベーション側壁
を形成する工程と、 ｆ）該基板上に強誘電体材料を堆積する工程と、 ｇ）化学的機械的研磨（ＣＭＰ）を用いて該強誘電体材
料を研磨し、それにより強誘電体ゲートを形成する工程
と、 ｈ）該強誘電体ゲート上に上部電極を形成する工程と を包含する方法。 - 【請求項１９】 前記ダミーゲートを形成する工程は、 ａ）ダミーゲート材料層を堆積し、パターニングし、そ
れによってダミーゲートを形成する工程と、 ｂ）該ダミーゲート上に酸化物を形成する工程と、 ｃ）該酸化物を研磨して、該ダミーゲートを露出させる
工程と によって達成される、請求項１８に記載の方法。 - 【請求項２０】 前記ダミーゲート材料層は窒化シリコ
ンまたはポリシリコンである、請求項１９に記載の方
法。 - 【請求項２１】 前記研磨する工程は、化学的機械的研
磨（ＣＭＰ）を用いて達成される、請求項１９に記載の
方法。 - 【請求項２２】 前記ゲート絶縁体を堆積する工程は、
化学的気相成長法（ＣＶＤ）、パルスＣＶＤ、スパッタ
リングまたは蒸着によって達成される、請求項１８に記
載の方法。 - 【請求項２３】 前記ゲート絶縁体を堆積する工程は、
ＺｒＯ2、ジルコニウムシリケート、Ｚｒ−Ａｌ−Ｓｉ
−Ｏ、ＨｆＯ2、ハフニウムシリケート、Ｈｆ−Ａｌ−
Ｏ、Ｌａ−Ａｌ−Ｏ、酸化ランタンまたはＴａ2Ｏ5を堆
積する、請求項１８に記載の方法。 - 【請求項２４】 前記強誘電体材料を堆積する工程は、
金属有機化学的気相成長法（ＭＯＣＶＤ）または化学溶
液堆積法（ＣＳＤ）によって達成される、請求項１８に
記載の方法。 - 【請求項２５】 前記強誘電体材料を堆積する工程は、
ＰＧＯ、ＰＺＴ、ＳＢＴ、ＳＢＯ、ＳＢＴＯ、ＳＢＴ
Ｎ、ＳＴＯ、ＢＴＯ、ＢＬＴ、ＬＮＯまたはＹＭｎＯ3
を堆積する、請求項１８に記載の方法。 - 【請求項２６】 前記上部電極は、イリジウム、プラチ
ナ、酸化イリジウムまたは酸化プラチナである、請求項
１８に記載の方法。 - 【請求項２７】 前記上部電極を形成する工程は、上部
電極層を堆積してパターニングすることによって達成さ
れる、請求項１８に記載の方法。 - 【請求項２８】 前記上部電極を形成する工程は、ダマ
シン法を用いて達成される、請求項１８に記載の方法。 - 【請求項２９】 前記パッシベーション絶縁体を堆積す
る工程は、ＴｉＯ2、Ａｌ2Ｏ3、ＴｉＡｌＯxまたはＳｉ
3Ｎ4を堆積する、請求項１８に記載の方法。 - 【請求項３０】 前記パッシベーション絶縁体をエッチ
ングする工程は、異方性プラズマエッチングを用いて達
成される、請求項１８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/820,039 | 2001-03-28 | ||
| US09/820,039 US6531324B2 (en) | 2001-03-28 | 2001-03-28 | MFOS memory transistor & method of fabricating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353420A true JP2002353420A (ja) | 2002-12-06 |
| JP3909753B2 JP3909753B2 (ja) | 2007-04-25 |
Family
ID=25229720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070892A Expired - Fee Related JP3909753B2 (ja) | 2001-03-28 | 2002-03-14 | 強誘電体トランジスタ構造およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6531324B2 (ja) |
| EP (1) | EP1246254B1 (ja) |
| JP (1) | JP3909753B2 (ja) |
| KR (1) | KR100479517B1 (ja) |
| DE (1) | DE60215571T2 (ja) |
| TW (1) | TW535288B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060209A (ja) * | 2004-08-20 | 2006-03-02 | Sharp Corp | 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ |
| US7226795B2 (en) | 2002-08-20 | 2007-06-05 | National Institute Of Advanced Industrial Science And Technology | Semiconductor-ferroelectric storage devices and processes for producing the same |
| JP2008041832A (ja) * | 2006-08-03 | 2008-02-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7465980B2 (en) | 2004-09-10 | 2008-12-16 | Fujitsu Limited | Ferroelectric memory, multivalent data recording method and multivalent data reading method |
| KR20160034917A (ko) | 2013-07-25 | 2016-03-30 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 강유전체 디바이스 및 그 제조방법 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
| US7554829B2 (en) | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
| EP1307917A2 (en) * | 2000-08-07 | 2003-05-07 | Amberwave Systems Corporation | Gate technology for strained surface channel and strained buried channel mosfet devices |
| GB0024294D0 (en) * | 2000-10-04 | 2000-11-15 | Univ Cambridge Tech | Solid state embossing of polymer devices |
| US6900094B2 (en) * | 2001-06-14 | 2005-05-31 | Amberwave Systems Corporation | Method of selective removal of SiGe alloys |
| TW512463B (en) * | 2001-09-28 | 2002-12-01 | Macronix Int Co Ltd | Method for epitaxial growth of lead zirconate titanate film |
| US6664116B2 (en) * | 2001-12-12 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides |
| JP3581354B2 (ja) * | 2002-03-27 | 2004-10-27 | 株式会社東芝 | 電界効果トランジスタ |
| US7045430B2 (en) * | 2002-05-02 | 2006-05-16 | Micron Technology Inc. | Atomic layer-deposited LaAlO3 films for gate dielectrics |
| US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| TW554524B (en) * | 2002-05-28 | 2003-09-21 | Univ Nat Chiao Tung | Manufacturing method of ferrolectric FET |
| US7101813B2 (en) * | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
| US6958302B2 (en) | 2002-12-04 | 2005-10-25 | Micron Technology, Inc. | Atomic layer deposited Zr-Sn-Ti-O films using TiI4 |
| FR2849531A1 (fr) | 2002-12-27 | 2004-07-02 | St Microelectronics Sa | Procede de formation d'une region localisee d'un materiau difficilement gravable |
| JP2004245660A (ja) * | 2003-02-13 | 2004-09-02 | Seiko Instruments Inc | 小片試料の作製とその壁面の観察方法及びそのシステム |
| DE10308970A1 (de) * | 2003-02-28 | 2004-09-09 | Infineon Technologies Ag | Halbleiterspeicherzelle und Verfahren zu deren Herstellung |
| US7135369B2 (en) * | 2003-03-31 | 2006-11-14 | Micron Technology, Inc. | Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9 |
| US7220665B2 (en) * | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| KR100543528B1 (ko) * | 2003-08-26 | 2006-01-31 | 한국과학기술연구원 | 식각 선택비가 큰 버퍼층을 이용한 자기정렬 강유전체게이트 트랜지스터의 제조방법 |
| JP4212435B2 (ja) * | 2003-08-29 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR101036159B1 (ko) * | 2003-11-20 | 2011-05-23 | 매그나칩 반도체 유한회사 | 듀얼 다마신 방법을 이용한 금속 배선 형성 방법 |
| US7662689B2 (en) | 2003-12-23 | 2010-02-16 | Intel Corporation | Strained transistor integration for CMOS |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
| US6995025B2 (en) * | 2004-06-21 | 2006-02-07 | Sharp Laboratories Of America, Inc. | Asymmetrical programming ferroelectric memory transistor |
| KR100741983B1 (ko) | 2004-07-05 | 2007-07-23 | 삼성전자주식회사 | 고유전율의 게이트 절연막을 갖는 반도체 장치 및 그 제조방법 |
| US7601649B2 (en) | 2004-08-02 | 2009-10-13 | Micron Technology, Inc. | Zirconium-doped tantalum oxide films |
| US7081421B2 (en) | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
| US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7494939B2 (en) | 2004-08-31 | 2009-02-24 | Micron Technology, Inc. | Methods for forming a lanthanum-metal oxide dielectric layer |
| US20060060930A1 (en) * | 2004-09-17 | 2006-03-23 | Metz Matthew V | Atomic layer deposition of high dielectric constant gate dielectrics |
| US6991942B1 (en) | 2004-09-28 | 2006-01-31 | Sharp Laboratories Of America, Inc. | MFIS ferroelectric memory array on SOI and method of making same |
| US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| US7560395B2 (en) | 2005-01-05 | 2009-07-14 | Micron Technology, Inc. | Atomic layer deposited hafnium tantalum oxide dielectrics |
| US7687409B2 (en) | 2005-03-29 | 2010-03-30 | Micron Technology, Inc. | Atomic layer deposited titanium silicon oxide films |
| US7662729B2 (en) | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| US7572695B2 (en) | 2005-05-27 | 2009-08-11 | Micron Technology, Inc. | Hafnium titanium oxide films |
| US20060278339A1 (en) * | 2005-06-13 | 2006-12-14 | Lam Research Corporation, A Delaware Corporation | Etch rate uniformity using the independent movement of electrode pieces |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7335562B2 (en) * | 2005-10-24 | 2008-02-26 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| DE112007001950T5 (de) | 2006-08-21 | 2009-07-02 | Innotec Corporation, Zeeland | Elektrische Vorrichtung mit platinenloser Montageanordnung für elektrische Komponenten |
| US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
| US8408773B2 (en) * | 2007-03-19 | 2013-04-02 | Innotec Corporation | Light for vehicles |
| US7759237B2 (en) * | 2007-06-28 | 2010-07-20 | Micron Technology, Inc. | Method of forming lutetium and lanthanum dielectric structures |
| WO2009076579A2 (en) * | 2007-12-12 | 2009-06-18 | Innotec Corporation | Overmolded circuit board and method |
| US8945418B2 (en) * | 2011-11-16 | 2015-02-03 | The United States Of America, As Represented By The Secretary Of The Navy | Melt stabilization and vapor-phase synthesis of cesium germanium halides |
| US9022631B2 (en) | 2012-06-13 | 2015-05-05 | Innotec Corp. | Flexible light pipe |
| WO2018174865A1 (en) * | 2017-03-22 | 2018-09-27 | Intel Corporation | Memory field-effect transistors and methods of manufacturing the same |
| JP2021044510A (ja) | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
| US11706928B2 (en) * | 2020-10-30 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method for fabricating the same |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0540993A1 (en) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric |
| US6310373B1 (en) * | 1992-10-23 | 2001-10-30 | Symetrix Corporation | Metal insulator semiconductor structure with polarization-compatible buffer layer |
| US6373743B1 (en) * | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| KR0141160B1 (ko) * | 1995-03-22 | 1998-06-01 | 김광호 | 강유전체 메모리 장치 및 그 제조방법 |
| JP3113173B2 (ja) * | 1995-06-05 | 2000-11-27 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| KR0155866B1 (ko) * | 1995-08-10 | 1998-10-15 | 김광호 | 강유전체 메모리 장치 및 그 제조 방법 |
| US5858843A (en) * | 1996-09-27 | 1999-01-12 | Intel Corporation | Low temperature method of forming gate electrode and gate dielectric |
| JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3281839B2 (ja) * | 1997-06-16 | 2002-05-13 | 三洋電機株式会社 | 誘電体メモリおよびその製造方法 |
| US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| JPH1126757A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6054355A (en) * | 1997-06-30 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device which includes forming a dummy gate |
| KR19990084635A (ko) * | 1998-05-08 | 1999-12-06 | 정선종 | 강유전체 트랜지스터 메모리 소자 |
| KR20000014361A (ko) * | 1998-08-20 | 2000-03-15 | 정선종 | 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법 |
| KR20000025935A (ko) * | 1998-10-15 | 2000-05-06 | 정선종 | 강유전체 전계효과 트랜지스터 및 그의 제조방법 |
| US6048740A (en) | 1998-11-05 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Ferroelectric nonvolatile transistor and method of making same |
| JP2000252372A (ja) * | 1999-02-26 | 2000-09-14 | Sharp Corp | 半導体メモリ装置及びその製造方法 |
| JP3600476B2 (ja) * | 1999-06-30 | 2004-12-15 | 株式会社東芝 | 半導体装置の製造方法 |
| DE19940381A1 (de) * | 1999-08-25 | 2001-04-05 | Infineon Technologies Ag | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
| KR100313605B1 (ko) * | 1999-10-07 | 2001-11-09 | 김영환 | 반도체장치 및 그 제조방법 |
| KR100362169B1 (ko) * | 1999-10-18 | 2002-11-23 | 한국전자통신연구원 | 비파괴독출형 전계효과트랜지스터 및 그 제조방법 |
| TW466606B (en) * | 2000-04-20 | 2001-12-01 | United Microelectronics Corp | Manufacturing method for dual metal gate electrode |
| US6303502B1 (en) * | 2000-06-06 | 2001-10-16 | Sharp Laboratories Of America, Inc. | MOCVD metal oxide for one transistor memory |
-
2001
- 2001-03-28 US US09/820,039 patent/US6531324B2/en not_active Expired - Fee Related
-
2002
- 2002-03-14 JP JP2002070892A patent/JP3909753B2/ja not_active Expired - Fee Related
- 2002-03-26 TW TW091105870A patent/TW535288B/zh not_active IP Right Cessation
- 2002-03-27 EP EP02007061A patent/EP1246254B1/en not_active Expired - Lifetime
- 2002-03-27 DE DE60215571T patent/DE60215571T2/de not_active Expired - Lifetime
- 2002-03-28 KR KR10-2002-0017127A patent/KR100479517B1/ko not_active IP Right Cessation
- 2002-10-28 US US10/282,533 patent/US20030068848A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226795B2 (en) | 2002-08-20 | 2007-06-05 | National Institute Of Advanced Industrial Science And Technology | Semiconductor-ferroelectric storage devices and processes for producing the same |
| JP2006060209A (ja) * | 2004-08-20 | 2006-03-02 | Sharp Corp | 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ |
| US7465980B2 (en) | 2004-09-10 | 2008-12-16 | Fujitsu Limited | Ferroelectric memory, multivalent data recording method and multivalent data reading method |
| JP2008041832A (ja) * | 2006-08-03 | 2008-02-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR20160034917A (ko) | 2013-07-25 | 2016-03-30 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 강유전체 디바이스 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1246254A3 (en) | 2004-10-20 |
| DE60215571T2 (de) | 2007-08-23 |
| US20020177244A1 (en) | 2002-11-28 |
| JP3909753B2 (ja) | 2007-04-25 |
| KR20020077208A (ko) | 2002-10-11 |
| TW535288B (en) | 2003-06-01 |
| US20030068848A1 (en) | 2003-04-10 |
| KR100479517B1 (ko) | 2005-03-30 |
| EP1246254A2 (en) | 2002-10-02 |
| US6531324B2 (en) | 2003-03-11 |
| EP1246254B1 (en) | 2006-10-25 |
| DE60215571D1 (de) | 2006-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3909753B2 (ja) | 強誘電体トランジスタ構造およびその製造方法 | |
| US6906366B2 (en) | Single transistor ferroelectric transistor structure with high-k insulator | |
| US6407435B1 (en) | Multilayer dielectric stack and method | |
| JP3654585B2 (ja) | 半導体構造素子の製造方法 | |
| US7129128B2 (en) | Method of improved high K dielectric-polysilicon interface for CMOS devices | |
| US6251761B1 (en) | Process for polycrystalline silicon gates and high-K dielectric compatibility | |
| KR100519800B1 (ko) | 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법 | |
| JP2002314072A (ja) | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 | |
| KR20010033553A (ko) | 비스무스-기질 강유전성 박막의 선택적인 증착 방법 | |
| US6573197B2 (en) | Thermally stable poly-Si/high dielectric constant material interfaces | |
| US6303502B1 (en) | MOCVD metal oxide for one transistor memory | |
| US9048307B2 (en) | Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers | |
| JP4230243B2 (ja) | 半導体装置及びその製造方法 | |
| KR100942958B1 (ko) | 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법 | |
| CN1954430B (zh) | 半导体装置及其制造方法 | |
| JP2003168684A (ja) | 半導体素子の誘電膜形成方法 | |
| JP2002184978A (ja) | 半導体装置及びその製造方法 | |
| KR100925028B1 (ko) | 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법 | |
| JP2002324901A (ja) | 電界効果型半導体装置およびその製法 | |
| JP2004247324A (ja) | 強誘電体キャパシタの製造方法 | |
| KR100599441B1 (ko) | 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |