DE19940381A1 - Ferroelektrischer Transistor und Verfahren zu dessen Herstellung - Google Patents
Ferroelektrischer Transistor und Verfahren zu dessen HerstellungInfo
- Publication number
- DE19940381A1 DE19940381A1 DE1999140381 DE19940381A DE19940381A1 DE 19940381 A1 DE19940381 A1 DE 19940381A1 DE 1999140381 DE1999140381 DE 1999140381 DE 19940381 A DE19940381 A DE 19940381A DE 19940381 A1 DE19940381 A1 DE 19940381A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- ferroelectric
- dielectric
- intermediate layer
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 112
- 239000000463 material Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910020684 PbZr Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
In einem ferroelektrischen Transistor, der in einem Halbleitersubstrat (11) zwei Source-/Drain-Gebiete (12) und einen dazwischen angeordneten Kanalbereich aufweist, ist an der Oberfläche des Kanalbereichs eine dielektrische Zwischenschicht (13) angeordnet. Oberhalb der dielektrischen Zwischenschicht (13) sind eine ferroelektrische Schicht (14) und eine Gateelektrode (15) angeordnet. Die dielektrische Zwischenschicht (13) enthält ein Oxid eines Elementes, das auch in der ferroelektrischen Schicht (14) enthalten ist. Die dielektrische Zwischenschicht (13) und die ferroelektrische Schicht (14) können in derselben Prozeßkammer hergestellt werden.
Description
Die Erfindung betrifft einen ferroelektrischen Transistor,
der zwei Source-/Drain-Gebiete, einen Kanalbereich und eine
Gateelektrode aufweist, wobei zwischen der Gateelektrode und
dem Kanalbereich eine ferroelektrische Schicht, das heißt ei
ne Schicht aus ferroelektrischem Material, vorgesehen ist so
wie ein Verfahren zu dessen Herstellung. Die Leitfähigkeit
dieses Transistors ist von dem Polarisationszustand der
Schicht aus ferroelektrischem Material abhängig. Derartige
ferroelektrische Transistoren werden unter anderem im Hin
blick auf nichtflüchtige Speicher untersucht. Dabei werden
zwei verschiedenen logischen Werten einer digitalen Informa
tion zwei verschiedene Polarisationszustände der ferroelek
trischen Schicht zugeordnet. Weitere Einsatzmöglichkeiten für
derartige ferroelektrische Transistoren sind zum Beispiel
neuronale Netze.
Da ferroelektrisches Material, das an der Oberfläche eines
Halbleitersubstrats angeordnet ist, schlechte Grenzflächenei
genschaften zeigt, die einen negativen Einfluß auf die elek
trischen Eigenschaften eines ferroelektrischen Transistors
ausüben, ist vorgeschlagen worden, in einem ferroelektrischen
Transistor zwischen der ferroelektrischen Schicht und dem
Halbleitermaterial eine Zwischenschicht zu verwenden, die ei
ne ausreichend gute Grenzfläche an der Oberfläche des Halb
leitersubstrats sicherstellt (siehe EP 0 566 585 B1 und H. N.
Lee et al, Ext. Abst. Int. Conf. SSDM, Hamatsu, 1997, Seiten
382 bis 383). Für die Zwischenschicht werden meist isolieren
de stabile Oxide wie CeO2 oder ZrO2 verwendet.
Es hat sich gezeigt, daß die Qualität der Grenzflächen zwi
schen der Zwischenschicht und der ferroelektrischen Schicht
begrenzt ist.
Der Erfindung liegt das Problem zugrunde, einen ferroelektri
schen Transistor anzugeben, bei dem die Grenzfläche zur fer
roelektrischen Schicht verbessert ist. Weiterhin soll ein
Verfahren zu dessen Herstellung angegeben werden.
Dieses Problem wird gelöst durch einen ferroelektrischen
Transistor gemäß Anspruch 1 sowie ein Verfahren zu dessen
Herstellung gemäß Anspruch 11. Weitere Ausgestaltungen der
Erfindung gehen aus den weiteren Ansprüchen hervor.
Der ferroelektrische Transistor weist in einem Halbleitersub
strat zwei Source-/Drain-Gebiete und einen dazwischen ange
ordneten Kanalbereich auf. An der Oberfläche des Kanalbe
reichs ist eine dielektrische Zwischenschicht angeordnet.
Oberhalb der dielektrischen Zwischenschicht sind eine ferro
elektrische Schicht und eine Gateelektrode angeordnet. Die
dielektrische Zwischenschicht enthält dabei ein Oxid eines
Elementes, das auch in dem Material der ferroelektrischen
Schicht enthalten ist. Dadurch werden Oberflächenreaktionen
an der Grenzfläche zwischen der dielektrischen Schicht und
der ferroelektrischen Schicht, die die Qualität dieser Grenz
fläche beeinträchtigen können, vermieden. Auf diese Weise
wird die Grenzfläche zwischen der dielektrischen Zwischen
schicht und der ferroelektrischen Schicht verbessert.
Da die dielektrische Zwischenschicht ein Oxid eines Elementes
enthält, das in dem Material der ferroelektrischen Schicht
enthalten ist, können die dielektrische Zwischenschicht und
die ferroelektrische Schicht in situ in ein und derselben
Prozeßkammer hergestellt werden. Dadurch werden Kontaminatio
nen beim sonst erforderlichen Prozeßkammerwechsel zwischen
der Herstellung der dielektrischen Zwischenschicht und der
Herstellung der ferroelektrischen Schicht, die ebenfalls die
Qualität der Grenzfläche zwischen beiden Schichten beein
trächtigen, vermieden.
Die Herstellung der ferroelektrischen Schicht kann sowohl in
einer CVD-Anlage als auch in einer Sputteranlage erfolgen. In
modernen CVD-Anlagen werden Precursor-Systeme verwendet, bei
denen für jeden Bestandteil der ferroelektrischen Schicht ei
ne eigene Precursor-Quelle verwendet wird. Die Flüsse der
verschiedenen Precursor-Quellen werden so geregelt, daß die
ferroelektrische Schicht die gewünschte Stöchiometrie auf
weist. Zur Herstellung der dielektrischen Zwischenschicht in
einer derartigen Anlage wird nur einer der Precursoren zur
Herstellung des Oxids verwendet. Dazu wird zusätzlich Sauer
stoff zugeführt. Anschließend wird ohne Entnahme des Halblei
tersubstrats aus der Prozeßkammer die ferroelektrische
Schicht unter zusätzlicher Verwendung der übrigen Precursoren
aufgewachsen.
Erfolgt die Herstellung der ferroelektrischen Schicht in ei
nem Sputterreaktor, so sind für die in der ferroelektrischen
Schicht enthaltenen Elemente verschiedene Targets vorgesehen.
Zur Herstellung der dielektrischen Zwischenschicht wird nur
das entsprechende Target unter Zugabe von Sauerstoff einge
setzt. Die ferroelektrische Schicht wird nachfolgend durch
zusätzliche Verwendung der übrigen Targets hergestellt.
Ein weiterer Vorteil der dielektrischen Schicht aus einem
Oxid eines der Elemente, das in dem Material der ferroelek
trischen Schicht enthalten ist, liegt darin, daß die Anzahl
der in der Schichtkombination enthaltenen Elemente dadurch
verringert wird. Dadurch werden unerwünschte Diffusionspro
zesse, insbesondere zwischen der dielektrischen Zwischen
schicht und der ferroelektrischen Schicht, verringert.
Vorzugsweise wird die ferroelektrische Schicht aus PZT
(PbZr1-xTixO3) und die dielektrische Zwischenschicht aus TiO2
oder die ferroelektrische Schicht aus SrBi2Ta2O9 (SBT) und
die dielektrische Zwischenschicht aus Ta2O5 gebildet. Diese
Oxide weisen einerseits eine relativ hohe Dielektrizitätskon
stante von 20 bis 80 für TiO2 und von 20 bis 25 für Ta2O5
auf, andererseits werden diese Oxide als Gatedielektrikum für
zukünftige Generationen von MOS-Transistoren untersucht und
zeigen in diesem Zusammenhang vielversprechende Eigenschaf
ten.
Bei Verwendung von TiO2 für die dielektrische Zwischenschicht
beträgt die Dicke der dielektrischen Zwischenschicht vorzugs
weise 5 bis 20 nm. Bei Verwendung von Ta2O5 für die dielek
trische Zwischenschicht beträgt deren Dicke vorzugsweise 5
bis 20 nm.
Gemäß einer Ausgestaltung der Erfindung ist zwischen der fer
roelektrischen Schicht und der Gateelektrode eine dielektri
sche Deckschicht angeordnet. Dadurch werden Leckströme zwi
schen der Gateelektrode und der ferroelektrischen Schicht
vermieden, die dazu führen können, daß Ladungen von der Ga
teelektrode durch die ferroelektrische Schicht an die Grenz
fläche zwischen ferroelektrischer Schicht und Zwischenschicht
wandern. Wird der Transistor nachfolgend unter entgegenge
setzter Polarität betrieben, so kompensieren diese Ladungen
das von der Polarisation der ferroelektrischen Schicht verur
sachte elektrische Feld und verhindern eine Steuerung des da
runterliegenden Transistorskanals. Durch Vermeidung dieses
Effekts wird die Zeit für die Datenhaltung des ferroelektri
schen Transistors vergrößert.
Um Leckströme durch die ferroelektrische Schicht vollständig
auszuschließen, ist es vorteilhaft, die ferroelektrische
Schicht seitlich durch dielektrische Flankenbedeckungen zu
isolieren. Für die dielektrischen Flankenbedeckungen sind
insbesondere CeO2 oder ZrO2 geeignet.
Es liegt im Rahmen der Erfindung, die dielektrische Deck
schicht aus CeO2 oder ZrO2 zu bilden.
Es ist besonders vorteilhaft, die dielektrische Deckschicht
aus demselben Material zu bilden, aus dem auch die dielektri
sche Zwischenschicht gebildet wurde, da in diesem Fall auch
die dielektrische Deckschicht in situ ohne Prozeßkammerwech
sel mit der dielektrischen Zwischenschicht und der ferroelek
trischen Schicht herstellbar ist.
Es ist besonders vorteilhaft, die dielektrische Deckschicht
aus Ta2O5 oder ZrO2 zu bilden, da diese Materialien eine Dif
fusionsbarriere für Wasserstoff darstellen. Als Diffusions
barriere gegen Wasserstoff ist darüber hinaus CeO2 geeignet.
Bei der Herstellung von Halbleiterbauelementen ist es am Ende
der Prozessierung üblich, eine Temperung in Formiergas, das
Wasserstoff enthält, durchzuführen. Durch diese Formiergas-
Temperung wird die ferroelektrische Schicht degradiert, da
ferroelektrische Materialien empfindlich gegen Wasserstoff
sind. Durch Vorsehen der dielektrischen Deckschicht aus einem
Material, das als Diffusionsbarriere gegen Wasserstoff wirkt,
wird die ferroelektrische Schicht gegen eine Diffusion des
Wasserstoffs geschützt.
Das Halbleitersubstrat enthält mindestens im Bereich des fer
roelektrischen Transistors ein Material, das zur Realisierung
einer elektronischen Schaltungskomponente geeignet ist. Vor
zugsweise enthält es Silizium und/oder Germanium. Insbesonde
re ist als Halbleitersubstrat eine monokristalline Silizium
scheibe oder ein SOI-Substrat geeignet.
Für die Gateelektrode sind insbesondere dotiertes Polysilizi
um, Platin oder Wolfram geeignet. Darüber hinaus kann die Ga
teelektrode als Mehrschichtstruktur realisiert sein. Insbe
sondere kann in einer derartigen Mehrschichtstruktur eine
Diodenstruktur realisiert werden.
Der ferroelektrische Transistor kann sowohl als p- als auch
als n-Kanal-Transistor realisiert werden. Er kann sowohl als
Enhancement-Transistor als auch als Depletion-Transistor rea
lisiert werden.
Im folgenden wird die Erfindung anhand von Ausführungsbei
spielen, die in den Figuren dargestellt sind, näher erläu
tert.
Fig. 1 zeigt einen Schnitt durch einen ferroelektrischen
Transistor, bei dem eine dielektrische Zwischen
schicht aus einem Oxid eines Elementes vorgesehen
ist, das in der ferroelektrischen Schicht enthalten
ist.
Fig. 2 zeigt einen Schnitt durch einen ferroelektrischen
Transistor mit einer dielektrischen Zwischenschicht
und einer dielektrischen Deckschicht.
Fig. 3 zeigt einen Schnitt durch einen ferroelektrischen
Transistor, bei dem eine ferroelektrische Schicht
vollständig von dielektrischem Material umgeben ist.
In einem Halbleitersubstrat 11 aus monokristallinem Silizium,
das im Bereich einer Oberfläche eine p-Dotierung mit einer
Dotierstoffkonzentration von einigen 1016 cm-3 aufweist, sind
zwei Source-/Drain-Gebiete 12 angeordnet, die jeweils n+-
dotiert sind mit einer Dotierstoffkonzentration von einigen
1020 cm-3 (siehe Fig. 1).
Der zwischen den beiden Source-/Drain-Gebieten 12 an die
Oberfläche des Halbleitersubstrats 11 angrenzende Teil des
Substrats 11 wirkt als Kanalbereich. Dieser Bereich des Tran
sistors kann eine zusätzliche Dotierung zur Einstellung der
Einsatzspannung enthalten. An der Oberfläche des Kanalbe
reichs ist eine dielektrische Zwischenschicht 13 angeordnet.
Die dielektrischen Zwischenschicht 13 enthält TiO2 und weist
eine Dicke von ca. 7 nm auf.
An der Oberfläche der dielektrischen Zwischenschicht 13 ist
eine ferroelektrische Schicht 14 angeordnet, die PZT (PbZr1-
xTixO3) enthält und die eine Dicke von 150 nm aufweist.
An der Oberfläche der ferroelektrischen Schicht 14 ist eine
Gateelektrode 15 aus Platin angeordnet. Die Gateelektrode 15
weist eine Dicke von etwa 50 bis 100 nm auf.
Alternativ enthält die dielektrische Zwischenschicht 13 Ta2O5
und weist eine Dicke von 5 bis 10 nm auf. In diesem Fall ent
hält die ferroelektrische Schicht 14 SBT (SrBi2Ta2O9) und
weist eine Dicke von 100 bis 150 nm auf.
In einem Halbleitersubstrat 21 aus monokristallinem Silizium,
das im Bereich der Oberfläche eine p-Dotierung mit einer Do
tierstoffkonzentration von einigen 1016 cm-3 aufweist, sind
zwei Source-/Drain-Gebiete 22 angeordnet, die jeweils n+-
dotiert sind mit einer Dotierstoffkonzentration von einigen
1020 cm-3 (siehe Fig. 2).
Der zwischen den beiden Source-/Drain-Gebieten 22 an die
Oberfläche des Halbleitersubstrats 21 angrenzende Bereich
wirkt als Kanalbereich. Dieser Bereich des Transistors kann
eine zusätzliche Dotierung zur Einstellung der Einsatzspan
nung enthalten. An der Oberfläche des Kanalbereichs ist eine
dielektrische Zwischenschicht 23 angeordnet, die Ta2O5 ent
hält und eine Dicke von 5 bis 15 nm aufweist.
An der Oberfläche der dielektrischen Zwischenschicht 23 ist
eine ferroelektrische Schicht 24 angeordnet, die SBT
(SrBi2Ta2O9) enthält und die eine Dicke von etwa 100 bis 150
nm aufweist.
An der Oberfläche der ferroelektrischen Schicht 24 ist eine
dielektrische Deckschicht 25 angeordnet, die ZrO2 enthält und
die eine Dicke von 5 nm aufweist. An der Oberfläche der die
lektrischen Deckschicht 25 ist eine Gateelektrode 26 aus Pla
tin angeordnet, die eine Dicke von 50 bis 100 nm aufweist.
In einem Halbleitersubstrat 31 aus monokristallinem Silizium,
das im Bereich einer Oberfläche eine p-Dotierung mit einer
Dotierstoffkonzentration von einigen 1016 cm-3 aufweist, sind
zwei Source-/Drain-Gebiete 32 angeordnet, die n+-dotiert sind
mit einer Dotierstoffkonzentration von einigen 1020 cm-3
(siehe Fig. 3).
Der zwischen den beiden Source-/Drain-Gebieten 32 angeordnete
Teil des Halbleitersubstrats 31 wirkt als Kanalbereich. Die
ser Bereich des Transistors kann eine zusätzliche Dotierung
zur Einstellung der Einsatzspannung enthalten. An der Ober
fläche des Kanalbereichs ist eine dielektrische Zwischen
schicht 23 angeordnet, die Ta2O5 enthält und die eine Dicke
von 5 bis 10 nm aufweist. An der Oberfläche der dielektri
schen Zwischenschicht 33 ist eine ferroelektrische Schicht 34
aus SBT (SrBi2Ta2O9) angeordnet, die eine Dicke von 100 bis
150 nm aufweist. An der Oberfläche der ferroelektrischen
Schicht 34 ist eine dielektrische Deckschicht 35 angeordnet,
die Ta2O5 enthält und die eine Dicke von 5 bis 10 nm auf
weist.
Die Flanken der dielektrischen Zwischenschicht 33, der ferro
elektrischen Schicht 34 und der dielektrischen Deckschicht 35
sind mit einer dielektrischen Flankenbedeckung 36 aus CeO2
bedeckt.
An der Oberfläche der dielektrischen Deckschicht 35 ist eine
Gateelektrode 37 angeordnet, die n+-dotiertes Polysilizium
enthält. Die Gateelektrode 37 weist eine Dicke von 100 bis
200 nm auf.
Die Herstellung des erfindungsgemäßen ferroelektrischen Tran
sistors erfolgt ähnlich zu der eines Standard-MOS-Tran
sistors. Die dielektrische Zwischenschicht 13, 23 bzw. 33 und
die ferroelektrische Schicht 14, 24 bzw. 34 werden in ein und
derselben Prozeßkammer durch Abscheiden in einem CVD-Prozeß
oder durch Aufsputtern und anschließende Strukturierung ge
bildet. Die Source-/Drain-Gebiete 12, 22 bzw. 32 werden durch
Implantation oder Diffusion gebildet.
Die Gateelektrode 15, 26 bzw. 37 wird durch Abscheidung oder
Sputtern und nachfolgende Strukturierung erzeugt. Sie kann
als Hartmaske zur Strukturierung der darunter angeordneten
Schichten verwendet werden.
Die dielektrische Deckschicht 25 bzw. 35 wird durch Abschei
dung, vorzugsweise in derselben Prozeßkammer wie zuvor die
dielektrische Schicht 23 bzw. 33 und die ferroelektrische
Schicht 24 bzw. 34 abgeschieden wurde, und anschließende
Strukturierung gebildet.
Die dielektrischen Flankenbedeckungen 36 können durch Ab
scheidung und anisotropes Ätzen als Spacer erzeugt werden.
Alternativ können sie aus dem gleichen Material wie die die
lektrische Deckschicht 35 erzeugt werden. In diesem Fall wird
die dielektrische Deckschicht 35 nach Strukturierung der fer
roelektrischen Schicht 34 abgeschieden und strukturiert. Die
dielektrische Deckschicht 35 und die dielektrischen Flanken
bedeckungen 36 bilden in diesem Fall eine zusammenhängende
Struktur.
Claims (11)
1. Ferroelektrischer Transistor,
- - bei dem in einem Halbleitersubstrat (11) zwei Source- /Drain-Gebiete (12) und ein dazwischen angeordneter Kanal bereich vorgesehen sind,
- - bei dem an der Oberfläche des Kanalbereichs eine dielektri sche Zwischenschicht (13) angeordnet ist,
- - bei dem oberhalb der dielektrischen Zwischenschicht (13) eine ferroelektrische Schicht (14) und eine Gateelektrode (15) angeordnet sind,
- - bei dem die dielektrische Zwischenschicht (13) ein Oxid ei nes Elementes enthält, das auch in dem Material der ferro elektrischen Schicht enthalten ist.
2. Ferroelektrischer Transistor nach Anspruch 1,
bei dem bei dem die ferroelektrische Schicht (14) SBT
(SrBi2Ta2O9) und die dielektrische Zwischenschicht (13) Ta2O5
enthalten.
3. Ferroelektrischer Transistor nach Anspruch 2,
bei dem die Dicke der dielektrischen Zwischenschicht (13) 3
bis 20 nm beträgt.
4. Ferroelektrischer Transistor nach Anspruch 1,
bei dem bei dem die ferroelektrische Schicht (14) PZT
(PbZrxTi1-xO2) und die dielektrische Zwischenschicht (13)
TiO2 enthalten.
5. Ferroelektrischer Transistor nach Anspruch 1,
bei dem die Dicke der dielektrischen Zwischenschicht (13) 3
bis 20 nm beträgt.
6. Ferroelektrischer Transistor nach einem der Ansprüche 1
bis 5,
bei dem zwischen der ferroelektrischen Schicht (24) und der
Gateelektrode (26) eine dielektrische Deckschicht (25) ange
ordnet ist.
7. Ferroelektrischer Transistor nach Anspruch 6,
bei dem die dielektrische Deckschicht (25) dasselbe Material
wie die dielektrische Zwischenschicht (23) enthält.
8. Ferroelektrischer Transistor nach Anspruch 6 oder 7,
bei dem die ferroelektrische Schicht (34) seitlich von die
lektrischen Flankenbedeckungen (36) umgeben ist.
9. Ferroelektrischer Transistor nach Anspruch 8,
bei dem die dielektrischen Flankenbedeckungen (36) CeO2,
ZrO2, SiO2 oder Si3N4 enthalten.
10. Ferroelektrischer Transistor nach einem der Ansprüche 1
bis 9,
bei dem die Gateelektrode (15) Platin, Aluminium, dotiertes
Polysilizium oder Wolfram enthält.
11. Verfahren zur Herstellung eines ferroelektrischen Transi
stors nach einem der Ansprüche 1 bis 10,
bei dem die dielektrische Zwischenschicht (13) und die ferro
elektrische Schicht (14) in derselben Prozeßkammer herge
stellt werden.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999140381 DE19940381A1 (de) | 1999-08-25 | 1999-08-25 | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
| PCT/EP2000/008179 WO2001015236A1 (de) | 1999-08-25 | 2000-08-22 | Ferroelektrischer transistor und verfahren zu dessen herstellung |
| TW89117062A TW456045B (en) | 1999-08-25 | 2000-08-24 | Ferroelectric transistor and its production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999140381 DE19940381A1 (de) | 1999-08-25 | 1999-08-25 | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19940381A1 true DE19940381A1 (de) | 2001-04-05 |
Family
ID=7919608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999140381 Withdrawn DE19940381A1 (de) | 1999-08-25 | 1999-08-25 | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE19940381A1 (de) |
| TW (1) | TW456045B (de) |
| WO (1) | WO2001015236A1 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531324B2 (en) * | 2001-03-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | MFOS memory transistor & method of fabricating same |
| US6531325B1 (en) * | 2002-06-04 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Memory transistor and method of fabricating same |
| JP4375560B2 (ja) * | 2004-12-07 | 2009-12-02 | セイコーエプソン株式会社 | トランジスタ型強誘電体メモリの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0540993A1 (de) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Struktur und Herstellung eines MOS-Feldeffekttransistors mit hoher Transkonduktanz unter Verwendung eines Gatedielektrikums, das aus einer übereinanderliegenden Pufferschicht/Ferroelektrikum/Pufferschicht besteht |
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| JP3012785B2 (ja) * | 1995-07-14 | 2000-02-28 | 松下電子工業株式会社 | 容量素子 |
| US6011285A (en) * | 1998-01-02 | 2000-01-04 | Sharp Laboratories Of America, Inc. | C-axis oriented thin film ferroelectric transistor memory cell and method of making the same |
-
1999
- 1999-08-25 DE DE1999140381 patent/DE19940381A1/de not_active Withdrawn
-
2000
- 2000-08-22 WO PCT/EP2000/008179 patent/WO2001015236A1/de active Application Filing
- 2000-08-24 TW TW89117062A patent/TW456045B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW456045B (en) | 2001-09-21 |
| WO2001015236A1 (de) | 2001-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69015216T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung. | |
| DE69021419T2 (de) | Halbleiterspeicheranordnung mit einem ferroelektrischen Material. | |
| DE69213094T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator | |
| DE3587799T2 (de) | Elektrisch programmierbare Eintransistorvorrichtung und Verfahren. | |
| DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
| DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
| DE19926711B4 (de) | Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements | |
| DE69529942T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element | |
| DE19928280A1 (de) | Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben | |
| DE60035311T2 (de) | Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode | |
| WO2002013275A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| DE10131716A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung | |
| DE19840824C1 (de) | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung | |
| DE19649670A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung | |
| DE19857038A1 (de) | FEMFET-Vorrichtung und Verfahren zu deren Herstellung | |
| EP1138084B1 (de) | Ferroelektrischer transistor und verfahren zu dessen herstellung | |
| EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE4445346A1 (de) | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors | |
| DE3032364C2 (de) | Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung | |
| DE19940381A1 (de) | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung | |
| EP1138065A1 (de) | Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht | |
| DE3540452A1 (de) | Verfahren zur herstellung eines duennschichttransistors | |
| DE69623850T2 (de) | Nichtflüchtiger Halbleiterspeicher, der die Polarization eines ferroelektrischen Materials braucht | |
| DE2152225A1 (de) | Halbleiteranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |