JP2002289865A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2002289865A
JP2002289865A JP2001091275A JP2001091275A JP2002289865A JP 2002289865 A JP2002289865 A JP 2002289865A JP 2001091275 A JP2001091275 A JP 2001091275A JP 2001091275 A JP2001091275 A JP 2001091275A JP 2002289865 A JP2002289865 A JP 2002289865A
Authority
JP
Japan
Prior art keywords
electrode
conductive film
film
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001091275A
Other languages
English (en)
Other versions
JP2002289865A5 (ja
JP4926329B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hideomi Suzawa
英臣 須沢
Koji Ono
幸治 小野
Yoshihiro Kusuyama
義弘 楠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001091275A priority Critical patent/JP4926329B2/ja
Priority to SG200201696A priority patent/SG121710A1/en
Priority to US10/105,282 priority patent/US7238600B2/en
Publication of JP2002289865A publication Critical patent/JP2002289865A/ja
Priority to US10/693,491 priority patent/US7164171B2/en
Priority to US11/743,189 priority patent/US7804142B2/en
Publication of JP2002289865A5 publication Critical patent/JP2002289865A5/ja
Priority to US12/849,866 priority patent/US7952152B2/en
Priority to US13/104,140 priority patent/US8207536B2/en
Application granted granted Critical
Publication of JP4926329B2 publication Critical patent/JP4926329B2/ja
Priority to US13/531,149 priority patent/US8440484B2/en
Priority to US13/890,293 priority patent/US8921169B2/en
Priority to US14/571,424 priority patent/US9142574B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】半導体素子を用いた回路を有するアクティブマ
トリクス型液晶表示装置に代表される半導体装置におい
て、製造工程における工程数を増やさずに、大型化、高
精細化に伴う配線の低抵抗化を実現する技術を提供する
ことを課題とする。 【解決手段】ゲート電極を形成する導電膜に、Ａｌまた
はＡｌを主成分とする低抵抗な導電膜と、Ａｌが半導体
層に拡散するのを防いだり、コンタクト抵抗の低い導電
膜とが積層された構造のゲート電極を高速のエッチング
処理が可能な装置を用いて作製する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体膜を活性層
（チャネル形成領域、ソース領域およびドレイン領域を
含めた半導体層）とする半導体素子を用いて形成された
駆動回路を含む半導体装置およびその作製方法に関す
る。なお、半導体素子としてはトランジスタ、特に電界
効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide
Semiconductor）トランジスタや薄膜トランジスタ（Thi
n film transistor:ＴＦＴ）が挙げられる。また本発明
は特に、信号供給を配線抵抗が問題になる大型（２０イ
ンチ以上）の表示装置およびその作製方法に関する。
【０００２】
【従来技術】携帯電話、ノート型ＰＣ、など携帯型情報
機器の軽量化、省電力化を実現するために、液晶表示装
置の利点を生かしてその表示部に小型から中型の液晶表
示装置が一般的に用いられるようになった。
【０００３】さらに液晶表示装置の市場を大型のＴＶに
まで拡大させる、一般家庭のＴＶをＣＲＴ（Cathode Ra
y Tube）から液晶表示装置にとってかえようとする動き
がさかんになっている。しかし、そのためには、大型化
と同時に高精細化、高輝度化も満たさなければならな
い。表示装置の大型化に伴い配線の数、長さ、配線抵抗
率は増大する。配線抵抗の増大は、配線終端への信号伝
達の遅れを生じさせるため、配線の低抵抗化技術は必須
となる。
【０００４】配線抵抗を下げる技術として、配線の線幅
を広くする、配線の膜厚を厚くすることで配線抵抗を下
げることができる。しかし、前者は線幅を広くした分開
口率が減少してしまい、高輝度が得られなくなる。ま
た、後者の方法では、段差が大きくなり、配線形成後に
成膜する絶縁膜や電極用の金属膜を成膜する際に被覆性
が低下し、歩留まりが悪くなってしまうという問題が生
じる。
【０００５】また、低抵抗配線材料としてアルミニウム
（Ａｌ）や銅（Ｃｕ）を用いる方法があるが、これらの
金属材料は、耐食性や耐熱性が悪いといった欠点があ
る。加熱処理によってヒロックやウィスカー等の突起物
が形成されたり、アルミニウム原子がチャネル形成領域
へ拡散しＴＦＴの動作不良やＴＦＴ特性の低下を引き起
こしたりという問題が生じていた。このように上記金属
材料でＴＦＴのゲート電極を形成することは容易ではな
いが、アルミニウム（Ａｌ）や銅（Ｃｕ）ほど低抵抗な
材料はなく、大画面の液晶表示装置を作製する上で問題
となっていた。
【０００６】以上のようにアクティブマトリクス型液晶
表示装置のような複数の集積回路を有する半導体装置に
おいて、上記した問題は要求される性能が高まるほど顕
在化している。
【０００７】
【発明が解決しようとする課題】本発明は、上記した問
題を鑑みてなされるものであり、半導体素子を用いた回
路を有するアクティブマトリクス型液晶表示装置に代表
される半導体装置において、製造工程における工程数を
増やさずに、大型化、高精細化に伴う配線の低抵抗化を
実現する技術を提供すること、 さらに、安価で大型の
ガラス基板を用いることができる低温（ガラス基板の歪
点以下の温度）での半導体装置の作製方法を提供するこ
とを課題としている。
【０００８】
【課題を解決するための手段】本発明は、ゲート電極を
形成する導電膜に、第１層に、ゲート電極を形成するア
ルミニウムがチャネル形成領域へ浸みだし拡散するのを
防ぐためにＷを主成分とする導電膜を用い、第２層とし
てＡｌを主成分とする低抵抗な材料膜を用い、第３層と
してＴｉを主成分とする材料膜を用いており、これらの
導電性材料が積層された構造のゲート電極を高速のエッ
チング処理が可能な装置を用いて作製することを特徴と
している。
【０００９】また、各種回路に配置されるＴＦＴをその
回路の機能に応じたＴＦＴに作製することが求められ
る。例えば、高速動作が要求される駆動回路に設けられ
るＴＦＴは、動作速度を高めることと、それと同時に顕
著な問題となるホットキャリア注入による劣化を抑制す
ることに重点を置いた構造が望ましく、そのような構造
としては、チャネル形成領域とドレイン領域との間に設
けられるＬＤＤ領域において、ドレイン領域に近づくに
つれて徐々に導電型制御用の不純物元素の濃度が高くな
るような濃度勾配を持たせる構造が知られている。この
構成は、ドレイン領域近傍の空乏層において、電界が集
中するのを緩和する効果がより顕著となる。
【００１０】上記した不純物元素の濃度勾配を有するＬ
ＤＤ領域を形成するために、本発明では、イオン化した
一導電型を付与する不純物元素を、電界で加速してゲー
ト絶縁膜を通過させ半導体層に添加する方法を用いる。
また、本発明では端部から内側に向かって徐々に厚さが
増加するテーパ形状のゲート電極をエッチングにより形
成しており、このテーパ形状部分を通って半導体層に添
加される不純物元素もあると考えられる。本発明では、
工程数を増やさず（マスク枚数を増やさず）に、ＴＦＴ
のチャネル長方向に渡って不純物元素の濃度が徐々に変
化するＬＤＤ領域を形成する。
【００１１】
【発明の実施の形態】実施形態では、抵抗の低い材料を
用いて工程数を増やさずに、大型化、高画質化に対応可
能な表示装置の作製方法を提供するための方法について
検討した結果を図１、２を用いて説明する。
【００１２】基板１００１上に、下地絶縁膜１００２お
よび半導体層を形成１００３し、プラズマＣＶＤ法、ス
パッタ法、減圧ＣＶＤ法などにより膜厚が４０〜１５０
nmのゲート絶縁膜１００４を形成した。そしてゲート絶
縁膜１００４上に第１の導電膜１００５、第２の導電膜
１００６および第３の導電膜１００７の３層の導電膜を
形成し、マスク１００８を形成した（図１（Ａ））。
【００１３】本発明は、ゲート電極を形成する導電膜に
抵抗の低いＡｌ、Ｃｕから選ばれた元素またはＡｌ、Ｃ
ｕを主成分とする合金材料もしくは化合物材料からなる
導電膜と、耐熱性に優れたＷ、Ｍｏ、Ｔａから選ばれた
元素、または前記元素を主成分とする合金材料もしくは
化合物材料からなる導電膜と、コンタクト抵抗が低いＴ
ｉまたはＴｉを主成分とする合金材料もしくは化合物材
料からなる導電膜と、を積層して用いる。これら導電膜
の積層のエッチング処理を繰り返して、マスク数を増や
さずにゲート電極を形成し、さらに求められる性能を有
するＴＦＴを得るために半導体層に不純物領域を形成す
るものである。
【００１４】導電膜のエッチングにおいて、対象とする
導電膜のエッチング速度、下地となる絶縁膜と導電膜と
の選択比など考慮すべき問題がある。選択比が小さい
と、選択加工が困難になり、所望の形状のＴＦＴを形成
することは難しくなる。
【００１５】そこで最適な処理方法を得るために、本実
施形態では石英基板上にゲート絶縁膜と同じ材料からな
る絶縁膜／膜厚５０ｎｍのタングステン膜／膜厚５００
ｎｍのアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜／
膜厚３０ｎｍのチタン膜を順次積層した試料を用意して
エッチング条件の実験を行った。なお、便宜上タングス
テン膜を第１の導電膜１００５、アルミニウムとチタン
の合金（Ａｌ−Ｔｉ）膜を第２の導電膜１００６、チタ
ン膜を第３の導電膜１００７とする。
【００１６】まず、エッチング用ガスに、ＢＣｌ3、Ｃ
ｌ2およびＯ2を用い、それぞれのガス流量比を６５／１
０／５（SCCM）とし、１．２Ｐａの圧力でコイル型の電
極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し
てプラズマを生成してエッチングを行う。基板側（試料
ステージ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入し、実質的に負の自己バイアス電圧を印加して
エッチングしている。続いて、エッチング用ガスに、Ｃ
Ｆ4、Ｃｌ2およびＯ2を用い、それぞれのガス流量比を
２５／２５／１０（SCCM）とし、１．０Ｐａの圧力でコ
イル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入しプラズマを生成して、基板側（試料ステー
ジ）には２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
し実質的に負の自己バイアス電圧を印加してエッチング
を行う。以上の条件でエッチングを行った直後にＳＥＭ
で観察した写真図が図２である。このエッチング処理に
より第１の導電膜、第２の導電膜および第３の導電膜か
ら、第１の電極１００９ａ、第２の電極１００９ｂおよ
び第３の電極１００９ｃが形成され、図２（Ａ）に示し
た導電膜の積層が第１の電極１００９ａ、第２の電極１
００９ｂおよび第３の電極１００９ｃからなる第１の形
状のゲート電極１００９と見なす。
【００１７】次いで、図２（Ａ）に示した第１の形状の
ゲート電極をマスクとして、自己整合的に一導電型を付
与する不純物元素を添加した様子の概略図を図１（Ｂ）
に示す。
【００１８】第１の形状のゲート電極１００９は、端部
にテーパ部を有しており、またゲート絶縁膜も表面から
ある程度エッチングされている。一導電型を付与する不
純物元素は、ゲート絶縁膜を通してその下に形成された
半導体層に添加される。また、一部の不純物元素は、テ
ーパ形状が形成された第１の形状のゲート電極の端部お
よびその近傍を通してその下に形成された半導体層にも
添加することができる。これにより、高濃度に不純物が
添加された不純物領域（Ａ）１０１０が形成されるが、
このとき、第１の電極１００９ａのテーパ形状部および
ゲート絶縁膜を介して半導体層に不純物元素が添加され
第１の形状のゲート電極と重なる領域の形成される可能
性もあると考えられる。
【００１９】次いで、エッチング用ガスに、ＢＣｌ3、
Ｃｌ2およびＯ2を用い、それぞれのガス流量比を６５／
１０／５（SCCM）とし、１．２Ｐａの圧力でコイル型の
電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
してプラズマを生成してエッチングを行う。基板側（試
料ステージ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）
電力を投入し、実質的に負の自己バイアス電圧を印加し
ている。続いて、エッチング用ガスに、ＣＦ4、Ｃｌ2お
よびＯ2を用い、それぞれのガス流量比を２５／２５／
１０（SCCM）とし、１．０Ｐａの圧力でコイル型の電極
に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入しプ
ラズマを生成して、基板側（試料ステージ）には２０Ｗ
のＲＦ（１３．５６ＭＨｚ）電力を投入し実質的に負の
自己バイアス電圧を印加してエッチングを行う。このエ
ッチング処理により、第１の電極１００９ａ、第２の電
極１００９ｂおよび第３の電極１００９ｃから第４の電
極１０１１ａ、第５の電極１０１１ｂおよび第６の電極
１０１１ｃが形成される。第４の電極１０１１ａ、第５
の電極１０１１ｂおよび第６の電極１０１１ｃからなる
積層を第２の形状のゲート電極１０１１と見なす。
【００２０】次いで、第２の形状のゲート電極をマスク
として、自己整合的に一導電型を付与する不純物元素を
添加した様子の概略図を図１（Ｃ）に示す。
【００２１】第２のドーピング処理で一導電型を付与す
る不純物元素を添加する。このドーピング処理により、
不純物領域（Ｂ）１０１２が形成される。なお、第１の
ドーピング処理で形成された不純物領域（Ａ）１０１０
に重ねて不純物元素が添加されるが添加される濃度が低
いため、その影響を無視することができる。新たに形成
される不純物領域（Ｂ）１０１２は、第４の電極１０１
１ａ、第５の電極１０１１ｂおよび第６の電極１０１１
ｃをマスクとして形成されるが、このとき、第４の電極
１０１３ａのテーパ形状部およびゲート絶縁膜を介して
半導体層に不純物元素が添加され第２の形状のゲート電
極と重なる領域の形成される可能性もあると考えられ
る。
【００２２】以上のように、３層の導電膜を積層して減
圧下でガスプラズマを用いるエッチング法によりエッチ
ング条件を変えることで所望の形状のゲート電極を形成
することができ、さらにゲート電極のテーパ部を通して
不純物元素を添加することにより、半導体膜中に徐々に
不純物元素濃度が変化するような領域を形成することが
できる。
【００２３】なお、本発明の低抵抗の導電膜を積層させ
たゲート電極の形成に用いているＩＣＰ（Inductively
Coupled Plasma：誘導結合型プラズマ）エッチング法
は、プラズマの制御が容易であり、処理基板の大面積化
にも対応可能である。
【００２４】
【実施例】（実施例１）本実施例では、図３〜６を用い
て、同一基板上に画素部と、画素部の周辺に設ける駆動
回路のＴＦＴ（ｐチャネル型ＴＦＴおよびｎチャネル型
ＴＦＴ）を同時に作製する方法について詳細に説明す
る。
【００２５】図３（Ａ）および図４（Ａ）において、基
板１００はその材質に特段の限定はないが、好ましくは
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
ス、或いは石英などを用いることができる。基板１００
の表面には、下地絶縁膜１０１として無機絶縁膜を１０
〜２００nmの厚さで形成する。好適な下地絶縁膜の一例
は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜
であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸
化窒化シリコン膜を５０nmの厚さに形成し、ＳｉＨ4と
Ｎ2Ｏから作製される第２酸化窒化シリコン膜を１００n
mの厚さに形成したものを適用する。下地絶縁膜１０１
はガラス基板に含まれるアルカリ金属がこの上層に形成
する半導体膜中に拡散しないために設けるものであり、
石英を基板とする場合には省略することも可能である。
【００２６】下地絶縁膜１０１の上に形成する非晶質半
導体膜１０２は、シリコンを主成分とする半導体材料を
用いる。代表的には、非晶質シリコン膜又は非晶質シリ
コンゲルマニウム膜などが適用され、プラズマＣＶＤ法
や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの
厚さに形成する。良質な結晶を得るためには、非晶質半
導体膜１０２に含まれる酸素、窒素などの不純物濃度を
５×１０18/cm3以下、好ましくは、１×１０18/cm3以下
に低減させておくと良い。さらに、非晶質半導体膜中の
酸素濃度が高いと、結晶化工程で用いる触媒元素（特
に、ニッケル）が放出されにくくなってしまうため、非
晶質半導体膜１０２中の酸素濃度は５×１０ 18/cm3以
下、好ましくは、１×１０18/cm3以下であることは良質
な結晶質半導体膜を得るために重要である。これらの不
純物は非晶質半導体の結晶化を妨害する要因となり、ま
た結晶化後においても捕獲中心や再結合中心の密度を増
加させる要因となる。そのために、高純度の材料ガスを
用いることはもとより、反応室内の鏡面処理（電界研磨
処理）やオイルフリーの真空排気系を備えた超高真空対
応のＣＶＤ装置を用いることが望ましい。
【００２７】上記のように形成した非晶質半導体膜１０
２を結晶化して結晶質半導体膜を形成する。結晶化の方
法としては、公知のレーザアニール法や熱アニール法、
またはＲＴＡ法を適応することができる。
【００２８】なお、結晶化処理を行なう前に、半導体膜
が含有する水素を放出させておくことが好ましく、４０
０〜５００℃で１時間程度の熱処理を行ない含有する水
素量を前記半導体膜に含まれる全原子数の５％以下にし
てから結晶化させると膜表面の荒れを防ぐことができる
ので良い。一般に、スパッタ法やＬＰＣＶＤ法により非
晶質半導体膜を形成すると、プラズマＣＶＤ法により形
成された非晶質半導体膜より含有する水素濃度が低い。
また、プラズマＣＶＤ法によって形成された非晶質半導
体膜でも、温度４００℃以上で形成されれば、水素濃度
が低いことが知られている。
【００２９】本実施例では、レーザアニール法を用いて
非晶質半導体膜１０２の結晶化を行なう。レーザ結晶化
法は、パルス発振型または連続発光型のエキシマレーザ
やＹＡＧレーザ、ＹＶＯ4レーザ等を用いることができ
る。これらのレーザを用いる場合には、レーザ発振器か
ら放射されたレーザ光を光学系で線状に集光し半導体膜
に照射する方法を用いると効率が良い。結晶化の条件は
実施者が適宣選択するものであるが、エキシマレーザを
用いる場合はパルス発振周波数３００Ｈｚとし、レーザ
エネルギー密度を１００〜８００mJ／cm2（代表的には
２００〜７００mJ/cm2）とする。また、ＹＡＧレーザを
用いる場合にはその第２高調波を用いパルス発振周波数
１〜３００Ｈｚとし、レーザエネルギー密度を３００〜
１０００mJ/cm2（代表的には３５０〜８００mJ/cm2）と
すると良い。そして幅１００〜１０００μm、例えば４
００μmで線状に集光したレーザ光を基板全面に渡って
照射し、この時の線状ビームの重ね合わせ率（オーバー
ラップ率）を８０〜９８％として行ってもよい。
【００３０】また、レーザ結晶化法は、大気中、窒素な
どの不活性ガスの雰囲気中、減圧雰囲気等にて行なうこ
とができる。
【００３１】続いてチャネル形成領域、ソース領域およ
びドレイン領域を含む半導体層を形成するために、結晶
質シリコン膜をエッチングして半導体層１０３〜１０６
を形成する。ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）
を制御するためにｐ型を付与する不純物元素を添加して
もよい。半導体に対してｐ型を付与する不純物元素に
は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム
（Ｇａ）など周期表の第１３族元素が知られている。
【００３２】次いで、分離された半導体層１０３〜１０
６を覆うゲート絶縁膜１０７を形成する（図３（Ｂ）、
図４（Ｂ））。ゲート絶縁膜１０７は、プラズマＣＶＤ
法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍ
としてシリコンを含む絶縁膜で形成する。勿論、このゲ
ート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層
構造として用いることができる。
【００３３】ゲート絶縁膜１０７上には、膜厚２０〜１
００ｎｍの第１の導電膜１０８と、膜厚１００〜４００
ｎｍの第２の導電膜１０９と、膜厚２０〜１００ｎｍの
第３の導電膜１１０とを積層形成する（図３（Ｃ）、図
４（Ｃ））。本実施例では、ゲート絶縁膜１０７上に膜
厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミ
ニウムとチタンの合金（Ａｌ−Ｔｉ）膜、膜厚３０ｎｍ
のチタン膜を順次積層したが、この材料に限定されるこ
とはい。
【００３４】次に、図３（Ｂ）および図４（Ｂ）に示す
ように露光工程によりレジストからなるマスク１１０を
形成し、ゲート電極及び配線を形成するための第１のエ
ッチング処理を行う。エッチングにはＩＣＰ（Inductiv
ely Coupled Plasma：誘導結合型プラズマ）エッチング
法を用いると良い。なお、エッチング用ガスとしては、
Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする
塩素系ガスまたはＣＦ 4、ＳＦ6、ＮＦ3などを代表とす
るフッ素系ガス、またはＯ2を適宜用いることができ
る。なお、用いるエッチング用ガスに限定はないが、こ
こではＢＣｌ3とＣｌ2とＯ2とを用いることが適してい
る。それぞれのガス流量比を６５／１０／５（SCCM）と
し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲ
Ｆ（１３．５６ＭＨｚ）電力を投入してプラズマを生成
してエッチングを行う。基板側（試料ステージ）にも３
００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質
的に負の自己バイアス電圧を印加する。この第１のエッ
チング条件によりＷ膜をエッチングして第１の導電膜の
端部をテーパ形状とする。
【００３５】この後、第２のエッチング条件に変え、エ
ッチング用ガスにＣＦ4とＣｌ2とＯ 2とを用い、それぞ
れのガス流量比を２５／２５／１０（SCCM）とし、１Ｐ
ａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５
６ＭＨｚ）電力を投入してプラズマを生成してエッチン
グを行う。基板側（試料ステージ）にも２０ＷのＲＦ
（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己
バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２
のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエ
ッチングされる。
【００３６】この第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
膜及び第２の導電膜の端部がテーパ形状となる。このテ
ーパ部の角度は１５〜４５°となる。こうして、第１の
エッチング処理により第１の電極、第２の電極および第
３の電極から成る第１の形状のゲート電極１１２〜１１
５（第１の電極１１２ａ〜１１５２ａ、第２の電極１１
２ｂ〜１１５ｂおよび第３の電極１１２ｃ〜１１５ｃ）
が形成される（図３（Ｄ）、図４（Ｄ））。ゲート絶縁
膜の第１の形状のゲート電極１１２〜１１５で覆われな
い領域は２０〜５０ｎｍ程度エッチングされ薄くなった
領域が形成される。
【００３７】ここで、第１のドーピング処理を行い、半
導体層にｎ型を付与する不純物元素（以下、ｎ型不純物
元素という）を添加する。ここでは、第１の電極を形成
したマスク１１１をそのまま残し、第１の形状のゲート
電極をマスクとして、自己整合的にｎ型不純物元素をイ
オンドープ法で添加する。ｎ型不純物元素としては、周
期表の１５族に属する元素、代表的にはリン（Ｐ）やヒ
素（Ａｓ）を用いる。ここでは、リンを用いる。このよ
うなイオンドープ法により、第１の不純物領域１１６〜
１１９には、ｎ型不純物元素を１×１０20〜１×１０21
/cm3の濃度で含むｎ型不純物領域が形成される。この領
域をｎ型不純物領域（Ａ）とする。このとき、第１の電
極のテーパ形状部およびゲート絶縁膜を介して半導体層
に不純物元素が添加され第１の形状のゲート電極と重な
る領域の形成される可能性もあると考えられる。
【００３８】次に、レジストからなるマスク１１１を除
去せずに第２のエッチング処理を行う。エッチング用ガ
スとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4など
を代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3な
どを代表とするフッ素系ガス、またはＯ2を適宜用いる
ことができる。なお、用いるエッチング用ガスに限定は
ないが、ここではＢＣｌ3とＣｌ2とＯ2とを用いること
が適している。それぞれのガス流量比を６５／１０／５
（SCCM）とし、１．２Ｐａの圧力でコイル型の電極に４
５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラ
ズマを生成してエッチングを行う。基板側（試料ステー
ジ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入し、実質的に負の自己バイアス電圧を印加する。
【００３９】続いて、エッチング用ガスにＣＦ4とＣｌ2
とＯ2とを用い、それぞれのガス流量比を２５／２５／
１０（SCCM）とし、１Ｐａの圧力でコイル型の電極に５
００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラ
ズマを生成して約３０秒程度のエッチングを行う。基板
側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。
【００４０】こうして、第１の電極、第２の電極および
第３の電極をエッチングして、第４の電極、第５の電極
および第６の電極からなる第２の形状のゲート電極１２
０〜１２３（第４の電極１２０ａ〜１２３ａ、第５の電
極１２０ｂ〜１２３ｂおよび第６の電極１２０ｃ〜１２
３ｃ）を形成する。
【００４１】次いで、第２のドーピング処理を行い、半
導体層１０３〜１０６にｎ型不純物元素を添加する。こ
の工程では、第２の形状のゲート電極１２０〜１２３を
マスクとして用いｎ型不純物元素が１×１０17〜１×１
０20/cm3の濃度で含まれるｎ型不純物領域１２４〜１２
７を形成する。この領域をｎ型不純物領域（Ｂ）とす
る。このとき、第４の電極のテーパ形状部およびゲート
絶縁膜を介して半導体層に不純物元素が添加され第２の
形状のゲート電極と重なる領域の形成される可能性もあ
ると考えられる。
【００４２】続いて、後にｎチャネル型ＴＦＴとなる領
域をマスク１２８、１２９で覆い、第３のドーピング処
理を行い、半導体層１０４、１０６にｐ型を付与する不
純物元素（以下、ｐ型不純物元素という）を添加する。
第３のドーピング処理も第２の形状の導電層をマスクと
して用い、自己整合的にｐ型不純物元素を添加する。こ
の工程により、ｐ型不純物元素を２×１０20〜３×１０
21/cm3の濃度で含むｐ型不純物領域１３０、１３１が形
成される。
【００４３】ここで、ｐ型不純物領域１３０、１３１を
詳細にみると、ｎ型不純物元素を１×１０20〜１×１０
21/cm3の濃度で含む１３０ａ、１３１ａ、ｎ型不純物元
素を１×１０17〜１×１０20/cm3の濃度で含む１３０
ｂ、１３１ｂが存在することがわかる。しかし、これら
の不純物領域は、ｐ型不純物元素の濃度がｎ型不純物元
素の濃度の１．５〜３倍になるように形成されているた
め、ｐチャネル型ＴＦＴのソース領域またはドレイン領
域として機能するために何ら問題は生じない。
【００４４】なお、不純物領域１３１は画素部において
保持容量を形成する半導体層に形成されている。
【００４５】以上までの工程でそれぞれの半導体層にｎ
型またはｐ型の導電型を有する不純物領域が形成され
る。また、第２の形状の電極１２３は画素部において保
持容量を形成する一方の電極となる。
【００４６】次いで、ほぼ全面を覆う第１の層間絶縁膜
１３２を形成する（図５（Ｃ）、図６（Ｃ））。この第
１の層間絶縁膜１３２は、プラズマＣＶＤ法またはスパ
ッタ法を用い、厚さを１００〜２００ｎｍとしてシリコ
ンと水素を含む絶縁膜で形成する。その好適な一例は、
プラズマＣＶＤ法により形成される膜厚１５０ｎｍの酸
化窒化シリコン膜である。勿論、第１の層間絶縁膜１３
２ａは酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
【００４７】その後、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化は
ＹＡＧレーザの第２高調波（５３２nm）を用いこの光を
半導体膜に照射する。レーザ光に限らずランプ光源を用
いるＲＴＡ法でも同様であり、基板の両面または基板側
からランプ光源の輻射により半導体膜を加熱する。
【００４８】その後、プラズマＣＶＤ法で窒化シリコン
から成る絶縁膜１３２ｂを５０〜１００nmの厚さに形成
し、クリーンオーブンを用いて４１０℃の熱処理を行
い、窒化シリコン膜から放出される水素で半導体膜の水
素化を行う。
【００４９】次いで、第１の層間絶縁膜１３２上に有機
絶縁物材料から成る第２の層間絶縁膜１３３を形成す
る。次いで、各不純物領域に達するコンタクトホールを
形成する。その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて
配線及び画素電極を形成する。例えば、膜厚５０〜２５
０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜
（ＡｌとＴｉとの合金膜）との積層膜を用いる。こうし
て、配線１３４〜１４０、画素電極１４１が形成される
（図５（Ｄ）、図６（Ｄ））。
【００５０】以上の様にして、ｐチャネル型ＴＦＴ２０
３、ｎチャネル型ＴＦＴ２０４を有する駆動回路２０１
と、ｎチャネル型ＴＦＴ２０５、保持容量２０６とを有
する画素部２０２を同一基板上に形成することができ
る。本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。なお、画素部２０２のＴＦＴは
ｐチャネル型ＴＦＴであっても良い。
【００５１】駆動回路２０１のｐチャネル型ＴＦＴ２０
３にはチャネル形成領域２１０、ｐ型不純物領域１３０
ｂ、ソース領域またはドレイン領域として機能するｐ型
不純物領域１３０ａを有している。ｎチャネル型ＴＦＴ
２０４にはチャネル形成領域２１１、ＬＤＤ領域となる
ｎ型不純物領域（Ｂ）１２５、ソース領域またはドレイ
ン領域として機能するｎ型不純物領域（Ａ）１１７を有
している。このようなｎチャネル型ＴＦＴ及びｐチャネ
ル型ＴＦＴによりシフトレジスタ回路、バッファ回路、
レベルシフタ回路、ラッチ回路などを形成することがで
きる。特に、駆動電圧が高いバッファ回路には、ホット
キャリア効果による劣化を防ぐ目的から、ｎチャネル型
ＴＦＴ２０４の構造が適している。
【００５２】画素部２０２の画素ＴＦＴ２０５にはチャ
ネル形成領域２１２、ＬＤＤ領域となるｎ型不純物領域
（Ｂ）１２６、ソース領域またはドレイン領域として機
能するｎ型不純物領域（Ａ）１１９を有している。ま
た、保持容量２０６の一方の電極として機能する半導体
層にはｐ型の不純物元素が添加された不純物領域１３１
が形成されている。保持容量２０６は、絶縁膜（ゲート
絶縁膜と同一膜）を誘電体として、第２の形状の電極１
２３と、半導体層１０６とで形成されている。
【００５３】本発明は、画素部及び駆動回路が要求する
回路仕様に応じて各回路を形成するＴＦＴの構造を最適
化し、半導体装置の動作性能及び信頼性を向上させるこ
とができる。具体的には、ｎチャネル型ＴＦＴは回路仕
様に応じてＬＤＤ構造に変化をもたせている。上述のよ
うに、駆動回路のｎチャネル型ＴＦＴはゲート電極と一
部が重なるＬＤＤ構造として、主にホットキャリア効果
によるＴＦＴの劣化を防ぐ構造としている。また、画素
部のｎチャネル型ＴＦＴはゲート電極と重ならないＬＤ
Ｄ構造として、主にオフ電流を低減することを重視した
構造としている。本発明はこのような構造の異なるｎチ
ャネル型ＴＦＴに加え、ｐチャネル型ＴＦＴを同一基板
上に形成する技術を提供し、それを６枚のフォトマスク
で作製可能にしている。また、画素電極を透明導電膜で
形成すると、フォトマスクは１枚増えるものの、透過型
の表示装置を形成することができる。
【００５４】（実施例２）ゲート電極を形成する導電膜
の組み合わせの例として、実施例１で示した材料以外
に、第１の導電膜としてリン等の不純物元素をドーピン
グした多結晶シリコン膜に代表される半導体膜を用いて
もよい。また、第１の導電膜をタングステン（Ｗ）膜ま
たはモリブデン（Ｍｏ）膜で形成し、第２の導電膜をＣ
ｕ膜、第３の導電膜をチタン（Ｔｉ）膜とする組み合わ
せ、第１の導電膜をタンタル（ＴａＮ）膜で形成し、第
２の導電膜をアルミニウム（Ａｌ）とシリコン（Ｓｉ）
の合金膜、第３の導電膜をチタン（Ｔｉ）膜とする組み
合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形
成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の
導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電
膜をＡｌ膜、第３の導電膜を窒化チタン（ＴｉＮ）とす
る組み合わせとしてもよい。
【００５５】本実施例は、実施例１に組み合わせて用い
ることができる。
【００５６】（実施例３）本実施例では、ゲート電極を
形成する導電膜にＡｌまたはＡｌを主成分とする導電膜
材料を用いた場合に、この導電膜材料の表面をプラズマ
により処理することで表面を酸化して、Ａｌが半導体膜
に拡散するのを防ぐ方法について説明する。
【００５７】酸素または酸素を含む気体雰囲気中におい
て、ＡｌまたはＡｌを主成分とする導電膜の表面をプラ
ズマ処理し、表面を酸化してＡｌxＯ1-x膜を形成する。
Ａｌの表面を酸化して改質することにより、アルミニウ
ム元素が浸みだして半導体層に拡散するのを防止するこ
とができる。
【００５８】本実施例は、実施例１、２と組み合わせて
用いることができる。
【００５９】（実施例４）本実施例ではＴＦＴの半導体
層を形成する工程について図７を用いて説明する。な
お、本実施例の結晶化手段は特開平７−１３０６５２号
公報の実施例１に記載された技術である。
【００６０】まず、基板（本実施例ではガラス基板）４
０１上に２００ｎｍ厚の窒化酸化シリコン膜でなる下地
絶縁膜４０２と２００ｎｍ厚の非晶質半導体膜（本実施
例では非晶質シリコン膜）４０３を形成する。この工程
は下地絶縁膜と非晶質半導体膜を大気解放しないで連続
的に形成しても構わない。
【００６１】次に、重量換算で１０ｐｐｍの触媒元素
（本実施例ではニッケル）を含む水溶液（酢酸ニッケル
水溶液）をスピンコート法で塗布して、触媒元素含有層
２４０４を非晶質半導体膜４０３の全面に形成する。こ
こで使用可能な触媒元素は、鉄（Ｆｅ）、ニッケル（Ｎ
ｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウ
ム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏ
ｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）といった元素がある（図７（Ａ））。
【００６２】また、本実施例ではスピンコート法でニッ
ケルを添加する方法を用いたが、蒸着法やスパッタ法な
どにより触媒元素でなる薄膜（本実施例の場合はニッケ
ル膜）を非晶質半導体膜上に形成する手段をとっても良
い。
【００６３】次に、結晶化の工程に先立って４００〜５
００℃で１時間程度の熱処理工程を行い、水素を膜中か
ら脱離させた後、５００〜６５０℃（好ましくは５５０
〜５７０℃）で４〜１２時間（好ましくは４〜６時間）
の熱処理を行う。本実施例では、５５０℃で４時間の熱
処理を行い、結晶質半導体膜（本実施例では結晶質シリ
コン膜）４０５を形成する(図７（Ｂ）)。
【００６４】なお、ここで実施例１と同様のレーザーア
ニール工程（第１の光アニール）を行って、結晶質半導
体膜４０５の結晶性を改善しても良い。
【００６５】次に、結晶化の工程で用いたニッケルを結
晶質シリコン膜から除去するゲッタリング工程を行う。
まず、結晶質半導体膜４０５の表面にマスク絶縁膜４０
６を１５０ｎｍの厚さに形成し、パターニングにより開
口部４０７を形成する。そして、露出した結晶質半導体
膜に対して周期表の１５族に属する元素（本実施例では
リン）を添加する工程を行う。この工程により１×１０
19〜１×１０20atoms/cm3の濃度でリンを含むゲッタリ
ング領域４０８が形成される（図７（Ｃ））。
【００６６】次に、窒素雰囲気中で４５０〜６５０℃
（好ましくは５００〜５５０℃）、４〜２４時間（好ま
しくは６〜１２時間）の熱処理工程を行う。この熱処理
工程により結晶質半導体膜中のニッケルは矢印の方向に
移動し、リンのゲッタリング作用によってゲッタリング
領域４０８に捕獲される。即ち、結晶質半導体膜中から
ニッケルが除去されるため、結晶質半導体膜４０９に含
まれるニッケル濃度は、１×１０17atms/cm3以下、好ま
しくは１×１０16atms/cm3以下にまで低減することがで
きる（図７（Ｄ））。
【００６７】以上のようにして形成された結晶質半導体
膜４０９は、結晶化を助長する触媒元素（ここではニッ
ケル）を用いることによって、非常に結晶性の良い結晶
質半導体膜で形成されている。また、結晶化のあとは触
媒元素をリンのゲッタリング作用により除去しており、
結晶質半導体膜４０９中（但しゲッタリング領域以外）
に残存する触媒元素の濃度は、１×１０17atms/cm3以
下、好ましくは１×１０ 16atms/cm3以下である。
【００６８】なお、本実施例の特徴は、触媒元素を用い
て結晶化させた結晶質半導体膜を形成した後で、活性層
として用いない領域にゲッタリング領域（高濃度に周期
表の１５族に属する不純物元素を含む領域）を形成し、
熱処理によって結晶化に用いた触媒元素をゲッタリング
する点にある。
【００６９】本実施例の構成は、実施例１、２に示した
構成と組み合わせて用いることが可能である。
【００７０】（実施例５）本実施例ではＴＦＴの半導体
層を形成する工程について図８を用いて説明する。具体
的には特開平１０−２４７７３５号公報（米国出願番号
０９／０３４，０４１号に対応）に記載された技術を用
いる。
【００７１】まず、基板（本実施例ではガラス基板）５
０１上に２００ｎｍ厚の窒化酸化シリコン膜でなる下地
絶縁膜５０２と２００ｎｍ厚の非晶質半導体膜（本実施
例では非晶質シリコン膜）５０３を形成する。この工程
は下地絶縁膜と非晶質半導体膜を大気解放しないで連続
的に形成しても構わない。
【００７２】次に、酸化シリコン膜でなるマスク絶縁膜
５０４を２００ｎｍの厚さに形成し、開口部５０５を形
成する。
【００７３】次に、重量換算で１００ｐｐｍの触媒元素
（本実施例ではニッケル）を含む水溶液（酢酸ニッケル
水溶液）をスピンコート法で塗布して、触媒元素含有層
５０６を形成する。この時、触媒元素含有層５０６は、
開口部５０５が形成された領域において、選択的に非晶
質半導体膜５０３に接触する。ここで使用可能な触媒元
素は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃ
ｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジ
ウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉ
ｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった
元素がある（図８（Ａ））。
【００７４】また、本実施例ではスピンコート法でニッ
ケルを添加する方法を用いたが、蒸着法やスパッタ法な
どにより触媒元素でなる薄膜（本実施例の場合はニッケ
ル膜）を非晶質半導体膜上に形成する手段をとっても良
い。
【００７５】次に、結晶化の工程に先立って４００〜５
００℃で１時間程度の熱処理工程を行い、水素を膜中か
ら脱離させた後、５００〜６５０℃（好ましくは５５０
〜６００℃）で６〜１６時間（好ましくは８〜１４時
間）の熱処理を行う。本実施例では、５７０℃で１４時
間の熱処理を行う。その結果、開口部５０５を起点とし
て概略基板と平行な方向（矢印で示した方向）に結晶化
が進行し、巨視的な結晶成長方向が揃った結晶質半導体
膜（本実施例では結晶質シリコン膜）５０７が形成され
る。(図８（Ｂ）)
【００７６】次に、結晶化の工程で用いたニッケルを結
晶質シリコン膜から除去するゲッタリング工程を行う。
本実施例では、先ほど形成したマスク絶縁膜５０４をそ
のままマスクとして周期表の１５族に属する元素（本実
施例ではリン）を添加する工程を行い、開口部５０５で
露出した結晶質半導体膜に１×１０19〜１×１０20atom
s/cm3の濃度でリンを含むゲッタリング領域５０８を形
成する（図８（Ｃ））。
【００７７】次に、窒素雰囲気中で４５０〜６５０℃
（好ましくは５００〜５５０℃）、４〜２４時間（好ま
しくは６〜１２時間）の熱処理工程を行う。この熱処理
工程により結晶質半導体膜中のニッケルは矢印の方向に
移動し、リンのゲッタリング作用によってゲッタリング
領域５０８に捕獲される。即ち、結晶質半導体膜中から
ニッケルが除去されるため、結晶質半導体膜５０９に含
まれるニッケル濃度は、１×１０17atms/cm3以下、好ま
しくは１×１０16atms/cm3以下にまで低減することがで
きる（図８（Ｄ））。
【００７８】以上のようにして形成された結晶質半導体
膜５０９は、結晶化を助長する触媒元素（ここではニッ
ケル）を選択的に添加して結晶化することによって、非
常に結晶性の良い結晶質半導体膜で形成されている。具
体的には、棒状または柱状の結晶が、特定の方向性を持
って並んだ結晶構造を有している。また、結晶化のあと
は触媒元素をリンのゲッタリング作用により除去してお
り、結晶質半導体膜５０９中に残存する触媒元素の濃度
は、１×１０17atms/cm3以下、好ましくは１×１０16at
ms/cm3以下である。
【００７９】なお、本実施例の特徴は、触媒元素を用い
て結晶化させた結晶質半導体膜を形成した後で、活性層
として用いない領域にゲッタリング領域（高濃度に周期
表の１５族に属する不純物元素を含む領域）を形成し、
熱処理によって結晶化に用いた触媒元素をゲッタリング
する点にある。
【００８０】本実施例の構成は、実施例１、２に示した
構成と組み合わせて用いることが可能である。
【００８１】（実施例６）本実施例では、図９を用い
て、ＴＦＴの半導体層を形成する工程について説明す
る。非晶質半導体膜の全面に触媒作用のある金属元素を
全面に添加して結晶化した後、希ガス元素（本実施形態
においては、Ａｒ）を含む半導体膜を成膜し、この膜を
ゲッタリングサイトとして用いてゲッタリングを行う方
法について説明する。
【００８２】図９（Ａ）において、基板６００はその材
質に特段の限定はないが、好ましくはバリウムホウケイ
酸ガラスやアルミノホウケイ酸ガラス、或いは石英など
を用いることができる。基板６００の表面には、下地絶
縁膜６０１として無機絶縁膜を１０〜２００nmの厚さで
形成する。好適な下地絶縁膜の一例は、プラズマＣＶＤ
法で作製される酸化窒化シリコン膜であり、ＳｉＨ4、
ＮＨ3、Ｎ2Ｏから作製される第１酸化窒化シリコン膜を
５０nmの厚さに形成し、ＳｉＨ4とＮ2Ｏから作製される
第２酸化窒化シリコン膜を１００nmの厚さに形成したも
のを適用する。下地絶縁膜６０１はガラス基板に含まれ
るアルカリ金属がこの上層に形成する半導体膜中に拡散
しないために設けるものであり、石英を基板とする場合
には省略することも可能である。
【００８３】下地絶縁膜６０１の上に形成する非晶質半
導体膜６０２は、シリコンを主成分とする半導体材料を
用いる。代表的には、非晶質シリコン膜又は非晶質シリ
コンゲルマニウム膜などが適用され、プラズマＣＶＤ法
や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの
厚さに形成する。良質な結晶を得るためには、非晶質半
導体膜６０２に含まれる酸素、窒素などの不純物濃度を
５×１０18/cm3以下に低減させておくと良い。これらの
不純物は非晶質半導体の結晶化を妨害する要因となり、
また結晶化後においても捕獲中心や再結合中心の密度を
増加させる要因となる。そのために、高純度の材料ガス
を用いることはもとより、反応室内の鏡面処理（電界研
磨処理）やオイルフリーの真空排気系を備えた超高真空
対応のＣＶＤ装置を用いることが望ましい。
【００８４】その後、非晶質半導体膜６０２の表面に、
結晶化を促進する触媒作用のある金属元素を添加する
（図９（ｂ））。半導体膜の結晶化を促進する触媒作用
のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎ
ｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウ
ム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏ
ｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）などであり、これらから選ばれた一種
または複数種を用いることができる。代表的にはニッケ
ルを用い、重量換算で１〜１００ppmのニッケルを含む
酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層６
０３を形成する。この場合、当該溶液の馴染みをよくす
るために、非晶質半導体膜６０２の表面処理として、オ
ゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜を
フッ酸と過酸化水素水の混合液でエッチングして清浄な
表面を形成した後、再度オゾン含有水溶液で処理して極
薄い酸化膜を形成しておく。シリコンなど半導体膜の表
面は本来疎水性なので、このように酸化膜を形成してお
くことにより酢酸ニッケル塩溶液を均一に塗布すること
ができる。
【００８５】勿論、触媒含有層６０３はこのような方法
に限定されず、スパッタ法、蒸着法、プラズマ処理など
により形成しても良い。また、触媒元素含有層６０３は
非晶質半導体膜６０２を形成する前、即ち下地絶縁膜６
０１上に形成しておいても良い。
【００８６】非晶質半導体膜６０２と触媒元素含有層６
０３とを接触した状態を保持したまま結晶化のための加
熱処理を行う。加熱処理の方法としては、電熱炉を用い
るファーネスアニール法や、ハロゲンランプ、メタルハ
ライドランプ、キセノンアークランプ、カーボンアーク
ランプ、高圧ナトリウムランプ、高圧水銀ランプなどを
用いた瞬間熱アニール（Rapid Thermal Annealing）法
（以下、ＲＴＡ法と記す）を採用する。生産性を考慮す
ると、ＲＴＡ法を採用することが好ましいと考えられ
る。
【００８７】ＲＴＡ法で行う場合には、加熱用のランプ
光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、
それを１〜１０回、好ましくは２〜６回繰り返す。ラン
プ光源の発光強度は任意なものとするが、半導体膜が瞬
間的には６００〜１０００℃、好ましくは６５０〜７５
０℃程度にまで加熱されるようにする。このような高温
になったとしても、半導体膜が瞬間的に加熱されるのみ
であり、基板６００はそれ自身が歪んで変形することは
ない。こうして、非晶質半導体膜を結晶化させ、図９
（ｃ）に示す結晶質半導体膜６０４を得ることができる
が、このような処理で結晶化できるのは触媒元素含有層
を設けることによりはじめて達成できるものである。
【００８８】その他の方法としてファーネスアニール法
を用いる場合には、加熱処理に先立ち、５００℃にて１
時間程度の加熱処理を行い、非晶質半導体膜６０２が含
有する水素を放出させておく。そして、電熱炉を用いて
窒素雰囲気中にて５５０〜６００℃、好ましくは５８０
℃で４時間の加熱処理を行い非晶質半導体膜１０２を結
晶化させる。こうして、図９（ｂ）に示す結晶質半導体
膜６０４を形成する。
【００８９】さらに結晶化率（膜の全体積における結晶
成分の割合）を高め、結晶粒内に残される欠陥を補修す
るためには、図９（ｃ）で示すように結晶質半導体膜６
０４に対してレーザ光を照射することも有効である。レ
ーザには波長４００nm以下のエキシマレーザ光や、ＹＡ
Ｇレーザの第２高調波、第３高調波を用いる。いずれに
しても、繰り返し周波数１０〜１０００Hz程度のパルス
レーザー光を用い、当該レーザ光を光学系にて１００〜
４００mJ/cm2に集光し、９０〜９５％のオーバーラップ
率をもって結晶質半導体膜６０４に対するレーザ処理を
行っても良い。
【００９０】このようにして得られる結晶質半導体膜６
０５には、触媒元素（ここではニッケル）が残存してい
る。それは膜中において一様に分布していないにしろ、
平均的な濃度とすれば、１×１０19/cm3を越える濃度で
残存している。勿論、このような状態でもＴＦＴをはじ
め各種半導体素子を形成することが可能であるが、以降
に示す方法でゲッタリングにより当該元素を除去する。
【００９１】まず、図９（ｄ）に示すように結晶質半導
体膜６０５の表面に薄い層６０６を形成する。本明細書
において、結晶質半導体膜６０５上に設けた薄い層６０
６は、後にゲッタリングサイトを除去する際に、第１の
半導体膜６０５がエッチングされないように設けた層
で、バリア層６０６ということにする。
【００９２】バリア層６０６の厚さは１〜１０nm程度と
し、簡便にはオゾン水で処理することにより形成される
ケミカルオキサイドをバリア層としても良い。また、硫
酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液
で処理しても同様にケミカルオキサイドを形成すること
ができる。他の方法としては、酸化雰囲気中でのプラズ
マ処理や、酸素含有雰囲気中での紫外線照射によりオゾ
ンを発生させて酸化処理を行っても良い。また、クリー
ンオーブンを用い、２００〜３５０℃程度に加熱して薄
い酸化膜を形成しバリア層としても良い。或いは、プラ
ズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程
度の酸化膜を堆積してバリア層としても良い。いずれに
しても、ゲッタリング工程時に、触媒元素がゲッタリン
グサイト側に移動できて、ゲッタリングサイトの除去工
程時には、エッチング液がしみこまない（結晶性半導体
膜６０５をエッチング液から保護する）膜、例えば、オ
ゾン水で処理することにより形成されるケミカルオキサ
イド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜
を用いればよい。
【００９３】次いで、バリア層６０６上にスパッタ法で
ゲッタリングサイト６０７として、膜中に希ガス元素を
１×１０20/cm3以上の濃度で含む第２の半導体膜（代表
的には、非晶質シリコン膜）を２５〜２５０nmの厚さで
形成する。後に除去されるゲッタリングサイト６０７は
結晶質半導体膜６０５とエッチングの選択比を大きくす
るため、密度の低い膜を形成することが好ましい。
【００９４】なお、ゲッタリングサイト６０７は、ガス
（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、基
板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａとし
て成膜すると、希ガス元素を１×１０19/cm3〜１×１０
22/cm3、好ましくは、１×１０ 20/cm3〜１×１０21/c
m3、より好ましくは５×１０20/cm3の濃度で含み、ゲッ
タリング効果が得られる半導体膜をスパッタ法で成膜す
ることができる。
【００９５】なお、希ガス元素は半導体膜中でそれ自体
は不活性であるため、結晶質半導体膜１０５に悪影響を
及ぼすことはない。また、希ガス元素としてはヘリウム
（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種また
は複数種を用いる。本発明はゲッタリングサイトを形成
するためにこれら希ガス元素をイオンソースとして用い
ること、またこれら元素が含まれた半導体膜を形成し、
この膜をゲッタリングサイトとすることに特徴を有す
る。
【００９６】ゲッタリングを確実に成し遂げるにはその
後加熱処理をすることが必要となる。加熱処理はファー
ネスアニール法やＲＴＡ法で行う。ファーネスアニール
法で行う場合には、窒素雰囲気中にて４５０〜６００℃
で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法
を用いる場合には、加熱用のランプ光源を１〜６０秒、
好ましくは３０〜６０秒点灯させ、それを１〜１０回、
好ましくは２〜６回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には６００〜１
０００℃、好ましくは７００〜７５０℃程度にまで加熱
されるようにする。
【００９７】ゲッタリングは、被ゲッタリング領域（捕
獲サイト）にある触媒元素が熱エネルギーにより放出さ
れ、拡散によりゲッタリングサイトに移動する。従っ
て、ゲッタリングは処理温度に依存し、より高温である
ほど短時間でゲッタリングが進むことになる。本発明に
おいて、触媒元素がゲッタリングの際に移動する距離は
図９（ｄ）において矢印で示すように、半導体膜の厚さ
程度の距離であり、比較的短時間でゲッタリングを完遂
することができる。
【００９８】なお、この加熱処理によっても１×１０19
/cm3〜１×１０21/cm3、好ましくは１×１０20/cm3〜１
×１０21/cm3、より好ましくは５×１０20/cm3の濃度で
希ガス元素を含む半導体膜６０７は結晶化することはな
い。これは、希ガス元素が上記処理温度の範囲において
も再放出されず膜中に残存して、半導体膜の結晶化を阻
害するためであると考えられる。
【００９９】ゲッタリング工程終了後、非晶質半導体６
０７を選択的にエッチングして除去する。エッチングの
方法としては、ＣｌＦ3によるプラズマを用いないドラ
イエッチング、或いはヒドラジンや、テトラエチルアン
モニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯ
Ｈ）を含む水溶液などアルカリ溶液によるウエットエッ
チングで行うことができる。この時バリア層６０６はエ
ッチングストッパーとして機能する。また、バリア層６
０６はその後フッ酸により除去すれば良い。
【０１００】こうして図９（ｅ）に示すように触媒元素
の濃度が１×１０17/cm3以下にまで低減された結晶質半
導体膜６０８を得ることができる。
【０１０１】本実施例は、実施例１、２と組み合わせて
用いることができる。
【０１０２】（実施例７）本実施例ではＴＦＴの半導体
層を形成する工程について図１０を用いて説明する。非
晶質半導体膜の全面に触媒作用のある金属元素を全面に
添加し結晶化すると共にゲッタリングを同時に行う方法
である。
【０１０３】まず、図１０（Ａ）に示すように、下地絶
縁膜７０１上に触媒元素含有層７０２を形成する。これ
は、触媒元素を含む水溶液またはアルコール液をスピナ
ーで塗布しても良いし、スパッタ法、蒸着法、プラズマ
処理などにより形成しても良い。
【０１０４】その後、図１０（Ｂ）に示すように非晶質
半導体膜７０３を、プラズマＣＶＤ法や減圧ＣＶＤ法、
或いはスパッタ法で１０〜１００nmの厚さに形成する。
さらにバリア層７０４を形成する。これらの形成方法は
実施形態１と同様にする。
【０１０５】次いで、プラズマＣＶＤ法で希ガス元素を
１×１０19/cm3〜１×１０22/cm3、好ましくは、１×１
０20〜１×１０21/cm3、より好ましくは５×１０20/cm3
の濃度含んだ半導体膜７０５を２５〜２５０nmの厚さで
形成する。代表的には非晶質シリコン膜を選択する。こ
の半導体膜７０５は、後に除去するので、密度の低い膜
としておくことが望ましい。
【０１０６】そして、加熱処理を行う。加熱処理の方法
としては、電熱炉を用いるファーネスアニール法や、ハ
ロゲンランプ、メタルハライドランプ、キセノンアーク
ランプ、カーボンアークランプ、高圧ナトリウムラン
プ、高圧水銀ランプなどを用いたＲＴＡ法で行う。
【０１０７】加熱処理により、触媒元素が非晶質構造を
有する半導体膜７０３に染みだし、結晶化させるながら
半導体膜７０５に向かって（図１０（Ｂ）の矢印の方
向）拡散する。これにより１回の加熱処理で結晶化とゲ
ッタリングが同時に行われる。
【０１０８】その後、半導体膜７０５を選択的にエッチ
ングして除去する。エッチングの方法としては、ＣｌＦ
3によるプラズマを用いないドライエッチング、或いは
ヒドラジンや、テトラエチルアンモニウムハイドロオキ
サイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液など
アルカリ溶液によるウエットエッチングで行うことがで
きる。この時バリア層７０４はエッチングストッパーと
して機能する。また、バリア層７０４はその後フッ酸に
より除去すれば良い。
【０１０９】こうして図１０（Ｄ）に示すように触媒元
素の濃度が１×１０17/cm3以下にまで減じられた結晶構
造を有する半導体膜（第１の半導体膜）７０６を得るこ
とができる。この結晶質半導体膜７０６の結晶性を高め
るために、レーザ光を照射しても良い。
【０１１０】こうして図１０（Ｄ）に示すように触媒元
素の濃度が１×１０17/cm3以下にまで低減された結晶質
半導体膜７０８を得ることができる。本実施例は、実施
例１、２と組み合わせて用いることができる。
【０１１１】（実施例８）本実施例では、実施例１で得
られたアクティブマトリクス基板から、液晶モジュール
を作製する工程を以下に説明する。
【０１１２】アクティブマトリクス基板上に配向膜を形
成しラビング処理を行う。なお、本実施例では配向膜を
形成する前に、アクリル樹脂膜等の有機樹脂膜をパター
ニングすることによって基板間隔を保持するための柱状
のスペーサを所望の位置に形成した。また、柱状のスペ
ーサに代えて、球状のスペーサを基板全面に散布しても
よい。
【０１１３】次いで、対向基板を用意する。この対向基
板には、着色層、遮光層が各画素に対応して配置された
カラーフィルタが設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全
面に配向膜を形成し、ラビング処理を施した。
【０１１４】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材で貼り
合わせる。シール材にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って
２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤によって完全に封止する。液
晶材料には公知の液晶材料を用いれば良い。このように
して液晶モジュールが完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、公知の技術を用いて偏光板等
を適宜設けた。そして、公知の技術を用いてＦＰＣを貼
りつけた。
【０１１５】こうして得られた液晶モジュールの構成を
図１１の上面図を用いて説明する。
【０１１６】図１１で示す上面図は、画素部、駆動回
路、ＦＰＣ（フレキシブルプリント配線板：Flexible P
rinted Circuit）３１１を貼り付ける外部入力端子３０
９、外部入力端子と各回路の入力部までを接続する配線
３１０などが形成されたアクティブマトリクス基板と、
カラーフィルタなどが設けられた対向基板３００とがシ
ール材３０７を介して貼り合わされている。
【０１１７】ゲート配線側駆動回路３０１ａと重なるよ
うに対向基板側に遮光層２０３ａが設けられ、ソース配
線側駆動回路３０１ｂと重なるように対向基板側に遮光
層８０３ｂが形成されている。また、画素部３０５上の
対向基板側に設けられたカラーフィルタ３０２は遮光層
と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色
層とが各画素に対応して設けられている。実際に表示す
る際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、
青色（Ｂ）の着色層の３色でカラー表示を形成するが、
これら各色の着色層の配列は任意なものとする。
【０１１８】ここでは、カラー化を図るためにカラーフ
ィルタ３０２を対向基板に設けているが特に限定され
ず、アクティブマトリクス基板を作製する際、アクティ
ブマトリクス基板にカラーフィルタを形成してもよい。
【０１１９】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層３０３ａ、３０３ｂを設けているが、駆動
回路を覆う領域は、後に液晶表示装置を電子機器の表示
部として組み込む際、カバーで覆うため、特に遮光層を
設けない構成としてもよい。また、アクティブマトリク
ス基板を作製する際、アクティブマトリクス基板に遮光
層を形成してもよい。
【０１２０】また、上記遮光層を設けずに、対向基板と
対向電極の間に、カラーフィルタを構成する着色層を複
数層重ねた積層で遮光するように適宜配置し、表示領域
以外の箇所（各画素電極の間隙）や、駆動回路を遮光し
てもよい。
【０１２１】また、外部入力端子にはベースフィルムと
配線から成るＦＰＣ３１１が異方性導電性樹脂で貼り合
わされている。さらに補強板で機械的強度を高めてい
る。なお、外部入力端子部のＡ−Ａ’で切断した様子を
図１１（Ｂ）で示す。
【０１２２】以上のようにして、本発明のように低抵抗
の導電膜であるＡｌまたはＡｌを主成分とする導電膜
と、ＷまたはＷを主成分とする導電膜と、ＴｉまたはＴ
ｉを主成分とする導電膜とを積層してゲート電極を形成
することにより、大型の表示装置を形成しても配線抵抗
が高くなって信号遅延等の問題が生じることがない。こ
のように、本発明のゲート電極を含んで作製される液晶
モジュールは各種電子機器の表示部として用いることが
できる。
【０１２３】（実施例９）本発明を実施して形成された
ＣＭＯＳ回路や画素部はアクティブマトリクス型液晶デ
ィスプレイ（液晶表示装置）に用いることができる。即
ち、それら液晶表示装置を表示部に組み込んだ電気器具
全てに本発明を実施できる。
【０１２４】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１２、図１３
及び図１４に示す。
【０１２５】図１２（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。
【０１２６】図１２（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。
【０１２７】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。
【０１２８】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。
【０１２９】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。
【０１３０】図１２（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。
【０１３１】図１３（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。
【０１３２】図１３（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。
【０１３３】なお、図１３（Ｃ）は、図１３（Ａ）及び
図１３（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１３（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０１３４】また、図１３（Ｄ）は、図１３（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１３（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０１３５】ただし、図１３に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。
【０１３６】図１４（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。
【０１３７】図１４（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。
【０１３８】図１４（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明のディスプレイは特に大画面化した場合において
有利であり、対角１０インチ以上（特に３０インチ以
上）のディスプレイには有利である。
【０１３９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例１〜８を組み合
わせた構成を用いても実現することができる。
【０１４０】
【発明の効果】本発明が開示する低抵抗の材料を用いた
配線の作製技術により、アクティブマトリクス型の液晶
表示装置に代表される半導体装置において、画素部の面
積が大きくなり大画面化しても、配線抵抗が抑えられて
いるため、信号遅延等の問題が生じることなく良好な表
示を実現することができる。
【０１４１】画素部のソース配線の抵抗を大幅に低下さ
せることができるため、例えば、対角４０インチや対角
５０インチの大画面液晶表示装置を作製する技術として
も本発明は対応しうる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 積層された導電膜をエッチングした様子を観
察したＳＥＭ写真。
【図３】 本発明の実施の一例を示す図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 本発明の実施の一例を示す図。
【図１２】 電気器具の例を示す図。
【図１３】 電気器具の例を示す図。
【図１４】 電気器具の例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/43 Ｈ０１Ｌ 29/78 ６１６Ａ 21/336 ６１７Ｋ ６１７Ｌ (72)発明者 楠山 義弘 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 4M104 BB16 BB18 CC05 DD65 FF08 FF13 5F048 AA09 AC04 BA16 BB01 BB04 BB09 BC06 BF02 BF07 BF11 BG07 5F052 AA02 AA11 AA17 AA24 BA02 BA07 BB02 BB03 BB07 DA02 DA10 DB02 DB03 DB07 EA16 FA06 FA19 JA01 5F110 AA03 AA16 BB02 BB04 CC02 DD02 DD03 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE15 EE23 EE48 FF09 FF12 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG33 GG34 GG43 GG45 GG47 HJ01 HJ04 HJ07 HJ12 HJ23 HL03 HL04 HL06 HL11 HM13 HM15 NN03 NN04 NN22 NN24 NN34 NN35 NN72 NN73 PP01 PP02 PP03 PP04 PP05 PP06 PP24 PP31 PP34 PP35 QQ04 QQ11 QQ23 QQ28 QQ30

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面上の半導体層と、前記半導体層上
    のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極
    と、を有し、前記半導体層はチャネル形成領域と、前記
    チャネル形成領域に接するＬＤＤ領域と、前記ＬＤＤ領
    域に接するソース領域またはドレイン領域を有し、前記
    ゲート電極はテーパ形状であり、前記ゲート電極は、第
    ４の電極、第５の電極および第６の電極の積層からなる
    ことを特徴とする半導体装置。
  2. 【請求項２】絶縁表面上の半導体層と、前記半導体層上
    のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極
    と、を有し、前記半導体層はチャネル形成領域と、前記
    チャネル形成領域に接し、一導電型を付与する不純物元
    素を１×１０18〜１×１０20/cm3の濃度で含むＬＤＤ領
    域と、前記ＬＤＤ領域に接し一導電型を付与する不純物
    元素を１×１０20〜１×１０21/cm3の濃度で含むソース
    領域またはドレイン領域を有し、前記ゲート電極はテー
    パ形状であり、前記ゲート電極は、第４の電極、第５の
    電極および第６の電極の積層からなることを特徴とする
    半導体装置。
  3. 【請求項３】請求項１または請求項２において、前記第
    ４の電極はタングステンまたはタングステンを主成分と
    する導電膜、前記第５の電極はアルミニウムまたはアル
    ミニウムを主成分とする導電膜、前記第６の電極はチタ
    ンまたはチタンを主成分とする導電膜からなることを特
    徴とする半導体装置。
  4. 【請求項４】請求項１または請求項２において、前記ゲ
    ート電極は、第４の電極、第５の電極および第６の電極
    からなり、前記ＬＤＤ領域は、前記第４の電極と前記ゲ
    ート絶縁膜を介して重なる領域を有することを特徴とす
    る半導体装置。
  5. 【請求項５】絶縁体上に半導体層を形成する工程と、前
    記半導体層上にゲート絶縁膜を形成する工程と、前記ゲ
    ート絶縁膜上に第１の導電膜、第２の導電膜および第３
    の導電膜を形成する工程と、前記第１の導電膜、前記第
    ２の導電膜および前記第３の導電膜をエッチングして第
    １の電極、第２の電極および第３の電極からなる第１の
    形状のゲート電極を形成する工程と、前記第１の形状の
    ゲート電極をマスクとして自己整合的に前記半導体層に
    ｎ型不純物元素を添加する工程と、前記第１の電極、前
    記第２の電極および前記第３の電極をエッチングして第
    ４の電極、第５の電極および第６の電極からなる第２の
    形状のゲート電極を形成する工程と、前記第４の電極、
    前記第５の電極および前記第６の電極をマスクとして前
    記半導体層にｎ型不純物元素を添加する工程と、を含む
    ことを特徴とする半導体装置の作製方法。
  6. 【請求項６】絶縁体上に半導体層を形成する工程と、前
    記半導体層上にゲート絶縁膜を形成する工程と、前記ゲ
    ート絶縁膜上に第１の導電膜、第２の導電膜および第３
    の導電膜を形成する工程と、前記第１の導電膜、前記第
    ２の導電膜および前記第３の導電膜をエッチングして第
    １の電極、第２の電極および第３の電極からなる第１の
    形状のゲート電極を形成する工程と、前記第１の形状の
    ゲート電極をマスクとして自己整合的に前記半導体層に
    ｎ型不純物元素を添加してｎ型不純物領域（Ａ）を形成
    する工程と、前記第１の電極、前記第２の電極および前
    記第３の電極をエッチングして第４の電極、第５の電極
    および第６の電極からなる第２の形状のゲート電極を形
    成する工程と、前記第４の電極、前記第５の電極および
    前記第６の電極をマスクとして前記半導体層にｎ型不純
    物元素を添加してｎ型不純物領域（Ｂ）を形成する工程
    と、を含むことを特徴とする半導体装置の作製方法。
  7. 【請求項７】絶縁体上に半導体層を形成する工程と、前
    記半導体層上にゲート絶縁膜を形成する工程と、前記ゲ
    ート絶縁膜上に第１の導電膜、第２の導電膜および第３
    の導電膜を形成する工程と、前記第１の導電膜、前記第
    ２の導電膜および前記第３の導電膜をエッチングして第
    １の電極、第２の電極および第３の電極からなる第１の
    形状のゲート電極を形成する工程と、前記第１の形状の
    ゲート電極をマスクとして自己整合的に前記半導体層に
    ｎ型不純物元素を添加してｎ型不純物元素を１×１０20
    〜１×１０21/cm3の濃度で含むｎ型不純物領域（Ａ）を
    形成する工程と、前記第１の電極、前記第２の電極およ
    び前記第３の電極をエッチングして第４の電極、第５の
    電極および第６の電極からなる第２の形状のゲート電極
    を形成する工程と、前記第４の電極、前記第５の電極お
    よび前記第６の電極をマスクとして前記半導体層にｎ型
    不純物元素を添加してｎ型不純物元素を１×１０17〜１
    ×１０20/cm3の濃度で含むｎ型不純物領域（Ｂ）を形成
    する工程と、を含むことを特徴とする半導体装置の作製
    方法。
  8. 【請求項８】請求項５乃至請求項７のいずれか一におい
    て、前記第１の導電膜はＷまたはＷを主成分とする導電
    膜、前記第２の導電膜はＡｌまたはＡｌを主成分とする
    導電膜および前記第３の導電膜はＴｉまたはＴｉを主成
    分とする導電膜であることを特徴とする半導体装置の作
    製方法。
  9. 【請求項９】請求項５乃至請求項７のいずれか一におい
    て、前記第４の電極および前記ゲート絶縁膜を通して前
    記半導体層に不純物元素が添加されていることを特徴と
    する半導体装置の作製方法。
  10. 【請求項１０】請求項５乃至請求項７のいずれか一にお
    いて、前記半導体層は、絶縁表面に形成された非晶質半
    導体膜にレーザを照射して形成することを特徴とする半
    導体装置の作製方法。
  11. 【請求項１１】請求項５乃至請求項７のいずれか一にお
    いて、前記半導体層は、絶縁表面に形成された非晶質半
    導体膜に、結晶化を促進する金属元素を添加して加熱処
    理して形成することを特徴とする半導体装置の作製方
    法。
  12. 【請求項１２】請求項１１において、前記金属元素は、
    鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ル
    テニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐ
    ｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金
    （Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種ま
    たは複数種の元素であることを特徴とする半導体装置の
    作製方法。
JP2001091275A 2001-03-27 2001-03-27 半導体装置およびその作製方法、電気器具 Expired - Fee Related JP4926329B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2001091275A JP4926329B2 (ja) 2001-03-27 2001-03-27 半導体装置およびその作製方法、電気器具
SG200201696A SG121710A1 (en) 2001-03-27 2002-03-25 Semiconductor device and fabrication method thereof
US10/105,282 US7238600B2 (en) 2001-03-27 2002-03-26 Semiconductor device and fabrication method thereof
US10/693,491 US7164171B2 (en) 2001-03-27 2003-10-27 Semiconductor device and fabrication method thereof
US11/743,189 US7804142B2 (en) 2001-03-27 2007-05-02 Semiconductor device and fabrication method thereof
US12/849,866 US7952152B2 (en) 2001-03-27 2010-08-04 Semiconductor device and fabrication method thereof
US13/104,140 US8207536B2 (en) 2001-03-27 2011-05-10 Semiconductor device and fabrication method thereof
US13/531,149 US8440484B2 (en) 2001-03-27 2012-06-22 Semiconductor device and fabrication method thereof
US13/890,293 US8921169B2 (en) 2001-03-27 2013-05-09 Semiconductor device and fabrication method thereof
US14/571,424 US9142574B2 (en) 2001-03-27 2014-12-16 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001091275A JP4926329B2 (ja) 2001-03-27 2001-03-27 半導体装置およびその作製方法、電気器具

Publications (3)

Publication Number Publication Date
JP2002289865A true JP2002289865A (ja) 2002-10-04
JP2002289865A5 JP2002289865A5 (ja) 2008-05-22
JP4926329B2 JP4926329B2 (ja) 2012-05-09

Family

ID=18945922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001091275A Expired - Fee Related JP4926329B2 (ja) 2001-03-27 2001-03-27 半導体装置およびその作製方法、電気器具

Country Status (3)

Country Link
US (8) US7238600B2 (ja)
JP (1) JP4926329B2 (ja)
SG (1) SG121710A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057167A (ja) * 2003-08-07 2005-03-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7612378B2 (en) 2005-03-24 2009-11-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with multiple impurity regions and image display apparatus
JP2014135495A (ja) * 2008-10-10 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015153812A (ja) * 2014-02-12 2015-08-24 豊田合成株式会社 半導体装置およびその製造方法
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW558861B (en) * 2001-06-15 2003-10-21 Semiconductor Energy Lab Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6933241B2 (en) * 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100934810B1 (ko) * 2002-12-18 2009-12-31 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP4663963B2 (ja) * 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
WO2006030937A1 (en) 2004-09-15 2006-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US20070296003A1 (en) * 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5369501B2 (ja) * 2008-06-04 2013-12-18 セイコーエプソン株式会社 半導体装置の製造方法
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5494115B2 (ja) * 2010-03-29 2014-05-14 ソニー株式会社 表示装置及び電子機器
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
CN102646592B (zh) * 2011-05-03 2014-12-03 京东方科技集团股份有限公司 薄膜场效应晶体管器件及其制备方法
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
JP2014232788A (ja) * 2013-05-29 2014-12-11 豊田合成株式会社 電極、ｍｉｓ型半導体装置および電極の製造方法
US10153302B2 (en) 2015-08-18 2018-12-11 Chunghwa Picture Tubes, Ltd. Pixel structure
CN107170807B (zh) * 2017-05-11 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345975A (ja) * 1998-06-02 1999-12-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000223714A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000223716A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001024196A (ja) * 1999-07-05 2001-01-26 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103168A (ja) 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JPH0448640A (ja) * 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
US5276347A (en) * 1991-12-18 1994-01-04 Sgs-Thomson Microelectronics, Inc. Gate overlapping LDD structure
JP3395263B2 (ja) * 1992-07-31 2003-04-07 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
DE69326419T2 (de) * 1992-12-10 2000-02-17 Sharp Kk Flache Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5953582A (en) 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP3291457B2 (ja) * 1997-10-13 2002-06-10 三洋電機株式会社 半導体装置の製造方法及び液晶表示装置の製造方法
KR100276388B1 (ko) * 1997-10-30 2001-01-15 윤종용 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6518594B1 (en) 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6545359B1 (en) 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP2001298186A (ja) 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置およびその製造方法
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4197217B2 (ja) 2000-05-08 2008-12-17 株式会社半導体エネルギー研究所 装置
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4588167B2 (ja) 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
TW501282B (en) 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG138468A1 (en) * 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345975A (ja) * 1998-06-02 1999-12-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2000223714A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000223716A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001024196A (ja) * 1999-07-05 2001-01-26 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057167A (ja) * 2003-08-07 2005-03-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7612378B2 (en) 2005-03-24 2009-11-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with multiple impurity regions and image display apparatus
JP2014135495A (ja) * 2008-10-10 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015153812A (ja) * 2014-02-12 2015-08-24 豊田合成株式会社 半導体装置およびその製造方法
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法

Also Published As

Publication number Publication date
US7164171B2 (en) 2007-01-16
US8921169B2 (en) 2014-12-30
US8207536B2 (en) 2012-06-26
US20110024757A1 (en) 2011-02-03
US7238600B2 (en) 2007-07-03
US20070194315A1 (en) 2007-08-23
US9142574B2 (en) 2015-09-22
SG121710A1 (en) 2006-05-26
US8440484B2 (en) 2013-05-14
US20020163049A1 (en) 2002-11-07
US20120264245A1 (en) 2012-10-18
US20040084699A1 (en) 2004-05-06
US7952152B2 (en) 2011-05-31
US7804142B2 (en) 2010-09-28
US20150099333A1 (en) 2015-04-09
JP4926329B2 (ja) 2012-05-09
US20110210336A1 (en) 2011-09-01
US20130252385A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
JP5393726B2 (ja) 半導体装置の作製方法
US6913956B2 (en) Semiconductor device and method of manufacturing the same
JP2002280301A (ja) 半導体装置の作製方法
JP2002329666A (ja) 半導体装置の作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
US7297579B2 (en) Semiconductor device and manufacturing method thereof
JP4176362B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP2003142402A (ja) 半導体装置の作製方法
TWI272667B (en) Semiconductor device and manufacture method thereof
JP4326734B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP2003031589A (ja) 半導体装置およびその作製方法
JP2002359193A (ja) 半導体装置の作製方法並びに半導体製造装置
JP2004072033A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees