JP2002262132A - 欠陥画素特定方法及び欠陥画素特定システム、並びに画像補正方法及び画像補正システム - Google Patents

Abstract

(57)【要約】 【課題】イメージセンサ機能を有する半導体装置を用い
て被写体を読み取る際、前記半導体装置に欠陥画素があ
ると、欠陥画素の部分の映像が目立ってしまう。 【解決手段】本発明は、複数の画像を読み取ることによ
り得た画像信号を用いて画素ごとに欠陥画素の有無を特
定し、かつ前記欠陥画素の座標を特定する。そして、欠
陥画素と隣接する画素の画像信号を用いて、前記欠陥画
素の画像信号を生成し、読み取られた被写体の画像を補
正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージセンサ機
能を有する半導体装置の欠陥画素特定方法および欠陥画
素特定システムに関する。また、イメージセンサ機能を
有する半導体装置により読み取られた画像の画像補正方
法および画像補正システムに関する。

【０００２】

【従来の技術】近年、技術の進歩とともにさまざまなセ
ンサが開発され、実用化されてきている。パソコンに紙
面上の文字・図画情報などを取り入れるために、イメー
ジセンサ機能が設けられた半導体装置が用いられるよう
になってきている。

【０００３】そのような半導体装置には、デジタルスチ
ルカメラ、スキャナ、コピー機などがある。デジタルス
チルカメラは、従来の銀塩カメラに代わるものとして用
いられており、画素が二次元に配列されたエリアセンサ
が設けられている。スキャナやコピー機などは、紙面上
の文字・図画情報を読み取るための手段として用いられ
ており、画素が一次元に配列されたラインセンサが設け
られている。

【０００４】スキャナは、読み取り方式によって、
（１）シートフィード型、（２）フラットベッド型、
（３）ペン型（ハンディ型）の３種類に大きく分類でき
る。（１）シートフィード型は、スキャナのイメージセ
ンサ部を固定し、原稿を紙送りで移動させて読み取る方
式である。（２）フラットベッド型は、原稿をガラスの
上に固定し、ガラスの下でイメージセンサ部を移動させ
て読み取る方式である。（３）ペン型（ハンディ型）
は、イメージセンサ部を原稿の上で使用者が移動させて
読み取る方式である。

【０００５】上述した３つのスキャナには、それぞれ光
学系が採用される。（２）フラットベッド型のスキャナ
は、精密に画像を読み取るため、縮小型光学系が採用さ
れる場合が多い。縮小型光学系で用いられるレンズは、
焦点距離が長いため、被写体とイメージセンサ部の距離
が長くなり、半導体装置は大型化してしまう。

【０００６】（１）シートフィード型や（３）ペン型
（ハンディ型）では、携帯して持ち運びが出来るよう
に、装置を小型化する必要がある。そのため、光学系
は、密着型光学系が採用される場合が多い。密着型光学
系は、イメージセンサ部と被写体の間に、ロッドレンズ
アレイを配置して用いられる。ロッドレンズアレイは、
分布屈折率型の棒状のレンズを複数束ねたものである。
また、ロッドレンズアレイは、１対１で結像し、焦点距
離を短くできるため、被写体とイメージセンサ部の距離
を短くすることができる。

【０００７】スキャナは、商品として購入されると、被
写体の読み取りを行う前に、使用者によりキャリブレー
ションを行うことが推奨されている。

【０００８】キャリブレーションを行う理由としては、
以下の二つがある。

【０００９】まず一つ目の理由としては、スキャナに用
いられている光源から被写体に照射される光が、均一に
照射されないことがあげられる。上述したようにスキャ
ナには、縮小型光学系やロッドレンズアレイなどのレン
ズが用いられている。スキャナに設けられている光源か
らの光は、それらのレンズを介して、被写体に照射され
る。そのため、場所によっては、被写体に照射される光
の強度が異なる場合がある。

【００１０】二つ目の理由としては、イメージセンサの
画素毎の特性のばらつきを補正するためである。ばらつ
きとは、紙面上の情報が全て同じ被写体を読み取った際
に、それぞれの画素が読み出す信号値が少しであるが異
なることを示す。画素毎にばらつきが存在していると、
同じ強度の光が光源から被写体に照射されていても、光
電変換素子から出力される信号値は異なる。多くの場合
において、画素毎の特性のばらつきは、時間によって変
化しない。

【００１１】そこで、スキャナを購入した後は、被写体
の読み取りを行う前に、キャリブレーションを行うこと
が推奨されている。実際に、販売されているスキャナに
は、該スキャナの有効読み取り範囲と同じ大きさのキャ
リブレーションシートが同封されている場合がある。キ
ャリブレーションシートは、プラスチック製で白色のシ
ートである。なお、本明細書では、キャリブレーション
シートとは、キャリブレーションに使用される際、半導
体装置の読み取り範囲が同じ明るさであるシートを示
す。好ましくは、透過性ではなく、丈夫なプラスチック
製のシートなどがよい。また、穴やくぼみなどがなく、
平面であるシートがよい。

【００１２】キャリブレーションシートを読み取った際
には、それぞれの画素毎に読み取られる情報は全て同じ
であるべきである。しかし、実際に読み取られた情報
は、上述した二つの理由により、異なる場合がある。そ
のため、スキャナなどに設けられたプログラムにおい
て、白色のシートを読み取った際の情報を記憶してお
く。そして、実際に被写体の読み取りを行う際には、そ
の情報に基づいて補正を行う。なお、一度キャリブレー
ションを行うと、その情報は保存できるため、さらにキ
ャリブレーションを行う必要はない。

【００１３】また、イメージセンサ機能を有する半導体
装置には、キャリブレーションを行うことが推奨されて
いる。キャリブレーションの方法は、半導体装置によっ
て異なっている。例えば、スキャナでは、キャリブレー
ションシートを用いてキャリブレーションを行う。しか
し、デジタルスチルカメラの場合は、キャリブレーショ
ン用のソフトが付属されている。デジタルスチルカメラ
は、レンズを介して画像を撮影するため、若干画像を歪
ませてしまう場合がある。そこでキャリブレーションを
行い、歪みを測定する。そして、レンズの歪みの補正値
を計算して、その補正値をデジタルスチルカメラのプロ
グラムに与えることで、その歪みの影響を最小限に減ら
すことができる。

【００１４】

【発明が解決しようとする課題】イメージセンサ機能を
有する半導体装置には、複数の画素を有する画素部が設
けられている。複数の画素には、光電変換素子と光電変
換素子を制御するための一つまたは複数のトランジスタ
がそれぞれ設けられている。

【００１５】光電変換素子としては、ＰＮ型のフォトダ
イオードが用いられる場合が多い。その他には、ＰＩＮ
型のフォトダイオード、アバランシェ型ダイオード、ｎ
ｐｎ埋め込み型ダイオード、ショットキー型ダイオー
ド、フォトトランジスタなどがある。その他には、Ｘ線
用のフォトコンダクタや赤外線用のセンサなどもある。
本発明の半導体装置は、全ての光電変換素子に適用する
ことができる。

【００１６】また、イメージセンサ機能を有する半導体
装置は、大まかにはＣＣＤ型とＣＭＯＳ型に分類され
る。ＣＭＯＳ型の半導体装置は、増幅用トランジスタを
搭載していないものはパッシブ型、増幅用トランジスタ
を搭載しているものはアクティブ型とよばれている。増
幅用トランジスタは、光電変換素子が読み取った被写体
の画像信号を増幅したりする機能を有する。

【００１７】アクティブ型の半導体装置は、上述した増
幅用トランジスタの他にセンサ選択用トランジスタなど
が設けられており、一画素に設けられている素子が多く
なってしまう。一画素に設けられる素子が多くなる程、
半導体装置を形成する際の歩留まりが低くなる。

【００１８】その結果、欠陥画素の全くない半導体装置
を形成することが非常に困難となり、半導体装置を形成
する際に、画素に設けられている光電変換素子、または
該光電変換素子を制御するための複数のトランジスタの
いずれか一つが正常に形成されない場合がある。このよ
うな画素は、正常に動作できないために、被写体の画像
を正しく読み取ることができない。本明細書ではそのよ
うな画素を欠陥画素とよぶ。欠陥画素を有する半導体装
置は、読み取った被写体の画像を表示する際に、欠陥画
素の存在する部分が、白色の点か黒色の点として表示さ
れてしまう場合が多い。そのため、欠陥画素の部分の映
像が目立ち、読み取られた被写体の映像が正確に表示さ
れない。

【００１９】本発明は、上記の問題を鑑みてなされたも
のであり、欠陥画素を有する半導体装置において、読み
取られた画像を表示する際に、欠陥画素の欠陥を目立た
なくさせる画像補正方法を提供するものである。

【００２０】

【課題を解決するための手段】図１を参照する。図１
（Ａ）は、一例として、光電変換素子を含む画素を設け
た半導体装置によって読み出された均一な中間調の被写
体の画像を、任意の表示装置２０７の表示部２０６によ
り表示したものである。図１（Ｂ）は、図１（Ａ）の四
角形で囲まれた部分を、拡大した図である。また、図１
（Ｂ）は、画素（ｍ、ｎ）、画素（ｍ±１、ｎ）、画素
（ｍ±１、ｎ±１）、画素（ｍ、ｎ±１）を示してお
り、画素を示す四角形の中の数字は画像信号を示してい
る。図１（Ｂ）に示すように、画素（ｍ、ｎ）と隣接す
る画素の画像信号は全て２００であるのに対し、画素
（ｍ、ｎ）の画像信号は５５である。よって、画素
（ｍ、ｎ）は、欠陥画素１０１であり、被写体の情報を
正確に読み出していない。

【００２１】そこで、本発明の欠陥画素特定方法および
画像補正方法を用いる。本発明の欠陥画素特定方法は、
前記画素ごとに前記光電変換素子により複数の画像信号
を得る第１ステップと、前記第１ステップにより得る前
記複数の画像信号の第一の差または第一の比率を前記画
素ごとに求める第２ステップと、前記画素部における前
記第一の差または前記第一の比率の最多値、または平均
値、または最大値のいずれか一つを求める第３ステップ
と、前記第２ステップにより得る前記第一の差または前
記第一の比率と、前記第３ステップにより得る前記最多
値、または前記平均値、または前記最大値のいずれか一
つとの第二の差または第二の比率を前記画素ごとに求め
て前記欠陥画素を特定する第４ステップとを含むことを
特徴とする欠陥画素特定方法である。また、本発明の画
像補正方法は、前記光電変換素子により読み取られる画
像信号が入力される第１ステップと、前記欠陥画素と隣
接する画素の画像信号の平均値を求める第２ステップ
と、前記平均値を前記欠陥画素の画像信号とする第３ス
テップと、前記光電変換素子により読み取られる画像を
表示する表示装置に前記欠陥画素の画像信号を出力する
第４ステップと、を含むことを特徴としている。

【００２２】図１（Ｃ）は、本発明の欠陥画素特定シス
テムおよび画像補正システムを有する半導体装置によっ
て読み出された被写体の画像を示す。図１（Ｄ）に示す
ように、画素（ｍ、ｎ）の画像信号は、欠陥画素と隣接
する画素の画像信号から生成され、５５から２００に修
復されている。その結果、図１（Ａ）と比較すると、欠
陥画素１０１が目立たなくなっている。

【００２３】本発明を用いることによって、欠陥画素を
有する半導体装置において、欠陥画素を目立たなくする
ことができる。また見かけ上、欠陥画素が修復されたよ
うに見せることができる。

【００２４】なお、本発明はイメージセンサ機能を有す
る全ての半導体装置に有効である。例えば、ＣＣＤ型や
ＣＭＯＳ型のイメージセンサ機能を有する半導体装置に
も本発明は有効であるし、その他のすべてのイメージセ
ンサ機能を有する半導体装置に本発明は有効である。ま
た、ラインセンサおよびエリアセンサにも本発明は有効
である。また、本発明を用いる半導体装置は、モノクロ
の画像を読み取る半導体装置でも、カラーの画像を読み
取る半導体装置でもよい。また、単結晶（ＳＯＩやバル
ク）基板上に形成された場合や薄膜トランジスタを有す
る半導体装置にも有効である。

【００２５】スキャナなどの読み取り機能のみを有する
半導体装置の場合は、任意の表示装置に画像を表示する
際に、本発明を用いると、欠陥画素が修復されたように
見せることが可能である。また、読み取り機能を有する
光電変換素子と、該光電変換素子により読み取られた画
像を表示する表示素子を一画素とするような半導体装置
にも有効である。このような半導体装置の場合は、読み
取られた被写体の情報が、表示素子により表示する際
に、本発明を用いると、欠陥画素が修復されたように見
せることが可能である。

【００２６】

【発明の実施の形態】（実施の形態１）ここで、本発明
における欠陥画素特定方法において欠陥画素の有無を特
定する手段と、前記欠陥画素の座標を特定する手段を図
２のフローチャートを用いて説明する。

【００２７】まず、半導体装置の画素部において、欠陥
画素の有無を異なる色の少なくとも２枚のキャリブレー
ションシートを画素部が読み取ることにより特定する。
ここで、本明細書で用いる色とは、一般に色相（単色光
の波長に相当）、彩度（あざやかさ即ち白みを帯びてい
ない度合）および明度（明るさ即ち光の強弱）の三要素
によって規定されたものである。また、本明細書で用い
る色とは、上述の三要素のうちのいずれか一つの要素の
み、または任意で選んだ２つの要素のみを示してもよ
い。本実施の形態では、ステップ１として、白色のキャ
リブレーションシートを読み取る。また、ステップ２と
して、黒色のキャリブレーションシートを読み取る。ス
テップ３として、ステップ１とステップ２から得られた
画像信号の値の差を求める。

【００２８】なお、図２において、説明をわかりやすく
するために、ステップ１〜ステップ３において、縦５×
横５の画素部１０３を示す。画素１０２を表す四角形の
中の数字は画像信号を示している。また、画素部１０３
の周囲に示す数字は画素１０２の座標を示している。図
２（Ａ）は、白色のキャリブレーションシートを読み取
った際の、それぞれの画素の画像信号を示している。ま
た、図２（Ｂ）は、黒色のキャリブレーションシートを
読み取った際のそれぞれの画素の画像信号を示してい
る。ここで、ステップ１から得られた画像信号の値をＳ
１（ｍ、ｎ）とする。（ｍ、ｎ）は座標を示しており、
例えば、Ｓ１（１、１）は２４５である。また、ステッ
プ２から得られた画像信号の値をＳ２（ｍ、ｎ）とす
る。例えば、Ｓ２（１、１）は５０である。なお、本実
施の形態においては、ｍ、ｎはともに整数であり、１≦
ｍ≦５、１≦ｎ≦５であるとする。

【００２９】また、本実施の形態では、ステップ１とス
テップ２に白色のキャリブレーションシートと黒色のキ
ャリブレーションシートが用いられている。その理由
は、ステップ１から得られる画像信号の値とステップ２
から得られる画像信号の値との差から欠陥画素の有無を
特定するため、得られる差が大きい方が好ましいからで
ある。しかし、本発明では、ステップ１とステップ２の
２回のキャリブレーションにより得られる同一画素での
画像信号の値に差が生ずるならば、白色のキャリブレー
ションシートと黒色のキャリブレーションシートに限定
されず、どのような色のキャリブレーションシートを行
ってもよい。

【００３０】また、本実施の形態では２枚のキャリブレ
ーションシートを読み取ることにより欠陥画素の有無を
特定したが、本発明では、異なる色の少なくとも２枚の
キャリブレーションシートを読み取ることにより欠陥画
素の有無を特定すればよいため、枚数は２枚に限定され
ない。但し、２枚以上のキャリブレーションシートを読
み取る場合は、複数枚のうちの任意の２枚のキャリブレ
ーションシートを読み取ることにより得られた画像信号
の差を複数個求めるようにするとよい。そして、得られ
た差の値により、欠陥画素を特定するとよい。

【００３１】次に、ステップ３として、それぞれの画素
のステップ１により得られた画像信号の値と、それぞれ
の画素のステップ２により得られた画像信号の値との差
を求める。図２（Ｃ）の画素１０２を表す四角形の中の
数字は、その差を示している。ここで、ステップ１とス
テップ２により得られた差の値をＳ３（ｍ、ｎ）とす
る。例えば、Ｓ３（１、１）は、１９５である。

【００３２】次にステップ４として、それぞれの画素の
画像信号の差の平均値を求める。はじめに、画素部１０
３の画素のＳ３（ｍ、ｎ）の値の和を求め、求めた和を
画素数（本実施の形態では２５）で割る。ここで、ステ
ップ４で求められる平均値はＳ４（Ａｖｅ）とする。図
２に示す画素部１０３の場合は、Ｓ４（Ａｖｅ）は１９
３．８となる。

【００３３】そしてステップ５では、ステップ４で得ら
れたＳ４（Ａｖｅ）の値１９３．８とそれぞれの画素の
値Ｓ３（ｍ、ｎ）を比べる。以下の（式１）で表される
ように、それぞれの画素の値Ｓ３（ｍ、ｎ）が、Ｓ４
（Ａｖｅ）の値１９３．８と比べて、８０％〜１２０％
以内の場合は欠陥のない画素とする。また、以下の（式
２）と（式３）で表されるように、画素１０２の差の値
が、平均値１９３．８に比べて８０％以下または１２０
％以上の場合は欠陥画素とする。

【００３４】

【式１】 ０．８＜｛Ｓ３（ｍ、ｎ）｝/｛Ｓ４（Ａｖ
ｅ）｝＜１．２

【００３５】

【式２】 ０．８＞｛Ｓ３（ｍ、ｎ）｝/｛Ｓ４（Ａｖ
ｅ）｝

【００３６】

【式３】１．２＜｛Ｓ３（ｍ、ｎ）｝/｛Ｓ４（Ａｖ
ｅ）｝

【００３７】そうすると、図２（Ａ）〜図２（Ｃ）で示
す画素部１０３の場合は、画素（２、３）は欠陥画素と
特定される。そこで、同時に欠陥画素座標メモリに、欠
陥画素の座標（２、３）が記憶される。

【００３８】なお、本実施の形態では、ステップ３にお
いて、ステップ１とステップ２より得られたそれぞれの
画素の画像信号の値の差を求めたが、本発明はこれに限
定されない。例えば、ステップ１とステップ２より得ら
れたそれぞれの画素の画像信号の値の和を求めてもよい
し、それぞれの画素の画像信号の比率、またはそれぞれ
の画像信号の積を求めてもよい。

【００３９】また、ステップ４において、平均値を計算
したが、本発明はこれに限定されず、ステップ４では最
大値を求めてもよいし、ヒストグラム上で最多値を求め
てもよい。また、Ｓ４（Ａｖｅ）の値を、使用者が自分
で入力してもよい。

【００４０】なお、本実施の形態では、ステップ５にお
いて、それぞれの画素の値Ｓ３（ｍ、ｎ）が、Ｓ４（Ａ
ｖｅ）の値に比べて８０％〜１２０％以内の画素は欠陥
のない画素をしたが、本発明はこれに限定されない。ス
テップ４で求めた値に比べて、どの程度の違いがあれば
欠陥画素とするかどうかは使用者が適宜決めることが可
能である。また、統計学に基づく公知の方法で、分散
や、標準偏差を用いて欠陥画素を特定してもよい。

【００４１】また、欠陥画素の座標を特定する手段とし
てのキャリブレーションは、半導体装置を初めて使用す
る際に行われるとよい。そして、欠陥画素の座標が一度
特定されると、半導体装置が有する欠陥画素座標メモリ
にはその座標が記憶されることになる。そのため、再度
キャリブレーションを行う必要はない。そして欠陥画素
の座標が欠陥画素座標メモリに記憶されている場合は、
図２および図３に示すフローチャートにおいて、Ａで示
す箇所から始めて、キャリブレーションは行わず、被写
体の画像の読み取りから始めればよい。

【００４２】（実施の形態２）本実施の形態では、欠陥
画素の画像信号を生成する手段を図３を用いて説明す
る。

【００４３】図３を参照する。欠陥画素１０１の座標が
特定され、欠陥画素座標メモリに座標が記憶されると、
その欠陥画素１０１の画像信号は、欠陥画素と隣接して
いる画素の画像信号から生成される。

【００４４】図３（Ａ）は、半導体装置がモノクロで被
写体の情報を読み取り、該被写体の画像をモノクロで表
示する場合を示している。欠陥画素１０１の座標を
（ｍ、ｎ）とすると、欠陥画素１０１に隣接している画
素（ｍ、ｎ±１）、画素（ｍ±１、ｎ±１）、画素（ｍ
±１、ｎ）のあわせて８個の画素における画像信号から
欠陥画素の画像信号を生成する。より詳細には、欠陥画
素１０１に隣接している画素（ｍ、ｎ±１）、画素（ｍ
±１、ｎ±１）、画素（ｍ±１、ｎ）の画像信号の平均
値を求めて、該平均値を欠陥画素１０１の画像信号とす
る。

【００４５】なお、図３（Ａ）では、画素（ｍ、ｎ±
１）、画素（ｍ±１、ｎ±１）、画素（ｍ±１、ｎ）の
あわせて８個の画素から欠陥画素１０１（ｍ、ｎ）の画
像信号を生成したが、本発明はこれに限定されない。例
えば、上述した８個の画素に、画素（ｍ±２、ｎ±２）
を加えて、合わせて１２個の画素の画像信号の平均値を
とってもよい。また、欠陥画素１０１の両隣にある画素
（ｍ±１、ｎ）の２個の画素の平均値、あるいは欠陥画
素１０１の上下にある画素（ｍ、ｎ±１）の平均値をと
るようにしてもよい。また、欠陥画素１０１の画像信号
を、欠陥画素１０１に隣接する画素（ｍ、ｎ±１）、画
素（ｍ±１、ｎ±１）、画素（ｍ±１、ｎ）の８個の画
素の内の任意の１個の画素の画像信号と同じにしてもよ
い。すなわち、欠陥画素に隣接するどこの画素の画像信
号の平均値を欠陥画素の画像信号とするかは使用者が適
宜決めることができる。

【００４６】また、欠陥画素が画素配列の端にある場合
は、欠陥画素に隣接する画素の画像信号のみを用いて、
欠陥画素の画像信号を生成してもよい。また、半導体装
置が第一の欠陥画素と第二の欠陥画素を有しており、第
一の欠陥画素と第二の欠陥画素が隣接している場合は、
第一の欠陥画素に隣接している画素の内、第二の欠陥画
素を除いた画素の画像信号から第一の欠陥画素の画像信
号を生成してもよい。

【００４７】図３（Ｂ）は、半導体装置がカラーで被写
体の情報を読み取り、該被写体の画像をカラーで表示す
る場合を示している。被写体の画像をカラーで読み取る
方法としては、大まかに二つの方法がある。一つ目の方
法は、それぞれの画素に一つの光電変換素子を設け、光
源を赤（Ｒ）と緑（Ｇ）と青（Ｂ）の三回それぞれ切り
替えて、被写体を三回読み取る方法である。二つ目の方
法は、画素に赤（Ｒ）と緑（Ｇ）と青（Ｂ）のカラーフ
ィルタを設け、光源を白色光にして、被写体を１回読み
取る方法である。また、画素にカラーフィルタを設ける
場合は、１つの画素に１色のカラーフィルタを設け、隣
接する画素から異なる色の情報を得る場合と、１つの画
素を３つの副画素に分けて、赤（Ｒ）と緑（Ｇ）と青
（Ｂ）のカラーフィルタを設ける場合とがある。本実施
の形態では、後者の場合について述べる。

【００４８】１０２は画素を示し、副画素Ｒ（ｍ、ｎ）
と、副画素Ｇ（ｍ、ｎ）と、副画素Ｂ（ｍ、ｎ）を有す
る。欠陥副画素３０１の座標を（ｍ、ｎ）とすると、欠
陥副画素３０１の周囲の副画素Ｇ（ｍ、ｎ±１）、副画
素Ｇ（ｍ±１、ｎ±１）、副画素Ｇ（ｍ±１、ｎ）のあ
わせて８個の副画素における画像信号から欠陥副画素の
画像信号を生成する。より詳細には、欠陥副画素３０１
の周囲の副画素Ｇ（ｍ、ｎ±１）、副画素Ｇ（ｍ±１、
ｎ±１）、副画素Ｇ（ｍ±１、ｎ）の画像信号の平均値
を求めて、該平均値を欠陥副画素３０１の画像信号とす
る。

【００４９】なお、図３（Ｂ）では、副画素Ｇ（ｍ、ｎ
±１）、副画素Ｇ（ｍ±１、ｎ±１）、副画素Ｇ（ｍ±
１、ｎ）のあわせて８個の画素から欠陥副画素３０１
（ｍ、ｎ）の画像信号を生成したが、本発明はこれに限
定されない。例えば、上述した８個の画素に、画素Ｇ
（ｍ±２、ｎ±２）を加えて、合わせて１２個の画素の
画像信号の平均値をとってもよい。また、副画素Ｇ（ｍ
±１、ｎ）の２個の画素の平均値をとるようにしてもよ
い。すなわち、欠陥画素に隣接するどこの画素の画像信
号の平均値を欠陥画素の画像信号とするかは使用者が適
宜決めることができる。なお、本発明を用いた被写体の
画像の修復は、一旦、被写体の全画面分のデータを読み
取ってから行ってもよい。また、一行ずつまたは一画素
ずつ被写体の情報を読み取りながら、被写体の画像を読
み取った箇所の、被写体の画像を修復してもよい。

【００５０】なお、本発明は、実施の形態１と自由に組
み合わせることが可能である。

【００５１】（実施の形態３）本実施の形態では、光電
変換素子を有する画素が複数設けられた画素部と、該画
素部により読み取られた被写体の画像を表示する表示装
置との関係について図４を用いて説明する。

【００５２】図４で示す画素部２００には、読み取り機
能を有する光電変換素子が設けられている。画素部２０
０により読み取られた被写体の情報は、欠陥画素修復シ
ステムに出力される。なお本実施の形態では、欠陥画素
特定システムと画像補正システムとを会わせて欠陥画素
修復システムとよぶ。

【００５３】欠陥画素修復システムはＣＰＵ２０２と、
画像信号修復回路２０３と、欠陥画素座標メモリ２０４
とを有している。また、本発明の欠陥画素修復システム
は、キャリブレーションにより、画素部において欠陥画
素の有無を特定し、かつ前記欠陥画素の座標を特定する
手段を有する。また、欠陥画素の画像信号を、欠陥画素
に隣接する画素の画像信号から生成する手段を有するこ
とを特徴とする。

【００５４】欠陥画素座標メモリ２０４は、欠陥画素の
座標が特定されると、該欠陥画素の座標が記憶される。
また、画像信号修復回路２０３では、該欠陥画素に隣接
する画素の画像信号から欠陥画素の画像信号を生成す
る。より詳細には、欠陥画素に隣接している画素の画像
信号の平均値を求めて、該平均値を欠陥画素の画像信号
とする。

【００５５】コントロール回路２０５は、欠陥画素修復
システムにより生成された欠陥画素の画像信号および欠
陥画素以外の画像信号を、表示部２０６に出力する。そ
して、表示部２０６では、画素部２００で読み取られた
被写体の画像を表示する。

【００５６】なお、本発明はイメージセンサ機能を有す
る全ての半導体装置に有効である。例えば、ＣＣＤ型や
ＣＭＯＳ型のイメージセンサ機能を有する半導体装置に
も本発明は有効であるし、その他のすべてのイメージセ
ンサ機能を有する半導体装置に本発明は有効である。ま
た、ラインセンサおよびエリアセンサにも本発明は有効
である。また、本発明を用いる半導体装置は、モノクロ
の画像を読み取る半導体装置でも、カラーの画像を読み
取る半導体装置でもよい。また、単結晶（ＳＯＩやバル
ク）基板上に形成された場合や薄膜トランジスタを有す
る半導体装置にも有効である。

【００５７】スキャナなどの読み取り機能のみを有する
半導体装置の場合は、任意の表示装置に画像を表示する
際に、本発明を用いると、欠陥画素が修復されたように
見せることが可能である。例えば、スキャナで読み取っ
た被写体の情報を、任意のディスプレイに表示する場合
においては、図４で示す画素部２００と表示部２０６が
異なっている。

【００５８】また、光電変換素子と発光素子を一画素と
する半導体装置の場合は、被写体の情報の読み取りと、
該被写体の表示を同じ画素で行う。このような半導体装
置は、図４で示す画素部２００と表示部２０６が同じで
ある。

【００５９】なお、本発明は、実施の形態１、２と自由
に組み合わせることが可能である。

【００６０】

【実施例】（実施例１）本実施例では、本発明を適用す
ることが可能な半導体装置の一例を説明する。

【００６１】図５は、パッシブ型の半導体装置の画素部
の回路図を示す。画素部１０３はセンサ選択信号線（Ｓ
Ｇ１〜ＳＧｙ）、センサ用信号出力線（ＳＳ１〜ＳＳ
ｘ）、センサ用電源線（ＶＢ1〜ＶＢｘ）を有してい
る。

【００６２】画素部１０３は複数の画素１０２を有して
いる。画素１０２は、フォトダイオード１１１と、セン
サ選択用トランジスタ１１２と、センサ選択信号線（Ｓ
Ｇ１〜ＳＧｙ）のいずれか１つと、センサ用信号出力線
（ＳＳ１〜ＳＳｘ）のいずれか１つを有している。

【００６３】フォトダイオード１１１のＰチャネル側端
子は電源基準線１２１に接続されている。センサ選択用
トランジスタ１１２のソース領域またはドレイン領域に
は、一方にはフォトダイオード１１１のＮチャネル側端
子が接続されており、もう一方にはセンサ用信号出力線
（ＳＳ１〜ＳＳｘ）が接続されている。センサ選択用ト
ランジスタ１１２のゲート電極には、センサ選択信号線
（ＳＧ１〜ＳＧｙ）が接続されている。

【００６４】なお、本実施例は、実施の形態と自由に組
み合わせることが可能である。 （実施例２）本実施例では、実施例１とは異なる半導体
装置の例について説明する。

【００６５】図６は、アクティブ型の半導体装置の画素
部の回路図を示す。画素部１０３はセンサ選択信号線
（ＳＧ１〜ＳＧｙ）、センサリセット信号線（ＳＲ１〜
ＳＲｙ）、センサ用信号出力線（ＳＳ１〜ＳＳｘ）、セ
ンサ用電源線（ＶＢ1〜ＶＢｘ）を有している。

【００６６】画素部１０３は複数の画素１０２を有して
いる。画素１０２は、フォトダイオード１１１と、セン
サ選択用トランジスタ１１２と、増幅用トランジスタ１
１３と、センサリセット用トランジスタ１１４と、セン
サ選択信号線（ＳＧ１〜ＳＧｙ）のいずれか１つと、セ
ンサリセット信号線（ＳＲ１〜ＳＲｙ）のいずれか１つ
と、センサ用信号出力線（ＳＳ１〜ＳＳｘ）のいずれか
１つと、センサ用電源線（ＶＢ1〜ＶＢｘ）のいずれか
１つを有している。

【００６７】フォトダイオード１１１のＰチャネル側端
子は電源基準線１２１に接続され、Ｎチャネル側端子
は、増幅用トランジスタ１１３のゲート電極に接続され
ている。

【００６８】増幅用トランジスタ１１３のドレイン領域
とソース領域は、一方はセンサ用電源線（ＶＢ1〜ＶＢ
ｘ）に接続されており、もう一方はセンサ選択用トラン
ジスタ１１２のドレイン領域に接続されている。増幅用
トランジスタ１１３は、バイアス用トランジスタ１２０
とソースフォロワ回路を形成する。そのため、増幅用ト
ランジスタ１１３とバイアス用トランジスタ１２０の極
性は同じである方がよい。

【００６９】センサ選択用トランジスタ１１２のゲート
電極には、センサ選択信号線（ＳＧ１〜ＳＧｙ）が接続
され、センサ選択用トランジスタ１１２のソース領域に
は、センサ用信号出力線（ＳＳ１〜ＳＳｘ）が接続され
ている。

【００７０】センサリセット用トランジスタ１１４のゲ
ート電極は、センサリセット信号線（ＳＲ１〜ＳＲｙ）
に接続されている。センサリセット用トランジスタ１１
４のソース領域とドレイン領域は、一方はセンサ用電源
線（ＶＢ1〜ＶＢｘ）に接続されており、もう一方は増
幅用トランジスタ１１１のゲート電極に接続されてい
る。

【００７１】バイアス用トランジスタ１２０のソース領
域およびドレイン領域は、一方はセンサ用信号出力線
（ＳＳ１〜ＳＳｘ）に接続されており、もう一方は電源
線１２２に接続されている。またバイアス用トランジス
タ１２０のゲート電極は、バイアス用信号線（ＢＳ）に
接続されている。

【００７２】実施例１および実施例２では、ＭＯＳ型の
半導体装置について説明したが、本発明は、ＣＣＤ型の
半導体装置にも適用することができる。なお、本実施例
は、実施の形態および実施例１と自由に組み合わせるこ
とが可能である。

【００７３】（実施例３）本実施例では、実施例１およ
び実施例２とは異なる例について説明する。発光素子と
光電変換素子を一画素中に用いた半導体装置について、
図７および図８を用いて説明する。

【００７４】画素部１０３はソース信号線（Ｓ１〜Ｓ
ｘ）、電源供給線（Ｖ１〜Ｖｘ）、選択信号線（ＥＧ１
〜ＥＧｙ）、リセット信号線（ＥＲ１〜ＥＲｙ）、セン
サ選択信号線（ＳＧ１〜ＳＧｙ）、センサリセット信号
線（ＳＲ１〜ＳＲｙ）、センサ用信号出力線（ＳＳ１〜
ＳＳｘ）、センサ用電源線（ＶＢ1〜ＶＢｘ）を有して
いる。

【００７５】画素部１０３は複数の画素１０２を有して
いる。画素１０２は、ソース信号線（Ｓ１〜Ｓｘ）のい
ずれか１つと、電源供給線（Ｖ１〜Ｖｘ）のいずれか１
つと、選択信号線（ＥＧ１〜ＥＧｙ）のいずれか１つ
と、リセット信号線（ＥＲ１〜ＥＲｙ）のいずれか１つ
と、センサ選択信号線（ＳＧ１〜ＳＧｙ）のいずれか１
つと、センサリセット信号線（ＳＲ１〜ＳＲｙ）のいず
れか１つと、センサ用信号出力線（ＳＳ１〜ＳＳｘ）の
いずれか１つと、センサ用電源線（ＶＢ1〜ＶＢｘ）の
いずれか１つを有している。また、画素１０２は、選択
用トランジスタ１１６と、駆動用トランジスタ１１９
と、リセット用トランジスタ１１７と、センサ選択用ト
ランジスタ１１２と、増幅用トランジスタ１１３と、セ
ンサリセット用トランジスタ１１４とを有している。

【００７６】バイアス用トランジスタ１２０のソース領
域およびドレイン領域は、一方はセンサ用信号出力線
（ＳＳ１〜ＳＳｘ）に接続されており、もう一方は電源
線１２２に接続されている。またバイアス用トランジス
タ１２０のゲート電極は、バイアス用信号線（ＢＳ）に
接続されている。

【００７７】図８には、図７で示した画素部におけるｉ
行目ｊ列目の画素（ｉ、ｊ）を示す。

【００７８】フォトダイオード１１１は、ｎチャネル型
端子、ｐチャネル型端子、およびｎチャネル型端子とｐ
チャネル型端子の間に設けられている光電変換層を有し
ている。ｐチャネル型端子、ｎチャネル型端子の一方
は、電源基準線１２１に接続されており、もう一方は増
幅用トランジスタ１１３のゲート電極に接続されてい
る。

【００７９】センサ選択用トランジスタ１１２のゲート
電極はセンサ選択信号線（ＳＧｊ）に接続されている。
そしてセンサ選択用トランジスタ１１２のソース領域と
ドレイン領域は、一方は増幅用トランジスタ１１３のソ
ース領域に接続されており、もう一方はセンサ用信号出
力線（ＳＳｉ）に接続されている。センサ選択用トラン
ジスタ１１２は、フォトダイオード１１１の信号を出力
するときのスイッチング素子として機能するトランジス
タである。

【００８０】増幅用トランジスタ１１３のドレイン領域
はセンサ用電源線（ＶＢｉ）に接続されている。そして
増幅用トランジスタ１１３のソース領域はセンサ選択用
トランジスタ１１２のソース領域又はドレイン領域に接
続されている。増幅用トランジスタ１１３は、バイアス
用トランジスタ１２０とソースフォロワ回路を形成す
る。そのため、増幅用トランジスタ１１３とバイアス用
トランジスタ１２０の極性は同じである方がよい。

【００８１】センサリセット用トランジスタ１１４のゲ
ート電極は、センサリセット信号線（ＳＲj）に接続さ
れている。センサリセット用トランジスタ１１４のソー
ス領域とドレイン領域は、一方はセンサ用電源線（ＶＢ
ｉ）に接続されており、もう一方は、フォトダイオード
１１１及び増幅用トランジスタ１１３のゲート電極に接
続されている。センサリセット用トランジスタ１１４
は、フォトダイオード１１１を初期化するための素子と
して機能するトランジスタである。

【００８２】発光素子１１５は陽極と陰極と、陽極と陰
極との間に設けられた有機化合物層とからなる。陽極が
駆動用トランジスタ１１６のソース領域またはドレイン
領域と接続している場合、陽極が画素電極となり、また
陰極が対向電極となる。逆に陰極が駆動用トランジスタ
１１６のソース領域またはドレイン領域と接続している
場合、陰極が画素電極となり、陽極が対向電極となる。

【００８３】選択用トランジスタ１１６のゲート電極は
選択信号線（ＥＧｊ）に接続されている。そして選択用
トランジスタ１１６のソース領域とドレイン領域は、一
方がソース信号線（Ｓｉ）に、もう一方が駆動用トラン
ジスタ１１６のゲート電極に接続されている。選択用ト
ランジスタ１１６は、画素（ｉ、ｊ）に信号を書き込む
ときのスイッチング素子として機能するトランジスタで
ある。

【００８４】駆動用トランジスタ１１６のソース領域と
ドレイン領域は、一方が電源供給線（Ｖｉ）に、もう一
方が発光素子１１５に接続されている。コンデンサ１１
８は駆動用トランジスタ１１６のゲート電極と電源供給
線（Ｖｉ）に接続して設けられている。駆動用トランジ
スタ１１６は、発光素子１１５に供給する電流を制御す
るための素子（電流制御素子）として機能するトランジ
スタである。

【００８５】リセット用トランジスタ１１７のソース領
域とドレイン領域は、一方は電源供給線（Ｖｉ）に接続
され、もう一方は駆動用トランジスタ１１６のゲート電
極に接続されている。リセット用トランジスタ１１７の
ゲート電極は、リセット信号線（ＥＲj）に接続されて
いる。リセット用トランジスタ１１７は、画素（ｉ、
ｊ）に書き込まれた信号を消去（リセット）するための
素子として機能するトランジスタである。

【００８６】本実施例の半導体装置は、光電変換素子と
発光素子のそれぞれを制御するための複数のトランジス
タが設けられている。光電変換素子により読み取られた
被写体の情報は、同じ画素に設けられた発光素子により
表示される。

【００８７】読み取る機能を有する光電変換素子、およ
び該光電変換素子を制御するトランジスタに欠陥が存在
する画素を本明細書では欠陥画素をよぶが、同じ画素に
設けられている発光素子、および該発光素子を制御する
トランジスタに欠陥が無ければ、本発明を適用すること
が可能である。

【００８８】なお、本実施例は、実施の形態および実施
例１、２と自由に組み合わせることが可能である。

【００８９】（実施例４）本実施例では、実施例２で説
明したアクティブ型のＣＭＯＳセンサの半導体装置の基
本的な動作について説明する。図１６には、図６で示し
た画素部１０３におけるｉ行目ｊ列目の画素（ｉ、ｊ）
を示す。

【００９０】まず、センサリセット用トランジスタ１１
４を導通状態にする。センサリセット用トランジスタ１
１４を導通状態にすると、光電変換素子１１１のｐチャ
ネル型端子が電源基準線１２１に接続された状態にな
り、かつ、光電変換素子１１１のｎチャネル型端子がセ
ンサ用電源線（ＶＢｉ）に電気的に接続された状態とな
る。この際、電源基準線１２１の電位は基準電位０Ｖで
あり、センサ用電源線（ＶＢｉ）の電位は電源電位Ｖｄ
ｄである。そのため、光電変換素子１１１には、逆バイ
アス電圧が与えられる。なお、本明細書では、光電変換
素子１１１のｎチャネル型端子の電位が、センサ用電源
線（ＶＢｉ）の電位まで充電される動作をリセットと呼
ぶことにする。

【００９１】次に、センサリセット用トランジスタ１１
４を非導通状態にする。センサリセット用トランジスタ
１１４を非導通状態にすると、光電変換素子１１１に光
が照射されていた場合は、光電変換により、光電変換素
子１１１に電荷が発生する。そのため、時間が経過する
に従って、センサ用電源線（ＶＢｉ）の電位と同じ電位
が充電されていた光電変換素子１１１のｎチャネル型端
子の電位は、徐々に低くなってしまう。

【００９２】次に、ある一定時間経過した後、センサ選
択用トランジスタ１１２を導通状態にする。センサ選択
用トランジスタ１１２を導通状態にすると、光電変換素
子１１１のｎチャネル型端子の電位が増幅用トランジス
タ１１３を通って、センサ信号出力線（ＳＳｉ）へ出力
される。

【００９３】但し、センサ信号出力線（ＳＳｉ）に光電
変換素子１１１のｎチャネル型端子の電位が出力されて
いる状態において、バイアス信号線（ＢＳ）には、電位
が与えられている。つまり、バイアス用トランジスタ１
２０には、電流が流れるようになっているため、増幅用
トランジスタ１１３とバイアス用トランジスタ１２０
は、ソースフォロワ回路として機能している。

【００９４】図１６では、光電変換素子１１１のｐチャ
ネル型端子が接続されている配線、つまり、電源基準線
１２１は、光電変換素子側電源線と呼ぶこともできる。
また、光電変換素子側電源線の電位は、光電変換素子１
１１の向きによって変わる。図１６では、光電変換素子
側電源線には、光電変換素子１１１のｐチャネル型端子
が接続されており、その電位は基準電位０Ｖである。そ
のため、図１６では、光電変換素子側電源線を電源基準
線と呼んでいる。

【００９５】同様に、図１６では、センサリセット用ト
ランジスタ１１４が接続されている配線、つまり、セン
サ用電源線（ＶＢｉ）は、リセット側電源線と呼ぶこと
もできる。リセット側電源線の電位は、光電変換素子１
１１の向きによって変わる。図１６では、リセット側電
源線には、センサリセット用トランジスタ１１４を介し
て、光電変換素子１１１のｎチャネル側端子が接続され
ており、その電位は電源電位Ｖｄｄである。そのため、
図１６では、リセット側電源線を電源線と呼んでいる。

【００９６】なお、光電変換素子１１１をリセットする
動作は、光電変換素子１１１に逆バイアス電圧が与えら
れる動作と同じである。よって、光電変換素子１１１の
向きによって、光電変換素子側電源線とリセット側電源
線の電位の大小関係は変化する。

【００９７】次に、図１７に基本的なソースフォロワ回
路の例を示す。図１７では、ｎチャネル型トランジスタ
を用いた場合について示すが、ｐチャネル型トランジス
タを用いてソースフォロワ回路を構成することも出来
る。

【００９８】増幅側電源線１３０には、電源電位Ｖｄｄ
が与えられており、電源線１２２には、基準電位０Ｖが
与えられている。増幅用トランジスタ１１３のドレイン
領域は増幅側電源線１３０に接続され、増幅用トランジ
スタ１１３のソース領域はバイアス用トランジスタ１２
０のドレイン領域に接続されている。バイアス用トラン
ジスタ１２０のソース領域は、電源線１２２に接続され
ている。

【００９９】バイアス用トランジスタ１２０のゲート電
極には、バイアス電位Ｖｂが与えられ、バイアス用トラ
ンジスタ１２０には、バイアス電流Ｉｂが流れている。
バイアス用トランジスタ１２０は、定電流源として動作
する。

【０１００】図１７において、増幅用トランジスタ１１
３のゲート電極が、入力端子１３１である。よって、増
幅用トランジスタ１１３のゲート電極には、入力電位Ｖ
ｉｎが加えられる。また、増幅用トランジスタ１１３の
ソース領域が出力端子１３２である。よって、増幅用ト
ランジスタ１１３のソース領域の電位が、出力電位Ｖｏ
ｕｔとなる。この際、ソースフォロワ回路の電位の入出
力関係は、Ｖｏｕｔ＝Ｖｉｎ−Ｖｂとなる。

【０１０１】なお、図１７においては、センサ選択用ト
ランジスタ１１２は、導通状態であることを想定し、省
略されている。また光電変換素子１１１のｎチャネル型
端子の電位は、入力電位Ｖｉｎ（増幅用トランジスタ１
１３のゲート電位、つまり入力端子１３１の電位）に対
応する。センサ信号出力線（ＳＳｉ）の電位は、出力電
位Ｖｏｕｔ（増幅用トランジスタ１１３のソース電位、
つまり出力端子１３２の電位）に対応する。センサ用電
源線（ＶＢｉ）は、増幅側電源線１３０に対応する。

【０１０２】従って、図１６において、光電変換素子１
１１のｎチャネル型端子の電位をＶｐｄとし、バイアス
信号線（ＢＳ）の電位、つまり、バイアス電位をＶｂと
し、センサ信号出力線（ＳＳｉ）の電位をＶｏｕｔとす
る。また、電源基準線１２１と電源線１２２の電位を０
Ｖとすると、Ｖｏｕｔ＝Ｖｐｄ−Ｖｂとなる。よって、
光電変換素子１１１のｎチャネル型端子の電位Ｖｐｄが
変化すると、Ｖｏｕｔも変化することになり、Ｖｐｄの
変化を信号として出力する。よって、光電変換素子１１
１は、光強度を読み取ることが出来る。

【０１０３】次に、画素１０２での信号のタイミングチ
ャートを図１８に示す。

【０１０４】始めに、センサリセット信号線（ＳＲ１〜
ＳＲｙ）を制御し、センサリセット用トランジスタ１１
４を導通状態にする。

【０１０５】次に、光電変換素子１１１のｎチャネル型
端子の電位は、センサ用電源線（ＶＢｉ）の電位である
電源電位Ｖｄｄにまで充電される。すなわち、画素１０
２がリセットされる。それから、センサリセット信号線
（ＳＲ１〜ＳＲｙ）を制御し、センサリセット用トラン
ジスタ１１４を非導通状態にする。

【０１０６】その後、光電変換素子１１１に光が照射さ
れていると、光強度に応じた電荷が光電変換素子１１１
に発生する。そして、リセットにより充電された電荷
が、徐々に放電され、光電変換素子１１１のｎチャネル
型端子の電位が低くなってくる。

【０１０７】図１６に示すように、光電変換素子１１１
に明るい光が照射されている場合は、放電される量が多
いため、光電変換素子１１１のｎチャネル型端子の電位
は低くなる。光電変換素子１１１に暗い光が照射されて
いる場合は、放電される量が少なく、光電変換素子１１
１のｎチャネル型端子の電位は、明るい光が照射されて
いる場合に比べると、あまり低くならない。

【０１０８】そして、ある時点において、センサ選択用
トランジスタ１１２を導通状態にして、光電変換素子１
１１のｎチャネル型端子の電位を信号として読み出す。
この信号は、光電変換素子１１１に照射された光の強度
に比例している。そして、再びセンサリセット用トラン
ジスタ１１４を導通状態にして光電変換素子１１１をリ
セットし、上述の動作を繰り返していく。

【０１０９】但し、非常に明るい光が照射された場合
は、光電変換素子１１１の電荷の放電される量が非常に
多いため、光電変換素子１１１のｎチャネル型端子の電
位は、非常に低下してしまう。しかし、光電変換素子１
１１のｎチャネル型端子の電位は、光電変換素子１１１
のｐチャネル型端子、つまり電源基準線１２１の電位よ
り低くなることはない。

【０１１０】また、非常に明るい光が照射された場合
は、光電変換素子１１１のｎチャネル型端子の電位が低
くなってくるが、その電位が電源基準線１２１の電位ま
で低くなると、電位は変化しなくなる。このような状況
を飽和と呼ぶ。飽和すると、光電変換素子１１１のｎチ
ャネル型端子の電位が変化しなくなってしまうため、正
しい光強度に応じた信号を出力できない。よって、正常
に動作させるためには、光電変換素子１１１が飽和しな
いようにして、動作させる必要がある。

【０１１１】また、画素１０２がリセットされてから、
信号を出力する時までの期間は、蓄積時間と呼ばれる。
蓄積時間とは、イメージセンサの受光部に光を照射し、
信号を蓄積している時間のことであり、露光時間ともよ
ばれる。蓄積時間において、光電変換素子１１１は、光
電変換素子１１１に照射された光によって生成される電
荷を蓄積している。

【０１１２】よって、蓄積時間が異なると、たとえ同じ
光強度であっても、光によって生成される電荷の総量が
異なるため、信号値も異なってしまう。例えば、強い光
が光電変換素子１１１に照射された場合は、短い蓄積時
間で飽和してしまう。また、弱い光が光電変換素子１１
１に照射された場合であっても、蓄積時間が長いと、い
ずれは飽和状態に達する。つまり、信号は、光電変換素
子１１１に照射される光の強さと蓄積時間との積によっ
て決定する。

【０１１３】なお、本実施例は、実施の形態および実施
例１乃至実施例３と自由に組み合わせることが可能であ
る。

【０１１４】（実施例５）本実施例では、半導体装置に
黒色のキャリブレーションシートを読み取らせる動作と
同様の動作をさせる半導体装置の駆動方法について説明
する。

【０１１５】本実施例では、アクティブ型のＣＭＯＳセ
ンサの半導体装置において、センサリセット用トランジ
スタ１１４にリセット信号が印可された際に、光電変換
素子１１１のｎチャネル型端子の電位を読み出すことに
する。

【０１１６】センサリセット用トランジスタ１１４にリ
セット信号が印可された際に、読み出される光電変換素
子１１１のｎチャネル型端子の電位は、黒色のキャリブ
レーションシートの読み取りを行って、読み出される光
電変換素子１１１の電位とほぼ同じである。つまり、セ
ンサリセット用トランジスタ１１４にリセット信号が印
可された際に、光電変換素子１１１のｎチャネル型端子
の電位を読み出す動作は、黒色のキャリブレーションシ
ートを読み取る動作と同じ動作をしていることになる。
その理由を以下に述べる。

【０１１７】黒色のキャリブレーションシートの読み取
りを行った際、光電変換素子１１１に照射される光はほ
とんどない。つまり、光電変換素子１１１では、光電変
換はほとんど行われず、光電変換素子１１１には、電荷
は蓄積されない。そのため、黒のキャリブレーションシ
ートの読み取りを行った際、光電変換素子１１１のｎチ
ャネル型端子の電位はセンサ用電源線（ＶＢ１〜ＶＢ
ｘ）の電位とほぼ同じ値となる。

【０１１８】一方、センサリセット用トランジスタ１１
４にリセット信号を印可した際にも、光電変換素子１１
１のｎチャネル型端子の電位は、センサ用電源線（ＶＢ
１〜ＶＢｘ）とほぼ同じ値にまで充電される。

【０１１９】つまり、センサリセット用トランジスタ１
１４にリセット信号を印可された際に、読み出される光
電変換素子１１１の電位は、黒色のキャリブレーション
シートの読み取りを行って、読み出される光電変換素子
１１１の電位と、ほぼ同じ電位であることが分かる。

【０１２０】なお、本実施例では、リセット信号を印可
した際に読み取る被写体は、キャリブレーションシート
を用いる必要はなく、どのような被写体でもよい。

【０１２１】なお、イメージセンサ機能を有する半導体
装置には、実際に被写体を読み取る際、リセット信号を
印可した際の光電変換素子１１１の信号を読み取ってい
る半導体装置がある。そのような半導体装置の場合は、
リセット信号を印可した際の光電変換素子１１１の信号
を用いればよい。

【０１２２】以上は、アクティブ型のＣＭＯＳセンサの
半導体装置について述べたが、以下にパッシブ型のＣＭ
ＯＳセンサの半導体装置について述べる。

【０１２３】パッシブ型の半導体装置の場合には、図１
９に示すように選択信号が印可された際に、光電変換素
子１１１に蓄積された電荷を読み出す。そして、すぐに
光電変換素子１１１の電位は、センサ用電源線（ＶＢ１
〜ＶＢｘ）の電位にまで充電される。

【０１２４】本実施例では、光電変換素子１１１の電位
が、センサ用電源線（ＶＢ１〜ＶＢｘ）の電位にまで充
電された際に、光電変換素子１１１に蓄積された電荷を
読み出すことにする。そのためには、選択信号を印可し
た後、すぐに選択信号を再び印可して、蓄積時間を短く
して、光電変換素子１１１の電位が、センサ用電源線
（ＶＢ１〜ＶＢｘ）の電位にまで充電された際の光電変
換素子１１１の電位を読み出してもよい。また、選択信
号を印可する時間を長くし、光電変換素子の電位がセン
サ用電源線（ＶＢ１〜ＶＢｘ）の電位にまで充電された
際の、光電変換素子１１１の電位を読み出してもよい。
このように蓄積時間を短くした場合の信号を読み出せば
よい。

【０１２５】以上は、ＭＯＳ型の半導体装置について説
明したが、本実施例は、ＣＣＤ型の半導体装置など、イ
メージセンサ機能を有する全ての半導体装置に適用する
ことができる。

【０１２６】なお、本実施例の駆動方法は、本明細書の
実施の形態で説明した図２のステップ２に相当する。つ
まり、白色のキャリブレーションを行うステップ１と、
本実施例を組み合わせれば、欠陥画素の有無を特定し、
かつ欠陥画素の座標を特定することができる。

【０１２７】また、本実施例は、実施の形態および実施
例１乃至実施例４と自由に組み合わせることが可能であ
る。

【０１２８】（実施例６）本実施例では、半導体装置に
白色のキャリブレーションシートを読み取らせる動作と
同様の動作をさせる半導体装置の駆動方法について説明
する。

【０１２９】本実施例では、光電変換素子１１１の蓄積
時間を長くすることにより、白色のキャリブレーション
シートを読み取らせる動作と同じ動作をする半導体装置
の駆動方法について説明する。以下に本発明が適用され
る具体的な光電変換素子１１１の蓄積時間の長さを説明
する。

【０１３０】光電変換素子１１１に流れる暗電流をＩｄ
とおく。暗電流Ｉｄとは、光電変換素子１１１に光が照
射されていない状態においても、光電変換素子１１１に
流れてしまう電流のことである。そして、光電変換素子
１１１の容量をＣとし、このときの光電変換素子１１１
の蓄積時間をＴとする。また、リセット信号を印可した
際に光電変換素子の両端に加わる電圧の値をＶｐとす
る。そうすると、電荷Ｑは以下の（式４）と（式５）の
ように表される。

【式４】Ｑ＝Ｃ×Ｖｐ

【０１３１】

【式５】Ｑ＝Ｉｄ×Ｔ

【０１３２】また、（式４）と（式５）から、以下の
（式６）が求められる。

【０１３３】

【式６】Ｔ＝（Ｃ×Ｖｐ）／Ｉｄ

【０１３４】本実施例では、蓄積時間が以下の（式７）
を満たす場合に、光電変換素子１１１のｎチャネル型端
子の電位を読み出すことにする。

【０１３５】

【式７】Ｔ＞（Ｃ×Ｖｐ）／Ｉｄ

【０１３６】（式７）を満たす蓄積時間において、読み
出される光電変換素子１１１のｎチャネル型端子の電位
は、白色のキャリブレーションシートの読み取りを行っ
て、読み出される光電変換素子１１１の電位とほぼ同じ
である。つまり、（式７）を満たす蓄積時間において、
光電変換素子１１１のｎチャネル型端子の電位を読み出
す動作は、白色のキャリブレーションシートを読み取る
動作と同じ動作をしていることになる。理由を以下に述
べる。

【０１３７】白色のキャリブレーションシートの読み取
りを行った際、光電変換素子１１１に照射される光は、
非常に明るい光である。つまり、光電変換素子１１１で
は、光電変換はほぼ飽和状態にまで行われ、光電変換素
子１１１に電荷が蓄積される。そのため、白色のキャリ
ブレーションシートの読み取りを行った際、光電変換素
子１１１のｎチャネル型端子の電位はほとんど放電され
ている。

【０１３８】（式７）を満たす蓄積時間においては、光
電変換素子１１１のｎチャネル型端子の電位を読み出す
動作は、光電変換素子１１１のｎチャネル型端子の電位
がほとんど放電された状態であるため、白色のキャリブ
レーションシートを読み出す動作と同じである。

【０１３９】なお、本実施例では、半導体装置が読み取
る被写体は、キャリブレーションシートを用いる必要は
なく、どのような被写体でもよい。

【０１４０】なお、本実施例は、アクティブ型の半導体
装置、パッシブ型の半導体装置のいずれも有効である。
またＣＣＤ型の半導体装置にも有効である。

【０１４１】なお、本実施例の駆動方法は、本明細書の
実施の形態で説明した図２のステップ１に相当する。つ
まり、黒色のキャリブレーションを行うステップ２と、
本実施例を組み合わせれば、欠陥画素の有無を特定し、
かつ欠陥画素の座標を特定することができる。

【０１４２】また、本実施例は、実施の形態および実施
例１乃至実施例５と自由に組み合わせることが可能であ
る。

【０１４３】（実施例７）本実施例では、本発明を用い
て実際に得られた被写体の画像、および本発明のシステ
ムのウインドウの画像を示す。なお本実施例で示すシス
テムは、windows98が搭載されたパソコンにインストー
ルされたVisual Basic6.0（マイクロソフト社）を用い
て作成された。

【０１４４】図９は白のキャリブレーションを行い、得
られた画像を示す。図９に示されるように、白のキャリ
ブレーションを行うと、欠陥画素が黒色の点として示さ
れている。図１０は黒のキャリブレーションを行って得
られた画像を示す。図１０に示されるように、黒のキャ
リブレーションを行うと、欠陥画素が白色の点として示
されている。図９と図１０から、欠陥画素の場所が分か
る。

【０１４５】図１１は、本発明を使用している際のパソ
コンの画面を示したものである。図１１には、図９で示
した白のキャリブレーションを行って得られた画像と該
画像の画像信号を数字で表した表が示されている。ま
た、図１０で示した黒のキャリブレーションにより得ら
れた画像と、該画像の画像信号を数字で表した表が示さ
れている。

【０１４６】図１２は、本発明を用いていない半導体装
置によって、読み取られた被写体の画像を示したもので
ある。図１３は、本発明を用いた半導体装置によって、
読み取られた被写体の画像を示したものである。

【０１４７】図１２と図１３を比べると、図１２には、
欠陥画素が黒色の点および白色の点で示されていること
が分かる。しかし、図１３では、欠陥画素の画像信号
は、欠陥画素の周囲の信号で生成され、目立たなくなっ
ており、見かけ上は欠陥画素が修復されている。

【０１４８】なお、本実施例は、実施の形態および実施
例１乃至実施例６と自由に組み合わせることが可能であ
る。

【０１４９】（実施例８）本発明の半導体装置を用いた
電子機器の実施例として、図１４を用いて説明する。

【０１５０】図１４（Ａ）は、ラインセンサを用いたハ
ンドスキャナーである。ＣＣＤ型（ＣＭＯＳ型）のイメ
ージセンサ１００１の上には、ロッドレンズアレイなど
の光学系１００２が設けられている。光学系１００２
は、被写体１００４上の画像がイメージセンサ１００１
上に映し出されるようにするために用いられる。

【０１５１】そして、ＬＥＤや蛍光灯などの光源１００
３は、被写体１００４に光を照射できる位置に設けられ
ている。そして、被写体１００４の下部には、ガラス１
００５が設けられている。

【０１５２】光源１００３を出た光は、ガラス１００５
を介して被写体１００４に入射する。被写体１００４で
反射した光は、ガラス１００５を介して、光学系１００
２に入射する。光学系１００２に入射した光は、イメー
ジセンサ１００１に入射し、そこで光電変換される。

【０１５３】図１４（Ｂ）は、１８０１は基板、１８０
２は画素部、１８０３はタッチパネル、１８０４はタッ
チペンである。タッチパネル１８０３は透光性を有して
おり、画素部１８０２から発せられる光及び、画素部１
８０２に入射する光を透過することができ、タッチパネ
ル１８０３を通して被写体上の画像を読み込むことがで
きる。また画素部１８０２に画像が表示されている場合
にも、タッチパネル１８０３を通して、画素部１８０２
上の画像を見ることが可能である。

【０１５４】タッチペン１８０４がタッチパネル１８０
３に触れると、タッチペン１８０４とタッチパネル１８
０３とが接している部分の位置の情報を、電気信号とし
て半導体装置に取り込むことができる。本実施例で用い
られるタッチパネル１８０３及びタッチペン１８０４
は、タッチパネル１８０３が透光性を有していて、なお
かつタッチペン１８０４とタッチパネル１８０３とが接
している部分の位置の情報を、電気信号として半導体装
置に取り込むことができるものならば、公知のものを用
いることができる。

【０１５５】上記構成を有する本発明の半導体装置は、
画像の情報を読み込んで、画素部１８０２に読み込んだ
画像を表示し、取り込んだ画像にタッチペン１８０４で
書き込みを行うことができる。そして本発明の半導体装
置は、画像の読み込み、画像の表示、画像への書き込み
を、全て画素部１８０２において行うことができる。よ
って半導体装置自体の大きさを抑え、なおかつ様々な機
能を半導体装置に持たせることができる。

【０１５６】図１４（Ｃ）は、図１４（Ｂ）とは異なる
携帯型ハンドスキャナーであり、本体１９０１、画素部
１９０２、上部カバー１９０３、外部接続ポート１９０
４、操作スイッチ１９０５で構成されている。図１４
（Ｄ）は図１４（Ｃ）と同じ携帯型ハンドスキャナーの
上部カバー１９０３を閉じた図である。

【０１５７】本発明の半導体装置は、読み込んだ画像の
情報を画素部１９０２において表示することが可能であ
り、新たにディスプレイを半導体装置に設けなくとも、
その場で読み込んだ画像を確認することができる。

【０１５８】また画素部１９０２で読み込んだ画像信号
を、外部接続ポート１９０４から携帯型ハンドスキャナ
ーの外部に接続されている電子機器に送り、パソコンに
おいて画像を補正、合成、編集等を行うことも可能であ
る。

【０１５９】なお、本実施例は、実施の形態および実施
例１乃至実施例７と自由に組み合わせることが可能であ
る。

【０１６０】（実施例９）また、本発明の半導体装置を
用いた電子機器として、ビデオカメラ、デジタルスチル
カメラ、ノート型パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話、携帯型ゲーム機
または電子書籍等）などが挙げられる。

【０１６１】図１５（Ａ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明￥は表示部２６０２に用い
ることができる。

【０１６２】図１５（Ｂ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明は表示部２３０２に用いることができる。

【０１６３】図１５（Ｃ）は携帯電話であり、本体２７
０１、筐体２７０２、表示部２７０３、音声入力部２７
０４、音声出力部２７０５、操作キー２７０６、外部接
続ポート２７０７、アンテナ２７０８等を含む。本発明
は表示部２７０３に用いることができる。

【０１６４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。

【０１６５】なお、本実施例は、実施の形態および実施
例１乃至実施例８と自由に組み合わせることが可能であ
る。

【０１６６】

【発明の効果】本発明を用いることにより、欠陥画素が
ある半導体装置においても、欠陥画素のない半導体装置
と同等のイメージセンサ機能を実現することができる。
その結果、製品歩留まりを向上させることができる。

【０１６７】

【図面の簡単な説明】

【図１】 本発明を説明する図。

【図２】 本発明の概念を示す模式図。

【図３】 本発明の概念を示す模式図。

【図４】 本発明の概念を示す模式図。

【図５】 本発明を適用することができる半導体装置の
回路図。

【図６】 本発明を適用することができる半導体装置の
回路図。

【図７】 本発明を適用することができる半導体装置の
回路図。

【図８】 本発明を適用することができる半導体装置の
画素の回路図。

【図９】 本発明の使用形態を示す図。

【図１０】 本発明の使用形態を示す図。

【図１１】 本発明の使用形態を示す図。

【図１２】 本発明の使用形態を示す図。

【図１３】 本発明の使用形態を示す図。

【図１４】 本発明を適用可能な電子機器の図。

【図１５】 本発明を適用可能な電子機器の図。

【図１６】 本発明を適用することができる半導体装置
の画素の回路図。

【図１７】 本発明を適用することができる半導体装置
の画素の回路図。

【図１８】 本発明を適用することができる半導体装置
の動作形態を示す図。

【図１９】 本発明を適用することができる半導体装置
の動作形態を示す図。

Claims (9)

【特許請求の範囲】
1. 【請求項１】光電変換素子を含む画素を複数設けた画素
   部における欠陥画素の有無を特定する欠陥画素特定方法
   において、 前記画素ごとに前記光電変換素子により複数の画像信号
   を得る第１ステップと、 前記第１ステップにより得る前記複数の画像信号の第一
   の差または第一の比率を前記画素ごとに求める第２ステ
   ップと、 前記画素部における前記第一の差または前記第一の比率
   の最多値、または平均値、または最大値のいずれか一つ
   を求める第３ステップと、 前記第２ステップにより得る前記第一の差または前記第
   一の比率と、前記第３ステップにより得る前記最多値、
   または前記平均値、または前記最大値のいずれか一つと
   の第二の差または第二の比率を前記画素ごとに求めて前
   記欠陥画素を特定する第４ステップと、 を含むことを特徴とする欠陥画素特定方法。
2. 【請求項２】請求項１に記載された欠陥画素特定方法に
   おいて、 前記第１ステップにおいて、前記画素部がそれぞれ異な
   る色の少なくとも２枚のキャリブレーションシートの読
   み取ることを特徴とする欠陥画素特定方法。
3. 【請求項３】請求項１に記載された欠陥画素特定方法に
   おいて、 前記第１ステップにおいて、前記画素部が黒色のキャリ
   ブレーションシートと、白色のキャリブレーションシー
   トを読み取ることを特徴とする欠陥画素特定方法。
4. 【請求項４】請求項１に記載された欠陥画素特定方法に
   おいて、 前記第１ステップにおいて、蓄積時間（Ｔ）及び前記光
   電変換素子の容量（Ｃ）、並びにリセット信号を印可し
   た際の前記光電変換素子に加わる電圧（Ｖｐ）及び前記
   光電変換素子に流れる暗電流（Ｉｄ）が、Ｔ＞｛（Ｃ×
   Ｖｐ）／Ｉｄ｝の関係を満たす状態における前記光電変
   換素子の信号を読み取り、かつ、前記画素部が少なくと
   も１枚のキャリブレーションシートの読み取ることを特
   徴とする欠陥画素特定方法。
5. 【請求項５】請求項１に記載された欠陥画素特定方法に
   おいて、 前記第１ステップにおいて、前記光電変換素子の蓄積時
   間が０の状態における前記光電変換素子の信号の読み取
   り、かつ、前記画素部が少なくとも１枚のキャリブレー
   ションシートの読み取ることを特徴とする欠陥画素特定
   方法。
6. 【請求項６】請求項１に記載された欠陥画素特定方法に
   おいて、 前記第１ステップにおいて、蓄積時間（Ｔ）及び前記光
   電変換素子の容量（Ｃ）、並びにリセット信号を印可し
   た際の前記光電変換素子に加わる電圧（Ｖｐ）及び前記
   光電変換素子に流れる暗電流（Ｉｄ）が、Ｔ＞｛（Ｃ×
   Ｖｐ）／Ｉｄ｝の関係を満たす状態における前記光電変
   換素子の信号を読み取り、かつ、前記光電変換素子の蓄
   積時間が０の状態における前記光電変換素子の信号の読
   み取ることを特徴とする欠陥画素特定方法。
7. 【請求項７】光電変換素子を含む画素を複数設けた画素
   部により画像を読み取る半導体装置および前記画素部が
   有する欠陥画素の座標が記憶されるメモリ、並びに前記
   光電変換素子により得られる画像信号を計算する演算手
   段を有する欠陥画素特定システムにおいて、 前記光電変換素子により読み取られる画像の画像信号は
   前記演算手段に入力される手段と、 前記演算手段において、前記画素ごとに前記光電変換素
   子により得られた複数の信号の第一の差または第一の比
   率を求め、かつ、前記第一の差または前記第一の比率の
   最多値、または平均値、または最大値のいずれか一つを
   求め、なおかつ、前記第一の差または前記第一の比率
   と、前記最多値、前記平均値、前記最大値のいずれか一
   方との第二の差または第二の比率を求めることにより、
   前記欠陥画素を特定する手段と、 前記特定された欠陥画素の座標は、前記メモリに記憶さ
   れる手段を有することを特徴とする欠陥画素特定システ
   ム。
8. 【請求項８】光電変換素子を含む画素を複数設けた画素
   部により読み取られる画像を補正する画像補正方法にお
   いて、 前記光電変換素子により読み取られる画像信号が入力さ
   れる第１ステップと、 前記欠陥画素と隣接する画素の画像信号の平均値を求め
   る第２ステップと、 前記平均値を前記欠陥画素の画像信号とする第３ステッ
   プと、 前記光電変換素子により読み取られる画像を表示する表
   示装置に前記欠陥画素の画像信号を出力する第４ステッ
   プと、 を含むことを特徴とする画像補正方法。
9. 【請求項９】光電変換素子を含む画素を複数設けた画素
   部により画像を読み取る半導体装置および前記画素部が
   有する欠陥画素の座標が記憶されたメモリ、並びに前記
   欠陥画素の画像信号を補正する補正手段および前記半導
   体装置により読み取られた画像を表示する表示装置を有
   する画像補正システムにおいて、 前記光電変換素子により読み取られる画像の画像信号は
   前記補正手段に入力される手段と、 前記補正手段において、前記欠陥画素に隣接する画素の
   画像信号を用いて、前記欠陥画素の画像信号を補正する
   手段と、 前記表示装置に前記補正された欠陥画素の画像信号を出
   力する手段として機能させることを特徴とする画像補正
   システム。