JP2005101358A - 光電変換装置、該光電変換装置を用いた画像入力装置、ならびに光電変換方法 - Google Patents
光電変換装置、該光電変換装置を用いた画像入力装置、ならびに光電変換方法 Download PDFInfo
- Publication number
- JP2005101358A JP2005101358A JP2003334175A JP2003334175A JP2005101358A JP 2005101358 A JP2005101358 A JP 2005101358A JP 2003334175 A JP2003334175 A JP 2003334175A JP 2003334175 A JP2003334175 A JP 2003334175A JP 2005101358 A JP2005101358 A JP 2005101358A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- charge
- amount
- light
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
【課題】 フォトセンサを構成する画素構造を簡素化することで、高解像度化が可能で、かつ製造プロセスの簡略化が可能な光電変換装置を提供する。
【解決手段】 感光性半導体層を有するＴＦＴ７のドレインＤに補助容量１７を接続し、ＴＦＴ７のソースＳに光電変換量を検出する検出ＩＣ２５を接続する。そして、補助容量１７に、所定量の電荷を一括充電し、ＴＦＴ７を非導通状態とした後、バックライト１８から照射される照射光２を原稿１によって反射させ、上記感光性半導体層へ所定時間照射させる。そして、光照射後に、光照射に伴う光電流によって減少する補助容量１７の電荷を検出する。
【選択図】 図１
【解決手段】 感光性半導体層を有するＴＦＴ７のドレインＤに補助容量１７を接続し、ＴＦＴ７のソースＳに光電変換量を検出する検出ＩＣ２５を接続する。そして、補助容量１７に、所定量の電荷を一括充電し、ＴＦＴ７を非導通状態とした後、バックライト１８から照射される照射光２を原稿１によって反射させ、上記感光性半導体層へ所定時間照射させる。そして、光照射後に、光照射に伴う光電流によって減少する補助容量１７の電荷を検出する。
【選択図】 図１
Description
本発明は、フォトトランジスタやフォトダイオードなどの光検出素子における光電変換量を検出することによって画像データを取得する光電変換装置（イメージセンサ）、および、光電変換装置を用いて取得した画像データを、パーソナルコンピュータや情報端末等に入力する画像入力装置に関する。
従来から、パーソナルコンピュータやファクシミリ等における画像の読取（画像入力）には、１次元イメージセンサを機械的に走査することにより画像入力を行う画像入力装置（例えば、イメージスキャナ）が用いられてきた。
すなわち、１次元イメージセンサを原稿に対して移動させて走査するか、あるいは原稿を１次元イメージセンサに対して移動させて走査することにより画像入力を行う画像入力装置が用いられてきた。しかしながら、このような機械的な走査を必要とする画像入力装置は、画像の読取速度が遅く、また、装置の小型化・軽量化が制限されるという問題があった。
すなわち、１次元イメージセンサを原稿に対して移動させて走査するか、あるいは原稿を１次元イメージセンサに対して移動させて走査することにより画像入力を行う画像入力装置が用いられてきた。しかしながら、このような機械的な走査を必要とする画像入力装置は、画像の読取速度が遅く、また、装置の小型化・軽量化が制限されるという問題があった。
そこで、機械的走査が不要であり、画像の読取速度の高速化や、小型化・軽量化・薄型化に適した密着型２次元イメージセンサが種々提案されている。
現在提案されている密着型２次元イメージセンサの多くは、クロストークを防ぐための画素選択トランジスタ（スイッチング素子）と、フォトセンサ（光検出素子）としてのフォトダイオードやフォトトランジスタとで１画素が形成されている。そして、このような構成から成る複数の画素を、２次元マトリクス状に配列することによって２次元イメージセンサが構成されている。
現在提案されている密着型２次元イメージセンサの多くは、クロストークを防ぐための画素選択トランジスタ（スイッチング素子）と、フォトセンサ（光検出素子）としてのフォトダイオードやフォトトランジスタとで１画素が形成されている。そして、このような構成から成る複数の画素を、２次元マトリクス状に配列することによって２次元イメージセンサが構成されている。
このような２次元イメージセンサでは、一般に、各フォトセンサへの照射光量に応じて発生した電荷が各画素に蓄積され、画素選択トランジスタを電子走査して順次導通状態とし、各画素に蓄積された電荷量を読み出すことによって画像情報を得ている。
例えば、非特許文献１には、フォトセンサとしてｐｉｎフォトダイオードを用いた試作例が報告されている。
例えば、非特許文献１には、フォトセンサとしてｐｉｎフォトダイオードを用いた試作例が報告されている。
また、画素を高密度化する目的で、画素選択トランジスタとフォトセンサを一体化する技術が提案されている。例えば、フォトセンサ自体にフォトセンサ機能と画素選択機能とを持たせることにより画素面積の縮小を図る技術が、特許文献１および特許文献２に開示されている。
特開平２−２４６２７２号（特許第２７９６３３６号）（公開日１９９０年１０月２日）
特開平６−１３２５６０号（特許第３０１９６３２号）（公開日１９９４年５月１３日）
テレビジョン学会技術報告Ｖｏｌ．１７,ｐ１６,ｐ２５−３０,「アモルファスシリコン２次元イメージセンサとその応用」,小林健一,蒔田聖吾,佐藤嘉秀,浜野利久,富士ゼロックス株式会社電子技術研究所,１９９３年３月４日発表
しかしながら、上記した密着型２次元イメージセンサは、多くの提案がなされているものの、いまだに実現していないのが実情である。
密着型２次元イメージセンサの実現が困難である主要因は、画素構造及びアレイ構造の複雑さにある。例えば、現在量産技術が確立されているアクティブマトリクス型液晶ディスプレイで用いられるＴＦＴアレイの場合と比べると、密着型２次元イメージセンサは、フォトセンサを形成するための製造プロセス（工程数）が多く、画素構造が複雑である。また、画素構造が複雑であるために、画素面積が大きくなり、高解像度化が困難である等の問題がある。
また、特許文献１および２のように、フォトセンサ自体にフォトセンサ機能と画素選択機能とを持たせる構造の場合には、製造プロセスがさらに複雑になるという問題がある。例えば、特許文献２で用いられるフォトセンサは、逆スタガー型薄膜トランジスタとコプラナ−型薄膜トランジスタとを半導体層を単一層にして組み合わせた複雑な構造をしている。
また、２次元イメージセンサに限らず、１次元イメージセンサにおいても、装置の小型化・軽量化を図るために、画素構造を簡素化することが求められている。
本発明は、上記の問題点に鑑みなされたものであって、その目的は、フォトセンサを構成する画素構造を簡素化することにより、製造プロセスの簡略化および高解像度化が可能となる光電変換装置、該光電変換装置を用いた画像入力装置、光電変換方法を提供することにある。
本発明に係る光電変換装置は、上記の課題を解決するために、照射された光量に応じて第１電極と第２電極との間の抵抗値が変化する光検出素子を備え、上記光検出素子に光が照射されることによって生じる光電変換量を検出する光電変換装置において、上記光検出素子の第１電極に接続され、所定量の電荷を充填することができる補助容量と、上記光検出素子の第２電極に接続され、上記補助容量の電荷量を検出する検出手段と、上記光検出素子と上記検出手段との間に備えられるスイッチング薄膜トランジスタと、上記スイッチング薄膜トランジスタを導通状態あるいは非導通状態に駆動する駆動手段とを備え、上記補助容量に所定量の電荷を充填し、上記駆動手段によって上記スイッチング薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記補助容量の電荷量を検出することにより、上記光検出素子の光電変換量を検出することを特徴としている。
また、本発明に係る光電変換装置は、上記の課題を解決するために、照射された光量に応じて第１電極と第２電極との間の抵抗値が変化する光検出素子を複数備え、上記各光検出素子に光が照射されることによって生じる光電変換量を検出する光電変換装置において、上記各光検出素子の第１電極にそれぞれ接続され、所定の電荷を充填することができる複数の補助容量と、上記各光検出素子の第２電極に接続され、上記各補助容量の電荷量を検出する検出手段と、上記各光検出素子と上記検出手段との間に備えられるスイッチング薄膜トランジスタと、上記スイッチング薄膜トランジスタを導通状態あるいは非導通状態に駆動する駆動手段とを備え、上記各補助容量に所定量の電荷を充填し、上記駆動手段によって上記スイッチング薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記各補助容量の電荷量を検出することにより、上記各光検出素子の光電変換量を検出することを特徴としている。
また、本発明に係る光電変換装置は、複数のデータラインと、上記複数のデータラインと直交する複数のゲートラインと、上記データラインと上記ゲートラインとの各交点に、上記光検出素子が備えられる構成としてもよい。
また、本発明に係る光電変換装置は、上記光検出素子が、感光性半導体層を有し、上記第１電極としてドレイン電極を有し、上記第２電極としてソース電極を有する薄膜トランジスタであってもよい。
また、本発明に係る光電変換装置は、上記薄膜トランジスタが、上記スイッチング薄膜トランジスタとしての機能を兼ねるものであり、上記駆動手段が、上記薄膜トランジスタを導通状態あるいは非導通状態に駆動するものであって上記補助容量に所定量の電荷を充填し、上記駆動手段によって上記薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記補助容量の電荷量を検出することにより、上記薄膜トランジスタの光電変換量を検出するものであってもよい。
また、本発明に係る光電変換装置は、上記補助容量の、上記薄膜トランジスタのドレイン電極側に接続される電極とは別の電極に、電荷を充填するための電圧を印加することにより、上記補助容量に所定量の電荷を充填する構成としてもよい。
あるいは、本発明に係る光電変換装置は、上記薄膜トランジスタのソース電極側に、電荷を充填するための電圧を印加することにより、上記補助容量に所定量の電荷を充電する構成としてもよい。
また、本発明に係る光電変換装置は、上記検出手段が、検出した上記補助容量の電荷量を電圧に変換する変換手段と、電荷量から変換された電圧を増幅する増幅手段を備えている構成としてもよい。
また、本発明に係る光電変換装置は、上記各補助容量への所定量の電荷の充填を、全補助容量に対して一括して行う構成としてもよい。
また、本発明に係る画像入力装置は、上記の課題を解決するために、上記した光電変換装置によって検出した光電変換量に基づいて画像データを生成することを特徴としている。
また、本発明に係る画像入力装置は、光照射手段と、上記光照射手段の照射状態と非照射状態とを切り替える光照射制御手段とを備え、上記照射手段によって、上記光電変換装置に近接するように配置される原稿に光を照射し、上記原稿によって反射された光が、上記光検出素子に照射されることによって生じる光電変換量を検出し、上記検出した光電変換量に基づいて画像情報を生成する構成としてもよい。
また、本発明に係る画像入力装置は、上記光照射手段が、複数色の光を照射することができ、上記複数色の照射光が、上記原稿によって反射され、上記光検出素子に照射されることによって生じる光電変換量をそれぞれ検出し、上記複数色の照射光について検出した光電変換量に基づいて画像情報を生成する構成としてもよい。
また、本発明に係る光電変換方法は、上記の課題を解決するために、照射された光量に応じて第１電極と第２電極との間の抵抗値が変化する光検出素子に光が照射されることによって生じる光電変換量を検出する光電変換方法において、上記光検出素子の第１電極に接続される補助容量に所定量の電荷を充填する第１工程と、上記光検出素子の第２電極と上記補助容量の電荷量を検出する検出手段との間に備えられるスイッチング薄膜トランジスタを非導通状態にする第２工程と、上記第１および第２工程後、所定の時間経過後に上記補助容量の電荷量を検出する第３工程とを含み、上記検出した補助容量の電荷量に基づいて、上記光検出素子の光電変換量を検出することを特徴としている。
本発明に係る光電変換装置は、以上のように、上記光検出素子の第１電極に接続され、所定量の電荷を充填することができる補助容量と、上記光検出素子の第２電極に接続され、上記補助容量の電荷量を検出する検出手段と、上記光検出素子と上記検出手段との間に備えられるスイッチング薄膜トランジスタと、上記スイッチング薄膜トランジスタを導通状態あるいは非導通状態に駆動する駆動手段とを備え、上記補助容量に所定量の電荷を充填し、上記駆動手段によって上記スイッチング薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記補助容量の電荷量を検出することにより、上記光検出素子の光電変換量を検出する。
ここで、上記光検出素子とは、照射された光量に応じて上記光検出素子における第１電極と第２電極との間の抵抗値が変化するものであり、例えば、感光性半導体層を備えた薄膜トランジスタ（フォトトランジスタ）や、フォトダイオードなどを用いることができる。
上記光検出素子に光が照射されると、上記光検出素子の第１電極と第２電極との間に光電流が流れるとともに、光電流に対応した量の電荷が上記補助容量から放電される。ここで放電される電荷量は、光電流の量（光電変換量）に等しい。
したがって、上記補助容量に所定量の電荷を充填して、上記光検出素子と上記検出手段との間を非導通状態とし、所定の時間経過後に上記補助容量に残っている電荷を検出することにより、上記光検出素子の光電変換量を検出することができる。
また、光電流そのものの電流値や電圧値を検出して光電変換量を検出する方法では、電流や電圧を蓄積すること自体が非常に難しく、電流値や電圧値の測定のための回路構成が複雑になり、結果として、光検出素子と光電変換量を検出する部分とで構成される光電変換量を検出するための回路（フォトセンサ）の構造が非常に複雑なものとなる。
これに対して、上記の発明によれば、上記補助容量の電荷量に基づいて光電変換量を検出するので、電荷を蓄積するための上記補助容量を設けることにより光電変換量を検出することができ、フォトセンサの構成を簡素なものとすることができる。つまり、上記補助容量は、コンデンサであるので、光電流を検出するための回路に比べてより簡素な構造にすることができる。
これに対して、上記の発明によれば、上記補助容量の電荷量に基づいて光電変換量を検出するので、電荷を蓄積するための上記補助容量を設けることにより光電変換量を検出することができ、フォトセンサの構成を簡素なものとすることができる。つまり、上記補助容量は、コンデンサであるので、光電流を検出するための回路に比べてより簡素な構造にすることができる。
また、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化を図ることが可能となる。
また、本発明に係る光電変換装置は、以上のように、上記各光検出素子の第１電極にそれぞれ接続され、所定量の電荷を充填することができる複数の補助容量と、上記各光検出素子の第２電極に接続され、上記各補助容量の電荷量を検出する検出手段と、上記各光検出素子と上記検出手段との間に備えられるスイッチング薄膜トランジスタと、上記スイッチング薄膜トランジスタを導通状態あるいは非導通状態に駆動する駆動手段とを備え、上記各補助容量に所定量の電荷を充填し、上記駆動手段によって上記スイッチング薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記各補助容量の電荷量を検出することにより、上記各光検出素子の光電変換量を検出する。
上記の発明によれば、簡素化された画素構造からなるフォトセンサを複数備えることができる。したがって、各フォトセンサを小型化することが可能であり、高解像度化が可能となるという効果を奏する。
また、本発明に係る光電変換装置は、複数のデータラインと、上記複数のデータラインと直交する複数のゲートラインと、上記データラインと上記ゲートラインとの各交点に、上記光検出素子が備えられる構成としてもよい。
この場合、簡単な構成で２次元のイメージを読み取ることが可能になるという効果を奏する。
また、本発明に係る光電変換装置は、上記光検出素子が、感光性半導体層を有し、上記第１電極としてドレイン電極を有し、上記第２電極としてソース電極を有する薄膜トランジスタであってもよい。
上記感光性半導体層に光が照射されると、上記薄膜トランジスタのドレイン電極−ソース電極間にドレイン電流（光電流）が流れると共に、ドレイン電流に対応した電荷が上記補助容量から放電される。ここで放電される電荷量は、光電流の量（光電変換量）に等しい。
したがって、上記補助容量に所定量の電荷を充填して、上記薄膜トランジスタを非導通状態とし、所定の時間経過後に上記補助容量に残っている電荷量を検出することにより、上記感光性半導体層の光電変換量を検出することができる。
また、通常、光電流そのものの電流値や電圧値を検出して光電変換量を検出する方法では、電流や電圧は蓄積すること自体が非常に難しく、電流値や電圧値の測定のための回路構成が複雑になり、結果として、薄膜トランジスタと光電変換量を検出する部分とで構成されるフォトセンサの構造が非常に複雑なものとなる。
これに対して、上記構成によれば、上記補助容量の電荷量に基づいて光電変換量を検出するので、電荷を蓄積するための上記補助容量を設けることにより光電変換量を検出することができ、光電変換量を検出するための回路（フォトセンサ）の構成を簡素なものとすることができる。つまり、上記補助容量は、コンデンサであるので、光電流を検出するための回路に比べてより簡素な構造にすることができる。
これに対して、上記構成によれば、上記補助容量の電荷量に基づいて光電変換量を検出するので、電荷を蓄積するための上記補助容量を設けることにより光電変換量を検出することができ、光電変換量を検出するための回路（フォトセンサ）の構成を簡素なものとすることができる。つまり、上記補助容量は、コンデンサであるので、光電流を検出するための回路に比べてより簡素な構造にすることができる。
また、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化を図ることが可能となる。
また、上記補助容量は、上記薄膜トランジスタのドレイン電極に接続されているので、上記薄膜トランジスタの製造プロセスを利用してフォトセンサを製造することができる。
また、本発明に係る光電変換装置は、上記薄膜トランジスタが、上記スイッチング薄膜トランジスタとしての機能を兼ねるものであり、上記駆動手段が、上記薄膜トランジスタを導通状態あるいは非導通状態に駆動するものであって、上記補助容量に所定量の電荷を充填し、上記駆動手段によって上記薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記補助容量の電荷量を検出することにより、上記薄膜トランジスタの光電変換量を検出するものであってもよい。
この場合、１つの薄膜トランジスタ（上記薄膜トランジスタ）によって画素選択機能とフォトセンサ機能とを実現することができ、スイッチング薄膜トランジスタを別途備える必要がなく、フォトセンサの簡素化、小型化が可能となる。したがって、画素を高密度化することが可能である。
また、本発明に係る光電変換装置は、上記補助容量の、上記薄膜トランジスタのドレイン電極側に接続される電極とは別の電極に、電荷を充填するための電圧を印加することにより、上記補助容量に所定量の電荷を充電する構成としてもよい。
この場合、上記補助容量に直接接続された電極に電圧を印加することによって、電荷を充填することができ、上記補助容量への電荷の充填量の調整が行い易くなるという効果を奏する。また、上記補助容量に充電する電荷の量を適切に調整することができるので、光電変換量の検出精度を向上させることができるという効果を奏する。
あるいは、本発明に係る光電変換装置は、上記薄膜トランジスタのソース電極側に、電荷を充填するための電圧を印加することにより、上記補助容量に所定量の電荷を充填する構成としてもよい。
また、本発明に係る光電変換装置は、上記検出手段が、検出した上記補助容量の電荷量を電圧に変換する変換手段と、電荷量から変換された電圧を増幅する増幅手段を備えている構成としてもよい。
この場合、上記補助容量に残った電荷の量が少なくても、電荷量に応じた電圧を増幅することができるので、光電変換量を正確に検出することができるという効果を奏する。
また、本発明に係る光電変換装置は、上記各補助容量への所定量の電荷の充填を、全補助容量に対して一括して行う構成としてもよい。
この場合、上記補助容量ごとに電荷の充填を行う場合や、ゲートラインごとに電荷の充填を行う場合に比べて充填に要する時間を格段に短縮できるという効果を奏する。
また、本発明に係る画像入力装置は、以上のように、上記した光電変換装置によって検出した光電変換量に基づいて画像データを生成する。
それゆえ、光電変換量を適切に検出することが可能であり、正確な画像情報を入力することができるという効果を奏する。
また、本発明に係る画像入力装置は、光照射手段と、上記光照射手段の照射状態と非照射状態とを切り替える光照射制御手段とを備え、上記照射手段によって、上記光電変換装置に近接するように配置される原稿に光を照射し、上記原稿によって反射された光が、上記光検出素子に照射されることによって生じる光電変換量を検出し、上記検出した光電変換量に基づいて画像情報を生成する構成としてもよい。
この場合、上記原稿によって反射された光による光電変換量を適切に検出することが可能であり、上記原稿を正確に読み取ることができるという効果を奏する。
また、本発明に係る画像入力装置は、上記光照射手段が、複数色の光を照射することができ、上記複数色の照射光が、上記原稿によって反射され、上記光検出素子に照射されることによって生じる光電変換量をそれぞれ検出し、上記複数色の照射光について検出した光電変換量に基づいて画像情報を生成する構成としてもよい。
この場合、上記複数色の照射光について検出した光電変換量に基づいて画像情報を生成することにより、カラー画像情報を得ることができる。例えば、上記原稿に赤色光、緑色光、青色光をそれぞれ照射し、各照射光についての光電変換量を検出することにより、高詳細なカラー画像情報を得ることができる。
また、本発明に係る光電変換方法は、以上のように、上記光検出素子の第１電極に接続される補助容量に所定量の電荷を充填する第１工程と、上記光検出素子の第２電極と上記補助容量の電荷量を検出する検出手段との間に備えられるスイッチング薄膜トランジスタを非導通状態にする第２工程と、上記第１および第２工程後、所定の時間経過後に上記補助容量の電荷量を検出する第３工程とを含み、上記検出した補助容量の電荷量に基づいて、上記光検出素子の光電変換量を検出する。
上記光検出素子に光が照射されると、上記光検出素子に光電流が流れるとともに、光電流に対応した電荷が上記補助容量から放電される。ここで放電される電荷量は、光電流の量（光電変換量）に等しい。
したがって、上記補助容量に所定量の電荷を充填して、上記光検出素子と上記検出手段との間を非導通状態とし、所定の時間経過後に上記補助容量に残っている電荷量を検出することにより、上記光検出素子の光電変換量を検出することができる。
また、通常、光電流そのものの電流値や電圧値を検出して光電変換量を検出する方法では、電流や電圧を蓄積すること自体が非常に難しく、電流値や電圧値の測定のための回路構成が複雑になり、結果として、光検出素子と光電変換量を検出する部分とで構成される光電変換量を検出するための回路（フォトセンサ）の構造が非常に複雑なものとなる。
これに対して、上記の発明によれば、上記補助容量の電荷量に基づいて光電変換量を検出するので、電荷を蓄積するための上記補助容量を設けるだけで光電変換量を検出することができ、フォトセンサの構成を簡素なものとすることができる。つまり、上記補助容量は、コンデンサであるので、光電流を検出するための回路に比べてより簡素な構造にすることができる。
これに対して、上記の発明によれば、上記補助容量の電荷量に基づいて光電変換量を検出するので、電荷を蓄積するための上記補助容量を設けるだけで光電変換量を検出することができ、フォトセンサの構成を簡素なものとすることができる。つまり、上記補助容量は、コンデンサであるので、光電流を検出するための回路に比べてより簡素な構造にすることができる。
また、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化を図ることが可能となる。
〔実施の形態１〕
本発明の一実施の形態について説明すれば、以下の通りである。
本実施の形態にかかる光電変換装置（フォトセンサ）は、イメージスキャナ等の画像入力装置に搭載される密着型イメージセンサである２次元イメージセンサ１００である。
なお、本実施の形態では、本発明の光電変換装置を２次元イメージセンサ１００に適用した例について説明するが、これに限るものではなく、本発明の光電変換装置は、例えば、１次元のイメージセンサに適用することも可能である。
本発明の一実施の形態について説明すれば、以下の通りである。
本実施の形態にかかる光電変換装置（フォトセンサ）は、イメージスキャナ等の画像入力装置に搭載される密着型イメージセンサである２次元イメージセンサ１００である。
なお、本実施の形態では、本発明の光電変換装置を２次元イメージセンサ１００に適用した例について説明するが、これに限るものではなく、本発明の光電変換装置は、例えば、１次元のイメージセンサに適用することも可能である。
（２次元イメージセンサ１００の全体構成）
まず、２次元イメージセンサ１００の構成について、図２および図３を用いて説明する。
図２は、２次元イメージセンサ１００の概略構成を示すブロック図である。この図に示すように、２次元イメージセンサ１００は、制御回路（コントロール・通信基板、光照射制御手段）２４、駆動回路（駆動手段）２８、検出回路（検出手段）２９、光電変換部（センサ基板）２０、複数のゲートライン２２、複数のデータライン２３、バックライトユニット（光照射手段）１８を備えている。
まず、２次元イメージセンサ１００の構成について、図２および図３を用いて説明する。
図２は、２次元イメージセンサ１００の概略構成を示すブロック図である。この図に示すように、２次元イメージセンサ１００は、制御回路（コントロール・通信基板、光照射制御手段）２４、駆動回路（駆動手段）２８、検出回路（検出手段）２９、光電変換部（センサ基板）２０、複数のゲートライン２２、複数のデータライン２３、バックライトユニット（光照射手段）１８を備えている。
光電変換部２０は、２次元イメージセンサ１００のセンサ部を構成する平板状のセンサ基板である。光電変換部２０の内部には、複数のゲートライン２２と、複数のデータライン２３とが、マトリクス状の配列（図示せず）を形成するように備えられている。そして、ゲートライン２２と、データライン２３とが形成するマトリクス状の配列における各交点には、画素（図示せず）が形成されている。
バックラライトユニット１８は、ＬＥＤ、光導光板、光拡散板より構成され、制御回路２４によってＬＥＤの点灯・消灯を制御される。
なお、光電変換部２０の構成については、後で詳しく説明する。
なお、光電変換部２０の構成については、後で詳しく説明する。
また、光電変換部２０の周囲には、駆動回路２８および検出回路２９が備えられている。
駆動回路２８は、駆動プリント基板２１と、複数の駆動ＩＣ１９とに形成されている。
駆動プリント基板２１は、制御回路２４と接続されており、制御回路２４とのインターフェイス回路（図示せず）と、制御回路２４からの指示に応じて駆動ＩＣ１９の制御を行う駆動ＩＣ制御回路（図示せず）とを搭載している。
駆動ＩＣ１９は、光電変換部２０の各画素に設けられた後述するＴＦＴ（光電変換素子、薄膜トランジスタ）７を駆動するものであり、各駆動ＩＣ１９は、光電変換部２０に設けられた複数のゲートライン２２と接続されている。なお、ゲートライン２２のライン数は、光電変換部２０の大きさや、画素ピッチによるが、数百〜数千ラインであり、２次元イメージセンサ１００では、これらゲートライン２２の駆動を複数個の駆動ＩＣ１９で分担している。したがって、１つの駆動ＩＣ１９の出力数、すなわち１つの駆動ＩＣ１９に接続されるゲートライン２２の数は、例えば数百となる。
駆動回路２８は、駆動プリント基板２１と、複数の駆動ＩＣ１９とに形成されている。
駆動プリント基板２１は、制御回路２４と接続されており、制御回路２４とのインターフェイス回路（図示せず）と、制御回路２４からの指示に応じて駆動ＩＣ１９の制御を行う駆動ＩＣ制御回路（図示せず）とを搭載している。
駆動ＩＣ１９は、光電変換部２０の各画素に設けられた後述するＴＦＴ（光電変換素子、薄膜トランジスタ）７を駆動するものであり、各駆動ＩＣ１９は、光電変換部２０に設けられた複数のゲートライン２２と接続されている。なお、ゲートライン２２のライン数は、光電変換部２０の大きさや、画素ピッチによるが、数百〜数千ラインであり、２次元イメージセンサ１００では、これらゲートライン２２の駆動を複数個の駆動ＩＣ１９で分担している。したがって、１つの駆動ＩＣ１９の出力数、すなわち１つの駆動ＩＣ１９に接続されるゲートライン２２の数は、例えば数百となる。
一方、検出回路２９は、検出プリント基板（画像情報出力手段）２６と、複数の検出ＩＣ２５とに形成されている。
検出プリント基板２６は、制御回路２４と接続されおり、制御回路２４とのインターフェイス回路（図示せず）と、制御回路２４からの指示に応じて検出ＩＣ２５の制御を行う検出ＩＣ制御回路（図示せず）とを搭載している。
検出ＩＣ２５は、光電変換部２０の各画素に設けられた後述するＴＦＴ７が駆動した結果得られる光電変換部２０からの出力を検出するものであり、各検出ＩＣ２５は、光電変換部２０に設けられた複数のデータライン２３に接続されている。
なお、データライン２３のライン数は、光電変換部２０の大きさや、画素ピッチによるが、数百〜数千ラインであり、２次元イメージセンサ１００では、これらデータライン２３からの出力の検出を、複数個の検出ＩＣ２５で分担している。したがって、１つの検出ＩＣ２５の入力数、すなわち１つの検出ＩＣ２５に接続されるデータライン２３の数は、例えば数百となる。
検出プリント基板２６は、制御回路２４と接続されおり、制御回路２４とのインターフェイス回路（図示せず）と、制御回路２４からの指示に応じて検出ＩＣ２５の制御を行う検出ＩＣ制御回路（図示せず）とを搭載している。
検出ＩＣ２５は、光電変換部２０の各画素に設けられた後述するＴＦＴ７が駆動した結果得られる光電変換部２０からの出力を検出するものであり、各検出ＩＣ２５は、光電変換部２０に設けられた複数のデータライン２３に接続されている。
なお、データライン２３のライン数は、光電変換部２０の大きさや、画素ピッチによるが、数百〜数千ラインであり、２次元イメージセンサ１００では、これらデータライン２３からの出力の検出を、複数個の検出ＩＣ２５で分担している。したがって、１つの検出ＩＣ２５の入力数、すなわち１つの検出ＩＣ２５に接続されるデータライン２３の数は、例えば数百となる。
制御回路２４は、２次元イメージセンサ１００における全ての動作を制御する、２次元イメージセンサ１００の中枢部である。
また、制御回路２４は、光電変換部２０のライン読み出し走査やフレーム周期と同期を持たない信号を扱うＣＰＵやメモリ等の回路を含んでおり、２次元イメージセンサ１００に接続される外部回路（図示せず）との通信を行う機能を備えている。
また、制御回路２４は、光電変換部２０のライン読み出し走査やフレーム周期と同期を持たない信号を扱うＣＰＵやメモリ等の回路を含んでおり、２次元イメージセンサ１００に接続される外部回路（図示せず）との通信を行う機能を備えている。
図３は２次元イメージセンサ１００の概略を示す斜視図である。
この図に示すように、本実施の形態にかかる２次元イメージセンサ１００では、駆動プリント基板２１および検出プリント基板２６が、バックライトユニット１８の光電変換部２０とは反対側の面に入り込むようにして設けられている。ここで、駆動ＩＣ１９および検出ＩＣ２５は断面が略コの字状となるように形成されている。このような形状にすることで、２次元イメージセンサ１００の小型化を図ることができる。
この図に示すように、本実施の形態にかかる２次元イメージセンサ１００では、駆動プリント基板２１および検出プリント基板２６が、バックライトユニット１８の光電変換部２０とは反対側の面に入り込むようにして設けられている。ここで、駆動ＩＣ１９および検出ＩＣ２５は断面が略コの字状となるように形成されている。このような形状にすることで、２次元イメージセンサ１００の小型化を図ることができる。
また、２次元イメージセンサ１００においては、センサ部分となる光電変換部２０の所定の領域に、透明な保護膜３が形成され、光電変換部２０の表面が保護されている。
（光電変換部２０の構成）
次に、光電変換部２０の構成について、図４、図５を用いて説明する。
図４は、光電変換部２０の１画素における概略構成を示した断面図である。この図に示すように、光電変換部２０は、絶縁性基板（透明基板）９、ＴＦＴ（薄膜トランジスタ、光検出素子、スイッチングＴＦＴ）７、補助容量（ＣＳ、電荷蓄積容量）１７、補助容量電極（ＣＳ電極、電荷蓄積容量電極）１６、開口部６、保護絶縁膜５などからなるアクティブマトリクス基板８と、保護膜３とからなる。なお、光電変換部２０の絶縁性基板９側には、バックライトユニット１８が、２次元イメージセンサ１００における各画素について共通に備えられる。
次に、光電変換部２０の構成について、図４、図５を用いて説明する。
図４は、光電変換部２０の１画素における概略構成を示した断面図である。この図に示すように、光電変換部２０は、絶縁性基板（透明基板）９、ＴＦＴ（薄膜トランジスタ、光検出素子、スイッチングＴＦＴ）７、補助容量（ＣＳ、電荷蓄積容量）１７、補助容量電極（ＣＳ電極、電荷蓄積容量電極）１６、開口部６、保護絶縁膜５などからなるアクティブマトリクス基板８と、保護膜３とからなる。なお、光電変換部２０の絶縁性基板９側には、バックライトユニット１８が、２次元イメージセンサ１００における各画素について共通に備えられる。
ＴＦＴ７は、基本的には、逆スタガー型薄膜トランジスタ（逆スタガー型ＴＦＴ）の構成となっている(上部ゲート電極が光透過性の材質ならば、コプラナ−型薄膜トランジスタ（コプラナ−型ＴＦＴ）の構成となってもよい)。すなわち、図４に示すように、ＴＦＴ７は、ガラス等からなる透明な絶縁性基板（透明基板）９上に、クロム（Ｃｒ）等からなるボトムゲート電極（ゲート電極）１１が形成されており、このゲート電極１１及び絶縁性基板９を覆うように、窒化シリコン（ＳｉＮ）からなるボトムゲート絶縁膜（ゲート絶縁膜、保護層）１３が形成されている。なお、ゲート電極１１は、ゲートライン２２を介して２次元イメージセンサ１００における駆動ＩＣ２５に接続されている。
そして、ゲート電極１１上には、ゲート電極１１と対向する位置に、ｉ型アモルファス・シリコン（ｉ−ａ−Ｓｉ）で形成された半導体層（感光性半導体層）１２が形成されており、この半導体層１２を挟んで、半導体層１２上の、所定の間隔を有して相対向する位置にソース電極１０及びドレイン電極１５が形成されている。また、ソース電極１０及びドレイン電極１５は、それぞれｎ+シリコン層４を介して半導体層１２と接続されている。
ソース電極１０及びドレイン電極１５の上部には絶縁性基板９上の略全面に絶縁膜１４が形成され、これらによりトランジスタ（逆スタガー型薄膜トランジスタ）が構成されている。
そして、ゲート電極１１上には、ゲート電極１１と対向する位置に、ｉ型アモルファス・シリコン（ｉ−ａ−Ｓｉ）で形成された半導体層（感光性半導体層）１２が形成されており、この半導体層１２を挟んで、半導体層１２上の、所定の間隔を有して相対向する位置にソース電極１０及びドレイン電極１５が形成されている。また、ソース電極１０及びドレイン電極１５は、それぞれｎ+シリコン層４を介して半導体層１２と接続されている。
ソース電極１０及びドレイン電極１５の上部には絶縁性基板９上の略全面に絶縁膜１４が形成され、これらによりトランジスタ（逆スタガー型薄膜トランジスタ）が構成されている。
補助容量１７および補助容量電極１６は、絶縁性基板９上のＴＦＴ７とは異なる領域に備えられている。また、ＴＦＴ７におけるドレイン電極（接続電極）１５は、補助容量１７に接続されている。
また、補助容量１７のＴＦＴ７のドレイン電極１５に接続される電極とは反対側の電極である補助容量電極１６は、後述するＣＳ電極駆動電圧（補助容量電極駆動電圧）４０に接続されている。２次元イメージセンサ１００では、この補助容量電極１６を介して補助容量１７に所定量の電荷を充填し、充填した電荷を光照射時および光無照射時のドレイン電流で所定の時間放出するようになっている。なお、これらの動作の詳細については後で詳しく説明する。
また、補助容量１７のＴＦＴ７のドレイン電極１５に接続される電極とは反対側の電極である補助容量電極１６は、後述するＣＳ電極駆動電圧（補助容量電極駆動電圧）４０に接続されている。２次元イメージセンサ１００では、この補助容量電極１６を介して補助容量１７に所定量の電荷を充填し、充填した電荷を光照射時および光無照射時のドレイン電流で所定の時間放出するようになっている。なお、これらの動作の詳細については後で詳しく説明する。
また、絶縁性基板９上には、非透過性であるメタル材質(ゲートライン、データライン、電極等)が形成されていない開口部６が設けられている。
また、絶縁保護膜１４の上部には、絶縁性基板９の略全面上に保護絶縁膜５が形成されている。さらに、保護絶縁膜５の上部には、保護膜３が備えられている。この保護膜３は、光電変換部２０の表面を保護するために、光電変換部２０のセンサ部分となる所定の領域に形成されている。
また、絶縁保護膜１４の上部には、絶縁性基板９の略全面上に保護絶縁膜５が形成されている。さらに、保護絶縁膜５の上部には、保護膜３が備えられている。この保護膜３は、光電変換部２０の表面を保護するために、光電変換部２０のセンサ部分となる所定の領域に形成されている。
そして、２次元イメージセンサ１００では、ＴＦＴ７に対して、絶縁性基板９側の側面にはバックライトユニット１８が備えられる。光電変換部２０では、このバックライトユニット１８から照射光２が照射され、この照射光２が光電変換部２０の開口部６を透過し、ＴＦＴ７に対して保護膜３側の側面に載置される原稿１によって反射されて、半導体層１２に照射されるようになっている。なお、バックライトユニット１８は、制御回路２４によって照射上体または非照射状態に切り替えられる。
また、光電変換部２０では、ＴＦＴ７のゲート電極１１に印加する電圧を制御することにより、導通状態と非導通状態を制御することができるようになっている。例えば、ＴＦＴ７のゲート電極１１に正電圧を印加すると、半導体層１２にｎチャンネルが形成され、ここで、ソース電極１０−ドレイン電極１５間に正電圧を印加すると、ソース電極１０側から電子が供給され、電流（ドレイン電流）が流れる。
図５は、ＴＦＴ７のゲート電圧とドレイン電流との関係を示したグラフである。この図において、曲線Ｉ１は、光照射時のゲート電圧とドレイン電流との関係を示しており、曲線Ｉ２は、光無照射時のゲート電圧とドレイン電流との関係を示している。
すなわち、曲線Ｉ１に示したように、非導通状態（ゲート電極１１に負電圧を印加した状態）での光照射時には、半導体層１２に光電流が誘起され、ソース電極１０−ドレイン電極１５間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流が流れる。なお、光照射によって半導体層１２に誘起される光電流の量を光電変換量という。
また、曲線Ｉ２で示したように、光無照射時には、ドレイン電流は極めて小さくすることができ、例えば、１０−１４Ａ（アンペア）程度にすることができる。その結果、ＴＦＴ７では、光照射時のドレイン電流（Ｉ１）と光無照射時のドレイン電流（Ｉ２）の差を大きく取ることができる。なお、この光照射時のドレイン電流（Ｉ１）と、光無照射のドレイン電流（Ｉ２）とを所定の時間蓄積してから比較する事により、Ｉ１とＩ２との差はより明確となり、ダイナミックレンジの大きな光電変換装置を得ることができる。
すなわち、曲線Ｉ１に示したように、非導通状態（ゲート電極１１に負電圧を印加した状態）での光照射時には、半導体層１２に光電流が誘起され、ソース電極１０−ドレイン電極１５間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流が流れる。なお、光照射によって半導体層１２に誘起される光電流の量を光電変換量という。
また、曲線Ｉ２で示したように、光無照射時には、ドレイン電流は極めて小さくすることができ、例えば、１０−１４Ａ（アンペア）程度にすることができる。その結果、ＴＦＴ７では、光照射時のドレイン電流（Ｉ１）と光無照射時のドレイン電流（Ｉ２）の差を大きく取ることができる。なお、この光照射時のドレイン電流（Ｉ１）と、光無照射のドレイン電流（Ｉ２）とを所定の時間蓄積してから比較する事により、Ｉ１とＩ２との差はより明確となり、ダイナミックレンジの大きな光電変換装置を得ることができる。
（各画素に対応する２次元イメージセンサ１００の回路構成）
次に、各画素に対応する２次元イメージセンサ１００の回路構成について、図１を用いて説明する。図１は、１画素に対応する２次元イメージセンサ１００の概略構成図である。
この図に示すように、光電変換部２０におけるＴＦＴ７には、絶縁性基板９側のバックライトユニット１８から照射光２が照射され、この照射光２が上記した開口部６を透過し、原稿１によって反射して、半導体層１２に照射される。
次に、各画素に対応する２次元イメージセンサ１００の回路構成について、図１を用いて説明する。図１は、１画素に対応する２次元イメージセンサ１００の概略構成図である。
この図に示すように、光電変換部２０におけるＴＦＴ７には、絶縁性基板９側のバックライトユニット１８から照射光２が照射され、この照射光２が上記した開口部６を透過し、原稿１によって反射して、半導体層１２に照射される。
そして、図１に示すように、ＴＦＴ７のゲートＧ（ゲート電極１１）は、駆動ＩＣ１９に接続されており、制御回路２４がゲート電極１１に印加する電圧を制御することにより、導通状態と非導通状態が切替えられるようになっている。例えば、ＴＦＴ７のゲート電極１１に正電圧を印加することにより半導体層１２にｎチャンネルが形成され、さらに、ソースＳ（ソース電極１０）−ドレインＤ（ドレイン電極１５）間に正電圧を印加することによりソース電極１０側からドレイン電極１５側に電子が供給されて、ドレイン電流が流れるようになっている。
なお、図５における曲線Ｉ１に示したように、ＴＦＴ７では、非導通状態（ゲート電極１１に負電圧を印加した状態）での光照射時には、半導体層１２に光電流が誘起され、ソース電極１０−ドレイン電極１５間に、照射光２により誘起された電子正孔の数、すなわち照射光２の光量に応じたドレイン電流が流れる。また、光無照射時には、図５の曲線Ｉ２に示したように、ドレイン電流は極めて小さく、例えば、１０−１４Ａ（アンペア）程度にすることができる。これにより、ＴＦＴ７は、光照射時のドレイン電流（Ｉ１）と光無照射時のドレイン電流（Ｉ２）の差を大きく取ることができるようになっている。
また、光電変換部２０における補助容量１７を構成している補助容量電極１６は、ＣＳ電極駆動電圧発生回路４０に接続されている。そして、制御回路２４が、ＣＳ電極駆動電圧発生回路４０で発生したＣＳ電極駆動電圧Ｖｃｓを制御することにより、所定の電荷を補助容量１７に充電することができるようになっている。
なお、２次元イメージセンサ１００では、補助容量１７に充電した所定の電荷を、光照射時のドレイン電流（Ｉ１）と、光無照射のドレイン電流（Ｉ２）とで所定の時間放出し、放出後に補助容量１７に残った電荷を検出ＩＣ２５で検出するようになっている。これにより、２次元イメージセンサ１００では、光照射時のドレイン電流（Ｉ１）と、光無照射のドレイン電流（Ｉ２）との差がより明確になり、ダイナミックレンジの大きな光電変換装置を得ることができる。
なお、２次元イメージセンサ１００では、補助容量１７に充電した所定の電荷を、光照射時のドレイン電流（Ｉ１）と、光無照射のドレイン電流（Ｉ２）とで所定の時間放出し、放出後に補助容量１７に残った電荷を検出ＩＣ２５で検出するようになっている。これにより、２次元イメージセンサ１００では、光照射時のドレイン電流（Ｉ１）と、光無照射のドレイン電流（Ｉ２）との差がより明確になり、ダイナミックレンジの大きな光電変換装置を得ることができる。
検出ＩＣ２５は、図１に示すように、内部に、積分アンプ（変換手段）３３、ローパスフィルタ３４、増幅アンプ（増幅手段）３５、サンプルホールド回路３６、帰還容量３９、リセットスイッチ３０を、当該検出ＩＣ２５が検出するライン数分（例えば数百ライン）備えている。また、サンプルホールド回路３６の後段に、アナログマルチプレクサ３７、Ａ／Ｄ（アナログ／デジタル）変換回路３８、検出ＩＣコントロール部３１を、それぞれ１つずつ備えている。なお、この検出ＩＣ２５では、各構成回路のオフセット及びノイズを除去するために、二重相関サンプリングを行うようになっている。
積分アンプ３３は、データライン２３を介して光電変換部２０から検出ＩＣ２５に入力された補助容量１７の電荷量（電流）を負入力として入力され、入力された電荷量に比例した電圧を出力するものである。なお、積分アンプ３３の正入力には、基準電圧発生回路３２で発生した基準電圧Ｖｒｅｆが入力されている。また、積分アンプ３３の負入力側と出力側には、リセットスイッチ３０および帰還容量３９が並列に接続されている。このリセットスイッチ３０は、検出ＩＣ２５のコントロール部（検出ＩＣコントロール部）３１の出力により制御される。なお検出ＩＣコントロール部３１は、検出ＩＣ２５の制御、及び検出プリント基板２６とのインターフェイスを行うものである。
積分アンプ３３の出力は、ノイズを低減するために設けられたローパスフィルタ３４を通って増幅アンプ３５に入力され、所定倍に増幅されて出力されるようになっている。
また、増幅アンプ３５の出力は、サンプルホールド回路３６に入力されてサンプルホールド（一旦保持）され、保持された値は、アナログマルチプレクサ３７の複数入力の１入力に出力されるようになっている。
また、アナログマルチプレクサ３７の出力は、次段のＡ／Ｄ変換回路３８に入力され、Ａ／Ｄ変換回路３８にて、アナログデータからデジタルデータに変換されたデータが、画像データとして、検出ＩＣコントロール部３１に出力されるようになっている。そして、検出ＩＣコントロール部３１に出力された画像データは、検出プリント基板２６を介して制御基板２４に出力されるようになっている。
また、増幅アンプ３５の出力は、サンプルホールド回路３６に入力されてサンプルホールド（一旦保持）され、保持された値は、アナログマルチプレクサ３７の複数入力の１入力に出力されるようになっている。
また、アナログマルチプレクサ３７の出力は、次段のＡ／Ｄ変換回路３８に入力され、Ａ／Ｄ変換回路３８にて、アナログデータからデジタルデータに変換されたデータが、画像データとして、検出ＩＣコントロール部３１に出力されるようになっている。そして、検出ＩＣコントロール部３１に出力された画像データは、検出プリント基板２６を介して制御基板２４に出力されるようになっている。
なお、本実施の形態に係る２次元イメージセンサ１００は、図１に示したように、補助容量１７のＴＦＴ７のドレインＤに接続される側とは別の電極（補助容量電極１６）を、基準電圧発生回路３２とは別の電圧発生回路（ＣＳ電極駆動電圧発生回路４０）で駆動する事に特徴がある。なお、図１に示す基準電圧発生回路３２は一定の電圧Ｖｒｅｆを発生するものであり、ＣＳ電極駆動電圧発生回路４０は２値の電圧ＶｃｓとＶ０とを発生するものである。
（２次元イメージセンサ１００の動作）
次に、２次元イメージセンサ１００の動作について、図６および図７を用いて説明する。図６は、２次元イメージセンサ１００の動作の流れを示すフローチャートである。
この図に示すように、２次元イメージセンサ１００の動作は、全ての画素における補助容量１７に所定の電荷を充電（一括充電）する一括充電期間（ステップＳ１〜Ｓ４）と、バックライトユニット１８から光を照射する光照射期間（ステップＳ５）と、各画素の画像情報を取得するスキャン期間（ステップＳ６〜１７）とからなる。
次に、２次元イメージセンサ１００の動作について、図６および図７を用いて説明する。図６は、２次元イメージセンサ１００の動作の流れを示すフローチャートである。
この図に示すように、２次元イメージセンサ１００の動作は、全ての画素における補助容量１７に所定の電荷を充電（一括充電）する一括充電期間（ステップＳ１〜Ｓ４）と、バックライトユニット１８から光を照射する光照射期間（ステップＳ５）と、各画素の画像情報を取得するスキャン期間（ステップＳ６〜１７）とからなる。
図７は、図１に示した２次元イメージセンサ１００の動作を示すタイミングチャートである。なお、図７では、１フレーム期間にスキャンするライン数（行数）が５１２本の場合の例を示している。
また、図７では、スキャン期間が時間ｔ１〜ｔ５、一括充電期間が時間ｔ５〜ｔ９、光照射期間がｔ９〜ｔ１（次のフレーム期間において１行目のスキャンを開始する時間ｔ１）のタイミングでそれぞれ行われるものとしている。ここで、時間ｔ５〜ｔ９において行われる一括充電は、次のフレームにおいてスキャン処理を行うためになされるものである。すなわち、時間ｔ１〜ｔ５におけるスキャン処理が行われる前には、その前のフレーム期間において一括充電がなされているものとする。ただし、以下の説明では、説明の便宜上、一括充電期間（時間ｔ６）から動作を開始するものとして説明する。
また、図７では、スキャン期間が時間ｔ１〜ｔ５、一括充電期間が時間ｔ５〜ｔ９、光照射期間がｔ９〜ｔ１（次のフレーム期間において１行目のスキャンを開始する時間ｔ１）のタイミングでそれぞれ行われるものとしている。ここで、時間ｔ５〜ｔ９において行われる一括充電は、次のフレームにおいてスキャン処理を行うためになされるものである。すなわち、時間ｔ１〜ｔ５におけるスキャン処理が行われる前には、その前のフレーム期間において一括充電がなされているものとする。ただし、以下の説明では、説明の便宜上、一括充電期間（時間ｔ６）から動作を開始するものとして説明する。
（１）一括充電期間
まず、時間ｔ６（図７参照）で、制御回路２４が、全ての画素におけるＴＦＴ７をオンにする。すなわち、制御回路２４からの指示に基づいて、駆動ＩＣ１９が全てのＴＦＴ７に対するゲート駆動信号をオンにする（ステップＳ１（図６参照））。
なお、この際、積分アンプ３３のリセットスイッチ３０がオンとなっているものとする。したがって、ＴＦＴ７がオンになることによって、ゲート電極１１からドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じるが、ＴＦＴドレイン電圧は基準電圧Ｖｒｅｆになる。
まず、時間ｔ６（図７参照）で、制御回路２４が、全ての画素におけるＴＦＴ７をオンにする。すなわち、制御回路２４からの指示に基づいて、駆動ＩＣ１９が全てのＴＦＴ７に対するゲート駆動信号をオンにする（ステップＳ１（図６参照））。
なお、この際、積分アンプ３３のリセットスイッチ３０がオンとなっているものとする。したがって、ＴＦＴ７がオンになることによって、ゲート電極１１からドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じるが、ＴＦＴドレイン電圧は基準電圧Ｖｒｅｆになる。
ここで、全てのゲート駆動信号をオンにするための方法について、図８〜図１０を用いて説明する。図８は、駆動ＩＣ１９に搭載されるゲートドライバの概略回路図を示している。なお、この図では、２５６出力構成の場合を示しているが、より多くのゲート（ゲートライン）の駆動を行う場合には、複数のゲートドライバを、カスケード接続して駆動すればよい。
図８に示したゲートドライバは、カスケード接続された複数のＤ-TYPEのフリップフロップからなるシフトレジスタ５１と、フリップフロップと同数のＡＮＤゲート５２とからなる。なお、図８におけるシフトレジスタ５１は、Ｄ-TYPEのフリップフロップを用いているが、これに限らず、他のタイプのフリップフロップを用いてもよい。
ＯＥ端子(ローアクティブ)はゲートドライバ出力(ＯＧ１〜ＯＧ２５６)の出力制御を行うものであり、ＯＥ端子がハイの場合には、全出力はローレベルに保たれるようになっている。ＯＥ端子からの出力イネーブル信号は各ＡＮＤゲート５２の一方の入力端子に入力され、シフトレジスタ５１における各段のフリップフロップの出力端子Ｑからの出力信号はそれぞれ対応するＡＮＤゲート５２の他方の入力端子に入力される。
図９（ａ）および図９（ｂ）は、図８に示したゲートドライバによって、全ての出力線を同時にオンにする方法を説明するためのタイミング図であり、２つの方式（方式Ａおよび方式Ｂ）を示している。
図９（ａ）に示した方式Ａは、スタートパルス(ＳＴＰＬ）及び、シフトクロック（ＣＬＯＣＫ）を入力することによって全ての出力を同時に駆動する方法である。
方式Ａでは、期間ｔａ１〜ｔａ４で全てのシフトレジスタ５１の出力（ＯＧ１ｉ〜ＯＧ２５６ｉ）がオンされる。そして、期間ｔａ２からｔａ３で、ＯＥ端子がローとされることにより、シフトレジスタ５１の各出力（ＯＧ１ｉ〜ＯＧ２５６ｉ）が出力端子（ＯＧ１〜ＯＧ２５６）へ出力される。この方式では図８のフリップフロップのＰＲＥＳＥＴ端子、ＣＬＥＡＲ端子が不要であるので、シフトレジスタ５１の回路構成が簡単になる。
方式Ａでは、期間ｔａ１〜ｔａ４で全てのシフトレジスタ５１の出力（ＯＧ１ｉ〜ＯＧ２５６ｉ）がオンされる。そして、期間ｔａ２からｔａ３で、ＯＥ端子がローとされることにより、シフトレジスタ５１の各出力（ＯＧ１ｉ〜ＯＧ２５６ｉ）が出力端子（ＯＧ１〜ＯＧ２５６）へ出力される。この方式では図８のフリップフロップのＰＲＥＳＥＴ端子、ＣＬＥＡＲ端子が不要であるので、シフトレジスタ５１の回路構成が簡単になる。
図９（ｂ）に示した方式Ｂは、シフトレジスタ５１のＰＲＥＳＥＴ端子をオンとすることにより、期間ｔｂ１〜ｔｂ４でシフトレジスタ５１の各出力（ＯＧ１ｉ〜ＯＧ２５６ｉ）をオンにさせる。そして、期間ｔｂ２らｔｂ３でＯＥ端子がローとされることにより、シフトレジスタ５１の各出力（ＯＧ１ｉ〜ＯＧ２５６ｉ）が出力端子（ＯＧ１〜ＯＧ２５６）へ出力される。この方式では、ＣＬＯＣＫによる制御がないので、全てのゲート駆動信号をオンにするのに要する時間を方式Ａに比べて短くすることができる。
図１０に示した方式Ｃは、方式ＡのＯＥ端子の制御を行わないようにしたものである。この場合には、図７のｔ７のタイミングが、図１０のｔｃ１に相当し、図７のｔ８のタイミングが、図１０のｔｃ２〜ｔｃ２５７に相当し、図７のｔ９のタイミングが、図１０のｔｃ２５８に相当する（図７の各タイミングについては、後述する）。
これらの方式Ａ〜方式Ｃのいずれかの方法により、全てのゲート駆動信号をオンにすることが可能である。
次に、時間ｔ７で、制御回路２４は、ＣＳ電極駆動電圧をオン（Ｖｃｓ）にする（ＣＳ電極駆動信号をオンにする）（ステップＳ２）。これにより、補助容量１７より電荷(正孔)がＴＦＴ７のドレインに流れ込むが、積分アンプ３３がリセットされているため、この電荷は消滅する。
次に、時間ｔ８で、制御回路２４は、全ての画素におけるＴＦＴ７をオフにする。すなわち、制御回路２４からの指示に基づいて、駆動ＩＣ１９が全てのＴＦＴ７に対するゲート駆動信号をオフにする（ステップＳ３）。これにより、ＴＦＴ７の主にゲートとソースＳとの間の寄生容量によるフィードスルー現象により、電荷（電子）が積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。
また、ＴＦＴ７の主に、ゲートとドレインＤとの間の寄生容量によるフィードスルー現象により、電荷（電子）が補助容量１７に流れ込む。これにより、ＴＦＴドレイン電圧はＷ１だけ下降する。
また、ＴＦＴ７の主に、ゲートとドレインＤとの間の寄生容量によるフィードスルー現象により、電荷（電子）が補助容量１７に流れ込む。これにより、ＴＦＴドレイン電圧はＷ１だけ下降する。
次に、時間ｔ９で、制御回路２４は、ＣＳ電極駆動電圧をオフ（Ｖ０）にする（ＣＳ電極駆動信号をオフにする）（ステップＳ４）。ＣＳ電極駆動電圧Ｖｃｓがオフされると、ＴＦＴのドレイン電圧はＴＦＴがオフされて非導通になっているため、ＣＳ電極駆動電圧発生回路４０のオン−オフ電圧の差に相当する分(値Ｗ２)だけ下降する。これにより、全ての画素における補助容量１７に所定量の電荷が充填（一括充電）される。
（２）光照射期間
次に、時間ｔ９から次のフレーム期間において１行目のゲートラインに対するスキャンを開始する時間ｔ１まで、制御回路２４は、バックライトユニット１８を制御して光を照射させる（ステップＳ５）。上記したように、バックライトユニット１８から照射された光は、光電変換部２０における開口部６を介して原稿に照射される。そして、原稿によって反射された光は、ＴＦＴ７に照射される。これにより、ＴＦＴ７をオフにした状態で、ＴＦＴ７に所定の期間だけ原稿からの反射光が照射されることになる。
次に、時間ｔ９から次のフレーム期間において１行目のゲートラインに対するスキャンを開始する時間ｔ１まで、制御回路２４は、バックライトユニット１８を制御して光を照射させる（ステップＳ５）。上記したように、バックライトユニット１８から照射された光は、光電変換部２０における開口部６を介して原稿に照射される。そして、原稿によって反射された光は、ＴＦＴ７に照射される。これにより、ＴＦＴ７をオフにした状態で、ＴＦＴ７に所定の期間だけ原稿からの反射光が照射されることになる。
この結果、原稿によって反射された光が照射されたＴＦＴ７では、ソース・ドレイン電極間を光電流が流れる。これにより、補助容量１７の電荷は、ＴＦＴ７のソース側に流れ、それに伴ってＴＦＴドレイン電圧は上昇する。
一方、光が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷量は保持され、ＴＦＴドレイン電圧も変化しない。
一方、光が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷量は保持され、ＴＦＴドレイン電圧も変化しない。
（３）スキャン期間
次に、各画素の画像情報を取得するスキャン期間に移行する。なお、スキャン処理は、ライン毎に順次行われる。すなわち、１行目から、最終行（例えば５１２行）まで、順次、同様のスキャン処理が行われる。
次に、各画素の画像情報を取得するスキャン期間に移行する。なお、スキャン処理は、ライン毎に順次行われる。すなわち、１行目から、最終行（例えば５１２行）まで、順次、同様のスキャン処理が行われる。
まず、時間ｔ１で、制御回路２４が、スキャンを行うラインにおける各画素の積分アンプ３３のリセットスイッチ３０をオンからオフに切り替え、積分アンプ３３のリセットを解除する（ステップＳ６）。
次に、時間ｔ２で、制御回路２４は、駆動ＩＣ１９を制御して、スキャンを行うラインにおける各画素のゲート駆動信号をオンにする（ステップＳ７）。すなわち、スキャンを行うＴＦＴ７をオンにする。
ここで、ゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートＧからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、電荷（正孔）が漏れ込む。このとき、補助容量１７に注入された電荷（電子）もソースＳ側へ流れ、積分アンプ３３の出力は上昇する。
ここで、ゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートＧからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、電荷（正孔）が漏れ込む。このとき、補助容量１７に注入された電荷（電子）もソースＳ側へ流れ、積分アンプ３３の出力は上昇する。
なお、この時ソースＳ側へ流れる電荷量は、ＴＦＴ７への光の照射の状況により異なる。すなわち、ＴＦＴ７は、照射された光量に応じて抵抗値が変化する光検出素子であるため、原稿からの反射光が当たるＴＦＴ７（画素）と、原稿からの反射光が当たらないＴＦＴ７（画素）では、ソースＳ側へ流れる電荷量が異なる。また、このようにしてソースＳ側へ流れた電荷は、積分アンプ３３の負入力へ入力される。
次に、時間ｔ３で、入力された電荷量に比例する電圧が積分アンプ３３から出力される（ステップＳ８）。
なお、図７におけるＴＦＴドレイン（ＴＦＴ７のドレインＤ）の電圧、積分アンプ３３の出力、ローパスフィルタ３４の出力、増幅アンプ３５の出力では、完全に光が当たるＴＦＴ７と光が当たらないＴＦＴ７の場合とを示している。そして、図７に示したように、光が当たるＴＦＴ７の積分アンプ３３の出力と、光が当たらないＴＦＴ７の積分アンプ３３の出力には、時間ｔ３においてＷ３の差が生じる。
なお、図７におけるＴＦＴドレイン（ＴＦＴ７のドレインＤ）の電圧、積分アンプ３３の出力、ローパスフィルタ３４の出力、増幅アンプ３５の出力では、完全に光が当たるＴＦＴ７と光が当たらないＴＦＴ７の場合とを示している。そして、図７に示したように、光が当たるＴＦＴ７の積分アンプ３３の出力と、光が当たらないＴＦＴ７の積分アンプ３３の出力には、時間ｔ３においてＷ３の差が生じる。
また、時間ｔ３では、積分アンプ３３から出力された値（信号）が、ローパスフィルタ３４を介して増幅アンプ３５に入力され、所定のゲインｇを掛けられ、増幅される（ステップＳ９）。すなわち、増幅アンプ３５において、上記の差Ｗ３にゲインｇを掛けることによりＷ３×ｇの出力が得られる。この増幅後の電荷量の差が、光が照射された画素と、照射されていない画素の検出値の差となる。
また、時間ｔ３では、増幅アンプ３５で増幅された値が、サンプルホールド回路３６に送られ、一旦保持（サンプルホールド）される（ステップＳ１０）。
次に、時間ｔ４で、制御回路２４は、積分アンプ３３のリセットスイッチ３０をオフからオンに切り替える（ステップＳ１１）。これにより、アンプ３３の帰還容量３９がショートされ、積分アンプ３３の出力は、基準電圧Ｖｒｅｆになる。したがって、ローパスフィルタ３４および増幅アンプ３５の出力も基準電圧Ｖｒｅｆになる。
次に、時間ｔ５で、制御回路２４は、駆動ＩＣ１９を制御してゲート駆動信号をオフとさせ、ＴＦＴ７をオフにさせる（ステップＳ１２）。これにより、ＴＦＴ７の主にゲートＧとソースＳとの間の寄生容量によるフィードスルー現象により、電荷（電子）が積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。これに対して、ＴＦＴ７の主にゲートＧとドレインＤとの間の寄生容量によるフィードスルー現象により、電荷（電子）が補助容量１７に流れ込みＴＦＴドレイン電圧はＷ１だけ下降する。
次に、制御回路２４は、全てのラインに対して、ステップＳ６〜Ｓ１２までの処理を行ったか否かを判断する（ステップＳ１３）。
そして、上記の処理を行っていないラインが残っている場合には、残っているラインに対してステップＳ６〜Ｓ１２の処理を行う。
一方、全てのラインについてＳ６〜Ｓ１２の処理を終えた場合には、制御回路２４は、サンプルホールド回路３６にサンプルホールドしている値を、アナログマルチプレクサ３７の複数入力の各入力に出力させる（ステップＳ１４）。
そして、上記の処理を行っていないラインが残っている場合には、残っているラインに対してステップＳ６〜Ｓ１２の処理を行う。
一方、全てのラインについてＳ６〜Ｓ１２の処理を終えた場合には、制御回路２４は、サンプルホールド回路３６にサンプルホールドしている値を、アナログマルチプレクサ３７の複数入力の各入力に出力させる（ステップＳ１４）。
そして、アナログマルチプレクサ３７に入力された値は、Ａ／Ｄ変換回路３８に出力され、Ａ／Ｄ変換回路３８にて、アナログデータからデジタルデータに変換されて画像データとされる（ステップＳ１５）。
また、Ａ／Ｄ変換器３８によって生成された画像データは、検出ＩＣコントロール部３１および検出プリント基板２６を介して制御回路２４に出力される（ステップＳ１６）。
次に、制御回路２４は、全てのフレームのスキャンを完了したか否かを判断する（ステップＳ１７）。そして、スキャンを行っていないフレームが残っている場合には、次のフレームについて、ステップＳ１からの処理を行う。一方、全てのフレームのスキャンを完了した場合には、制御回路２４は、動作を終了する。
以上のように、一括充電期間、光照射期間、スキャン期間を１回（１サイクル）行うことにより、各画素における光電変換量を１回検出することができる。また、一括充電期間、光照射期間、スキャン期間からなるサイクルを繰り返すことにより、各サイクルのスキャン期間における時間ｔ３において各画素における光電変換量を連続して検出する事が可能となる。
なお、本実施の形態では、図７の時間ｔ７でＣＳ電極駆動電圧Ｖｃｓをハイレベルにし、時間ｔ９でローレベルにすることにより、補助容量１７に電荷を充填しているが、補助容量１７に電荷を充填する方法はこれに限るものではない。例えば、図１１に示すように、時間ｔ７でＣＳ電極駆動電圧Ｖｃｓをローレベルにし、時間ｔ９でハイレベルにするような逆方向の駆動を行っても補助容量１７に電荷を充填することができる。ただし、この場合、時間ｔ８においてゲート駆動信号をオフにすることによって生じるフィードスルー信号成分と逆の電荷を、補助容量１７に充填することになり、補助容量１７に充填される電荷量は、図７に比べて小さくなる。
また、２次元イメージセンサ１００では、ＴＦＴ７にフォトセンサ機能と画素選択機能とを持たせている。
これにより、フォトセンサ部（光電変換部２０）を小さくし、画素を高密度化させることができ、かつ、構造が簡単なフォトセンサを実現できる。
これにより、フォトセンサ部（光電変換部２０）を小さくし、画素を高密度化させることができ、かつ、構造が簡単なフォトセンサを実現できる。
また、２次元イメージセンサ１００では、補助容量１７に所定量の電荷を充填しておき、この補助回路１７に充填した電荷が、光電流として所定の時間流出した後、補助容量１７に蓄積されている電荷を差分することによって得られる電荷量を、光電変換量として検出している。
このため、光照射時に生じた光電流そのものを検出する場合に比べて、ダイナミックレンジの大きな光電変換装置を実現することができる。
このため、光照射時に生じた光電流そのものを検出する場合に比べて、ダイナミックレンジの大きな光電変換装置を実現することができる。
また、２次元イメージセンサ１００では、ＣＳ電極駆動電圧Ｖｃｓを用いることにより、補助容量１７に所定量の電荷を一括充電することが可能となっている。
これにより、複雑な構造を必要とせず、単純なタイミング制御で各画素における補助容量１７への電荷の充填（充電）を行うことができ、かつ、ダイナミックレンジの大きなフォトセンサを実現できる。
これにより、複雑な構造を必要とせず、単純なタイミング制御で各画素における補助容量１７への電荷の充填（充電）を行うことができ、かつ、ダイナミックレンジの大きなフォトセンサを実現できる。
〔実施の形態２〕
本発明の他の実施の形態について説明する。
本実施の形態にかかる光電変換装置は、イメージスキャナ等の画像入力装置に搭載される密着型イメージセンサである２次元イメージセンサ１００ａである。
本発明の他の実施の形態について説明する。
本実施の形態にかかる光電変換装置は、イメージスキャナ等の画像入力装置に搭載される密着型イメージセンサである２次元イメージセンサ１００ａである。
なお、本実施の形態にかかる２次元イメージセンサ１００ａは、実施の形態１における２次元イメージセンサ１００と略同様の構成である。すなわち、図２及び図３で示した構成は本実施の形態における２次元イメージセンサ１００ａでも同じであり、全てのゲート駆動信号を同時にオンする方法も実施の形態１で示した駆動方法と同様である。
ただし、実施の形態１では基準電圧発生回路３２によって発生される電圧が一定の電圧（Ｖｒｅｆ）であり、ＣＳ電極駆動電圧発生回路４０によって発生される電圧が２値の電圧（ＶｃｓまたはＶ０）であるのに対して、本実施の形態では２値の電圧（基準電圧Ｖｒｅｆまたは充電電圧Ｖ１）を発生する基準電圧発生回路３２ａと、一定の電圧（Ｖｃｓ）を発生するＣＳ電極駆動電圧発生回路４０ａを用いている点が、実施の形態１とは異なる。
なお、説明の便宜上、実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
なお、説明の便宜上、実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
図１２は、本実施の形態に係る２次元イメージセンサ１００ａの１画素に対応する部分の概略構成を示すブロック図である。
ここで、２次元イメージセンサ１００ａの動作について、図１３および図１４を用いて説明する。
図１３は、２次元イメージセンサ１００ａの動作の流れを示すフローチャートである。
この図に示すように、２次元イメージセンサ１００ａの動作は、全ての画素における補助容量１７に所定量の電荷を充填（一括充電）する一括充電期間（ステップＳ２１〜Ｓ２４）と、バックライトユニット１８から光を照射する光照射期間（ステップＳ２５）と、各画素の画像情報を取得するスキャン期間（ステップＳ２６〜３７）とからなる。
図１３は、２次元イメージセンサ１００ａの動作の流れを示すフローチャートである。
この図に示すように、２次元イメージセンサ１００ａの動作は、全ての画素における補助容量１７に所定量の電荷を充填（一括充電）する一括充電期間（ステップＳ２１〜Ｓ２４）と、バックライトユニット１８から光を照射する光照射期間（ステップＳ２５）と、各画素の画像情報を取得するスキャン期間（ステップＳ２６〜３７）とからなる。
図１４は、２次元イメージセンサ１００ａの動作を示すタイミングチャートである。なお、図１４では、スキャンを行うラインが５１２本の場合の例を示している。また、５１２本のラインをスキャンする期間を１フレームとし、複数のフレームについて連続的にスキャン処理を行う場合の例を示している。
また、図１４では、スキャン期間が時間ｔ２１〜ｔ２５、一括充電期間が時間ｔ２５〜ｔ２９、光照射期間がｔ２９〜ｔ２１（次のフレーム期間において１行目のスキャンを開始する時間ｔ２１）のタイミングでそれぞれ行われるものとしている。ここで、時間ｔ２５〜ｔ２９において行われる一括充電は、次のフレームにおいてスキャン処理を行うためになされるものである。すなわち、時間ｔ２１〜ｔ２５におけるスキャン処理が行われる前には、その前のフレーム期間において一括充電がなされているものとする。ただし、以下の説明では、説明の便宜上、一括充電期間（時間ｔ２６）から動作を開始するものとする。
（１）一括充電期間
まず、時間ｔ２６（図１４参照）で、制御回路２４が、全ての画素におけるＴＦＴ７をオンにする。すなわち、制御回路２４からの指示に基づいて、駆動ＩＣ１９が全てのＴＦＴ７に対するゲート駆動信号をオンにする（ステップＳ２１（図１３参照））。
まず、時間ｔ２６（図１４参照）で、制御回路２４が、全ての画素におけるＴＦＴ７をオンにする。すなわち、制御回路２４からの指示に基づいて、駆動ＩＣ１９が全てのＴＦＴ７に対するゲート駆動信号をオンにする（ステップＳ２１（図１３参照））。
なお、この際、積分アンプ３３のリセットスイッチ３０がオンとなっているものとする。したがって、ＴＦＴ７がオンになることによって、ゲート電極１１からドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じるが、ＴＦＴドレイン電圧は基準電圧Ｖｒｅｆになる。
また、全てのゲート駆動信号をオンさせる方法は、実施の形態１に記載した方式Ａ、Ｂのいずれかを用いればよい。また、ＯＥ端子を使わない他の駆動方法として、図１５に示す方式Ｄの駆動方法を用いてもよい。方式Ｄは、方式ＣのＣＳ電極駆動信号の代わりに、基準電圧Ｖｒｅｆを用いて充電を行う。
なお、方式Ｄでは、図１４のｔ２７のタイミングがｔｄ１に相当し、図１４のｔ２８のタイミングがｔｄ２〜ｔｄ２５７に相当し、図１４のｔ２９のタイミングがｔｄ２５８に相当することになる（図１４の各タイミングについては後述する）。
なお、方式Ｄでは、図１４のｔ２７のタイミングがｔｄ１に相当し、図１４のｔ２８のタイミングがｔｄ２〜ｔｄ２５７に相当し、図１４のｔ２９のタイミングがｔｄ２５８に相当することになる（図１４の各タイミングについては後述する）。
次に、時間ｔ２７で、制御回路２４は、積分アンプ３３に印加される電圧（積分アンプ基準電圧）を基準電圧Ｖｒｅｆから充電電圧Ｖ１にする（基準電圧発生回路３２ａが充電電圧Ｖ１を発生する）（ステップＳ２２）。これにより、ＴＦＴ７のドレイン電圧はＷ２１(＝Ｖｒｅｆ−Ｖ１)だけ下降する。
次に、時間ｔ２８で、制御回路２４は、ゲート駆動信号をオフにする（ステップＳ２３）。すなわち、ＴＦＴ７をオフにする。これにより、ＴＦＴ７の主にゲートＧとソースＳとの間の寄生容量によるフィードスルー現象により、電荷（電子）が、積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。
また、ＴＦＴ７の主に、ゲートＧとドレインＤとの間の寄生容量によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込む。これにより、ＴＦＴドレイン電圧は、Ｗ２２だけ下降する。
また、ＴＦＴ７の主に、ゲートＧとドレインＤとの間の寄生容量によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込む。これにより、ＴＦＴドレイン電圧は、Ｗ２２だけ下降する。
次に、時間ｔ２９で積分アンプ基準電圧がＶ１からＶｒｅｆに切り替えられる（ステップＳ２４）。
以上により、全ての画素における補助容量１７に所定量の電荷が充填（一括充電）される。
以上により、全ての画素における補助容量１７に所定量の電荷が充填（一括充電）される。
（２）光照射期間
次に、時間ｔ２９から次のフレーム期間において１行目のラインに対するスキャンを開始する時間ｔ２１まで、制御回路２４は、バックライトユニット１８を制御して光を照射させる（ステップＳ２５）。上記したように、バックライトユニット１８から照射された光は、光電変換部２０における開口部６を介して原稿に照射される。そして、原稿によって反射された光は、ＴＦＴ７に照射される。これにより、ＴＦＴ７をオフにした状態で、ＴＦＴ７に所定の期間だけ原稿からの反射光が照射されることになる。
次に、時間ｔ２９から次のフレーム期間において１行目のラインに対するスキャンを開始する時間ｔ２１まで、制御回路２４は、バックライトユニット１８を制御して光を照射させる（ステップＳ２５）。上記したように、バックライトユニット１８から照射された光は、光電変換部２０における開口部６を介して原稿に照射される。そして、原稿によって反射された光は、ＴＦＴ７に照射される。これにより、ＴＦＴ７をオフにした状態で、ＴＦＴ７に所定の期間だけ原稿からの反射光が照射されることになる。
この結果、原稿によって反射された光が照射されたＴＦＴ７では、ソース・ドレイン電極間を光電流が流れる。これにより、補助容量１７の電荷は、ＴＦＴ７のソース側に流れ、それに伴ってＴＦＴドレイン電圧は上昇する。
一方、光が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷量は保持され、ＴＦＴドレイン電圧も変化しない。
一方、光が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷量は保持され、ＴＦＴドレイン電圧も変化しない。
（３）スキャン期間
次に、各画素の画像情報を取得するスキャン期間に移行する。なお、スキャン処理は、ライン毎に順次行われる。すなわち、１行目から、最終行（例えば５１２行）まで、順次、同様のスキャン処理が行われる。
次に、各画素の画像情報を取得するスキャン期間に移行する。なお、スキャン処理は、ライン毎に順次行われる。すなわち、１行目から、最終行（例えば５１２行）まで、順次、同様のスキャン処理が行われる。
まず、時間ｔ２１で、制御回路２４が、スキャンを行うラインにおける各画素の積分アンプ３３のリセットスイッチ３０をオンからオフに切り替え、積分アンプ３３のリセットを解除する（ステップＳ２６）。
次に、時間ｔ２２で、制御回路２４は、駆動ＩＣ１９を制御して、スキャンを行うラインにおける各画素のゲート駆動信号をオンにする（ステップＳ２７）。すなわち、スキャンを行うＴＦＴ７をオンにする。
ここで、ゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートＧからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、電荷（正孔）が漏れ込む。このとき、補助容量１７に注入された電荷（電子）もソースＳ側へ流れ、積分アンプ３３の出力は上昇する。
ここで、ゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートＧからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、電荷（正孔）が漏れ込む。このとき、補助容量１７に注入された電荷（電子）もソースＳ側へ流れ、積分アンプ３３の出力は上昇する。
なお、この時ソースＳ側へ流れる電荷量は、ＴＦＴ７への光の照射の状況により異なる。すなわち、原稿からの反射光が当たるＴＦＴ７（画素）と、原稿からの反射光が当たらないＴＦＴ７（画素）では、ソースＳ側へ流れる電荷量が異なる。また、このようにしてソースＳ側へ流れた電荷は、積分アンプ３３の負入力へ入力される。
次に、時間ｔ２３で、入力された電荷量に比例する電圧が積分アンプ３３から出力される（ステップＳ２８）。
なお、図１４におけるＴＦＴドレインの電圧、積分アンプ３３の出力、ローパスフィルタ３４の出力、増幅アンプ３５の出力では、完全に光が当たるＴＦＴ７と光が当たらないＴＦＴ７の場合とを示している。そして、図１４に示したように、光が当たっていたＴＦＴ７の積分アンプ３３の出力と、光が当たっていないＴＦＴ７の積分アンプ３３の出力には、時間ｔ２３においてＷ２３の差が生じる。
なお、図１４におけるＴＦＴドレインの電圧、積分アンプ３３の出力、ローパスフィルタ３４の出力、増幅アンプ３５の出力では、完全に光が当たるＴＦＴ７と光が当たらないＴＦＴ７の場合とを示している。そして、図１４に示したように、光が当たっていたＴＦＴ７の積分アンプ３３の出力と、光が当たっていないＴＦＴ７の積分アンプ３３の出力には、時間ｔ２３においてＷ２３の差が生じる。
また、時間ｔ２３では、積分アンプ３３から出力された値（信号）が、ローパスフィルタ３４を介して増幅アンプ３５に入力され、所定のゲインｇを掛けられ、増幅される（ステップＳ２９）。すなわち、増幅アンプ３５において、上記の差Ｗ２３にゲインｇを掛けることによりＷ２３×ｇの出力が得られる。この増幅後の電荷量の差が、光が照射された画素と、照射されていない画素の検出値の差となる。
また、時間ｔ２３では、増幅アンプ３５で増幅された値が、サンプルホールド回路３６に送られ、一旦保持（サンプルホールド）される（ステップＳ３０）。
次に、時間ｔ２４で、制御回路２４は、積分アンプ３３のリセットスイッチ３０をオフからオンに切り替える（ステップＳ３１）。これにより、アンプ３３の帰還容量３９がショートされ、積分アンプ３３の出力は、基準電圧Ｖｒｅｆになる。したがって、ローパスフィルタ３４および増幅アンプ３５の出力も基準電圧Ｖｒｅｆになる。
次に、時間ｔ２５で、制御回路２４は、駆動ＩＣ１９を制御してゲート駆動信号をオフとさせ、ＴＦＴ７をオフにさせる（ステップＳ３２）。これにより、ＴＦＴ７の主にゲートＧとソースＳとの間の寄生容量によるフィードスルー現象により、電荷（電子）が積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。これに対して、ＴＦＴ７の主にゲートＧとドレインＤとの間の寄生容量によるフィードスルー現象により、電荷（電子）が補助容量１７に流れ込みＴＦＴドレイン電圧はＷ２２だけ下降する。
次に、制御回路２４は、全てのラインに対して、ステップＳ２６〜Ｓ３２までの処理を行ったか否かを判断する（ステップＳ３３）。
そして、上記の処理を行っていないラインが残っている場合には、残っているラインに対してステップＳ２６〜Ｓ３２の処理を行う。
一方、全てのラインについてＳ２６〜Ｓ３２の処理を終えた場合には、制御回路２４は、サンプルホールド回路３６にサンプルホールドしている値を、アナログマルチプレクサ３７の複数入力の各入力に出力させる（ステップＳ３４）。
そして、上記の処理を行っていないラインが残っている場合には、残っているラインに対してステップＳ２６〜Ｓ３２の処理を行う。
一方、全てのラインについてＳ２６〜Ｓ３２の処理を終えた場合には、制御回路２４は、サンプルホールド回路３６にサンプルホールドしている値を、アナログマルチプレクサ３７の複数入力の各入力に出力させる（ステップＳ３４）。
そして、アナログマルチプレクサ３７に入力された値は、Ａ／Ｄ変換回路３８に出力され、Ａ／Ｄ変換回路３８にて、アナログデータからデジタルデータに変換されて画像データとされる（ステップＳ３５）。
また、Ａ／Ｄ変換器３８によって生成された画像データは、検出ＩＣコントロール部３１および検出プリント基板２６を介して制御回路２４に出力される（ステップＳ３６）。
次に、制御回路２４は、全てのフレームのスキャンを完了したか否かを判断する（ステップＳ３７）。そして、スキャンを行っていないフレームが残っている場合には、次のフレームについて、ステップＳ２１からの処理を行う。一方、全てのフレームのスキャンを完了した場合には、制御回路２４は、動作を終了する。
以上のように、一括充電期間、光照射期間、スキャン期間を１回（１サイクル）行うことにより、各画素における光電変換量を１回検出することができる。また、一括充電期間、光照射期間、スキャン期間からなるサイクルを繰り返すことにより、各サイクルのスキャン期間における時間ｔ２３において各画素における光電変換量を連続して検出する事が可能となる。
なお、本実施の形態では、図１４の時間ｔ２７で積分アンプ基準電圧を充電電圧Ｖ１(基準電圧Ｖｒｅｆより低い電圧)にし、時間ｔ２９で積分アンプ基準電圧をＶｒｅｆにすることにより、補助容量１７に電荷を充填しているが、補助容量１７に電荷を充填する方法はこれに限るものではない。
例えば、図１６に示したように、時間ｔ２７で積分アンプ基準電圧を充電電圧Ｖ２(基準電圧Ｖｒｅｆより高い電圧)にし、時間ｔ２９で基準電圧Ｖｒｅｆにするような、図１４の例とは逆方向の駆動を行っても補助容量１７に電荷を充填することができる。このような構成によっても、図１４の場合と略同様の効果を得ることができる。ただし、この場合、時間ｔ２８でのゲート駆動信号のオフによるフィードスルー信号成分とは逆の電荷の充填となり、補助容量１７に充填される電荷量は、図１４に比べて小さくなる。
例えば、図１６に示したように、時間ｔ２７で積分アンプ基準電圧を充電電圧Ｖ２(基準電圧Ｖｒｅｆより高い電圧)にし、時間ｔ２９で基準電圧Ｖｒｅｆにするような、図１４の例とは逆方向の駆動を行っても補助容量１７に電荷を充填することができる。このような構成によっても、図１４の場合と略同様の効果を得ることができる。ただし、この場合、時間ｔ２８でのゲート駆動信号のオフによるフィードスルー信号成分とは逆の電荷の充填となり、補助容量１７に充填される電荷量は、図１４に比べて小さくなる。
また、本実施の形態では、基準電圧発生回路３２ａが、２値の電圧を発生するようにしているが、これに限るものではない。例えば、図１７に示すように、積分アンプ３３の正入力に一定の電圧（基準電圧Ｖｒｅｆ）を発生する基準電圧発生回路３２を接続し、一定の電圧（充電電圧Ｖ１）を発生する充電電圧発生回路４２を、ＴＦＴ７のソースＳ側にスイッチ４１を介して接続してもよい。
この構成では、制御回路２４からの指示に応じて検出ＩＣコントロール部３１が、スイッチ４１の接続状態を制御することにより、ＴＦＴ７のソースＳ側と、積分アンプ３３の負入力または充電電圧発生回路４２のいずれかとを接続することになる。このような構成によっても、図１２の構成と略同様の機能・効果を得ることができる。
この構成では、制御回路２４からの指示に応じて検出ＩＣコントロール部３１が、スイッチ４１の接続状態を制御することにより、ＴＦＴ７のソースＳ側と、積分アンプ３３の負入力または充電電圧発生回路４２のいずれかとを接続することになる。このような構成によっても、図１２の構成と略同様の機能・効果を得ることができる。
また、本実施の形態では、所定量の電荷を補助容量１７に一括充電するために、データライン２３に接続している外部回路（検出ＩＣ２５）を利用している。
この場合、複雑な構造を必要とせず、単純なタイミング制御で各画素における補助容量１７の充填を行うことができ、かつ、ダイナミックレンジの大きなフォトセンサを実現できる。
この場合、複雑な構造を必要とせず、単純なタイミング制御で各画素における補助容量１７の充填を行うことができ、かつ、ダイナミックレンジの大きなフォトセンサを実現できる。
〔実施の形態３〕
本発明のさらに他の実施の形態について説明する。
本実施の形態にかかる２次元イメージセンサ１００ｂは、イメージスキャナ等の画像入力装置に搭載される密着型イメージセンサであり、実施の形態１における２次元イメージセンサ１００と略同様の構成である。
すなわち、図２及び図３で示した構成は本実施の形態における２次元イメージセンサ１００ｂでも同じであり、全てのゲート駆動信号を同時にオンする方法も実施の形態１で示した駆動方法と同様である。このため、説明の便宜上、実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
本発明のさらに他の実施の形態について説明する。
本実施の形態にかかる２次元イメージセンサ１００ｂは、イメージスキャナ等の画像入力装置に搭載される密着型イメージセンサであり、実施の形態１における２次元イメージセンサ１００と略同様の構成である。
すなわち、図２及び図３で示した構成は本実施の形態における２次元イメージセンサ１００ｂでも同じであり、全てのゲート駆動信号を同時にオンする方法も実施の形態１で示した駆動方法と同様である。このため、説明の便宜上、実施の形態１にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
ただし、上記の各実施の形態では、一つのＴＦＴ（ＴＦＴ７）が、画素選択機能とフォトセンサ機能とを兼ね備える光電変換装置（２次元イメージセンサ１００および１００ａ）の例について説明したが、本実施の形態における光電変換装置（２次元イメージセンサ１００ｂ）には、フォトセンサ機能を実現するためのフォトＴＦＴ（薄膜トランジスタ）７ａと、画素選択機能を実現するためのスイッチングＴＦＴ（スイッチング薄膜トランジスタ）７ｂとが別々に備えられる点が、上記の各実施の形態とは異なる。
すなわち、本願発明に係る光電変換装置は、画素選択機能とフォトセンサ機能とを有する１つのＴＦＴによって形成される構成に限るものではなく、画素選択機能とフォトセンサ機能とを別々のＴＦＴで実現するものであってもよい。
なお、このように２つのＴＦＴを用いる場合であっても、上記の実施の形態１ないし２で示した駆動方法が全て適用可能である。
すなわち、本願発明に係る光電変換装置は、画素選択機能とフォトセンサ機能とを有する１つのＴＦＴによって形成される構成に限るものではなく、画素選択機能とフォトセンサ機能とを別々のＴＦＴで実現するものであってもよい。
なお、このように２つのＴＦＴを用いる場合であっても、上記の実施の形態１ないし２で示した駆動方法が全て適用可能である。
図１８は、本実施の形態に係る２次元イメージセンサ１００ｂにおける、１画素に対応する部分の回路の構成を示す概略ブロック図である。
この図に示すように、２次元イメージセンサ１００ｂは、実施の形態１で示した図１の構成において、フォトセンサ機能を実現するフォトＴＦＴ（薄膜トランジスタ、光検出素子）７ａと、画素選択機能を実現するスイッチングＴＦＴ（スイッチング薄膜トランジスタ）７ｂとを別々に設けたものである。なお、スイッチングＴＦＴ７ｂの上部には、スイッチングＴＦＴ７ｂを覆う遮光板が設けられており、余分な光電流の発生を防止するようになっている。
この図に示すように、２次元イメージセンサ１００ｂは、実施の形態１で示した図１の構成において、フォトセンサ機能を実現するフォトＴＦＴ（薄膜トランジスタ、光検出素子）７ａと、画素選択機能を実現するスイッチングＴＦＴ（スイッチング薄膜トランジスタ）７ｂとを別々に設けたものである。なお、スイッチングＴＦＴ７ｂの上部には、スイッチングＴＦＴ７ｂを覆う遮光板が設けられており、余分な光電流の発生を防止するようになっている。
図１８に示した構成では、フォトＴＦＴ７ａおよびスイッチングＴＦＴ７ｂを実施の形態１で示したＴＦＴ７と同様に機能させればよい。
すなわち、２次元イメージセンサ１００ｂにおける動作は、実施の形態１における図６と同様の動作となる。したがって、２次元イメージセンサ１００ｂの動作を示すタイミングチャートは、図１９のようになる。なお、図１９のタイミングチャートは、図７に示すタイミングチャートの「ＴＦＴドレインの電圧」を「フォトＴＦＴドレインの電圧（フォトＴＦＴ７ａのドレインの電圧）」に置き換えただけであり、各信号がオン・オフされるタイミングは全く同じである。
すなわち、２次元イメージセンサ１００ｂにおける動作は、実施の形態１における図６と同様の動作となる。したがって、２次元イメージセンサ１００ｂの動作を示すタイミングチャートは、図１９のようになる。なお、図１９のタイミングチャートは、図７に示すタイミングチャートの「ＴＦＴドレインの電圧」を「フォトＴＦＴドレインの電圧（フォトＴＦＴ７ａのドレインの電圧）」に置き換えただけであり、各信号がオン・オフされるタイミングは全く同じである。
また、本実施の形態にかかる２次元イメージセンサ１００ｂは、図１１のタイミングチャートに示した構成と同様、時間ｔ７でＣＳ電極駆動電圧発生回路４０によって発生される電圧をローレベル（オフ電圧Ｖ０）にし、時間ｔ９でハイレベル（オン電圧Ｖｃｓ）にするような逆方向の駆動を行うことによって補助容量１７に電荷を充填するものであってもよい。
また、本実施の形態にかかる２次元イメージセンサ１００ｂは、実施の形態１で示した図１の構成において、フォトセンサ機能を実現するフォトＴＦＴ７ａと、画素選択機能を実現するスイッチングＴＦＴ７ｂとを別々に設けたものであるとしているが、これに限るものではない。
例えば、実施の形態２で示した図１２の構成において、フォトセンサ機能を実現するフォトＴＦＴ７ａと、画素選択機能を実現するスイッチングＴＦＴ７ｂとを別々に設ける構成としてもよい。
このような構成の２次元イメージセンサ１００ｂでは、図１３に示した動作と同様の動作を行うこととなる。また、この場合のタイミングチャートは、図１４または図１６に示したタイミングチャートにおいて、「ＴＦＴドレインの電圧」を「フォトＴＦＴドレインの電圧」に置き換えただけのものであり、そのタイミングは全く同じものとなる。
例えば、実施の形態２で示した図１２の構成において、フォトセンサ機能を実現するフォトＴＦＴ７ａと、画素選択機能を実現するスイッチングＴＦＴ７ｂとを別々に設ける構成としてもよい。
このような構成の２次元イメージセンサ１００ｂでは、図１３に示した動作と同様の動作を行うこととなる。また、この場合のタイミングチャートは、図１４または図１６に示したタイミングチャートにおいて、「ＴＦＴドレインの電圧」を「フォトＴＦＴドレインの電圧」に置き換えただけのものであり、そのタイミングは全く同じものとなる。
また、本実施の形態にかかる２次元イメージセンサ１００ｂは、図１７の構成において、フォトセンサ機能を実現するフォトＴＦＴ７ａと、画素選択機能を実現するスイッチングＴＦＴ７ｂとを別々に設ける構成としてもよい。
また、本実施の形態では、フォトセンサ機能を実現するため光検出素子としてフォトＴＦＴ７ａを用いたが、これに限るものではない。例えば、フォトＴＦＴ７ａに代えて、フォトセンサ機能を有するフォトダイオード光検出素子として用いてもよい。この場合にも、本実施の形態における２次元イメージセンサ１００ｂと略同様の効果を得ることができる。
以上の各実施の形態に示したように、本発明の光電変換装置では、光電変換装置自体にフォトセンサ機能と画素選択機能とを持たせている。
これにより、フォトセンサ部を小さくし、画素を高密度化させることができ、かつ、構造が簡単なフォトセンサを実現できる。
これにより、フォトセンサ部を小さくし、画素を高密度化させることができ、かつ、構造が簡単なフォトセンサを実現できる。
また、本発明の光電変換装置では、補助容量１７に所定量の電荷を充填しておき、この補助容量１７に充電した電荷が、光電流として所定の時間流出した後、補助容量１７に蓄積されている電荷を差分することによって得られる電荷量を、光電変換量としている。
このため、光照射時に生じた光電流そのものを検出する場合に比べて、ダイナミックレンジの大きな光電変換装置を得ることができる。すなわち、本発明の光電変換装置を用いることにより、高詳細な画像データを得ることができる。
このため、光照射時に生じた光電流そのものを検出する場合に比べて、ダイナミックレンジの大きな光電変換装置を得ることができる。すなわち、本発明の光電変換装置を用いることにより、高詳細な画像データを得ることができる。
また、上記の各実施の形態において、原稿画像に複数色の照射光（例えば、赤色光、緑色光、青色光）をそれぞれ照射するバックライトユニットを備え、各照射光についての光電変換量を検出するようにしてもよい。これにより、高詳細なカラー画像を得ることができる。
また、本発明の光電変換装置においては、所定量の電荷を補助容量１７に一括充電するために、データライン２３に接続している外部回路（検出ＩＣ２５）を利用することができる。
この場合、複雑な構造を必要とせず、単純なタイミング制御で各画素における補助容量１７の充電を行うことができ、かつ、ダイナミックレンジの大きなフォトセンサを実現できる。
この場合、複雑な構造を必要とせず、単純なタイミング制御で各画素における補助容量１７の充電を行うことができ、かつ、ダイナミックレンジの大きなフォトセンサを実現できる。
また、上記の各実施の形態では、本発明に係る光電変換装置を、２次元イメージセンサに適用する場合を述べたが、これに限るものではなく、例えば、１次元イメージセンサにも適用可能である。すなわち、本発明の光電変換装置は、１次元に配置してもよいし、２次元に配置してもよい。
本発明の光電変換装置を１次元イメージセンサに適用する場合、家庭用のファクシミリ装置に用いられているようなハンディスキャナ等の携帯型の画像入力装置に好適に用いることができる。また、光電変換装置を２次元イメージセンサに適用する場合、フラットヘッドスキャナ等に好適に用いられる。この場合、原稿画像の全体を一度に読み込むことが可能となる。
また、本発明の光電変換装置は、例えば、ＰＤＡ（Personal Digital Assistants）に適用することも可能である。例えば、ＰＤＡの表示画面とは反対側の面に本発明に係る２次元イメージセンサを設けることにより、原稿をそのまま取り込んだり、原稿の任意の部分を拡大表示したりすることが可能となる。
また、上記の各実施の形態では、バックライトユニット１８を備えた画像入力装置の例を説明したが、本発明の光電変換装置は、このような構成に限るものではない。例えば、外部から入射された光による光電変換量を検出するものであってもよい。
また、本発明の光電変換装置は、複数の光電変換素子から成り、上記光電変換素子がゲート電極１１、ソース電極１０、ドレイン電極１５、ゲート絶縁膜１３、感光性半導体層１２を少なくとも有するＴＦＴ（薄膜トランジスタ）と、ＴＦＴ７のドレイン電極１５に接続された補助容量１７と、ソース電極１０に接続された検出ＩＣ２５から成り、ＴＦＴ７を導通状態にして所定量の電荷を補助容量１７に一括充電した後、光を照射しながらＴＦＴ７を所定時間非導通状態にし、所定時間後にＴＦＴ７を導通状態にする事により、検出ＩＣ２５で光電変換量を検出する構成であると表現することもできる。
また、本発明の光電変換装置は、複数の光電変換素子から成り、上記光電変換素子がゲート電極１１、ソース電極１０、ドレイン電極１５、ゲート絶縁膜１３、感光性半導体層１２を少なくとも有するＴＦＴ（薄膜トランジスタ）７と、ＴＦＴ７のドレイン電極１５に接続された補助容量１７と、ソース電極１０側に接続された検出ＩＣ２５から成る光電変換部（光電変換素子）２０を複数備え、ＴＦＴ７を導通状態にして検出ＩＣ２５で光電変換量を検出した後、所定量の電荷を補助容量１７に一括充電し、充電後に光を照射しながらＴＦＴ７を所定時間非導通状態にし、所定時間後にＴＦＴ７の上記導通時の動作、非導通の動作を順次繰り返す事により、連続した光電変化量の検出を行う構成と表現することもできる。
また、本発明の光電変換装置は、補助容量１７に所定量の電荷を一括充電する方法が、補助容量１７のＴＦＴ７のドレイン側とは反対側の電極の電圧を変化させる事によって補助容量１７へ電荷が注入されることを利用したものであってもよい。
あるいは、本発明の光電変換装置は、ＴＦＴ７のソース電極１０に接続した検出ＩＣ２５（外部回路）より所定の電圧を印加することによって、補助容量１７に所定量の電荷を一括充電するものであってもよい。
また、本発明の２次元イメージセンサ（光電変換装置）は、複数のデータライン（データ線）２３と、複数のゲートライン（走査線）２２と、データライン２３及びゲートライン２２の交点に設けられた感光性半導体層１３を有するＴＦＴ７（薄膜トランジスタ）と、ＴＦＴ７に接続された補助容量（蓄積容量）１７と、データライン２３に接続された検出ＩＣ（信号検出回路）２５と、ゲートライン２２にゲート駆動信号（走査信号）を供給する駆動ＩＣ（走査線駆動回路）１９と、補助容量１７に所定量の電荷を一括充電するＣＳ電極駆動電圧発生回路（補助容量充電手段）４０と、データライン２３を所定電位に保持する基準電圧発生回路（データ線駆動手段）３２を備えた構成と表現することもできる。
また、本発明の光電変換装置は、ＣＳ電極駆動電圧発生回路４０により全ての補助容量１７を一括充電した後、所定時間後に駆動ＩＣ１９によりＴＦＴ７を順次導通状態として、データライン２３を介して補助容量１７から検出ＩＣ２５に入力される電荷量を検出するものであると表現することもできる。
また、本発明の光電変換装置は、複数のデータライン２３と、複数のゲートライン２２と、データライン２３およびデータライン２２の交点に設けられた感光性半導体層１３を有するＴＦＴ７と、ＴＦＴ７に接続される補助容量（蓄積容量）１７が絶縁性基板（透明基板）９上に形成されたものであると表現することもできる。
また、本発明の光電変換装置は、絶縁性基板９のＴＦＴ７が形成される側の表面に透明な保護膜（保護層）３を有する構成であると表現することもできる
また、本発明の光電変換装置は、絶縁性基板９のＴＦＴ７が形成される面とは反対側の面にバックライトユニット１８を備えた構成であると表現することもできる。
また、本発明の光電変換装置は、絶縁性基板９のＴＦＴ７が形成される面とは反対側の面にバックライトユニット１８を備えた構成であると表現することもできる。
また、本発明の光電変換装置は、バックライトユニット１８とバックライトユニット１８を制御する制御回路（バックライト制御手段）２４を備え、ＣＳ電極駆動電圧発生回路（補助容量充電手段）４０により全ての補助容量１７を一括充電した後、バックライトユニット１８を一定時間点灯し、バックライトユニット１８消灯後に駆動ＩＣ１９によりＴＦＴ７を順次導通状態として、データライン２３を介して補助容量１７から検出ＩＣ２５に入力される電荷量を検出するものであると表現することもできる。
本発明の光電変換装置は、パーソナルコンピュータや情報端末等の画像入力用として用いられる画像入力装置および２次元イメージセンサに好適に適用することができる。
また、画像処理機能を有する携帯電話や、ＰＤＡに搭載することが可能である。例えば、ＰＤＡの表示画面とは反対側の面に本発明に係る香典変換装置を備えた２次元イメージセンサを設けることにより、原稿をそのまま取り込んだり、原稿の任意の部分を拡大表示したりすることが可能となる。
また、本発明の光電変換装置は、１次元に配置することも可能であり、家庭用のファクシミリ装置に用いられているようなハンディスキャナ等の携帯型の画像入力装置にも好適に用いることができる。
２ 照射光
３ 保護膜
４ シリコン層
６ 開口部
７ ＴＦＴ（薄膜トランジスタ、光検出素子、スイッチング薄膜トランジスタ）
７ａ フォトＴＦＴ（薄膜トランジスタ、光検出素子）
７ｂ スイッチングＴＦＴ（スイッチング薄膜トランジスタ）
９ 絶縁性基板（透明基板）
１０ ソース電極(第２電極)
１１ ゲート電極（ボトムゲート電極）
１２ 半導体層（感光性半導体層）
１３ ゲート絶縁膜（ボトムゲート絶縁膜、保護層）
１４ 保護絶縁膜
１５ ドレイン電極（第１電極）
１７ 補助容量
１８ バックライトユニット（光照射手段）
１９ 駆動ＩＣ（駆動手段）
２０ 光電変換部（センサ基板）
２１ 駆動プリント基板
２２ ゲートライン（走査線）
２３ データライン（データ線）
２４ 制御回路（コントロール・通信基板、光照射制御手段）
２５ 検出ＩＣ
２６ 検出プリント基板（画像情報出力手段）
２８ 駆動回路（駆動手段）
２９ 検出回路（検出手段）
３０ リセットスイッチ
３１ 検出ＩＣコントロール部
３２,３２ａ 基準電圧発生回路
３３ 積分アンプ（変換手段）
３４ ローパスフィルタ
３５ 増幅アンプ（増幅手段）
３６ サンプルホールド回路
３７ アナログマルチプレクサ
３８ Ａ／Ｄ変換回路
３９ 帰還容量
４０ ＣＳ電極駆動電圧発生回路
４１ スイッチ
４２ 充電電圧発生回路
１００,１００ａ,１００ｂ ２次元イメージセンサ
Ｖｃｓ ＣＳ電極駆動電圧（オン電圧）
Ｖ０ ＣＳ電極駆動電圧（オフ電圧）
Ｖｒｅｆ 基準電圧
Ｖ１,Ｖ２ 充電電圧
３ 保護膜
４ シリコン層
６ 開口部
７ ＴＦＴ（薄膜トランジスタ、光検出素子、スイッチング薄膜トランジスタ）
７ａ フォトＴＦＴ（薄膜トランジスタ、光検出素子）
７ｂ スイッチングＴＦＴ（スイッチング薄膜トランジスタ）
９ 絶縁性基板（透明基板）
１０ ソース電極(第２電極)
１１ ゲート電極（ボトムゲート電極）
１２ 半導体層（感光性半導体層）
１３ ゲート絶縁膜（ボトムゲート絶縁膜、保護層）
１４ 保護絶縁膜
１５ ドレイン電極（第１電極）
１７ 補助容量
１８ バックライトユニット（光照射手段）
１９ 駆動ＩＣ（駆動手段）
２０ 光電変換部（センサ基板）
２１ 駆動プリント基板
２２ ゲートライン（走査線）
２３ データライン（データ線）
２４ 制御回路（コントロール・通信基板、光照射制御手段）
２５ 検出ＩＣ
２６ 検出プリント基板（画像情報出力手段）
２８ 駆動回路（駆動手段）
２９ 検出回路（検出手段）
３０ リセットスイッチ
３１ 検出ＩＣコントロール部
３２,３２ａ 基準電圧発生回路
３３ 積分アンプ（変換手段）
３４ ローパスフィルタ
３５ 増幅アンプ（増幅手段）
３６ サンプルホールド回路
３７ アナログマルチプレクサ
３８ Ａ／Ｄ変換回路
３９ 帰還容量
４０ ＣＳ電極駆動電圧発生回路
４１ スイッチ
４２ 充電電圧発生回路
１００,１００ａ,１００ｂ ２次元イメージセンサ
Ｖｃｓ ＣＳ電極駆動電圧（オン電圧）
Ｖ０ ＣＳ電極駆動電圧（オフ電圧）
Ｖｒｅｆ 基準電圧
Ｖ１,Ｖ２ 充電電圧
Claims (13)
- 照射された光量に応じて第１電極と第２電極との間の抵抗値が変化する光検出素子を備え、上記光検出素子に光が照射されることによって生じる光電変換量を検出する光電変換装置において、
上記光検出素子の第１電極に接続され、所定量の電荷を充填することができる補助容量と、
上記光検出素子の第２電極に接続され、上記補助容量の電荷量を検出する検出手段と、
上記光検出素子と上記検出手段との間に備えられるスイッチング薄膜トランジスタと、
上記スイッチング薄膜トランジスタを導通状態あるいは非導通状態に駆動する駆動手段とを備え、
上記補助容量に所定量の電荷を充填し、上記駆動手段によって上記スイッチング薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記補助容量の電荷量を検出することにより、上記光検出素子の光電変換量を検出することを特徴とする光電変換装置。 - 照射された光量に応じて第１電極と第２電極との間の抵抗値が変化する光検出素子を複数備え、上記各光検出素子に光が照射されることによって生じる光電変換量を検出する光電変換装置において、
上記各光検出素子の第１電極にそれぞれ接続され、所定量の電荷を充填することができる複数の補助容量と、
上記各光検出素子の第２電極に接続され、上記各補助容量の電荷量を検出する検出手段と、
上記各光検出素子と上記検出手段との間に備えられるスイッチング薄膜トランジスタと、
上記スイッチング薄膜トランジスタを導通状態あるいは非導通状態に駆動する駆動手段とを備え、
上記各補助容量に所定量の電荷を充填し、上記駆動手段によって上記スイッチング薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記各補助容量の電荷量を検出することにより、上記各光検出素子の光電変換量を検出することを特徴とする光電変換装置。 - 複数のデータラインと、上記複数のデータラインと直交する複数のゲートラインと、上記データラインと上記ゲートラインとの各交点に、上記光検出素子が備えられることを特徴とする請求項２に記載の光電変換装置。
- 上記光検出素子が、感光性半導体層を有し、上記第１電極としてドレイン電極を有し、上記第２電極としてソース電極を有する薄膜トランジスタであることを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
- 上記薄膜トランジスタが、上記スイッチング薄膜トランジスタとしての機能を兼ねるものであり、
上記駆動手段が、上記薄膜トランジスタを導通状態あるいは非導通状態に駆動するものであって、
上記補助容量に所定量の電荷を充填し、上記駆動手段によって上記薄膜トランジスタを非導通状態とした後、所定の時間経過後に上記検出手段によって上記補助容量の電荷量を検出することにより、上記薄膜トランジスタの光電変換量を検出することを特徴とする請求項４に記載の光電変換装置。 - 上記補助容量の、上記薄膜トランジスタのドレイン電極側に接続される電極とは別の電極に、電荷を充填するための電圧を印加することにより、上記補助容量に所定量の電荷を充填することを特徴とする請求項４または５に記載の光電変換装置。
- 上記薄膜トランジスタのソース電極側に、電荷を充填するための電圧を印加することにより、上記補助容量に所定量の電荷を充填することを特徴とする請求項４または５に記載の光電変換装置。
- 上記検出手段が、検出した上記補助容量の電荷量を電圧に変換する変換手段と、電荷量から変換された電圧を増幅する増幅手段を備えていることを特徴とする請求項１〜７のいずれか１項に記載の光電変換装置。
- 上記各補助容量への所定量の電荷の充填を、全補助容量に対して一括して行うことを特徴とする請求項２または３に記載の光電変換装置。
- 請求項１〜９のいずれか１項に記載の光電変換装置によって検出した光電変換量に基づいて画像データを生成することを特徴とする画像入力装置。
- 光照射手段と、上記光照射手段の照射状態と非照射状態とを切り替える光照射制御手段とを備え、
上記照射手段によって、上記光電変換装置に近接するように配置される原稿に光を照射し、上記原稿によって反射された光が、上記光検出素子に照射されることによって生じる光電変換量を検出し、上記検出した光電変換量に基づいて画像情報を生成することを特徴とする請求項１０に記載の画像入力装置。 - 上記光照射手段が、複数色の光を照射することができ、上記複数色の照射光が、上記原稿によって反射され、上記光検出素子に照射されることによって生じる光電変換量をそれぞれ検出し、上記複数色の照射光について検出した光電変換量に基づいて画像情報を生成することを特徴とする請求項１１に記載の画像入力装置。
- 照射された光量に応じて第１電極と第２電極との間の抵抗値が変化する光検出素子に光が照射されることによって生じる光電変換量を検出する光電変換方法において、
上記光検出素子の第１電極に接続される補助容量に所定量の電荷を充填する第１工程と、
上記光検出素子の第２電極と上記補助容量の電荷量を検出する検出手段との間に備えられるスイッチング薄膜トランジスタを非導通状態にする第２工程と、
上記第１および第２工程後、所定の時間経過後に上記補助容量の電荷量を検出する第３工程とを含み、
上記検出した補助容量の電荷量に基づいて、上記光検出素子の光電変換量を検出することを特徴とする光電変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003334175A JP4467937B2 (ja) | 2003-09-25 | 2003-09-25 | 光電変換装置、該光電変換装置を用いた画像入力装置、ならびに光電変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003334175A JP4467937B2 (ja) | 2003-09-25 | 2003-09-25 | 光電変換装置、該光電変換装置を用いた画像入力装置、ならびに光電変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101358A true JP2005101358A (ja) | 2005-04-14 |
| JP4467937B2 JP4467937B2 (ja) | 2010-05-26 |
Family
ID=34461968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003334175A Expired - Lifetime JP4467937B2 (ja) | 2003-09-25 | 2003-09-25 | 光電変換装置、該光電変換装置を用いた画像入力装置、ならびに光電変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4467937B2 (ja) |
-
2003
- 2003-09-25 JP JP2003334175A patent/JP4467937B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4467937B2 (ja) | 2010-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10598546B2 (en) | Detecting high intensity light in photo sensor | |
| KR101095720B1 (ko) | 화상 센서를 포함하는 디스플레이 장치 | |
| TWI381520B (zh) | 具光電薄膜電晶體之光學感測器 | |
| JP4024642B2 (ja) | 画像読み取り装置および画像読み取り方法 | |
| US7545350B2 (en) | Active-matrix organic electroluminescent display device | |
| US6512279B2 (en) | Photoelectric converter, its driving method, and system including the photoelectric converter | |
| KR101014019B1 (ko) | 이미지 센서 및 디스플레이 | |
| JP4799696B2 (ja) | 表示装置 | |
| JP5068320B2 (ja) | 表示装置 | |
| US7733401B2 (en) | Image capturing apparatus | |
| CN111510651B (zh) | 一种图像传感电路、图像传感器及终端设备 | |
| JP4831892B2 (ja) | 半導体装置 | |
| JP4342774B2 (ja) | 光電変換量検出方法および光電変換装置、画像入力方法および画像入力装置、２次元イメージセンサおよび２次元イメージセンサの駆動方法 | |
| KR100595795B1 (ko) | 화상 판독 장치 및 화상 판독 방법 | |
| WO2021068397A1 (zh) | Cmos结构、图像传感器及手持装置 | |
| JP4467937B2 (ja) | 光電変換装置、該光電変換装置を用いた画像入力装置、ならびに光電変換方法 | |
| EP1416711A1 (en) | Signal processing circuit and solid-state image pickup device | |
| US7851738B2 (en) | Driver circuit, related drive control method and image reading apparatus | |
| JP2012074447A (ja) | 光センサ、および光センサアレイ | |
| JP6708037B2 (ja) | 画像読取装置およびその読出駆動回路 | |
| JP2005269273A (ja) | 光電変換量検出方法、光電変換装置および情報出力装置 | |
| Zhang et al. | Design of driving circuit for binocular CCD image system | |
| JPH08149379A (ja) | イメージセンサ及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090519 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |