JP2003169252A - 半導体撮像素子 - Google Patents
半導体撮像素子Info
- Publication number
- JP2003169252A JP2003169252A JP2002215040A JP2002215040A JP2003169252A JP 2003169252 A JP2003169252 A JP 2003169252A JP 2002215040 A JP2002215040 A JP 2002215040A JP 2002215040 A JP2002215040 A JP 2002215040A JP 2003169252 A JP2003169252 A JP 2003169252A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- node
- semiconductor image
- pixels
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 230000003321 amplification Effects 0.000 claims abstract description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000000007 visual effect Effects 0.000 abstract description 12
- 206010034960 Photophobia Diseases 0.000 abstract description 3
- 208000013469 light sensitivity Diseases 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 31
- 230000035945 sensitivity Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003203 everyday effect Effects 0.000 description 2
- 230000004438 eyesight Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000016776 visual perception Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 一視野内の輝度分布が大きい場合であって
も、明るい部分と暗い部分とを十分なコントラストで検
知可能な半導体撮像素子を提供する。 【解決手段】 各画素は、受光検知素子であるフォトダ
イオードＰＤ０およびＰＤ１を含む。フォトダイオード
ＰＤ１は、当該画素への入射光量に応じた電位Ｖａを与
える。ノードＮｂは、他の画素中のノードＮｂと抵抗成
分を介して電気的に結合されるので、フォトダイオード
ＰＤ０は、周辺の平均光量に応じた電位Ｖｂを与える。
画素信号生成回路１０は、電位ＶａおよびＶｂの積算結
果を画素信号として読出す。画素信号は、当該画素の周
辺領域における平均光量に基づいて自動調整された受光
感度特性（信号増幅率）に従って、当該画素での光量に
応じた強度を有する。
も、明るい部分と暗い部分とを十分なコントラストで検
知可能な半導体撮像素子を提供する。 【解決手段】 各画素は、受光検知素子であるフォトダ
イオードＰＤ０およびＰＤ１を含む。フォトダイオード
ＰＤ１は、当該画素への入射光量に応じた電位Ｖａを与
える。ノードＮｂは、他の画素中のノードＮｂと抵抗成
分を介して電気的に結合されるので、フォトダイオード
ＰＤ０は、周辺の平均光量に応じた電位Ｖｂを与える。
画素信号生成回路１０は、電位ＶａおよびＶｂの積算結
果を画素信号として読出す。画素信号は、当該画素の周
辺領域における平均光量に基づいて自動調整された受光
感度特性（信号増幅率）に従って、当該画素での光量に
応じた強度を有する。
Description
【０００１】
【発明の属する技術分野】この発明は、ヒトの視覚感知
特性に近い受光感知特性を実現する半導体撮像素子に関
し、より特定的には、視野内に輝度差が大きい領域が混
在しても、全領域で十分なコントラストを検知すること
ができる半導体撮像装置に関する。従って、この発明技
術は、高い視覚感知能力を有した撮像装置として様々な
状況下で使用される、屋外を含む監視用カメラや車載用
カメラなどに利用できる。
特性に近い受光感知特性を実現する半導体撮像素子に関
し、より特定的には、視野内に輝度差が大きい領域が混
在しても、全領域で十分なコントラストを検知すること
ができる半導体撮像装置に関する。従って、この発明技
術は、高い視覚感知能力を有した撮像装置として様々な
状況下で使用される、屋外を含む監視用カメラや車載用
カメラなどに利用できる。
【０００２】
【従来の技術】ＣＣＤ（Charge-coupled device）やＣ
ＭＯＳ（complementary mental-oxidesemiconductor）
イメージャーなどの固体撮像素子、所謂、半導体イメー
ジセンサー（以下、「半導体撮像素子」とも称する）
は、ビデオカメラやデジタルカメラを始めとして、今や
携帯電話などにも内蔵されるようになり、廉価で消費電
力の少ない撮像素子として広く普及している。
ＭＯＳ（complementary mental-oxidesemiconductor）
イメージャーなどの固体撮像素子、所謂、半導体イメー
ジセンサー（以下、「半導体撮像素子」とも称する）
は、ビデオカメラやデジタルカメラを始めとして、今や
携帯電話などにも内蔵されるようになり、廉価で消費電
力の少ない撮像素子として広く普及している。
【０００３】しかしながら、半導体撮像素子の感知能力
は、ヒトの視覚感知と比べて、大きく劣っている。ヒト
の視覚では、一視野内に、４〜５桁程度の輝度分布があ
っても、明るい所と暗い所のコントラストを十分に検知
することが可能である。この優れたコントラスト感知能
力は、網膜内にある受光細胞が、その光感応特性を個々
の細胞毎に調整できる機能によって実現されている。
は、ヒトの視覚感知と比べて、大きく劣っている。ヒト
の視覚では、一視野内に、４〜５桁程度の輝度分布があ
っても、明るい所と暗い所のコントラストを十分に検知
することが可能である。この優れたコントラスト感知能
力は、網膜内にある受光細胞が、その光感応特性を個々
の細胞毎に調整できる機能によって実現されている。
【０００４】これに対して、従来の半導体撮像素子で
は、全ての画素が同じ受光特性であることから、視野内
の明るい所と暗い所で十分なコントラストを同時に得る
ことが困難であった。
は、全ての画素が同じ受光特性であることから、視野内
の明るい所と暗い所で十分なコントラストを同時に得る
ことが困難であった。
【０００５】
【発明が解決しようとする課題】図１４および図１５
は、従来の半導体撮像素子による撮像例を示す第１およ
び第２の図である。
は、従来の半導体撮像素子による撮像例を示す第１およ
び第２の図である。
【０００６】図１４および図１５を参照して、これらの
撮像例は、晴れた昼間に蛍光灯を点灯した室内から窓外
を含む光景を撮影したものである。このような光景は、
日常生活において、よく目にする、ありふれた状景であ
る。このような普段の光景において、ヒトの目では、室
内も窓外の光景も難無く十分なコントラストで見えるこ
とは、経験上、明白である。
撮像例は、晴れた昼間に蛍光灯を点灯した室内から窓外
を含む光景を撮影したものである。このような光景は、
日常生活において、よく目にする、ありふれた状景であ
る。このような普段の光景において、ヒトの目では、室
内も窓外の光景も難無く十分なコントラストで見えるこ
とは、経験上、明白である。
【０００７】しかしながら、従来の半導体撮像素子で
は、図１４の撮像例のように、室内を見えるように画素
の受光感度特性を調整すると、窓の外が明るくなり過ぎ
て、明るい部分のコントラストを検知することができな
くなる。一方、図１５の撮像例のように、窓外の光景を
十分なコントラストで見えるように調整すると、今度は
室内が暗くなり過ぎて、暗い部分のコントラストを検知
することが困難となる。このように、従来のイメージセ
ンサーでは、視野内に明るい領域と暗い領域とが同時に
混在する場合には、全領域で十分なコントラストを検知
する能力が、ヒトの視覚検知と比べて大きく劣っている
ことが分かる。
は、図１４の撮像例のように、室内を見えるように画素
の受光感度特性を調整すると、窓の外が明るくなり過ぎ
て、明るい部分のコントラストを検知することができな
くなる。一方、図１５の撮像例のように、窓外の光景を
十分なコントラストで見えるように調整すると、今度は
室内が暗くなり過ぎて、暗い部分のコントラストを検知
することが困難となる。このように、従来のイメージセ
ンサーでは、視野内に明るい領域と暗い領域とが同時に
混在する場合には、全領域で十分なコントラストを検知
する能力が、ヒトの視覚検知と比べて大きく劣っている
ことが分かる。
【０００８】したがって、従来の半導体撮像素子をヒト
の視覚に代わる視覚情報検知装置として用いるために
は、このコントラスト感知能力の低さが、実用化する上
で解決しなければならない、大きな課題の一つである。
の視覚に代わる視覚情報検知装置として用いるために
は、このコントラスト感知能力の低さが、実用化する上
で解決しなければならない、大きな課題の一つである。
【０００９】次に、図１６を用いて従来の半導体撮像素
子のコントラスト検知能力の低さを説明する。
子のコントラスト検知能力の低さを説明する。
【００１０】一般的に、晴れた昼間の屋外の照度は、数
万ルクス程度である。一方、蛍光灯を点灯した室内の照
度は、太陽光が射し込まない所で約５００ルクス程度
で、暗い所では１００ルクス以下になる。つまり、図１
４および１５に示した撮像例では、図１６内の輝度分布
例で示すように、窓外の輝度分布と、室内の暗い部分
（顔部分）の輝度分布は、各々の平均値で２〜３桁も差
があることになる。
万ルクス程度である。一方、蛍光灯を点灯した室内の照
度は、太陽光が射し込まない所で約５００ルクス程度
で、暗い所では１００ルクス以下になる。つまり、図１
４および１５に示した撮像例では、図１６内の輝度分布
例で示すように、窓外の輝度分布と、室内の暗い部分
（顔部分）の輝度分布は、各々の平均値で２〜３桁も差
があることになる。
【００１１】図１４の撮像例では、室内の比較的明るい
領域（５００ルクス以下）において十分なコントラスト
を感知できるように、画素の受光感度特性が図１６に示
す感度直線になるように調整されている。しかし、既に
述べたように、従来の半導体撮像素子では全ての画素が
同じ感度特性を有しているので、このような受光感度特
性で撮像すると、窓外の明るい部分は受光感度が飽和し
てしまい真っ白となる。一方、暗い部分においても、全
体の１／５以下の振幅となり十分なコントラストを得る
ことができないことが分かる。このように、従来の半導
体撮像素子では、我々が日常で多く遭遇する状景にす
ら、十分なコントラストを感知することができないこと
になる。
領域（５００ルクス以下）において十分なコントラスト
を感知できるように、画素の受光感度特性が図１６に示
す感度直線になるように調整されている。しかし、既に
述べたように、従来の半導体撮像素子では全ての画素が
同じ感度特性を有しているので、このような受光感度特
性で撮像すると、窓外の明るい部分は受光感度が飽和し
てしまい真っ白となる。一方、暗い部分においても、全
体の１／５以下の振幅となり十分なコントラストを得る
ことができないことが分かる。このように、従来の半導
体撮像素子では、我々が日常で多く遭遇する状景にす
ら、十分なコントラストを感知することができないこと
になる。
【００１２】この発明は、このような問題点を解決する
ためになされたものであって、この発明の目的は、一視
野内の輝度分布が大きい場合であっても、明るい部分と
暗い部分とを十分なコントラストで検知可能な半導体撮
像素子を提供することである。
ためになされたものであって、この発明の目的は、一視
野内の輝度分布が大きい場合であっても、明るい部分と
暗い部分とを十分なコントラストで検知可能な半導体撮
像素子を提供することである。
【００１３】
【課題を解決するための手段】この発明に従う半導体撮
像素子は、イメージセンサーを構成する画素回路におい
て、画素毎に固有の信号増幅率を調整できる機能を備え
たことを特徴とする。
像素子は、イメージセンサーを構成する画素回路におい
て、画素毎に固有の信号増幅率を調整できる機能を備え
たことを特徴とする。
【００１４】好ましくは、画素回路は、画素固有の検知
受光信号の読み出し増幅率を、周辺画素を含む近傍検知
受光信号の平均信号で変調することを特徴とする。
受光信号の読み出し増幅率を、周辺画素を含む近傍検知
受光信号の平均信号で変調することを特徴とする。
【００１５】さらに好ましくは、画素回路は、利得係数
βを電気的にアナログ変調できるＭＯＳトランジスタを
信号読出し増幅に用いることを特徴とする。
βを電気的にアナログ変調できるＭＯＳトランジスタを
信号読出し増幅に用いることを特徴とする。
【００１６】特にこのような構成においては、画素回路
において、ＭＯＳトランジスタの利得係数βを変調する
ためのβ制御ゲートには、周辺の平均受光量信号が入力
される。
において、ＭＯＳトランジスタの利得係数βを変調する
ためのβ制御ゲートには、周辺の平均受光量信号が入力
される。
【００１７】あるいは好ましくは、周辺の平均受光量信
号は、ウェルと基板間で形成されるダイオードと、ウェ
ルの形状で設定される画素間の接続抵抗によって与えら
れることを特徴とする。
号は、ウェルと基板間で形成されるダイオードと、ウェ
ルの形状で設定される画素間の接続抵抗によって与えら
れることを特徴とする。
【００１８】さらに好ましくは、各画素の受光信号を与
えるフォトダイオードを、ウェル内に形成することを特
徴とする。
えるフォトダイオードを、ウェル内に形成することを特
徴とする。
【００１９】この発明の他の構成に従う半導体撮像素子
は、複数の画素を備える。各画素は、自身および自身の
周辺に配置された他の複数の画素のうちの少なくとも一
部の画素における光量に応じて調整される信号増幅率に
従って、自身における入射光量に応じた電気信号を生成
する画像信号生成回路を含む。
は、複数の画素を備える。各画素は、自身および自身の
周辺に配置された他の複数の画素のうちの少なくとも一
部の画素における光量に応じて調整される信号増幅率に
従って、自身における入射光量に応じた電気信号を生成
する画像信号生成回路を含む。
【００２０】好ましくは、信号増幅率は、少なくとも一
部の画素における平均光量に応じて設定される。
部の画素における平均光量に応じて設定される。
【００２１】また好ましくは、複数の画素のそれぞれに
おける信号増幅率は、少なくとも一部の画素における平
均光量が小さい領域において、平均光量が大きい領域よ
りも相対的に大きく設定される。
おける信号増幅率は、少なくとも一部の画素における平
均光量が小さい領域において、平均光量が大きい領域よ
りも相対的に大きく設定される。
【００２２】あるいは好ましくは、各画素は、自身への
入射光量に応じた第１の電位を第１のノードに生成する
ための第１の受光検知素子と、少なくとも一部の画素へ
の入射光量に応じた第２の電位を第２のノードに生成す
るための第２の受光検知素子とをさらに含む。画像信号
生成回路は、第１および第２の電位の積に応じて電気信
号を生成する。
入射光量に応じた第１の電位を第１のノードに生成する
ための第１の受光検知素子と、少なくとも一部の画素へ
の入射光量に応じた第２の電位を第２のノードに生成す
るための第２の受光検知素子とをさらに含む。画像信号
生成回路は、第１および第２の電位の積に応じて電気信
号を生成する。
【００２３】さらに好ましくは、第１の電位は、自身へ
の入射光量の増加に応じて上昇し、第２の電位は、少な
くとも一部の画素への入射光量の増加に応じて下降す
る。
の入射光量の増加に応じて上昇し、第２の電位は、少な
くとも一部の画素への入射光量の増加に応じて下降す
る。
【００２４】あるいは、さらに好ましくは、第１の電位
は、自身への入射光量の増加に応じて下降し、第２の電
位は、少なくとも一部の画素への入射光量の増加に応じ
て上昇する。
は、自身への入射光量の増加に応じて下降し、第２の電
位は、少なくとも一部の画素への入射光量の増加に応じ
て上昇する。
【００２５】また、さらに好ましくは、第１の受光検知
素子は、第１のノードから第１の固定電圧へ向かう方向
を順方向として、第１の固定電圧および第１のノードの
間に接続された第１のダイオードを有し、第２の受光検
知素子は、第２の固定電圧から第２のノードへ向かう方
向を順方向として、第２のノードおよび第２の固定電圧
の間に接続された第２のダイオードを有する。少なくと
も一部の画素において、第２のノード同士は抵抗成分を
介して電気的に結合される。
素子は、第１のノードから第１の固定電圧へ向かう方向
を順方向として、第１の固定電圧および第１のノードの
間に接続された第１のダイオードを有し、第２の受光検
知素子は、第２の固定電圧から第２のノードへ向かう方
向を順方向として、第２のノードおよび第２の固定電圧
の間に接続された第２のダイオードを有する。少なくと
も一部の画素において、第２のノード同士は抵抗成分を
介して電気的に結合される。
【００２６】また、さらに好ましくは、第１の受光検知
素子は、第１の固定電圧から第１のノードへ向かう方向
を順方向として、第１の固定電圧および第１のノードの
間に接続された第１のダイオードを有し、第２の受光検
知素子は、第２のノードから第２の固定電圧へ向かう方
向を順方向として、第２のノードおよび第２の固定電圧
の間に接続された第２のダイオードを有する。少なくと
も一部の画素において、第２のノード同士は抵抗成分を
介して電気的に結合される。
素子は、第１の固定電圧から第１のノードへ向かう方向
を順方向として、第１の固定電圧および第１のノードの
間に接続された第１のダイオードを有し、第２の受光検
知素子は、第２のノードから第２の固定電圧へ向かう方
向を順方向として、第２のノードおよび第２の固定電圧
の間に接続された第２のダイオードを有する。少なくと
も一部の画素において、第２のノード同士は抵抗成分を
介して電気的に結合される。
【００２７】あるいは好ましくは、画像信号生成回路
は、制御ゲートへの印加電圧に応じて利得係数をアナロ
グ変調可能な電界効果型トランジスタを含む。電界効果
型トランジスタの制御ノードは、第２のノードと接続さ
れ、電界効果型トランジスタは、利得係数に従って第１
のノードの電位を増幅することによって電気信号を生成
する。
は、制御ゲートへの印加電圧に応じて利得係数をアナロ
グ変調可能な電界効果型トランジスタを含む。電界効果
型トランジスタの制御ノードは、第２のノードと接続さ
れ、電界効果型トランジスタは、利得係数に従って第１
のノードの電位を増幅することによって電気信号を生成
する。
【００２８】また好ましくは、半導体撮像素子は、第１
導電型の基板上に生成され、基板上に形成された、第１
導電型とは反対導電型の第２導電型のウェル領域をさら
に備える。第２の受光検知素子は、基板およびウェル領
域の間の接合を用いて形成されるダイオードを有する。
導電型の基板上に生成され、基板上に形成された、第１
導電型とは反対導電型の第２導電型のウェル領域をさら
に備える。第２の受光検知素子は、基板およびウェル領
域の間の接合を用いて形成されるダイオードを有する。
【００２９】さらに好ましくは、第２のノードは、ウェ
ル領域に相当する。あるいは、さらに好ましくは、半導
体撮像素子は、ウェル領域内に形成された第１導電型の
第１拡散領域と、第１拡散領域内に形成された第２導電
型の第２拡散領域とをさらに備える。第１および第２拡
散領域は、各画素ごとに独立に設けられ、第１の受光検
知素子は、第１拡散領域および第２拡散領域の間の接合
を用いて形成されるダイオードを有する。
ル領域に相当する。あるいは、さらに好ましくは、半導
体撮像素子は、ウェル領域内に形成された第１導電型の
第１拡散領域と、第１拡散領域内に形成された第２導電
型の第２拡散領域とをさらに備える。第１および第２拡
散領域は、各画素ごとに独立に設けられ、第１の受光検
知素子は、第１拡散領域および第２拡散領域の間の接合
を用いて形成されるダイオードを有する。
【００３０】また好ましくは、半導体撮像素子は、第１
および第２のノードの電位を所定周期で所定電位にそれ
ぞれリセットするためのリセット回路をさらに備える。
および第２のノードの電位を所定周期で所定電位にそれ
ぞれリセットするためのリセット回路をさらに備える。
【００３１】あるいは好ましくは、半導体撮像素子は、
所定周期で第１のノードの電位を所定電位にリセットす
るとともに、第２のノードを固定のバイアス電圧と抵抗
成分を介して電気的に結合するためのリセット回路をさ
らに備える。
所定周期で第１のノードの電位を所定電位にリセットす
るとともに、第２のノードを固定のバイアス電圧と抵抗
成分を介して電気的に結合するためのリセット回路をさ
らに備える。
【００３２】
【発明の実施の形態】以下において、本発明の実施の形
態を図面を参照して詳細に説明する。なお、以下の説明
において、同一または相当部分については同一の参照符
号を付すものとする。
態を図面を参照して詳細に説明する。なお、以下の説明
において、同一または相当部分については同一の参照符
号を付すものとする。
【００３３】［実施の形態１］図１は、本発明の実施の
形態に従う半導体撮像素子の構成を示す概略ブロック図
である。
形態に従う半導体撮像素子の構成を示す概略ブロック図
である。
【００３４】図１を参照して、本発明に従う半導体撮像
素子１は、複数の画素ＰＸが行列状に配置された画素ア
レイ２と、読出制御回路３と、リセット回路５と、電瀬
回路７とを備える。
素子１は、複数の画素ＰＸが行列状に配置された画素ア
レイ２と、読出制御回路３と、リセット回路５と、電瀬
回路７とを備える。
【００３５】読出制御回路３は、画素アレイ２における
画像データ生成タイミングを制御するための制御信号Ｒ
Ｄを生成する。リセット回路５は、各画素ＰＸにおける
受光検知素子の状態を定期的にリセットする。リセット
回路５によるリセット動作タイミングは、読出制御回路
３からのリセット信号Ｒｓｔ０，Ｒｓｔ１によって制御
される。電源回路７は、画素アレイ２内の各画素に対し
て、電源電圧Ｖｄおよび接地電圧ＧＮＤを供給する。
画像データ生成タイミングを制御するための制御信号Ｒ
Ｄを生成する。リセット回路５は、各画素ＰＸにおける
受光検知素子の状態を定期的にリセットする。リセット
回路５によるリセット動作タイミングは、読出制御回路
３からのリセット信号Ｒｓｔ０，Ｒｓｔ１によって制御
される。電源回路７は、画素アレイ２内の各画素に対し
て、電源電圧Ｖｄおよび接地電圧ＧＮＤを供給する。
【００３６】図２は、各画素の構成を説明するブロック
図である。図２においては、行列状に配置された複数の
画素のうちの、第ｉ行・第ｊ列（ｉ，ｊ：自然数）の画
素ＰＸ（ｉ，ｊ）および、これに隣接する画素群が代表
的に示される。
図である。図２においては、行列状に配置された複数の
画素のうちの、第ｉ行・第ｊ列（ｉ，ｊ：自然数）の画
素ＰＸ（ｉ，ｊ）および、これに隣接する画素群が代表
的に示される。
【００３７】図２を参照して、各画素ＰＸは、受光検知
素子であるフォトダイオードＰＤ０，ＰＤ１と、画素信
号生成回路１０と、画素データ生成回路１５とを含む。
素子であるフォトダイオードＰＤ０，ＰＤ１と、画素信
号生成回路１０と、画素データ生成回路１５とを含む。
【００３８】フォトダイオードＰＤ１は、当該画素にお
ける入射光量に応じた電位を有する信号を生成する。フ
ォトダイオードＰＤ０は、周辺領域の複数の画素中のフ
ォトダイオードＰＤ０と、抵抗成分を介して電気的に結
合される。これにより、各画素のフォトダイオードＰＤ
０は、当該画素の周辺領域における平均光量に対応する
電位を有する信号を生成することができる。
ける入射光量に応じた電位を有する信号を生成する。フ
ォトダイオードＰＤ０は、周辺領域の複数の画素中のフ
ォトダイオードＰＤ０と、抵抗成分を介して電気的に結
合される。これにより、各画素のフォトダイオードＰＤ
０は、当該画素の周辺領域における平均光量に対応する
電位を有する信号を生成することができる。
【００３９】図２の構成例においては、各画素は、隣接
する４個の画素との間でフォトダイオードＰＤ０同士が
電気的に結合されている。たとえば、画素ＰＸ（ｉ，
ｊ）は、画素ＰＸ（ｉ，ｊ＋１）、ＰＸ（ｉ，ｊ−
１）、ＰＸ（ｉ−１，ｊ）およびＰＸ（ｉ＋１，ｊ）と
の間で電気的に結合される。しかし、本願発明の適用
は、このような構成に限定されず、各画素のフォトダイ
オードＰＤ０は、周囲に配置された任意の個数の他の画
素のフォトダイオードＰＤ０と接続する構成とすること
ができる。
する４個の画素との間でフォトダイオードＰＤ０同士が
電気的に結合されている。たとえば、画素ＰＸ（ｉ，
ｊ）は、画素ＰＸ（ｉ，ｊ＋１）、ＰＸ（ｉ，ｊ−
１）、ＰＸ（ｉ−１，ｊ）およびＰＸ（ｉ＋１，ｊ）と
の間で電気的に結合される。しかし、本願発明の適用
は、このような構成に限定されず、各画素のフォトダイ
オードＰＤ０は、周囲に配置された任意の個数の他の画
素のフォトダイオードＰＤ０と接続する構成とすること
ができる。
【００４０】画素信号生成回路１０は、フォトダイオー
ドＰＤ０およびＰＤ１のそれぞれの出力に応じて、制御
信号ＲＤに応答したタイミングで、当該画素での入射光
量に応じた画像信号を出力信号として生成する。画像信
号は、フォトダイオードＰＤ０の出力、すなわち当該画
素の周辺領域における平均光量に基づいて自動調整され
た受光感度特性（信号増幅率）に従って、フォトダイオ
ードＰＤ０の出力、すなわち当該画素での光量に応じた
強度を有する。
ドＰＤ０およびＰＤ１のそれぞれの出力に応じて、制御
信号ＲＤに応答したタイミングで、当該画素での入射光
量に応じた画像信号を出力信号として生成する。画像信
号は、フォトダイオードＰＤ０の出力、すなわち当該画
素の周辺領域における平均光量に基づいて自動調整され
た受光感度特性（信号増幅率）に従って、フォトダイオ
ードＰＤ０の出力、すなわち当該画素での光量に応じた
強度を有する。
【００４１】したがって、各画素の受光感度特性は、当
該画素の周辺領域における平均光量に基づいて自動調整
されることになる。具体的には、各画素において、周辺
の平均光量に反比例して、その画素の受光感度（信号増
幅率）を大きくするように設定すればよい。すなわち、
各画素は、暗い領域においては受光感度を相対的に小さ
く設定し、明るい領域においては受光感度を相対的に大
きく設定するような自動調整機能を有する。
該画素の周辺領域における平均光量に基づいて自動調整
されることになる。具体的には、各画素において、周辺
の平均光量に反比例して、その画素の受光感度（信号増
幅率）を大きくするように設定すればよい。すなわち、
各画素は、暗い領域においては受光感度を相対的に小さ
く設定し、明るい領域においては受光感度を相対的に大
きく設定するような自動調整機能を有する。
【００４２】画素データ生成回路１５は、画素信号生成
回路１０からの出力信号（画素信号）をアナログ／デジ
タル変換して画像データＤＡＴを生成し、かつ生成され
た画像データを一時的に保持する。画像データ生成回路
１５に保持された画像データＤＡＴは、図示しない走査
回路を用いて、画素単位、画素の行単位あるいは列単
位、もしくは画素アレイ一括で、任意の範囲ごとに半導
体撮像素子外部から読出すことができる。なお、図示し
ない各画素においても、その内部構成および、周囲の画
素との間における接続関係は、同様である。
回路１０からの出力信号（画素信号）をアナログ／デジ
タル変換して画像データＤＡＴを生成し、かつ生成され
た画像データを一時的に保持する。画像データ生成回路
１５に保持された画像データＤＡＴは、図示しない走査
回路を用いて、画素単位、画素の行単位あるいは列単
位、もしくは画素アレイ一括で、任意の範囲ごとに半導
体撮像素子外部から読出すことができる。なお、図示し
ない各画素においても、その内部構成および、周囲の画
素との間における接続関係は、同様である。
【００４３】図３は、各画素の構成を詳細に示す回路図
である。図３を参照して、画素への入射光量に応じた電
位Ｖａを与えるフォトダイオードＰＤ１と、周辺の平均
光量に応じた電位Ｖｂを与えるフォトダイオードＰＤ０
とを有し、それぞれのフォトダイオードによって与えら
れた電位ＶａおよびＶｂの積算結果を画素信号として読
み出す回路構成となっている。
である。図３を参照して、画素への入射光量に応じた電
位Ｖａを与えるフォトダイオードＰＤ１と、周辺の平均
光量に応じた電位Ｖｂを与えるフォトダイオードＰＤ０
とを有し、それぞれのフォトダイオードによって与えら
れた電位ＶａおよびＶｂの積算結果を画素信号として読
み出す回路構成となっている。
【００４４】フォトダイオードＰＤ１は、ノードＮａか
ら電源電圧Ｖｄへ向かう方向を順方向として、ノードＮ
ａおよび電源電圧Ｖｄの間に接続される。フォトダイオ
ードＰＤ０は、接地電圧ＧＮＤからノードＮｂへ向かう
方向を順方向として、ノードＮｂおよび接地電圧ＧＮＤ
の間に接続される。
ら電源電圧Ｖｄへ向かう方向を順方向として、ノードＮ
ａおよび電源電圧Ｖｄの間に接続される。フォトダイオ
ードＰＤ０は、接地電圧ＧＮＤからノードＮｂへ向かう
方向を順方向として、ノードＮｂおよび接地電圧ＧＮＤ
の間に接続される。
【００４５】リセット回路５は、ノードＮａとリセット
電圧Ｖｔとの間に接続されたリセット用トランジスタＴ
ｒ１と、ノードＮｂとリセット電圧Ｖｄｍとの間に接続
されたリセット用トランジスタＴｒ０とを有する。リセ
ット用トランジスタＴｒ０おょびＴｒ１は、リセット信
号Ｒｓｔ０およびＲｓｔ１にそれぞれ応答してターンオ
ンする。
電圧Ｖｔとの間に接続されたリセット用トランジスタＴ
ｒ１と、ノードＮｂとリセット電圧Ｖｄｍとの間に接続
されたリセット用トランジスタＴｒ０とを有する。リセ
ット用トランジスタＴｒ０おょびＴｒ１は、リセット信
号Ｒｓｔ０およびＲｓｔ１にそれぞれ応答してターンオ
ンする。
【００４６】リセット電圧Ｖｔは、リセット時に、フォ
トダイオードＰＤ１に所定の逆バイアス電圧を印加する
ための電圧であり、接地電圧ＧＮＤを用いることもでき
る。同様に、リセット電圧Ｖｄｍは、リセット時に、フ
ォトダイオードＰＤ０に所定の逆バイアス電圧を印加す
るための電圧であり、電源電圧Ｖｄを用いることもでき
る。これらのバイアス電圧については、たとえば図１に
示した電源回路７から供給する構成とすることができ
る。
トダイオードＰＤ１に所定の逆バイアス電圧を印加する
ための電圧であり、接地電圧ＧＮＤを用いることもでき
る。同様に、リセット電圧Ｖｄｍは、リセット時に、フ
ォトダイオードＰＤ０に所定の逆バイアス電圧を印加す
るための電圧であり、電源電圧Ｖｄを用いることもでき
る。これらのバイアス電圧については、たとえば図１に
示した電源回路７から供給する構成とすることができ
る。
【００４７】したがって、リセット回路５によるリセッ
ト動作によって、ノードＮａおよＮｂは、所定電圧（Ｖ
ｔ，Ｖｄｍ）と接続される。その後、フォトダイオード
ＰＤ１には、当該画素での光量に応じた逆方向電流が生
じるので、電位Ｖａは、当該画素の受光量に応じて時間
的に変化する。
ト動作によって、ノードＮａおよＮｂは、所定電圧（Ｖ
ｔ，Ｖｄｍ）と接続される。その後、フォトダイオード
ＰＤ１には、当該画素での光量に応じた逆方向電流が生
じるので、電位Ｖａは、当該画素の受光量に応じて時間
的に変化する。
【００４８】図２で説明したように、各画素中のノード
Ｎｂは、他の画素中のノードＮｂと抵抗成分を介して電
気的に結合される。たとえば、図３の構成においては、
たとえば、画素ＰＸ（ｉ，ｊ）中のノードＮｂは、上側
（ｕｐ）の画素ＰＸ（ｉ−１，ｊ）、下側（ｄｏｗｎ）
の画素ＰＸ（ｉ＋１，ｊ）、左側（１ｅｆｔ）の画素Ｐ
Ｘ（ｉ，ｊ−１）および右側（ｒｉｇｈｔ）の画素ＰＸ
（ｉ，ｊ＋１）のそれぞれの内部のノードＮｂと、抵抗
成分を介して電気的に結合されている。
Ｎｂは、他の画素中のノードＮｂと抵抗成分を介して電
気的に結合される。たとえば、図３の構成においては、
たとえば、画素ＰＸ（ｉ，ｊ）中のノードＮｂは、上側
（ｕｐ）の画素ＰＸ（ｉ−１，ｊ）、下側（ｄｏｗｎ）
の画素ＰＸ（ｉ＋１，ｊ）、左側（１ｅｆｔ）の画素Ｐ
Ｘ（ｉ，ｊ−１）および右側（ｒｉｇｈｔ）の画素ＰＸ
（ｉ，ｊ＋１）のそれぞれの内部のノードＮｂと、抵抗
成分を介して電気的に結合されている。
【００４９】したがって、ノードＮｂの電位は、当該画
素内のフォトダイオードＰＤ０に生じる逆方向電流のみ
ならず、電気的に結合された他の画素内のフォトダイオ
ードＰＤ０に生じる逆方向電流の影響を受けて時間的に
変化する。このように、周辺の画素内のフォトダイオー
ドＰＤ０同士を抵抗成分を介して接続することによっ
て、当該画素の周辺光量に反比例した電位Ｖｂをノード
Ｎｂに生成できる。
素内のフォトダイオードＰＤ０に生じる逆方向電流のみ
ならず、電気的に結合された他の画素内のフォトダイオ
ードＰＤ０に生じる逆方向電流の影響を受けて時間的に
変化する。このように、周辺の画素内のフォトダイオー
ドＰＤ０同士を抵抗成分を介して接続することによっ
て、当該画素の周辺光量に反比例した電位Ｖｂをノード
Ｎｂに生成できる。
【００５０】画素信号生成回路１０は、積算器ＰＵと読
出選択スイッチトランジスタＴｒ２とを有する。積算器
ＰＵは、ノードＮａおよびＮｂのそれぞれの電位Ｖａお
よびＶｂの積に相関する電流ｉを、ノードＮｃおよび接
地電圧ＧＮＤの間に生成する。すなわち、積算器ＰＵの
電流特性式はｉ＝ｆ（Ｖａ×Ｖｂ）で示され、電流ｉ
は、電位ＶａおよびＶｂの積にほぼ仕例する。
出選択スイッチトランジスタＴｒ２とを有する。積算器
ＰＵは、ノードＮａおよびＮｂのそれぞれの電位Ｖａお
よびＶｂの積に相関する電流ｉを、ノードＮｃおよび接
地電圧ＧＮＤの間に生成する。すなわち、積算器ＰＵの
電流特性式はｉ＝ｆ（Ｖａ×Ｖｂ）で示され、電流ｉ
は、電位ＶａおよびＶｂの積にほぼ仕例する。
【００５１】読出選択スイッチトランジスタＴｒ２は、
制御信号ＲＤの活性化タイミングにおけるノードＮｃの
電位を画像信号ＯＵＴとして出力する。
制御信号ＲＤの活性化タイミングにおけるノードＮｃの
電位を画像信号ＯＵＴとして出力する。
【００５２】このような構成とすることにより、ノード
Ｎａの電位Ｖａが同レベルであっても、周辺の平均光量
が少ない画素、つまり暗い部分の画素においては、ノー
ドＮｃの電位は、相対的に高くなり、周辺の平均光量が
多い画素、つまり明るい部分の画素では、ノードＮｃの
電位は、相対的に低くなる。したがって、各画素の受光
感度を、暗い領域においては大きくし明るい領域では小
さくする、画素毎の信号増幅率制御を実現している。
Ｎａの電位Ｖａが同レベルであっても、周辺の平均光量
が少ない画素、つまり暗い部分の画素においては、ノー
ドＮｃの電位は、相対的に高くなり、周辺の平均光量が
多い画素、つまり明るい部分の画素では、ノードＮｃの
電位は、相対的に低くなる。したがって、各画素の受光
感度を、暗い領域においては大きくし明るい領域では小
さくする、画素毎の信号増幅率制御を実現している。
【００５３】図４は、本発明に従う半導体撮像素子の画
素特性を示す概念図およびその撮像例を示す図である。
素特性を示す概念図およびその撮像例を示す図である。
【００５４】図４を参照して、本発明に従う半導体撮像
素子においては、受光感度特性を各画素毎に自動調整す
る機能を備えることによって、各画素毎に、周辺の平均
光量に反比例してその画素における感度直線（信号増幅
率）を変化させるような（暗い所程増幅率を大きくす
る）、自動調整機能が実現される。さらに、このような
機能を搭載した半導体撮像素子において、視野内の最も
明るい部分で十分なコントラストが維持できるように全
画素共通の蓄積時間（露光時間）を調整すれば、暗い部
分の信号がその周辺の暗さに応じて増幅されるので、暗
い部分のコントラストが増強され、画面の全領域で十分
なコントラストが検知できるようになる。露光時間は、
リセット信号Ｒｓｔ０，Ｒｓｔ１に応答してリセット動
作が実行されてから、制御信号ＲＤが活性化されるまで
の期間に相当し、読出制御回路３によって設定される。
この結果、図４に示される撮像例のように、明るい部分
も暗い部分も十分なコントラストで検知できる半導体撮
像素子を実現することができる。
素子においては、受光感度特性を各画素毎に自動調整す
る機能を備えることによって、各画素毎に、周辺の平均
光量に反比例してその画素における感度直線（信号増幅
率）を変化させるような（暗い所程増幅率を大きくす
る）、自動調整機能が実現される。さらに、このような
機能を搭載した半導体撮像素子において、視野内の最も
明るい部分で十分なコントラストが維持できるように全
画素共通の蓄積時間（露光時間）を調整すれば、暗い部
分の信号がその周辺の暗さに応じて増幅されるので、暗
い部分のコントラストが増強され、画面の全領域で十分
なコントラストが検知できるようになる。露光時間は、
リセット信号Ｒｓｔ０，Ｒｓｔ１に応答してリセット動
作が実行されてから、制御信号ＲＤが活性化されるまで
の期間に相当し、読出制御回路３によって設定される。
この結果、図４に示される撮像例のように、明るい部分
も暗い部分も十分なコントラストで検知できる半導体撮
像素子を実現することができる。
【００５５】［実施の形態２］実施の形態２において
は、このような信号増幅率制御に適した、積算器ＰＵの
構成について説明する。実施の形態２においては、制御
ゲートへの入力電圧に応じて利得係数βを制御すること
が可能なＭＯＳトランジスタ（以下、「Ａ−ＭＯＳ（Ad
justable β-MOS）デバイス」とも称する）を用いて、
画素毎に受光感度特性を自動調整する機能を実現する。
は、このような信号増幅率制御に適した、積算器ＰＵの
構成について説明する。実施の形態２においては、制御
ゲートへの入力電圧に応じて利得係数βを制御すること
が可能なＭＯＳトランジスタ（以下、「Ａ−ＭＯＳ（Ad
justable β-MOS）デバイス」とも称する）を用いて、
画素毎に受光感度特性を自動調整する機能を実現する。
【００５６】図５は、Ａ−ＭＯＳデバイスの素子構成例
を示す概念図である。図５を参照して、Ａ−ＭＯＳデバ
イスは、通常のＭＯＳトランジスタと同様の通常ゲート
ＧＲ、ソースＳＲおよびドレインＤＲに加えて、通常ゲ
ートと一定角度を持つように形成される制御ゲートＣＧ
をさらに有する。
を示す概念図である。図５を参照して、Ａ−ＭＯＳデバ
イスは、通常のＭＯＳトランジスタと同様の通常ゲート
ＧＲ、ソースＳＲおよびドレインＤＲに加えて、通常ゲ
ートと一定角度を持つように形成される制御ゲートＣＧ
をさらに有する。
【００５７】図６は、Ａ−ＭＯＳデバイスの素子構成パ
ラメータを示す概念図である。図６を参照して、Ａ−Ｍ
ＯＳデバイスは、通常ゲートＧＲのゲート長Ｌｒ、ゲー
ト幅Ｗｒおよび、通常ゲートＧＲと制御ゲートＣＧとの
成す角度θを素子構成パラメータとして有する。
ラメータを示す概念図である。図６を参照して、Ａ−Ｍ
ＯＳデバイスは、通常ゲートＧＲのゲート長Ｌｒ、ゲー
ト幅Ｗｒおよび、通常ゲートＧＲと制御ゲートＣＧとの
成す角度θを素子構成パラメータとして有する。
【００５８】図７は、Ａ−ＭＯＳデバイスにおけるβ変
調の原理を説明する概念図である。図７（ａ）を参照し
て、制御ゲートＣＧ下チヤネルのコンダクタンスが通常
ゲートと同等となるように、制御ゲートＣＧの印加電圧
を設定した場合には、図中にハッチングで示した部分が
実効的なゲート領域となる。すなわち、実効的なゲート
長Ｌは、通常ゲートＧＲのゲート長Ｌｒよりも長くな
り、実効的なゲート幅Ｗは、通常ゲートＧＲのゲート幅
Ｗｒよりも狭くなるので、利得係数βは低下する。
調の原理を説明する概念図である。図７（ａ）を参照し
て、制御ゲートＣＧ下チヤネルのコンダクタンスが通常
ゲートと同等となるように、制御ゲートＣＧの印加電圧
を設定した場合には、図中にハッチングで示した部分が
実効的なゲート領域となる。すなわち、実効的なゲート
長Ｌは、通常ゲートＧＲのゲート長Ｌｒよりも長くな
り、実効的なゲート幅Ｗは、通常ゲートＧＲのゲート幅
Ｗｒよりも狭くなるので、利得係数βは低下する。
【００５９】一方、図７（ｂ）を参照して、制御ゲート
ＣＧ下のチヤネルのコンダクタンスが通常ゲートよりも
十分に大きくなるように、制御ゲートＣＧの印加電圧を
設定した場合には、実効的なゲート幅Ｗおよびゲート長
Ｌは、通常ゲートＧＲのゲート幅Ｗｒおよびゲート長Ｌ
ｒと同等となる。
ＣＧ下のチヤネルのコンダクタンスが通常ゲートよりも
十分に大きくなるように、制御ゲートＣＧの印加電圧を
設定した場合には、実効的なゲート幅Ｗおよびゲート長
Ｌは、通常ゲートＧＲのゲート幅Ｗｒおよびゲート長Ｌ
ｒと同等となる。
【００６０】このように、Ａ−ＭＯＳデバイスは、制御
ゲートＣＧの印加電圧を変えることで、実効的なゲート
長Ｌおよびゲート幅Ｗをアナログ的に変調することがで
きる。その結果、Ａ−ＭＯＳデバイスは、制御ゲート電
圧による利得係数βのアナログ変調を実現している。こ
のようにＡ−ＭＯＳデバイスは、１０〜１０００倍程度
のβ変調特性を、比較的コンパクトに実現できる特長を
有している。Ａ−ＭＯＳデバイスにおける利得係数βの
変調特性は、図６に示したパラメータによって設定する
ことができる。
ゲートＣＧの印加電圧を変えることで、実効的なゲート
長Ｌおよびゲート幅Ｗをアナログ的に変調することがで
きる。その結果、Ａ−ＭＯＳデバイスは、制御ゲート電
圧による利得係数βのアナログ変調を実現している。こ
のようにＡ−ＭＯＳデバイスは、１０〜１０００倍程度
のβ変調特性を、比較的コンパクトに実現できる特長を
有している。Ａ−ＭＯＳデバイスにおける利得係数βの
変調特性は、図６に示したパラメータによって設定する
ことができる。
【００６１】図８は、実施の形態２に従う各画素の構成
を示す回路図である。図８を参照して、実施の形態２に
従う構成においては、積算器ＰＵに代えて、ノードＮｃ
および接地電圧ＧＮＤの間に電気的に結合されるＡ−Ｍ
ＯＳトランジスタＴｒ４が設けられる。Ａ−ＭＯＳトラ
ンジスタＴｒ４の通常ゲートＧＲは、ノードＮａと接続
され、制御ゲートＣＧは、ノードＮｂと接続される。
を示す回路図である。図８を参照して、実施の形態２に
従う構成においては、積算器ＰＵに代えて、ノードＮｃ
および接地電圧ＧＮＤの間に電気的に結合されるＡ−Ｍ
ＯＳトランジスタＴｒ４が設けられる。Ａ−ＭＯＳトラ
ンジスタＴｒ４の通常ゲートＧＲは、ノードＮａと接続
され、制御ゲートＣＧは、ノードＮｂと接続される。
【００６２】このように、実施の形態２においては、画
素への入射光量に応じて電位が変わるフォトダイオード
ＰＤ１がＡ−ＭＯＳトランジスタＴｒ４の通常ゲートに
接続され、周辺の平均光量に応じた電位ノードＮｂがＡ
−ＭＯＳトランジスタＴｒ４の制御ゲートに接続された
構成になっている。すでに説明したように、周辺の平均
光量に応じた電位は、周辺の画素と抵抗成分を介して接
続された平均光量検出用のフォトダイオードＰＤ０によ
って与えられる。
素への入射光量に応じて電位が変わるフォトダイオード
ＰＤ１がＡ−ＭＯＳトランジスタＴｒ４の通常ゲートに
接続され、周辺の平均光量に応じた電位ノードＮｂがＡ
−ＭＯＳトランジスタＴｒ４の制御ゲートに接続された
構成になっている。すでに説明したように、周辺の平均
光量に応じた電位は、周辺の画素と抵抗成分を介して接
続された平均光量検出用のフォトダイオードＰＤ０によ
って与えられる。
【００６３】この構成によって、周辺の平均光量が少な
い画素、つまり暗い部分の画素では、Ａ−ＭＯＳトラン
ジスタの利得係数βを大きくし、明るい部分の画素では
βを小さくする画素毎の制御を実現している。言い換え
れば、Ａ−ＭＯＳトランジスタによって、図３に示した
積算器ＰＵの機能を実現することができる。
い画素、つまり暗い部分の画素では、Ａ−ＭＯＳトラン
ジスタの利得係数βを大きくし、明るい部分の画素では
βを小さくする画素毎の制御を実現している。言い換え
れば、Ａ−ＭＯＳトランジスタによって、図３に示した
積算器ＰＵの機能を実現することができる。
【００６４】このような画素毎のβ調整によって、実施
の形態１と同様に、暗い部分の画素における信号増幅率
は明るい部分の画素よりも大きくなる。その結果、暗い
所のコントラストを高めることが可能となる。リセット
回路５および、各画素のその他の部分の構成は、実施の
形態１と同様であるので、詳細な説明は繰り返さない。
の形態１と同様に、暗い部分の画素における信号増幅率
は明るい部分の画素よりも大きくなる。その結果、暗い
所のコントラストを高めることが可能となる。リセット
回路５および、各画素のその他の部分の構成は、実施の
形態１と同様であるので、詳細な説明は繰り返さない。
【００６５】このように、Ａ−ＭＯＳデバイスを各画素
の信号読み出し増幅トランジスタとして用いれば、Ａ−
ＭＯＳデバイスの制御ゲートに周辺平均光量を示す電圧
を与えるだけの比較的簡単な回路構成で、周辺が暗い時
にその画素の増幅率を１００倍程度まで高める自動調整
機能を実現できると共に、この画素毎の自動調整機能を
搭載することで生じる画素面積の増大を抑えることがで
きる。
の信号読み出し増幅トランジスタとして用いれば、Ａ−
ＭＯＳデバイスの制御ゲートに周辺平均光量を示す電圧
を与えるだけの比較的簡単な回路構成で、周辺が暗い時
にその画素の増幅率を１００倍程度まで高める自動調整
機能を実現できると共に、この画素毎の自動調整機能を
搭載することで生じる画素面積の増大を抑えることがで
きる。
【００６６】［実施の形態３］実施の形態３において
は、各画素に設けられる２個のフォトダイオードの効率
的な配置について説明する。
は、各画素に設けられる２個のフォトダイオードの効率
的な配置について説明する。
【００６７】図９は、実施の形態３に従うフォトダイオ
ードの配置例を示す構造図である。図９を参照して、半
導体撮像素子が形成されるＰ型シリコン基板（Ｐ−ｓｕ
ｂ）２０と、Ｐ型シリコン基板２０上に設けられたＮウ
ェル２１との間に形成されるＰＮ接合を用いて、周辺領
域の平均光量を検知するためのフォトダイオードＰＤ０
が構成される。
ードの配置例を示す構造図である。図９を参照して、半
導体撮像素子が形成されるＰ型シリコン基板（Ｐ−ｓｕ
ｂ）２０と、Ｐ型シリコン基板２０上に設けられたＮウ
ェル２１との間に形成されるＰＮ接合を用いて、周辺領
域の平均光量を検知するためのフォトダイオードＰＤ０
が構成される。
【００６８】さらに、当該Ｎウェル２１内に形成された
Ｐ+領域２２と、Ｐ+領域２２内に形成されたＮ+領域２
３との間で形成されるＰＮ接合を用いて、当該画素への
入射光量を検知するためのフォトダイオードＰＤ１が構
成される。なお、Ｐ+領域２２およびＮ+領域２３の不純
物濃度は、Ｐ型シリコン基板２０およびＮウェル２１よ
りも比較的高い。
Ｐ+領域２２と、Ｐ+領域２２内に形成されたＮ+領域２
３との間で形成されるＰＮ接合を用いて、当該画素への
入射光量を検知するためのフォトダイオードＰＤ１が構
成される。なお、Ｐ+領域２２およびＮ+領域２３の不純
物濃度は、Ｐ型シリコン基板２０およびＮウェル２１よ
りも比較的高い。
【００６９】Ｐ+領域２２およびＮ+領域２３は、画素ご
とに独立に設けられる。また、同一のＮウェル２１内に
作製された複数の画素間は、Ｎウェルの拡散抵抗を介し
て電気的に結合される。すなわち、各画素におけるＮウ
ェル２１は、図３の回路構成におけるノードＮｂに相当
する。したがって、同一のＮウェル２１に作製された複
数の画素間でノードＮｂが電気的に結合されて、平均光
量が検知される。
とに独立に設けられる。また、同一のＮウェル２１内に
作製された複数の画素間は、Ｎウェルの拡散抵抗を介し
て電気的に結合される。すなわち、各画素におけるＮウ
ェル２１は、図３の回路構成におけるノードＮｂに相当
する。したがって、同一のＮウェル２１に作製された複
数の画素間でノードＮｂが電気的に結合されて、平均光
量が検知される。
【００７０】あるいは、画素アレイ２全体を同一のＮウ
ェル上に形成してもよい。この場合には、各画素におい
て、当該画素のフォトダイオードＰＤ０と、他の画素の
フォトダイオードＰＤ０との間の電気抵抗値は、画素間
の距離に対応して増大する。したがって、各画素におけ
るノードＮｂの電位Ｖｂは、近接する画素への入射光量
の影響を相対的に大きく受けるので、結果的には電位Ｖ
ｂによって画素周辺領域の平均光量を検知することがで
きる。
ェル上に形成してもよい。この場合には、各画素におい
て、当該画素のフォトダイオードＰＤ０と、他の画素の
フォトダイオードＰＤ０との間の電気抵抗値は、画素間
の距離に対応して増大する。したがって、各画素におけ
るノードＮｂの電位Ｖｂは、近接する画素への入射光量
の影響を相対的に大きく受けるので、結果的には電位Ｖ
ｂによって画素周辺領域の平均光量を検知することがで
きる。
【００７１】実施の形態３に従うフォトダイオードの配
置によれば、各画素に設けられる２個のフォトダイオー
ドが縦構造で配置されている。さらに、周辺の画素間に
おけるフォトダイオード間の抵抗接続を、特別な配線等
を設けることなくＮウェルの形状で構成できる。したが
って、各画素および画素アレイの面積の増大を防ぐこと
ができる。
置によれば、各画素に設けられる２個のフォトダイオー
ドが縦構造で配置されている。さらに、周辺の画素間に
おけるフォトダイオード間の抵抗接続を、特別な配線等
を設けることなくＮウェルの形状で構成できる。したが
って、各画素および画素アレイの面積の増大を防ぐこと
ができる。
【００７２】［実施の形態４］図１０は、実施の形態４
に従う画素の構成を示す回路図である。
に従う画素の構成を示す回路図である。
【００７３】図１０を図８と比較して、実施の形態４に
従う構成においては、フォトダイオードＰＤ０に対応し
て設けられるリセット用トランジスタＴｒ０に代えて、
抵抗器Ｒ０が、リセット電圧（たとえば電源電圧Ｖｄ）
とノードＮｂとの間に接続される。その他の部分の構成
は、図８と同様であるので、詳細な説明は繰り返さな
い。
従う構成においては、フォトダイオードＰＤ０に対応し
て設けられるリセット用トランジスタＴｒ０に代えて、
抵抗器Ｒ０が、リセット電圧（たとえば電源電圧Ｖｄ）
とノードＮｂとの間に接続される。その他の部分の構成
は、図８と同様であるので、詳細な説明は繰り返さな
い。
【００７４】このような構成としても、ノードＮｂは、
当該画素および当該画素と電気的に結合された周辺画素
内のフォトダイオードＰＤ０への入射光量に応じた電位
に落ち着くので、実施の形態１または２における構成と
同様に、ノードＮｂの電位Ｖｂによって画素周辺領域の
平均光量を検知できる。したがって、周辺平均光量の検
知動作について定期的なリセット操作を必要としないの
で、リセット回路５の構成を簡略化できる。なお、同様
の構成は、実施の形態１に従う図３に示した回路構成に
対しても適用できる。
当該画素および当該画素と電気的に結合された周辺画素
内のフォトダイオードＰＤ０への入射光量に応じた電位
に落ち着くので、実施の形態１または２における構成と
同様に、ノードＮｂの電位Ｖｂによって画素周辺領域の
平均光量を検知できる。したがって、周辺平均光量の検
知動作について定期的なリセット操作を必要としないの
で、リセット回路５の構成を簡略化できる。なお、同様
の構成は、実施の形態１に従う図３に示した回路構成に
対しても適用できる。
【００７５】［実施の形態５］図１１は、実施の形態５
に従う画素の構成を示す回路図である。
に従う画素の構成を示す回路図である。
【００７６】図１１を図８と比較して、実施の形態５に
従う構成においては、実施の形態２に従う構成から、フ
ォトダイオードの配置が入換えられている。すなわち、
フォトダイオードＰＤ０は、ノードＮｂから電源電圧Ｖ
ｄへ向かう方向を順方向として、ノードＮｂおよび電源
電圧Ｖｄの間に接続され、フォトダイオードＰＤ１は、
接地電圧ＧＮＤからノードＮａへ向かう方向を順方向と
して、接地電圧ＧＮＤおよびノードＮａの間に接続され
る。これに対応して、読出選択スイッチトランジスタＴ
ｒ２およびＡ−ＭＯＳトランジスタＴｒ４は、Ｎチヤネ
ル型からＰチヤネル型に変更される。なお、同様の構成
は、実施の形態１に従う図３に示した回路構成に対して
も適用できる。
従う構成においては、実施の形態２に従う構成から、フ
ォトダイオードの配置が入換えられている。すなわち、
フォトダイオードＰＤ０は、ノードＮｂから電源電圧Ｖ
ｄへ向かう方向を順方向として、ノードＮｂおよび電源
電圧Ｖｄの間に接続され、フォトダイオードＰＤ１は、
接地電圧ＧＮＤからノードＮａへ向かう方向を順方向と
して、接地電圧ＧＮＤおよびノードＮａの間に接続され
る。これに対応して、読出選択スイッチトランジスタＴ
ｒ２およびＡ−ＭＯＳトランジスタＴｒ４は、Ｎチヤネ
ル型からＰチヤネル型に変更される。なお、同様の構成
は、実施の形態１に従う図３に示した回路構成に対して
も適用できる。
【００７７】図１２は、実施の形態５に従うフォトダイ
オードの配置例を示す構造図である。
オードの配置例を示す構造図である。
【００７８】図１２を参照して、実施の形態５において
は、半導体撮像素子が形成されるＮ型シリコン基板（Ｎ
−Ｓｕｂ）３０上に設けられたＰウェル３１との間に形
成されるＰＮ接合を用いて、画素周辺領域の平均光量を
検知するためのフォトダイオードＰＤ０が構成される。
さらに、当該Ｐウェル３１内に形成されたＮ+領域３２
と、Ｎ+領域３２内に形成されたＰ+領域３３との問で形
成されるＰＮ接合を用いて、当該画素への入射光量を検
知するためのフォトダイオードＰＤ１が構成される。
は、半導体撮像素子が形成されるＮ型シリコン基板（Ｎ
−Ｓｕｂ）３０上に設けられたＰウェル３１との間に形
成されるＰＮ接合を用いて、画素周辺領域の平均光量を
検知するためのフォトダイオードＰＤ０が構成される。
さらに、当該Ｐウェル３１内に形成されたＮ+領域３２
と、Ｎ+領域３２内に形成されたＰ+領域３３との問で形
成されるＰＮ接合を用いて、当該画素への入射光量を検
知するためのフォトダイオードＰＤ１が構成される。
【００７９】図９に示した構造と同様に、Ｎ+領域３２
およびＰ+領域３３は、画素ごとに独立に設けられ、Ｎ+
領域３２およびＰ+領域３３の不純物濃度は、Ｎ型シリ
コン基板３０およびＰウェル３１よりも比較的高い。ま
た、Ｐウェル３１の設計については、図９におけるＮウ
ェル２１と同様にすればよい。
およびＰ+領域３３は、画素ごとに独立に設けられ、Ｎ+
領域３２およびＰ+領域３３の不純物濃度は、Ｎ型シリ
コン基板３０およびＰウェル３１よりも比較的高い。ま
た、Ｐウェル３１の設計については、図９におけるＮウ
ェル２１と同様にすればよい。
【００８０】このように、フォトダイオードの配置を入
換えた構成としても、実施の形態１または２と同様に、
各画素毎において周辺平均光量に応じて感度直線（増幅
率）を変化させるような自動調整機能を実現して、画面
の全領域で十分なコントラストが検知できるようにな
る。さらに、実施の形態３と同様に、各画素ごとに２個
のフォトダイオードを必要とする構成においても、各画
素および画素アレイの面積の増大を防ぐことができる。
換えた構成としても、実施の形態１または２と同様に、
各画素毎において周辺平均光量に応じて感度直線（増幅
率）を変化させるような自動調整機能を実現して、画面
の全領域で十分なコントラストが検知できるようにな
る。さらに、実施の形態３と同様に、各画素ごとに２個
のフォトダイオードを必要とする構成においても、各画
素および画素アレイの面積の増大を防ぐことができる。
【００８１】［実施の形態６］図１３は、実施の形態６
に従う画素の構成を示す回路図である。
に従う画素の構成を示す回路図である。
【００８２】図１３を図１１と比較して、実施の形態６
に従う構成においては、フォトダイオードＰＤ０に対応
して設けられるリセット用トランジスタＴｒ０に代え
て、抵抗器Ｒ０が、リセット電圧である接地電圧ＧＮＤ
とノードＮｂとの間に接続される。その他の部分の構成
は、図１１と同様であるので、詳細な説明は繰り返さな
い。
に従う構成においては、フォトダイオードＰＤ０に対応
して設けられるリセット用トランジスタＴｒ０に代え
て、抵抗器Ｒ０が、リセット電圧である接地電圧ＧＮＤ
とノードＮｂとの間に接続される。その他の部分の構成
は、図１１と同様であるので、詳細な説明は繰り返さな
い。
【００８３】このように、フォトダイオードの配置を入
換えた構成においても、実施の形態４と同様に、リセッ
ト回路５の構成を簡略化した上で、画面の全領域で十分
なコントラストが検知できるようになる。また、図１３
に従う回路構成においても、各画素に必要な２個のフォ
トダイオードＰＤ０，ＰＤ１は、図１２の構造図と同様
に、各画素および画素アレイの面積の増大を防止して配
置できる。
換えた構成においても、実施の形態４と同様に、リセッ
ト回路５の構成を簡略化した上で、画面の全領域で十分
なコントラストが検知できるようになる。また、図１３
に従う回路構成においても、各画素に必要な２個のフォ
トダイオードＰＤ０，ＰＤ１は、図１２の構造図と同様
に、各画素および画素アレイの面積の増大を防止して配
置できる。
【００８４】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００８５】
【発明の効果】以上説明したように、この発明によれ
ば、一般にＣＭＯＳイメージセンサーはＳ／Ｎ比が６０
〜６５ｄＢ程度なので、画面の中で最も暗い所の画質を
２０ｄＢ程度まで許せば、本発明の半導体撮像素子（イ
メージセンサー）は、数百倍程度の平均輝度差まで、十
分なコントラストを全画面で検知できると見積られる。
ば、一般にＣＭＯＳイメージセンサーはＳ／Ｎ比が６０
〜６５ｄＢ程度なので、画面の中で最も暗い所の画質を
２０ｄＢ程度まで許せば、本発明の半導体撮像素子（イ
メージセンサー）は、数百倍程度の平均輝度差まで、十
分なコントラストを全画面で検知できると見積られる。
【００８６】また、本発明の半導体撮像素子（イメージ
センサー）は、受光感度特性を画素毎にアナログ調整で
きる機能を、コンパクトに実装できるので、従来のイメ
ージセンサーと比べて感度および解像度で劣ることがな
い。
センサー）は、受光感度特性を画素毎にアナログ調整で
きる機能を、コンパクトに実装できるので、従来のイメ
ージセンサーと比べて感度および解像度で劣ることがな
い。
【００８７】さらに、本発明の半導体撮像素子（イメー
ジセンサー）は、従来のイメージセンサーでは検知する
ことが困難だった、同一視野内の大きな輝度差の画像
を、十分なコントラストで検知することができ、ヒトの
知覚能力に近い優れた撮像装置として利用することがで
きる。従って、このイメージセンサーは、監視装置や車
載用カメラ等の、急激な環境変化への対応が要求される
分野で威力を発揮できる。
ジセンサー）は、従来のイメージセンサーでは検知する
ことが困難だった、同一視野内の大きな輝度差の画像
を、十分なコントラストで検知することができ、ヒトの
知覚能力に近い優れた撮像装置として利用することがで
きる。従って、このイメージセンサーは、監視装置や車
載用カメラ等の、急激な環境変化への対応が要求される
分野で威力を発揮できる。
【図１】 本発明の実施の形態に従う半導体撮像素子の
構成を示す概略ブロック図である。
構成を示す概略ブロック図である。
【図２】 各画素の構成を説明するブロック図である。
【図３】 各画素の構成を詳細に示す回路図である。
【図４】 本発明に従う半導体撮像素子の画素特性を示
す概念図およびその撮像例を示す図である。
す概念図およびその撮像例を示す図である。
【図５】 Ａ−ＭＯＳデバイスの素子構成例を示す概念
図である。
図である。
【図６】 Ａ−ＭＯＳデバイスの素子構成パラメータを
示す概念図である。
示す概念図である。
【図７】 Ａ−ＭＯＳデバイスにおけるβ変調の原理を
説明する概念図である。
説明する概念図である。
【図８】 実施の形態２に従う各画素の構成を示す回路
図である。
図である。
【図９】 実施の形態３に従うフォトダイオードの配置
例を示す構造図である。
例を示す構造図である。
【図１０】 実施の形態４に従う画素の構成を示す回路
図である。
図である。
【図１１】 実施の形態５に従う画素の構成を示す回路
図である。
図である。
【図１２】 実施の形態５に従うフォトダイオードの配
置例を示す構造図である。
置例を示す構造図である。
【図１３】 実施の形態６に従う画素の構成を示す回路
図である。
図である。
【図１４】 従来の半導体撮像素子による撮像例を示す
第１の図である（室内可視）。
第１の図である（室内可視）。
【図１５】 従来の半導体撮像素子による撮像例を示す
第２の図である（室外可視）。
第２の図である（室外可視）。
【図１６】 従来の半導体撮像素子のコントラスト検知
能力の低さを説明する図である。
能力の低さを説明する図である。
１ 半導体撮像素子
２ 画素アレイ
３ 読出制御回路
５ リセット回路
７ 電源回路
１０ 画素信号生成回路
１５ 画素データ生成回路
２０ Ｐ型シリコン基板
２１ Ｎウェル
２２，３３ Ｐ+領域（不純物濃度が比較的高い）
２３，３２ Ｎ+領域（不純物濃度が比較的高い）
３０ Ｎ型シリコン基板
ＣＧ 制御ゲート
ＧＮＤ 接地電圧
ＧＲ 通常ゲート
Ｌ 実効ゲート長（Ａ−ＭＯＳトランジスタ）
Ｎａ，Ｎｂ，Ｎｃ ノード
ＯＵＴ 画像信号
ＰＤ０ フォトダイオード（周辺画素平均受光検知用）
ＰＤＩ フォトダイオード（当該画素内受光検知用）
ＰＵ 積算器
ＰＸ 画素
Ｒ０ 抵抗器
Ｒｓｔ０，Ｒｓｔ１ リセット信号
Ｔｒ０，Ｔｒ１ リセット用トランジスタ
Ｔｒ２ 読出選択スイッチトランジスタ
Ｔｒ４ Ａ−ＭＯＳトランジスタ（Adjustable−ＭＯＳ
トランジスタ） Ｖｄ 電源電圧 Ｖｄｍ，Ｖｔ リセット電圧 Ｗ 実効ゲート幅（Ａ−ＭＯＳトランジスタ） β 利得係数
トランジスタ） Ｖｄ 電源電圧 Ｖｄｍ，Ｖｔ リセット電圧 Ｗ 実効ゲート幅（Ａ−ＭＯＳトランジスタ） β 利得係数
Claims (20)
- 【請求項１】 イメージセンサーを構成する画素回路に
おいて、画素毎に固有の信号増幅率を調整できる機能を
備えたことを特徴とする半導体撮像素子。 - 【請求項２】 前記画素回路は、画素固有の検知受光信
号の読み出し増幅率を、周辺画素を含む近傍検知受光信
号の平均信号で変調することを特徴とする、請求項１に
記載の半導体撮像素子。 - 【請求項３】 前記画素回路は、利得係数βを電気的に
アナログ変調できるＭＯＳトランジスタを信号読出し増
幅に用いることを特徴とする、請求項２に記載の半導体
撮像素子。 - 【請求項４】 前記画素回路において、前記ＭＯＳトラ
ンジスタの利得係数βを変調するためのβ制御ゲートに
は、周辺の平均受光量信号が入力されることを特徴とす
る、請求項３に記載の半導体撮像素子。 - 【請求項５】 前記周辺の平均受光量信号は、ウェルと
基板間で形成されるダイオードと、前記ウェルの形状で
設定される画素間の接続抵抗によって与えられることを
特徴とする、請求項４に記載の半導体撮像素子。 - 【請求項６】 各画素の受光信号を与えるフォトダイオ
ードを、前記ウェル内に形成することを特徴とする、請
求項５に記載の半導体撮像素子。 - 【請求項７】 複数の画素を備え、 各前記画素は、自身および自身の周辺に配置された他の
複数の画素のうちの少なくとも一部の画素における光量
に応じて調整される信号増幅率に従って、前記自身にお
ける入射光量に応じた電気信号を生成する画像信号生成
回路を含む、半導体撮像素子。 - 【請求項８】 前記信号増幅率は、前記少なくとも一部
の画素における平均光量に応じて設定される、請求項７
に記載の半導体撮像素子。 - 【請求項９】 前記複数の画素のそれぞれにおける前記
信号増幅率は、前記少なくとも一部の画素における平均
光量が小さい領域において、前記平均光量が大きい領域
よりも相対的に大きく設定される、請求項７に記載の半
導体撮像素子。 - 【請求項１０】 各前記画素は、 前記自身への入射光量に応じた第１の電位を第１のノー
ドに生成するための第 １の受光検知素子と、 前記少なくとも一部の画素への入射光量に応じた第２の
電位を第２のノードに生成するための第２の受光検知素
子とをさらに含み、 前記画像信号生成回路は、前記第１および第２の電位の
積に応じて前記電気信号を生成する、請求項７に記載の
半導体撮像素子。 - 【請求項１１】 前記第１の電位は、前記自身への入射
光量の増加に応じて上昇し、 前記第２の電位は、前記少なくとも一部の画素への入射
光量の増加に応じて下降する、請求項１０に記載の半導
体撮像素子。 - 【請求項１２】 前記第１の電位は、前記自身への入射
光量の増加に応じて下降し、 前記第２の電位は、前記少なくとも一部の画素への入射
光量の増加に応じて上昇する、請求項１０に記載の半導
体撮像素子。 - 【請求項１３】 前記第１の受光検知素子は、前記第１
のノードから第１の固定電圧へ向かう方向を順方向とし
て、前記第１のノードおよび前記第１の固定電圧の間に
接続された第１のダイオードを有し、 前記第２の受光検知素子は、第２の固定電圧から前記第
２のノードへ向かう方向を順方向として、前記第２のノ
ードおよび前記第２の固定電圧の間に接続された第２の
ダイオードを有し、 前記少なくとも一部の画素において、前記第２のノード
同士は抵抗成分を介して電気的に結合される、請求項１
０に記載の半導体撮像素子。 - 【請求項１４】 前記第１の受光検知素子は、第１の固
定電圧から前記第１のノードへ向かう方向を順方向とし
て、前記第１の固定電圧および前記第１のノードの間に
接続された第１のダイオードを有し、 前記第２の受光検知素子は、前記第２のノードから第２
の固定電圧へ向かう方向を順方向として、前記第２のノ
ードおよび前記第２の固定電圧の間に接続された第２の
ダイオードを有し、 前記少なくとも一部の画素において、前記第２のノード
同士は抵抗成分を介して電気的に結合される、請求項１
０に記載の半導体撮像素子。 - 【請求項１５】 前記画像信号生成回路は、制御ゲート
への印加電圧に応じて利得係数をアナログ変調可能な電
界効果型トランジスタを含み、 前記電界効果型トランジスタの前記制御ノードは、前記
第２のノードと接続され、 前記電界効果型トランジスタは、前記利得係数に従って
前記第１のノードの電位を増幅することによって前記電
気信号を生成する、請求項１０に記載の半導体撮像素
子。 - 【請求項１６】 前記半導体撮像素子は、第１導電型の
基板上に生成され、 前記半導体撮像素子は、 前記基板上に形成された、前記第１導電型とは反対導電
型の第２導電型のウェル領域をさらに備え、 前記第２の受光検知素子は、前記基板および前記ウェル
領域の間の接合を用いて形成されるダイオードを有す
る、請求項１０に記載の半導体撮像素子。 - 【請求項１７】 前記第２のノードは、前記ウェル領域
に相当する、請求項１６に記載の半導体撮像素子。 - 【請求項１８】 前記半導体撮像素子は、 前記ウェル領域内に形成された前記第１導電型の第１拡
散領域と、 前記第１拡散領域内に形成された前記第２導電型の第２
拡散領域とをさらに備え、 前記第１および第２拡散領域は、各前記画素ごとに独立
に設けられ、 前記第１の受光検知素子は、前記第１拡散領域および前
記第２拡散領域の間の接合を用いて形成されるダイオー
ドを有する、請求項１６に記載の半導体撮像素子。 - 【請求項１９】 前記第１および第２のノードの電位を
所定周期で所定電位にそれぞれリセットするためのリセ
ット回路をさらに備える、請求項１０に記載の半導体撮
像素子。 - 【請求項２０】 所定周期で前記第１のノードの電位を
所定電位にリセットするとともに、前記第２のノードを
固定のバイアス電圧と抵抗成分を介して電気的に結合す
るためのリセット回路をさらに備える、請求項１０に記
載の半導体撮像素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215040A JP4195802B2 (ja) | 2001-09-21 | 2002-07-24 | 半導体撮像素子 |
| TW091120565A TW588467B (en) | 2001-09-21 | 2002-09-10 | Image pickup device with high contrast detection capability |
| US10/237,736 US7098951B2 (en) | 2001-09-21 | 2002-09-10 | Image pickup device with high contrast detection capability |
| CNB021432228A CN100353557C (zh) | 2001-09-21 | 2002-09-20 | 对比度检测能力强的半导体摄像元件 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-288255 | 2001-09-21 | ||
| JP2001288255 | 2001-09-21 | ||
| JP2002215040A JP4195802B2 (ja) | 2001-09-21 | 2002-07-24 | 半導体撮像素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003169252A true JP2003169252A (ja) | 2003-06-13 |
| JP2003169252A5 JP2003169252A5 (ja) | 2005-10-13 |
| JP4195802B2 JP4195802B2 (ja) | 2008-12-17 |
Family
ID=26622654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002215040A Expired - Lifetime JP4195802B2 (ja) | 2001-09-21 | 2002-07-24 | 半導体撮像素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7098951B2 (ja) |
| JP (1) | JP4195802B2 (ja) |
| CN (1) | CN100353557C (ja) |
| TW (1) | TW588467B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247828B2 (en) | 2004-04-07 | 2007-07-24 | Fusayoshi Hirotsu | Semiconductor pickup device comprising pixel circuits having a varying frame rate |
| JP2010129783A (ja) * | 2008-11-27 | 2010-06-10 | Nikon Corp | 撮像素子および撮像装置 |
| US8119965B2 (en) | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
| JP2012505558A (ja) * | 2007-09-27 | 2012-03-01 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 電圧調整器を備えたピクセルのマトリクス |
| US8558940B2 (en) | 2008-11-27 | 2013-10-15 | Nikon Corporation | Image sensor and image-capturing device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3691050B2 (ja) * | 2003-10-30 | 2005-08-31 | 総吉 廣津 | 半導体撮像素子 |
| FR2980660A1 (fr) * | 2011-09-22 | 2013-03-29 | Centre Nat Rech Scient | Capteur a photosites, perfectionne |
| TWI482054B (zh) * | 2012-03-15 | 2015-04-21 | Wen Chieh Geoffrey Lee | 具有多數個彩色光源的高解析度與高敏感度移動偵測器 |
| US20140267000A1 (en) * | 2013-03-12 | 2014-09-18 | Jenny Yuen | Systems and Methods for Automatically Entering Symbols into a String of Symbols Based on an Image of an Object |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| US6674470B1 (en) * | 1996-09-19 | 2004-01-06 | Kabushiki Kaisha Toshiba | MOS-type solid state imaging device with high sensitivity |
| US5945722A (en) * | 1997-05-02 | 1999-08-31 | National Semiconductor Corporation | Color active pixel sensor cell with oxide color filter |
| JP3918248B2 (ja) * | 1997-09-26 | 2007-05-23 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| JP3466886B2 (ja) * | 1997-10-06 | 2003-11-17 | キヤノン株式会社 | 固体撮像装置 |
| US6097022A (en) * | 1998-06-17 | 2000-08-01 | Foveon, Inc. | Active pixel sensor with bootstrap amplification |
| US6757018B1 (en) * | 1998-12-18 | 2004-06-29 | Agilent Technologies, Inc. | CMOS image sensor with pixel level gain control |
| JP3514663B2 (ja) | 1999-06-01 | 2004-03-31 | 三菱電機株式会社 | 半導体撮像素子 |
| JP3685445B2 (ja) * | 2000-02-18 | 2005-08-17 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US6756576B1 (en) * | 2000-08-30 | 2004-06-29 | Micron Technology, Inc. | Imaging system having redundant pixel groupings |
-
2002
- 2002-07-24 JP JP2002215040A patent/JP4195802B2/ja not_active Expired - Lifetime
- 2002-09-10 US US10/237,736 patent/US7098951B2/en not_active Expired - Fee Related
- 2002-09-10 TW TW091120565A patent/TW588467B/zh not_active IP Right Cessation
- 2002-09-20 CN CNB021432228A patent/CN100353557C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247828B2 (en) | 2004-04-07 | 2007-07-24 | Fusayoshi Hirotsu | Semiconductor pickup device comprising pixel circuits having a varying frame rate |
| US8119965B2 (en) | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
| JP2012505558A (ja) * | 2007-09-27 | 2012-03-01 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 電圧調整器を備えたピクセルのマトリクス |
| JP2010129783A (ja) * | 2008-11-27 | 2010-06-10 | Nikon Corp | 撮像素子および撮像装置 |
| US8558940B2 (en) | 2008-11-27 | 2013-10-15 | Nikon Corporation | Image sensor and image-capturing device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7098951B2 (en) | 2006-08-29 |
| TW588467B (en) | 2004-05-21 |
| JP4195802B2 (ja) | 2008-12-17 |
| CN1409401A (zh) | 2003-04-09 |
| US20030058358A1 (en) | 2003-03-27 |
| CN100353557C (zh) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175383B1 (en) | Method and apparatus of high dynamic range image sensor with individual pixel reset | |
| US7525077B2 (en) | CMOS active pixel sensor and active pixel sensor array using fingered type source follower transistor | |
| US7026596B2 (en) | High-low sensitivity pixel | |
| US7830435B2 (en) | Image sensor and image capture system with extended dynamic range | |
| TW201911547A (zh) | 光學感測器的像素以及光學感測器的操作方法 | |
| JP3691050B2 (ja) | 半導体撮像素子 | |
| JPH08149376A (ja) | 固体撮像装置 | |
| KR20010034765A (ko) | 전역 리셋을 갖는 이미징 어레이용 저-노이즈 액티브 픽셀센서 | |
| US20110260038A1 (en) | Solid-state image pickup element and method for controlling the same | |
| KR20050049873A (ko) | 자동 노출 조절 기능을 갖는 시모스 이미지 센서 | |
| US7679115B2 (en) | Image sensor and controlling method thereof | |
| JP4195802B2 (ja) | 半導体撮像素子 | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP2001168311A (ja) | 固体撮像装置 | |
| Chapinal et al. | A 128/spl times/128 CMOS image sensor with analog memory for synchronous image capture | |
| JP3514663B2 (ja) | 半導体撮像素子 | |
| JP2001103379A (ja) | 固体撮像装置 | |
| JP2001218113A (ja) | 固体撮像装置 | |
| KR20210047009A (ko) | 이미지 장치 | |
| US7368773B2 (en) | Photodetector device, solid-state imaging device, and camera system | |
| JP2002237584A (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP2001008111A (ja) | 固体撮像装置 | |
| JP2013187233A (ja) | 固体撮像装置、固体撮像装置の駆動方法及び電子機器 | |
| JPH11312799A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050602 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |