KR20210047009A - 이미지 장치 - Google Patents
이미지 장치 Download PDFInfo
- Publication number
- KR20210047009A KR20210047009A KR1020190130513A KR20190130513A KR20210047009A KR 20210047009 A KR20210047009 A KR 20210047009A KR 1020190130513 A KR1020190130513 A KR 1020190130513A KR 20190130513 A KR20190130513 A KR 20190130513A KR 20210047009 A KR20210047009 A KR 20210047009A
- Authority
- KR
- South Korea
- Prior art keywords
- color filter
- filter array
- pattern
- array
- pixel
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 19
- 238000003705 background correction Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 230000002596 correlated effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H04N9/0455—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H04N5/347—
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Color Television Image Signal Generators (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
이미지 장치가 제공된다. 이미지 장치는 제1 패턴 영역에 배치된 제1 칼러 필터 어레이를 포함하며, 제1 이미지를 출력하는 제1 픽셀 어레이, 및 제1 패턴 영역과 다른 제2 패턴 영역에 배치되고 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하며, 제2 이미지를 출력하는 제2 픽셀 어레이를 포함하되, 제1 칼러 필터 어레이 및 제2 칼러 필터 어레이는 N*N 배열(N은 2이상의 자연수)을 가지며, 제1 칼러 필터 어레이 및 제2 칼러 필터 어레이의 각각의 R 칼러 필터의 개수가 동일하다.
Description
본 발명은 이미지 장치에 관한 것이다.
이미지 장치 및/또는 시스템 내의 이미지 센서는 광각 렌즈를 통해 들어온 빛을 이용하여 피사체에 대한 이미지를 디지털로 캡쳐(capture)할 수 있다. 이미지 장치 및/또는 시스템 내의 이미지 센서는 CCD 형 및 CMOS 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS라고 약칭된다. CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 화소들의 각각은 포토 다이오드를 포함한다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.
본 발명이 해결하고자 하는 기술적 과제는 신뢰성이 향상된 이미지 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 장치는, 제1 패턴 영역에 배치된 제1 칼러 필터 어레이를 포함하며, 제1 이미지를 출력하는 제1 픽셀 어레이, 및 제1 패턴 영역과 다른 제2 패턴 영역에 배치되고 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하며, 제2 이미지를 출력하는 제2 픽셀 어레이를 포함하되, 제1 칼러 필터 어레이 및 제2 칼러 필터 어레이는 N*N 배열(N은 2이상의 자연수)을 가지며, 제1 칼러 필터 어레이 및 제2 칼러 필터 어레이의 각각의 R 칼러 필터의 개수가 동일하다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 장치는 중앙에 배치되며, 제1 칼러 필터 어레이를 포함하는 제1 픽셀 어레이, 및 제1 칼러 필터 어레이를 둘러싸고, 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하는 제2 픽셀 어레이를 포함하되, 제1 픽셀 어레이는 N*N 반복 칼러 필터 어레이를 가지고, 제2 픽셀 어레이는 M*M 반복 컬러 필터 어레이를 가지며, N은 1보다 큰 자연수이고, M은 상기 N보다 큰 자연수이고, 제1 칼러 필터 어레이와 제2 칼러 필터 어레이는 각각 R 및 B 칼러 필터들을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 장치는, 중앙에 위치한 제1 칼러 필터 어레이를 포함하는 제1 픽셀 어레이, 제1 칼러 필터 어레이를 둘러싸고, 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하는 제2 픽셀 어레이, 및 제2 칼러 필터 어레이를 둘러싸고, 제1 칼러 필터 어레이 및 제2 칼러 필터 어레이와 다른 제3 칼러 필터 어레이를 포함하는 제3 픽셀 어레이를 포함하되, 제1 픽셀 어레이는 N*N 반복 칼러 필터 어레이를 포함하고, 제2 픽셀 어레이는 M*M 반복 칼러 필터 어레이를 포함하며, 제3 픽셀 어레이는 T*T 반복 칼러 필터 어레이를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 렌즈 쉐이딩(lens shading)을 설명하기 위한 예시적인 도면이다.
도 2는 렌즈 쉐이딩 교정을 설명하기 위한 예시적인 도면이다.
도 3은 몇몇 실시예에 따른 이미지 시스템을 설명하기 위한 예시적인 블록도이다.
도 4는 도 3의 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 5는 도 4의 픽셀 어레이의 등가 회로도이다.
도 6은 도 2의 픽셀 어레이의 픽셀 영역의 배치를 설명하기 위한 평면 개념도이다.
도 7은 몇몇 실시예에 따른 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면 개념도이다.
도 8은 도 7의 I 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 9는 도 8의 A-A' 단면도이다.
도 10은 도 7의 II 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 11은 도 10의 B-B' 단면도이다.
도 12는 테트라(Tetra) 픽셀 어레이를 설명하기 위한 예시적인 회로도이다.
도 13은 베이어 픽셀 어레이를 테트라 패턴으로 사용하는 예시적인 회로도이다.
도 14는 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면 개념도이다.
도 15는 도 10의 III 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 16은 도 15의 C-C' 단면도이다.
도 17은 노나(Nona) 픽셀 어레이를 설명하기 위한 예시적인 회로도이다.
도 18은 베이어 픽셀 어레이를 노나 패턴으로 사용하는 예시적인 회로도이다.
도 19는 몇몇 실시예에 따른 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면도이다.
도 20은 몇몇 실시예에 따른 테트라 패턴에 대한 비닝 동작을 설명하기 위한 예시적인 평면도이다.
도 21은 몇몇 실시예에 따른 노나 패턴에 대한 비닝 동작을 설명하기 위한 예시적인 평면도이다.
도 2는 렌즈 쉐이딩 교정을 설명하기 위한 예시적인 도면이다.
도 3은 몇몇 실시예에 따른 이미지 시스템을 설명하기 위한 예시적인 블록도이다.
도 4는 도 3의 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 5는 도 4의 픽셀 어레이의 등가 회로도이다.
도 6은 도 2의 픽셀 어레이의 픽셀 영역의 배치를 설명하기 위한 평면 개념도이다.
도 7은 몇몇 실시예에 따른 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면 개념도이다.
도 8은 도 7의 I 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 9는 도 8의 A-A' 단면도이다.
도 10은 도 7의 II 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 11은 도 10의 B-B' 단면도이다.
도 12는 테트라(Tetra) 픽셀 어레이를 설명하기 위한 예시적인 회로도이다.
도 13은 베이어 픽셀 어레이를 테트라 패턴으로 사용하는 예시적인 회로도이다.
도 14는 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면 개념도이다.
도 15는 도 10의 III 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 16은 도 15의 C-C' 단면도이다.
도 17은 노나(Nona) 픽셀 어레이를 설명하기 위한 예시적인 회로도이다.
도 18은 베이어 픽셀 어레이를 노나 패턴으로 사용하는 예시적인 회로도이다.
도 19는 몇몇 실시예에 따른 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면도이다.
도 20은 몇몇 실시예에 따른 테트라 패턴에 대한 비닝 동작을 설명하기 위한 예시적인 평면도이다.
도 21은 몇몇 실시예에 따른 노나 패턴에 대한 비닝 동작을 설명하기 위한 예시적인 평면도이다.
도 1은 렌즈 쉐이딩(lens shading)을 설명하기 위한 예시적인 도면이다.
도 1을 참조하면, 이미지 장치 및/또는 시스템 내에는 피사체(10)를 빛(15)을 통해 입사시키는 광각 렌즈(20)를 포함한다.
광각 렌즈(20)는 주변부에 굴곡진 형태를 가질 수 있다. 즉, 피사체(10)에서 반사된 빛(15)이 광각 렌즈(20)의 가장자리에서 들어오는 양은 광각 렌즈(20)의 중심부로 들어오는 양보다 적을 수 있다.
이에 대해, 평면도로 나타낸 간략도(25)로 살펴보면 쉽게 알 수 있다. 즉, 광각 렌즈(20)를 통해 이미지 장치 및/또는 시스템 내부로 들어온 캡쳐된 이미지(40)의 가장자리 부분의 빛의 양(예를 들어, 휘도)가 낮을 수 있다.
이를 보정하기 위해서, 다양한 방법이 사용될 수 있다. 다양한 방법 중 하나로 렌즈 쉐이딩 교정(LSC; Lens Shading Correction)에 대해 도 2를 통해 설명한다.
도 2는 렌즈 쉐이딩 교정을 설명하기 위한 예시적인 도면이다.
도 1 및 도 2를 참조하면, 광각 렌즈(20)를 통해 캡쳐된 이미지(40)를 교정하기 위한 예시로 렌즈 쉐이딩 교정이 수행될 수 있다.
앞서 설명한 바와 같이, 광각 렌즈(20)의 가장 자리의 굴곡진 형태로 인해, 캡쳐된 이미지(40)의 가장 자리에 광량이 부족할 수 있다. 이로 인해, 캡쳐된 이미지(40)의 렌즈 쉐이딩(혹은 감도 불균일성)이 생길 수 있다.
특히, 모바일 카메라의 경우 화소수는 높고 렌즈의 크기는 작아서 렌즈 쉐이딩이 더 두드러지게 나타날 수 있다. 따라서, 캡쳐된 이미지(40)를 여러 개의 블록으로 나누어 각 블록의 중심부와 가장 자리의 가중치 값(50)을 다르게 두어 메모리에 저장한 후, 렌즈 쉐이딩 교정시에 저장된 값을 사용하여 교정할 수 있다. 이에 대한 자세한 내용은 미국 공개 특허 제2007-085552 "Lens Shading Correction Device And Method In Image Sensor"에 개시되어 있다.
하지만, 렌즈 쉐이딩 교정시에 사용되는 가중치 값(50)은 캡쳐된 이미지(40)에 포함된 노이즈도 함께 증폭될 수 있다. 즉, 캡쳐된 이미지(40)의 중앙부(62)에 대한 가중치 값(50)이 곱해진 뒤에는 노이즈가 덜 증폭된다. 하지만, 캡쳐된 이미지(40)의 가장 자리부(64)에 대한 가중치 값(50)이 곱해진 뒤에는 노이즈가 상당량 증폭될 수 있다. 이로 인해, 피사체(10)를 캡쳐하는 환경이 낮은 조도를 갖는 환경인 경우에는 캡쳐된 이미지(40)의 화질이 크게 열화될 수 있다.
따라서, 렌즈 쉐이딩 교정에 사용되는 가중치 값(50)에 따른 노이즈 증폭을 막기 위해, 렌즈 쉐이딩 교정 전에 미리 캡쳐된 이미지(40)의 가장 자리부(64)의 노이즈를 감소시켜야 한다.
가장 자리부(64)의 노이즈를 감소시키기 위한 몇몇 방법 중 일부는, 가장 자리부(64)의 동일한 칼러 필터 픽셀의 정보를 바탕으로 가장 자리부(64)의 노이즈를 감소시킨다.
하지만, 이미지 장치 및/또는 이미지 시스템 내의 이미지 센서에서는 일반적으로 칼러 필터 픽셀에 베이어(bayer) 패턴을 사용한다. 즉, 베이어 패턴의 경우 동일한 칼러 필터 픽셀이 서로 인접하지 않는다. 이는, 공간 유사도(spatial correlation)를 감소시켜 노이즈를 감소시키는데 한계가 발생할 수 있다.
따라서, 몇몇 실시예에 따른 이미지 장치 및/또는 시스템에서는 칼러 필터 어레이의 가장 자리부에 테트라(tetra), 노나(nona), 혹은 헥사-데카(Hexa-deca)와 같은 큰 패턴을 사용한다. 이를 통해, 동일한 칼러 필터 픽셀이 서로 인접한 패턴을 포함하는 칼러 필터 어레이를 사용함으로써, 더 효율적으로 캡쳐된 이미지(40)의 노이즈를 감소시킬 수 있다. 이하에서, 몇몇 실시예에 따른 이미지 장치에 대해 자세히 살펴본다.
도 3은 몇몇 실시예에 따른 이미지 시스템을 설명하기 위한 예시적인 블록도이다. 도 4는 도 3의 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 3 및 도 4를 참조하면, 몇몇 실시예에 따른 이미지 시스템은 어플리캐이션 프로세서(400), 비닝 유닛이미지 센서(100), 이미지 시그널 프로세서(300)를 포함할 수 있다.
이미지 센서(100)는 몇몇 실시예에 따른 칼러 필터 어레이(1010), 칼러 필터 어레이(1010) 하부에 배치된 픽셀 어레이(1000), 그리고 픽셀 어레이(1000)를 구동하는 주변 회로들을 포함할 수 있다. 주변 회로들은 어플리캐이션 프로세서(400)로부터 수신 받은 캡쳐 신호(Cap_sig)를 통해 픽셀 어레이(1000)를 구동할 수 있다.
이미지 시그널 프로세서(300)은 이미지 센서(100)로부터 수신한 이미지 정보(Img_Inf)를 수신하여 비닝, 리모자이크, 및/또는 업 스케일 동작을 수행할 수 있으나, 이미지 시그널 프로세서(300)의 동작은 이에 제한되지 않는다.
이미지 시그널 프로세서(300) 내에 포함된 비닝 유닛(200)은 픽셀 어레이(100)의 비닝 수행 동작 여부를 결정할 수 있다.
더욱 구체적으로, 이미지 센서(100)는 타이밍 발생기(2100), 행 디코더(2200), 행 드라이버(2300), 상관 이중 샘플러(2500), 아날로그 디지털 컨버터(2600), 래치부(2700), 열 디코더(2800) 등을 포함할 수 있으나 이미지 센서(100)의 구성이 이에 제한되지는 않는다.
픽셀 어레이(1000)는 행 드라이버(2300)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 복수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인을 통해서 상관 이중 샘플러(2500)에 제공된다. 타이밍 발생기(2100)는 행 디코더(2200) 및 열 디코더(2800)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
행 드라이버(2300)는 행 디코더(2200)에서 디코딩된 결과에 따라 복수의 단위 픽셀들을 구동하기 위한 복수의 구동 신호를 픽셀 어레이(1000)에 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행 별로 구동 신호를 제공한다.
상관 이중 샘플러(2500)는 픽셀 어레이(1000)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다. 아날로그 디지털 컨버터(2600)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
상관 이중 샘플러(2500)는 베이어 패턴으로 구성된 픽셀 어레이로부터 디지털 정보를 입력받아 테트라 패턴 혹은 노나 패턴 등의 다른 패턴으로 구성된 값을 출력할 수 있다.
래치부(2700)는 디지털 신호를 이미지 정보(Img_Inf)로 래치(latch)할 수 있다. 래치된 이미지 정보(Img_Inf)는 컬럼 디코더(2800)에서 디코딩 결과에 따라 순차적으로 이미지 신호 프로세서(300)로 출력될 수 있다.
도 5는 도 4의 픽셀 어레이의 등가 회로도이다.
도 5를 참조하면, 픽셀(P)이 행렬 형태로 배열되어 픽셀 어레이(1000)를 구성한다. 각 픽셀(P)은 광전 트랜지스터(11), 플로팅 확산 영역(13), 전하 전송 트랜지스터(15), 드라이브 트랜지스터(17), 리셋 트랜지스터(18), 선택 트랜지스터(19)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), …… )을 예로 들어 설명한다.
광전 트랜지스터(11)는 입사 광을 흡수하여 광량에 대응하는 전하를 축적한다. 광전 트랜지스터(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.
각 광전 트랜지스터(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 각 전하 전송 트랜지스터(15)와 커플링된다. 플로팅 확산 영역(Floating Diffusion region)(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다.
소스 팔로워 증폭기로 예시되어 있는 드라이브 트랜지스터(17)는 각 광전 트랜지스터(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.
리셋 트랜지스터(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킨다. 리셋 트랜지스터(18)는 소정의 바이어스(즉, 리셋 신호)를 인가하는 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 트랜지스터(18)가 턴-온되면 리셋 트랜지스터(18)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(13)으로 전달된다.
선택 트랜지스터(19)는 행 단위로 읽어낼 픽셀(P)을 선택하는 역할을 한다. 선택 트랜지스터(19)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스(즉, 행 선택 신호)에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 트랜지스터(19)가 턴 온되면 선택 트랜지스터(19)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 드라이브 트랜지스터(17)의 드레인 영역으로 전달된다.
전하 전송 트랜지스터(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 트랜지스터(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 트랜지스터(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.
도 6은 도 2의 픽셀 어레이의 픽셀 영역의 배치를 설명하기 위한 평면 개념도이다.
도 6을 참조하면, 픽셀 어레이(1000)는 복수의 픽셀 영역(P1~P7, P101~P107, P201~P207, P301~P307, P401~P407, P501~P507, P601~P607)을 포함할 수 있다.
복수의 픽셀 영역(P1~P7, P101~P107, P201~P207, P301~P307, P401~P407, P501~P507, P601~P607)은 복수의 행과 복수의 열로 정의될 수 있다. 도 6에서는 7행과 7열의 49개의 픽셀 영역만을 도시하였으나, 이는 편의상 일부의 픽셀 영역만을 도시한 것에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 즉, 픽셀 영역의 개수는 얼마든지 다르게 적용될 수 있다.
복수의 픽셀 영역(P1~P7, P101~P107, P201~P207, P301~P307, P401~P407, P501~P507, P601~P607)은 각각의 행마다 행 신호 라인(R1~R7)이 연결될 수 있다. 각각의 행 신호 라인(R1~R7)은 도 4의 SEL(i)일 수 있다. 즉, 하나의 행 신호 라인(R1~R7)을 통해서 그 행 전체의 픽셀 영역에 신호를 인가할 수 있다.
복수의 픽셀 영역(P1~P7, P101~P107, P201~P207, P301~P307, P401~P407, P501~P507, P601~P607)은 각각의 열마다 열 신호 라인(C1~C7)이 연결될 수 있다. 각각의 열 신호 라인(C1~C7)은 도 5의 Vout일 수 있다. 즉, 하나의 열 신호 라인(C1~C7)을 통해서 그 열 전체의 픽셀 영역의 신호가 출력될 수 있다.
픽셀 어레이(1000)의 상부에는, 가장 자리부에 테트라(tetra), 노나(nona), 혹은 헥사-데카(Hexa-deca) 등과 같은 큰 패턴을 사용하는 칼러 필터 어레이가 배치될 수 있다. 몇몇 실시예에 따른 칼러 필터 어레이에 대해선 도 7을 통해 자세히 설명한다.
도 7은 도 2의 칼러 필터 어레이(color filter array)를 설명하기 위한 예시적인 평면 개념도이다.
도 6 및 도 7을 참조하면, 칼러 필터 어레이는 중심부를 이루는 제1 패턴 영역(I)와 제1 패턴 영역(I)을 제외한 나머지에 해당하는 가장 자리부를 이루는 제2 패턴 영역(II)을 포함할 수 있다.
도 7에는 11행과 11열의 121개의 픽셀 어레이 상의 칼러 필터 어레이만을 도시하였으나, 이는 편의상 일부의 칼러 필터 어레이만을 도시한 것에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 칼러 필터 어레이(1010) 내의 필터 개수는 얼마든지 다르게 적용될 수 있다.
칼러 필터 어레이(1010)의 각 필터는 각각의 행 신호 라인(R1~R11) 및 열 신호 라인(C1~C11)과 연결된 도 6의 픽셀 어레이(1000) 상에 배치될 수 있다. 몇몇 실시예에 따른 칼러 필터 어레이(1010)의 중심부(I)는 베이어 패턴으로 구성될 수 있으며, 가장 자리부(II)는 테트라 패턴으로 구성될 수 있다. 이에 제한되지 않고, 중심부(I)가 테트라 패턴으로 구성되고, 가장 자리부(II)가 베이어 패턴으로 구성될 수 있다. 또는, 테트라 패턴 대신 노나 패턴이 사용될 수도 있다. 각 패턴 영역의 구성 패턴은 이에 제한되지 않는다.
제1 패턴 영역(I)의 칼러 필터 어레이는 N*N(N은 2 이상의 자연수)를 가질 수 있고, 제2 패턴 영역(II)의 칼러 필터 어레이는 M*M(M은 2 이상의 자연수)를 가질 수 있다. 이때, 제1 패턴 영역(I)과 제2 패턴 영역(II) 각각의 R 칼러 필터의 개수는 동일할 수도 있다. 또는, 제1 패턴 영역(I)과 제2 패턴 영역(II) 각각의 B 칼러 필터의 개수는 동일할 수도 있다. 마지막으로, 제1 패턴 영역(I)과 제2 패턴 영역(II) 각각의 G 칼러 필터의 개수는 동일할 수도 있다.
혹은, 제1 패턴 영역(I)의 B 칼러 필터의 개수는 제2 패턴 영역(II)의 R 칼러 필터의 개수와 같을 수도 있으며, 제1 패턴 영역(II)의 R 칼러 필터의 개수가 제2 패턴 영역(II)의 B 칼러 필터의 개수와 같을 수도 있으나 이에 제한되지 않는다.
도 8은 도 7의 I 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 8을 참조하면, 중심부 혹은 제1 패턴 영역(I)은 베이어 패턴으로 구성되는 것으로 도시되었으나, 이에 제한되지 않는다. 즉, 테트라 패턴 혹은 노나 패턴 등이 될 수 있다.
도 8의 베이어 패턴은 4행과 4열의 16개의 필터만 가진 것으로 도시하였으나, 이는 편의상 일부 필터 영역만 도시한 것에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 즉, 베이어 패턴의 필터 개수는 얼마든지 다르게 적용될 수 있다.
베이어 패턴은 Red, Green, 및 Blue 세가지 색상으로 이루어진 필터를 포함할 수 있다. 즉, R 필터(R)는 빨간색만을, G 필터(Gr, Gb)는 초록색만을, 그리고 B 필터(B)는 파란색만을 투과시키는 광학 필터일 수 있다. 베이어 패턴은 도 8과 같이 각각의 R, G, B 필터들(R, Gb, Gr, B)이 일정한 패턴을 가지고 배치될 수 있다. 인간의 시각 특성에 따라 G 필터는 도 8과 같이, R 필터(R) 옆에 위치한 Gr 필터(Gr)와 B 필터(B) 옆에 위치한 GB 필터(B)가 배치될 수 있다.
즉, 각각의 칼러 필터(예를 들어, R, Gr, Gb, 또는 B 각각)가 1 x 1 행렬로 구성된 영역을 형성하여 베이어 패턴을 형성할 수 있다. 몇몇 실시예에 따른 도 7의 칼러 필터 어레이(1010)의 가장 자리부 혹은 제2 패턴 영역(II)은 도 9와 같은 테트라 패턴으로 구성될 수 있다.
도 9는 도 8의 A-A' 단면도이다.
도 9를 참조하면, 몇몇 실시예에 따른 이미지 센서는 기판(160R, 160Gr), 광전 트랜지스터(11R, 11Gr), 반사 방지막(150), 측면 반사 방지막(140), 칼러 필터(R, Gr), 상부 평탄화막(120), 하부 평탄화막(130), 마이크로 렌즈(110-1, 110-2))를 포함한다.
기판(160R, 160Gr)은 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 기판(160R, 160Gr)은 반도체 기판 이외에도 유기(organic) 플라스틱 기판과 같은 기판도 사용할 수 있다.
광전 트랜지스터(11R, 11Gr)은 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합일 수 있다.
반사 방지막(150)과 측면 반사 방지막(140)은 외부에서 마이크로 렌즈(110-1, 110-2)로 입사하는 빛이 R 영역과 Gr 영역으로 서로 침투하지 않도록 막아줄 수 있다. 반사 방지막(150)과 측면 반사 방지막(140)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 수지 및 이들의 조합물, 이들의 적층물과 같은 절연막으로 이루어질 수 있다.
상부 평탄화막(120)과 하부 평탄화막(130)은 칼러 필터(R, Gr)을 사이에 두고 평탄하게 형성될 수 있다. 상부 평탄화막(120)과 하부 평탄화막(130)은 실리콘 산화막 계열의 물질, 실리콘 질화막 계열의 물질, 수지 또는 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 10은 도 7의 II 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 10을 참조하면, 도 7의 가장 자리부 혹은 제2 패턴 영역(II)은 테트라 패턴으로 구성될 수 있다. 도 9의 테트라 패턴은 4행과 4열의 16개의 필터만 가진 것으로 도시하였으나, 이는 편의상 일부 필터 영역만 도시한 것에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 즉, 테트라 패턴의 필터 개수는 얼마든지 다르게 적용될 수 있다.
테트라 패턴은 Red, Green, 및 Blue 세가지 색상으로 이루어진 필터를 포함할 수 있다. 즉, R 필터(R)는 빨간색만을, G 필터(Gr, Gb)는 초록색만을, 그리고 B 필터(B)는 파란색만을 투과시키는 광학 필터일 수 있다.
테트라 패턴은 도 9와 같이 각각의 R, G, B 필터들(R, Gb, Gr, B)이 일정한 패턴을 가지고 배치될 수 있다. 인간의 시각 특성에 따라 G 필터는 도 9와 같이, R 필터(R) 옆에 위치한 Gr 필터(Gr)와 B 필터(B) 옆에 위치한 GB 필터(B)가 배치될 수 있다.
즉, 각각의 칼러 필터(예를 들어, R, Gr, Gb, 또는 B 각각)가 2 x 2 행렬로 구성된 영역을 형성하여 테트라 패턴을 형성할 수 있다. 즉, 테트라 패턴은 동일 칼러 필터(예를 들어, R, Gr, Gb, 또는 B) 각각이 서로 인접하여 공간 유사도가 높아질 수 있다. 이를 통해, 후술하는 비닝 유닛을 통한 비닝 수행에 따른 노이즈를 효과적으로 저감시킬 수 있다.
제1 패턴 영역(I)의 칼러 필터 어레이는 N*N(N은 2 이상의 자연수)를 가질 수 있고, 제2 패턴 영역(II)의 칼러 필터 어레이는 M*M(M은 2 이상의 자연수)를 가질 수 있고, 제3 패턴 영역(III)의 칼러 필터 어레이는 T*T(T는 2이상의 자연수)를 가질 수 있다. 이때, 제1 패턴 영역(I)과 제2 패턴 영역(II), 및 제3 패턴 영역(III) 각각의 R 칼러 필터의 개수는 동일할 수도 있다. 또는, 제1 패턴 영역(I)과 제2 패턴 영역(II), 및 제3 패턴 영역(III) 각각의 B 칼러 필터의 개수는 동일할 수도 있다. 마지막으로, 제1 패턴 영역(I)과 제2 패턴 영역(II), 및 제3 패턴 영역(III) 각각의 G 칼러 필터의 개수는 동일할 수도 있다.
혹은, 제1 패턴 영역(I)의 B 칼러 필터의 개수는 제2 패턴 영역(II)의 R 칼러 필터의 개수와 같을 수도 있으며, 제1 패턴 영역(II)의 R 칼러 필터의 개수가 제2 패턴 영역(II)의 B 칼러 필터의 개수와 같을 수도 있으나 이에 제한되지 않는다.
도 11은 도 10의 B-B' 단면도이다. 도 10의 설명과 중복되므로 설명을 생략한다.
도 12는 테트라(Tetra) 픽셀 어레이를 설명하기 위한 예시적인 회로도이다.
도 12를 참조하면, 칼러 필터 어레이를 베이어 패턴으로 형성하고, 필터 어레이(1000) 구조를 변화시켜 테트라 패턴의 이미지 센서를 구현할 수 있다.
즉, 제1 광전 트랜지스터(11-1) 내지 제4 광전 트랜지스터(11-4)의 드레인을 서로 연결하여 플로팅 확산 영역(13)과 연결시켜 테트라 패턴으로 구현할 수 있다.
도 13은 베이어 픽셀 어레이를 테트라 패턴으로 사용하는 예시적인 회로도이다.
도 13을 참조하면, 칼러 필터 어레이와 필터 어레이를 모두 베이어 패턴으로 형성시킨 후, 상관 이중 샘플러(2500) 전에 MUX(170)를 배치시켜, 각 픽셀의 Vout 단을 연결하여 테트라 패턴으로 형성할 수 있다.
상관 이중 샘플러(2500)는 베이어 패턴을 포함하는 픽셀 어레이(1000)로부터의 출력을 수신받아 테트라 패턴을 포함하는 픽셀 어레이(1000)와 같은 출력을 생성할 수 있다.
도 14는 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면 개념도이다. 참고적으로 도 7의 제2 패턴 영역(II)을 둘러싸는 제3 패턴 영역(III)을 더 포함할 수 있다. 도 14의 제1 패턴 영역(I) 및 제2 패턴 영역(II)은 도 7과 같이 각각 베이어 패턴 및 테트라 패턴으로 구성된 것으로 가정하고 제3 패턴 영역(III)에 대해서만 설명한다. 도 14의 칼러 필터 어레이(1020)의 각 패턴 영역의 패턴은 이에 제한되지 않고 다양한 조합을 포함할 수 있다.
도 14를 참조하면, 칼러 필터 어레이는 중심부를 이루는 제1 패턴 영역(I)과 제1 패턴 영역(II)을 둘러싸는 제2 패턴 영역(II)과, 제1 패턴 영역(I) 및 제2 패턴 영역(III)을 제외한 나머지에 해당하는 가장 자리부를 이루는 제3 패턴 영역(III)을 포함할 수 있다.
도 14에는 16행과 16열의 256개의 픽셀 어레이 상의 칼러 필터 어레이만을 도시하였으나, 이는 편의상 일부의 칼러 필터 어레이만을 도시한 것에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 칼러 필터 어레이(1020) 내의 필터 개수는 얼마든지 다르게 적용될 수 있다.
칼러 필터 어레이(1020)의 각 필터는 각각의 행 신호 라인(R1~R16) 및 열 신호 라인(C1~C16)과 연결된 도 6의 픽셀 어레이(1000) 상에 배치될 수 있다. 몇몇 실시예에 따른 칼러 필터 어레이(1010)의 제1 패턴 영역(I)는 도 8과 같은 베이어 패턴으로 구성될 수 있다. 또한, 몇몇 실시예에 따른 칼러 필터 어레이(1010)의 제2 패턴 영역(II)은 도 10과 같은 테트라 패턴으로 구성될 수 있다. 몇몇 실시예에 따른 도 14의 칼러 필터 어레이(1010)의 제3 패턴 영역(III)은 도 15와 같은 노나 패턴으로 구성될 수 있다.
도 15는은 도 14의 III 영역에 대한 패턴 영역을 설명하기 위한 예시적인 평면도이다.
도 15의 노나 패턴은 6행과 6열의 36개의 필터만 가진 것으로 도시하였으나, 이는 편의상 일부 필터 영역만 도시한 것에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 즉, 노나 패턴의 필터 개수는 얼마든지 다르게 적용될 수 있다.
노나 패턴은 Red, Green, 및 Blue 세가지 색상으로 이루어진 필터를 포함할 수 있다. 즉, R 필터(R)는 빨간색만을, G 필터(Gr, Gb)는 초록색만을, 그리고 B 필터(B)는 파란색만을 투과시키는 광학 필터일 수 있다. 노나 패턴은 도 11과 같이 각각의 R, G, B 필터들(R, Gb, Gr, B)이 일정한 패턴을 가지고 배치될 수 있다. 인간의 시각 특성에 따라 G 필터는 도 11과 같이, R 필터(R) 옆에 위치한 Gr 필터(Gr)와 B 필터(B) 옆에 위치한 GB 필터(B)가 배치될 수 있다.
즉, 각각의 칼러 필터(예를 들어, R, Gr, Gb, 또는 B 각각)가 3 x 3 행렬로 구성된 영역을 형성하여 노나 패턴을 형성할 수 있다. 즉, 노나 패턴은 동일 칼러 필터(예를 들어, R, Gr, Gb, 또는 B) 각각이 서로 인접하여 공간 유사도가 높아질 수 있다. 이를 통해, 후술하는 비닝 유닛을 통한 비닝 수행에 따른 노이즈를 효과적으로 저감시킬 수 있다. 몇몇 실시예에 따른 칼러 필터 어레이(1010)가 포함하는 패턴 영역의 개수는 이에 제한되지 않는다.
또한, 몇몇 실시예에 따른 칼러 필터 어레이(1010)의 각각의 패턴 영역에 해당하는 패턴의 종류도 이에 제한되지 않는다. 예를 들어, 도 10의 칼러 필터 어레이(1020)의 제1 패턴 영역(I)이 테트라 패턴으로 구성되고, 제2 패턴 영역(II)이 노나 패턴으로 구성되고, 제3 패턴 영역(III)이 헥사-데카 패턴으로 구성될 수도 있다.
도 16은 도 15의 C-C' 단면도이다.
도 16을 참조하면, 도 11의 설명과 중복되므로 설명을 생략한다.
도 17은 노나(Nona) 픽셀 어레이를 설명하기 위한 예시적인 회로도이다.
도 17을 참조하면, 제1 전송 트랜지스터(15-1) 내지 제9 전송 트랜지스터(15-9)의 드레인을 연결하여, 노나 픽셀 어레이를 형성할 수 있다. 이때, 칼러 필터 어레이는 베이어 패턴일 수 있다.
도 18은 베이어 픽셀 어레이를 노나 패턴으로 사용하는 예시적인 회로도이다.
도 18을 참조하면, 베이어 픽셀 어레이의 Vout을 MUX(170)에 연결하여 노나 패턴을 형성할 수 있다.
상관 이중 샘플러(2500)는 베이어 픽셀 어레이(1000)의 출력을 MUX(170)를 통해 수신하여 노나 패턴 픽셀 어레이(1000)와 같은 출력을 생성할 수 있다.
도 19는 몇몇 실시예에 따른 도 2의 칼러 필터 어레이를 설명하기 위한 예시적인 평면도이다.
도 19를 참조하면, 노나 패턴이 가운데(III), 테트라 패턴이 노나 패턴을 둘러싸고(II), 베이어 패턴이 노나 패턴을 둘러쌀 수 있다(I). 하지만, 도 19의 칼로 필터 어레이 내의 패턴 배열은 이에 제한되지 않을 수 있다. 예를 들어, 테트라 패턴이 가운데, 노나 패턴이 테트라 패턴을 둘러싸고, 베이어 패턴이 테트라 패턴을 둘러쌀 수 있다.
제1 패턴 영역(I)의 칼러 필터 어레이는 N*N(N은 2 이상의 자연수)를 가질 수 있고, 제2 패턴 영역(II)의 칼러 필터 어레이는 M*M(M은 2 이상의 자연수)를 가질 수 있고, 제3 패턴 영역(III)의 칼러 필터 어레이는 T*T(T는 2이상의 자연수)를 가질 수 있다. 이때, 제1 패턴 영역(I)과 제2 패턴 영역(II), 및 제3 패턴 영역(III) 각각의 R 칼러 필터의 개수는 동일할 수도 있다. 또는, 제1 패턴 영역(I)과 제2 패턴 영역(II), 및 제3 패턴 영역(III) 각각의 B 칼러 필터의 개수는 동일할 수도 있다. 마지막으로, 제1 패턴 영역(I)과 제2 패턴 영역(II), 및 제3 패턴 영역(III) 각각의 G 칼러 필터의 개수는 동일할 수도 있다.
혹은, 제1 패턴 영역(I)의 B 칼러 필터의 개수는 제2 패턴 영역(II)의 R 칼러 필터의 개수와 같을 수도 있으며, 제1 패턴 영역(II)의 R 칼러 필터의 개수가 제2 패턴 영역(II)의 B 칼러 필터의 개수와 같을 수도 있으나 이에 제한되지 않는다.
도 20은 몇몇 실시예에 따른 테트라 패턴에 대한 비닝 동작을 설명하기 위한 예시적인 평면도이다. 도 21은 몇몇 실시예에 따른 노나 패턴에 대한 비닝 동작을 설명하기 위한 예시적인 평면도이다.
비닝 유닛을도 3, 및 도 20을 참조하면, 이미지 시그널 프로세서(300) 내의 비닝 유닛(200)은 이미지 센서(100)로부터 수신한 이미지 정보(Img_Inf)에 대해 비닝을 수행할 수 있다.
비닝 유닛(200)는 어플리캐이션 프로세서(400)로부터 수신된 캡쳐 신호(Cap_sig) 내의 현재 프레임의 밝기 정보(예를 들어, 조도 또는 휘도 등)를 판단할 수 있다. 캡쳐 신호(Cap_sig)에는 예를 들어, 피사체를 찍기 위해 이미지 센서(100)에 빛을 노출하는 노출 시간, 아날로그 게인(Analog Gain), 또는 디지털 게인(Digital Gain)이 포함될 수 있다. 하지만, 캡쳐 신호(Cap_sig)에 포함되는 정보는 이에 제한되지 않는다. 즉, 어플리캐이션 프로세서(400)는 사진을 촬영하는데 필요한 노출 시간, 아날로그 게인, 또는 디지털 게인을 조절하여 캡쳐 신호(Cap_sig)를 출력할 수 있다.
예를 들어, 어플리캐이션 프로세서(400)는 낮과 같은 밝은 환경에서는 상대적으로 노출 시간, 아날로그 게인, 또는 디지털 게인이 낮은 캡쳐 신호(Cap_sig)를 출력할 수 있다. 또다른 예를 들어, 어플리캐이션 프로세서(400)는 밤과 같은 어두운 환경에서는 상대적으로 노출 시간, 아날로그 게인, 또는 디지털 게인이 높은 캡쳐 신호(Cap_sig)를 출력할 수 있다.
비닝 유닛(200)은 캡쳐 신호(Cap_sig)를 통해, 현재 프레임의 빛의 양(예를 들어, 조도 또는 휘도 등)이 충분한지 아닌지를 판단하여 비닝 수행 여부를 판단할 수 있다. 예를 들어, 비닝 유닛(200)는 현재 프레임의 빛의 양(예를 들어, 조도 또는 휘도 등)이 충분하다고 판단되면 비닝을 수행하지 않을 것으로 결정할 수 있다. 또다른 예를 들어, 비닝 유닛(200)은 현재 프레임의 빛의 양(예를 들어, 조도 또는 휘도 등)이 불충분하다고 판단되면 비닝을 수행할 것으로 결정할 수 있다.
이미지 신호 프로세서(300)는 비닝 유닛(200)의 비닝 수행 여부에 따라 픽셀 어레이(1000)에 대한 비닝을 수행하고, 그렇지 않은 경우엔 수행하지 않는다.
도 3 및 도 21을 참조하면, 테트라 패턴 내에 각각의 칼러 필터로 구성된 각각의 영역(A1, A2, A3, 및 A4)에서 일부 필터에 대한 픽셀 영역의 정보만을 이용하여 이미지화를 수행할 수 있다. 예를 들어, 제1 블록 영역(A1)에서는 1행 1열 및 2행 2열의 출력만이 이미지화에 이용되어 제1 블록 영역(A1)의 전체가 Red 필터(R)에 대한 픽셀로 사용될 수 있다. 마찬가지로, 제2 블록 영역(A2)에서는 1행 3열, 2행 4열의 출력만이 이미지화에 이용되어, 제2 블록 영역(A2)의 전체가 Gr 필터(Gr)에 대한 픽셀로 사용될 수 있다. 제3 블록 영역(A3) 및 제4 블록 영역(A4)도 마찬가지이다. 이러한 비닝 수행을 통해 전송 데이터의 양을 줄여 이미지 센서의 동작 속도를 비약적으로 향상시킬 수 있음은 물론, 이미지 센서의 신호 대 잡음비(SNR; Signal to Noise Ratio)을 높일 수 있다.
도 21의 제1 영역 내지 제4 영역(B1 내지 B4)도 도 20과 마찬가지로 비닝 수행에 따라 신호 대 잡음비(SNR; Signal to Noise Ratio)을 높일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 이미지 센서
200: 비닝 유닛
1000: 픽셀 어레이
Claims (10)
- 제1 패턴 영역에 배치된 제1 칼러 필터 어레이를 포함하며, 제1 이미지를 출력하는 제1 픽셀 어레이; 및
상기 제1 패턴 영역과 다른 제2 패턴 영역에 배치되고 상기 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하며, 제2 이미지를 출력하는 제2 픽셀 어레이를 포함하되,
상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이는 N*N 배열(N은 2이상의 자연수)을 가지며,
상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이의 각각의 R 칼러 필터의 개수가 동일한 이미지 장치. - 제 1항에 있어서,
상기 제2 이미지를 비닝 동작을 수행하거나 수행하지 않고 출력시키는 비닝 유닛을 더 포함하는 이미지 장치. - 제 1항에 있어서,
상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이의 각각의 B 칼러 필터의 개수가 동일한 이미지 장치. - 제 1항에 있어서,
상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이의 각각의 G 칼러 필터의 개수가 동일한 이미지 장치. - 제 1항에 있어서,
상기 제1 패턴 영역은 중앙에 위치하고, 상기 제2 패턴 영역은 상기 제1 패턴 영역을 둘러싸는 이미지 장치. - 제 1항에 있어서,
상기 제1 패턴 영역 및 상기 제2 패턴 영역과 다른 제3 패턴 영역에 배치되고,
상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이와 다른 제3 칼러 필터 어레이를 포함하며, 제3 이미지를 출력하는 제3 픽셀 어레이를 더 포함하는 이미지 장치. - 중앙에 배치되며, 제1 칼러 필터 어레이를 포함하는 제1 픽셀 어레이; 및
상기 제1 칼러 필터 어레이를 둘러싸고, 상기 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하는 제2 픽셀 어레이를 포함하되,
상기 제1 픽셀 어레이는 N*N 반복 칼러 필터 어레이를 가지고, 상기 제2 픽셀 어레이는 M*M 반복 컬러 필터 어레이를 가지며,
상기 N은 1보다 큰 자연수이고, 상기 M은 상기 N보다 큰 자연수이고,
상기 제1 칼러 필터 어레이와 상기 제2 칼러 필터 어레이는 각각 R 및 B 칼러 필터들을 포함하는 이미지 장치. - 제 7항에 있어서,
상기 M은 2*N인 이미지 장치. - 제 7항에 있어서,
상기 제2 칼러 필터 어레이를 둘러싸고, 상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이와 다른 제3 칼러 필터 어레이를 포함하는 제3 픽셀 어레이를 더 포함하는 이미지 장치. - 중앙에 위치한 제1 칼러 필터 어레이를 포함하는 제1 픽셀 어레이;
상기 제1 칼러 필터 어레이를 둘러싸고, 상기 제1 칼러 필터 어레이와 다른 제2 칼러 필터 어레이를 포함하는 제2 픽셀 어레이; 및
상기 제2 칼러 필터 어레이를 둘러싸고, 상기 제1 칼러 필터 어레이 및 상기 제2 칼러 필터 어레이와 다른 제3 칼러 필터 어레이를 포함하는 제3 픽셀 어레이를 포함하되,
상기 제1 픽셀 어레이는 N*N 반복 칼러 필터 어레이를 포함하고, 상기 제2 픽셀 어레이는 M*M 반복 칼러 필터 어레이를 포함하며, 상기 제3 픽셀 어레이는 T*T 반복 칼러 필터 어레이를 포함하며,
상기 N, M, 및 T는 1보다 큰 자연수인 이미지 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190130513A KR102625261B1 (ko) | 2019-10-21 | 2019-10-21 | 이미지 장치 |
US16/925,696 US11336871B2 (en) | 2019-10-21 | 2020-07-10 | Image device |
EP20202127.5A EP3813364B1 (en) | 2019-10-21 | 2020-10-15 | Image device |
CN202011124131.2A CN112770069A (zh) | 2019-10-21 | 2020-10-20 | 图像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190130513A KR102625261B1 (ko) | 2019-10-21 | 2019-10-21 | 이미지 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210047009A true KR20210047009A (ko) | 2021-04-29 |
KR102625261B1 KR102625261B1 (ko) | 2024-01-12 |
Family
ID=73014247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190130513A KR102625261B1 (ko) | 2019-10-21 | 2019-10-21 | 이미지 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11336871B2 (ko) |
EP (1) | EP3813364B1 (ko) |
KR (1) | KR102625261B1 (ko) |
CN (1) | CN112770069A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11350048B1 (en) * | 2021-07-25 | 2022-05-31 | Shenzhen GOODIX Technology Co., Ltd. | Luminance-adaptive processing of hexa-deca RGBW color filter arrays in CMOS image sensors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060283952A1 (en) * | 2005-06-03 | 2006-12-21 | Wang Ynjiun P | Optical reader having reduced specular reflection read failures |
US7745779B2 (en) * | 2008-02-08 | 2010-06-29 | Aptina Imaging Corporation | Color pixel arrays having common color filters for multiple adjacent pixels for use in CMOS imagers |
WO2014083489A1 (en) * | 2012-11-28 | 2014-06-05 | Corephotonics Ltd. | High-resolution thin multi-aperture imaging systems |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834925B2 (en) | 2006-06-05 | 2010-11-16 | Core Logic Inc. | Lens shading correction device and method in image sensor |
US8063350B2 (en) * | 2007-08-03 | 2011-11-22 | Cognex Corporation | Circuits and methods allowing for pixel array exposure pattern control |
US7948534B2 (en) * | 2008-10-22 | 2011-05-24 | Eastman Kodak Company | Charge-coupled device image sensor with vertical binning of same-color pixels |
US8493482B2 (en) | 2010-08-18 | 2013-07-23 | Apple Inc. | Dual image sensor image processing system and method |
JP2013066146A (ja) * | 2011-08-31 | 2013-04-11 | Sony Corp | 画像処理装置、および画像処理方法、並びにプログラム |
US9083900B2 (en) | 2013-11-05 | 2015-07-14 | Himax Imaging Limited | Lens shading correction system |
US9521385B2 (en) | 2014-03-27 | 2016-12-13 | Himax Imaging Limited | Image sensor equipped with additional group of selectively transmissive filters for illuminant estimation, and associated illuminant estimation method |
US10178329B2 (en) | 2014-05-27 | 2019-01-08 | Rambus Inc. | Oversampled high dynamic-range image sensor |
WO2017051722A1 (ja) | 2015-09-24 | 2017-03-30 | ソニー株式会社 | 固体撮像素子及び電子機器 |
CN105578072A (zh) | 2015-12-18 | 2016-05-11 | 广东欧珀移动通信有限公司 | 成像方法、成像装置及电子装置 |
CN106412407B (zh) | 2016-11-29 | 2019-06-07 | Oppo广东移动通信有限公司 | 控制方法、控制装置及电子装置 |
CN109005392B (zh) | 2017-06-07 | 2021-01-12 | 联发科技股份有限公司 | 一种去马赛克方法及其电路 |
US11297219B2 (en) * | 2019-06-11 | 2022-04-05 | Samsung Electronics Co., Ltd. | Image sensor |
-
2019
- 2019-10-21 KR KR1020190130513A patent/KR102625261B1/ko active IP Right Grant
-
2020
- 2020-07-10 US US16/925,696 patent/US11336871B2/en active Active
- 2020-10-15 EP EP20202127.5A patent/EP3813364B1/en active Active
- 2020-10-20 CN CN202011124131.2A patent/CN112770069A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060283952A1 (en) * | 2005-06-03 | 2006-12-21 | Wang Ynjiun P | Optical reader having reduced specular reflection read failures |
US7745779B2 (en) * | 2008-02-08 | 2010-06-29 | Aptina Imaging Corporation | Color pixel arrays having common color filters for multiple adjacent pixels for use in CMOS imagers |
WO2014083489A1 (en) * | 2012-11-28 | 2014-06-05 | Corephotonics Ltd. | High-resolution thin multi-aperture imaging systems |
Also Published As
Publication number | Publication date |
---|---|
EP3813364A1 (en) | 2021-04-28 |
US20210120214A1 (en) | 2021-04-22 |
EP3813364B1 (en) | 2024-02-21 |
CN112770069A (zh) | 2021-05-07 |
KR102625261B1 (ko) | 2024-01-12 |
US11336871B2 (en) | 2022-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240006427A1 (en) | Imaging device and imaging system | |
JP4881987B2 (ja) | 固体撮像装置および撮像装置 | |
KR100660866B1 (ko) | 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법 | |
US7456886B2 (en) | Image pickup apparatus | |
KR101685201B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
US9117728B2 (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
US20100309340A1 (en) | Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array | |
KR102211899B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
US20230156369A1 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
US11671705B2 (en) | Image sensor including plurality of auto focusing pixel groups | |
JP6491519B2 (ja) | 撮像素子及び撮像装置 | |
JP5146499B2 (ja) | 固体撮像素子 | |
JP2002270809A (ja) | 固体撮像装置及びその制御方法 | |
US20120267695A1 (en) | Solid state imaging device | |
KR102625261B1 (ko) | 이미지 장치 | |
US20120018787A1 (en) | Solid-state image pickup device | |
US9294692B2 (en) | Image pickup apparatus having photoelectric coversion units, method of driving image pickup apparatus, and method of driving image pickup system | |
US11877077B2 (en) | Image sensor with black level correction | |
JP4848349B2 (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
JP7404447B1 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
US20220415939A1 (en) | Solid-state imaging apparatus, method for manufacturing the same, and electronic device | |
JP2021100289A (ja) | 撮像素子および撮像装置 | |
KR20160097937A (ko) | 이미지 센싱 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |