JP2001345306A - 被成膜面の改質方法及び半導体装置の製造方法 - Google Patents

被成膜面の改質方法及び半導体装置の製造方法

Info

Publication number
JP2001345306A
JP2001345306A JP2001001759A JP2001001759A JP2001345306A JP 2001345306 A JP2001345306 A JP 2001345306A JP 2001001759 A JP2001001759 A JP 2001001759A JP 2001001759 A JP2001001759 A JP 2001001759A JP 2001345306 A JP2001345306 A JP 2001345306A
Authority
JP
Japan
Prior art keywords
film
forming
aqueous solution
hydrogen peroxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001001759A
Other languages
English (en)
Other versions
JP3549193B2 (ja
Inventor
Kazuo Maeda
和夫 前田
Setsu Suzuki
摂 鈴木
Takayoshi Azumi
孝芳 安住
Kiyotaka Sasaki
清隆 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2001001759A priority Critical patent/JP3549193B2/ja
Priority to US09/808,016 priority patent/US6900144B2/en
Priority to TW090106224A priority patent/TW486760B/zh
Priority to EP01106454A priority patent/EP1139399A3/en
Priority to KR10-2001-0016176A priority patent/KR100432538B1/ko
Publication of JP2001345306A publication Critical patent/JP2001345306A/ja
Application granted granted Critical
Publication of JP3549193B2 publication Critical patent/JP3549193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 プラズマ照射或いは高温加熱、真空中の処理
等の付加的なエネルギを用いることなく、極めて簡単な
手法により被成膜面への成膜に対する下地依存性をほぼ
完全に消去することができる被成膜面の改質方法及びこ
の改質方法を用いた半導体装置の製造方法を提供する。 【解決手段】 被成膜基板１０２の被成膜面１２ａに絶
縁膜１５を成膜する前の被成膜面１２ａに、アンモニ
ア、ヒドラジン、アミン、アミノ化合物或いはこれらの
誘導体を含むガス、又は水溶液を接触させる工程と、次
いで、過酸化水素、オゾン、酸素、硝酸、硫酸或いはこ
れらの誘導体を含むガス又は水溶液を被成膜面１２ａに
接触させる工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被成膜面の改質方
法及び半導体装置の製造方法に関し、より詳しくは、特
に酸素（O2）中にオゾン（O3）を含むオゾン含有ガスと
テトラエチルオルソシリケート（TetraEthylOrthoSilic
ate ：ＴＥＯＳ）とを含んだ反応ガス（以下、O3／ＴＥ
ＯＳ反応ガスと記す。）を用いた熱的化学気相成長法
（熱ＣＶＤ法）により成膜する前に被成膜面への成膜に
おける下地依存性（以下、表面依存性と称することもあ
る。）を改善する被成膜面の改質方法及びこの改質方法
を用いた半導体装置の製造方法に関する。下地依存性と
は、被成膜面に成長させるＣＶＤ膜の成膜が被成膜面の
化学的な性質によって成長レート等に関して影響を受け
ることをいう。
【０００２】
【従来の技術】近年、半導体装置の超高密度化及び多層
配線化に伴い、表面の平坦性、凹部埋め込み性及び段差
被覆性（ステップカバレージ性）に優れ、かつ水分や不
純物の透過を抑制する絶縁膜の成膜技術の開発が要望さ
れている。これらの要求を満たす絶縁膜の成膜技術とし
て、O3／ＴＥＯＳ反応ガスを用いたＣＶＤ法により成膜
する方法がある。この場合、O3濃度が高いほど優れた膜
質が得られる。
【０００３】一方、その成膜状態は被成膜面の状態に強
く依存し、このような下地依存性の影響はO3濃度が低い
（Low O3）条件下ではみられないが、O3濃度が高い（Hi
gh O 3 ）成膜条件下で顕著に現れる。なお、以下、O3濃
度が高いO3／ＴＥＯＳ反応ガスをHighO3/TEOS 反応ガス
と称し、この反応ガスを用いたＣＶＤ法により成膜され
た二酸化シリコン膜をHigh O3/TEOS SiO2 膜と称する。
O3濃度が低いO2／ＴＥＯＳ反応ガスをLow O3/TEOS 反応
ガスと称し、この反応ガスを用いたＣＶＤ法により成膜
された二酸化シリコン膜をLow O3/TEOS SiO2膜と称す
る。さらに、すべてのO3濃度を含むO3／ＴＥＯＳ反応ガ
スを用いたＣＶＤ法により成膜された二酸化シリコン膜
を単にO3/TEOS SiO2膜と称する。
【０００４】図１６は下地依存性の影響により異常成長
した状態を示す断面図である。従来、このような下地依
存性を消去するため、図１７（ａ）乃至（ｄ）に示すよ
うな方法が採られている。同図中、図１６と同じものに
は同じ符号を付している。即ち、（ｉ）被成膜面にプラ
ズマ照射する方法（図１７（ａ））、（ii）被成膜面を
プラズマＣＶＤSiO2膜で覆う方法（図１７（ｂ））、
（iii ）High O3/TEOS CVD SiO2 膜の成膜前に下地層と
してLow O3/TEOS CVDSiO2膜を形成する方法（図１７
（ｃ））、（iv）薄い膜厚のLow O3/TEOS CVD SiO2膜を
形成し、その表面をプラズマ照射した後、High O3/TEOS
CVD SiO2 膜を形成する方法（図１７（ｄ））などがあ
る。なお、上記（iii ）と（iv）は、Low O3/TEOS CVD
SiO ２膜とHighO3/TEOS CVD SiO2 膜の二重層を用いる
こととなる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来例
の被成膜面の改質方法では、それぞれ以下のような問題
がある。即ち、 （ｉ）プラズマ照射による改質方法では、下地依存性の
抑制効果が現れる条件にばらつきがあった。このため、
プラズマによる改質条件はすべての被成膜基板表面につ
いて共通化及び標準化できるというわけではなく、その
都度最適化が必要であった。しかもプラズマ照射のため
に、プラズマＣＶＤ装置が別途必要である。
【０００６】（ii）被成膜面をプラズマＣＶＤSiO2膜被
覆によって改質する方法では、プラズマＣＶＤによる成
膜条件によってはHigh O3/TEOS CVD SiO2 膜との適合性
が優れた膜が得られ、従って、その膜を下地膜として被
成膜基板表面を覆えば優れた膜質のHigh O3/TEOS CVD S
iO2 膜が得られる。しかし、プラズマＣＶＤSiO2 膜
は、本質的に段差被覆性が悪く、微細パターン化には適
していない。また、プラズマＣＶＤ装置が別途必要であ
る。
【０００７】（iii ）Low O3/TEOS CVD SiO2 膜被覆に
よる改質方法では、Low O3/TEOS CVDSiO2 膜はHigh O3/
TEOS CVD SiO2 膜と極めて相性がよく、表面依存性を消
去できる。しかし、Low O3/TEOS CVD SiO2膜は等方的な
成膜特性を有する上に、この場合の下地膜としては少な
くとも１００ｎｍの膜厚が必要である。従って、微細パ
ターンには不向きである。
【０００８】一方、Low O3/TEOS CVD SiO2膜の代わり
に、低圧下でのO3/TEOS CVD SiO2膜を下地として用い、
表面依存性を消去する方法も試みられている。しかし、
これは本質的にはLow O3/TEOS CVD SiO2膜と同等であ
り、同様な理由で微細パターンには向いていない。 （iv）Low O3/TEOS CVD SiO2膜被覆とその後のプラズマ
照射による改質方法では、工程が複雑になる。
【０００９】このように、従来の被成膜面の改質方法で
は、総じて狭く且つ深い凹部を埋め込むことにあまり適
していない。従って、高密度化が要求される今日、ＣＶ
Ｄ法による成膜を用いて膜質の優れた層間絶縁膜やカバ
ー絶縁膜を得るとともに、特に狭くて深い凹部を埋め込
む方法が望まれている。本発明は、上記の従来例の問題
点に鑑みて創作されたものであり、プラズマ照射或いは
高温加熱、真空中の処理等の付加的なエネルギを用いる
ことなく、極めて簡単な手法により被成膜面への成膜に
対する下地依存性をほぼ完全に消去することができる被
成膜面の改質方法及びこの改質方法を用いた半導体装置
の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、被成膜面の改質方法に係
り、被成膜基板の被成膜面に絶縁膜を成膜する前の前記
被成膜面に、アンモニア、ヒドラジン、アミン、アミノ
化合物或いはこれらの誘導体を含むガス、又は水溶液を
接触させる工程と、次いで、過酸化水素、オゾン、酸
素、硝酸、硫酸或いはこれらの誘導体を含むガス又は水
溶液を前記被成膜面に接触させる工程とを有することを
特徴とし、請求項２記載の発明は、請求項１記載の被成
膜面の改質方法に係り、前記被成膜面には、熱酸化によ
り形成された、若しくは熱的化学気相成長により形成さ
れた、或いはプラズマ励起化学気相成長により形成され
たシリコン酸化膜、又は熱的化学気相成長により形成さ
れた、或いはプラズマ励起化学気相成長により形成され
たシリコン窒化膜のうち何れか一が露出していることを
特徴とし、請求項３記載の発明は、請求項２記載の被成
膜面の改質方法に係り、前記被成膜面には、前記シリコ
ン酸化膜又は前記シリコン窒化膜のうち何れか一のほか
に、半導体層又は金属層のうち何れか一が露出している
ことを特徴とし、請求項４記載発明は、請求項１乃至３
の何れか一に記載の被成膜面の改質方法に係り、前記ア
ミンは、化学式ＮＲn Ｈ3-n （ｎ＝１、２、３、Ｒ：ア
ルキル基）を有する化合物であることを特徴とし、請求
項５記載の発明は、請求項１乃至３の何れか一に記載の
被成膜面の改質方法に係り、前記アミノ化合物は、化学
式ＲＮＨ2 （Ｒ：有機基）を有する化合物であることを
特徴としている。
【００１１】請求項６記載の発明は、半導体装置の製造
方法に係り、被成膜基板の被成膜面に絶縁膜を成膜する
前の前記被成膜面に、アンモニア、ヒドラジン、アミ
ン、アミノ化合物或いはこれらの誘導体を含むガス、又
は水溶液を接触させる工程と、次いで、過酸化水素、オ
ゾン、酸素、硝酸、硫酸或いはこれらの誘導体を含むガ
ス又は水溶液を前記被成膜面に接触させる工程と、前記
改質された被成膜面に絶縁膜を形成する工程とを有する
ことを特徴とし、請求項７記載の発明は、半導体装置の
製造方法に係り、シリコン窒化膜の被成膜面を過酸化水
素水に曝す工程と、前記過酸化水素に曝した後、前記被
成膜面上に絶縁膜を形成する工程とを含み、請求項８記
載の発明は、半導体装置の製造方法に係り、ＮＯ2 -及び
ＮＯ3 -のいずれかを含む水溶液にシリコン酸化膜の被成
膜面を曝す工程と、前記水溶液に曝した後、前記被成膜
面に絶縁膜を形成する工程とを含み、請求項９記載の発
明は、請求項８に記載の半導体装置の製造方法に係り、
前記水溶液として、アンモニア（ＮＨ3）と過酸化水素
（Ｈ2 Ｏ2）と純水（Ｈ2Ｏ）とを含む混合溶液を用いる
ことを特徴とし、請求項１０記載の発明は、請求項８に
記載の半導体装置の製造方法に係り、前記水溶液とし
て、硝酸（ＨＮＯ3）を添加したものを用いることを特
徴とし、請求項１１記載の発明は、半導体装置の製造方
法に係り、アンモニア（ＮＨ3）と過酸化水素（Ｈ
2 Ｏ2）と純水（Ｈ2Ｏ）とを含む混合溶液を準備する工
程と、前記混合溶液中のＮＯ2 -及びＮＯ3 -の濃度が所望
の濃度となるように、該混合溶液を所定温度で所定時間
保温する工程と、前記保温後、シリコン酸化膜の被成膜
面を前記混合溶液に曝す工程と、前記混合溶液に曝した
後、前記被成膜面に絶縁膜を形成する工程とを含み、請
求項１２記載の発明は、請求項６乃至請求項１１のいず
れかに記載の半導体装置の製造方法に係り、前記絶縁膜
は、オゾン含有ガスとテトラエチルオルソシリケートと
を含む反応ガスを用いた熱的化学気相成長により成膜さ
れたシリコン含有絶縁膜であることを特徴としている。
【００１２】以下に、上記本発明の構成により奏される
作用・効果を説明する。本発明の被成膜面の改質方法に
おいては、被成膜面にアンモニア、ヒドラジン、アミ
ン、アミノ化合物或いはこれらの誘導体を含むガス、又
は水溶液を接触させ、続いて、被成膜面に過酸化水素、
オゾン、酸素、硝酸、硫酸或いはこれらの誘導体を含む
ガス又は水溶液を接触させている。
【００１３】即ち、アンモニア、ヒドラジン、アミン、
アミノ化合物或いはこれらの誘導体を含むガスや水溶液
は被成膜面に露出しているシリコン酸化膜やシリコン窒
化膜に対してエッチング作用を有している。このように
してエッチングされたシリコン酸化膜やシリコン窒化膜
の表面は化学的に活性な状態となり、続いて、この活性
な被成膜面に過酸化水素、オゾン、酸素、硝酸、硫酸或
いはこれらの誘導体を含むガス又は水溶液を接触させる
ことにより、被成膜面は容易に酸化され、被成膜面に薄
い酸化膜を形成することができる。
【００１４】本願発明者の調査によれば、上記のよう
に、被成膜面としてのシリコン窒化膜等の表面をエッチ
ング後に酸化処理により新たに極めて薄い酸化膜が形成
されると、その被成膜面上にHigh O3/TEOS CVD SiO2 膜
を形成した場合、被成膜面と極めて相性がよく、下地依
存性を示さないことが確認された。しかしながら、シリ
コン窒化膜は非常に安定な化合物であって、室温付近で
は容易に酸化されず、酸素を用いた熱酸化法では、１０
００℃付近の高温下での熱処理を要する。このような高
温処理は、被成膜基板を構成する半導体装置の構造を破
壊してしまうため用いることはできない。
【００１５】この発明によれば、被成膜面に対してエッ
チングしてまず化学的に活性化した後に、続いて被成膜
面を酸化している。このため、室温付近という低温で被
成膜面の酸化が可能であり、これにより容易に下地依存
性を消去することができる。特に、アンモニア、或いは
ヒドラジン化合物を含む水溶液は表面張力が小さく、ま
たガスを用いる場合には特に狭く且つ深い凹部内にも改
質材が行き渡って、そのような微細な凹部内の下地依存
性を消去することが可能である。
【００１６】従って、上記のようにして下地依存性を消
去した被成膜面に熱ＣＶＤ法等により成膜した場合、表
面荒れやボイド等のない膜質の優れた層間絶縁膜やカバ
ー絶縁膜を成膜速度の低下をきたすことなく形成するこ
とができるとともに、狭く且つ深い凹部を完全に埋め込
むことができる。なお、調査の結果、更に次のことが明
らかとなった。 被成膜面がシリコン窒化膜の表面である場合には、該
表面を過酸化水素水に曝すだけでも、絶縁膜の下地依存
性が消去される。 被成膜面がシリコン酸化膜である場合、該表面をＮＯ
2 -及びＮＯ3 -のいずれかを含む水溶液に曝すだけで、絶
縁膜の下地依存性が消去される。特に、の場合、上記
ＮＯ2 -及びＮＯ3 -は、アンモニア（ＮＨ3）と過酸化水
素（Ｈ2 Ｏ2）と純水（Ｈ2Ｏ）とを含む混合溶液内で自
然に生成することができる。この場合、下地依存性を消
去するのに有効なＮＯ2 -及びＮＯ3 -濃度は、アンモニア
（ＮＨ3）、過酸化水素（Ｈ2 Ｏ2）、及び純水（Ｈ
2Ｏ）を混合して上記混合溶液を準備した後、該混合溶
液を所定温度で所定時間保温することにより調整するこ
とができる。或いは、これに代えて、硝酸（ＨＮＯ3）
が添加された水溶液を用いても、上記ＮＯ2 -及びＮＯ3 -
を生成することができる。この場合、添加する硝酸（Ｈ
ＮＯ 3）の濃度を調整することにより、下地依存性を消
去するのに有効なＮＯ2 -及びＮＯ3 -の濃度を所望に調節
することができる。
【００１７】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （この発明に至った経過及びこの発明の原理）本発明に
至った経過、及びこの発明の原理について説明する。被
成膜面としてシリコン酸化膜（SiO2膜等）やシリコン窒
化膜（化学式Si3N4膜等で表されるが、以下ＳｉＮ膜と
略称することもある。）等の表面に成膜した場合、成膜
状態は被成膜基板の被成膜面の状態に強く依存し、その
成膜は異常成長を示す。例えば、シリコン酸化膜やシリ
コン窒化膜等の露出した被成膜面に種々の製法で成膜さ
れるもののうち、熱酸化膜、O3/TEOS 反応ガスとの適合
性が得られていないプラズマＣＶＤ膜、又は減圧熱ＣＶ
Ｄ法により成膜された下地絶縁膜の表面に成膜する場合
に、下地絶縁膜表面の化学的な性質による影響を強く受
けて、形成膜のポーラス化や表面荒れが生じたり、成膜
速度の低下が生じたりする。
【００１８】これらのシリコン酸化膜やシリコン窒化膜
の表面は、空気中即ち湿度の存在するクリーンルーム内
においては、放置によりＨ2 Ｏの吸着或いはＯＨ基によ
る水和状態が存在し、その表面は化学的に不活性な状態
となり、また親水性を示す。これが、High O3/TEOS NSG
膜（ＮＳＧ膜とはリンやボロン等の不純物を含まないシ
リコン酸化膜のことをいう。）の形成において、油性を
示すO3/TEOS 反応ガスの中間的な反応生成物のスムーズ
かつ均一な表面への吸着及びそれによる均一な成膜や埋
め込み性、或いは均一な流動性を阻害する要因となって
いる。
【００１９】従って、成膜時に被成膜面に中間生成物の
吸着サイトを増加させ、均一な吸着を促進すれば、異常
な成膜現象を抑制することができると考えられる。従来
の被成膜面の改質処理のうち、プラズマ照射において
は、表面の水分等がプラズマ照射と熱により除去される
とともに、被成膜面を形成する絶縁膜中に欠陥が導入さ
れ、かつ被成膜面に微小な表面凹凸が形成される。この
絶縁膜中の欠陥及び微小な表面凹凸がO3/TEOS 反応ガス
の中間的生成物の表面吸着サイトとして働くと考えられ
る。
【００２０】下地層としてLow O3/TEOS CVD SiO2膜を用
いる改質方法の場合も、Low O3/TEOS CVD SiO2膜はHigh
O3/TEOS CVD SiO2 膜と比較して膜質が劣り、膜中に多
くの欠陥を含み、これらの欠陥が中間生成物の吸着サイ
トとなり、中間生成物の均一な吸着を促進していると考
えられる。被成膜面を形成する熱酸化膜、或いは熱ＣＶ
Ｄ法によるシリコン酸化膜或いはシリコン窒化膜は、極
めて膜質に優れ熱的に安定であり、膜中に多くの欠陥を
含まない。これらの表面に化学的にシリコン酸化膜を形
成しようとしても、シリコン酸化膜、シリコン窒化膜は
化学的に安定であって、その直接酸化には１０００℃程
度の高温を要する。
【００２１】ところで、無機及び有機のアルカリ水溶液
がこれらのシリコン酸化膜、シリコン窒化膜の表面を溶
解してエッチング作用をすることは良く知られている。
これらのエッチング材によりエッチングされた被成膜面
は、化学的に活性であり、かつ微小な凹凸或いはエッチ
ング孔を生じている。これらの多量のエッチング孔が形
成されている状態をポーラスな状態と呼ぶ。このような
表面はエッチング孔により表面積が増大し、また化学的
に活性であるので、酸化剤によって容易に酸化され、表
面に極めて薄い酸化層を形成し得ると考えられる。
【００２２】このように化学的に形成されたシリコン酸
化膜は、膜中に多くの欠陥を含み、かつその表面はポー
ラスとなると考えられる。これらの膜中の欠陥及び微小
な表面の凹凸がO3/TEOS 反応ガスの中間的生成物の表面
吸着サイトとして働き、中間生成物の均一な表面吸着を
促進して、High O3/TEOS CVD SiO2 膜の成膜を促進し、
下地依存性を完全に消去させて、シリコン基板表面に成
膜した場合と全く同一の成長速度、膜質を保持して膜形
成を行うことができた。
【００２３】この発明に用い得る改質材として用いるエ
ッチング材と酸化剤を以下に列挙し、簡単に説明する。 （エッチング材）この発明では、エッチング材として、
無機又は有機のアルカリである、アンモニア（ＮＨ3 ）
やヒドラジン（( ＮＨ2)2 ）、或いはアミノ基（- ＮＨ
2 ）をベースとする化合物を用いる。エッチング材とし
て無機又は有機のアルカリを用いる理由は、シリコン酸
化膜やシリコン窒化膜の種類によらずエッチングレート
がほぼ同じとすることができること、表面依存性を完全
に解消できることのためである。これに対して、フッ素
系のエッチング材を用いた場合、シリコン窒化膜のエッ
チングレートに比較してシリコン酸化膜のエッチングレ
ートが極端に速いこと、特にシリコン酸化膜からなる被
成膜面の表面依存性を解消することが困難なことのため
である （ａ）アンモニア（ＮＨ3 ） 常温で気体である。その水溶液は、アンモニア水ＮＨ3
・Ｈ2 Ｏとなる。なお、以下の説明では、便宜上、アン
モニア水を水酸化アンモニウムNH4OH と称する場合もあ
る。また、水酸化アンモニウムの誘導体として、化学式
NHnR4-n(OH)（ｎ＝１〜４，Ｒ: アルキル基）で示され
る化合物を用いることができる。例えば、上記化学式に
おいて、ｎ＝２とし、ＲをＣＨ3 とした場合、水酸化ジ
メチルアンモニウム（N(CH3)2H2OH ）である。
【００２４】（ｂ）ヒドラジン（( ＮＨ2)2 ） 常温で液体である。水溶液はヒドラジン−水和物（N2H4
H2O,N2H5OH）となり、アルカリとなる。ヒドラジンの誘
導体として、(NR2)2（ＲはCH3,C2H5,C3H7 等のアルキル
基や、アリール基（ベンゼン核を含む）など）を用いる
ことができる。なお、ＲがＣＨ3 の場合、ジメチルヒド
ラジンN2(CH3)4である。
【００２５】（ｃ）アミン アンモニアの水素原子がアルキル基、アリール基（ベン
ゼン核を含む）など有機基（Ｒ）で置換された化合物で
あり、有機アルカリに属する。アミンとして、NRn Ｈ
3-n （ｎ＝１、２、３）などを用いることができる。 （ｄ）アミノ化合物 アミノ基（-NH2）を有する有機化合物である。
【００２６】アミノ化合物として、アミノベンゼン（ア
ニリン）（C6H5NH2 ）、アミノフェノール（C6H4NH2OH
）などを用いることができる。これらのエッチング材
（ａ）〜（ｄ）における共通点はアルカリとしての特徴
を有していることと、水溶液或いは溶液として用いるこ
とができることであり、シリコン酸化物やシリコン窒化
物の被成膜面において吸着し、優れた濡れ性を示すこと
である。従って、この発明のエッチング材は上記（ａ）
〜（ｄ）の具体例に限られず、このような性質を有する
ものであれば、この発明のエッチング材として用いるこ
とができる。 （酸化剤）この発明では、酸化剤として、過酸化水素、
オゾン、酸素、硝酸、硫酸或いはこれらの誘導体を含む
ガス又は水溶液を用いる。 （ａ）過酸化水素 常温で液体である。乖離して水（Ｈ2 Ｏ）と発生期の酸
素（Ｏ）を生ずる。強い酸化剤として知られている。
【００２７】（ｂ）オゾン 常温で気体である。乖離して酸素分子（Ｏ2 ）と発生期
の酸素原子（Ｏ）を生ずる。また、水に溶解してオゾン
水となり、酸化剤として用いることができる。 （ｃ）硝酸（HNO3）及び硫酸（H2SO4 ） ともに常温で液体であり、濃度の高いものは酸化性を示
す。また、亜硝酸（HNO2）、亜硫酸（H2SO3 ）も酸化剤
として用いることができる。
【００２８】これらの酸化剤（ａ）〜（ｃ）における共
通点は、気相或いは溶液中で酸化剤としての特徴を有し
ていることと、ガス、水溶液或いは溶液として用いるこ
とができることと、シリコン酸化物やシリコン窒化物の
被成膜面において吸着し、優れた濡れ性を示し、かつ生
成したシリコン酸化物を溶解しないことである。従っ
て、この発明の酸化剤は上記（ａ）〜（ｃ）の具体例に
限られず、このような性質を有するものであれば、この
発明の酸化剤として用いることができる。なお、以下の
説明では、上記したエッチング材や酸化剤のことを表面
改質液と言う場合もある。 （第１の実施の形態）次に、本発明の第１の実施の形態
に係る被成膜面の改質方法及びこの改質方法を用いた半
導体装置の製造方法について説明する。
【００２９】図１は本発明の実施の形態の被成膜面の改
質方法及びこの改質方法を用いた半導体装置の製造方法
を示すフローチャートであり、図２（ａ）乃至（ｄ）は
本発明の実施の形態の被成膜面の改質方法及び半導体装
置の製造方法を示す断面図である。まず、シリコンから
なる半導体基板１１上に下地層１２を形成する。下地層
１２としてシリコン酸化膜を形成する場合は、半導体基
板１１を酸化炉内に入れ、酸素雰囲気中で約１１００℃
に加熱する。これにより、図２（ａ）に示すように、半
導体基板１１表面が酸化し、SiO2からなる熱酸化膜（下
地層）１２が形成される。
【００３０】また、下地層１２としてシリコン窒化膜を
形成する場合は、シリコンからなる半導体基板１１を減
圧ＣＶＤ装置内に入れ、ジクロールシラン（SiH2Cl2 ）
とアンモニア（NH3 ）からなる反応ガスを用いて、約７
５０℃で減圧ＣＶＤ法を用いてシリコン窒化膜（下地
層）１２を形成する。これらのシリコン酸化膜やシリコ
ン窒化膜が成膜のための下地層１２となり、下地層１２
の表面が被成膜面１２ａとなる。これらが被成膜基板１
０２を構成する。なお、熱酸化膜或いはシリコン窒化膜
１２上に配線が形成される場合があるが、この場合配線
を含む全体が被成膜基板１０２を構成する。
【００３１】なお、この下地層１２への成膜工程は、プ
ラズマＣＶＤ法、低圧ＣＶＤ法などを用いてもよい。形
成された直後の下地層１２の表面では、図３（ａ）或い
は図４（ａ）に示すように、シリコン酸化膜或いはシリ
コン窒化膜の両者ともに空気（湿気を含む）と接触して
水和し、化学的に不活性な状態にある。
【００３２】次に、図２（ｂ）に示すように、被成膜基
板１０２をアンモニア水からなるエッチング材、又はＮ
Ｈ3 ＋Ｈ2 Ｏ2 の混合溶液からなるエッチング材に浸漬
する。このとき、下地層１２の表面はアンモニアによっ
てエッチングされ、表層に多孔質な層であるポーラス層
１３が形成される。ポーラス層１３中ではシリコンのダ
ングリングボンドが多数形成されている。このような下
地層１２の表面の状態を図３（ｂ）或いは図４（ｂ）に
示す。
【００３３】さらに、被成膜基板１０２を水洗した後、
図２（ｃ）に示すように、過酸化水素水（酸化剤）に浸
漬する。これにより、下地層の表層に存在するポーラス
層１３中のシリコンのダングリングボンドと酸素が結び
つき、即ちポーラス層１３が酸化され、下地層１２の表
面はシリコン酸化物からなる極めて薄い層１４で被覆さ
れる。このときの下地層１２の表面の状態を図３（ｃ）
或いは図４（ｃ）に示す。
【００３４】次に、被成膜基板１０２を水洗した後、被
成膜面１２ａを加熱、スピン乾燥などにより乾燥させる
か、イソプロピルアルコール蒸気中で残留水分を除去す
ると、表面改質処理が終了する。上記改質処理に引き続
き、被成膜基板１０２を成膜装置（不図示）の反応チャ
ンバに容れ、成膜ガスとして High O3/TEOS 成膜ガスを
反応チャンバ内に送り出す。そして、被成膜基板１０２
を４００℃乃至５００℃の温度範囲で加熱し、O3とTEOS
を熱的に反応させる。所定の時間、その状態を保持する
と、図２（ｄ）に示すように、下地層１２上にHigh O3/
TEOS CVD SiO2 膜１５が形成される。
【００３５】図５は、アンモニア水溶液による表面処理
と酸化剤による表面処理とを別々に行う２ステップ処理
を行った試料について、エッチング材であるアンモニア
水溶液のＮＨ3 濃度に対するHigh O3/TEOS CVD SiO2 膜
の成長速度を示すグラフである。下地層として被成膜面
にシリコン窒化膜（ＳｉＮ膜）が露出しているものを用
いた。縦軸は線形目盛りで表した成長速度比（％）を示
し、横軸は対数目盛りで表したＮＨ3 濃度（ｗｔ％）を
示す。なお、成長速度比は、表面依存性のないシリコン
単結晶基板上での成長速度６０ｎｍ／ｍｉｎを基準とし
ている。比較のため、ＮＨ3 のみの表面処理を行い、酸
化剤による表面処理を行わないで、High O3/TEOS CVD S
iO2 膜を成膜した場合の成長速度比についても調査し
た。▲印はそのような表面処理を行った試料の成長速度
比を示す。□印はＮＨ3 のみの表面処理を行い、酸化剤
による表面処理を行わない試料であって、その代わりに
成膜前にO2中に８ｍｏｌ％のO3を含む雰囲気中で温度約
４５０℃に加熱し、１５０秒間の表面酸化を行った試料
についての成長速度比を示す。
【００３６】図５に示すように、アンモニア濃度０．０
５ｗｔ％から１．０ｗｔ％の広い範囲で、High O3/TEOS
CVD SiO2 膜の成長速度比は１００％に近い値を示して
いる。一方、▲印の試料では、約６０％であり、□印の
試料では約８７％とかなり改善されている。このこと
は、表面処理のうちアンモニア水によるエッチング処理
だけでなく、続いて過酸化水素水或いはオゾン雰囲気中
での酸化処理を行うことが、High O3/TEOS CVD SiO2 膜
の成膜に対する表面依存性の消去に有効であることを示
すものである。図５に示すように、この発明の表面処理
を適用した試料のうち、アンモニアの濃度０．１ｗｔ％
以下のアンモニア水溶液で表面処理を行ったものが、特
に好ましい。これにより、ボイドのない、表面が滑らか
なHigh O3/TEOS CVD SiO 2 膜を形成することができた。
【００３７】次に、２ステップの表面改質処理のうち、
１ステップ目の表面改質処理の改質剤としてアンモニア
水のみを用いる代わりにアンモニア水と過酸化水素水と
の混合液を用いて表面改質処理を行った場合についても
調査した。表面改質剤として、過酸化水素水の濃度を４
ｗｔ％一定とし、アンモニア水中のアンモニア濃度を
０．１乃至１．６ｗｔ％の間で変化させたものを用い
た。
【００３８】図６はその結果を示すグラフである。図６
の縦軸は線形目盛りで表した成長速度比（％）を示し、
横軸は対数目盛りで表したＮＨ3 濃度（ｗｔ％）を示
す。なお、成長速度比は、表面依存性のないシリコン単
結晶基板上での成長速度６０ｎｍ／ｍｉｎを基準として
いる。比較のため、シリコン酸化膜（SiO2膜）上でHigh
O3/TEOS CVD SiO2 膜を成膜した場合の成長速度比（○
印）とシリコン窒化膜（ＳｉＮ膜）上で同じく成膜した
場合の成長速度比（▲印）について調査した。
【００３９】図６に示すように、○印及び▲印の試料と
もに、アンモニア濃度０．０５ｗｔ％から１．０ｗｔ％
を超える広い範囲で、High O3/TEOS CVD SiO2 膜の成長
速度比は１００％に近い値を示している。これにより、
ボイドのない、表面が滑らかなHigh O3/TEOS CVD SiO2
膜を形成することができた。なお、ＮＨ3 のみの表面処
理も、酸化剤による表面処理もともに行わないで、High
O3/TEOS CVD SiO2 膜を成膜した場合の成長速度比につ
いても調査したが、熱酸化膜上で約４０％であり、シリ
コン窒化膜上で約６０％であった。
【００４０】以上のように、本発明の第１の実施の形態
では、下地層１２のシリコン酸化膜或いはシリコン窒化
膜が露出する被成膜面を改質したのちに、O3/TEOS 反応
ガスを用いた成膜を行っているので、形成されたHigh O
3/TEOS CVD SiO2 膜１３の流動性、平坦性、埋め込み
性、段差被覆性（ステップカバーリッジ性）を向上する
ことができる。
【００４１】特に、被成膜面をシリコン酸化物からなる
化学的に安定な層１４により被覆しているので、改質効
果を維持することが可能となる。即ち、被成膜面１２ａ
の改質を行った後に、被成膜基板１０２を１０日以上空
気中に放置し、その後に、High O3/TEOS CVD SiO2 膜１
３を形成しても、形成されたHigh O3/TEOS CVD SiO2膜
１３の流動性、平坦化性、埋め込み性、段差被覆性を維
持できた。
【００４２】（第２の実施の形態）次に、本発明の第２
の実施の形態に係る被成膜面の改質方法及びこの改質方
法を用いた半導体装置の製造方法について説明する。上
記第１の実施の形態では、（アルカリによるエッチン
グ）＋（酸化剤による酸化）という２ステップの表面改
質処理が行われた（図１参照）。そして、この２ステッ
プの表面改質処理は、下地層がシリコン酸化膜である場
合、及び下地層がシリコン窒化膜の場合の両方の場合に
有効であった。しかしながら、下地層がシリコン酸化膜
か、或いはシリコン窒化膜の何れかから成る場合は、以
下に述べる１ステップ処理も有効である。以下、この１
ステップ処理について説明する。なお、以下の説明で
は、第１の実施の形態で定義した文言については、改め
て定義することはない。
【００４３】（下地層がシリコン窒化膜である場合）こ
の場合について、図７（ａ）乃至図７（ｃ）を参照しな
がら説明する。まず最初に、図７（ａ）に示すように、
被堆積基板１０２を準備する。この被堆積基板１０２
は、シリコンから成る半導体基板１１上にシリコン窒化
膜１２（下地層）を形成して成る。また、このシリコン
窒化膜１２の表面が、被成膜面１２ａとなる。この窒化
膜１２は公知の成膜方法により成膜されるが、その一例
としては、ジクロールシラン（SiH2Cl2 ）とアンモニア
（NH3 ）からなる反応ガスを用いる減圧ＣＶＤ法が挙げ
られる。この場合の窒化膜１２の成膜温度は、例えば、
約７５０℃である。次いで、図７（ｂ）に示すように、
被堆積基板１０２を過酸化水素水（酸化剤）中に浸漬す
る。これにより、被成膜面１２ａが過酸化水素水に曝さ
れ、被成膜面１２ａが改質される。この場合の表面改質
条件は、次の通りである。
【００４４】 ・過酸化水素水濃度・・・１．０〜５．０ｗｔ％ ・過酸化水素水温度・・・６０℃〜８０℃ ・処理時間・・・１０〜２０分 この条件に従って表面を改質した場合、成長速度比は１
０５〜１０６％となった。表面を改質した後は、被堆積
基板１０２を水洗する。その後、被成膜面１２ａを加
熱、スピン乾燥などにより乾燥させるか、又は、イソプ
ロピルアルコール蒸気中で残留水分を除去する。ここま
での工程により、表面改質処理が終了する。次に、図７
（ｃ）に示すように、被成膜基板１０２を成膜装置の反
応チャンバ（図示せず）に入れ、High O3/TEOS 成膜ガ
スを反応チャンバ内に送り出す。そして、被成膜基板１
０２を４００℃乃至５００℃の温度範囲で加熱し、O3と
TEOSとを熱的に反応させる。この状態を所定の時間保持
することにより、図７（ｃ）に示されるような、High O
3/TEOS CVD SiO2 膜１５が形成される。図１３（ａ）
は、下地層がシリコン窒化膜である場合の、上記１ステ
ップ処理を示すフローチャートである。
【００４５】図８は、特に表面改質条件が次の場合にお
ける、過酸化水素水濃度と成長速度比との関係について
示すグラフである。 ・過酸化水素水温度・・・８０℃ ・処理時間１０分 なお、成長速度比は、表面依存性のないシリコン単結晶
基板上での成長速度６０ｎｍ／ｍｉｎを基準としてい
る。図８に示されるように、過酸化水素水の濃度が１．
７〜５ｗｔ％の範囲で、処理後の成長速度比がシリコン
単結晶基板上での値（１００％）より大きくなり、１０
５％程度となる。このことは、シリコン窒化膜１２の被
成膜面１２ａの表面依存性が完全に消去されたことを表
す。この１ステップ処理によれば、第１の実施の形態で
必要とした（アルカリによるエッチング）なるステップ
を必要としないので、表面改質処理の工程が簡略化され
る。
【００４６】（下地層がシリコン酸化膜である場合）こ
の場合について、図９（ａ）乃至図９（ｃ）を参照しな
がら説明する。この場合は、まず最初に、図９（ａ）に
示すように、被堆積基板１０２を準備する。この被堆積
基板１０２は、シリコンから成る半導体基板１１上にシ
リコン酸化膜１２（下地層）を形成して成る。シリコン
酸化膜１２は、例えば、半導体基板１１を酸化炉（図示
せず）内に入れ、酸素雰囲気中で約１１００℃に加熱す
ることにより形成される。これに代えて、公知の熱ＣＶ
Ｄ法やプラズマＣＶＤ法でシリコン酸化膜１２を形成し
ても良い。次いで、図９（ｂ）に示すように、被堆積基
板１０２をＮＨ3 ＋Ｈ2 Ｏ2 +Ｈ2Ｏの混合溶液から成る
表面改質液中に浸漬する（以下の説明で表面改質液と言
う場合には、このＮＨ3 ＋Ｈ2 Ｏ2 +Ｈ2Ｏ混合溶液を指
すものとする）。これにより、被成膜面１２ａがこの表
面改質液に曝され、被成膜面１２ａが改質される。この
場合の表面改質条件や改質効果については後述する。
【００４７】表面を改質した後は、被堆積基板１０２を
水洗する。その後、被成膜面１２ａを加熱、スピン乾燥
などにより乾燥させるか、又は、イソプロピルアルコー
ル蒸気中で残留水分を除去する。ここまでの工程によ
り、表面改質処理が終了する。次に、図９（ｃ）に示す
ように、被成膜基板１０２を成膜装置の反応チャンバ
（図示せず）に容れ、High O3/TEOS 成膜ガスを反応チ
ャンバ内に送り出す。そして、被成膜基板１０２を４０
０℃乃至５００℃の温度範囲で加熱し、O3とTEOSとを熱
的に反応させる。この状態を所定の時間保持することに
より、図９（ｃ）に示されるような、High O3/TEOS CVD
SiO2 膜１５が形成される。
【００４８】図１０は、上記表面改質液として、アンモ
ニア水（３０ｗｔ％）と過酸化水素水（３０ｗｔ％）と
純水との容積比が１：１：５のもの（表面改質液Ａ）及
び１：１０：５０のもの（表面改質液Ｂ）を用いた場合
の、保温時間と成長速度比との関係を示すグラフであ
る。なお、ここで保温時間とは、上記表面改質液を調整
した後、すなわちアンモニア水、過酸化水素水、及び純
水を混合した後、該表面改質液を８０℃に保温していた
時間のことである。また、この表面改質液Ａ及びＢを用
いた場合における処理時間は１０分である。
【００４９】図１０より分かるように、表面改質液の調
整直後はシリコン酸化膜１２に対する表面依存性が解消
されておらず、成長速度比は６０％に留まっている。こ
の値は、未処理のシリコン酸化膜１２が示す値と同一で
ある。このように、表面改質液調整直後においては、改
質効果が不安定となっている。しかし、液温を８０℃に
保ったまま１時間が経過すると、処理後の成長速度比は
１００％に増加し、その後は１００％以上の値を示す。
これは、アンモニア濃度が比較的高い表面改質液中で
は、アンモニアが過酸化水素により酸化され、表面改質
液中に亜硝酸イオン（ＮＯ2 -）及び硝酸イオン（Ｎ
Ｏ3 -）が自然に生成され、これらの硝酸系イオン（ＮＯ
2 -、ＮＯ3 -）が表面依存性の消去に有効であるためであ
る。この１ステップ処理は、それを行うために特別な設
備を必要とせず、既存する標準的なウエハ洗浄設備のみ
で行うことができるので、既存の工程に容易に導入する
ことができる。図１３（ｂ）は、この１ステップ処理を
示すフローチャートである。
【００５０】ところで、上においては、表面改質液中の
硝酸系イオン（ＮＯ2 -、ＮＯ3 -）が表面依存性の消去に
有効であることを述べた。これを裏付ける第１乃至第３
の調査結果について以下に説明する。 （第１の調査結果）この調査では、８０℃で６時間保温
された上記表面改質液Ａに対し、顕微ＦＴＩＲ（Fourie
r Transform Infrared Absorption Spectroscopy）
によりそのスペクトルが測定された。測定されたスペク
トルと標準スペクトルとを比較したところ、非揮発性の
液中物質は硝酸アンモニウム（NH4NO3）であり、液中に
硝酸系イオンが生成されていることが明らかと成った。
【００５１】（第２の調査結果）この調査では、アンモ
ニア水（３０ｗｔ％）と過酸化水素水（３０ｗｔ％）と
純水との容積比が１：３：１５である表面改質液に対し
て、その８０℃での保温時間と、液中の硝酸系イオンの
濃度との関係が測定された。この測定にはイオン・クロ
マトグラフが用いられた。この調査結果を図１１に示
す。図１１に示されるように、１時間の保温によって、
数１００ppmの硝酸系イオンが液中に生成されている
が、液中で生成されている硝酸系イオンは、ＮＯ3 -より
もその前駆物質である亜硝酸イオン（ＮＯ2 -）の濃度の
方が高い。ここで、図１０に示した成長速度比の増加
と、図１１に示した硝酸系イオンの増加とがよく対応し
ていることに注意されたい。従って、ＮＯ2 -及びＮＯ3 -
のいずれか又は両方が、絶縁膜の下地依存性を消去する
のに有効であることが分かる。また、図１１に示される
ように、表面改質液中の硝酸系イオン（ＮＯ2 -、Ｎ
Ｏ 3 -）の濃度は、該表面改質液を調整後、該表面改質液
を所定温度で所定時間保温することにより調節すること
ができる。
【００５２】（第３の調査結果）この調査では、表面改
質液中に意図的に硝酸を添加した場合の、該硝酸の濃度
と成長速度比との関係が測定された。なお、表面改質液
としては、アンモニア水（３０ｗｔ％）と過酸化水素水
（３０ｗｔ％）と純水との容積比が１：４：２０であ
り、調整後時間があまり経過していないものが用いられ
た。また、この調査における表面改質条件は次の通りで
ある。 ・表面改質液温度・・・８０℃ ・処理時間・・・１０分
【００５３】この調査結果を図１２に示す。図１２の横
軸は、添加した硝酸（ＨＮＯ3）の濃度を対数目盛で表
すものである。また、図１２には、比較のために、調整
直後の表面改質液で表面改質処理した場合の値を併記し
てある。この調整直後の表面改質液には、アンモニア水
（３０ｗｔ％）と過酸化水素水（３０ｗｔ％）と純水と
の容積比が１：４：２０であり、調整後時間があまり経
過してらず、液中に硝酸系イオンが殆ど含まれていない
ものが用いられた。図１２より、ほぼ５００ppmの硝酸
の添加によって、容積比が１：４：２０という中程度の
アンモニア濃度の表面改質液であっても、表面改質液調
整直後にシリコン酸化膜１２の表面依存性を消去するの
に極めて有効であることが分かる。
【００５４】このように、表面改質液への硝酸の添加
は、表面改質液調整直後の改質効果の不安定性を取り除
くことができる。加えて、硝酸を意図的に添加するの
で、表面改質液中のアンモニア濃度が低くても、添加す
る硝酸の濃度を調整することにより、表面改質液中に所
望の濃度の硝酸系イオン（ＮＯ2 -、ＮＯ3 -）を生成する
ことができる。これにより、表面改質液中のアンモニア
濃度のマージンを著しく広くすることができる。たとえ
ば、アンモニア水（３０ｗｔ％）と過酸化水素水（３０
ｗｔ％）と純水との容積比が１：４０：２００という極
めてアンモニア濃度の低い表面改質液であっても、シリ
コン酸化膜１２の表面依存性を解消することができる。
下記は、硝酸を意図的に添加する場合における、好適な
表面改質条件の一例である。 ・表面改質液中のアンモニア濃度範囲・・・０．１〜
５．０ｗｔ％ ・表面改質液中の硝酸（ＨＮＯ3）の濃度範囲・・・５
００〜２０００ＰＰＭ ・表面改質液温度・・・６０℃〜８０℃ ・処理時間１０〜２０分 この条件に従って表面改質を行った場合、成長速度比は
１０３〜１０８％となった。
【００５５】以上説明したように、本発明の第２の実施
の形態では、下地層がシリコン窒化膜の場合とシリコン
酸化膜の場合の各々について、１ステップ処理で表面改
質処理を行っている。従って、表面改質をするのに２ス
テップを要する第１の実施の形態と比較して、本実施形
態では、表面改質処理を簡略化することができる。
【００５６】
【実施例】（第１の実施例）以下、第１の実施例につい
て図１４を参照しながら説明する。この実施例では、シ
リコン基板２１上にゲート酸化膜２２を形成し、その上
に例えば多結晶シリコンからなるゲート配線２３ａ，２
３ｂが形成され、さらにその上にシリコン窒化膜２４が
形成されているような被成膜基板１０３に、本発明の第
１の実施の形態である被成膜面の改質方法を適用してい
る。
【００５７】図１４に示すように、多結晶シリコンから
なるゲート配線２３ａ、２３ｂを形成した後に、減圧Ｃ
ＶＤ法により、ジクロールシラン及びアンモニアからな
る反応ガスを用いて、７５０℃で約１５０ｎｍのシリコ
ン窒化膜（Ｓｉ3 Ｎ4 膜）を形成し、下地層２４とし
た。次に、被成膜基板１０２の被成膜面をエッチング材
に曝してエッチングし、さらに酸化剤に曝して酸化し、
表面改質した。表面改質のための条件としては、エッチ
ング材としてアンモニア水溶液を用い、濃度を０．０５
ｗｔ％から１ｗｔ％の範囲で変化させ、処理温度は８０
℃、処理時間を１０分間とした。次いで、水洗の後、濃
度４ｗｔ％、温度８０℃の過酸化水素水に浸漬し、被成
膜面を酸化した。これにより、シリコン酸化物からなる
化学的に安定な薄い層（下地層）２５が形成される。
【００５８】次いで、改質された下地層２４、２５の表
面に膜厚６００ｎｍのHigh O3/TEOSCVD SiO2 膜２６を
形成した。High O3/TEOS CVD SiO2 膜２６の成膜条件の
うち、O3/TEOS の混合ガスからなる成膜ガス中のオゾン
濃度を、O2中のO3濃度８ｍｏｌ％の所謂高濃度とし、被
成膜基板１０３の加熱温度を４５０℃とした。図１４に
示すように、ゲート配線２３ａ、２３ｂ等の凹凸を有す
る被成膜面に対して、本実施例の被成膜面の改質方法を
用いた処理を行った後に、High O3/TEOS成膜ガスを用い
たＣＶＤ法により成膜することにより、ゲート配線２３
ａ、２３ｂ等の凹凸を被覆してボイドのない、埋め込み
性及び段差被覆性に優れたHighO3/TEOS CVD SiO2 膜２
６を形成することができた。 （第２の実施例）次に、第２の実施例について図１５
（ａ）を参照しながら説明する。この実施例では、幅が
狭く、かつ深い溝が存在しているような被成膜面に本発
明の第１の実施の形態を適用している。比較のため、本
発明の改質処理を行わないで下地層に成膜した比較例を
図１５（ｂ）に示す。
【００５９】図１５（ａ）は被成膜面を改質処理した後
に、High O3/TEOS CVD SiO2 膜３６を形成したときの断
面図であり、図１５（ｂ）は被成膜面を改質処理せず
に、High O3/TEOS CVD SiO2 膜３７を形成したときの断
面図である。なお、図１５（ｂ）において、図１５
（ａ）と同じものには図１５（ａ）と同じ符号を付して
いる。図１５（ａ）に示すように、シリコンからなる半
導体基板３１に、幅が約０．１μｍで、深さが約０．６
μｍの溝３２を形成し、この溝３２を有する半導体基板
３１表面に第１の実施例と同様な条件でSiO2からなる熱
酸化膜３３，３４を形成して下地層とした。以上が被成
膜基板１０４を構成する。
【００６０】そして、その下地層の表面にHigh O3/TEOS
CVD SiO2 膜３６、３７を形成して、その埋め込み性、
及びステップカバーリッジ性について調べた。下地層の
表面の改質処理のうち第１のステップの改質材として、
第１の実施例と異なり、アンモニア水と過酸化水素水の
混合溶液を用いた。その混合溶液を温度５０〜８０℃に
加熱し、この中に被成膜基板１０４を１０分間浸漬し
た。
【００６１】次いで、第２のステップの酸化処理には、
濃度約４ｗｔ％の過酸化水素水を用い、液温を８０℃と
してこのなかに被成膜基板１０４を約１０分間浸漬し
た。これにより、熱酸化膜３３，３４の表層にシリコン
酸化膜（下地層）３５が形成される。また、High O3/TE
OS CVD SiO2 膜３６、３７の成膜条件は、オゾン濃度や
被成膜基板１０４の加熱温度を第１の実施例と同じとし
た。
【００６２】図１５（ａ）より、本実施例の被成膜面の
改質方法を用いた改質処理を行った試料では、ボイドの
ない、表面が平坦化されたHigh O3/TEOS CVD SiO2 膜３
６が形成されていることがわかる。それに対して、表面
改質処理をせずにHigh O3/TEOS CVD SiO2 膜３７を形成
したときでは、図１５（ｂ）のように、ボイド３８が生
じたり、膜３７の表面が波うち、平坦な膜とすることが
できないことがわかる。
【００６３】以上のように、エッチング処理と酸化処理
の２ステップ処理により、溝３２等の非常に狭い凹部領
域を有する下地層３３、３４の表面改質を行うと、溝３
２に対するHigh O3/TEOS CVD SiO2 膜３６の埋め込み
性、カバーレッジ性を向上させることができる。なお、
上記実施の形態では、被成膜面に形成する絶縁膜とし
て、High O3/TEOSSiO2 膜を用いているが、他のシリコ
ン含有有機化合物（例えば、ヘキサメチルジシロキサン
（ＨＭＤＳＯ）等のシロキサンやトリメトキシシラン
（ＴＭＳ）等のアルコキシシランなど）と酸化性ガス
（例えば、O2、O3、ＮＯ、N2O など）の組み合わせによ
り成膜した絶縁膜を用いてもよい。
【００６４】また、被成膜面に形成する絶縁膜として
は、被成膜面と極めて相性が SiO2 膜のほかに、ＰＳＧ
(Phosphosilicate glass) 膜，ＢＳＧ(Borosilicate gl
ass)膜又はＢＰＳＧ(Borophosphosilicate glass) 膜の
うちいずれかを用いてもよい。ＰＳＧ膜を成膜する場合
の成膜ガスとしては、O3とＴＥＯＳとＴＭＰ（Trimethy
lphosphite:P(OCH3)3）又はＴＭＯＰ(Trimethylphospha
te:PO(OCH3)3)との混合ガスが用いられる。また、ＢＳ
Ｇ膜を成膜する場合の成膜用ガスとしては、O3とＴＥＯ
ＳとＴＭＢ（Trimethylborate:B(OCH3)3） との混合ガ
スを用が用いられる。更に、ＢＰＳＧ膜を成膜する場合
の成膜用ガスとしては、O3とＴＥＯＳとＴＭＢとＴＭＰ
又はＴＭＯＰとの混合ガスが用いられる。
【００６５】また、上記実施例の改質処理のときに、被
成膜基板１０２、１０３、１０４に超音波やメガソニッ
クを加えながら改質処理を行うと更に改質効果を向上さ
せることができる。また、処理溶液をポンプで循環させ
て、被成膜面に溶液を衝突させることでも処理効果を向
上させることができる。
【００６６】
【発明の効果】以上のように、本発明によれば、被成膜
面にアンモニア、ヒドラジン、アミン、アミノ化合物或
いはこれらの誘導体を含むガス、又は水溶液を接触さ
せ、続いて、被成膜面に過酸化水素、オゾン、酸素、硝
酸、硫酸或いはこれらの誘導体を含むガス又は水溶液を
接触させている。
【００６７】即ち、被成膜面に対してエッチングしてま
ず化学的に活性化した後に、続いて被成膜面を酸化して
いる。このため、室温付近という低温で被成膜面の酸化
が可能であり、これにより容易に下地依存性を消去する
ことができる。特に、アンモニア、或いはヒドラジン化
合物を含む水溶液は表面張力が小さく、またガスを用い
る場合には特に狭く且つ深い凹部内にも改質材が行き渡
って、そのような微細な凹部内の下地依存性を消去する
ことが可能である。
【００６８】従って、上記のようにして下地依存性を消
去した被成膜面に熱ＣＶＤ法等により成膜した場合、表
面荒れやボイド等のない膜質の優れた層間絶縁膜やカバ
ー絶縁膜を成膜速度の低下をきたすことなく形成するこ
とができるとともに、狭く且つ深い凹部を完全に埋め込
むことができる。また、被成膜面がシリコン窒化膜の表
面である場合は、該表面を過酸化水素水に曝すだけで、
絶縁膜の下地依存性を消去することができる。そして、
被成膜面がシリコン酸化膜である場合は、該表面をＮＯ
2 -及びＮＯ3 -のいずれかを含む水溶液に曝すだけで、絶
縁膜の下地依存性を消去することができる。これによ
り、デバイスの微細化、高密度化を実現することができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の下地表面改質方法
を示すフローチャートである。
【図２】（ａ）乃至（ｄ）は、本発明の第１の実施の形
態の下地表面改質方法を示す断面図である。
【図３】（ａ）乃至（ｃ）は、本発明の第１の実施の形
態の一連の改質処理工程におけるSiO2膜からなる下地層
表面の状態を示す図である。
【図４】（ａ）乃至（ｃ）は、本発明の第１の実施の形
態の一連の改質処理工程におけるＳｉＮ膜からなる下地
層表面の状態を示す図である。
【図５】本発明の第１の実施の形態の下地表面改質方法
における、改質処理の有無による被成膜面へのＣＶＤ膜
の成長速度の比較調査結果を示すグラフである。
【図６】本発明の第１の実施の形態の下地表面改質方法
における、下地層の種類による被成膜面へのＣＶＤ膜の
成長速度の比較調査結果を示すグラフである。
【図７】（ａ）乃至（ｃ）は、本発明の第２の実施の形
態において、下地表面がシリコン窒化膜である場合の下
地表面改質方法を示す断面図である。
【図８】本発明の第２の実施の形態において、下地表面
がシリコン窒化膜である場合、Ｈ2Ｏ2濃度と成長速度比
との関係について示す断面図である。
【図９】（ａ）乃至（ｃ）は、本発明の第２の実施の形
態において、下地表面がシリコン酸化膜である場合の下
地表面改質方法を示す断面図である。
【図１０】本発明の第２の実施の形態において、下地表
面がシリコン酸化膜である場合、表面改質液として、ア
ンモニア水（３０ｗｔ％）と過酸化水素水（３０ｗｔ
％）と純水との容積比が１：１：５のものと１：１０：
５０のものを用いた場合の、保温時間と成長速度比との
関係を示すグラフである。
【図１１】本発明の第２の実施の形態において、表面改
質液の８０℃での保温時間と、液中の硝酸系イオンの濃
度との関係を示すグラフである。
【図１２】本発明の第２の実施の形態において、下地表
面がシリコン酸化膜である場合、表面改質液中に意図的
に硝酸を添加した場合の、該硝酸の濃度と成長速度比と
の関係を示すグラフである。
【図１３】（ａ）は、本発明の第２の実施の形態におい
て、下地層がシリコン窒化膜である場合の表面改質処理
を示すフローチャートであり、（ｂ）は、下地層がシリ
コン酸化膜である場合の表面改質処理を示すフローチャ
ートである。
【図１４】本発明の第１の実施例の下地表面改質方法を
示す断面図である。
【図１５】（ａ）は本発明の第２の実施例の下地表面改
質方法を示す断面図であり、（ｂ）は下地表面を改質処
理せずに成膜したときの比較例を示す断面図である。
【図１６】従来例に係る被成膜面へのＣＶＤ膜の成膜後
の状態を示す断面図である。
【図１７】（ａ）乃至（ｄ）は、従来例に係る被成膜面
の改質処理方法について示す断面図である。
【符号の説明】
１１、２１、３１ 半導体基板、 １２ 下地層、 １２ａ 被成膜面、 １３ ポーラス層 １４、２５、３４、３５ シリコン酸化膜（下地層） １５ O3/TEOS SiO2膜（絶縁膜）、 ２４ シリコン窒化膜（下地層）、 ３２ 溝、 ３４ 熱酸化膜、 １０２、１０３、１０４ 被成膜基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 摂 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 安住 孝芳 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 佐々木 清隆 東京都港区三田３−11−28 キヤノン販売 株式会社内 Ｆターム(参考） 4K030 AA06 AA09 AA14 BA40 BA44 CA04 CA12 DA04 FA01 FA10 LA02 5F004 AA14 BA19 BD04 DA00 DA26 DA27 EA10 EA34 EB03 5F043 AA40 BB27

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 被成膜基板の被成膜面に絶縁膜を成膜す
    る前の前記被成膜面に、アンモニア、ヒドラジン、アミ
    ン、アミノ化合物或いはこれらの誘導体を含むガス、又
    は水溶液を接触させる工程と、 次いで、過酸化水素、オゾン、酸素、硝酸、硫酸或いは
    これらの誘導体を含むガス又は水溶液を前記被成膜面に
    接触させる工程とを有することを特徴とする被成膜面の
    改質方法。
  2. 【請求項２】 前記被成膜面には、熱酸化により形成さ
    れた、若しくは熱的化学気相成長により形成された、或
    いはプラズマ励起化学気相成長により形成されたシリコ
    ン酸化膜、又は熱的化学気相成長により形成された、或
    いはプラズマ励起化学気相成長により形成されたシリコ
    ン窒化膜のうち何れか一が露出していることを特徴とす
    る請求項１記載の被成膜面の改質方法。
  3. 【請求項３】 前記被成膜面には、前記シリコン酸化膜
    又は前記シリコン窒化膜のうち何れか一のほかに、半導
    体層又は金属層のうち何れか一が露出していることを特
    徴とする請求項２記載の被成膜面の改質方法。
  4. 【請求項４】 前記アミンは、化学式ＮＲn Ｈ3-n （ｎ
    ＝１、２、３、Ｒ：アルキル基）を有する化合物である
    ことを特徴とする請求項１乃至３の何れか一に記載の被
    成膜面の改質方法。
  5. 【請求項５】 前記アミノ化合物は、化学式ＲＮＨ
    2 （Ｒ：有機基）を有する化合物であることを特徴とす
    る請求項１乃至３の何れか一に記載の被成膜面の改質方
    法。
  6. 【請求項６】 被成膜基板の被成膜面に絶縁膜を成膜す
    る前の前記被成膜面に、アンモニア、ヒドラジン、アミ
    ン、アミノ化合物或いはこれらの誘導体を含むガス、又
    は水溶液を接触させる工程と、 次いで、過酸化水素、オゾン、酸素、硝酸、硫酸或いは
    これらの誘導体を含むガス又は水溶液を前記被成膜面に
    接触させる工程と、 前記改質された被成膜面に絶縁膜を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 シリコン窒化膜の被成膜面を過酸化水素
    水に曝す工程と、 前記過酸化水素に曝した後、前記被成膜面上に絶縁膜を
    形成する工程とを含む半導体装置の製造方法。
  8. 【請求項８】 ＮＯ2 -及びＮＯ3 -のいずれかを含む水
    溶液にシリコン酸化膜の被成膜面を曝す工程と、 前記水溶液に曝した後、前記被成膜面に絶縁膜を形成す
    る工程とを含む半導体装置の製造方法。
  9. 【請求項９】 前記水溶液として、アンモニア（ＮＨ
    3）と過酸化水素（Ｈ2 Ｏ2）と純水（Ｈ2Ｏ）とを含む
    混合溶液を用いることを特徴とする請求項８に記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記水溶液として、硝酸（ＨＮ
    Ｏ3）を添加したものを用いることを特徴とする請求項
    ８に記載の半導体装置の製造方法。
  11. 【請求項１１】 アンモニア（ＮＨ3）と過酸化水素
    （Ｈ2 Ｏ2）と純水（Ｈ2Ｏ）とを含む混合溶液を準備す
    る工程と、 前記混合溶液中のＮＯ2 -及びＮＯ3 -の濃度が所望の濃度
    となるように、該混合溶液を所定温度で所定時間保温す
    る工程と、 前記保温後、シリコン酸化膜の被成膜面を前記混合溶液
    に曝す工程と、 前記混合溶液に曝した後、前記被成膜面に絶縁膜を形成
    する工程とを含む半導体装置の方法。
  12. 【請求項１２】 前記絶縁膜は、オゾン含有ガスとテト
    ラエチルオルソシリケートとを含む反応ガスを用いた熱
    的化学気相成長により成膜されたシリコン含有絶縁膜で
    あることを特徴とする請求項６乃至請求項１１のいずれ
    かに記載の半導体装置の製造方法。
JP2001001759A 2000-03-31 2001-01-09 被成膜面の改質方法及び半導体装置の製造方法 Expired - Lifetime JP3549193B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001001759A JP3549193B2 (ja) 2000-03-31 2001-01-09 被成膜面の改質方法及び半導体装置の製造方法
US09/808,016 US6900144B2 (en) 2000-03-31 2001-03-15 Film-forming surface reforming method and semiconductor device manufacturing method
TW090106224A TW486760B (en) 2000-03-31 2001-03-16 Film-forming surface reforming method and semiconductor device manufacturing method
EP01106454A EP1139399A3 (en) 2000-03-31 2001-03-23 Film-forming surface reforming method and semiconductor device manufacturing method
KR10-2001-0016176A KR100432538B1 (ko) 2000-03-31 2001-03-28 피성막면의 개질 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-98262 2000-03-31
JP2000098262 2000-03-31
JP2001001759A JP3549193B2 (ja) 2000-03-31 2001-01-09 被成膜面の改質方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001345306A true JP2001345306A (ja) 2001-12-14
JP3549193B2 JP3549193B2 (ja) 2004-08-04

Family

ID=26589177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001001759A Expired - Lifetime JP3549193B2 (ja) 2000-03-31 2001-01-09 被成膜面の改質方法及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6900144B2 (ja)
EP (1) EP1139399A3 (ja)
JP (1) JP3549193B2 (ja)
KR (1) KR100432538B1 (ja)
TW (1) TW486760B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002370059A (ja) * 2001-03-13 2002-12-24 Tokyo Electron Ltd 膜形成方法及び膜形成装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
KR100468729B1 (ko) 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
US6806182B2 (en) * 2002-05-01 2004-10-19 International Business Machines Corporation Method for eliminating via resistance shift in organic ILD
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
JP2005191512A (ja) * 2003-12-01 2005-07-14 Sharp Corp 半導体装置の製造方法
JP4969779B2 (ja) * 2004-12-28 2012-07-04 株式会社東芝 半導体装置の製造方法
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
JP5036849B2 (ja) 2009-08-27 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法および基板処理装置
US8664729B2 (en) 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
TWI479147B (zh) * 2013-11-13 2015-04-01 Univ Dayeh 有機氯選擇薄膜及其製備方法
JP6752249B2 (ja) * 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10957604B2 (en) 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
WO2021126216A1 (en) 2019-12-19 2021-06-24 Google Llc Resource management unit for capturing operating system configuration states and offloading tasks

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1342637A (en) 1971-05-10 1974-01-03 Hitachi Ltd Method of making semiconductor devices
JPS5587490A (en) * 1978-12-25 1980-07-02 Toshiba Corp Non-voratile semiconductor memory device
US5190792A (en) 1989-09-27 1993-03-02 International Business Machines Corporation High-throughput, low-temperature process for depositing oxides
JP2717328B2 (ja) 1991-09-24 1998-02-18 シャープ株式会社 誘導加熱器
JPH05259297A (ja) 1992-03-09 1993-10-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3369622B2 (ja) 1992-03-13 2003-01-20 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
EP0560617A3 (en) 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5470800A (en) 1992-04-03 1995-11-28 Sony Corporation Method for forming an interlayer film
JPH05343394A (ja) * 1992-06-08 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 熱酸化膜の形成方法
JPH06181205A (ja) 1992-12-15 1994-06-28 Fujitsu Ltd 半導体装置の製造方法
JPH06283508A (ja) 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法
JPH0799191A (ja) 1993-05-07 1995-04-11 Sony Corp 半導体装置における絶縁層及びその形成方法
JPH0729901A (ja) 1993-07-08 1995-01-31 Kawasaki Steel Corp 半導体装置の製造方法
JPH0750295A (ja) 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH0758100A (ja) 1993-08-10 1995-03-03 Kawasaki Steel Corp 半導体装置の製造方法
KR970007116B1 (ko) 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
JPH07122552A (ja) 1993-10-20 1995-05-12 Sony Corp 半導体装置における絶縁膜形成方法
JP3484480B2 (ja) 1995-11-06 2004-01-06 富士通株式会社 半導体装置の製造方法
JPH09148324A (ja) 1995-11-27 1997-06-06 Fujitsu Ltd シリコン窒化膜の形成方法
JPH09205089A (ja) 1996-01-25 1997-08-05 Sony Corp Ｔｅｏｓ膜の形成方法
JPH1174485A (ja) 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JPH11111714A (ja) 1997-10-03 1999-04-23 Japan Science & Technology Corp シリコン系絶縁膜の製造方法
JPH11288933A (ja) 1998-02-04 1999-10-19 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2975917B2 (ja) 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 半導体装置の製造方法及び半導体装置の製造装置
JP3229294B2 (ja) 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
JP2001176868A (ja) 1999-12-15 2001-06-29 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002370059A (ja) * 2001-03-13 2002-12-24 Tokyo Electron Ltd 膜形成方法及び膜形成装置

Also Published As

Publication number Publication date
US6900144B2 (en) 2005-05-31
KR100432538B1 (ko) 2004-05-24
EP1139399A2 (en) 2001-10-04
KR20010095039A (ko) 2001-11-03
EP1139399A3 (en) 2003-02-05
JP3549193B2 (ja) 2004-08-04
TW486760B (en) 2002-05-11
US20010029109A1 (en) 2001-10-11

Similar Documents

Publication Publication Date Title
JP3229294B2 (ja) 被成膜面の改質方法及び半導体装置の製造方法
JP3549193B2 (ja) 被成膜面の改質方法及び半導体装置の製造方法
US5605867A (en) Method of manufacturing insulating film of semiconductor device and apparatus for carrying out the same
US6042994A (en) Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
EP1144310B1 (en) Mesoporous silica film from a solution containing a surfactant and methods of making same
JP2975919B2 (ja) 下地表面改質方法及び半導体装置の製造方法
US4708884A (en) Low temperature deposition of silicon oxides for device fabrication
US6503850B1 (en) Process for producing nanoporous dielectric films at high pH
JP2001522536A (ja) ナノポーラス・シリカ薄膜を製造するための改善された方法
WO2000013220A1 (en) Nanoporous silica via combined stream deposition
KR19980018634A (ko) 층간절연도포막 형성용의 폴리실라잔계 도포액 및 이를 이용 한 이산화규소계 층간절연도포막의 형성방법
JP3102974B2 (ja) 半導体装置における絶縁膜の形成方法
US9029273B2 (en) Method for forming silicon oxide film of semiconductor device
JP3103241B2 (ja) 半導体装置の製造方法
JP3954842B2 (ja) 疎水性多孔質材料の製造方法
JPWO2003028097A1 (ja) 半導体装置の製造方法
JPH06349817A (ja) 半導体装置の製造方法
JP3054289B2 (ja) 半導体装置の製造方法
JP3031796B2 (ja) 薄膜形成方法及び半導体装置の製造方法
JPH0729901A (ja) 半導体装置の製造方法
JPH0758100A (ja) 半導体装置の製造方法
KR20230079903A (ko) 실리콘 질화막 에칭 조성물 및 이의 제조방법
JPH06283507A (ja) 半導体装置の製造方法
JPH06283516A (ja) 半導体装置の製造方法
TW461107B (en) Method for producing borophosphosilicate glass (BPSG) film with moisture resistance

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040419

R150 Certificate of patent or registration of utility model

Ref document number: 3549193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

EXPY Cancellation because of completion of term