JP3031796B2 - 薄膜形成方法及び半導体装置の製造方法 - Google Patents
薄膜形成方法及び半導体装置の製造方法Info
- Publication number
- JP3031796B2 JP3031796B2 JP13772493A JP13772493A JP3031796B2 JP 3031796 B2 JP3031796 B2 JP 3031796B2 JP 13772493 A JP13772493 A JP 13772493A JP 13772493 A JP13772493 A JP 13772493A JP 3031796 B2 JP3031796 B2 JP 3031796B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- molecular layer
- forming
- hydrophobic group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜形成方法及び半導
体装置の製造方法に関し、特に超ＬＳＩの製造工程等に
おいて平坦化された絶縁膜等を実現する薄膜形成方法及
び半導体装置の製造方法に関するものである。
体装置の製造方法に関し、特に超ＬＳＩの製造工程等に
おいて平坦化された絶縁膜等を実現する薄膜形成方法及
び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の製造方法において
は、超ＬＳＩの高集積化及び微細化のために低温の条件
下で平坦な絶縁膜を形成する技術が要求されている。
は、超ＬＳＩの高集積化及び微細化のために低温の条件
下で平坦な絶縁膜を形成する技術が要求されている。
【０００３】以下、図面を参照しながら、従来の薄膜形
成方法および半導体装置の製造方法について説明する。
成方法および半導体装置の製造方法について説明する。
【０００４】図３９〜図４４は、半導体基板上に形成さ
れた下部電極としてのポリシリコン電極上に平坦化され
た層間絶縁膜を形成し、該層間絶縁膜の上に上部配線を
形成する従来の半導体装置の製造方法における製造工程
を示す断面図である。
れた下部電極としてのポリシリコン電極上に平坦化され
た層間絶縁膜を形成し、該層間絶縁膜の上に上部配線を
形成する従来の半導体装置の製造方法における製造工程
を示す断面図である。
【０００５】まず、図３９に示すように、半導体基板１
上にゲート酸化膜２を介してポリシリコンよりなるゲー
ト電極３を形成する。尚、半導体基板１上には、ＭＯＳ
トランジスタのソース、ドレイン、ＬＯＣＯＳ酸化膜等
が形成されているが、図示の都合上省略している。
上にゲート酸化膜２を介してポリシリコンよりなるゲー
ト電極３を形成する。尚、半導体基板１上には、ＭＯＳ
トランジスタのソース、ドレイン、ＬＯＣＯＳ酸化膜等
が形成されているが、図示の都合上省略している。
【０００６】次に、図４０に示すように、半導体基板１
及びゲート電極３の上に、平坦化用絶縁膜としてボロン
及びリンを含有したシリケートガラス膜（以下、ＢＰＳ
Ｇ膜と称する。）４を常圧ＣＶＤ法により膜厚７００ｎ
ｍの厚さに堆積する。尚、同図において、５はＢＰＳＧ
膜４の表面に発生した析出物である。
及びゲート電極３の上に、平坦化用絶縁膜としてボロン
及びリンを含有したシリケートガラス膜（以下、ＢＰＳ
Ｇ膜と称する。）４を常圧ＣＶＤ法により膜厚７００ｎ
ｍの厚さに堆積する。尚、同図において、５はＢＰＳＧ
膜４の表面に発生した析出物である。
【０００７】次に、図４１に示すように、ＢＰＳＧ膜４
に熱処理を加えることにより、該ＢＰＳＧ膜４にガラス
軟化による流動を生じさせて該ＢＰＳＧ膜４を平坦化し
た後、図４２に示すように、ＢＰＳＧ膜４の上に所望の
レジストパターンを有する第１のフォトレジスト６Ａを
形成し、その後、ＢＰＳＧ膜４に対してエッチングを行
なう。
に熱処理を加えることにより、該ＢＰＳＧ膜４にガラス
軟化による流動を生じさせて該ＢＰＳＧ膜４を平坦化し
た後、図４２に示すように、ＢＰＳＧ膜４の上に所望の
レジストパターンを有する第１のフォトレジスト６Ａを
形成し、その後、ＢＰＳＧ膜４に対してエッチングを行
なう。
【０００８】次に、図４３に示すように、第１のフォト
レジスト６Ａを除去した後、ＢＰＳＧ膜４の上に、上部
電極となるアルミ系合金よりなる金属層７をスパッタリ
ング法により形成した後、該金属層７の上に配線パター
ンに応じた第２のフォトレジスト６Ｂを形成する。その
後、図４４に示すように、金属層７をエッチングした
後、第１のフォトレジスト６Ｂを除去して金属層よりな
る配線パターン７´を形成する。
レジスト６Ａを除去した後、ＢＰＳＧ膜４の上に、上部
電極となるアルミ系合金よりなる金属層７をスパッタリ
ング法により形成した後、該金属層７の上に配線パター
ンに応じた第２のフォトレジスト６Ｂを形成する。その
後、図４４に示すように、金属層７をエッチングした
後、第１のフォトレジスト６Ｂを除去して金属層よりな
る配線パターン７´を形成する。
【０００９】
【発明が解決しようとする課題】ところで、上記のよう
なＢＰＳＧ膜の平坦化処理すなわちガラス軟化を行なう
熱処理方法（以下、この熱処理をガラスフローと称す
る。）としては、主として、窒素雰囲気中で行なうもの
と、酸素及び水素雰囲気（以下、パイロ雰囲気と称す
る。）中で行なうものとが知られている。
なＢＰＳＧ膜の平坦化処理すなわちガラス軟化を行なう
熱処理方法（以下、この熱処理をガラスフローと称す
る。）としては、主として、窒素雰囲気中で行なうもの
と、酸素及び水素雰囲気（以下、パイロ雰囲気と称す
る。）中で行なうものとが知られている。
【００１０】窒素雰囲気中で行なう通常のガラスフロー
方法によると、ボロンやリン等の通常に用いられている
不純物濃度を有するＢＰＳＧ膜では、９００℃近辺の温
度下における数十分間の熱処理が必要となる。ところ
が、６４ＭＤＲＡＭ等の高集積素子になるとＭＯＳトラ
ンジスタのソース、ドレインのための拡散領域が小さく
なるために、上記のような高温の熱処理を行なうと、上
記拡散領域の不純物プロファイルが変化し、６４ＭＤＲ
ＡＭなどの高集積なトランジスタを実現するのは困難に
なる。
方法によると、ボロンやリン等の通常に用いられている
不純物濃度を有するＢＰＳＧ膜では、９００℃近辺の温
度下における数十分間の熱処理が必要となる。ところ
が、６４ＭＤＲＡＭ等の高集積素子になるとＭＯＳトラ
ンジスタのソース、ドレインのための拡散領域が小さく
なるために、上記のような高温の熱処理を行なうと、上
記拡散領域の不純物プロファイルが変化し、６４ＭＤＲ
ＡＭなどの高集積なトランジスタを実現するのは困難に
なる。
【００１１】そこで、ガラスフローの低温化が要望され
る。このガラスフローを９００℃以下、たとえば８５０
℃で行なう方法の１つとして、ガラスフローを窒素雰囲
気中ではなくてパイロ雰囲気中で行なうことが考慮され
る。
る。このガラスフローを９００℃以下、たとえば８５０
℃で行なう方法の１つとして、ガラスフローを窒素雰囲
気中ではなくてパイロ雰囲気中で行なうことが考慮され
る。
【００１２】ところが、パイロ雰囲気によるガラスフロ
ーは、図４５に示すように、ＢＰＳＧ膜の下側にあるゲ
ート電極や金属電極部、さらにはトランジスタの拡散領
域を酸化させるという現象が強く現れるため、ポリシリ
コンゲート電極や金属電極部の厚さが減少して抵抗が増
大したり又は拡散領域が減少したりするので、パイロ雰
囲気によるガラスフローは使用し難いという問題があ
る。
ーは、図４５に示すように、ＢＰＳＧ膜の下側にあるゲ
ート電極や金属電極部、さらにはトランジスタの拡散領
域を酸化させるという現象が強く現れるため、ポリシリ
コンゲート電極や金属電極部の厚さが減少して抵抗が増
大したり又は拡散領域が減少したりするので、パイロ雰
囲気によるガラスフローは使用し難いという問題があ
る。
【００１３】一方、窒素雰囲気中で行なうガラスフロー
において、ボロンやリン等の不純物を高濃度にして熱処
理温度の低温化を図ることが考慮される。
において、ボロンやリン等の不純物を高濃度にして熱処
理温度の低温化を図ることが考慮される。
【００１４】本発明者らは、上述の図４１に示すガラス
フローを行なった後、広く平坦な半導体基板１上のＢＰ
ＳＧ膜４のうち上記ゲート電極３と同じ厚さを有する部
分を走査型電子顕微鏡により観察して、ガラスフローに
よる平坦化を示す指標としての平坦化角度θ（図４６を
参照）を調べた。但し、このときのＢＰＳＧ膜の膜厚は
４００ｎｍであった。
フローを行なった後、広く平坦な半導体基板１上のＢＰ
ＳＧ膜４のうち上記ゲート電極３と同じ厚さを有する部
分を走査型電子顕微鏡により観察して、ガラスフローに
よる平坦化を示す指標としての平坦化角度θ（図４６を
参照）を調べた。但し、このときのＢＰＳＧ膜の膜厚は
４００ｎｍであった。
【００１５】図４７は、ＢＰＳＧ膜の不純物濃度を種々
変化させて、窒素ガス雰囲気中における８５０℃及び９
００℃の温度下で３０分間ガラスフローを行ない、平坦
角度θを測定した結果である。通常、ボロン、リン又は
ヒ素からなる不純物はＢ 2 Ｏ 3 、Ｐ 2 Ｏ 5 又はＡｓ 2 Ｏ 5 のよ
うな酸化物の形でシリコン酸化膜中に含有されており、
不純物の濃度は、Ｂ 2 Ｏ 3 、Ｐ 2 Ｏ 5 又はＡｓ 2 Ｏ 5 を含有す
るシリコン酸化膜中のＢ 2 Ｏ 3 、Ｐ 2 Ｏ 5 又はＡｓ 2 Ｏ 5 のモ
ル％で表わされる。図４７から明らかなように不純物濃
度が大きいほど平坦化が良好である。またガラスフロー
の温度については、９００℃の場合に比べて８５０℃の
場合にはＢＰＳＧ膜４の平坦化の点で劣る。高集積なＬ
ＳＩは、ＢＰＳＧ膜上に形成される金属配線が微細なた
め、断線やショートを生じさせない平坦化角度θとして
は、おおよそ２５℃以下の角度が必要である。従って、
図４７から明らかなように、９００℃のガラスフローで
は１４モル％以上の不純物濃度が必要となり、８５０℃
のガラスフローでは１９モル％以上が必要となる。
変化させて、窒素ガス雰囲気中における８５０℃及び９
００℃の温度下で３０分間ガラスフローを行ない、平坦
角度θを測定した結果である。通常、ボロン、リン又は
ヒ素からなる不純物はＢ 2 Ｏ 3 、Ｐ 2 Ｏ 5 又はＡｓ 2 Ｏ 5 のよ
うな酸化物の形でシリコン酸化膜中に含有されており、
不純物の濃度は、Ｂ 2 Ｏ 3 、Ｐ 2 Ｏ 5 又はＡｓ 2 Ｏ 5 を含有す
るシリコン酸化膜中のＢ 2 Ｏ 3 、Ｐ 2 Ｏ 5 又はＡｓ 2 Ｏ 5 のモ
ル％で表わされる。図４７から明らかなように不純物濃
度が大きいほど平坦化が良好である。またガラスフロー
の温度については、９００℃の場合に比べて８５０℃の
場合にはＢＰＳＧ膜４の平坦化の点で劣る。高集積なＬ
ＳＩは、ＢＰＳＧ膜上に形成される金属配線が微細なた
め、断線やショートを生じさせない平坦化角度θとして
は、おおよそ２５℃以下の角度が必要である。従って、
図４７から明らかなように、９００℃のガラスフローで
は１４モル％以上の不純物濃度が必要となり、８５０℃
のガラスフローでは１９モル％以上が必要となる。
【００１６】しかしながら、高濃度の不純物を含んだＢ
ＰＳＧ膜には、膜形成後に、大気中の水分を吸湿して不
純物を核とする析出物が発生するという問題がある。図
４８は、大気中におけるＢＰＳＧ膜の保存時間と不純物
が析出したものをパーティクル数として測定したものと
の関係を示している。これは、鏡面状のシリコン基板上
に４００ｎｍ厚であってそれぞれの不純物濃度を有する
ＢＰＳＧ膜を堆積した後、該ＢＰＳＧ膜の表面にレーザ
ー光を走査し、反射測定を行なうパーティクル検査装置
により、堆積直後から数百時間の間に亘って、数回の析
出物測定を行なった結果である。図４８から明らかなよ
うに、不純物濃度の増加に伴って極めて短時間の間に析
出物の増加が観察され、１９モル％程度以上では析出物
発生が顕著である。この析出物はボロン又はリンが低濃
度であっても、多くの水分を吸湿することによって生じ
る。
ＰＳＧ膜には、膜形成後に、大気中の水分を吸湿して不
純物を核とする析出物が発生するという問題がある。図
４８は、大気中におけるＢＰＳＧ膜の保存時間と不純物
が析出したものをパーティクル数として測定したものと
の関係を示している。これは、鏡面状のシリコン基板上
に４００ｎｍ厚であってそれぞれの不純物濃度を有する
ＢＰＳＧ膜を堆積した後、該ＢＰＳＧ膜の表面にレーザ
ー光を走査し、反射測定を行なうパーティクル検査装置
により、堆積直後から数百時間の間に亘って、数回の析
出物測定を行なった結果である。図４８から明らかなよ
うに、不純物濃度の増加に伴って極めて短時間の間に析
出物の増加が観察され、１９モル％程度以上では析出物
発生が顕著である。この析出物はボロン又はリンが低濃
度であっても、多くの水分を吸湿することによって生じ
る。
【００１７】このような析出物は、ＢＰＳＧ膜を平坦化
した後も残るため、ＢＰＳＧ膜の上に形成される金属配
線に断線やショート等が生じるので、高集積なトランジ
スタを実現するのが困難であるという問題を有してい
る。
した後も残るため、ＢＰＳＧ膜の上に形成される金属配
線に断線やショート等が生じるので、高集積なトランジ
スタを実現するのが困難であるという問題を有してい
る。
【００１８】本発明は、上記問題点に鑑み、基板上に形
成された高不純物濃度のシリコン酸化膜、例えば半導体
基板のゲート電極、金属電極部又は拡散領域等の上に形
成されたＢＰＳＧ膜に対して例えば８５０℃のような低
温によるガラスフローを行なうにも拘らず、基板上のシ
リコン酸化膜が吸湿せず、これによりシリコン酸化膜に
析出物が生成されないようにすることを目的とする。
成された高不純物濃度のシリコン酸化膜、例えば半導体
基板のゲート電極、金属電極部又は拡散領域等の上に形
成されたＢＰＳＧ膜に対して例えば８５０℃のような低
温によるガラスフローを行なうにも拘らず、基板上のシ
リコン酸化膜が吸湿せず、これによりシリコン酸化膜に
析出物が生成されないようにすることを目的とする。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る第１の薄膜形成方法は、シリル化反応
（メチル基、エチル基等の疎水基を有するシリルがＯＨ
基と反応し、疎水基がＯＨ基のＨとおき代わる反応）に
よりシリコン酸化膜の表面に疎水基を有する分子からな
る分子層を形成し、該分子層の分子の疎水基によってシ
リコン酸化膜の吸湿を防止するものである。
め、本発明に係る第１の薄膜形成方法は、シリル化反応
（メチル基、エチル基等の疎水基を有するシリルがＯＨ
基と反応し、疎水基がＯＨ基のＨとおき代わる反応）に
よりシリコン酸化膜の表面に疎水基を有する分子からな
る分子層を形成し、該分子層の分子の疎水基によってシ
リコン酸化膜の吸湿を防止するものである。
【００２０】具体的には、本発明に係る第１の薄膜形成
方法は、基板上にボロン、リン及び砒素のうちの少なく
とも１つからなる不純物を含むシリコン酸化膜を形成す
る第１の工程と、上記シリコン酸化膜の表面に疎水基を
有する分子からなる分子層を形成する第２の工程と、表
面に上記分子層が形成されている上記シリコン酸化膜に
対して該シリコン酸化膜が軟化する温度で熱処理を施し
て、上記分子層により上記不純物を核とする析出物の発
生を抑制しつつ上記シリコン酸化膜を平坦化させる第３
の工程と、平坦化された上記シリコン酸化膜の上に薄膜
を形成する第４の工程とを備えている。
方法は、基板上にボロン、リン及び砒素のうちの少なく
とも１つからなる不純物を含むシリコン酸化膜を形成す
る第１の工程と、上記シリコン酸化膜の表面に疎水基を
有する分子からなる分子層を形成する第２の工程と、表
面に上記分子層が形成されている上記シリコン酸化膜に
対して該シリコン酸化膜が軟化する温度で熱処理を施し
て、上記分子層により上記不純物を核とする析出物の発
生を抑制しつつ上記シリコン酸化膜を平坦化させる第３
の工程と、平坦化された上記シリコン酸化膜の上に薄膜
を形成する第４の工程とを備えている。
【００２１】第１の薄膜形成方法において、上記シリコ
ン酸化膜に含まれる上記不純物は酸化物であり、上記シ
リコン酸化膜中の酸化物の濃度は１９モル％以上である
ことが好ましい。
ン酸化膜に含まれる上記不純物は酸化物であり、上記シ
リコン酸化膜中の酸化物の濃度は１９モル％以上である
ことが好ましい。
【００２２】
【００２３】第１の薄膜形成方法は、上記第１の工程と
上記第２の工程との間に、上記第１の工程で形成された
シリコン酸化膜に対して熱処理を施す工程を備えている
ことが好ましい。
上記第２の工程との間に、上記第１の工程で形成された
シリコン酸化膜に対して熱処理を施す工程を備えている
ことが好ましい。
【００２４】本発明に係る第２の薄膜形成方法は、熱処
理後のシリコン酸化膜の表面に再度疎水性を有する分子
層を形成することにより、基板が非常に高い湿度の雰囲
気におかれたり又はシリコン酸化膜中のボロンやリンの
濃度が不均一になりボロンやリンが局在したりしても、
析出物が発生しないようにするものである。
理後のシリコン酸化膜の表面に再度疎水性を有する分子
層を形成することにより、基板が非常に高い湿度の雰囲
気におかれたり又はシリコン酸化膜中のボロンやリンの
濃度が不均一になりボロンやリンが局在したりしても、
析出物が発生しないようにするものである。
【００２５】具体的には、本発明に係る第２の薄膜形成
方法は、基板上にボロン、リン及び砒素のうちの少なく
とも１つを含むシリコン酸化膜を形成する第１の工程
と、該第１の工程で形成されたシリコン酸化膜の表面に
疎水基を有する分子からなる第１の分子層を形成する第
２の工程と、該第２の工程で表面に第１の分子層が形成
されたシリコン酸化膜に対して熱処理を施す第３の工程
と、該第３の工程で熱処理が施されたシリコン酸化膜の
表面に疎水基を有する分子からなる第２の分子層を形成
する第４の工程と、該第４の工程で表面に上記第２の分
子層が形成されたシリコン酸化膜の上に薄膜を形成する
第５の工程とを備えている。
方法は、基板上にボロン、リン及び砒素のうちの少なく
とも１つを含むシリコン酸化膜を形成する第１の工程
と、該第１の工程で形成されたシリコン酸化膜の表面に
疎水基を有する分子からなる第１の分子層を形成する第
２の工程と、該第２の工程で表面に第１の分子層が形成
されたシリコン酸化膜に対して熱処理を施す第３の工程
と、該第３の工程で熱処理が施されたシリコン酸化膜の
表面に疎水基を有する分子からなる第２の分子層を形成
する第４の工程と、該第４の工程で表面に上記第２の分
子層が形成されたシリコン酸化膜の上に薄膜を形成する
第５の工程とを備えている。
【００２６】第２の薄膜形成方法において、上記第２の
工程は、上記第１の工程で形成されたシリコン酸化膜の
上にシリコン又はゲルマニウムと結合した疎水基を含む
材料を供給して該疎水基を上記シリコン酸化膜の酸素と
結合させることにより上記シリコン酸化膜の表面に上記
疎水基を有する分子からなる第１の分子層を形成し、該
第１の分子層の分子の疎水基により上記シリコン酸化膜
への水分の侵入を防止する工程であり、上記第４の工程
は、上記第３の工程で熱処理が施されたシリコン酸化膜
の上にシリコン又はゲルマニウムと結合した疎水基を含
む材料を供給して該疎水基を熱処理が施されたシリコン
酸化膜の酸素と結合させることにより該シリコン酸化膜
の表面に上記疎水基を有する分子からなる第２の分子層
を形成し、該第２の分子層の分子の疎水基により熱処理
が施されたシリコン酸化膜への水分の侵入を防止する工
程であることが好ましい。
工程は、上記第１の工程で形成されたシリコン酸化膜の
上にシリコン又はゲルマニウムと結合した疎水基を含む
材料を供給して該疎水基を上記シリコン酸化膜の酸素と
結合させることにより上記シリコン酸化膜の表面に上記
疎水基を有する分子からなる第１の分子層を形成し、該
第１の分子層の分子の疎水基により上記シリコン酸化膜
への水分の侵入を防止する工程であり、上記第４の工程
は、上記第３の工程で熱処理が施されたシリコン酸化膜
の上にシリコン又はゲルマニウムと結合した疎水基を含
む材料を供給して該疎水基を熱処理が施されたシリコン
酸化膜の酸素と結合させることにより該シリコン酸化膜
の表面に上記疎水基を有する分子からなる第２の分子層
を形成し、該第２の分子層の分子の疎水基により熱処理
が施されたシリコン酸化膜への水分の侵入を防止する工
程であることが好ましい。
【００２７】第２の薄膜形成方法において、上記第２の
工程は、上記第１の工程で形成されたシリコン酸化膜の
表面に析出物が形成される前に行なわれることが好まし
い。
工程は、上記第１の工程で形成されたシリコン酸化膜の
表面に析出物が形成される前に行なわれることが好まし
い。
【００２８】本発明に係る第１の半導体装置の製造方法
は、トランジスタ領域が形成された半導体基板上にボロ
ン、リン及び砒素のうちの少なくとも１つからなる不純
物を含むシリコン酸化膜を形成する第１の工程と、シリ
コン酸化膜の表面に疎水基を有する分子からなる分子層
を形成する第２の工程と、表面に分子層が形成されてい
るシリコン酸化膜に対して該シリコン酸化膜が軟化する
温度で熱処理を施して、分子層により不純物を核とする
析出物の発生を抑制しつつシリコン酸化膜を平坦化させ
る第３の工程と、平坦化されたシリコン酸化膜の上に配
線層を形成する第４の工程とを備えている。
は、トランジスタ領域が形成された半導体基板上にボロ
ン、リン及び砒素のうちの少なくとも１つからなる不純
物を含むシリコン酸化膜を形成する第１の工程と、シリ
コン酸化膜の表面に疎水基を有する分子からなる分子層
を形成する第２の工程と、表面に分子層が形成されてい
るシリコン酸化膜に対して該シリコン酸化膜が軟化する
温度で熱処理を施して、分子層により不純物を核とする
析出物の発生を抑制しつつシリコン酸化膜を平坦化させ
る第３の工程と、平坦化されたシリコン酸化膜の上に配
線層を形成する第４の工程とを備えている。
【００２９】第１の半導体装置の製造方法において、上
記シリコン酸化膜に含まれる上記不純物は酸化物であ
り、上記シリコン酸化膜中の上記酸化物の濃度は１９モ
ル％以上であることが好ましい。
記シリコン酸化膜に含まれる上記不純物は酸化物であ
り、上記シリコン酸化膜中の上記酸化物の濃度は１９モ
ル％以上であることが好ましい。
【００３０】第１の半導体装置の製造方法は、上記第１
の工程と上記第２の工程との間に、上記第１の工程で形
成されたシリコン酸化膜に対して熱処理を施す工程を備
えていることが好ましい。
の工程と上記第２の工程との間に、上記第１の工程で形
成されたシリコン酸化膜に対して熱処理を施す工程を備
えていることが好ましい。
【００３１】本発明に係る第２の半導体装置の製造方法
は、トランジスタ領域が形成された半導体基板上にボロ
ン、リン及び砒素のうちの少なくとも１つを含むシリコ
ン酸化膜を形成する第１の工程と、該第１の工程で形成
されたシリコン酸化膜の上にシリコン又はゲルマニウム
と結合した疎水基を含む材料を供給して該疎水基を上記
シリコン酸化膜の酸素と結合させることにより該シリコ
ン酸化膜の表面に上記疎水基を有する分子からなる第１
の分子層を形成し、該第１の分子層の分子の疎水基によ
り上記シリコン酸化膜への水分の侵入を防止する第２の
工程と、該第２の工程で表面に第１の分子層が形成され
たシリコン酸化膜に対して熱処理を行なう第３の工程
と、該第３の工程で熱処理が行われたシリコン酸化膜の
上にシリコン又はゲルマニウムと結合した疎水基を含む
材料を供給して該疎水基を熱処理が施されたシリコン酸
化膜の酸素と結合させることにより該シリコン酸化膜の
表面に上記疎水基を有する分子からなる第２の分子層を
形成し、該第２の分子層の分子の疎水基により熱処理が
施されたシリコン酸化膜への水分の侵入を防止する第４
の工程と、該第４の工程で表面に第２の分子層が形成さ
れたシリコン酸化膜の上に直接又は絶縁層を介して配線
層を形成する第５の工程とを備えている。
は、トランジスタ領域が形成された半導体基板上にボロ
ン、リン及び砒素のうちの少なくとも１つを含むシリコ
ン酸化膜を形成する第１の工程と、該第１の工程で形成
されたシリコン酸化膜の上にシリコン又はゲルマニウム
と結合した疎水基を含む材料を供給して該疎水基を上記
シリコン酸化膜の酸素と結合させることにより該シリコ
ン酸化膜の表面に上記疎水基を有する分子からなる第１
の分子層を形成し、該第１の分子層の分子の疎水基によ
り上記シリコン酸化膜への水分の侵入を防止する第２の
工程と、該第２の工程で表面に第１の分子層が形成され
たシリコン酸化膜に対して熱処理を行なう第３の工程
と、該第３の工程で熱処理が行われたシリコン酸化膜の
上にシリコン又はゲルマニウムと結合した疎水基を含む
材料を供給して該疎水基を熱処理が施されたシリコン酸
化膜の酸素と結合させることにより該シリコン酸化膜の
表面に上記疎水基を有する分子からなる第２の分子層を
形成し、該第２の分子層の分子の疎水基により熱処理が
施されたシリコン酸化膜への水分の侵入を防止する第４
の工程と、該第４の工程で表面に第２の分子層が形成さ
れたシリコン酸化膜の上に直接又は絶縁層を介して配線
層を形成する第５の工程とを備えている。
【００３２】第２の半導体装置の製造方法において、上
記第２の工程は、上記第１の工程で形成されたシリコン
酸化膜の表面に析出物が形成される前に行なわれること
が好ましい。
記第２の工程は、上記第１の工程で形成されたシリコン
酸化膜の表面に析出物が形成される前に行なわれること
が好ましい。
【００３３】
【作用】第１の薄膜形成方法によると、表面に分子層が
形成されているシリコン酸化膜に対して該シリコン酸化
膜が軟化する温度で熱処理を施すため、分子層により不
純物を核とする析出物の発生を抑制しつつシリコン酸化
膜を平坦化させることができる。
形成されているシリコン酸化膜に対して該シリコン酸化
膜が軟化する温度で熱処理を施すため、分子層により不
純物を核とする析出物の発生を抑制しつつシリコン酸化
膜を平坦化させることができる。
【００３４】第１の薄膜形成方法において、シリコン酸
化膜に含まれる不純物は酸化物であり、シリコン酸化膜
中の酸化物の濃度が１９モル％以上であると、８５０℃
のガラスフローによりシリコン酸化膜を平坦化すること
ができる。
化膜に含まれる不純物は酸化物であり、シリコン酸化膜
中の酸化物の濃度が１９モル％以上であると、８５０℃
のガラスフローによりシリコン酸化膜を平坦化すること
ができる。
【００３５】
【００３６】第１の薄膜形成方法が、第１の工程と第２
の工程との間に、第１の工程で形成されたシリコン酸化
膜に対して熱処理を施す工程を備えていると、シリコン
酸化膜が緻密化すると共にシリコン酸化膜を構成するＳ
ｉ，Ｂ，Ｐ又はＡｓが酸素と十分に結合するために、シ
リコン酸化膜の吸湿性がきわめて低くなる。また、水分
に対して親水的で吸湿しやすいＯＨ基の生成が抑制され
るために、析出物の発生が抑制される。
の工程との間に、第１の工程で形成されたシリコン酸化
膜に対して熱処理を施す工程を備えていると、シリコン
酸化膜が緻密化すると共にシリコン酸化膜を構成するＳ
ｉ，Ｂ，Ｐ又はＡｓが酸素と十分に結合するために、シ
リコン酸化膜の吸湿性がきわめて低くなる。また、水分
に対して親水的で吸湿しやすいＯＨ基の生成が抑制され
るために、析出物の発生が抑制される。
【００３７】第２の薄膜形成方法によると、熱処理が行
われたシリコン酸化膜の表面に第２の分子層を形成し、
該第２の分子層の分子の疎水基によってシリコン酸化膜
への水分の侵入を防止するので、基板が非常に高い湿度
の雰囲気中におかれたり、シリコン酸化膜中の濃度が不
均一になってＢやＰが局在したりするときに発生しやす
くなる析出物を確実に防止することができる。
われたシリコン酸化膜の表面に第２の分子層を形成し、
該第２の分子層の分子の疎水基によってシリコン酸化膜
への水分の侵入を防止するので、基板が非常に高い湿度
の雰囲気中におかれたり、シリコン酸化膜中の濃度が不
均一になってＢやＰが局在したりするときに発生しやす
くなる析出物を確実に防止することができる。
【００３８】第２の薄膜形成方法において、第１の工程
で形成されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して該疎水基
を上記シリコン酸化膜の酸素と結合させると、上記シリ
コン酸化膜の表面に疎水基を有する分子からなる第１分
子層を確実に形成することができ、また、第３の工程で
熱処理が施されたシリコン酸化膜の上にシリコン又はゲ
ルマニウムと結合した疎水基を含む材料を供給して該疎
水基を熱処理が施されたシリコン酸化膜の酸素と結合さ
せると、熱処理が施されたシリコン酸化膜の表面に疎水
基を有する分子からなる第２の分子層を確実に形成する
ことができる。
で形成されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して該疎水基
を上記シリコン酸化膜の酸素と結合させると、上記シリ
コン酸化膜の表面に疎水基を有する分子からなる第１分
子層を確実に形成することができ、また、第３の工程で
熱処理が施されたシリコン酸化膜の上にシリコン又はゲ
ルマニウムと結合した疎水基を含む材料を供給して該疎
水基を熱処理が施されたシリコン酸化膜の酸素と結合さ
せると、熱処理が施されたシリコン酸化膜の表面に疎水
基を有する分子からなる第２の分子層を確実に形成する
ことができる。
【００３９】第２の薄膜形成方法において、第２の工程
が、第１の工程で形成されたシリコン酸化膜の表面に析
出物が形成される前に行なわれると、シリコン酸化膜の
表面に析出物が発生する事態をほぼ完全に抑制すること
ができる。
が、第１の工程で形成されたシリコン酸化膜の表面に析
出物が形成される前に行なわれると、シリコン酸化膜の
表面に析出物が発生する事態をほぼ完全に抑制すること
ができる。
【００４０】第１の半導体装置の製造方法によると、第
１の薄膜の形成方法と同様、表面に分子層が形成されて
いるシリコン酸化膜に対して該シリコン酸化膜が軟化す
る温度で熱処理を施すため、分子層により不純物を核と
する析出物の発生を抑制しつつシリコン酸化膜を平坦化
させることができる。
１の薄膜の形成方法と同様、表面に分子層が形成されて
いるシリコン酸化膜に対して該シリコン酸化膜が軟化す
る温度で熱処理を施すため、分子層により不純物を核と
する析出物の発生を抑制しつつシリコン酸化膜を平坦化
させることができる。
【００４１】第１の半導体装置の製造方法において、シ
リコン酸化膜に含まれる不純物は酸化物であり、シリコ
ン酸化膜中の酸化物の濃度が１９モル％以上であると、
８５０℃のガラスフローによりシリコン酸化膜を平坦化
することができる。
リコン酸化膜に含まれる不純物は酸化物であり、シリコ
ン酸化膜中の酸化物の濃度が１９モル％以上であると、
８５０℃のガラスフローによりシリコン酸化膜を平坦化
することができる。
【００４２】第１の半導体装置の製造方法が、第１の工
程と第２の工程との間に、第１の工程で形成されたシリ
コン酸化膜に対して熱処理を施す工程を備えていると、
シリコン酸化膜が緻密化すると共にシリコン酸化膜を構
成するＳｉ，Ｂ，Ｐ又はＡｓが酸素と十分に結合するた
めに、シリコン酸化膜の吸湿性がきわめて低くなる。ま
た、水分に対して親水的で吸湿しやすいＯＨ基の生成が
抑制されるために、析出物の発生が抑制される。
程と第２の工程との間に、第１の工程で形成されたシリ
コン酸化膜に対して熱処理を施す工程を備えていると、
シリコン酸化膜が緻密化すると共にシリコン酸化膜を構
成するＳｉ，Ｂ，Ｐ又はＡｓが酸素と十分に結合するた
めに、シリコン酸化膜の吸湿性がきわめて低くなる。ま
た、水分に対して親水的で吸湿しやすいＯＨ基の生成が
抑制されるために、析出物の発生が抑制される。
【００４３】第２の半導体装置の製造方法によると、第
１の工程で形成されたシリコン酸化膜の上にシリコン又
はゲルマニウムと結合した疎水基を含む材料を供給して
該疎水基を上記シリコン酸化膜の酸素と結合させるた
め、上記シリコン酸化膜の表面に疎水基を有する分子か
らなる第１分子層を形成できると共に、第３の工程で熱
処理が施されたシリコン酸化膜の上にシリコン又はゲル
マニウムと結合した疎水基を含む材料を供給して該疎水
基を熱処理が施されたシリコン酸化膜の酸素と結合させ
るため、熱処理が施されたシリコン酸化膜の表面に疎水
基を有する分子からなる第２の分子層を形成できるの
で、第１及び第２の分子層を構成する分子の疎水基がシ
リコン酸化膜への水分の侵入を確実に防止する。
１の工程で形成されたシリコン酸化膜の上にシリコン又
はゲルマニウムと結合した疎水基を含む材料を供給して
該疎水基を上記シリコン酸化膜の酸素と結合させるた
め、上記シリコン酸化膜の表面に疎水基を有する分子か
らなる第１分子層を形成できると共に、第３の工程で熱
処理が施されたシリコン酸化膜の上にシリコン又はゲル
マニウムと結合した疎水基を含む材料を供給して該疎水
基を熱処理が施されたシリコン酸化膜の酸素と結合させ
るため、熱処理が施されたシリコン酸化膜の表面に疎水
基を有する分子からなる第２の分子層を形成できるの
で、第１及び第２の分子層を構成する分子の疎水基がシ
リコン酸化膜への水分の侵入を確実に防止する。
【００４４】第２の半導体装置の製造方法において、第
２の工程が、第１の工程で形成されたシリコン酸化膜の
表面に析出物が形成される前に行なわれると、シリコン
酸化膜の表面に析出物が発生する事態をほぼ完全に抑制
することができる。
２の工程が、第１の工程で形成されたシリコン酸化膜の
表面に析出物が形成される前に行なわれると、シリコン
酸化膜の表面に析出物が発生する事態をほぼ完全に抑制
することができる。
【００４５】
【実施例】以下、本発明の実施例を説明する前提として
本発明の基本原理について説明する。ＢＰＳＧ膜は基本
的にＰ2 Ｏ5 とＢ2 Ｏ3 とを含有したＳｉＯ2 である。
特に、Ｐ2 Ｏ5 及びＢ2 Ｏ3 は吸湿し、次の反応式によ
り、オルトリン酸（Ｈ3 ＰＯ4 ）やオルトホウ酸（Ｂ
（ＯＨ）3 ）に変化する。すなわち、 Ｐ2 Ｏ5 ＋３Ｈ2 Ｏ＝２Ｈ3 ＰＯ4 Ｂ2 Ｏ3 ＋３Ｈ2 Ｏ＝２Ｂ（ＯＨ）3 このオルトリン酸やオルトホウ酸が集積して析出物とな
るのである。この現象については、例えば、「ジャーナ
ル オブ ヴァキューム サイエンス＆テクノロジー
Ａ」 ｐ．３１３ K.Ahmed and C.Geisert Intel Cor
p. "Borophosphosilicate glass crystal induction an
d suppression "に示されている。
本発明の基本原理について説明する。ＢＰＳＧ膜は基本
的にＰ2 Ｏ5 とＢ2 Ｏ3 とを含有したＳｉＯ2 である。
特に、Ｐ2 Ｏ5 及びＢ2 Ｏ3 は吸湿し、次の反応式によ
り、オルトリン酸（Ｈ3 ＰＯ4 ）やオルトホウ酸（Ｂ
（ＯＨ）3 ）に変化する。すなわち、 Ｐ2 Ｏ5 ＋３Ｈ2 Ｏ＝２Ｈ3 ＰＯ4 Ｂ2 Ｏ3 ＋３Ｈ2 Ｏ＝２Ｂ（ＯＨ）3 このオルトリン酸やオルトホウ酸が集積して析出物とな
るのである。この現象については、例えば、「ジャーナ
ル オブ ヴァキューム サイエンス＆テクノロジー
Ａ」 ｐ．３１３ K.Ahmed and C.Geisert Intel Cor
p. "Borophosphosilicate glass crystal induction an
d suppression "に示されている。
【００４６】図４９は、上記の現象を説明しており、図
４９（ａ）に示すように、基板１上に形成されたＢＰＳ
Ｇ膜４の表面は、Ｓｉ−ＯＨ、Ｂ−ＯＨ又はＰ−ＯＨの
ＯＨ基によって覆われている。この状態は、水分に対し
て親水的で吸湿しやすく、図４９（ｂ）に示すように、
ＢＰＳＧ膜４の膜中で上記の反応が生じ、析出物５が生
成される。
４９（ａ）に示すように、基板１上に形成されたＢＰＳ
Ｇ膜４の表面は、Ｓｉ−ＯＨ、Ｂ−ＯＨ又はＰ−ＯＨの
ＯＨ基によって覆われている。この状態は、水分に対し
て親水的で吸湿しやすく、図４９（ｂ）に示すように、
ＢＰＳＧ膜４の膜中で上記の反応が生じ、析出物５が生
成される。
【００４７】図５０は、上記析出物の二次イオン質量の
分析結果を示しており、同図から明らかなように、析出
物が生成されていない部分（基板側の部分）においては
各元素の深さ方向の濃度は一定である。また、析出物が
生成されている部分（表面側の部分）においては、高濃
度のＢ及びＰが観察される一方、Ｓｉの濃度は低下して
おり、生成物はリン酸及びホウ酸の塊である。
分析結果を示しており、同図から明らかなように、析出
物が生成されていない部分（基板側の部分）においては
各元素の深さ方向の濃度は一定である。また、析出物が
生成されている部分（表面側の部分）においては、高濃
度のＢ及びＰが観察される一方、Ｓｉの濃度は低下して
おり、生成物はリン酸及びホウ酸の塊である。
【００４８】本発明は、シリコン酸化膜例えばＢＰＳＧ
膜の表面にシリル化反応（メチル基、エチル基等の疎水
基を有するシリルがＯＨ基と反応し、疎水基がＯＨ基の
Ｈとおき代わり、−Ｏ−Ｓｉ（ＣＨ3 ）3 等が生成され
ることをいう。）により、メチル基、エチル基等の疎水
基を有する分子からなる分子層を形成し、この分子層の
分子の疎水基によってシリコン酸化膜への水の侵入を阻
止し、これによりシリコン酸化膜の吸湿を防止するもの
である。
膜の表面にシリル化反応（メチル基、エチル基等の疎水
基を有するシリルがＯＨ基と反応し、疎水基がＯＨ基の
Ｈとおき代わり、−Ｏ−Ｓｉ（ＣＨ3 ）3 等が生成され
ることをいう。）により、メチル基、エチル基等の疎水
基を有する分子からなる分子層を形成し、この分子層の
分子の疎水基によってシリコン酸化膜への水の侵入を阻
止し、これによりシリコン酸化膜の吸湿を防止するもの
である。
【００４９】図１〜図３は本発明の解決原理を示してお
り、基板１上にＢＰＳＧ膜４を形成すると、図１に示す
ように、ＢＰＳＧ膜４の表面は−ＯＨ（Ｓｉ−ＯＨ、Ｂ
−ＯＨ、Ｐ−ＯＨの形）で覆われる。次に、ＢＰＳＧ膜
４の表面に例えばヘキサメチルジシラザンをスピンコー
トすると、図２に示されるように、ＢＰＳＧ膜４の表面
には、下記のシリル反応式によりＳｉ−ＯＨ、Ｂ−Ｏ
Ｈ、Ｐ−ＯＨのすべてがシリル化されて疎水基からなる
分子層８が形成される。
り、基板１上にＢＰＳＧ膜４を形成すると、図１に示す
ように、ＢＰＳＧ膜４の表面は−ＯＨ（Ｓｉ−ＯＨ、Ｂ
−ＯＨ、Ｐ−ＯＨの形）で覆われる。次に、ＢＰＳＧ膜
４の表面に例えばヘキサメチルジシラザンをスピンコー
トすると、図２に示されるように、ＢＰＳＧ膜４の表面
には、下記のシリル反応式によりＳｉ−ＯＨ、Ｂ−Ｏ
Ｈ、Ｐ−ＯＨのすべてがシリル化されて疎水基からなる
分子層８が形成される。
【００５０】シリル化反応式（↑は揮発性を示す） 2Si-OH＋（CH3 ）3 -Si-NH-Si-（CH3 ）3 →2Si-O-Si-(CH3 ）3 ＋NH3 ↑ 2B-OH ＋（CH3 ）3 -Si-NH-Si-（CH3 ）3 →2B-O-Si-（CH3 ）3 ＋NH3 ↑ 2P-OH ＋（CH3 ）3 -Si-NH-Si-（CH3 ）3 →2P-O-Si-（CH3 ）3 ＋NH3 ↑ 次に、分子層８の表面に水分子が到達すると、分子層８
の疎水基のために水分子同士が結合して図３に示すよう
に氷状になり体積が大きくなるので、ＢＰＳＧ膜４の表
面への水の到達が阻止される。これによって、ＢＰＳＧ
膜４の吸湿が防止され、析出物の発生を抑制することが
できる。
の疎水基のために水分子同士が結合して図３に示すよう
に氷状になり体積が大きくなるので、ＢＰＳＧ膜４の表
面への水の到達が阻止される。これによって、ＢＰＳＧ
膜４の吸湿が防止され、析出物の発生を抑制することが
できる。
【００５１】以下、本発明の実施例を図面に基づいて説
明する。
明する。
【００５２】図４〜図１０は、本発明の第１実施例に係
る半導体装置の製造方法の概略工程を説明する断面図で
あって、まず、図４に示すように、ＭＯＳトランジスタ
等が作り込まれた半導体基板１に、トランジスタ間を絶
縁分離するＬＯＣＯＳ１ａ、ＭＯＳトランジスタのソー
スおよびドレインの拡散領域１ｂを形成した後、半導体
基板１の表面にゲート酸化膜２を介してポリシリコンよ
りなるゲート電極３を形成する。
る半導体装置の製造方法の概略工程を説明する断面図で
あって、まず、図４に示すように、ＭＯＳトランジスタ
等が作り込まれた半導体基板１に、トランジスタ間を絶
縁分離するＬＯＣＯＳ１ａ、ＭＯＳトランジスタのソー
スおよびドレインの拡散領域１ｂを形成した後、半導体
基板１の表面にゲート酸化膜２を介してポリシリコンよ
りなるゲート電極３を形成する。
【００５３】次に、図５に示すように、半導体基板１及
びゲート電極３の上に、ＳｉＨ4 、Ｂ2 Ｈ6 、ＰＨ3 及
びＯ2 ガスの熱分解による常圧ＣＶＤ法により、ボロン
及びリンを含有したＢＰＳＧ膜４を７００ｎｍの膜厚に
堆積する。
びゲート電極３の上に、ＳｉＨ4 、Ｂ2 Ｈ6 、ＰＨ3 及
びＯ2 ガスの熱分解による常圧ＣＶＤ法により、ボロン
及びリンを含有したＢＰＳＧ膜４を７００ｎｍの膜厚に
堆積する。
【００５４】次に、図４８に示す析出物が発生する時間
よりも前に、図６に示すように、ＢＰＳＧ膜４の表面に
ヘキサメチルジシラザンの疎水性分子層をスピンコート
する。このようにすると、シリル化反応が起きてＢＰＳ
Ｇ膜４の表面に分子層８が形成されるので、分子層８が
形成されたＢＰＳＧ膜４に対して熱処理を行ない、図７
に示すように、ＢＰＳＧ膜４をガラス軟化法により流動
させて平坦化する。
よりも前に、図６に示すように、ＢＰＳＧ膜４の表面に
ヘキサメチルジシラザンの疎水性分子層をスピンコート
する。このようにすると、シリル化反応が起きてＢＰＳ
Ｇ膜４の表面に分子層８が形成されるので、分子層８が
形成されたＢＰＳＧ膜４に対して熱処理を行ない、図７
に示すように、ＢＰＳＧ膜４をガラス軟化法により流動
させて平坦化する。
【００５５】次に、図８に示すように、平坦化されたＢ
ＰＳＧ膜４の上に、第１のフォトレジスト６Ａによって
所望形状のレジストパターンを作成した後、ＢＰＳＧ膜
４に対してエッチングを行なう。
ＰＳＧ膜４の上に、第１のフォトレジスト６Ａによって
所望形状のレジストパターンを作成した後、ＢＰＳＧ膜
４に対してエッチングを行なう。
【００５６】次に、第１のフォトレジスト６Ａを除去し
た後、図９に示すように、エッチングされたＢＰＳＧ膜
４の上に、上部電極となるアルミ系合金よりなる金属層
７をスパッタリング法により形成する。その後、金属層
７の表面に配線パターンに応じた第２のフォトレジスト
６Ｂを形成する。
た後、図９に示すように、エッチングされたＢＰＳＧ膜
４の上に、上部電極となるアルミ系合金よりなる金属層
７をスパッタリング法により形成する。その後、金属層
７の表面に配線パターンに応じた第２のフォトレジスト
６Ｂを形成する。
【００５７】次に、金属層７をエッチングした後、図１
０に示すように、第２のフォトレジスト６Ｂを除去して
金属層よりなる配線パターン７´を形成することによっ
て、半導体装置を得る。
０に示すように、第２のフォトレジスト６Ｂを除去して
金属層よりなる配線パターン７´を形成することによっ
て、半導体装置を得る。
【００５８】なお、本第１実施例においては、図７の工
程において分子層８が消滅しているが、これは分子層８
を構成している原子の大部分が熱処理によって、離脱又
は燃焼を生じたり、ＢＰＳＧ膜４の酸素と結合して酸化
膜を形成したり、原子レベルで残ったりするのいずれか
であって、分子層８としては存在していないためであ
る。
程において分子層８が消滅しているが、これは分子層８
を構成している原子の大部分が熱処理によって、離脱又
は燃焼を生じたり、ＢＰＳＧ膜４の酸素と結合して酸化
膜を形成したり、原子レベルで残ったりするのいずれか
であって、分子層８としては存在していないためであ
る。
【００５９】また、ＢＰＳＧ膜４に対する熱処理によ
り、ＢＰＳＧ膜４が緻密化すると共にＢＰＳＧ膜４を構
成するＳｉ，Ｂ，Ｐが十分に酸素と結合するために、Ｂ
ＰＳＧ膜４の吸湿性がきわめて低くなる。また、水分に
対して親水的で吸湿し易いＯＨ結合が抑制されるため
に、析出物の発生が抑えられる。このために、ＢＰＳＧ
膜４に対する熱処理後には該ＢＰＳＧ膜４に析出物が生
成されないので、その後は、ＢＰＳＧ膜４の表面に疎水
性の分子層を形成する必要はない。
り、ＢＰＳＧ膜４が緻密化すると共にＢＰＳＧ膜４を構
成するＳｉ，Ｂ，Ｐが十分に酸素と結合するために、Ｂ
ＰＳＧ膜４の吸湿性がきわめて低くなる。また、水分に
対して親水的で吸湿し易いＯＨ結合が抑制されるため
に、析出物の発生が抑えられる。このために、ＢＰＳＧ
膜４に対する熱処理後には該ＢＰＳＧ膜４に析出物が生
成されないので、その後は、ＢＰＳＧ膜４の表面に疎水
性の分子層を形成する必要はない。
【００６０】以下、本発明を評価するために行なった上
記第１実施例の具体例及び比較例について説明する。
記第１実施例の具体例及び比較例について説明する。
【００６１】まず、具体例としては、図４に示す半導体
基板１として鏡面状のシリコン基板を用い、該シリコン
基板上に、図５と同様に、約２３モル％の不純物濃度の
ＢＰＳＧ膜４を４００ｎｍの膜厚に堆積した後、図６と
同様に、ＢＰＳＧ膜４の上に分子層８を形成する。次
に、ＢＰＳＧ膜の上に、シリル化反応により、メチル
基、エチル基等の疎水基からなる分子層を形成する。こ
の分子層によってシリコン酸化膜の表面の吸湿が防止さ
れ、この吸湿防止作用によって、リン酸、ホウ酸等の析
出物（後述するパーティクル検査装置では、この析出物
をパーティクルと表示する。）の生成が生じない。
基板１として鏡面状のシリコン基板を用い、該シリコン
基板上に、図５と同様に、約２３モル％の不純物濃度の
ＢＰＳＧ膜４を４００ｎｍの膜厚に堆積した後、図６と
同様に、ＢＰＳＧ膜４の上に分子層８を形成する。次
に、ＢＰＳＧ膜の上に、シリル化反応により、メチル
基、エチル基等の疎水基からなる分子層を形成する。こ
の分子層によってシリコン酸化膜の表面の吸湿が防止さ
れ、この吸湿防止作用によって、リン酸、ホウ酸等の析
出物（後述するパーティクル検査装置では、この析出物
をパーティクルと表示する。）の生成が生じない。
【００６２】図１１は、パーティクル検査装置により堆
積から１９９時間後の析出物測定を行なった結果を示し
ており、図１１（ａ）は比較例として従来の方法による
場合の析出物の測定結果であり、１万個程度の析出物の
増加が生じている。図１１（ｂ）は上記具体例の場合の
析出部の測定結果であり、数百個のパーティクル数であ
る。この具体例の場合のパーティクル数はＢＰＳＧ膜４
の堆積直後の測定結果と変わらず、パーティクル数の増
加が大幅に抑制されていることがわかる。
積から１９９時間後の析出物測定を行なった結果を示し
ており、図１１（ａ）は比較例として従来の方法による
場合の析出物の測定結果であり、１万個程度の析出物の
増加が生じている。図１１（ｂ）は上記具体例の場合の
析出部の測定結果であり、数百個のパーティクル数であ
る。この具体例の場合のパーティクル数はＢＰＳＧ膜４
の堆積直後の測定結果と変わらず、パーティクル数の増
加が大幅に抑制されていることがわかる。
【００６３】また、０．５μｍのデザインルール（最小
寸法が０．５μｍで、通常はゲート電極幅の寸法であ
る。）デバイスの３８４ＫビットＳＲＡＭを作成し、そ
の歩留り評価を行なった。その結果は［表１］に示す通
りであって、極めて良好な歩留りを得ることができた。
すなわち、従来は、歩留まりが約２５％であり不良品が
約７５％発生していたが、不良品の３分の１程度つまり
約２５％はＢＰＳＧ膜に起因していた。ところが、本発
明によると、ＢＰＳＧ膜に起因する不良品がほとんど発
生しなくなったために、全体の歩留まりが約５０％に向
上したのである。
寸法が０．５μｍで、通常はゲート電極幅の寸法であ
る。）デバイスの３８４ＫビットＳＲＡＭを作成し、そ
の歩留り評価を行なった。その結果は［表１］に示す通
りであって、極めて良好な歩留りを得ることができた。
すなわち、従来は、歩留まりが約２５％であり不良品が
約７５％発生していたが、不良品の３分の１程度つまり
約２５％はＢＰＳＧ膜に起因していた。ところが、本発
明によると、ＢＰＳＧ膜に起因する不良品がほとんど発
生しなくなったために、全体の歩留まりが約５０％に向
上したのである。
【００６４】
【表１】
【００６５】以上説明したように、第１実施例による
と、半導体基板等よりなる基板上にボロン、リン及び砒
素の中の少なくとも１つを含有するシリコン酸化膜を形
成する第１の工程と、該第１の工程で形成されたシリコ
ン酸化膜の上にＳｉと結合した疎水基を含む材料を供給
して上記Ｓｉと結合した疎水基を上記シリコン酸化膜の
酸素と結合させることにより上記シリコン酸化膜上に上
記Ｓｉと結合した疎水基を有する分子からなる分子層を
形成し、上記シリコン酸化膜の酸素と結合した疎水基に
よって上記シリコン酸化膜への水分侵入を防止する第２
の工程と、該第２の工程で分子層が形成されたシリコン
酸化膜上に直接又は絶縁層を介して配線層を形成する第
３の工程とを備えており、特に第２の工程においてシリ
コン酸化膜の上に疎水基を有する分子からなる分子層を
形成することにより吸湿を防止し、これにより吸湿によ
る析出物の発生を防止することができる。
と、半導体基板等よりなる基板上にボロン、リン及び砒
素の中の少なくとも１つを含有するシリコン酸化膜を形
成する第１の工程と、該第１の工程で形成されたシリコ
ン酸化膜の上にＳｉと結合した疎水基を含む材料を供給
して上記Ｓｉと結合した疎水基を上記シリコン酸化膜の
酸素と結合させることにより上記シリコン酸化膜上に上
記Ｓｉと結合した疎水基を有する分子からなる分子層を
形成し、上記シリコン酸化膜の酸素と結合した疎水基に
よって上記シリコン酸化膜への水分侵入を防止する第２
の工程と、該第２の工程で分子層が形成されたシリコン
酸化膜上に直接又は絶縁層を介して配線層を形成する第
３の工程とを備えており、特に第２の工程においてシリ
コン酸化膜の上に疎水基を有する分子からなる分子層を
形成することにより吸湿を防止し、これにより吸湿によ
る析出物の発生を防止することができる。
【００６６】以下、本発明の第２実施例に係る半導体装
置の製造方法の概略工程を説明する。該第２実施例に係
る半導体装置の製造方法の工程の基本的な流れは第１実
施例と同様である。第１実施例と異なるのは、図５に示
すＢＰＳＧ膜４の形成方法を、テトラエトキシシラン
（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）、トリエチルフォスフェート
（Ｐ（ＯＣ2 Ｈ5 ）3 ）、トリメチルボレート（Ｂ（Ｏ
ＣＨ3 ）3 ）及びオゾンガスを用いた常圧ＣＶＤで行な
う点である。以下、この形成方法によるＢＰＳＧ膜をＯ
3 ／ＴＥＯＳによるＢＰＳＧ膜と称する。この方法は、
Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜の段差被覆性が極めて
良いために、より微細性を要求される半導体基板、例え
ば６４ＭＤＲＡＭ等の半導体基板の表面の凹凸上にも良
好に被覆される。
置の製造方法の概略工程を説明する。該第２実施例に係
る半導体装置の製造方法の工程の基本的な流れは第１実
施例と同様である。第１実施例と異なるのは、図５に示
すＢＰＳＧ膜４の形成方法を、テトラエトキシシラン
（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）、トリエチルフォスフェート
（Ｐ（ＯＣ2 Ｈ5 ）3 ）、トリメチルボレート（Ｂ（Ｏ
ＣＨ3 ）3 ）及びオゾンガスを用いた常圧ＣＶＤで行な
う点である。以下、この形成方法によるＢＰＳＧ膜をＯ
3 ／ＴＥＯＳによるＢＰＳＧ膜と称する。この方法は、
Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜の段差被覆性が極めて
良いために、より微細性を要求される半導体基板、例え
ば６４ＭＤＲＡＭ等の半導体基板の表面の凹凸上にも良
好に被覆される。
【００６７】図１２は、第１実施例及び第２実施例の方
法による平坦化角度θを比較したものであって、いくつ
かのポリシリコン電極におけるライン アンド スペー
ス形状パターン上に、第１実施例に係るＳｉＨ4 による
４００ｎｍ膜厚のＢＰＳＧ膜４と、第２実施例に係るＯ
3 ／ＴＥＯＳによる４００ｎｍ膜厚のＢＰＳＧ膜４とを
それぞれ堆積し、ＢＰＳＧ膜４の不純物濃度を１６．４
モル％とし、９００℃の温度下での窒素ガス雰囲気中６
０分間のガラスフローと８５０℃の温度下でのパイロ雰
囲気中６０分間のガラスフローとを行ない、図４６と同
様の断面を走査型電子顕微鏡観察により、ガラスフロー
による平坦化を示す指標としての平坦化角度θを調べた
結果を示している。いずれのガラスフローにおいても平
坦化角度θはＯ3 ／ＴＥＯＳによるＢＰＳＧ膜４の方が
ＳｉＨ4 によるＢＰＳＧ膜４よりも平坦化性に優れてい
る。
法による平坦化角度θを比較したものであって、いくつ
かのポリシリコン電極におけるライン アンド スペー
ス形状パターン上に、第１実施例に係るＳｉＨ4 による
４００ｎｍ膜厚のＢＰＳＧ膜４と、第２実施例に係るＯ
3 ／ＴＥＯＳによる４００ｎｍ膜厚のＢＰＳＧ膜４とを
それぞれ堆積し、ＢＰＳＧ膜４の不純物濃度を１６．４
モル％とし、９００℃の温度下での窒素ガス雰囲気中６
０分間のガラスフローと８５０℃の温度下でのパイロ雰
囲気中６０分間のガラスフローとを行ない、図４６と同
様の断面を走査型電子顕微鏡観察により、ガラスフロー
による平坦化を示す指標としての平坦化角度θを調べた
結果を示している。いずれのガラスフローにおいても平
坦化角度θはＯ3 ／ＴＥＯＳによるＢＰＳＧ膜４の方が
ＳｉＨ4 によるＢＰＳＧ膜４よりも平坦化性に優れてい
る。
【００６８】図１３は、第２実施例の方法による不純物
濃度に対する平坦化角度θを比較したものであって、４
５０ｎｍ厚のポリシリコンパターン上に７００ｎｍ厚の
Ｏ3／ＴＥＯＳによるＢＰＳＧ膜４を形成し、８５０℃
のパイロ雰囲気で６０分のガラスフローを行なったもの
である。該第２実施例の方法は第１実施例による方法よ
りも平坦性の点でも優れていることが理解できる。ま
た、図１３より、ガラスフロー後に３０°以下の平坦化
角度θを安定して得るには、１６モル％以上の不純物濃
度が必要であることが理解できる。さらに、Ｎ2 雰囲気
中でのガラスフローでは、より高濃度にする必要があ
る。
濃度に対する平坦化角度θを比較したものであって、４
５０ｎｍ厚のポリシリコンパターン上に７００ｎｍ厚の
Ｏ3／ＴＥＯＳによるＢＰＳＧ膜４を形成し、８５０℃
のパイロ雰囲気で６０分のガラスフローを行なったもの
である。該第２実施例の方法は第１実施例による方法よ
りも平坦性の点でも優れていることが理解できる。ま
た、図１３より、ガラスフロー後に３０°以下の平坦化
角度θを安定して得るには、１６モル％以上の不純物濃
度が必要であることが理解できる。さらに、Ｎ2 雰囲気
中でのガラスフローでは、より高濃度にする必要があ
る。
【００６９】図１４は、第１実施例の方法によるＳｉＨ
4 を原料ガスとしたＢＰＳＧ膜４と、第２実施例の方法
によるＯ3 ／ＴＥＯＳを原料ガスとしたＢＰＳＧ膜４と
における深さ方向の２次イオン質量の分析結果を示す。
Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜４はＳｉＨ4 によるＢ
ＰＳＧ膜４よりもきわめて吸湿性が高い。Ｏ3 ／ＴＥＯ
ＳによるＢＰＳＧ膜４の場合、深さ方向に対して一定の
不純物濃度が形成されているが、表面近傍ではＰ濃度の
上昇とＢ濃度の減少とが観察された。これはＰの吸湿性
により、メタリン酸として表面に析出しかけている状態
を示している。一方、ＳｉＨ4 によるＢＰＳＧ膜４の場
合、表面近傍で、Ｂ、Ｐともに大きな振幅で変化してい
るが、これはＢＰＳＧ膜４の表面の凹凸が激しく、その
影響を受けたためで吸湿による大きな影響は見られな
い。
4 を原料ガスとしたＢＰＳＧ膜４と、第２実施例の方法
によるＯ3 ／ＴＥＯＳを原料ガスとしたＢＰＳＧ膜４と
における深さ方向の２次イオン質量の分析結果を示す。
Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜４はＳｉＨ4 によるＢ
ＰＳＧ膜４よりもきわめて吸湿性が高い。Ｏ3 ／ＴＥＯ
ＳによるＢＰＳＧ膜４の場合、深さ方向に対して一定の
不純物濃度が形成されているが、表面近傍ではＰ濃度の
上昇とＢ濃度の減少とが観察された。これはＰの吸湿性
により、メタリン酸として表面に析出しかけている状態
を示している。一方、ＳｉＨ4 によるＢＰＳＧ膜４の場
合、表面近傍で、Ｂ、Ｐともに大きな振幅で変化してい
るが、これはＢＰＳＧ膜４の表面の凹凸が激しく、その
影響を受けたためで吸湿による大きな影響は見られな
い。
【００７０】図１５は、ＳｉＨ4 によるＢＰＳＧ膜４と
Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜４とにおいて、堆積直
後のダスト数が析出物の増加により２倍になるまでの時
間が、各濃度に対してどのように変化するかを示したも
のである。吸湿により析出物が発生するが、Ｏ3 ／ＴＥ
ＯＳによるＢＰＳＧ膜４は低濃度から析出物の増加が激
しく起こることが良くわかる。
Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜４とにおいて、堆積直
後のダスト数が析出物の増加により２倍になるまでの時
間が、各濃度に対してどのように変化するかを示したも
のである。吸湿により析出物が発生するが、Ｏ3 ／ＴＥ
ＯＳによるＢＰＳＧ膜４は低濃度から析出物の増加が激
しく起こることが良くわかる。
【００７１】図１６は、約１６モル％の不純物濃度のＯ
3 ／ＴＥＯＳによるＢＰＳＧ膜４を鏡面状のシリコン基
板１上に堆積した後、３０分間以内に本発明による疎水
性の分子層８を形成したもの、及び従来例として分子層
８を形成していないものにおいて、堆積から４時間経過
したときの析出物の増加の測定結果を示す。本発明の方
法によると、析出物が殆ど発生していないことが理解で
きる。尚、同図において、パーティクルサイズが２．０
μｍ以上析出物については、製造装置から発生するもの
が大半であるので、同図に示す程度の改善が見られた。
3 ／ＴＥＯＳによるＢＰＳＧ膜４を鏡面状のシリコン基
板１上に堆積した後、３０分間以内に本発明による疎水
性の分子層８を形成したもの、及び従来例として分子層
８を形成していないものにおいて、堆積から４時間経過
したときの析出物の増加の測定結果を示す。本発明の方
法によると、析出物が殆ど発生していないことが理解で
きる。尚、同図において、パーティクルサイズが２．０
μｍ以上析出物については、製造装置から発生するもの
が大半であるので、同図に示す程度の改善が見られた。
【００７２】以上説明したように、第２実施例の方法に
よると、Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜４を用いるこ
とにより、第１実施例の場合のＢＰＳＧ膜４に比べて、
同じ不純物濃度のときでガラスフローでの平坦化が改善
される。また、濃度の低い状況から発生する析出物によ
る上側の金属配線の断線を防止できることになる。図１
７〜図２２はその状況を示しており、まず、図１７に示
すように、半導体基板１上にゲート酸化膜２を介してポ
リシリコンよりなるゲート電極３を形成する。次に、図
１８に示すように、半導体基板１及びゲート電極３の上
にＢＰＳＧ膜４を形成する。この場合、常圧ＣＶＤによ
り、第１実施例のＳｉＨ4 ガスを用いたＢＰＳＧ膜４、
第２実施例のＯ3 ／ＴＥＯＳガスを用いたＢＰＳＧ膜４
とを、いずれも約１６モル％の不純物濃度で膜厚７００
ｎｍを堆積する。次に、図１９に示すように、ＢＰＳＧ
膜４の上に本発明に係る疎水性の分子層８を形成した
後、図２０に示すように、ＢＰＳＧ膜４に熱処理を加え
て、該ＢＰＳＧ膜４をガラス軟化による流動作用によっ
て平坦化する。図２０において分子層８が消滅している
のは、分子層８を構成している原子の大部分が熱処理に
よって離脱又は燃焼を生じるか、ＢＰＳＧ膜４の酸素と
結合して酸化膜を形成するか、原子レベルで残るかのい
ずれかであって、分子層８としては存在しないためであ
る。次に、図２１に示すように、ＢＰＳＧ膜４の上に上
部電極となるアルミ系合金よりなる金属層７をスパッタ
リング法により形成した後、０．６μｍ幅のスペースを
おいた０．６μｍ幅の配線パターンになるようにフォト
レジスト６を形成する。次に、図２２に示すように、金
属層７をエッチングした後、フォトレジスト６を除去し
て配線パターン７´を形成する。
よると、Ｏ3 ／ＴＥＯＳによるＢＰＳＧ膜４を用いるこ
とにより、第１実施例の場合のＢＰＳＧ膜４に比べて、
同じ不純物濃度のときでガラスフローでの平坦化が改善
される。また、濃度の低い状況から発生する析出物によ
る上側の金属配線の断線を防止できることになる。図１
７〜図２２はその状況を示しており、まず、図１７に示
すように、半導体基板１上にゲート酸化膜２を介してポ
リシリコンよりなるゲート電極３を形成する。次に、図
１８に示すように、半導体基板１及びゲート電極３の上
にＢＰＳＧ膜４を形成する。この場合、常圧ＣＶＤによ
り、第１実施例のＳｉＨ4 ガスを用いたＢＰＳＧ膜４、
第２実施例のＯ3 ／ＴＥＯＳガスを用いたＢＰＳＧ膜４
とを、いずれも約１６モル％の不純物濃度で膜厚７００
ｎｍを堆積する。次に、図１９に示すように、ＢＰＳＧ
膜４の上に本発明に係る疎水性の分子層８を形成した
後、図２０に示すように、ＢＰＳＧ膜４に熱処理を加え
て、該ＢＰＳＧ膜４をガラス軟化による流動作用によっ
て平坦化する。図２０において分子層８が消滅している
のは、分子層８を構成している原子の大部分が熱処理に
よって離脱又は燃焼を生じるか、ＢＰＳＧ膜４の酸素と
結合して酸化膜を形成するか、原子レベルで残るかのい
ずれかであって、分子層８としては存在しないためであ
る。次に、図２１に示すように、ＢＰＳＧ膜４の上に上
部電極となるアルミ系合金よりなる金属層７をスパッタ
リング法により形成した後、０．６μｍ幅のスペースを
おいた０．６μｍ幅の配線パターンになるようにフォト
レジスト６を形成する。次に、図２２に示すように、金
属層７をエッチングした後、フォトレジスト６を除去し
て配線パターン７´を形成する。
【００７３】次に、このようにして形成されたＢＰＳＧ
膜４の平坦性の効果を明らかにするために行なった評価
テストについて説明する。半導体基板１上におけるポリ
シリコンよりなるゲート電極３が形成されていない部分
（Ｂ）（図１７を参照）にも、ゲート電極３が形成され
ている部分（Ａ）（図１７を参照）と同様に、金属配線
７´を形成する。すなわち、図１７〜図２２に示すよう
に、ＢＰＳＧ膜４と分子層８との形成、ＢＰＳＧ膜４の
平坦化、金属層７の形成及び配線パターン７´のエッチ
ングを行なう。
膜４の平坦性の効果を明らかにするために行なった評価
テストについて説明する。半導体基板１上におけるポリ
シリコンよりなるゲート電極３が形成されていない部分
（Ｂ）（図１７を参照）にも、ゲート電極３が形成され
ている部分（Ａ）（図１７を参照）と同様に、金属配線
７´を形成する。すなわち、図１７〜図２２に示すよう
に、ＢＰＳＧ膜４と分子層８との形成、ＢＰＳＧ膜４の
平坦化、金属層７の形成及び配線パターン７´のエッチ
ングを行なう。
【００７４】このように同一半導体基板１上におけるゲ
ート電極３の上側部分（Ａ）及び平坦部分（Ｂ）に、同
時に配線パターン７´を形成することにより、０．６μ
ｍ幅の配線形成の加工寸法のバラツキを同じにすること
ができる。
ート電極３の上側部分（Ａ）及び平坦部分（Ｂ）に、同
時に配線パターン７´を形成することにより、０．６μ
ｍ幅の配線形成の加工寸法のバラツキを同じにすること
ができる。
【００７５】図２３は、ゲート電極３の上側の１４ｍｍ
長の配線パターン７´の配線抵抗を、平坦部分の１４ｍ
ｍ長の配線パターン７´の配線抵抗で割った値の分布を
示しており、この割算の価が１に近いかどうかで平坦性
を判断することができる。図２３から明らかなように、
第２実施例のＯ3 ／ＴＥＯＳによるＢＰＳＧ膜４は第１
実施例のＳｉＨ4 ガスを用いたものに比べて小さく、ほ
ぼ１の値となり、極めて平坦性に優れていることが示さ
れた。また、歩留まりの点においては、両者ともに同じ
１００％であったことから、析出物の影響はなかった。
長の配線パターン７´の配線抵抗を、平坦部分の１４ｍ
ｍ長の配線パターン７´の配線抵抗で割った値の分布を
示しており、この割算の価が１に近いかどうかで平坦性
を判断することができる。図２３から明らかなように、
第２実施例のＯ3 ／ＴＥＯＳによるＢＰＳＧ膜４は第１
実施例のＳｉＨ4 ガスを用いたものに比べて小さく、ほ
ぼ１の値となり、極めて平坦性に優れていることが示さ
れた。また、歩留まりの点においては、両者ともに同じ
１００％であったことから、析出物の影響はなかった。
【００７６】図２４〜図３０は、本発明の第３実施例に
係る半導体装置の製造方法の概略工程を説明する断面図
であって、まず、図２４に示すように、半導体基板１上
にゲート酸化膜２を介してゲート電極３を形成した後、
図２５に示すように、半導体基板１及びゲート電極３の
上にＢＰＳＧ膜４を形成する。
係る半導体装置の製造方法の概略工程を説明する断面図
であって、まず、図２４に示すように、半導体基板１上
にゲート酸化膜２を介してゲート電極３を形成した後、
図２５に示すように、半導体基板１及びゲート電極３の
上にＢＰＳＧ膜４を形成する。
【００７７】次に、ＢＰＳＧ膜４の上に、上述の疎水性
の分子層８を形成して該分子層８によって析出物の発生
を防止した後、図２７に示すように分子層８の上に所望
のレジストパターンになるように第１のフォトレジスト
６Ａを形成し、その後、ＢＰＳＧ膜４をエッチングする
次に、図２８に示すように、第１のフォトレジスト６Ａ
の除去を行なった後、ＢＰＳＧ膜４をガラスフローによ
って段差を緩和し、その後、ふっ酸でガラスフロー時に
形成された薄い酸化膜をエッチングする。
の分子層８を形成して該分子層８によって析出物の発生
を防止した後、図２７に示すように分子層８の上に所望
のレジストパターンになるように第１のフォトレジスト
６Ａを形成し、その後、ＢＰＳＧ膜４をエッチングする
次に、図２８に示すように、第１のフォトレジスト６Ａ
の除去を行なった後、ＢＰＳＧ膜４をガラスフローによ
って段差を緩和し、その後、ふっ酸でガラスフロー時に
形成された薄い酸化膜をエッチングする。
【００７８】次に、図２９に示すように、ＢＰＳＧ膜４
の上に金属層７を形成した後、該金属層７の上に所望の
レジストパターンになるように第２のフォトレジスト
（図示は省略している。）を形成する。その後、図３０
に示すように、金属層７をエッチングした後、第２のフ
ォトレジストを除去して金属層よりなる配線パターン
７’を形成することにより半導体装置を得る。
の上に金属層７を形成した後、該金属層７の上に所望の
レジストパターンになるように第２のフォトレジスト
（図示は省略している。）を形成する。その後、図３０
に示すように、金属層７をエッチングした後、第２のフ
ォトレジストを除去して金属層よりなる配線パターン
７’を形成することにより半導体装置を得る。
【００７９】本第３実施例の特徴は、ＢＰＳＧ膜４を堆
積した後であって該ＢＰＳＧ膜４をガラスフローする前
に、ＢＰＳＧ膜４を所望形状にエッチングするものであ
って、ＢＰＳＧ膜４のエッチング深さが基板の形状に関
係なく一定になる。これにより、極めて制御性のよいエ
ッチングが可能となる。
積した後であって該ＢＰＳＧ膜４をガラスフローする前
に、ＢＰＳＧ膜４を所望形状にエッチングするものであ
って、ＢＰＳＧ膜４のエッチング深さが基板の形状に関
係なく一定になる。これにより、極めて制御性のよいエ
ッチングが可能となる。
【００８０】図３１〜図３８は、本発明の第４実施例に
係る半導体装置の製造方法の概略工程を説明する断面図
であって、まず、図３１に示すように、ＭＯＳトランジ
スタ等が作り込まれた半導体基板１の上にゲート酸化膜
２を介してポリシリコンよりなるゲート電極３を形成す
る。
係る半導体装置の製造方法の概略工程を説明する断面図
であって、まず、図３１に示すように、ＭＯＳトランジ
スタ等が作り込まれた半導体基板１の上にゲート酸化膜
２を介してポリシリコンよりなるゲート電極３を形成す
る。
【００８１】次に、図３２に示すように、半導体基板１
及びゲート電極３の上にＢＰＳＧ膜４を堆積した後、該
ＢＰＳＧ膜４の上にヘキサメチルジシラザンの疎水性分
子層をスピンコートすると同時にシリル化反応させるこ
とにより、図３３に示すように、ＢＰＳＧ膜４の表面に
第１の分子層８Ａを形成する。
及びゲート電極３の上にＢＰＳＧ膜４を堆積した後、該
ＢＰＳＧ膜４の上にヘキサメチルジシラザンの疎水性分
子層をスピンコートすると同時にシリル化反応させるこ
とにより、図３３に示すように、ＢＰＳＧ膜４の表面に
第１の分子層８Ａを形成する。
【００８２】次に、第１の分子層８Ａが形成されたＢＰ
ＳＧ膜４に熱処理を加えて、図３４に示すように、該Ｂ
ＰＳＧ膜４をガラス軟化による流動作用により平坦化し
た後、図３５に示すように、平坦化されたＢＰＳＧ膜４
の上に第２の分子層８Ｂを形成する。
ＳＧ膜４に熱処理を加えて、図３４に示すように、該Ｂ
ＰＳＧ膜４をガラス軟化による流動作用により平坦化し
た後、図３５に示すように、平坦化されたＢＰＳＧ膜４
の上に第２の分子層８Ｂを形成する。
【００８３】次に、図３６に示すように、第２の分子層
８Ｂの上に所望のレジストパターンになるように第１の
フォトレジスト６Ａを形成した後、ＢＰＳＧ膜４に対し
てエッチングを行なう。その後、第１のフォトレジスト
６Ａを除去した後、図３７に示すように、ＢＰＳＧ膜４
の上に上部電極となるアルミ系合金よりなる金属層７を
スパッタリング法により形成する。
８Ｂの上に所望のレジストパターンになるように第１の
フォトレジスト６Ａを形成した後、ＢＰＳＧ膜４に対し
てエッチングを行なう。その後、第１のフォトレジスト
６Ａを除去した後、図３７に示すように、ＢＰＳＧ膜４
の上に上部電極となるアルミ系合金よりなる金属層７を
スパッタリング法により形成する。
【００８４】次に、金属層７の上に配線パターンに応じ
た第２のフォトレジスト（図示は省略している。）を形
成した後、金属層７をエッチングし、その後、第２のフ
ォトレジストを除去して、図３８に示すような配線パタ
ーン７´を形成することにより半導体装置を得る。
た第２のフォトレジスト（図示は省略している。）を形
成した後、金属層７をエッチングし、その後、第２のフ
ォトレジストを除去して、図３８に示すような配線パタ
ーン７´を形成することにより半導体装置を得る。
【００８５】本第４実施例の特徴は、図３４に示すＢＰ
ＳＧ膜４に対するガラスフローの工程の後、ＢＰＳＧ膜
４上に第２の分子層８Ｂを形成することである。通常は
ガラスフローにより、析出物の発生は極めて低く抑えら
れているが、本第４実施例は、非常に高い湿度の周囲雰
囲気や、ＢＰＳＧ膜４中の濃度均一性が大きくばらつい
てＢ又はＰが局在したときに発生しやすくなる析出物を
確実に防止することができる。
ＳＧ膜４に対するガラスフローの工程の後、ＢＰＳＧ膜
４上に第２の分子層８Ｂを形成することである。通常は
ガラスフローにより、析出物の発生は極めて低く抑えら
れているが、本第４実施例は、非常に高い湿度の周囲雰
囲気や、ＢＰＳＧ膜４中の濃度均一性が大きくばらつい
てＢ又はＰが局在したときに発生しやすくなる析出物を
確実に防止することができる。
【００８６】尚、以上説明した各実施例においては、シ
リコン酸化膜としてはＢＰＳＧ膜を用いたが、これに代
えて、ガラスフローに用いられるＰのみを含むフォスフ
ォシリケートグラス、Ｂのみを含むボロシリケートグラ
ス、又は砒素を含んだガラスであっても本発明の効果は
同様である。
リコン酸化膜としてはＢＰＳＧ膜を用いたが、これに代
えて、ガラスフローに用いられるＰのみを含むフォスフ
ォシリケートグラス、Ｂのみを含むボロシリケートグラ
ス、又は砒素を含んだガラスであっても本発明の効果は
同様である。
【００８７】また、各実施例において、Ｓｉを含む分子
層を形成する材料としては、シラン化合物、シロキサン
化合物、ジシラザン化合物、トリシラザン化合物、シロ
キシシラン化合物などが挙げられる。また、Ｇｅを含む
分子層を形成する材料としては、ハロゲン化ゲルマニウ
ム、アミノゲルマニウム化合物などが挙げられる。
層を形成する材料としては、シラン化合物、シロキサン
化合物、ジシラザン化合物、トリシラザン化合物、シロ
キシシラン化合物などが挙げられる。また、Ｇｅを含む
分子層を形成する材料としては、ハロゲン化ゲルマニウ
ム、アミノゲルマニウム化合物などが挙げられる。
【００８８】そして、シラン化合物の一例としては、ピ
ペリジノメチルトリメチルシラン、３−アリールアミノ
プロピルトリメトキシシラン、ブチルアミノメチルシラ
ン、等が挙げられるがこれらの限りではない。また、シ
ロキサン化合物の一例としては、ペンタメチル−３−ピ
ペリジノプロピルジシロキサン、ヘキサプロピルジシロ
キサン、３−（３−クロロプロピル）ヘプタメチルトリ
シロキサンなどが挙げられるがこれらの限りではない。
また、ジシラザン化合物の一例としては、ヘキサメチル
ジシラザン、テトラメチルジシラザン、ヘプタメチルジ
シラザン等が挙げられるがこれらの限りではない。ま
た、シロキシシラン化合物の一例としては、トリス（ト
リメチルシロキシ）シラン、３−クロロプロピルトリス
（トリメチルシロキシ）シラン、３−ピペラジノプロピ
ルトリス（トリメチルシロキシ）シランなどが挙げられ
るが、これらの限りではない。また、ハロゲン化ゲルマ
ニウム化合物の一例としては、トリメチルクロロゲルマ
ン、ジメチルジクロロゲルマン、エチルトリフッ化ゲル
マンなどが挙げられるが、これらの限りではない。ま
た、アミノゲルマニウム化合物としては、トリメチルゲ
ルミルジエチルアミン、ビス（トリエチルゲルミル）ア
ミン、トリス（トリメチルゲルミル）アミンなどが挙げ
られるが、これらの限りではない。さらに、ゲルマニウ
ムエーテル化合物としては、トリメチルエトキシゲルマ
ン、テトラメトキシゲルマン、ジメチルジブトキシゲル
マンなどが挙げられるが、これらの限りではない。
ペリジノメチルトリメチルシラン、３−アリールアミノ
プロピルトリメトキシシラン、ブチルアミノメチルシラ
ン、等が挙げられるがこれらの限りではない。また、シ
ロキサン化合物の一例としては、ペンタメチル−３−ピ
ペリジノプロピルジシロキサン、ヘキサプロピルジシロ
キサン、３−（３−クロロプロピル）ヘプタメチルトリ
シロキサンなどが挙げられるがこれらの限りではない。
また、ジシラザン化合物の一例としては、ヘキサメチル
ジシラザン、テトラメチルジシラザン、ヘプタメチルジ
シラザン等が挙げられるがこれらの限りではない。ま
た、シロキシシラン化合物の一例としては、トリス（ト
リメチルシロキシ）シラン、３−クロロプロピルトリス
（トリメチルシロキシ）シラン、３−ピペラジノプロピ
ルトリス（トリメチルシロキシ）シランなどが挙げられ
るが、これらの限りではない。また、ハロゲン化ゲルマ
ニウム化合物の一例としては、トリメチルクロロゲルマ
ン、ジメチルジクロロゲルマン、エチルトリフッ化ゲル
マンなどが挙げられるが、これらの限りではない。ま
た、アミノゲルマニウム化合物としては、トリメチルゲ
ルミルジエチルアミン、ビス（トリエチルゲルミル）ア
ミン、トリス（トリメチルゲルミル）アミンなどが挙げ
られるが、これらの限りではない。さらに、ゲルマニウ
ムエーテル化合物としては、トリメチルエトキシゲルマ
ン、テトラメトキシゲルマン、ジメチルジブトキシゲル
マンなどが挙げられるが、これらの限りではない。
【００８９】
【発明の効果】第１の薄膜形成方法によると、分子層に
より不純物を核とする析出物の発生を抑制しつつシリコ
ン酸化膜を平坦化させることができるため、シリコン酸
化膜の上に形成される金属配線に断線やショート等が生
じないので、高集積化された半導体装置を実現すること
ができる。
より不純物を核とする析出物の発生を抑制しつつシリコ
ン酸化膜を平坦化させることができるため、シリコン酸
化膜の上に形成される金属配線に断線やショート等が生
じないので、高集積化された半導体装置を実現すること
ができる。
【００９０】また、分子層は、Ｂ又はＰの吸湿物が熱処
理による外方拡散によってシリコン酸化膜の表面から外
部に出ていく現象を防止するので、ガラスフロー後の平
坦化角度は小さくなる。
理による外方拡散によってシリコン酸化膜の表面から外
部に出ていく現象を防止するので、ガラスフロー後の平
坦化角度は小さくなる。
【００９１】第１の薄膜形成方法において、シリコン酸
化膜に含まれる不純物は酸化物であり、シリコン酸化膜
中の酸化物の濃度が１９モル％以上であると、８５０℃
のガラスフローによりシリコン酸化膜を平坦化すること
ができる。
化膜に含まれる不純物は酸化物であり、シリコン酸化膜
中の酸化物の濃度が１９モル％以上であると、８５０℃
のガラスフローによりシリコン酸化膜を平坦化すること
ができる。
【００９２】
【００９３】第１の薄膜形成方法が、第１の工程と第２
の工程との間に、第１の工程で形成されたシリコン酸化
膜に対して熱処理を施す工程を備えていると、シリコン
酸化膜が緻密化すると共にシリコン酸化膜を構成するＳ
ｉ，Ｂ，Ｐ又はＡｓが酸素と十分に結合するので、シリ
コン酸化膜の吸湿性がきわめて低くなる。また、水分に
対して親水的で吸湿しやすいＯＨ基の生成が抑制される
ので析出物の発生がいっそう抑制される。
の工程との間に、第１の工程で形成されたシリコン酸化
膜に対して熱処理を施す工程を備えていると、シリコン
酸化膜が緻密化すると共にシリコン酸化膜を構成するＳ
ｉ，Ｂ，Ｐ又はＡｓが酸素と十分に結合するので、シリ
コン酸化膜の吸湿性がきわめて低くなる。また、水分に
対して親水的で吸湿しやすいＯＨ基の生成が抑制される
ので析出物の発生がいっそう抑制される。
【００９４】第２の薄膜形成方法によると、シリコン酸
化膜の表面に第１の分子層を形成し該第１の分子層によ
ってシリコン酸化膜への水分の侵入を防止した後、シリ
コン酸化膜に対して熱処理を行ない、熱処理が行われた
シリコン酸化膜の表面に第２の分子層を形成し、該第２
の分子層によってシリコン酸化膜への水分の侵入を防止
するので、基板が非常に高い湿度の雰囲気中におかれた
り、シリコン酸化膜中の濃度が不均一になってＢやＰが
局在したりするときに発生しやすくなる析出物を確実に
防止することができる。
化膜の表面に第１の分子層を形成し該第１の分子層によ
ってシリコン酸化膜への水分の侵入を防止した後、シリ
コン酸化膜に対して熱処理を行ない、熱処理が行われた
シリコン酸化膜の表面に第２の分子層を形成し、該第２
の分子層によってシリコン酸化膜への水分の侵入を防止
するので、基板が非常に高い湿度の雰囲気中におかれた
り、シリコン酸化膜中の濃度が不均一になってＢやＰが
局在したりするときに発生しやすくなる析出物を確実に
防止することができる。
【００９５】第２の薄膜形成方法において、第１の工程
で形成されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して該疎水基
を上記シリコン酸化膜の酸素と結合させると、シリコン
酸化膜の表面に疎水基を有する分子からなる第１分子層
を確実に形成することができ、また、第３の工程で熱処
理が施されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して該疎水基
を熱処理が施されたシリコン酸化膜の酸素と結合させる
と、熱処理が施されたシリコン酸化膜の表面にも疎水基
を有する分子からなる第２の分子層を確実に形成するこ
とができる。
で形成されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して該疎水基
を上記シリコン酸化膜の酸素と結合させると、シリコン
酸化膜の表面に疎水基を有する分子からなる第１分子層
を確実に形成することができ、また、第３の工程で熱処
理が施されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して該疎水基
を熱処理が施されたシリコン酸化膜の酸素と結合させる
と、熱処理が施されたシリコン酸化膜の表面にも疎水基
を有する分子からなる第２の分子層を確実に形成するこ
とができる。
【００９６】第２の薄膜形成方法において、第２の工程
を第１の工程で形成されたシリコン酸化膜の表面に析出
物が形成される前に行なうと、シリコン酸化膜の表面に
析出物が発生する事態をほぼ完全に抑制することができ
る。
を第１の工程で形成されたシリコン酸化膜の表面に析出
物が形成される前に行なうと、シリコン酸化膜の表面に
析出物が発生する事態をほぼ完全に抑制することができ
る。
【００９７】第１の半導体装置の製造方法によると、第
１の薄膜形成方法と同様、分子層により不純物を核とす
る析出物の発生を抑制しつつシリコン酸化膜を平坦化さ
せることができるため、シリコン酸化膜の上に形成され
る金属配線に断線やショート等が生じないので、高集積
化された半導体装置を実現することができる。
１の薄膜形成方法と同様、分子層により不純物を核とす
る析出物の発生を抑制しつつシリコン酸化膜を平坦化さ
せることができるため、シリコン酸化膜の上に形成され
る金属配線に断線やショート等が生じないので、高集積
化された半導体装置を実現することができる。
【００９８】また、分子層は、Ｂ又はＰの吸湿物が熱処
理による外方拡散によってシリコン酸化膜の表面から外
部に出ていく現象を防止するので、ガラスフロー後の平
坦化角度は小さくなる。
理による外方拡散によってシリコン酸化膜の表面から外
部に出ていく現象を防止するので、ガラスフロー後の平
坦化角度は小さくなる。
【００９９】第１の半導体装置の製造方法において、シ
リコン酸化膜に含まれる不純物は酸化物であり、シリコ
ン酸化膜中の酸化物の濃度が１９モル％以上であると、
８５０℃のガラスフローによりシリコン酸化膜を平坦化
することができる。
リコン酸化膜に含まれる不純物は酸化物であり、シリコ
ン酸化膜中の酸化物の濃度が１９モル％以上であると、
８５０℃のガラスフローによりシリコン酸化膜を平坦化
することができる。
【０１００】第１の半導体装置の製造方法が、第１の工
程と第２の工程との間に、第１の工程で形成されたシリ
コン酸化膜に対して熱処理を施す工程を備えていると、
シリコン酸化膜の吸湿性がきわめて低くなると共に水分
に対して親水的で吸湿しやすいＯＨ基の生成が抑制され
るので、析出物の発生がいっそう抑制される。
程と第２の工程との間に、第１の工程で形成されたシリ
コン酸化膜に対して熱処理を施す工程を備えていると、
シリコン酸化膜の吸湿性がきわめて低くなると共に水分
に対して親水的で吸湿しやすいＯＨ基の生成が抑制され
るので、析出物の発生がいっそう抑制される。
【０１０１】第２の半導体装置の製造方法によると、第
１の工程で形成されたシリコン酸化膜の上にシリコン又
はゲルマニウムと結合した疎水基を含む材料を供給して
上記シリコン酸化膜の表面に疎水基を有する分子からな
る第１分子層を形成し該第１の分子層によってシリコン
酸化膜への水分の侵入を防止した後、第３の工程で熱処
理が施されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して熱処理が
施されたシリコン酸化膜の表面に疎水基を有する分子か
らなる第２の分子層を形成し該第２の分子層によってシ
リコン酸化膜への水分の侵入を防止するので、半導体基
板が非常に高い湿度の雰囲気中におかれたり、シリコン
酸化膜中の濃度が不均一になってＢやＰが局在したりす
るときに発生しやすくなる析出物を確実に防止すること
ができる。
１の工程で形成されたシリコン酸化膜の上にシリコン又
はゲルマニウムと結合した疎水基を含む材料を供給して
上記シリコン酸化膜の表面に疎水基を有する分子からな
る第１分子層を形成し該第１の分子層によってシリコン
酸化膜への水分の侵入を防止した後、第３の工程で熱処
理が施されたシリコン酸化膜の上にシリコン又はゲルマ
ニウムと結合した疎水基を含む材料を供給して熱処理が
施されたシリコン酸化膜の表面に疎水基を有する分子か
らなる第２の分子層を形成し該第２の分子層によってシ
リコン酸化膜への水分の侵入を防止するので、半導体基
板が非常に高い湿度の雰囲気中におかれたり、シリコン
酸化膜中の濃度が不均一になってＢやＰが局在したりす
るときに発生しやすくなる析出物を確実に防止すること
ができる。
【０１０２】第２の半導体装置の製造方法において、第
２の工程を第１の工程で形成されたシリコン酸化膜の表
面に析出物が形成される前に行なうと、シリコン酸化膜
の表面に析出物が発生する事態をほぼ完全に抑制するこ
とができる。
２の工程を第１の工程で形成されたシリコン酸化膜の表
面に析出物が形成される前に行なうと、シリコン酸化膜
の表面に析出物が発生する事態をほぼ完全に抑制するこ
とができる。
【図１】本発明の基本原理であるシリル化反応を説明す
る概略断面図である。
る概略断面図である。
【図２】本発明の基本原理であるシリル化反応を説明す
る概略断面図である。
る概略断面図である。
【図３】本発明の基本原理であるシリル化反応を説明す
る概略断面図である。
る概略断面図である。
【図４】本発明の第１実施例に係る半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図５】本発明の第１実施例に係る半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図６】本発明の第１実施例に係る半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図７】本発明の第１実施例に係る半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図８】本発明の第１実施例に係る半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図９】本発明の第１実施例に係る半導体装置の製造方
法の工程を示す断面図である。
法の工程を示す断面図である。
【図１０】本発明の第１実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図１１】本発明の第１実施例に係る半導体装置の製造
方法による析出物抑制の効果を評価するために行なった
具体例及び比較例の場合のパーティクル測定結果を示す
図である。
方法による析出物抑制の効果を評価するために行なった
具体例及び比較例の場合のパーティクル測定結果を示す
図である。
【図１２】本発明の第１実施例によりシランガスを用い
た場合と、第２実施例によりオゾン／ＴＥＯＳガスを用
いた場合とのＢＰＳＧ膜のガラスフロー後の平坦化を示
す図である。
た場合と、第２実施例によりオゾン／ＴＥＯＳガスを用
いた場合とのＢＰＳＧ膜のガラスフロー後の平坦化を示
す図である。
【図１３】本発明の第２実施例によりオゾン／ＴＥＯＳ
ガスを用いたＢＰＳＧ堆積の下地パターン形状に対する
ガラスフロー後の平坦性を示す図である。
ガスを用いたＢＰＳＧ堆積の下地パターン形状に対する
ガラスフロー後の平坦性を示す図である。
【図１４】本発明の第１実施例によりシランガスを用い
た場合と、第２実施例によりオゾン／ＴＥＯＳガスを用
いた場合とのＢＰＳＧ膜のＳＩＭＳ分析による深さ方向
のＢおよびＰの分布図である。
た場合と、第２実施例によりオゾン／ＴＥＯＳガスを用
いた場合とのＢＰＳＧ膜のＳＩＭＳ分析による深さ方向
のＢおよびＰの分布図である。
【図１５】本発明の第１実施例によりシランガスを用い
た場合と、第２実施例によりオゾン／ＴＥＯＳガスを用
いた場合とののＢＰＳＧ膜の析出物が発生するまでの時
間依存性を示す図である。
た場合と、第２実施例によりオゾン／ＴＥＯＳガスを用
いた場合とののＢＰＳＧ膜の析出物が発生するまでの時
間依存性を示す図である。
【図１６】本発明の第２実施例に係る半導体装置の製造
方法の析出物抑制の効果を評価するために行なった本第
２実施例及び従来例の場合のパーティクル測定結果を示
す図である。
方法の析出物抑制の効果を評価するために行なった本第
２実施例及び従来例の場合のパーティクル測定結果を示
す図である。
【図１７】本発明の第２実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図１８】本発明の第２実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図１９】本発明の第２実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２０】本発明の第２実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２１】本発明の第２実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２２】本発明の第２実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２３】本発明の第２実施例に係る半導体装置の製造
方法による平坦化の効果を表す抵抗比を示す特性図であ
る。
方法による平坦化の効果を表す抵抗比を示す特性図であ
る。
【図２４】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２５】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２６】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２７】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２８】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図２９】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３０】本発明の第３実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３１】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３２】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３３】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３４】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３５】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３６】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３７】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３８】本発明の第４実施例に係る半導体装置の製造
方法の工程を示す断面図である。
方法の工程を示す断面図である。
【図３９】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図４０】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図４１】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図４２】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図４３】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図４４】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図４５】従来の半導体装置の製造方法において窒素雰
囲気中とパイロ雰囲気中でのガラスフロー後の下地の酸
化量を示す特性図である。
囲気中とパイロ雰囲気中でのガラスフロー後の下地の酸
化量を示す特性図である。
【図４６】従来の半導体装置の製造方法においてガラス
フロー後の平坦化を説明する平坦化角度を説明する図で
ある。
フロー後の平坦化を説明する平坦化角度を説明する図で
ある。
【図４７】従来の半導体装置の製造方法において８５０
℃及び９００℃でガラスフローした後のＢＰＳＧ膜の平
坦化状態を示す図である。
℃及び９００℃でガラスフローした後のＢＰＳＧ膜の平
坦化状態を示す図である。
【図４８】従来の半導体装置の製造方法により得られた
ＢＰＳＧ膜の大気中保存時間とパーティクル増加との関
係を示す特性図である。
ＢＰＳＧ膜の大気中保存時間とパーティクル増加との関
係を示す特性図である。
【図４９】従来の半導体装置の製造方法により得られた
ＢＰＳＧ膜における析出物発生の原理図である。
ＢＰＳＧ膜における析出物発生の原理図である。
【図５０】従来の半導体装置の製造方法により得られた
ＢＰＳＧ膜における析出物のＳＩＭＳ分析による深さ方
向のＢおよびＰ等の分布図である。
ＢＰＳＧ膜における析出物のＳＩＭＳ分析による深さ方
向のＢおよびＰ等の分布図である。
【符号の説明】 １ 半導体基板 １ａ トランジスタ間を絶縁分離するＬＯＣＯＳ １ｂ ＭＯＳトランジスタのソースおよびドレインの拡
散領域 ２ ゲート酸化膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ６ フォトレジスト ６Ａ 第１のフォトレジスト ６Ｂ 第２のフォトレジスト ７ 金属層 ７’ 配線パターン（配線層） ８ 分子層 ８Ａ 第１の分子層 ８Ｂ 第２の分子層
散領域 ２ ゲート酸化膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ６ フォトレジスト ６Ａ 第１のフォトレジスト ６Ｂ 第２のフォトレジスト ７ 金属層 ７’ 配線パターン（配線層） ８ 分子層 ８Ａ 第１の分子層 ８Ｂ 第２の分子層
フロントページの続き (72)発明者 野村 登 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 村上 友康 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 上田 哲也 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 上田 聡 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平４−73953（ＪＰ，Ａ) 特開 平３−152957（ＪＰ，Ａ) 特開 平３−124048（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (11)
- 【請求項１】 基板上にボロン、リン及び砒素のうちの
少なくとも１つからなる不純物を含むシリコン酸化膜を
形成する第１の工程と、上記 シリコン酸化膜の表面に疎水基を有する分子からな
る分子層を形成する第２の工程と、表面に上記分子層が形成されている上記シリコン酸化膜
に対して該シリコン酸化膜が軟化する温度で熱処理を施
して、上記分子層により上記不純物を核とする析出物の
発生を抑制しつつ上記シリコン酸化膜を平坦化させる 第
３の工程と、平坦化された上記 シリコン酸化膜の上に薄膜を形成する
第４の工程とを備えていることを特徴とする薄膜形成方
法。 - 【請求項２】 上記シリコン酸化膜に含まれる上記不純
物は酸化物であり、上記シリコン酸化膜中の上記酸化物
の濃度は１９モル％以上であることを特徴とする請求項
１に記載の薄膜形成方法。 - 【請求項３】 上記第１の工程と上記第２の工程との間
に、上記第１の工程で形成されたシリコン酸化膜に対し
て熱処理を施すことを特徴とする請求項１又は２に記載
の薄膜形成方法。 - 【請求項４】 基板上にボロン、リン及び砒素のうちの
少なくとも１つを含むシリコン酸化膜を形成する第１の
工程と、 該第１の工程で形成されたシリコン酸化膜の表面に疎水
基を有する分子からなる第１の分子層を形成する第２の
工程と、 該第２の工程で表面に第１の分子層が形成されたシリコ
ン酸化膜に対して熱処理を施す第３の工程と、 該第３の工程で熱処理が施されたシリコン酸化膜の表面
に疎水基を有する分子からなる第２の分子層を形成する
第４の工程と、 該第４の工程で表面に上記第２の分子層が形成されたシ
リコン酸化膜の上に薄膜を形成する第５の工程とを備え
ていることを特徴とする薄膜形成方法。 - 【請求項５】 上記第２の工程は、上記第１の工程で形
成されたシリコン酸化膜の上にシリコン又はゲルマニウ
ムと結合した疎水基を含む材料を供給して該疎水基を上
記シリコン酸化膜の酸素と結合させることにより上記シ
リコン酸化膜の表面に上記疎水基を有する分子からなる
第１の分子層を形成し、該第１の分子層の分子の疎水基
により上記シリコン酸化膜への水分の侵入を防止する工
程であり、 上記第４の工程は、上記第３の工程で熱処理が施された
シリコン酸化膜の上にシリコン又はゲルマニウムと結合
した疎水基を含む材料を供給して該疎水基を熱処理が施
されたシリコン酸化膜の酸素と結合させることにより該
シリコン酸化膜の表面に上記疎水基を有する分子からな
る第２の分子層を形成し、該第２の分子層の分子の疎水
基により熱処理が施されたシリコン酸化膜への水分の侵
入を防止する工程であることを特徴とする請求項４に記
載の薄膜形成方法。 - 【請求項６】 上記第２の工程は、上記第１の工程で形
成されたシリコン酸化膜の表面に析出物が形成される前
に行なわれることを特徴とする請求項４又は５に記載の
薄膜形成方法。 - 【請求項７】 トランジスタ領域が形成された半導体基
板上にボロン、リン及び砒素のうちの少なくとも１つか
らなる不純物を含むシリコン酸化膜を形成する第１の工
程と、上記シリコン酸化膜の表面に疎水基を有する分子からな
る分子層を形成する 第２の工程と、表面に上記分子層が形成されている上記シリコン酸化膜
に対して該シリコン酸化膜が軟化する温度で熱処理を施
して、上記分子層により上記不純物を核とする析出物の
発生を抑制しつつ上記シリコン酸化膜を平坦化させる第
３の工程と、 平坦化された上記 シリコン酸化膜の上に直接又は絶縁層
を介して配線層を形成する第４の工程とを備えているこ
とを特徴とする半導体装置の製造方法。 - 【請求項８】 上記シリコン酸化膜に含まれる上記不純
物は酸化物であり、上記シリコン酸化膜中の上記酸化物
の濃度は１９モル％以上であることを特徴とする請求項
７に記載の半導体装置の製造方法。 - 【請求項９】 上記第１の工程と上記第２の工程との間
に、上記第１の工程で形成されたシリコン酸化膜に対し
て熱処理を施すことを特徴とする請求項７又は８に記載
の半導体装置の製造方法。 - 【請求項１０】 トランジスタ領域が形成された半導体
基板上にボロン、リン及び砒素のうちの少なくとも１つ
を含むシリコン酸化膜を形成する第１の工程と、 該第１の工程で形成されたシリコン酸化膜の上にシリコ
ン又はゲルマニウムと結合した疎水基を含む材料を供給
して該疎水基を上記シリコン酸化膜の酸素と結合させる
ことにより該シリコン酸化膜の表面に上記疎水基を有す
る分子からなる第１の分子層を形成し、該第１の分子層
の分子の疎水基により上記シリコン酸化膜への水分の侵
入を防止する第２の工程と、 該第２の工程で表面に第１の分子層が形成されたシリコ
ン酸化膜に対して熱処理を行なう第３の工程と、 該第３の工程で熱処理が行われたシリコン酸化膜の上に
シリコン又はゲルマニウムと結合した疎水基を含む材料
を供給して該疎水基を熱処理が施されたシリコン酸化膜
の酸素と結合させることにより該シリコン酸化膜の表面
に上記疎水基を有する分子からなる第２の分子層を形成
し、該第２の分子層の分子の疎水基により熱処理が施さ
れたシリコン酸化膜への水分の侵入を防止する第４の工
程と、 該第４の工程で表面に第２の分子層が形成されたシリコ
ン酸化膜の上に直接又は絶縁層を介して配線層を形成す
る第５の工程とを備えていることを特徴とする半導体装
置の製造方法。 - 【請求項１１】 上記第２の工程は、上記第１の工程で
形成されたシリコン酸化膜の表面に析出物が形成される
前に行なわれることを特徴とする請求項１０に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13772493A JP3031796B2 (ja) | 1992-07-31 | 1993-06-08 | 薄膜形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-204659 | 1992-07-31 | ||
| JP20465992 | 1992-07-31 | ||
| JP13772493A JP3031796B2 (ja) | 1992-07-31 | 1993-06-08 | 薄膜形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697163A JPH0697163A (ja) | 1994-04-08 |
| JP3031796B2 true JP3031796B2 (ja) | 2000-04-10 |
Family
ID=26470945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13772493A Expired - Fee Related JP3031796B2 (ja) | 1992-07-31 | 1993-06-08 | 薄膜形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031796B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488015A (en) * | 1994-05-20 | 1996-01-30 | Texas Instruments Incorporated | Method of making an interconnect structure with an integrated low density dielectric |
| US9725805B2 (en) | 2003-06-27 | 2017-08-08 | Spts Technologies Limited | Apparatus and method for controlled application of reactive vapors to produce thin films and coatings |
| JP2006114719A (ja) * | 2004-10-15 | 2006-04-27 | Jsr Corp | 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法 |
-
1993
- 1993-06-08 JP JP13772493A patent/JP3031796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697163A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576247A (en) | Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture | |
| US5840631A (en) | Method of manufacturing semiconductor device | |
| US5950101A (en) | Method for manufacturing a semiconductor device involving forming two silicon oxide layers by CVD and forming HMDS between the silicon oxide layers | |
| JP2975919B2 (ja) | 下地表面改質方法及び半導体装置の製造方法 | |
| US5336640A (en) | Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film | |
| JP2994616B2 (ja) | 下地表面改質方法及び半導体装置の製造方法 | |
| US20040209455A1 (en) | Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film | |
| JP2000349082A (ja) | 被成膜面の改質方法及び半導体装置の製造方法 | |
| JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| Vassiliev et al. | Growth Kinetics and Deposition‐Related Properties of Subatmospheric Pressure Chemical Vapor Deposited Borophosphosilicate Glass Film | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JP2001345306A (ja) | 被成膜面の改質方法及び半導体装置の製造方法 | |
| JP3031796B2 (ja) | 薄膜形成方法及び半導体装置の製造方法 | |
| JP2702430B2 (ja) | 半導体装置の製造方法 | |
| JPH0945687A (ja) | 基板表面の平坦化方法 | |
| KR100339820B1 (ko) | 성막방법 및 반도체장치의 제조방법 | |
| JPH0547758A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| JP3396791B2 (ja) | 絶縁膜の形成方法 | |
| JP2751863B2 (ja) | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 | |
| JPH09275102A (ja) | 絶縁膜の形成方法 | |
| JP4213250B2 (ja) | 半導体素子の製造方法 | |
| KR100237748B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| JPH0277127A (ja) | 半導体装置 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |
|
| LAPS | Cancellation because of no payment of annual fees |